==> ACLK.ts.txt <==
UNTAINTED REGS: ['ARESETN', 'AR_EN_RST', 'AW_EN_RST', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AR_ADDR_VALID_FLAG.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_ADDR_VALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_CH_DIS.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_CH_EN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_EN_RST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> ARESETN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_arready', 'data_val_wire', 'i_config', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'internal_data', 'o_data', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> AR_HIGH_ADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_ILLEGAL_REQ.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AR_ILL_TRANS_FIL_PTR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly']

==> AR_ILL_TRANS_SRV_PTR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly']

==> AR_STATE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> AW_ADDR_VALID_FLAG.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_ADDR_VALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_CH_DIS.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_CH_EN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_EN_RST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> aw_en.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> AW_HIGH_ADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_ILL_DATA_TRANS_SRV_PTR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA_wire', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WDATA', 'M_AXI_WLAST', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'W_CH_EN', 'W_DATA_TO_SERVE']

==> AW_ILLEGAL_REQ.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> AW_ILL_TRANS_FIL_PTR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> AW_ILL_TRANS_SRV_PTR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> AW_STATE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> axi_araddr.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['reg_data_out']

==> axi_arready.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_ARREADY']

==> axi_awaddr.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'reg_data_out', 'w_done_wire']

==> axi_awready.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_bvalid', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> axi_bresp.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_BRESP']

==> axi_bvalid.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> axi_rdata.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_RDATA']

==> axi_rresp.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_RRESP']

==> axi_rvalid.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_RVALID']

==> axi_wready.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> B_STATE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> data_val_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_EN_RST', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> i_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'internal_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['o_data', 'reg0_config']

==> internal_data.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['o_data']

==> INTR_LINE_R.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> INTR_LINE_W.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARADDR_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARADDR']

==> M_AXI_ARADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARADDR_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_ARBURST_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARBURST']

==> M_AXI_ARBURST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARBURST_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARBURST', 'M_AXI_ARBURST_INT']

==> M_AXI_ARCACHE_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARCACHE']

==> M_AXI_ARCACHE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARCACHE_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT']

==> M_AXI_ARID_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARID']

==> M_AXI_ARID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARID', 'M_AXI_ARID_INT']

==> M_AXI_ARLEN_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARLEN']

==> M_AXI_ARLEN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARLEN_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_ARLOCK_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARLOCK']

==> M_AXI_ARLOCK.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARLOCK_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT']

==> M_AXI_ARPROT_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARPROT']

==> M_AXI_ARPROT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARPROT_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARPROT', 'M_AXI_ARPROT_INT']

==> M_AXI_ARQOS_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARQOS']

==> M_AXI_ARQOS.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARQOS_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARQOS', 'M_AXI_ARQOS_INT']

==> M_AXI_ARREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_ARREADY_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_ARSIZE_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARSIZE']

==> M_AXI_ARSIZE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARSIZE_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT']

==> M_AXI_ARUSER_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARUSER']

==> M_AXI_ARUSER.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARUSER_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_ARUSER', 'M_AXI_ARUSER_INT']

==> M_AXI_ARVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_ARVALID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_AWADDR_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWADDR']

==> M_AXI_AWADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWADDR_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_AWBURST_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWBURST']

==> M_AXI_AWBURST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWBURST_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWBURST', 'M_AXI_AWBURST_INT']

==> M_AXI_AWCACHE_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWCACHE']

==> M_AXI_AWCACHE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWCACHE_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'reg03_r_anomaly', 'reg05_w_anomaly', 'reg_data_out']

==> M_AXI_AWID_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWID']

==> M_AXI_AWID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWID', 'M_AXI_AWID_INT', 'reg03_r_anomaly', 'reg05_w_anomaly', 'reg_data_out']

==> M_AXI_AWLEN_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWLEN']

==> M_AXI_AWLEN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWLEN_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_AWLOCK_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWLOCK']

==> M_AXI_AWLOCK.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWLOCK_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'reg03_r_anomaly', 'reg05_w_anomaly', 'reg_data_out']

==> M_AXI_AWPROT_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWPROT']

==> M_AXI_AWPROT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWPROT_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'reg03_r_anomaly', 'reg05_w_anomaly', 'reg_data_out']

==> M_AXI_AWQOS_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWQOS']

==> M_AXI_AWQOS.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWQOS_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWQOS', 'M_AXI_AWQOS_INT']

==> M_AXI_AWREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_AWREADY_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_AWSIZE_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWSIZE']

==> M_AXI_AWSIZE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWSIZE_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT']

==> M_AXI_AWUSER_INT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWUSER']

==> M_AXI_AWUSER.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWUSER_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_AWUSER', 'M_AXI_AWUSER_INT']

==> M_AXI_AWVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_AWVALID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_BID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_BID_wire']

==> M_AXI_BID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_BREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_BREADY_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> M_AXI_BRESP.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_BRESP_wire']

==> M_AXI_BRESP_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_BUSER.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_BUSER_wire']

==> M_AXI_BUSER_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_BVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_BVALID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> M_AXI_RDATA.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_RDATA_wire']

==> M_AXI_RDATA_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_RID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_RID_wire']

==> M_AXI_RID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_RLAST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_RLAST_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_RREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_RREADY_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly']

==> M_AXI_RRESP.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_RRESP_wire']

==> M_AXI_RRESP_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_RUSER.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_RUSER_wire']

==> M_AXI_RUSER_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_RVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_RVALID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> M_AXI_WDATA.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_WDATA_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WDATA']

==> M_AXI_WLAST.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_WLAST_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> M_AXI_WREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> M_AXI_WREADY_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> M_AXI_WSTRB.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_WSTRB_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WSTRB']

==> M_AXI_WUSER.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_WUSER_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WUSER']

==> M_AXI_WVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> M_AXI_WVALID_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'w_done_wire']

==> o_data.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> r_base_addr_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_burst_len_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_displ_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_done_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> reg00_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_EN_RST', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg01_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg02_r_anomaly.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['reg_data_out']

==> reg03_r_anomaly.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['reg_data_out']

==> reg04_w_anomaly.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['reg_data_out']

==> reg05_w_anomaly.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['reg_data_out']

==> reg06_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg07_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg08_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg09_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg0_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['o_data']

==> reg10_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg11_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg12_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg13_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg14_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg15_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg16_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg17_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg18_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg19_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg20_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg21_r_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> reg22_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg23_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg24_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg25_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg26_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg27_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg28_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg29_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg30_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg31_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg32_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg33_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg34_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg35_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg36_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg37_w_config.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> reg_data_out.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> regXX_rden.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'axi_rdata', 'axi_rresp', 'axi_rvalid']

==> regXX_wren.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'reg_data_out', 'w_done_wire']

==> reset_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_EN_RST', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> r_max_outs_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_misb_clk_cycle_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_num_trans_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_phase_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> r_start_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'R_STATE', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> R_STATE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_EN_RST', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'r_done_wire', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg_data_out']

==> S_AXI_CTRL_ARADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_ARPROT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_ARREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_ARVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'axi_araddr', 'axi_arready', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'regXX_rden', 'reg_data_out']

==> S_AXI_CTRL_AWADDR.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'axi_awaddr', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'reg_data_out', 'w_done_wire']

==> S_AXI_CTRL_AWPROT.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_AWREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_AWVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> S_AXI_CTRL_BREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> S_AXI_CTRL_BRESP.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_BVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_RDATA.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_RREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['S_AXI_CTRL_RVALID', 'axi_rvalid']

==> S_AXI_CTRL_RRESP.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_RVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_WDATA.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg23_w_config', 'reg24_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg10_r_config', 'reg22_w_config', 'reg25_w_config', 'reg_data_out', 'w_done_wire']

==> S_AXI_CTRL_WREADY.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> S_AXI_CTRL_WSTRB.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg23_w_config', 'reg24_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg10_r_config', 'reg22_w_config', 'reg25_w_config', 'reg_data_out', 'w_done_wire']

==> S_AXI_CTRL_WVALID.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WSTRB', 'axi_araddr', 'axi_arready', 'axi_bresp', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg0_config', 'regXX_rden', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_RDATA_wire', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RRESP_wire', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_WREADY', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_awaddr', 'axi_awready', 'axi_bvalid', 'axi_wready', 'r_done_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_wren', 'reg_data_out', 'w_done_wire']

==> w_base_addr_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> W_B_TO_SERVE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> w_burst_len_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> W_CH_EN.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA_wire', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WDATA', 'M_AXI_WLAST', 'M_AXI_WSTRB', 'M_AXI_WVALID']

==> W_DATA_TO_SERVE.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA_wire', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['M_AXI_WDATA', 'M_AXI_WLAST', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'W_CH_EN']

==> w_displ_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> w_done_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> w_max_outs_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> w_misb_clk_cycle_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_EN_RST', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_R', 'INTR_LINE_W', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWID_wire', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWUSER_wire', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BRESP_wire', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_BVALID_wire', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg02_r_anomaly', 'reg03_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reg_data_out', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_done_wire', 'w_max_outs_wire', 'w_num_trans_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: []

==> w_num_trans_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_phase_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> w_phase_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_start_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']

==> w_start_wire.ts.txt <==
UNTAINTED REGS: ['ACLK', 'ARESETN', 'AR_ADDR_VALID', 'AR_ADDR_VALID_FLAG', 'AR_CH_DIS', 'AR_CH_EN', 'AR_EN_RST', 'AR_HIGH_ADDR', 'AR_ILLEGAL_REQ', 'AR_ILL_TRANS_FIL_PTR', 'AR_ILL_TRANS_SRV_PTR', 'AR_STATE', 'AW_EN_RST', 'INTR_LINE_R', 'M_AXI_ARADDR', 'M_AXI_ARADDR_INT', 'M_AXI_ARADDR_wire', 'M_AXI_ARBURST', 'M_AXI_ARBURST_INT', 'M_AXI_ARBURST_wire', 'M_AXI_ARCACHE', 'M_AXI_ARCACHE_INT', 'M_AXI_ARCACHE_wire', 'M_AXI_ARID', 'M_AXI_ARID_INT', 'M_AXI_ARID_wire', 'M_AXI_ARLEN', 'M_AXI_ARLEN_INT', 'M_AXI_ARLEN_wire', 'M_AXI_ARLOCK', 'M_AXI_ARLOCK_INT', 'M_AXI_ARLOCK_wire', 'M_AXI_ARPROT', 'M_AXI_ARPROT_INT', 'M_AXI_ARPROT_wire', 'M_AXI_ARQOS', 'M_AXI_ARQOS_INT', 'M_AXI_ARQOS_wire', 'M_AXI_ARREADY', 'M_AXI_ARREADY_wire', 'M_AXI_ARSIZE', 'M_AXI_ARSIZE_INT', 'M_AXI_ARSIZE_wire', 'M_AXI_ARUSER', 'M_AXI_ARUSER_INT', 'M_AXI_ARUSER_wire', 'M_AXI_ARVALID', 'M_AXI_ARVALID_wire', 'M_AXI_AWBURST_wire', 'M_AXI_AWCACHE_wire', 'M_AXI_AWID_wire', 'M_AXI_AWLEN_wire', 'M_AXI_AWLOCK_wire', 'M_AXI_AWPROT_wire', 'M_AXI_AWQOS_wire', 'M_AXI_AWREADY', 'M_AXI_AWSIZE_wire', 'M_AXI_AWUSER_wire', 'M_AXI_BID', 'M_AXI_BID_wire', 'M_AXI_BREADY_wire', 'M_AXI_BRESP', 'M_AXI_BUSER', 'M_AXI_BUSER_wire', 'M_AXI_BVALID', 'M_AXI_RDATA', 'M_AXI_RDATA_wire', 'M_AXI_RID', 'M_AXI_RID_wire', 'M_AXI_RLAST', 'M_AXI_RLAST_wire', 'M_AXI_RREADY', 'M_AXI_RREADY_wire', 'M_AXI_RRESP', 'M_AXI_RRESP_wire', 'M_AXI_RUSER', 'M_AXI_RUSER_wire', 'M_AXI_RVALID', 'M_AXI_RVALID_wire', 'M_AXI_WREADY', 'M_AXI_WREADY_wire', 'M_AXI_WSTRB_wire', 'M_AXI_WUSER', 'M_AXI_WUSER_wire', 'R_STATE', 'S_AXI_CTRL_ARADDR', 'S_AXI_CTRL_ARPROT', 'S_AXI_CTRL_ARREADY', 'S_AXI_CTRL_ARVALID', 'S_AXI_CTRL_AWADDR', 'S_AXI_CTRL_AWPROT', 'S_AXI_CTRL_AWREADY', 'S_AXI_CTRL_AWVALID', 'S_AXI_CTRL_BREADY', 'S_AXI_CTRL_BRESP', 'S_AXI_CTRL_BVALID', 'S_AXI_CTRL_RDATA', 'S_AXI_CTRL_RREADY', 'S_AXI_CTRL_RRESP', 'S_AXI_CTRL_RVALID', 'S_AXI_CTRL_WDATA', 'S_AXI_CTRL_WREADY', 'S_AXI_CTRL_WSTRB', 'S_AXI_CTRL_WVALID', 'aw_en', 'axi_araddr', 'axi_arready', 'axi_awaddr', 'axi_awready', 'axi_bresp', 'axi_bvalid', 'axi_rdata', 'axi_rresp', 'axi_rvalid', 'axi_wready', 'data_val_wire', 'i_config', 'internal_data', 'o_data', 'r_base_addr_wire', 'r_burst_len_wire', 'r_displ_wire', 'r_done_wire', 'r_max_outs_wire', 'r_misb_clk_cycle_wire', 'r_num_trans_wire', 'r_phase_wire', 'r_start_wire', 'reg00_config', 'reg01_config', 'reg03_r_anomaly', 'reg06_r_config', 'reg07_r_config', 'reg08_r_config', 'reg09_r_config', 'reg0_config', 'reg10_r_config', 'reg11_r_config', 'reg12_r_config', 'reg13_r_config', 'reg14_r_config', 'reg15_r_config', 'reg16_r_config', 'reg17_r_config', 'reg18_r_config', 'reg19_r_config', 'reg20_r_config', 'reg21_r_config', 'reg22_w_config', 'reg23_w_config', 'reg24_w_config', 'reg25_w_config', 'reg26_w_config', 'reg27_w_config', 'reg28_w_config', 'reg29_w_config', 'reg30_w_config', 'reg31_w_config', 'reg32_w_config', 'reg33_w_config', 'reg34_w_config', 'reg35_w_config', 'reg36_w_config', 'reg37_w_config', 'regXX_rden', 'regXX_wren', 'reset_wire', 'w_base_addr_wire', 'w_burst_len_wire', 'w_displ_wire', 'w_max_outs_wire', 'w_misb_clk_cycle_wire', 'w_num_trans_wire', 'w_phase_wire']
CONDTAINT REGS: ['AW_ADDR_VALID', 'AW_ADDR_VALID_FLAG', 'AW_CH_DIS', 'AW_CH_EN', 'AW_HIGH_ADDR', 'AW_ILLEGAL_REQ', 'AW_ILL_DATA_TRANS_SRV_PTR', 'AW_ILL_TRANS_FIL_PTR', 'AW_ILL_TRANS_SRV_PTR', 'AW_STATE', 'B_STATE', 'INTR_LINE_W', 'M_AXI_AWADDR', 'M_AXI_AWADDR_INT', 'M_AXI_AWADDR_wire', 'M_AXI_AWBURST', 'M_AXI_AWBURST_INT', 'M_AXI_AWCACHE', 'M_AXI_AWCACHE_INT', 'M_AXI_AWID', 'M_AXI_AWID_INT', 'M_AXI_AWLEN', 'M_AXI_AWLEN_INT', 'M_AXI_AWLOCK', 'M_AXI_AWLOCK_INT', 'M_AXI_AWPROT', 'M_AXI_AWPROT_INT', 'M_AXI_AWQOS', 'M_AXI_AWQOS_INT', 'M_AXI_AWREADY_wire', 'M_AXI_AWSIZE', 'M_AXI_AWSIZE_INT', 'M_AXI_AWUSER', 'M_AXI_AWUSER_INT', 'M_AXI_AWVALID', 'M_AXI_AWVALID_wire', 'M_AXI_BREADY', 'M_AXI_BRESP_wire', 'M_AXI_BVALID_wire', 'M_AXI_WDATA', 'M_AXI_WDATA_wire', 'M_AXI_WLAST', 'M_AXI_WLAST_wire', 'M_AXI_WSTRB', 'M_AXI_WVALID', 'M_AXI_WVALID_wire', 'W_B_TO_SERVE', 'W_CH_EN', 'W_DATA_TO_SERVE', 'reg02_r_anomaly', 'reg04_w_anomaly', 'reg05_w_anomaly', 'reg_data_out', 'w_done_wire']
