
Task1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000003ba  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  0000040e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  0000040e  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000440  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000020  00000000  00000000  0000047c  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000005d5  00000000  00000000  0000049c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000555  00000000  00000000  00000a71  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000210  00000000  00000000  00000fc6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000034  00000000  00000000  000011d8  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000002f1  00000000  00000000  0000120c  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000048  00000000  00000000  000014fd  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000010  00000000  00000000  00001545  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   8:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
   c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  10:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  14:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  18:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  1c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  20:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  24:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  28:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  2c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  30:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  34:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  38:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  3c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  40:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  44:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  48:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  4c:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>
  50:	0c 94 34 00 	jmp	0x68	; 0x68 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61
  60:	0e 94 36 00 	call	0x6c	; 0x6c <main>
  64:	0c 94 db 01 	jmp	0x3b6	; 0x3b6 <_exit>

00000068 <__bad_interrupt>:
  68:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000006c <main>:
#include <avr/io.h>
#define get_bit(reg,bitnum) ((reg & (1<<bitnum))>>bitnum)
//#define DELTA 5

int main(void)
{
  6c:	cf 93       	push	r28
  6e:	df 93       	push	r29
  70:	00 d0       	rcall	.+0      	; 0x72 <main+0x6>
  72:	00 d0       	rcall	.+0      	; 0x74 <main+0x8>
  74:	cd b7       	in	r28, 0x3d	; 61
  76:	de b7       	in	r29, 0x3e	; 62
	DDRA=0b11111000; // set the first 3 pins of PORTD to be inputs to read from the push buttons
  78:	88 ef       	ldi	r24, 0xF8	; 248
  7a:	8a bb       	out	0x1a, r24	; 26
	DDRB=0b11111111; // ensure that Pin3 in POrt B is output as this is the OC0 pin that wll produce the PWM.
  7c:	8f ef       	ldi	r24, 0xFF	; 255
  7e:	87 bb       	out	0x17, r24	; 23
	PORTD=0b00000000; // Initialize PORTD to zeros
  80:	12 ba       	out	0x12, r1	; 18
	TCCR0=0b01110101; //Configure TCCR0 as explained in the article
  82:	95 e7       	ldi	r25, 0x75	; 117
  84:	93 bf       	out	0x33, r25	; 51
	TIMSK=0b00000000;
  86:	19 be       	out	0x39, r1	; 57
	OCR0=255; // Set OCR0 to 255 so that the duty cycle is initially 0 and the motor is not rotating
  88:	8c bf       	out	0x3c, r24	; 60
	volatile float duty_cycle = 0;
  8a:	19 82       	std	Y+1, r1	; 0x01
  8c:	1a 82       	std	Y+2, r1	; 0x02
  8e:	1b 82       	std	Y+3, r1	; 0x03
  90:	1c 82       	std	Y+4, r1	; 0x04
		}
		if ((get_bit(PINA,1)==1)) {
			duty_cycle += 0.1;
		}
		OCR0 = (uint8_t)(255 * (1 - duty_cycle));
		DDRC = 255;
  92:	1f ef       	ldi	r17, 0xFF	; 255
	TIMSK=0b00000000;
	OCR0=255; // Set OCR0 to 255 so that the duty cycle is initially 0 and the motor is not rotating
	volatile float duty_cycle = 0;
	while(1)
	{
		if ((get_bit(PINA,0)==1)) {
  94:	c8 9b       	sbis	0x19, 0	; 25
  96:	0e c0       	rjmp	.+28     	; 0xb4 <main+0x48>
			duty_cycle -= 0.1;
  98:	69 81       	ldd	r22, Y+1	; 0x01
  9a:	7a 81       	ldd	r23, Y+2	; 0x02
  9c:	8b 81       	ldd	r24, Y+3	; 0x03
  9e:	9c 81       	ldd	r25, Y+4	; 0x04
  a0:	2d ec       	ldi	r18, 0xCD	; 205
  a2:	3c ec       	ldi	r19, 0xCC	; 204
  a4:	4c ec       	ldi	r20, 0xCC	; 204
  a6:	5d e3       	ldi	r21, 0x3D	; 61
  a8:	0e 94 81 00 	call	0x102	; 0x102 <__subsf3>
  ac:	69 83       	std	Y+1, r22	; 0x01
  ae:	7a 83       	std	Y+2, r23	; 0x02
  b0:	8b 83       	std	Y+3, r24	; 0x03
  b2:	9c 83       	std	Y+4, r25	; 0x04
		}
		if ((get_bit(PINA,1)==1)) {
  b4:	c9 9b       	sbis	0x19, 1	; 25
  b6:	0e c0       	rjmp	.+28     	; 0xd4 <main+0x68>
			duty_cycle += 0.1;
  b8:	69 81       	ldd	r22, Y+1	; 0x01
  ba:	7a 81       	ldd	r23, Y+2	; 0x02
  bc:	8b 81       	ldd	r24, Y+3	; 0x03
  be:	9c 81       	ldd	r25, Y+4	; 0x04
  c0:	2d ec       	ldi	r18, 0xCD	; 205
  c2:	3c ec       	ldi	r19, 0xCC	; 204
  c4:	4c ec       	ldi	r20, 0xCC	; 204
  c6:	5d e3       	ldi	r21, 0x3D	; 61
  c8:	0e 94 82 00 	call	0x104	; 0x104 <__addsf3>
  cc:	69 83       	std	Y+1, r22	; 0x01
  ce:	7a 83       	std	Y+2, r23	; 0x02
  d0:	8b 83       	std	Y+3, r24	; 0x03
  d2:	9c 83       	std	Y+4, r25	; 0x04
		}
		OCR0 = (uint8_t)(255 * (1 - duty_cycle));
  d4:	29 81       	ldd	r18, Y+1	; 0x01
  d6:	3a 81       	ldd	r19, Y+2	; 0x02
  d8:	4b 81       	ldd	r20, Y+3	; 0x03
  da:	5c 81       	ldd	r21, Y+4	; 0x04
  dc:	60 e0       	ldi	r22, 0x00	; 0
  de:	70 e0       	ldi	r23, 0x00	; 0
  e0:	80 e8       	ldi	r24, 0x80	; 128
  e2:	9f e3       	ldi	r25, 0x3F	; 63
  e4:	0e 94 81 00 	call	0x102	; 0x102 <__subsf3>
  e8:	20 e0       	ldi	r18, 0x00	; 0
  ea:	30 e0       	ldi	r19, 0x00	; 0
  ec:	4f e7       	ldi	r20, 0x7F	; 127
  ee:	53 e4       	ldi	r21, 0x43	; 67
  f0:	0e 94 6e 01 	call	0x2dc	; 0x2dc <__mulsf3>
  f4:	0e 94 ee 00 	call	0x1dc	; 0x1dc <__fixunssfsi>
  f8:	6c bf       	out	0x3c, r22	; 60
		DDRC = 255;
  fa:	14 bb       	out	0x14, r17	; 20
		PORTC = OCR0;
  fc:	8c b7       	in	r24, 0x3c	; 60
  fe:	85 bb       	out	0x15, r24	; 21
	}
 100:	c9 cf       	rjmp	.-110    	; 0x94 <main+0x28>

00000102 <__subsf3>:
 102:	50 58       	subi	r21, 0x80	; 128

00000104 <__addsf3>:
 104:	bb 27       	eor	r27, r27
 106:	aa 27       	eor	r26, r26
 108:	0e 94 99 00 	call	0x132	; 0x132 <__addsf3x>
 10c:	0c 94 34 01 	jmp	0x268	; 0x268 <__fp_round>
 110:	0e 94 26 01 	call	0x24c	; 0x24c <__fp_pscA>
 114:	38 f0       	brcs	.+14     	; 0x124 <__addsf3+0x20>
 116:	0e 94 2d 01 	call	0x25a	; 0x25a <__fp_pscB>
 11a:	20 f0       	brcs	.+8      	; 0x124 <__addsf3+0x20>
 11c:	39 f4       	brne	.+14     	; 0x12c <__addsf3+0x28>
 11e:	9f 3f       	cpi	r25, 0xFF	; 255
 120:	19 f4       	brne	.+6      	; 0x128 <__addsf3+0x24>
 122:	26 f4       	brtc	.+8      	; 0x12c <__addsf3+0x28>
 124:	0c 94 23 01 	jmp	0x246	; 0x246 <__fp_nan>
 128:	0e f4       	brtc	.+2      	; 0x12c <__addsf3+0x28>
 12a:	e0 95       	com	r30
 12c:	e7 fb       	bst	r30, 7
 12e:	0c 94 1d 01 	jmp	0x23a	; 0x23a <__fp_inf>

00000132 <__addsf3x>:
 132:	e9 2f       	mov	r30, r25
 134:	0e 94 45 01 	call	0x28a	; 0x28a <__fp_split3>
 138:	58 f3       	brcs	.-42     	; 0x110 <__addsf3+0xc>
 13a:	ba 17       	cp	r27, r26
 13c:	62 07       	cpc	r22, r18
 13e:	73 07       	cpc	r23, r19
 140:	84 07       	cpc	r24, r20
 142:	95 07       	cpc	r25, r21
 144:	20 f0       	brcs	.+8      	; 0x14e <__addsf3x+0x1c>
 146:	79 f4       	brne	.+30     	; 0x166 <__addsf3x+0x34>
 148:	a6 f5       	brtc	.+104    	; 0x1b2 <__addsf3x+0x80>
 14a:	0c 94 67 01 	jmp	0x2ce	; 0x2ce <__fp_zero>
 14e:	0e f4       	brtc	.+2      	; 0x152 <__addsf3x+0x20>
 150:	e0 95       	com	r30
 152:	0b 2e       	mov	r0, r27
 154:	ba 2f       	mov	r27, r26
 156:	a0 2d       	mov	r26, r0
 158:	0b 01       	movw	r0, r22
 15a:	b9 01       	movw	r22, r18
 15c:	90 01       	movw	r18, r0
 15e:	0c 01       	movw	r0, r24
 160:	ca 01       	movw	r24, r20
 162:	a0 01       	movw	r20, r0
 164:	11 24       	eor	r1, r1
 166:	ff 27       	eor	r31, r31
 168:	59 1b       	sub	r21, r25
 16a:	99 f0       	breq	.+38     	; 0x192 <__addsf3x+0x60>
 16c:	59 3f       	cpi	r21, 0xF9	; 249
 16e:	50 f4       	brcc	.+20     	; 0x184 <__addsf3x+0x52>
 170:	50 3e       	cpi	r21, 0xE0	; 224
 172:	68 f1       	brcs	.+90     	; 0x1ce <__addsf3x+0x9c>
 174:	1a 16       	cp	r1, r26
 176:	f0 40       	sbci	r31, 0x00	; 0
 178:	a2 2f       	mov	r26, r18
 17a:	23 2f       	mov	r18, r19
 17c:	34 2f       	mov	r19, r20
 17e:	44 27       	eor	r20, r20
 180:	58 5f       	subi	r21, 0xF8	; 248
 182:	f3 cf       	rjmp	.-26     	; 0x16a <__addsf3x+0x38>
 184:	46 95       	lsr	r20
 186:	37 95       	ror	r19
 188:	27 95       	ror	r18
 18a:	a7 95       	ror	r26
 18c:	f0 40       	sbci	r31, 0x00	; 0
 18e:	53 95       	inc	r21
 190:	c9 f7       	brne	.-14     	; 0x184 <__addsf3x+0x52>
 192:	7e f4       	brtc	.+30     	; 0x1b2 <__addsf3x+0x80>
 194:	1f 16       	cp	r1, r31
 196:	ba 0b       	sbc	r27, r26
 198:	62 0b       	sbc	r22, r18
 19a:	73 0b       	sbc	r23, r19
 19c:	84 0b       	sbc	r24, r20
 19e:	ba f0       	brmi	.+46     	; 0x1ce <__addsf3x+0x9c>
 1a0:	91 50       	subi	r25, 0x01	; 1
 1a2:	a1 f0       	breq	.+40     	; 0x1cc <__addsf3x+0x9a>
 1a4:	ff 0f       	add	r31, r31
 1a6:	bb 1f       	adc	r27, r27
 1a8:	66 1f       	adc	r22, r22
 1aa:	77 1f       	adc	r23, r23
 1ac:	88 1f       	adc	r24, r24
 1ae:	c2 f7       	brpl	.-16     	; 0x1a0 <__addsf3x+0x6e>
 1b0:	0e c0       	rjmp	.+28     	; 0x1ce <__addsf3x+0x9c>
 1b2:	ba 0f       	add	r27, r26
 1b4:	62 1f       	adc	r22, r18
 1b6:	73 1f       	adc	r23, r19
 1b8:	84 1f       	adc	r24, r20
 1ba:	48 f4       	brcc	.+18     	; 0x1ce <__addsf3x+0x9c>
 1bc:	87 95       	ror	r24
 1be:	77 95       	ror	r23
 1c0:	67 95       	ror	r22
 1c2:	b7 95       	ror	r27
 1c4:	f7 95       	ror	r31
 1c6:	9e 3f       	cpi	r25, 0xFE	; 254
 1c8:	08 f0       	brcs	.+2      	; 0x1cc <__addsf3x+0x9a>
 1ca:	b0 cf       	rjmp	.-160    	; 0x12c <__addsf3+0x28>
 1cc:	93 95       	inc	r25
 1ce:	88 0f       	add	r24, r24
 1d0:	08 f0       	brcs	.+2      	; 0x1d4 <__addsf3x+0xa2>
 1d2:	99 27       	eor	r25, r25
 1d4:	ee 0f       	add	r30, r30
 1d6:	97 95       	ror	r25
 1d8:	87 95       	ror	r24
 1da:	08 95       	ret

000001dc <__fixunssfsi>:
 1dc:	0e 94 4d 01 	call	0x29a	; 0x29a <__fp_splitA>
 1e0:	88 f0       	brcs	.+34     	; 0x204 <__fixunssfsi+0x28>
 1e2:	9f 57       	subi	r25, 0x7F	; 127
 1e4:	98 f0       	brcs	.+38     	; 0x20c <__fixunssfsi+0x30>
 1e6:	b9 2f       	mov	r27, r25
 1e8:	99 27       	eor	r25, r25
 1ea:	b7 51       	subi	r27, 0x17	; 23
 1ec:	b0 f0       	brcs	.+44     	; 0x21a <__fixunssfsi+0x3e>
 1ee:	e1 f0       	breq	.+56     	; 0x228 <__fixunssfsi+0x4c>
 1f0:	66 0f       	add	r22, r22
 1f2:	77 1f       	adc	r23, r23
 1f4:	88 1f       	adc	r24, r24
 1f6:	99 1f       	adc	r25, r25
 1f8:	1a f0       	brmi	.+6      	; 0x200 <__fixunssfsi+0x24>
 1fa:	ba 95       	dec	r27
 1fc:	c9 f7       	brne	.-14     	; 0x1f0 <__fixunssfsi+0x14>
 1fe:	14 c0       	rjmp	.+40     	; 0x228 <__fixunssfsi+0x4c>
 200:	b1 30       	cpi	r27, 0x01	; 1
 202:	91 f0       	breq	.+36     	; 0x228 <__fixunssfsi+0x4c>
 204:	0e 94 67 01 	call	0x2ce	; 0x2ce <__fp_zero>
 208:	b1 e0       	ldi	r27, 0x01	; 1
 20a:	08 95       	ret
 20c:	0c 94 67 01 	jmp	0x2ce	; 0x2ce <__fp_zero>
 210:	67 2f       	mov	r22, r23
 212:	78 2f       	mov	r23, r24
 214:	88 27       	eor	r24, r24
 216:	b8 5f       	subi	r27, 0xF8	; 248
 218:	39 f0       	breq	.+14     	; 0x228 <__fixunssfsi+0x4c>
 21a:	b9 3f       	cpi	r27, 0xF9	; 249
 21c:	cc f3       	brlt	.-14     	; 0x210 <__fixunssfsi+0x34>
 21e:	86 95       	lsr	r24
 220:	77 95       	ror	r23
 222:	67 95       	ror	r22
 224:	b3 95       	inc	r27
 226:	d9 f7       	brne	.-10     	; 0x21e <__fixunssfsi+0x42>
 228:	3e f4       	brtc	.+14     	; 0x238 <__fixunssfsi+0x5c>
 22a:	90 95       	com	r25
 22c:	80 95       	com	r24
 22e:	70 95       	com	r23
 230:	61 95       	neg	r22
 232:	7f 4f       	sbci	r23, 0xFF	; 255
 234:	8f 4f       	sbci	r24, 0xFF	; 255
 236:	9f 4f       	sbci	r25, 0xFF	; 255
 238:	08 95       	ret

0000023a <__fp_inf>:
 23a:	97 f9       	bld	r25, 7
 23c:	9f 67       	ori	r25, 0x7F	; 127
 23e:	80 e8       	ldi	r24, 0x80	; 128
 240:	70 e0       	ldi	r23, 0x00	; 0
 242:	60 e0       	ldi	r22, 0x00	; 0
 244:	08 95       	ret

00000246 <__fp_nan>:
 246:	9f ef       	ldi	r25, 0xFF	; 255
 248:	80 ec       	ldi	r24, 0xC0	; 192
 24a:	08 95       	ret

0000024c <__fp_pscA>:
 24c:	00 24       	eor	r0, r0
 24e:	0a 94       	dec	r0
 250:	16 16       	cp	r1, r22
 252:	17 06       	cpc	r1, r23
 254:	18 06       	cpc	r1, r24
 256:	09 06       	cpc	r0, r25
 258:	08 95       	ret

0000025a <__fp_pscB>:
 25a:	00 24       	eor	r0, r0
 25c:	0a 94       	dec	r0
 25e:	12 16       	cp	r1, r18
 260:	13 06       	cpc	r1, r19
 262:	14 06       	cpc	r1, r20
 264:	05 06       	cpc	r0, r21
 266:	08 95       	ret

00000268 <__fp_round>:
 268:	09 2e       	mov	r0, r25
 26a:	03 94       	inc	r0
 26c:	00 0c       	add	r0, r0
 26e:	11 f4       	brne	.+4      	; 0x274 <__fp_round+0xc>
 270:	88 23       	and	r24, r24
 272:	52 f0       	brmi	.+20     	; 0x288 <__fp_round+0x20>
 274:	bb 0f       	add	r27, r27
 276:	40 f4       	brcc	.+16     	; 0x288 <__fp_round+0x20>
 278:	bf 2b       	or	r27, r31
 27a:	11 f4       	brne	.+4      	; 0x280 <__fp_round+0x18>
 27c:	60 ff       	sbrs	r22, 0
 27e:	04 c0       	rjmp	.+8      	; 0x288 <__fp_round+0x20>
 280:	6f 5f       	subi	r22, 0xFF	; 255
 282:	7f 4f       	sbci	r23, 0xFF	; 255
 284:	8f 4f       	sbci	r24, 0xFF	; 255
 286:	9f 4f       	sbci	r25, 0xFF	; 255
 288:	08 95       	ret

0000028a <__fp_split3>:
 28a:	57 fd       	sbrc	r21, 7
 28c:	90 58       	subi	r25, 0x80	; 128
 28e:	44 0f       	add	r20, r20
 290:	55 1f       	adc	r21, r21
 292:	59 f0       	breq	.+22     	; 0x2aa <__fp_splitA+0x10>
 294:	5f 3f       	cpi	r21, 0xFF	; 255
 296:	71 f0       	breq	.+28     	; 0x2b4 <__fp_splitA+0x1a>
 298:	47 95       	ror	r20

0000029a <__fp_splitA>:
 29a:	88 0f       	add	r24, r24
 29c:	97 fb       	bst	r25, 7
 29e:	99 1f       	adc	r25, r25
 2a0:	61 f0       	breq	.+24     	; 0x2ba <__fp_splitA+0x20>
 2a2:	9f 3f       	cpi	r25, 0xFF	; 255
 2a4:	79 f0       	breq	.+30     	; 0x2c4 <__fp_splitA+0x2a>
 2a6:	87 95       	ror	r24
 2a8:	08 95       	ret
 2aa:	12 16       	cp	r1, r18
 2ac:	13 06       	cpc	r1, r19
 2ae:	14 06       	cpc	r1, r20
 2b0:	55 1f       	adc	r21, r21
 2b2:	f2 cf       	rjmp	.-28     	; 0x298 <__fp_split3+0xe>
 2b4:	46 95       	lsr	r20
 2b6:	f1 df       	rcall	.-30     	; 0x29a <__fp_splitA>
 2b8:	08 c0       	rjmp	.+16     	; 0x2ca <__fp_splitA+0x30>
 2ba:	16 16       	cp	r1, r22
 2bc:	17 06       	cpc	r1, r23
 2be:	18 06       	cpc	r1, r24
 2c0:	99 1f       	adc	r25, r25
 2c2:	f1 cf       	rjmp	.-30     	; 0x2a6 <__fp_splitA+0xc>
 2c4:	86 95       	lsr	r24
 2c6:	71 05       	cpc	r23, r1
 2c8:	61 05       	cpc	r22, r1
 2ca:	08 94       	sec
 2cc:	08 95       	ret

000002ce <__fp_zero>:
 2ce:	e8 94       	clt

000002d0 <__fp_szero>:
 2d0:	bb 27       	eor	r27, r27
 2d2:	66 27       	eor	r22, r22
 2d4:	77 27       	eor	r23, r23
 2d6:	cb 01       	movw	r24, r22
 2d8:	97 f9       	bld	r25, 7
 2da:	08 95       	ret

000002dc <__mulsf3>:
 2dc:	0e 94 81 01 	call	0x302	; 0x302 <__mulsf3x>
 2e0:	0c 94 34 01 	jmp	0x268	; 0x268 <__fp_round>
 2e4:	0e 94 26 01 	call	0x24c	; 0x24c <__fp_pscA>
 2e8:	38 f0       	brcs	.+14     	; 0x2f8 <__mulsf3+0x1c>
 2ea:	0e 94 2d 01 	call	0x25a	; 0x25a <__fp_pscB>
 2ee:	20 f0       	brcs	.+8      	; 0x2f8 <__mulsf3+0x1c>
 2f0:	95 23       	and	r25, r21
 2f2:	11 f0       	breq	.+4      	; 0x2f8 <__mulsf3+0x1c>
 2f4:	0c 94 1d 01 	jmp	0x23a	; 0x23a <__fp_inf>
 2f8:	0c 94 23 01 	jmp	0x246	; 0x246 <__fp_nan>
 2fc:	11 24       	eor	r1, r1
 2fe:	0c 94 68 01 	jmp	0x2d0	; 0x2d0 <__fp_szero>

00000302 <__mulsf3x>:
 302:	0e 94 45 01 	call	0x28a	; 0x28a <__fp_split3>
 306:	70 f3       	brcs	.-36     	; 0x2e4 <__mulsf3+0x8>

00000308 <__mulsf3_pse>:
 308:	95 9f       	mul	r25, r21
 30a:	c1 f3       	breq	.-16     	; 0x2fc <__mulsf3+0x20>
 30c:	95 0f       	add	r25, r21
 30e:	50 e0       	ldi	r21, 0x00	; 0
 310:	55 1f       	adc	r21, r21
 312:	62 9f       	mul	r22, r18
 314:	f0 01       	movw	r30, r0
 316:	72 9f       	mul	r23, r18
 318:	bb 27       	eor	r27, r27
 31a:	f0 0d       	add	r31, r0
 31c:	b1 1d       	adc	r27, r1
 31e:	63 9f       	mul	r22, r19
 320:	aa 27       	eor	r26, r26
 322:	f0 0d       	add	r31, r0
 324:	b1 1d       	adc	r27, r1
 326:	aa 1f       	adc	r26, r26
 328:	64 9f       	mul	r22, r20
 32a:	66 27       	eor	r22, r22
 32c:	b0 0d       	add	r27, r0
 32e:	a1 1d       	adc	r26, r1
 330:	66 1f       	adc	r22, r22
 332:	82 9f       	mul	r24, r18
 334:	22 27       	eor	r18, r18
 336:	b0 0d       	add	r27, r0
 338:	a1 1d       	adc	r26, r1
 33a:	62 1f       	adc	r22, r18
 33c:	73 9f       	mul	r23, r19
 33e:	b0 0d       	add	r27, r0
 340:	a1 1d       	adc	r26, r1
 342:	62 1f       	adc	r22, r18
 344:	83 9f       	mul	r24, r19
 346:	a0 0d       	add	r26, r0
 348:	61 1d       	adc	r22, r1
 34a:	22 1f       	adc	r18, r18
 34c:	74 9f       	mul	r23, r20
 34e:	33 27       	eor	r19, r19
 350:	a0 0d       	add	r26, r0
 352:	61 1d       	adc	r22, r1
 354:	23 1f       	adc	r18, r19
 356:	84 9f       	mul	r24, r20
 358:	60 0d       	add	r22, r0
 35a:	21 1d       	adc	r18, r1
 35c:	82 2f       	mov	r24, r18
 35e:	76 2f       	mov	r23, r22
 360:	6a 2f       	mov	r22, r26
 362:	11 24       	eor	r1, r1
 364:	9f 57       	subi	r25, 0x7F	; 127
 366:	50 40       	sbci	r21, 0x00	; 0
 368:	9a f0       	brmi	.+38     	; 0x390 <__mulsf3_pse+0x88>
 36a:	f1 f0       	breq	.+60     	; 0x3a8 <__mulsf3_pse+0xa0>
 36c:	88 23       	and	r24, r24
 36e:	4a f0       	brmi	.+18     	; 0x382 <__mulsf3_pse+0x7a>
 370:	ee 0f       	add	r30, r30
 372:	ff 1f       	adc	r31, r31
 374:	bb 1f       	adc	r27, r27
 376:	66 1f       	adc	r22, r22
 378:	77 1f       	adc	r23, r23
 37a:	88 1f       	adc	r24, r24
 37c:	91 50       	subi	r25, 0x01	; 1
 37e:	50 40       	sbci	r21, 0x00	; 0
 380:	a9 f7       	brne	.-22     	; 0x36c <__mulsf3_pse+0x64>
 382:	9e 3f       	cpi	r25, 0xFE	; 254
 384:	51 05       	cpc	r21, r1
 386:	80 f0       	brcs	.+32     	; 0x3a8 <__mulsf3_pse+0xa0>
 388:	0c 94 1d 01 	jmp	0x23a	; 0x23a <__fp_inf>
 38c:	0c 94 68 01 	jmp	0x2d0	; 0x2d0 <__fp_szero>
 390:	5f 3f       	cpi	r21, 0xFF	; 255
 392:	e4 f3       	brlt	.-8      	; 0x38c <__mulsf3_pse+0x84>
 394:	98 3e       	cpi	r25, 0xE8	; 232
 396:	d4 f3       	brlt	.-12     	; 0x38c <__mulsf3_pse+0x84>
 398:	86 95       	lsr	r24
 39a:	77 95       	ror	r23
 39c:	67 95       	ror	r22
 39e:	b7 95       	ror	r27
 3a0:	f7 95       	ror	r31
 3a2:	e7 95       	ror	r30
 3a4:	9f 5f       	subi	r25, 0xFF	; 255
 3a6:	c1 f7       	brne	.-16     	; 0x398 <__mulsf3_pse+0x90>
 3a8:	fe 2b       	or	r31, r30
 3aa:	88 0f       	add	r24, r24
 3ac:	91 1d       	adc	r25, r1
 3ae:	96 95       	lsr	r25
 3b0:	87 95       	ror	r24
 3b2:	97 f9       	bld	r25, 7
 3b4:	08 95       	ret

000003b6 <_exit>:
 3b6:	f8 94       	cli

000003b8 <__stop_program>:
 3b8:	ff cf       	rjmp	.-2      	; 0x3b8 <__stop_program>
