<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成20(ネ)10003</事件番号>
      <事件名>損害賠償等請求控訴事件</事件名>
      <裁判年月日>平成20年06月18日</裁判年月日>
      <裁判所名>知的財産高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>民事訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/20080619154249.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=36458&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
      平成２０年（ネ）第１０００３号損害賠償等請求控訴事件（原審・東京地裁平成１８年(ワ)第６５４８号）判控決訴人インターナショナル・レクティファイヤー・コーポレーション訴訟代理人弁護士上訴訟代理人弁理士谷同新濱補佐人弁被控理士訴人山浩義一開正史中淳宏新電元工業株式会社訴訟代理人弁護士松本直樹同牧野知彦補佐人弁理士畑中孝之主文１本件控訴を棄却する。
      ２控訴費用は控訴人の負担とする。
      ３この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
    </主文前>
    <事実及び理由>
      第１控訴の趣旨
      
      １　原判決を取り消す。２から支払済みまで年５分の割合による金員を支払え。３被控訴人は，原判決別紙物件目録記載の製品を生産し，譲渡し，輸入し，又-1-は譲渡の申出をしてはならない。
      
      ４　被控訴人は，その占有に係る前項記載の製品を廃棄せよ。
      
      ５　訴訟費用は，第１審，第２審とも，被控訴人の負担とする。
      
      ６　第２項について仮執行宣言
      
      第２　事案の概要【略称は原判決の例による。】１一審原告たる控訴人は，家電，民生機器，車載用電子機器，通信機器，人工衛星などのパワーエレクトロニクスに関連する半導体の製造販売等を業とする米国法人である。一審被告たる被控訴人は，パワー半導体やスイッチング電源などのパワーエレクトロニクスに関連する半導体の製造販売等を業とする株式会社であり，次に述べる被告製品を松下電工及びその関連会社に販売している。２本件は，本件特許権１及び２を有している控訴人が，被控訴人に対し，特許権侵害を理由として，原判決別紙物件目録記載の半導体装置（被告製品）の生産，譲渡，輸入，譲渡の申出の差止め及び被告製品の廃棄並びに損害賠償金４億円及びこれに対する不法行為の後の日である平成１８年４月１８日から支払済みまで民法所定の年５分の割合による遅延損害金の支払を求めている事案である。３原審の東京地裁は，平成１９年１０月２３日，①被告製品が組み込まれた原判決別紙回路目録１記載のランプ安定回路（本件ランプ安定回路１）は，本件特許権１の請求項５（本件特許発明１）の構成要件を充足せず，また，均等でもないから，本件特許発明１の技術的範囲に属さない，②上記回路目録２記載のランプ安定回路（本件ランプ安定回路２）は，本件特許権２の請求項１（本件特許発明２）・請求項３（本件特許発明３）・請求項７（本件特許発明４）と均等ではないから，本件特許発明２∼４の技術的範囲に属さない等として，一審原告（控訴人）の請求を棄却した。そこで，これに不服の控訴人が控訴を-2-提起した。４当審において控訴人は，本件ランプ安定回路１は本件特許発明１の構成要件を充足するかそうでないとしても均等である等と主張し，被控訴人はこれを争った。
      
      第３　当事者の主張当事者双方の主張は，次のとおり付加するほか，原判決「事実及び理由」中の「第２ 事案の概要」記載のとおりであるから，これを引用する。
      
      １　控訴人(1) 本件特許発明１における「外部タイミングコンデンサ」の解釈ア本件特許発明１は，蛍光灯などのランプの駆動回路の安定器（安定回路）に関するものである。従来技術においては，ランプ故障が発生した場合，安定回路中の二つのＭＯＳＦＥＴのうちの一方がオンのまま発振が停止する場合があった。ランプ故障を回復した後に，負荷回路への電力供給を再開すると，一方のＭＯＳＦＥＴがオンのまま発振が停止していた場合は，負荷回路がショート（短絡）して破壊が起きる場合がある。例えば，ＭＯＳＦＥＴ４０がオンのまま発振が停止した後の回路の再起動において，ＩＣ３０が先にＭＯＳＦＥＴ４２をオンするように動作すると，ＭＯＳＦＥＴ４０・ＭＯＳＦＥＴ４２の両方が同時にオンになり，短絡状態が発生する。そのため回路に大電流が流れ，ヒューズが遮断されたり，ＭＯＳＦＥＴの一方が破壊されることになる。本件特許発明１は上記課題を解決すべくなされたものである。すなわち，ランプ故障を検知すると（構成要件１−Ｆ，１−Ｈ。構成要件の分説は原判決記載のとおり。以下同じ。），第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための供給を停止させる（構成要件１−Ｆ）ことにより，両方のＭＯＳゲート型パワー-3-半導体デバイスをターンオフするように動作する（本件明細書１［甲３］段落【００２３】）。ランプ故障をロー論理レベル信号として入力するための外部タイミングコンデンサ（構成要件１−Ｆ，１−Ｈ）は，シャットダウン回路（構成要件１−Ｆ）の外部に設けられており，シャットダウン回路がシャットダウンを開始するタイミングを決定する。これを本件明細書１の図１でいえば，ＩＣ３０のＣ Ｔピンに接続されたコンデンサ１４の電圧が所定のしきい値より低下した場合，ＩＣ３０からＭＯＳＦＥＴ４０及びＭＯＳＦＥＴ４２への出力の供給を停止するように動作する。これによりランプ故障が発生した場合に確実に両方のＭＯＳＦＥＴをターンオフし，故障等の状態からの回復時の回路破壊を防止するようになっている。この構成を規定しているのが構成要件１−Ｆである。上記から明らかなとおり，本件特許発明１の特徴は，ランプ故障が発生した場合に確実に両方のＭＯＳＦＥＴをターンオフするという構成を採用した点にある。この構成は，構成要件１−Ｆに記載されている。ランプ故障の検知時に「上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させる」構成を採用することで，故障等の状態からの回復時の回路破壊を防止できるのである。イ本件特許発明１の実施例では，原判決が判示したように，「外部タイミングコンデンサ」（その電圧がしきい値電圧より低いときに，第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ）として，「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」すなわちＣＴピンに接続されたコンデンサ１４が開示されており，その他の構成は明示的には開示されていない。しかし，実施例は，当業者による特許発明の実施を可能とするために記-4-載される具体例にすぎず，特許発明の技術的範囲が実施例に限定されるものではない。また，その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ，すなわち「外部タイミングコンデンサ」が，Ｃ Ｔピンに接続されたコンデンサ１４でなければならない技術的理由は，一切ない。そして，本件明細書１（甲３）には，その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ，すなわち「外部タイミングコンデンサ」が，Ｃ Ｔピンに接続されたコンデンサ１４でなければならない旨の記載はなく，またそれを示唆する記載も一切ない。構成要件１−Ｆの文言上も，そのような限定は付されていない。一方で，ランプ故障を検知して回路をシャットダウンするためのピンをＣＴピンとは別個に設ける構成を採用することは，当業者にとって容易になし得る設計事項にすぎない。このことは，例えば，乙８（ｉｎｔｅｒｓｉｌ社のパンフレット）の２頁のＦＩＧＵＲＥ２や乙９（アイアールファーイースト株式会社のパンフレット）の１頁のブロックダイヤグラムの回路において，ＳＤピン（ランプ故障を検知して回路をシャットダウンするためのピン）がＣ Ｔピンとは別個に設けられていることからしても，明らかである。ＳＤピンをＣ Ｔピンとは別個に設けた場合，「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」は，ＳＤピンに接続されたコンデンサであるから，必然的に「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデン-5-サ」すなわちＣＴピンに接続されたコンデンサとは別個のものになる。したがって，本件明細書１の実施例に基づいて，「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」と「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」を別個のものする回路構成を採用することは，容易になし得た設計事項にすぎないことが明らかである。ウよって，本件明細書１の記載に照らし，また本件特許発明１の出願当時（平成９年１０月１７日）の技術水準を参酌すれば，構成要件１−Ｆ及び構成要件１−Ｈの「外部タイミングコンデンサ」とは，「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」と解すべきであって，これに加えて「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」でもなければならないと限定して解釈すべき理由はない。エそれにもかかわらず，原判決は，「本件明細書１における上記実施例が，…『本発明の一態様』として記載された【課題を解決するための手段】を具体化したものであり，本件明細書１には，上記実施例以外の実施例の記載が全くないことからすれば，本件特許発明１における『外部タイミングコンデンサ』は，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサであり，かつ，その電圧がしきい値電圧より低いとシャットダウン回路を起動するものであると認めるのが相当である。」（６９頁下４行∼７０頁３行）と述べて，特許発明の技術的範囲を実施例に限定して解釈するという誤りを犯している。(2) 本件特許発明１の出願経過の参酌原判決は，本件特許発明１の出願経過に照らしても，原判決の「外部タイ-6-ミングコンデンサ」の解釈が裏付けられると判示している（７０頁４行∼７２頁下８行）。しかし，以下のとおり，この判示は誤っている。ア補正は，大別すると，新規性・進歩性欠如（特許法２９条）の問題を克服するためになされる場合と，記載要件不備（同法３６条）の問題を克服するためになされる場合に分類することができる。新規性・進歩性欠如の問題を克服するための補正において特許請求の範囲が「減縮」された場合，当該補正により除外された部分は，包袋禁反言則により技術的範囲に属するとの主張が許されなくなる。しかし，記載要件不備の問題を克服するための補正においては，仮に従前の特許請求の範囲にさらに何らかの文言が付加されたとしても，それは従前の文言が言葉足らずで発明を明確に特定できていないという問題に対処して，特許請求の範囲の文言上発明を「明確にする」ためになされるものであって，補正により何らかの発明を除外するという性質のものではないから，包袋禁反言則の適用の前提を欠く。したがって，補正に伴って提出された意見書の趣旨の把握においても，記載が新規性・進歩性と記載要件不備のいずれに関するものであるかを適切に把握しなければならない。補正の趣旨が新規性・進歩性欠如と記載要件不備のいずれであるかの判断においては，拒絶理由通知に記載された条項を基に形式的に判断することは妥当でなく，引例に開示された内容を参酌した上で，補正の目的及び意見書の記載を吟味して判断すべきである。なぜなら，拒絶理由通知においては新規性・進歩性欠如が指摘されたが，それは特許請求の範囲の記載が不明瞭であったために審査官に発明の構成が正確に理解されず，それゆえに本来は記載要件不備を通知すべきであったにもかかわらず，新規性・進歩性欠如が通知されるような場合があるからである。イ平成１１年７月２９日になされた本件補正（甲１０）は，シャットダウン回路が外部タイミングコンデンサの電圧に基づいて動作する旨を追加し-7-たものである。具体的には，構成要件１−Ｆに「外部タイミングコンデンサ上の電圧からなる」という文言を加え，構成要件１−Ｈを加えたものである。また，同日付けで本件意見書（甲１１）が提出されている。本件特許１の出願当初明細書（特許願，甲５）の特許請求の範囲の請求項６（補正後の請求項５に相当）においては，シャットダウン回路に接続される信号としては単に「上記ロー論理レベル信号」と記載されていただけで，しかも，発明の詳細な説明及び図面のいずれにおいても「上記ロー論理レベル信号」の語が用いられていない。この点に鑑みれば，「上記ロー論理レベル信号」が具体的にいかなる信号を意味するのか不明確であり，そのために本件特許発明１の技術的意義が請求項の記載からは必ずしも明確であったといえなかった。さらに，本件補正前は本件特許発明１の技術的意義が特許庁審査官に理解されていなかったことが，本件拒絶理由通知（甲６）の「理由」で，「引用文献１，２にはシャットダウン回路を有するものが，引用文献１∼３には遅延回路を有するものが記載されており，本願発明が，当業者にとって格別なものであるとは認められない。」と記載されていることから強くうかがわれる。なぜなら，本件特許発明１の特徴は，ランプ故障時に第１および第２のＭＯＳゲート型パワー半導体デバイスの両方をターンオフすることにある。本件明細書１（甲３）は，シャットダウン回路・遅延回路を有すること自体は公知技術であることを当然の前提としており，その旨の明示的記載もある。例えば，従来技術として記載されている【図３】及び【図４】の回路には，ランプ故障を検知しシャットダウンする回路（抵抗６２・６４・６６，コンデンサ６８及びトランジスタ６０又はＳＣＲ７０から構成される回路）が含まれており（ただし，従来技術の【図３】及び【図４】のシャットダウン回路は，自己発振駆動回路の発振を停止するだけで，本件特許発明１のように第１および第２のＭＯＳゲート型パ-8-ワー半導体デバイスの両方をターンオフするものではない），それに関する記載もある（段落【００１６】∼【００２２】）。また，従来技術として記載されている図２は，デッドタイム遅延回路を備えた回路の波形であることが明示されているし，それに関する記載もある（段落【００１５】）。一方，本件拒絶理由通知で引用された三つの引例（甲７∼９）のいずれにも，本件特許発明１の特徴であるランプ故障時に第１および第２のＭＯＳゲート型パワー半導体デバイスの両方をターンオフする構成は，開示も示唆もされていない。もし本願発明の特徴が正しく把握されているのであれば，従来技術としている構成が開示されているにすぎず，発明の特徴的部分に関する開示も示唆もない引例をもとに進歩性欠如の拒絶理由を発することは考えられない。それにもかかわらず，公知文献にシャットダウン回路・遅延回路が開示されていることのみを理由にその旨の拒絶理由が発せられたということは，発明の特徴が正しく把握されていないことを示している。本件補正は，上記のような点に鑑みて，本願発明の技術的意義をより明確にするために，故障検出回路からの出力を「上記ロー論理レベル信号」としてＩＣに入力するために「外部タイミングコンデンサ上の電圧」として検知すること，及び，「シャットダウン回路」が「上記外部タイミングコンデンサ上の電圧を上記しきい値電圧と比較するしきい値電圧検出回路を有する」ものであることを請求項に明記したものであって，その技術的範囲に変化はない。また，「外部タイミングコンデンサ上の電圧からなる」という追記が「上記ロー論理レベル信号」の意義を明確化しただけで，限定したものでないことは，本件拒絶理由通知（甲６）で引用された本件引用文献１（甲７）の開示内容に照らしても明らかである。なぜなら，本件引用文献１（特開平８−３７０９２号公報，甲７）の図４には，シャットダウン回路-9-に接続される「上記ロー論理レベル信号」が「外部タイミングコンデンサ上の電圧からなる」回路が開示されており，「上記ロー論理レベル信号」が「外部タイミングコンデンサ上の電圧からなる」ものであることを追記しても，公知文献との差異を設けることにはならないからである。ウこの点，原判決は，「また，原告は，外部タイミングコンデンサの電圧とＣ Ｔ ピンの電圧とを同じ値を示すものとした上で…，拒絶理由通知に示された引例との差異をより明確にするため，シャットダウン回路が外部タイミングコンデンサの電圧に基づいて動作する旨を追加する本件補正を行って…，特許査定を受けたものである。」と判示している（７４頁７行∼１２行）。しかし，原判決は，本件補正が新規性・進歩性欠如と記載要件不備のいずれの問題を克服するためになされたものであるかの検討さえ行わないまま，進歩性欠如の問題であると決め込んだ上で，本件意見書の記載を解釈している。その結果，原判決は，本件意見書の記載の趣旨を誤って把握している。エ原判決が引用している本件意見書（甲１１）の記載のうち，以下の(ア)∼(ウ)（原判決７０頁１０行∼１７行）については，上記イのとおり，従前の特許請求の範囲で不明瞭であった点を「明確化」するために補正した旨を述べたものであり，特許請求の範囲を「減縮」した趣旨でないことは，引例に開示された内容も参酌して本件意見書を読めば明らかである。(ア)「請求項１におきましては，引例との差異をより明確にするため，シャットダウン回路が外部タイミングコンデンサの電圧に基いて動作する旨を追加する補正を行いました。」（意見書［甲１１］１頁９行∼１１行）(イ)「請求項４（旧請求項５）におきましては，請求項１との対応を正確にするため『外部タイミングコンデンサ』を『上記外部タイミングコンデンサ』に変更しました。」（意見書１頁１６行∼１８行）(ウ)「請求項５（旧請求項６）におきましても請求項１と同様の補正を行いました。」（意見書１頁１９行）ここで本件意見書の(ア)が単に「引例との差異を明確にするために」ではなく，「引例との差異をより明確にするために」と記載していることにも留意すべきである。「より明確に」とは，従前の明細書の記載でも本願発明と引例との差異は一応理解可能ではあるが，不明瞭な点があることも否定できないことから，差異の存在をさらに明確にするために補正したということを強調している趣旨である。仮に本件補正が特許請求の範囲を減縮することで引例との差別化を図り，進歩性欠如を克服することを目的としてなされたものであれば，本来は「引例との差異を区別可能とするために」と記載すべきであろうが，これと対比すれば，上記(ア)の「引例との差異を明確にするために」は，記載の不明瞭さを解消する目的でなされたものである趣旨と理解し得る。以上のとおり，この点に関する原判決の認定は誤りである。オ次に，原判決が引用している本件意見書の記載のうち，以下の(ア)∼(オ)（原判決７０頁１８行∼７１頁下１行）については，本件明細書１の実施例の記載に基づいて引例と本願発明との差異を論じている部分であり，やはり特許請求の範囲の限定解釈の根拠となるものではない。(ア)「本願発明は，障害が発生し，外部タイミングコンデンサ１４の電圧すなわち外部タイミングコンデンサに接続されるＩＣのピン（Ｃ Ｔピン）の電圧が所定のしきい値レベルより低くなった場合に，スイッチングトランジスタに対するゲート駆動信号を不能にすることによって，スイッチングトランジスタを完全にシャットダウンするものです。これによりスイッチングトランジスタの破壊のようなＩＣに対して非常に有害な状況の発生を確実に防止するという効果を有します。」（意見書１頁２１行∼２６行）(イ)「引用文献１の回路は，不足電圧状態の発生時において，ハーフブリッジ接続されたトランジスタ（引用文献中，トランジスタ２０，２１）のスイッチング動作を停止させるようにのみ動作し，ＣＴピン上での電圧降下に基いては活動化されず，トランジスタのゲート駆動信号をターンオフするというような動作は行ないません。」（意見書４頁２行∼６行）(ウ)「本引例のシャットダウン回路は，ランプの障害または除去による負荷電流変化に基いてシャットダウンするものでありますが，本願発明のように，外部タイミングコンデンサ（Ｃ Ｔ ピン）の電圧降下を検出し，これに基いてトランジスタのゲート駆動信号をターンオフさせるものではありません。」（意見書４頁１０行∼１４行）(エ)「本願発明は，障害が発生し，外部タイミングコンデンサ１４に接続されるＣ Ｔ ピンの電圧が所定のしきい値レベルより低くなったときに，図６に示すようにスイッチングトランジスタ４０，４２に対するゲート信号Ｈ０，Ｌ０を不能状態（ロー）にすることによって，スイッチングトランジスタ４０，４２の完全なシャットダウンを可能とするものです。このように障害発生を外部タイミングコンデンサ１４の電圧（すなわちＣ Ｔ ピン）の電圧により検出し，スイッチングトランジスタ４０，４２を完全にシャットダウンするという点はいかなる引例においても開示されておらず，また，示唆もされておりません。」（意見書４頁２２行∼２９行）(オ)「以上，説明しましたように，本願発明の特徴である，障害発生時に外部タイミングコンデンサの電圧（すなわちＣ Ｔピンの電圧）が所定のしきい値レベルより低くなった場合に，スイッチングトランジスタに対するゲート駆動信号を不能にすることによって，それらのスイッチングトランジスタを完全にシャットダウンするための構成は，上記のいかなる引例においても開示されておらず，また，示唆もされておりません。また，本願発明は，障害発生時にスイッチングトランジスタを完全にシャットダウンすることにより，障害から回路を確実に保護できるという点において引例に対して優れた効果を有しております。」（意見書６頁７行∼１４行）一般に，意見書において本願発明と引例との差異を説明する場合に，特許請求の範囲中の構成要件に対応する実施例の部材の名称や図中の符号を用いて説明することはしばしば行われることである。なぜなら，特許請求の範囲の文言は抽象的に記載されており具体性を欠いているので，特許請求の範囲の文言だけを用いて説明すると，どうしても抽象論に陥り，引例との構成の差異や効果の相違等を明確に説明できないという嫌いがある。これに対して，特許請求の範囲に対応する実施例を基に説明すれば，引例との具体的な差異を明らかにすることが相対的に容易になるからである。このような理由から，本件意見書の上記(ア)∼(オ)の記載も，実施例の記載を参照しつつ引例との差異を述べているのである。したがって，本件意見書の上記(ア)∼(オ)の記載を根拠として特許請求の範囲の文言を限定的に解釈することは誤りである。そのような解釈は，特許請求の範囲の文言を明細書の実施例に限定して解釈したこと，すなわち実施例限定解釈に他ならない。以上のとおり，この点に関する原判決の認定も誤りである。(3) (1)と(2)のまとめ以上の(1)と(2)に述べたところから明らかなとおり，本件明細書１（甲３）及び本件意見書（甲１１）のいずれによっても，構成要件１−Ｆ及び１−Ｈの「外部タイミングコンデンサ」の意義は，「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」を意味すると解すべきであって，「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」をも兼用するものと限定解釈する理由はない。そして，本件ランプ安定回路１が「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」に該当する構成を備えていることは，被控訴人も争っていない。(4) 本件特許発明１の本質的部分ア原判決は，本件明細書１の実施例の記載及び本件意見書の上記(2)エ及びオの記載を根拠として，「…本件特許発明１は，外部タイミングコンデンサの電圧，すなわち外部タイミングコンデンサに接続されるＣ Ｔピンの電圧が所定のしきい値電圧より低くなったときに，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスに対するゲート駆動信号をターンオフすること（それにより，高圧側及び低圧側のＭＯＳゲート型パワー半導体デバイスを完全にシャットダウンすること）をその発明の本質的特徴とするものであることが認められる。」と判示している（７４頁１３行∼１８行）。イしかし，本件明細書１の「外部タイミングコンデンサ」が，文言上は，ＣＴピンに接続される「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」を意味すると解する立場を前提としても，本件特許発明１の本質的部分を同様に解すべき理由はない。上記(1)イのとおり，本件特許発明１は，ランプ故障時に駆動回路の構成部品が破壊されることを防止し，またランプのパワースイッチを切り換えなくとも自動的にランプ駆動回路を再起動することを可能とするという技術的課題を解決するために（本件明細書１段落【００２３】），ランプ故障が発生した場合に確実に両方のＭＯＳＦＥＴをターンオフするという構成を採用した点にある。当該技術的課題を解決するための当該構成としては，その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサすなわち「外部タイミングコンデンサ」が，ＣＴピンに接続されたコンデンサ１４でなければならない技術的理由は，一切ない。かつ，本件明細書１には，「外部タイミングコンデンサ」がＣＴピンに接続されたコンデンサ１４でなければならない旨の記載はなく，またそれを示唆する記載も一切ない。構成要件１−Ｆの文言上も，そのような限定は付されていない。さらに，本件意見書（甲１１）にも本件特許発明１の本質的部分を原判決のように限定的に解さなければならない記載もない。原判決は，引例の内容の検討を怠ったために誤った解釈に至っている。本件意見書の上記(2)エの記載は，従前の特許請求の範囲の不明瞭さを解消するため，換言すれば記載要件不備を解消するためになされたものであり，したがってこれを根拠に特許発明１の本質的部分を限定的に解釈することはできない。また，本件意見書の上記(2)オの記載は，本件明細書１の実施例の記載を前提として，引例との差異を説明している部分である。実施例の記載は，出願当初明細書のままであり，補正はされていないから，本件意見書の上記(2)オの記載は，本件明細書１の出願当初明細書からの記載を前提として，引例との差異を具体的に説明しているにすぎず，特許請求の範囲を減縮した趣旨に解し得る根拠は一切ない。また，仮に本件拒絶理由通知において引用された引例に，ランプ故障検知用のコンデンサ（Ｃ Ｔピンに接続されたものに限定されない）の電圧が所定のしきい値電圧より低くなったときに，高圧側及び低圧側の両方のＭＯＳゲート型パワー半導体デバイスに対するゲート駆動信号をターンオフする（それにより，高圧側及び低圧側の両方のＭＯＳゲート型パワー半導体デバイスを完全にシャットダウンすること）構成又はそれに類する構成が開示されていたならば，本件意見書の上記(2)エ及びオの記載をもって当該コンデンサがＣＴピンに接続されたものに限定されることを述べたものと解釈することも正当化されよう。このような場合には，進歩性欠如を克服するために，特許請求の範囲を減縮する必要があり，当該減縮により除外された部分は本質的部分でないということになるからである。それにもかかわらず，原判決は，引例の検討を全く怠ったまま，本件意見書の趣旨を限定的に解釈するという過ちを犯している。実際には，本件拒絶理由通知において引用された三つの引例（甲７∼９）のいずれにも上記のような構成は開示も示唆もされていない。以上のとおり，本件特許発明１の本質的部分は，ランプ故障検知用のコンデンサ（Ｃ Ｔピンに接続されたものに限定されない）の電圧が所定のしきい値電圧より低くなったときに，高圧側及び低圧側の両方のＭＯＳゲート型パワー半導体デバイスに対するゲート駆動信号をターンオフすること（それにより，高圧側及び低圧側の両方のＭＯＳゲート型パワー半導体デバイスを完全にシャットダウンすること）であるというのが正当な解釈であり，原判決は誤りである。ウそして，本件ランプ安定回路１が「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」に該当する構成を備えていることは，被控訴人も争っていない。したがって，本件特許発明１と被告製品が組み込まれた本件ランプ安定回路１は，本質的部分が一致している。(5)なお，本件引用文献２（特開平６−１８８０９０号公報，甲８）の回路は，回路の発振を停止して，高圧側ＭＯＳＦＥＴと低圧側ＭＯＳＦＥＴのターンオン処理をそれ以上繰り返すことを停止する，すなわち発振を停止するよう動作する回路であって，本件特許発明１の「シャットダウン回路」（構成要件１−Ｆ）のように，ランプ故障等の検知時に両方のＭＯＳＦＥＴを共に確実にターンオフする回路ではない。また，本件引用文献１（特開平８−３７０９２号公報，甲７）の低電圧ロックアウト回路１０５は，ＩＣに供給される電源電圧が低下したときに，ＩＣが不安定な電圧で動作することによってＩＣ内部の論理回路が誤動作しないようにするための回路であって，本件特許発明１の「ランプ故障等の検知時に第１および第２のＭＯＳゲート型パワー半導体デバイス（ＭＯＳＦＥＴ）をターンオフする回路」とは全く異なる回路である。２被控訴人(1) 本件特許発明１の内容について本件明細書１（甲３）は，主に二つの先行技術を説明している。【図３】と【図４】である。【図３】の先行技術は段落【００１６】から【００１８】に説明されているが，発振回路を止めるだけの仕組みなので，両方のＭＯＳＦＥＴがオフになるとは限らない。これに対して【図４】の先行技術は，段落【００１９】以下に説明されているが，回路としては，両方のＭＯＳＦＥＴをオフにするものである。ただし，ＩＣの電源電圧を落とすので，所定の通りに働かない可能性がある。この点について，段落【００２２】の中で，「…ｄｖ／ｄｔは制限されなければならない，なぜならば，出力段がパワーＭＯＳＦＥＴのゲートを完全に放電させてしまう前に，ゲート駆動出力段に対する電源電圧がターンオフしてもよいからである。例えば，もし，上段のパワーＭＯＳＦＥＴ４０がオンし，電源電圧が急速に０Ｖになった場合，パワーＭＯＳＦＥＴ４０はオフされず，ＭＯＳＦＥＴを放電する生来のゲート−ソース間のリークのみによる電荷（すなわち電圧）を，事実上，パワーＭＯＳＦＥＴ４０のゲート上に有したままとなる。…」と記載されている。本件特許発明１では，Ｃ Ｔピンで起動する，両方のＭＯＳＦＥＴをオフにする回路をＩＣ内に設けた。これを使う際には，【図３】の場合と同様の外部回路となる。本件特許発明１の場合にはＩＣ内に両方オフの回路があるから，従来例での【図３】では単に発振が止まるだけであるのとは違って，両方がオフになり，ショートの危険が避けられる。【図３】との比較でいえば，両方オフにするのが本件特許発明１の特徴だが，【図４】との比較でいえば，ＣＴピンを兼用して使っていることにこそ特徴がある。そして，本件明細書１（甲３）では，Ｃ Ｔピン起動で両方のＭＯＳＦＥＴをターンオフするというだけで，その両方オフのための回路自体に特色のあるものが開示されている訳ではない。本件明細書１（甲３）の段落【００３９】には，「…さらに，ＣＴピンを使用した新しいシャットダウン機能も備えている。本発明によれば，以下の２つのさらなる回路ブロックが追加されている。すなわち，（１）Ｃ Ｔ 検出用の第３のコンパレータ１１８および（２）シャットダウンラッチ回路１２４が追加されている。入力ピンＣ Ｔは，Ｃ Ｔピン電圧が分圧回路１１２により供給される所定のしきい値（ＶＲ３として示される）よりも低くなるときを検出する第３のコンパレータ１１８の負入力に接続される。そのとき，第３のコンパレータ１１８は，その出力をシャットダウンラッチ回路１２４および低圧側のデッドタイム遅延回路１３０に供給する。シャットダウンラッチ回路１２４の出力は，次に，高圧側のデッドタイム遅延回路１２６の入力に供給される。」と説明されている。本件特許発明１では，それぞれの「デッドタイム遅延回路」を介して両方のＭＯＳＦＥＴをターンオフしているだけなのである。これは，一般的な低電圧ロックアウト回路の場合と同じである。こうした明細書の内容であるから，ＣＴピン兼用が特許請求の範囲で規定されているのが当然である。特許請求の範囲だけを取り出すと必ずしも分かりやすくはないが，「上記ロー論理レベル信号」により，こうした趣旨が規定されている。審査段階での控訴人の主張でも，そのような内容であった。発明内容からいってＣＴピン兼用が要件となっているべきであることは自明である。(2) 先行技術について本件引用文献２（特開平６−１８８０９０号公報，甲８）には両方のＭＯＳＦＥＴをターンオフする回路が記載されている。本件引用文献２の段落【００２３】には「ＭＯＳＦＥＴ２５および２７の着火を阻止することによって，ランプは完全にシャット・オフされる」（「ＢＯＳＦＥＴ」は「ＭＯＳＦＥＴ」の誤記）との記載がある。「着火」については，他の箇所の用語法から「導通させる（オンにする）」という意味だと分かるので，この記載はまさに両方のＭＯＳＦＥＴをオフにすることを意味している。また，本件引用文献１（特開平８−３７０９２号公報，甲７）にも，低電圧時の対処の回路として，両方のＭＯＳＦＥＴをターンオフする回路が出ている。甲７のそれは低電圧時用とはいえ，本件特許請求の範囲にはこうした目的の場合を除く記載はないし，また，この回路を不具合時対処のために流用することは従来技術であって，その旨が本件明細書１に説明されている。控訴人が主張するように，本件特許発明１に，「その電圧がしきい値電圧より低いときに第１および第２のＭＯＳゲート型パワー半導体デバイスの両方を確実にターンオフするためのシャットダウン回路を起動するコンデンサ」と「抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサ」を別個のものする回路構成が含まれるのであれば，本件特許発明１は，無効である。(3) 本件補正について控訴人は，本件補正が「明確化」と「特許請求の範囲の減縮」とのどちらであったかを問題とする。本件特許発明１にかかる出願当初の請求項の記載が，適切な規定を有したものであったかどうかが不明瞭であるために，そこから単に「明確化」したのかそれとも「減縮」したのかは，確定しがたいところがある。しかし，現に成立した請求項５が，「兼用」を規定していると理解するべきことに疑問はない。第４１当裁判所の判断当裁判所も，控訴人の本訴請求はいずれも理由がないと判断する。その理由は，本件特許権１の侵害の有無に関する争点１，２の判断（原判決６３頁９行∼７４頁下１行）を削除して次のとおり改めるほか，本件特許権２の侵害の有無に関する原判決７５頁１行∼７９頁１５行の記載（争点５，６，８に対する判断）を引用する。２争点１（本件ランプ安定回路１は，本件特許発明１の技術的範囲に属するか［本件ランプ安定回路１は，本件特許発明１の構成要件１−Ｆ，１−Ｈを充足するか］）について(1)本件明細書１（甲３）の「特許請求の範囲」請求項５は，原判決記載のように，次のとおり分説される。１−Ａ 直流バス電源により負荷回路を駆動する回路において，１−Ｂ直流バス電源に接続され，直流バス電源に接続された第１および第２の直流端子と，負荷回路に対して出力信号を供給するための共通端子とを有するハーフブリッジの構成で接続された第１および第２のＭＯＳゲート型パワー半導体デバイスと，１−Ｃ上記共通端子は，上記第１及び第２のＭＯＳゲート型パワー半導体デバイス間のノードにおいて設けられており，１−Ｄ上記第１および第２のＭＯＳゲート型パワー半導体デバイスをそれぞれ駆動するための第１および第２の出力と，１−Ｅ上記第１および第２のＭＯＳゲートパワー半導体デバイスのうちの一方のターンオンを，上記第１および第２のＭＯＳゲートパワー半導体デバイスのうちの他方のターンオフ後，遅延時間間隔の間，遅延させることにより，上記第１および第２のＭＯＳゲートパワー半導体デバイスの同時駆動を防止するデッドタイム遅延回路と，１−Ｆ外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号がしきい値電圧より低いときに，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させるための上記ロー論理レベル信号に接続されたシャットダウン回路と１−Ｇ を有する自己発振駆動回路とからなり，１−Ｈ上記シャットダウン回路は，上記外部タイミングコンデンサ上の電圧を上記しきい値電圧と比較するしきい値電圧検出回路を有する１−Ｉ ことを特徴とする回路。(2)また，本件明細書１（甲３）の「発明の詳細な説明」には，次の各記載がある。ア 発明の属する技術分野「本発明はランプの安定器であって，特に，ランプの故障から保護する改善されたランプ安定器に関する。」（段落【０００１】）イ 従来の技術「あるランプ装置が故障モードの間，安定器ＩＣを適切にシャットダウンするためには，故障状態（故障したフィラメントまたは起動時に点灯を失敗したランプのような）を検出したときにゲート駆動出力をオフし，その後，出力パワートランジスタをオフする手段が必要である。」（段落【０００３】）「図１は典型的なランプ駆動回路の構成を示した図である。ブリッジ整流器１０はａｃ（交流）線からバス電圧（ＶＢＵＳ ）を生成する。バス電圧ＶＢＵＳは近似的に直流であり，コンデンサ５６および５８によりサポートされる。」（段落【０００５】）「図１のランプ駆動回路は，ＭＯＳゲート駆動チップ３０と，それに関連する，高圧側のＭＯＳＦＥＴ４０および低圧側のＭＯＳＦＥＴ４２の動作を制御する回路構成とを含む。ＭＯＳゲート駆動チップ３０は，Ｖ ＢＵＳに接続されたＭＯＳＦＥＴ４０および４２に対して駆動信号を与える。ここでは，パワーＭＯＳＦＥＴが示されているが，ＩＧＢＴやＭＯＳゲート型サイリスタのようなＭＯＳゲートを有する任意のパワーデバイスがパワーＭＯＳＦＥＴ４０，４２の代わりに用いられてもよい。」（段落【０００６】）「ＭＯＳＦＥＴ４０および４２からなるハーフブリッジの中央タップの出力は，インダクタ素子４６とコンデンサ５２とからなる直列ＬＣ負荷回路を含む回路を駆動する。」（段落【０００７】）「端子Ｖ ＢＵＳ で供給される電圧は，供給される交流入力電圧に依存し，直流１４０ボルト程度の低い値から直流６００ボルトより高い値までの範囲を取り得る。」（段落【０００８】）「出力回路の発振周波数はインダクタ素子４６とコンデンサ５２との共振周波数により制御される。インダクタ素子４６の所望のインダクタンス値は電圧ＶＢＵＳの値に依存し，回路の発振周波数が所望の範囲内になるように選択される。」（段落【０００９】）「チップ３０は８ピンＤＩＰまたは表面マウントパッケージ（surfacemount package）の中に収容されてもよく，以下のようなピン出力を有する：Ｖｃｃ−直流電源ＶＢＵＳからチップ動作電圧を受けるためのピン。Ｃ Ｔ−タイミングコンデンサ１４とタイミング抵抗１６との間のノードに接続された単一入力制御ピン。ピンＣＴでの信号はＨ ０とＬ ０の両出力を制御する。ＲＴ−タイミング抵抗１６の他端に接続されたピン。Ｖ Ｂ−高圧側スイッチ動作のために電力を供給するブートストラップ回路として働くダイオード２２とコンデンサ２４とのノードに接続されたピン。Ｈ ０−高圧側ＭＯＳＦＥＴ４０のゲート（すなわち，ゲートに対する抵抗２６）に対する出力ピン。Ｖ Ｓ−トーテムポール接続すなわちハーフブリッジ接続されたＭＯＳＦＥＴ４０および４２の中心タップに対するピン。Ｌ ０−低圧側ＭＯＳＦＥＴ４２のゲート（すなわち，ゲートに対する抵抗２８）に対する出力ピン。ＣＯＭ−負極すなわちグランド端子に接続されたピン。」（段落【００１０】）「抵抗１８およびコンデンサ１２はＩＣ３０に対して直流および交流の必要な電力を与える。抵抗１６およびコンデンサ１４は，次式で定まる発振周波数を制御する：ｆ＝１／（１．４Ｒ１６Ｃ１４） …（１）」（段落【００１１】）「ダイオード２２とコンデンサ２４とはＩＣ内の浮遊ＣＭＯＳ駆動回路に対してブートストラップ電源回路を形成する。抵抗２６および２８は，パワーＭＯＳＦＥＴ４０および４２のＬＣリンギングを抑さえ，また，ＩＣ３０を電力段から緩衝する。」（段落【００１２】）「インダクタ素子４６と共振コンデンサ５２を含む負荷回路は，さらに，阻止コンデンサ５６および５８，正温度特性（ＰＴＣ：apositivetemperaturecoefficient）抵抗５４並びにランプ５０を有する。コンデンサ４４は通常，ノードＶＳで観測されるｄｖ／ｄｔを制御し，放射されるＥＭＩを最小にする。」（段落【００１３】）ウ 発明が解決しようとする課題「この基本回路の欠点は，もし，ランプが壊れるか（その動作寿命が尽きたときのように）もしくは回路から取り外されたとき，回路内の他の構成部品が破滅的に故障をするかもしれないことである。それゆえ，ゲート駆動ＩＣ３０の使用者は，故障の状態を検出してＩＣをオフする別個の外部回路要素を設計しなければならない。好ましくは，ゲート駆動ＩＣの両出力は，ターンオフ状態のもとでゲート駆動ＩＣをオフする。」（段落【００１４】）「ゲート駆動ＩＣは自己発振しているため，ゲート駆動出力Ｌ０およびＨ０−ＶＳのうちの１つは図２に示す短いデッドタイムの期間を除いて常時オンとなる。通常の動作状態では，ＭＯＳＦＥＴ４０あるいはＭＯＳＦＥＴ４２のいずれかがオンとなる。結果として，例えば図３に示すように，単純にタイミングコンデンサ１４により外部にグランドまで分路を形成することによりゲート駆動ＩＣをオフすることは，回路を保護するのには充分でない。」（段落【００１５】）「図３は，ランプが取り外されたときに入力制御コンデンサ１４のグランドへの分路を形成するためのトランジスタ６０を含む，図１を改変した回路を示す。抵抗６２，６４，６６により形成される分圧回路およびコンデンサ６８は検出回路を構成する。通常の動作状態では，ノードＶＡでの電圧は近似的に直流電源電圧の半分の値，すなわちＶＢＵＳ／２に等しい。このとき，コンデンサ５６と５８は同一の値である。ノードＶ Ａ の電圧と，コンデンサ５６とコンデンサ５８の中間点におけるノードの電圧との唯一の違いは，ランプ５０のフィラメントでの電圧降下により生ずる。」（段落【００１６】）「通常動作状態では，フィラメントでの電圧降下は比較的に小さく，すなわち，数ボルトのみであり，また，ノードＶＣの電圧は分流トランジスタ６０をオンさせるのに不十分である。しかしながら，もし，ランプが取り外されると，ノードＶＣの電圧と同様にノードＶＡの電圧は上昇し，トランジスタ６０はオンする。抵抗６２，６４，６６の値は，回路が通常動作状態の間トランジスタ６０を決してオンさせず，ランプが取り外されたときもしくは故障した時には常にトランジスタ６０をオンさせるような値に選択されている。コンデンサ６８もまた，ターンオフ応答回路における低域通過フィルタ（それにより，ノイズ低減を増大させる）の一部を形成している。」（段落【００１７】）「しかしながら，図３に示す回路は，ランプが負荷回路から取り外されたときに，パワーＭＯＳＦＥＴデバイス４０および４２の両方ともをシャットダウンするわけではない。このランプがない負荷状態においては，ＩＣ３０のＣＴピンはトランジスタ６０によりグランドに接続され，それにより，望ましいように，ＩＣの内部発振とその出力の切り換えとが停止される。しかしながら，ハーフブリッジの出力をオフしたにもかかわらず，トランジスタ４２はオンのままである。」（段落【００１８】）「故障状態においてＭＯＳＦＥＴ４０および４２の両方をシャットダウンするもう一つの方法は，図４に示すようにＩＣグランドにＶＣＣピンの分路を形成することである。ここで，検出回路は本質的に図３のものと同じであるが，ＳＣＲ７０が出力をシャットダウンするために抵抗７２を介してＶＣＣピンの分路を形成している。」（段落【００１９】）「図４の回路の欠点は，ソケット内でランプが交換されるときのように故障状態が終了したときに，チップに供給される電源電圧Ｖ ＣＣがその不足電圧のしきい値以下に放電されているため，全体の電力上昇手順が繰り返されなければならないことである。実際には，回路はパワートランジスタ４０，４２の両方をオフさせるためにＩＣ３０の不足電圧ロックアウト回路１２２に依存している。」（段落【００２０】）「図４の回路のさらなる欠点は，ＳＣＲ７０が図３のＮＰＮトランジスタ６０よりもより高価な部品であることである。」（段落【００２１】）「さらに，抵抗７２が，ＶＣＣピンでのｄｖ／ｄｔを緩やかに降下させるようにするためにＶＣＣコンデンサ放電経路に含まれなければならないことである。ｄｖ／ｄｔは制限されなければならない，なぜならば，出力段がパワーＭＯＳＦＥＴのゲートを完全に放電させてしまう前に，ゲート駆動出力段に対する電源電圧がターンオフしてもよいからである。例えば，もし，上段のパワーＭＯＳＦＥＴ４０がオンし，電源電圧が急速に０Ｖになった場合，パワーＭＯＳＦＥＴ４０はオフされず，ＭＯＳＦＥＴを放電する生来のゲート−ソース間のリークのみによる電荷（すなわち電圧）を，事実上，パワーＭＯＳＦＥＴ４０のゲート上に有したままとなる。定在する電荷は，上段のＭＯＳＦＥＴ４０がオンのままＩＣ３０が再起動すると，破滅的な故障を引き起こす。ＩＣ３０が再起動したとき，すなわち，そのＶ ＣＣ電圧が上昇する不足電圧ロックアウトしきい値を越えたとき，下段のパワーＭＯＳＦＥＴ４２が最初にオンする。トランジスタ４２がオンしたときに，もし，トランジスタ４０がオンのままであれば，ｄｃ（直流）バスとａｃ（交流）線とに対して短絡が発生し，ごくまれにはヒューズが遮断されるが，ほとんどの場合，パワーＭＯＳＦＥＴの少なくとも一方が破壊される。」（段落【００２２】）「本発明は，上記課題を解決すべくなされたものであり，その目的とするところは，ランプを駆動する集積回路において，駆動出力の双方が不能になることによりランプが故障したとき，または，ランプが取り外されたときに，駆動回路の構成部品を損失から保護する安定器集積回路を提供することにある。また，ランプ交換時において，ランプのパワースイッチを切り換えなくとも，自動的にランプ駆動回路を再起動する安定器集積回路を提供することを目的とする。」（段落【００２３】）エ 課題を解決するための手段「本発明の一態様において，集積回路は，第１および第２の直流端子と，負荷回路に出力信号を供給する共通端子とを有するハーフブリッジ回路において接続された第１および第２のＭＯＳゲート型パワー半導体デバイスを駆動する回路であり，共通端子を第１のＭＯＳゲート型パワー半導体デバイスと第２のＭＯＳゲート型パワー半導体デバイスの間のノードに設けたシリコン基板上に形成された集積回路である。その集積回路は，外部タイミングコンデンサの電圧からなるロー論理レベル信号に接続された入力制御端子を有するタイマ回路と，タイマ回路に接続され，第１および第２のＭＯＳゲート型パワー半導体デバイスをオンおよびオフに切り換える周波数を制御し，また，入力制御端子に印加される信号に応じて切り換わる出力を供給する第１のラッチ回路と，第１のラッチ回路にそれぞれが接続され，第１のラッチ回路の上記出力の切り換わりに従い，遅延時間間隔の間，上記ラッチ出力信号の伝達を遅延させ，第１および第２のＭＯＳゲート型パワー半導体デバイスの同時導通を防止する，高圧側のデッドタイム遅延回路および低圧側のデッドタイム遅延回路と，高圧側デッドタイム遅延回路および低圧側デッドタイム遅延回路にそれぞれ接続され，入力制御端子に印加された信号に応じて第１および第２のＭＯＳゲート型パワー半導体デバイスをオンおよびオフさせるための高圧側および低圧側出力端子をそれぞれ有する高圧側ドライバ回路および低圧側ドライバ回路と，外部タイミングコンデンサに接続され，外部タイミングコンデンサの電圧がしきい値電圧より低いときに，高圧側および低圧側出力の供給を停止するシャットダウン回路とからなる。シャットダウン回路は，外部タイミングコンデンサの電圧をしきい値電圧と比較するしきい値電圧検出回路を備え，しきい値電圧検出回路は高圧側及び低圧側のデッドタイム遅延回路に出力を供給する第２のラッチ回路に接続されている。」（段落【００２５】）オ 発明の実施の形態「以下，添付の図面を用いて本発明に係る安定器集積回路の実施形態を説明する。本発明は，図３に示すような単純な回路を用いて，そのＩＣ内部の回路構成を改変することにより実現できる。」（段落【００３０】）「図５は，図３の回路に包含されるのに好適な本発明に係るＩＣチップ３０の回路ブロック図である。チップ３０の８本のピンが図５においても同様に用いられる。図５に示される全ての回路ブロックは共通のシリコンチップに典型的に集積化される。」（段落【００３１】）「本発明は，これらの機能の全てを，前述の特許において開示されたＩＲ２１５５やＩＲ２１５１のＩＣのようにＩＣ内部で実現しているが，さらに，ＣＴピンを使用した新しいシャットダウン機能も備えている。本発明によれば，以下の２つのさらなる回路ブロックが追加されている。すなわち，（１）Ｃ Ｔ検出用の第３のコンパレータ１１８および（２）シャットダウンラッチ回路１２４が追加されている。入力ピンＣＴは，Ｃ Ｔピン電圧が分圧回路１１２により供給される所定のしきい値（ＶＲ３として示される）よりも低くなるときを検出する第３のコンパレータ１１８の負入力に接続される。そのとき，第３のコンパレータ１１８は，その出力をシャットダウンラッチ回路１２４および低圧側のデッドタイム遅延回路１３０に供給する。シャットダウンラッチ回路１２４の出力は，次に，高圧側のデッドタイム遅延回路１２６の入力に供給される。」（段落【００３９】）「第３のコンパレータ１１８が状態を変化させるときのしきい値電圧ＶＲ３は，自己発振に対して用いられるしきい値電圧ＶＲ２より低い値に選択される。その動作例を図６に示す。ここでは，ＶＲ１およびＶＲ２の値は，それぞれ２／３ＶＣＣ，１／３ＶＣＣに選択され，また，ＶＲ３の値は便宜上，最初は１／６ＶＣＣに選択されている。なお，ＶＲ３＜ＶＲ２＜ＶＲ１の関係を満たすかぎり，他の特別な比率が選択されてもよい。」（段落【００４０】）「ＣＴピン電圧がＶＲ３を越えると，（１）低圧側ゲート駆動出力Ｌ ０はデッドタイム遅延時間ｔ ｄ経過後，「ハイ」になり，低圧側ＭＯＳＦＥＴ４２をオンし，（２）バイアス回路１３２は，発振コンパレータ（Ｎコンパレータ）１１４，Ｐコンパレータ１１６および第３のコンパレータ１１８，高圧側のデッドタイム遅延回路（ＴＥＡＤＨ回路）１２６および低圧側のデッドタイム遅延回路（ＴＥＡＤＬ回路）１３０に電力を供給するように制御され，（３）Ｒ Ｔ ピンは発振ラッチ（シャットダウンラッチ回路）１２４により「ハイ」に保持され，（４）Ｃ Ｔピンは抵抗１６を介して充電し続ける。」（段落【００４３】）「通常動作の間，ＣＴピン電圧がＶＲ３を越えた後では，自己発振が生じ，ハーフブリッジ回路の出力ＶＳが台形状の出力で切り換わる。」（段落【００４４】）「Ｃ Ｔピンが２／３Ｖ ＣＣに達したとき，Ｎコンパレータ１１４はＲＳラッチ回路１２０に負のリセット信号を与える。この負のリセット信号によりＲＳラッチ回路１２０の出力（ＲＴおよびその補数ＲＴ／Ｎ）は論理状態を反転し，ＲＴピンは「ロー」になる（ＲＴ／Ｎは「ハイ」になる）。ＩＣ３０のこの特別な実施形態において，ＲＴピンはＬ０に対する低圧側信号経路を駆動し，また，この出力と同位相である。ここで，ＲＴとＬ０の位相の関係は任意である；たとえ，起動中において最初にＬ０が出力される必要があるとしても，このＩＣの一部のユーザにはＲＴがＬ０と異なる位相であることを必要とする人もいる。結果として，Ｒ Ｔ が「ロー」になったとき，出力Ｌ０は「ロー」に駆動され，低圧側のパワーＭＯＳＦＥＴ４２をオフする。ＲＴからＬ０への信号経路はできるだけ高速（遅延が最小）になるように意図して形成され，また，Ｒ Ｔ／ＮからＨ０へのターンオフ伝達遅延に正確に一致するように設計される。これにより，高圧側の駆動回路と低圧側の駆動回路での伝達遅延が一致しなくても，ハーフブリッジの出力ＶＳでのデューティ周期をその所望の５０％レベルから系統的にオフセットするようなことはない。」（段落【００４５】）「ＲＴの論理レベルが「ハイ」から「ロー」に切り換わったとき，Ｒ Ｔ／Ｎ（第２のＲＳラッチ回路１２０出力）は「ハイ」になる。この後者の信号は高圧側のデッドタイム遅延回路（ＴＤＥＡＤＨ回路）１２６を駆動する。そして，デッドタイム遅延回路１２６はレベルシフトパルス発生回路（ＰＧＥＮ）１２８を駆動する。そして，レベルシフトパルス発生回路１２８は高圧側の回路に対する高圧側のオン／オフ信号のレベルシフトを行う。デッドタイム遅延回路１２６，１３０は，（１）パワーＭＯＳＦＥＴ４０および４２にクロス導通デッドタイム（a crossconduction deadtime）を与えるために，また，（２）ＬＣ共振周波数（負荷インピーダンスが誘導的になる）より大きい周波数を駆動するためのゼロ電圧切り換えを促進するために，「ターンオン」信号に対して僅かな遅延（例えば，１μsec）を発生するように設計されている。反対に，これらのデッドタイム遅延回路は，ゲートドライバ１３８および１４２に対する「ターンオフ」信号に，できるだけ小さい遅延を付加するように設計されている。高圧側のデッドタイム遅延回路（ＴＤＥＡＤＨ）１２６のタイムアウト期間（例えば，１μsec）の後，レベルシフトパルス発生回路（ＰＧＥＮ）１２８には，高圧側のゲートドライバ１３８に対する「ターンオン」信号を変換するための論理信号が与えられる。ｄｖ／ｄｔフィルタ回路１３４は，レベルシフトパルス発生回路１２８により出力される短いパルス（例えば，５０−２００nsec）を識別し，これらのパルスをラッチ回路（ＨＳＬＡＴＣＨ）１３６に対する「セット」および「リセット」信号に変換する。Ｒ Ｔ／Ｎが「ハイ」になることは，ラッチ回路（ＨＳＬＡＴＣＨ）１３６の入力における「セット」信号に対応し，それはゲートドライバ（ＨＳＤＲＩＶＥＲ）回路１３８にＨ０出力を「ハイ」に駆動するための命令を与える。」（段落【００４６】）「さらに，Ｒ Ｔ ピンが「ハイ」から「ロー」の電位へ切り換わることで，抵抗１６により，２／３Ｖ ＣＣのしきい値（分圧回路１１２ブロックにより設定される）から１／３Ｖ ＣＣのしきい値（これもまた分圧回路１１２ブロックにより設定される）までコンデンサ１４の放電が開始される。１／３Ｖ ＣＣのしきい値に達すると，Ｐコンパレータ１１６の出力は「ハイ」になり，ＲＳラッチ回路（ＲＳＬＡＴＣＨ）１２０に「セット」信号を与える。この「セット」信号はＲ Ｔを「ハイ」に，ＲＴ／Ｎを「ロー」に駆動し，ハーフブリッジの出力Ｖ Ｓを「ロー」にする。ＲＴとＣＴとの間の逆位相関係は，ＶＣＣ電位及び温度と無関係に５０％デューティ周期での自己発振を生じる。このデューティ周期の制御（ＲＴからＬ０まで及びＲ Ｔ／ＮからＨ ０ までの正確に一致させたターンオフ伝達遅延を伴う）は，それぞれ，ハーフブリッジの出力Ｖ Ｓ で５０％のデューティ周期を生ずる。」（段落【００４７】）「もし，通常動作時に，コンデンサ１４の放電を触発する故障が発生すると，ゲートドライバ出力の両方が不能になり，ハーフブリッジの出力は発振を停止する。故障状態が終了すると，Ｒ Ｔピンの電圧は自動再起動のために「ハイ」のままに保持される。」（段落【００４８】）「もし，ランプの取り外しによる故障状態で，かつ，図３の回路が用いられている場合，ＣＴピンは放電され，また両ゲートドライバ出力はシャットダウンする。ランプが交換されたときは，図３に示すトランジスタ６０はオフし，コンデンサ１４は再度充電を行う。」（段落【００４９】）「自動再起動機能は図５におけるシャットダウンラッチ回路１２４により実現され，また，ランプのユーザはシステムを再起動するためにランプのパワースイッチを切り換える必要がない。」（段落【００５０】）「なお，本発明は，上記の特別な実施形態において説明されてきたが，他の多くの変形例や改変や利用が当業者にとって明らかになるであろう，それ故，本発明は発明の詳細な説明の中で開示された内容に限定されず，特許請求の範囲にのみ制限される。」（段落【００５１】）カ 発明の効果「本発明のランプを駆動する集積回路によれば，ランプを駆動する駆動回路の駆動出力の双方が不能になりランプが故障したとき，または，ランプが取り外されたときに，駆動回路の構成部品を損失から保護する。また，ランプ交換時において，本集積回路が自動的にランプ駆動回路を再起動するため，ユーザはランプのパワースイッチを切り換える必要がない。」（段落【００５２】）(3)ア上記(2)の本件明細書１の記載，乙１２（被控訴人社員Ａの陳述書）及び弁論の全趣旨によれば，次の事実が認められる。(ア)本件特許発明１は，ランプを駆動する集積回路において，ランプが故障し又はランプが取り外されたときに，駆動回路の構成部品を損失から保護し，ランプ交換時に集積回路が自動的に駆動回路を再起動する安定器集積回路を提供するものである。(イ)従来技術としては，次のようなものがあったが，次のような欠点があった。ａ従来技術として，ランプが故障し又は取り外されると，入力制御コンデンサ１４のグランドへの分路を形成するためのトランジスタ６０がオンし，ＩＣ３０のＣ Ｔピンがトランジスタ６０によりグランドに接続され，それにより，ＩＣの自己発振（出力の切換え）が停止するものがある（本件明細書１【図３】の回路）。しかし，この場合，ＭＯＳＦＥＴ４２はオンのままであって，ＭＯＳＦＥＴ４０及び４２の両方がシャットダウンされるわけではないので，ＩＣ３０が再起動したときに，駆動回路の構成部品を損失させるおそれがあるという欠点がある。ｂ従来技術として，ランプが故障又は取り外されると，ＳＣＲ７０が抵抗７２を介してＶＣＣピンのグランドへの分路を形成し，不足電圧ロックアウト回路によってＭＯＳＦＥＴ４０及び４２の両方がシャットダウンされるものがある（本件明細書１【図４】の回路）。この場合，ＭＯＳＦＥＴ４０及び４２の両方がシャットダウンされるので，上記ａの従来技術のような欠点はないが，①ソケット内でランプが交換され，故障状態が終了したときに，チップに供給される電源電圧ＶＣＣがその不足電圧のしきい値以下に放電されているため，全体の電力上昇手順が繰り返されなければならない，②ＳＣＲ７０が高価である，③電源電圧が急速に０Ｖになった場合，不足電圧ロックアウト回路が働いてＭＯＳＦＥＴ４０及び４２の両方をオフにする前に，パワーＭＯＳＦＥＴのゲートを制御するゲート駆動回路への給電が停止してしまうことがあり，その場合は，両方のパワーＭＯＳＦＥＴをオフにできないことがあるので，ＶＣＣピンでのｄｖ／ｄｔを緩やかに降下させるようにするために，抵抗７２がＶ ＣＣ コンデンサ放電経路に含まれなければならない，といった欠点がある。(ウ)本件特許発明１は，「外部タイミングコンデンサ上の電圧からなる上記ロー論理レベル信号がしきい値電圧より低いときに，上記第１および第２のＭＯＳゲート型パワー半導体デバイスをターンオンおよびターンオフさせるための高圧側および低圧側出力の上記供給を停止させるための上記ロー論理レベル信号に接続されたシャットダウン回路とを有する自己発振駆動回路」（本件明細書の「特許請求の範囲」請求項５）を備えることによって，ＭＯＳＦＥＴ４０及び４２の両方をシャットダウンするが，上記(イ)①∼③のような欠点がなく，ソケット内でランプが交換され，故障状態が終了したときに，自動的にかつ速やかに，駆動回路が再起動される安定器集積回路を提供するものである。イなお，控訴人は，上記ア(イ)ｂの従来技術につき，自己発振駆動回路の発振を停止するだけで，本件特許発明１のように第１および第２のＭＯＳゲート型パワー半導体デバイスの両方をターンオフするものではないと主張する。しかし，この主張は，上記(2)の本件明細書１（甲３）の記載及び上記乙１２に照らして採用することはできない。上記ア(イ)ｂの従来技術は，上記のとおり，ＭＯＳＦＥＴ４０及び４２の両方をシャットダウンするものであり，また，電源電圧が急速に０Ｖになった場合，両方のＭＯＳＦＥＴがオフされないことがあるという問題点も抵抗７２によって解決することができるものであるから，通常の動作をする限りＭＯＳＦＥＴ４０及び４２の両方をシャットダウンすることができるものである。(4)本件特許発明１の構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」について，その意義を明示的に定義した記載は，本件明細書１（甲３）中にはないが，「外部コンデンサ」ではなく「外部タイミングコンデンサ」という用語が用いられていること，及び，以下のとおり，本件明細書１においては，構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」について，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサである旨の記載しかないことからすると，構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」について，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサを意味すると解すべきである。ア本件明細書１（甲３）においては，上記(2)エのとおり，「課題を解決するための手段」の項で，「本発明の一態様において」との留保が付されているものの，「外部タイミングコンデンサ」の電圧からなるロー論理レベル信号が，第１及び第２のＭＯＳゲート型パワー半導体デバイスをオン及びオフに切り替える周波数を制御する第１のラッチ回路と接続されているタイマ回路に入力されること，並びに，外部タイミングコンデンサの電圧をしきい値電圧と比較し，外部タイミングコンデンサの電圧がしきい値電圧より低いときに，高圧側及び低圧側出力の供給を停止すること（シャットダウン回路）が記載されている。したがって，「課題を解決するための手段」の項では，「外部タイミングコンデンサ」について，第１及び第２のＭＯＳゲート型パワー半導体デバイスをオン及びオフに切り替える周波数を制御する第１のラッチ回路と接続されているタイマ回路に接続されており，かつ，「外部タイミングコンデンサ」の電圧が，しきい値電圧より低いとシャットダウン回路が起動されるものが記載されており，これ以外の「外部タイミングコンデンサ」は記載されていない。イ本件明細書１（甲３）においては，上記(2)オのとおり，「発明の実施の形態」の項で，「外部タイミングコンデンサ」とされているものはコンデンサ１４をおいて他にない。そして，上記(2)イの「従来の技術」の項における記載を参照すると，コンデンサ１４と抵抗１６は，発振周波数を制御するものとされ，タイミングコンデンサ１４とタイミング抵抗１６との間のノードに接続されたＣ Ｔピンでの信号がＨＯとＬＯの両出力を制御するものとされていることは明らかである。さらに，上記(2)オのとおり，「発明の実施の形態」の項には，①起動後，ＣＴピン電圧がしきい値電圧ＶＲ３を越えると，自己発振が生じ，Ｃ Ｔピン電圧がしきい値電圧ＶＲ１に達すると，しきい値電圧ＶＲ２に達するまでコンデンサ１４が放電し，このようにＶＲ１とＶＲ２の間で電圧が上下することによって，第１及び第２のＭＯＳゲート型パワー半導体デバイスのオン及びオフが切り替えられること，②ランプの取り外しによる故障状態が生じた場合，Ｃ Ｔピンは放電され，Ｃ Ｔピン電圧が所定のしきい値ＶＲ３より低くなったときは，第３のコンパレータ１１８の出力がシャットダウンラッチ回路１２４及び低圧側のデッドタイム遅延回路１３０に供給され，次いで，シャットダウンラッチ回路１２４の出力が高圧側のデッドタイム遅延回路１２６に供給され，その結果，両ゲート出力はシャットダウンし，さらに，故障状態が解消されたとき（ランプが交換されたとき）は，コンデンサ１４が再度充電を行うことが記載されている。ウそうすると，本件明細書１（甲３）には，構成要件１−Ｆ，１−Ｈにいう「外部タイミングコンデンサ」について，抵抗との組み合わせにより自己発振駆動回路の発振周波数を定めるコンデンサである旨の記載しかないということができる。(5)ア一方，証拠（甲５∼１１）によれば，本件特許発明１についての出願経過は，次のとおりであることが認められる。(ア)本件特許発明１については，平成１１年１月７日付けで，特許庁審査官から，下記の各文献に記載された発明に基づいて容易に発明することができたから進歩性がない旨の拒絶理由通知（甲６）が出された。同拒絶理由通知には，その理由として，「引用文献１，２にはシャットダウン回路を有するものが，引用文献１∼３には遅延回路を有するものが記載されており，本願発明が，当業者にとって格別なものであるとは認められない。」と記載されていた。
    </事実及び理由>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
