
ModbusMaster.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000078  00800100  0000034c  000003e0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000034c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000104  00800178  00800178  00000458  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000458  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000488  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000050  00000000  00000000  000004c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008b3  00000000  00000000  00000518  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006ec  00000000  00000000  00000dcb  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000330  00000000  00000000  000014b7  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000114  00000000  00000000  000017e8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000465  00000000  00000000  000018fc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000030a  00000000  00000000  00001d61  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  0000206b  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 c6 00 	jmp	0x18c	; 0x18c <__vector_1>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 96 00 	jmp	0x12c	; 0x12c <__vector_18>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec e4       	ldi	r30, 0x4C	; 76
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a8 37       	cpi	r26, 0x78	; 120
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	22 e0       	ldi	r18, 0x02	; 2
  8c:	a8 e7       	ldi	r26, 0x78	; 120
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ac 37       	cpi	r26, 0x7C	; 124
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 55 01 	call	0x2aa	; 0x2aa <main>
  9e:	0c 94 a4 01 	jmp	0x348	; 0x348 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <_Z10setDataBusi>:

unsigned int long	baud[] = {1200, 2400, 4800, 9600, 14400, 19200, 28800, 38400, 57600, 125000, 250000};

void setDataBus(int modus)
{
	if (modus == asInput)	// Write zeros to PORTs
  a6:	01 97       	sbiw	r24, 0x01	; 1
  a8:	39 f4       	brne	.+14     	; 0xb8 <_Z10setDataBusi+0x12>
	{
		DDRB &= ~0x07;
  aa:	84 b1       	in	r24, 0x04	; 4
  ac:	88 7f       	andi	r24, 0xF8	; 248
  ae:	84 b9       	out	0x04, r24	; 4
		DDRD &= ~0xf8;
  b0:	8a b1       	in	r24, 0x0a	; 10
  b2:	87 70       	andi	r24, 0x07	; 7
  b4:	8a b9       	out	0x0a, r24	; 10
  b6:	08 95       	ret
	}
	else					// Write ones to PORTs
	{
		DDRB |= 0x07;
  b8:	84 b1       	in	r24, 0x04	; 4
  ba:	87 60       	ori	r24, 0x07	; 7
  bc:	84 b9       	out	0x04, r24	; 4
		DDRD |= 0xf8;
  be:	8a b1       	in	r24, 0x0a	; 10
  c0:	88 6f       	ori	r24, 0xF8	; 248
  c2:	8a b9       	out	0x0a, r24	; 10
  c4:	08 95       	ret

000000c6 <_Z4xmitc>:
	}
}

void xmit(char toSend)
{
	while ( !( UCSR0A & (1<<UDRE0)) )
  c6:	e0 ec       	ldi	r30, 0xC0	; 192
  c8:	f0 e0       	ldi	r31, 0x00	; 0
  ca:	90 81       	ld	r25, Z
  cc:	95 ff       	sbrs	r25, 5
  ce:	fd cf       	rjmp	.-6      	; 0xca <_Z4xmitc+0x4>
	{}
	DE_HI;
  d0:	44 9a       	sbi	0x08, 4	; 8
	UDR0 = toSend;
  d2:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	DE_LO;
  d6:	44 98       	cbi	0x08, 4	; 8
  d8:	08 95       	ret

000000da <_Z5replyc>:
}

void reply(char toPost)
{
  da:	cf 93       	push	r28
  dc:	c8 2f       	mov	r28, r24
	setDataBus(asOutput);
  de:	82 e0       	ldi	r24, 0x02	; 2
  e0:	90 e0       	ldi	r25, 0x00	; 0
  e2:	0e 94 53 00 	call	0xa6	; 0xa6 <_Z10setDataBusi>
	PORTB = (PINB&~0x7)|(toPost&0x7);
  e6:	83 b1       	in	r24, 0x03	; 3
  e8:	88 7f       	andi	r24, 0xF8	; 248
  ea:	9c 2f       	mov	r25, r28
  ec:	97 70       	andi	r25, 0x07	; 7
  ee:	89 2b       	or	r24, r25
  f0:	85 b9       	out	0x05, r24	; 5
	PORTD = (PIND&~0xf8)|(toPost&0xf8);
  f2:	89 b1       	in	r24, 0x09	; 9
  f4:	87 70       	andi	r24, 0x07	; 7
  f6:	c8 7f       	andi	r28, 0xF8	; 248
  f8:	c8 2b       	or	r28, r24
  fa:	cb b9       	out	0x0b, r28	; 11

	RSM_LO;							// Release wait line
  fc:	43 98       	cbi	0x08, 3	; 8
	RSM_HI;
  fe:	43 9a       	sbi	0x08, 3	; 8

	setDataBus(asInput);
 100:	81 e0       	ldi	r24, 0x01	; 1
 102:	90 e0       	ldi	r25, 0x00	; 0
 104:	0e 94 53 00 	call	0xa6	; 0xa6 <_Z10setDataBusi>
}
 108:	cf 91       	pop	r28
 10a:	08 95       	ret

0000010c <_Z10USART_Initj>:

void USART_Init(unsigned int ubrr)
{
	/* Set baud rate */
	UBRR0H = (unsigned char)(ubrr>>8);
 10c:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
	UBRR0L = (unsigned char)ubrr;
 110:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>

	/* Enable double speed */
	UCSR0A |= (1<<U2X0);
 114:	e0 ec       	ldi	r30, 0xC0	; 192
 116:	f0 e0       	ldi	r31, 0x00	; 0
 118:	80 81       	ld	r24, Z
 11a:	82 60       	ori	r24, 0x02	; 2
 11c:	80 83       	st	Z, r24

	/* Enable receiver, transmitter and also RX_complete_interrupt */
	UCSR0B = (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);
 11e:	88 e9       	ldi	r24, 0x98	; 152
 120:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>

	/* Set frame format: 8N1 */
	UCSR0C = (3<<UCSZ00);
 124:	86 e0       	ldi	r24, 0x06	; 6
 126:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 12a:	08 95       	ret

0000012c <__vector_18>:
}

ISR(USART_RX_vect)
{
 12c:	1f 92       	push	r1
 12e:	0f 92       	push	r0
 130:	0f b6       	in	r0, 0x3f	; 63
 132:	0f 92       	push	r0
 134:	11 24       	eor	r1, r1
 136:	2f 93       	push	r18
 138:	3f 93       	push	r19
 13a:	4f 93       	push	r20
 13c:	8f 93       	push	r24
 13e:	9f 93       	push	r25
 140:	ef 93       	push	r30
 142:	ff 93       	push	r31
	uBuffRX[uBuffRX_inPtr++] = UDR0;
 144:	80 91 7a 01 	lds	r24, 0x017A	; 0x80017a <uBuffRX_inPtr>
 148:	90 91 7b 01 	lds	r25, 0x017B	; 0x80017b <uBuffRX_inPtr+0x1>
 14c:	9c 01       	movw	r18, r24
 14e:	2f 5f       	subi	r18, 0xFF	; 255
 150:	3f 4f       	sbci	r19, 0xFF	; 255
 152:	30 93 7b 01 	sts	0x017B, r19	; 0x80017b <uBuffRX_inPtr+0x1>
 156:	20 93 7a 01 	sts	0x017A, r18	; 0x80017a <uBuffRX_inPtr>
 15a:	40 91 c6 00 	lds	r20, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 15e:	fc 01       	movw	r30, r24
 160:	e4 58       	subi	r30, 0x84	; 132
 162:	fe 4f       	sbci	r31, 0xFE	; 254
 164:	40 83       	st	Z, r20
	if (uBuffRX_inPtr == MAXBUFF)
 166:	21 15       	cp	r18, r1
 168:	31 40       	sbci	r19, 0x01	; 1
 16a:	21 f4       	brne	.+8      	; 0x174 <__vector_18+0x48>
		uBuffRX_inPtr = 0;
 16c:	10 92 7b 01 	sts	0x017B, r1	; 0x80017b <uBuffRX_inPtr+0x1>
 170:	10 92 7a 01 	sts	0x017A, r1	; 0x80017a <uBuffRX_inPtr>
}
 174:	ff 91       	pop	r31
 176:	ef 91       	pop	r30
 178:	9f 91       	pop	r25
 17a:	8f 91       	pop	r24
 17c:	4f 91       	pop	r20
 17e:	3f 91       	pop	r19
 180:	2f 91       	pop	r18
 182:	0f 90       	pop	r0
 184:	0f be       	out	0x3f, r0	; 63
 186:	0f 90       	pop	r0
 188:	1f 90       	pop	r1
 18a:	18 95       	reti

0000018c <__vector_1>:

ISR(INT0_vect)									// We got a chip_select (CPU wants something)
{
 18c:	1f 92       	push	r1
 18e:	0f 92       	push	r0
 190:	0f b6       	in	r0, 0x3f	; 63
 192:	0f 92       	push	r0
 194:	11 24       	eor	r1, r1
 196:	2f 93       	push	r18
 198:	3f 93       	push	r19
 19a:	4f 93       	push	r20
 19c:	5f 93       	push	r21
 19e:	6f 93       	push	r22
 1a0:	7f 93       	push	r23
 1a2:	8f 93       	push	r24
 1a4:	9f 93       	push	r25
 1a6:	af 93       	push	r26
 1a8:	bf 93       	push	r27
 1aa:	ef 93       	push	r30
 1ac:	ff 93       	push	r31
	char				operation;
	char				dataByte;
	unsigned long int	newBaud;
	
	operation = PINC & 0x7;						// Snapshots from I/O pins
 1ae:	96 b1       	in	r25, 0x06	; 6
	dataByte = (PIND & 0xf8)|(PINB & 0x07);
 1b0:	e9 b1       	in	r30, 0x09	; 9
 1b2:	83 b1       	in	r24, 0x03	; 3
 1b4:	e8 7f       	andi	r30, 0xF8	; 248
 1b6:	87 70       	andi	r24, 0x07	; 7
 1b8:	8e 2b       	or	r24, r30

	switch (operation)
 1ba:	97 70       	andi	r25, 0x07	; 7
 1bc:	93 30       	cpi	r25, 0x03	; 3
 1be:	09 f4       	brne	.+2      	; 0x1c2 <__vector_1+0x36>
 1c0:	49 c0       	rjmp	.+146    	; 0x254 <__vector_1+0xc8>
 1c2:	20 f4       	brcc	.+8      	; 0x1cc <__vector_1+0x40>
 1c4:	92 30       	cpi	r25, 0x02	; 2
 1c6:	09 f4       	brne	.+2      	; 0x1ca <__vector_1+0x3e>
 1c8:	40 c0       	rjmp	.+128    	; 0x24a <__vector_1+0xbe>
 1ca:	5e c0       	rjmp	.+188    	; 0x288 <__vector_1+0xfc>
 1cc:	94 30       	cpi	r25, 0x04	; 4
 1ce:	19 f0       	breq	.+6      	; 0x1d6 <__vector_1+0x4a>
 1d0:	95 30       	cpi	r25, 0x05	; 5
 1d2:	41 f1       	breq	.+80     	; 0x224 <__vector_1+0x98>
 1d4:	59 c0       	rjmp	.+178    	; 0x288 <__vector_1+0xfc>
	{
		case RD_DATA:							// Read data request
			if (uBuffRX_inPtr != uBuffRX_outPtr)
 1d6:	80 91 78 01 	lds	r24, 0x0178	; 0x800178 <__data_end>
 1da:	90 91 79 01 	lds	r25, 0x0179	; 0x800179 <__data_end+0x1>
 1de:	20 91 7a 01 	lds	r18, 0x017A	; 0x80017a <uBuffRX_inPtr>
 1e2:	30 91 7b 01 	lds	r19, 0x017B	; 0x80017b <uBuffRX_inPtr+0x1>
 1e6:	28 17       	cp	r18, r24
 1e8:	39 07       	cpc	r19, r25
 1ea:	c9 f0       	breq	.+50     	; 0x21e <__vector_1+0x92>
			{
				reply(uBuffRX[uBuffRX_outPtr++]);
 1ec:	9c 01       	movw	r18, r24
 1ee:	2f 5f       	subi	r18, 0xFF	; 255
 1f0:	3f 4f       	sbci	r19, 0xFF	; 255
 1f2:	30 93 79 01 	sts	0x0179, r19	; 0x800179 <__data_end+0x1>
 1f6:	20 93 78 01 	sts	0x0178, r18	; 0x800178 <__data_end>
 1fa:	fc 01       	movw	r30, r24
 1fc:	e4 58       	subi	r30, 0x84	; 132
 1fe:	fe 4f       	sbci	r31, 0xFE	; 254
 200:	80 81       	ld	r24, Z
 202:	0e 94 6d 00 	call	0xda	; 0xda <_Z5replyc>
				if (uBuffRX_outPtr == MAXBUFF)
 206:	80 91 78 01 	lds	r24, 0x0178	; 0x800178 <__data_end>
 20a:	90 91 79 01 	lds	r25, 0x0179	; 0x800179 <__data_end+0x1>
 20e:	81 15       	cp	r24, r1
 210:	91 40       	sbci	r25, 0x01	; 1
 212:	d1 f5       	brne	.+116    	; 0x288 <__vector_1+0xfc>
					uBuffRX_outPtr = 0;
 214:	10 92 79 01 	sts	0x0179, r1	; 0x800179 <__data_end+0x1>
 218:	10 92 78 01 	sts	0x0178, r1	; 0x800178 <__data_end>
 21c:	35 c0       	rjmp	.+106    	; 0x288 <__vector_1+0xfc>
			}
			else
			{
				RSM_LO;							// Release wait line
 21e:	43 98       	cbi	0x08, 3	; 8
				RSM_HI;
 220:	43 9a       	sbi	0x08, 3	; 8
 222:	32 c0       	rjmp	.+100    	; 0x288 <__vector_1+0xfc>
			}
		break;
		
		case RD_STATUS:							// Read status request
			if (uBuffRX_inPtr != uBuffRX_outPtr)	// Put 0xff on data bus
 224:	20 91 7a 01 	lds	r18, 0x017A	; 0x80017a <uBuffRX_inPtr>
 228:	30 91 7b 01 	lds	r19, 0x017B	; 0x80017b <uBuffRX_inPtr+0x1>
 22c:	80 91 78 01 	lds	r24, 0x0178	; 0x800178 <__data_end>
 230:	90 91 79 01 	lds	r25, 0x0179	; 0x800179 <__data_end+0x1>
 234:	28 17       	cp	r18, r24
 236:	39 07       	cpc	r19, r25
 238:	21 f0       	breq	.+8      	; 0x242 <__vector_1+0xb6>
				reply(0xff);
 23a:	8f ef       	ldi	r24, 0xFF	; 255
 23c:	0e 94 6d 00 	call	0xda	; 0xda <_Z5replyc>
 240:	23 c0       	rjmp	.+70     	; 0x288 <__vector_1+0xfc>
			else								// Put 00 on data bus
				reply(0);
 242:	80 e0       	ldi	r24, 0x00	; 0
 244:	0e 94 6d 00 	call	0xda	; 0xda <_Z5replyc>
 248:	1f c0       	rjmp	.+62     	; 0x288 <__vector_1+0xfc>
		break;
		
		case WR_DATA:							// write data request
			xmit(dataByte);
 24a:	0e 94 63 00 	call	0xc6	; 0xc6 <_Z4xmitc>
			RSM_LO;								// Release wait line
 24e:	43 98       	cbi	0x08, 3	; 8
			RSM_HI;
 250:	43 9a       	sbi	0x08, 3	; 8
		break;
 252:	1a c0       	rjmp	.+52     	; 0x288 <__vector_1+0xfc>
		
		case WR_COMMAND:						// write command request
			if (dataByte < 11)
 254:	8b 30       	cpi	r24, 0x0B	; 11
 256:	b0 f4       	brcc	.+44     	; 0x284 <__vector_1+0xf8>
			{
				newBaud = baud[(int) dataByte];
 258:	e8 2f       	mov	r30, r24
 25a:	f0 e0       	ldi	r31, 0x00	; 0
 25c:	ee 0f       	add	r30, r30
 25e:	ff 1f       	adc	r31, r31
 260:	ee 0f       	add	r30, r30
 262:	ff 1f       	adc	r31, r31
 264:	e0 50       	subi	r30, 0x00	; 0
 266:	ff 4f       	sbci	r31, 0xFF	; 255
				USART_Init((F_CPU/8/newBaud)-1);
 268:	20 81       	ld	r18, Z
 26a:	31 81       	ldd	r19, Z+1	; 0x01
 26c:	42 81       	ldd	r20, Z+2	; 0x02
 26e:	53 81       	ldd	r21, Z+3	; 0x03
 270:	60 ea       	ldi	r22, 0xA0	; 160
 272:	75 e2       	ldi	r23, 0x25	; 37
 274:	86 e2       	ldi	r24, 0x26	; 38
 276:	90 e0       	ldi	r25, 0x00	; 0
 278:	0e 94 82 01 	call	0x304	; 0x304 <__udivmodsi4>
 27c:	c9 01       	movw	r24, r18
 27e:	01 97       	sbiw	r24, 0x01	; 1
 280:	0e 94 86 00 	call	0x10c	; 0x10c <_Z10USART_Initj>
			}
			RSM_LO;								// Release wait line
 284:	43 98       	cbi	0x08, 3	; 8
			RSM_HI;
 286:	43 9a       	sbi	0x08, 3	; 8
		break;
	}
}
 288:	ff 91       	pop	r31
 28a:	ef 91       	pop	r30
 28c:	bf 91       	pop	r27
 28e:	af 91       	pop	r26
 290:	9f 91       	pop	r25
 292:	8f 91       	pop	r24
 294:	7f 91       	pop	r23
 296:	6f 91       	pop	r22
 298:	5f 91       	pop	r21
 29a:	4f 91       	pop	r20
 29c:	3f 91       	pop	r19
 29e:	2f 91       	pop	r18
 2a0:	0f 90       	pop	r0
 2a2:	0f be       	out	0x3f, r0	; 63
 2a4:	0f 90       	pop	r0
 2a6:	1f 90       	pop	r1
 2a8:	18 95       	reti

000002aa <main>:

int main(void)
{
 2aa:	cf 93       	push	r28
 2ac:	df 93       	push	r29
 2ae:	cd b7       	in	r28, 0x3d	; 61
 2b0:	de b7       	in	r29, 0x3e	; 62
 2b2:	cc 54       	subi	r28, 0x4C	; 76
 2b4:	d1 09       	sbc	r29, r1
 2b6:	0f b6       	in	r0, 0x3f	; 63
 2b8:	f8 94       	cli
 2ba:	de bf       	out	0x3e, r29	; 62
 2bc:	0f be       	out	0x3f, r0	; 63
 2be:	cd bf       	out	0x3d, r28	; 61
	char	iniMsg[] = "\r\n*** TTY Card - firmware v1.1. ***\r\n*** by Kaltchuk, sep/2021.    ***\r\n\r\n\0";
 2c0:	8c e4       	ldi	r24, 0x4C	; 76
 2c2:	ec e2       	ldi	r30, 0x2C	; 44
 2c4:	f1 e0       	ldi	r31, 0x01	; 1
 2c6:	de 01       	movw	r26, r28
 2c8:	11 96       	adiw	r26, 0x01	; 1
 2ca:	01 90       	ld	r0, Z+
 2cc:	0d 92       	st	X+, r0
 2ce:	8a 95       	dec	r24
 2d0:	e1 f7       	brne	.-8      	; 0x2ca <main+0x20>
	int		i=0;
	
	USART_Init(MYUBRR);		// Initialize USART
 2d2:	89 e0       	ldi	r24, 0x09	; 9
 2d4:	90 e0       	ldi	r25, 0x00	; 0
 2d6:	0e 94 86 00 	call	0x10c	; 0x10c <_Z10USART_Initj>
	while ( iniMsg[i] != 0)	
 2da:	89 81       	ldd	r24, Y+1	; 0x01
 2dc:	88 23       	and	r24, r24
 2de:	51 f0       	breq	.+20     	; 0x2f4 <main+0x4a>
 2e0:	8e 01       	movw	r16, r28
 2e2:	0e 5f       	subi	r16, 0xFE	; 254
 2e4:	1f 4f       	sbci	r17, 0xFF	; 255
	{
		xmit(iniMsg[i++]);
 2e6:	0e 94 63 00 	call	0xc6	; 0xc6 <_Z4xmitc>
{
	char	iniMsg[] = "\r\n*** TTY Card - firmware v1.1. ***\r\n*** by Kaltchuk, sep/2021.    ***\r\n\r\n\0";
	int		i=0;
	
	USART_Init(MYUBRR);		// Initialize USART
	while ( iniMsg[i] != 0)	
 2ea:	f8 01       	movw	r30, r16
 2ec:	81 91       	ld	r24, Z+
 2ee:	8f 01       	movw	r16, r30
 2f0:	81 11       	cpse	r24, r1
 2f2:	f9 cf       	rjmp	.-14     	; 0x2e6 <main+0x3c>
	{
		xmit(iniMsg[i++]);
	}
	
	DDRC |= (1<<DE);		// Configure DE pin as output
 2f4:	3c 9a       	sbi	0x07, 4	; 7
	DE_LO;					// Turn DE low (RS485 receive ready)
 2f6:	44 98       	cbi	0x08, 4	; 8
	
	DDRC |= (1<<RSM);		// Configure RSM pin as output
 2f8:	3b 9a       	sbi	0x07, 3	; 7
	RSM_HI;					// Turn off RSM (active low)
 2fa:	43 9a       	sbi	0x08, 3	; 8
	EIMSK = (1<<INT0);		// Enable INT0 (chip select)
 2fc:	81 e0       	ldi	r24, 0x01	; 1
 2fe:	8d bb       	out	0x1d, r24	; 29
	
	sei();
 300:	78 94       	sei
 302:	ff cf       	rjmp	.-2      	; 0x302 <main+0x58>

00000304 <__udivmodsi4>:
 304:	a1 e2       	ldi	r26, 0x21	; 33
 306:	1a 2e       	mov	r1, r26
 308:	aa 1b       	sub	r26, r26
 30a:	bb 1b       	sub	r27, r27
 30c:	fd 01       	movw	r30, r26
 30e:	0d c0       	rjmp	.+26     	; 0x32a <__udivmodsi4_ep>

00000310 <__udivmodsi4_loop>:
 310:	aa 1f       	adc	r26, r26
 312:	bb 1f       	adc	r27, r27
 314:	ee 1f       	adc	r30, r30
 316:	ff 1f       	adc	r31, r31
 318:	a2 17       	cp	r26, r18
 31a:	b3 07       	cpc	r27, r19
 31c:	e4 07       	cpc	r30, r20
 31e:	f5 07       	cpc	r31, r21
 320:	20 f0       	brcs	.+8      	; 0x32a <__udivmodsi4_ep>
 322:	a2 1b       	sub	r26, r18
 324:	b3 0b       	sbc	r27, r19
 326:	e4 0b       	sbc	r30, r20
 328:	f5 0b       	sbc	r31, r21

0000032a <__udivmodsi4_ep>:
 32a:	66 1f       	adc	r22, r22
 32c:	77 1f       	adc	r23, r23
 32e:	88 1f       	adc	r24, r24
 330:	99 1f       	adc	r25, r25
 332:	1a 94       	dec	r1
 334:	69 f7       	brne	.-38     	; 0x310 <__udivmodsi4_loop>
 336:	60 95       	com	r22
 338:	70 95       	com	r23
 33a:	80 95       	com	r24
 33c:	90 95       	com	r25
 33e:	9b 01       	movw	r18, r22
 340:	ac 01       	movw	r20, r24
 342:	bd 01       	movw	r22, r26
 344:	cf 01       	movw	r24, r30
 346:	08 95       	ret

00000348 <_exit>:
 348:	f8 94       	cli

0000034a <__stop_program>:
 34a:	ff cf       	rjmp	.-2      	; 0x34a <__stop_program>
