# FPGA DE10-Lite

<img src="https://www.mouser.fr/images/marketingid/2016/microsites/132318264/terasic-de10-lite-board-layout.jpg"></img>

## Introduction
The DE10
DE10-Lite presents a robust hardware design platform built around the Altera MAX 10 FPGA.
The MAX 10 FPGA is well equipped to provide cost effective, single single-chip solutions in control
plane or data path applications and industry industry-leading programmable logic for ultimate design
flexibility. With MAX 10 FPGA, you can get lower power consumption / cost and higher
perf ormance. When you need high high-volume applications, including protocol bridging, motor control
drive, analog to digital conversion, image processing, and handheld devices , the MAX 10 Lite
FPGA is your best choice choice.

## Installation
Quartus Prime : https://fpgasoftware.intel.com/?edition=lite
CD d'installation (nécéssite un compte chez Terasic) : http://download.terasic.com/downloads/cd-rom/de10-lite/DE10-Lite_v.2.1.0_SystemCD.zip


## Glossaire :

PLL : boucle à verrouillage de phase (Phase-LockedLoops ou PLL) Les PLLs sont utilisé de principalement soit comme un filtre très étroit, par exemple pour récupérer un
signal utile noyé dans du bruit ; soit comme multiplieur de fréquence, c’est le cas de certains synthétiseurs de
fréquences.


## Notes :

Extensions de fichier :
.pof : programmer object file
.sof : software object file
Quartus II project file (.qpf)
Quartus II setting file (.qsf)
Top-level design file (.v)
Synopsis design constraints file (.sdc)
Pin assignment document (.htm)


## Bibliographie :
La PLL : http://dspace.univ-tlemcen.dz/bitstream/112/14773/1/Ms.ELN.Djebbar%2BHaddouine.pdf
