author,comment_date,comment_nickname,comment_rating,comment_rel,comment_time,post_date,post_id,post_time,status,title
ishevchuk,08-11-15,VioletGiraffe,0,8646919,17:43,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Salabar,0,8646943,18:17,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,VioletGiraffe,0,8646993,19:31,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Salabar,0,8647025,19:51,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8646991,19:21,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ZlodeiBaal,0,8646921,17:43,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8646967,18:44,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,barabanus,0,8647391,00:57,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8646987,19:17,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Daffodil,–3,8647089,21:09,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8647113,21:32,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Daffodil,0,8647149,22:00,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,VBKesha,+1,8646965,18:42,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,+1,8646975,18:47,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,VBKesha,0,8646981,18:51,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8647283,23:36,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Daffodil,0,8647107,21:28,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,ishevchuk,0,8647259,23:25,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,08-11-15,Daffodil,+1,8647297,23:51,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,ishevchuk,0,8647389,00:55,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,Daffodil,+1,8647439,01:27,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,06-12-15,ishevchuk,0,8680357,17:38,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,vird,0,8648033,13:51,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,ishevchuk,0,8648047,13:56,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,vird,0,8648073,14:08,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,09-11-15,ishevchuk,0,8648161,14:52,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,10-11-15,urock,0,8649985,17:33,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
ishevchuk,10-11-15,ishevchuk,0,8650005,17:44,2015-11-8,269009,13:17,ok,Altera + OpenCL: программируем под FPGA без знания VHDL/Verilog
