// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module SimMMIO(	// src/main/scala/sim/SimMMIO.scala:27:7
  input         clock,	// src/main/scala/sim/SimMMIO.scala:27:7
                reset,	// src/main/scala/sim/SimMMIO.scala:27:7
  output        io_rw_req_ready,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_rw_req_valid,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [31:0] io_rw_req_bits_addr,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [2:0]  io_rw_req_bits_size,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [3:0]  io_rw_req_bits_cmd,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [7:0]  io_rw_req_bits_wmask,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [63:0] io_rw_req_bits_wdata,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_rw_resp_ready,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_rw_resp_valid,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [3:0]  io_rw_resp_bits_cmd,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [63:0] io_rw_resp_bits_rdata,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_meip,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_dma_awready,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_dma_awvalid,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [31:0] io_dma_awaddr,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_dma_wready,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_dma_wvalid,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [63:0] io_dma_wdata,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [7:0]  io_dma_wstrb,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_dma_bready,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_dma_bvalid,	// src/main/scala/sim/SimMMIO.scala:28:14
                io_dma_arready,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_dma_arvalid,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [31:0] io_dma_araddr,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_dma_rready,	// src/main/scala/sim/SimMMIO.scala:28:14
  input         io_dma_rvalid,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [63:0] io_dma_rdata,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_uart_out_valid,	// src/main/scala/sim/SimMMIO.scala:28:14
  output [7:0]  io_uart_out_ch,	// src/main/scala/sim/SimMMIO.scala:28:14
  output        io_uart_in_valid,	// src/main/scala/sim/SimMMIO.scala:28:14
  input  [7:0]  io_uart_in_ch	// src/main/scala/sim/SimMMIO.scala:28:14
);

  wire        _dma_io_in_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _dma_io_in_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _dma_io_in_bridge_io_out_awaddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _dma_io_in_bridge_io_out_wdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [7:0]  _dma_io_in_bridge_io_out_wstrb;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _dma_io_in_bridge_io_out_araddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _meipGen_io_in_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _meipGen_io_in_bridge_io_out_awaddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _meipGen_io_in_bridge_io_out_wdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [7:0]  _meipGen_io_in_bridge_io_out_wstrb;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _meipGen_io_in_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _sd_io_in_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _sd_io_in_bridge_io_out_awaddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _sd_io_in_bridge_io_out_wdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [7:0]  _sd_io_in_bridge_io_out_wstrb;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _sd_io_in_bridge_io_out_araddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _sd_io_in_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _flash_io_in_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _flash_io_in_bridge_io_out_araddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _flash_io_in_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _vga_io_in_ctrl_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _vga_io_in_ctrl_bridge_io_out_araddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_ctrl_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _vga_io_in_fb_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _vga_io_in_fb_bridge_io_out_awaddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _vga_io_in_fb_bridge_io_out_wdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [7:0]  _vga_io_in_fb_bridge_io_out_wstrb;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _vga_io_in_fb_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_in_req_ready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_in_resp_valid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _uart_io_in_bridge_io_in_resp_bits_rdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_out_awvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _uart_io_in_bridge_io_out_awaddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_out_wvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [63:0] _uart_io_in_bridge_io_out_wdata;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [7:0]  _uart_io_in_bridge_io_out_wstrb;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_out_bready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_out_arvalid;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire [31:0] _uart_io_in_bridge_io_out_araddr;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _uart_io_in_bridge_io_out_rready;	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  wire        _dma_io_in_awready;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire        _dma_io_in_wready;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire        _dma_io_in_bvalid;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire        _dma_io_in_arready;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire        _dma_io_in_rvalid;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire [63:0] _dma_io_in_rdata;	// src/main/scala/sim/SimMMIO.scala:53:19
  wire        _meipGen_io_in_awready;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire        _meipGen_io_in_wready;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire        _meipGen_io_in_bvalid;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire        _meipGen_io_in_arready;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire        _meipGen_io_in_rvalid;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire [63:0] _meipGen_io_in_rdata;	// src/main/scala/sim/SimMMIO.scala:52:23
  wire        _sd_io_in_awready;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire        _sd_io_in_wready;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire        _sd_io_in_bvalid;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire        _sd_io_in_arready;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire        _sd_io_in_rvalid;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire [63:0] _sd_io_in_rdata;	// src/main/scala/sim/SimMMIO.scala:51:18
  wire        _flash_io_in_awready;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire        _flash_io_in_wready;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire        _flash_io_in_bvalid;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire        _flash_io_in_arready;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire        _flash_io_in_rvalid;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire [63:0] _flash_io_in_rdata;	// src/main/scala/sim/SimMMIO.scala:50:21
  wire        _vga_io_in_fb_awready;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_fb_wready;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_fb_bvalid;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_fb_rvalid;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_ctrl_awready;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_ctrl_wready;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_ctrl_bvalid;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_ctrl_arready;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _vga_io_in_ctrl_rvalid;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire [63:0] _vga_io_in_ctrl_rdata;	// src/main/scala/sim/SimMMIO.scala:49:19
  wire        _uart_io_in_awready;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire        _uart_io_in_wready;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire        _uart_io_in_bvalid;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire        _uart_io_in_arready;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire        _uart_io_in_rvalid;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire [63:0] _uart_io_in_rdata;	// src/main/scala/sim/SimMMIO.scala:48:20
  wire        _xbar_io_out_0_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_0_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_0_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_0_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_0_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_0_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_1_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_1_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_1_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_1_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_1_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_1_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_2_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_2_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_2_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_2_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_2_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_2_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_3_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_3_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_3_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_3_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_3_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_3_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_4_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_4_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_4_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_4_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_4_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_4_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_5_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_5_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_5_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_5_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_5_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_5_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_6_req_valid;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [31:0] _xbar_io_out_6_req_bits_addr;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [3:0]  _xbar_io_out_6_req_bits_cmd;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [7:0]  _xbar_io_out_6_req_bits_wmask;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire [63:0] _xbar_io_out_6_req_bits_wdata;	// src/main/scala/sim/SimMMIO.scala:45:20
  wire        _xbar_io_out_6_resp_ready;	// src/main/scala/sim/SimMMIO.scala:45:20
  SimpleBusCrossbar1toN_1 xbar (	// src/main/scala/sim/SimMMIO.scala:45:20
    .clock                    (clock),
    .reset                    (reset),
    .io_in_req_ready          (io_rw_req_ready),
    .io_in_req_valid          (io_rw_req_valid),
    .io_in_req_bits_addr      (io_rw_req_bits_addr),
    .io_in_req_bits_size      (io_rw_req_bits_size),
    .io_in_req_bits_cmd       (io_rw_req_bits_cmd),
    .io_in_req_bits_wmask     (io_rw_req_bits_wmask),
    .io_in_req_bits_wdata     (io_rw_req_bits_wdata),
    .io_in_resp_ready         (io_rw_resp_ready),
    .io_in_resp_valid         (io_rw_resp_valid),
    .io_in_resp_bits_cmd      (io_rw_resp_bits_cmd),
    .io_in_resp_bits_rdata    (io_rw_resp_bits_rdata),
    .io_out_0_req_ready       (_uart_io_in_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_0_req_valid       (_xbar_io_out_0_req_valid),
    .io_out_0_req_bits_addr   (_xbar_io_out_0_req_bits_addr),
    .io_out_0_req_bits_cmd    (_xbar_io_out_0_req_bits_cmd),
    .io_out_0_req_bits_wmask  (_xbar_io_out_0_req_bits_wmask),
    .io_out_0_req_bits_wdata  (_xbar_io_out_0_req_bits_wdata),
    .io_out_0_resp_ready      (_xbar_io_out_0_resp_ready),
    .io_out_0_resp_valid      (_uart_io_in_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_0_resp_bits_rdata (_uart_io_in_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_1_req_ready       (_vga_io_in_fb_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_1_req_valid       (_xbar_io_out_1_req_valid),
    .io_out_1_req_bits_addr   (_xbar_io_out_1_req_bits_addr),
    .io_out_1_req_bits_cmd    (_xbar_io_out_1_req_bits_cmd),
    .io_out_1_req_bits_wmask  (_xbar_io_out_1_req_bits_wmask),
    .io_out_1_req_bits_wdata  (_xbar_io_out_1_req_bits_wdata),
    .io_out_1_resp_ready      (_xbar_io_out_1_resp_ready),
    .io_out_1_resp_valid      (_vga_io_in_fb_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_1_resp_bits_rdata (_vga_io_in_fb_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_2_req_ready       (_vga_io_in_ctrl_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_2_req_valid       (_xbar_io_out_2_req_valid),
    .io_out_2_req_bits_addr   (_xbar_io_out_2_req_bits_addr),
    .io_out_2_req_bits_cmd    (_xbar_io_out_2_req_bits_cmd),
    .io_out_2_req_bits_wmask  (_xbar_io_out_2_req_bits_wmask),
    .io_out_2_req_bits_wdata  (_xbar_io_out_2_req_bits_wdata),
    .io_out_2_resp_ready      (_xbar_io_out_2_resp_ready),
    .io_out_2_resp_valid      (_vga_io_in_ctrl_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_2_resp_bits_rdata (_vga_io_in_ctrl_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_3_req_ready       (_flash_io_in_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_3_req_valid       (_xbar_io_out_3_req_valid),
    .io_out_3_req_bits_addr   (_xbar_io_out_3_req_bits_addr),
    .io_out_3_req_bits_cmd    (_xbar_io_out_3_req_bits_cmd),
    .io_out_3_req_bits_wmask  (_xbar_io_out_3_req_bits_wmask),
    .io_out_3_req_bits_wdata  (_xbar_io_out_3_req_bits_wdata),
    .io_out_3_resp_ready      (_xbar_io_out_3_resp_ready),
    .io_out_3_resp_valid      (_flash_io_in_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_3_resp_bits_rdata (_flash_io_in_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_4_req_ready       (_sd_io_in_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_4_req_valid       (_xbar_io_out_4_req_valid),
    .io_out_4_req_bits_addr   (_xbar_io_out_4_req_bits_addr),
    .io_out_4_req_bits_cmd    (_xbar_io_out_4_req_bits_cmd),
    .io_out_4_req_bits_wmask  (_xbar_io_out_4_req_bits_wmask),
    .io_out_4_req_bits_wdata  (_xbar_io_out_4_req_bits_wdata),
    .io_out_4_resp_ready      (_xbar_io_out_4_resp_ready),
    .io_out_4_resp_valid      (_sd_io_in_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_4_resp_bits_rdata (_sd_io_in_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_5_req_ready       (_meipGen_io_in_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_5_req_valid       (_xbar_io_out_5_req_valid),
    .io_out_5_req_bits_addr   (_xbar_io_out_5_req_bits_addr),
    .io_out_5_req_bits_cmd    (_xbar_io_out_5_req_bits_cmd),
    .io_out_5_req_bits_wmask  (_xbar_io_out_5_req_bits_wmask),
    .io_out_5_req_bits_wdata  (_xbar_io_out_5_req_bits_wdata),
    .io_out_5_resp_ready      (_xbar_io_out_5_resp_ready),
    .io_out_5_resp_valid      (_meipGen_io_in_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_5_resp_bits_rdata (_meipGen_io_in_bridge_io_in_resp_bits_rdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_6_req_ready       (_dma_io_in_bridge_io_in_req_ready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_6_req_valid       (_xbar_io_out_6_req_valid),
    .io_out_6_req_bits_addr   (_xbar_io_out_6_req_bits_addr),
    .io_out_6_req_bits_cmd    (_xbar_io_out_6_req_bits_cmd),
    .io_out_6_req_bits_wmask  (_xbar_io_out_6_req_bits_wmask),
    .io_out_6_req_bits_wdata  (_xbar_io_out_6_req_bits_wdata),
    .io_out_6_resp_ready      (_xbar_io_out_6_resp_ready),
    .io_out_6_resp_valid      (_dma_io_in_bridge_io_in_resp_valid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_out_6_resp_bits_rdata (_dma_io_in_bridge_io_in_resp_bits_rdata)	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
  );
  AXI4UART uart (	// src/main/scala/sim/SimMMIO.scala:48:20
    .clock              (clock),
    .reset              (reset),
    .io_in_awready     (_uart_io_in_awready),
    .io_in_awvalid     (_uart_io_in_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_awaddr (_uart_io_in_bridge_io_out_awaddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wready      (_uart_io_in_wready),
    .io_in_wvalid      (_uart_io_in_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wdata  (_uart_io_in_bridge_io_out_wdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wstrb  (_uart_io_in_bridge_io_out_wstrb),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bready      (_uart_io_in_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bvalid      (_uart_io_in_bvalid),
    .io_in_arready     (_uart_io_in_arready),
    .io_in_arvalid     (_uart_io_in_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_araddr (_uart_io_in_bridge_io_out_araddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rready      (_uart_io_in_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rvalid      (_uart_io_in_rvalid),
    .io_in_rdata  (_uart_io_in_rdata),
    .io_extra_out_valid (io_uart_out_valid),
    .io_extra_out_ch    (io_uart_out_ch),
    .io_extra_in_valid  (io_uart_in_valid),
    .io_extra_in_ch     (io_uart_in_ch)
  );
  AXI4VGA vga (	// src/main/scala/sim/SimMMIO.scala:49:19
    .clock                   (clock),
    .reset                   (reset),
    .io_in_fb_awready       (_vga_io_in_fb_awready),
    .io_in_fb_awvalid       (_vga_io_in_fb_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_awaddr   (_vga_io_in_fb_bridge_io_out_awaddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_wready        (_vga_io_in_fb_wready),
    .io_in_fb_wvalid        (_vga_io_in_fb_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_wdata    (_vga_io_in_fb_bridge_io_out_wdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_wstrb    (_vga_io_in_fb_bridge_io_out_wstrb),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_bready        (_vga_io_in_fb_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_bvalid        (_vga_io_in_fb_bvalid),
    .io_in_fb_arvalid       (_vga_io_in_fb_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_rready        (_vga_io_in_fb_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_fb_rvalid        (_vga_io_in_fb_rvalid),
    .io_in_ctrl_awready     (_vga_io_in_ctrl_awready),
    .io_in_ctrl_awvalid     (_vga_io_in_ctrl_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_wready      (_vga_io_in_ctrl_wready),
    .io_in_ctrl_wvalid      (_vga_io_in_ctrl_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_bready      (_vga_io_in_ctrl_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_bvalid      (_vga_io_in_ctrl_bvalid),
    .io_in_ctrl_arready     (_vga_io_in_ctrl_arready),
    .io_in_ctrl_arvalid     (_vga_io_in_ctrl_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_araddr (_vga_io_in_ctrl_bridge_io_out_araddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_rready      (_vga_io_in_ctrl_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_ctrl_rvalid      (_vga_io_in_ctrl_rvalid),
    .io_in_ctrl_rdata  (_vga_io_in_ctrl_rdata)
  );
  AXI4Flash flash (	// src/main/scala/sim/SimMMIO.scala:50:21
    .clock              (clock),
    .reset              (reset),
    .io_in_awready     (_flash_io_in_awready),
    .io_in_awvalid     (_flash_io_in_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wready      (_flash_io_in_wready),
    .io_in_wvalid      (_flash_io_in_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bready      (_flash_io_in_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bvalid      (_flash_io_in_bvalid),
    .io_in_arready     (_flash_io_in_arready),
    .io_in_arvalid     (_flash_io_in_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_araddr (_flash_io_in_bridge_io_out_araddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rready      (_flash_io_in_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rvalid      (_flash_io_in_rvalid),
    .io_in_rdata  (_flash_io_in_rdata)
  );
  AXI4DummySD sd (	// src/main/scala/sim/SimMMIO.scala:51:18
    .clock              (clock),
    .reset              (reset),
    .io_in_awready     (_sd_io_in_awready),
    .io_in_awvalid     (_sd_io_in_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_awaddr (_sd_io_in_bridge_io_out_awaddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wready      (_sd_io_in_wready),
    .io_in_wvalid      (_sd_io_in_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wdata  (_sd_io_in_bridge_io_out_wdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wstrb  (_sd_io_in_bridge_io_out_wstrb),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bready      (_sd_io_in_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bvalid      (_sd_io_in_bvalid),
    .io_in_arready     (_sd_io_in_arready),
    .io_in_arvalid     (_sd_io_in_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_araddr (_sd_io_in_bridge_io_out_araddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rready      (_sd_io_in_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rvalid      (_sd_io_in_rvalid),
    .io_in_rdata  (_sd_io_in_rdata)
  );
  AXI4MeipGen meipGen (	// src/main/scala/sim/SimMMIO.scala:52:23
    .clock              (clock),
    .reset              (reset),
    .io_in_awready     (_meipGen_io_in_awready),
    .io_in_awvalid     (_meipGen_io_in_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_awaddr (_meipGen_io_in_bridge_io_out_awaddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wready      (_meipGen_io_in_wready),
    .io_in_wvalid      (_meipGen_io_in_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wdata  (_meipGen_io_in_bridge_io_out_wdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wstrb  (_meipGen_io_in_bridge_io_out_wstrb),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bready      (_meipGen_io_in_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bvalid      (_meipGen_io_in_bvalid),
    .io_in_arready     (_meipGen_io_in_arready),
    .io_in_arvalid     (_meipGen_io_in_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rready      (_meipGen_io_in_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rvalid      (_meipGen_io_in_rvalid),
    .io_in_rdata  (_meipGen_io_in_rdata),
    .io_extra_meip      (io_meip)
  );
  AXI4DMA dma (	// src/main/scala/sim/SimMMIO.scala:53:19
    .clock                     (clock),
    .reset                     (reset),
    .io_in_awready            (_dma_io_in_awready),
    .io_in_awvalid            (_dma_io_in_bridge_io_out_awvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_awaddr        (_dma_io_in_bridge_io_out_awaddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wready             (_dma_io_in_wready),
    .io_in_wvalid             (_dma_io_in_bridge_io_out_wvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wdata         (_dma_io_in_bridge_io_out_wdata),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_wstrb         (_dma_io_in_bridge_io_out_wstrb),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bready             (_dma_io_in_bridge_io_out_bready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_bvalid             (_dma_io_in_bvalid),
    .io_in_arready            (_dma_io_in_arready),
    .io_in_arvalid            (_dma_io_in_bridge_io_out_arvalid),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_araddr        (_dma_io_in_bridge_io_out_araddr),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rready             (_dma_io_in_bridge_io_out_rready),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .io_in_rvalid             (_dma_io_in_rvalid),
    .io_in_rdata         (_dma_io_in_rdata),
    .io_extra_dma_awready     (io_dma_awready),
    .io_extra_dma_awvalid     (io_dma_awvalid),
    .io_extra_dma_awaddr (io_dma_awaddr),
    .io_extra_dma_wready      (io_dma_wready),
    .io_extra_dma_wvalid      (io_dma_wvalid),
    .io_extra_dma_wdata  (io_dma_wdata),
    .io_extra_dma_wstrb  (io_dma_wstrb),
    .io_extra_dma_bready      (io_dma_bready),
    .io_extra_dma_bvalid      (io_dma_bvalid),
    .io_extra_dma_arready     (io_dma_arready),
    .io_extra_dma_arvalid     (io_dma_arvalid),
    .io_extra_dma_araddr (io_dma_araddr),
    .io_extra_dma_rready      (io_dma_rready),
    .io_extra_dma_rvalid      (io_dma_rvalid),
    .io_extra_dma_rdata  (io_dma_rdata)
  );
  SimpleBus2AXI4Converter_1 uart_io_in_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_uart_io_in_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_0_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_0_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_0_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_0_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_0_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_0_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_uart_io_in_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_uart_io_in_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_uart_io_in_awready),	// src/main/scala/sim/SimMMIO.scala:48:20
    .io_out_awvalid       (_uart_io_in_bridge_io_out_awvalid),
    .io_out_awaddr   (_uart_io_in_bridge_io_out_awaddr),
    .io_out_wready        (_uart_io_in_wready),	// src/main/scala/sim/SimMMIO.scala:48:20
    .io_out_wvalid        (_uart_io_in_bridge_io_out_wvalid),
    .io_out_wdata    (_uart_io_in_bridge_io_out_wdata),
    .io_out_wstrb    (_uart_io_in_bridge_io_out_wstrb),
    .io_out_bready        (_uart_io_in_bridge_io_out_bready),
    .io_out_bvalid        (_uart_io_in_bvalid),	// src/main/scala/sim/SimMMIO.scala:48:20
    .io_out_arready       (_uart_io_in_arready),	// src/main/scala/sim/SimMMIO.scala:48:20
    .io_out_arvalid       (_uart_io_in_bridge_io_out_arvalid),
    .io_out_araddr   (_uart_io_in_bridge_io_out_araddr),
    .io_out_rready        (_uart_io_in_bridge_io_out_rready),
    .io_out_rvalid        (_uart_io_in_rvalid),	// src/main/scala/sim/SimMMIO.scala:48:20
    .io_out_rdata    (_uart_io_in_rdata)	// src/main/scala/sim/SimMMIO.scala:48:20
  );
  SimpleBus2AXI4Converter_1 vga_io_in_fb_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_vga_io_in_fb_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_1_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_1_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_1_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_1_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_1_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_1_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_vga_io_in_fb_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_vga_io_in_fb_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_vga_io_in_fb_awready),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_awvalid       (_vga_io_in_fb_bridge_io_out_awvalid),
    .io_out_awaddr   (_vga_io_in_fb_bridge_io_out_awaddr),
    .io_out_wready        (_vga_io_in_fb_wready),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_wvalid        (_vga_io_in_fb_bridge_io_out_wvalid),
    .io_out_wdata    (_vga_io_in_fb_bridge_io_out_wdata),
    .io_out_wstrb    (_vga_io_in_fb_bridge_io_out_wstrb),
    .io_out_bready        (_vga_io_in_fb_bridge_io_out_bready),
    .io_out_bvalid        (_vga_io_in_fb_bvalid),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_arready       (1'h1),	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24, src/main/scala/sim/SimMMIO.scala:27:7, :28:14, :49:19, :53:19
    .io_out_arvalid       (_vga_io_in_fb_bridge_io_out_arvalid),
    .io_out_araddr   (/* unused */),
    .io_out_rready        (_vga_io_in_fb_bridge_io_out_rready),
    .io_out_rvalid        (_vga_io_in_fb_rvalid),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_rdata    (64'h0)	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24, src/main/scala/sim/SimMMIO.scala:49:19
  );
  SimpleBus2AXI4Converter_1 vga_io_in_ctrl_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_vga_io_in_ctrl_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_2_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_2_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_2_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_2_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_2_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_2_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_vga_io_in_ctrl_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_vga_io_in_ctrl_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_vga_io_in_ctrl_awready),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_awvalid       (_vga_io_in_ctrl_bridge_io_out_awvalid),
    .io_out_awaddr   (/* unused */),
    .io_out_wready        (_vga_io_in_ctrl_wready),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_wvalid        (_vga_io_in_ctrl_bridge_io_out_wvalid),
    .io_out_wdata    (/* unused */),
    .io_out_wstrb    (/* unused */),
    .io_out_bready        (_vga_io_in_ctrl_bridge_io_out_bready),
    .io_out_bvalid        (_vga_io_in_ctrl_bvalid),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_arready       (_vga_io_in_ctrl_arready),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_arvalid       (_vga_io_in_ctrl_bridge_io_out_arvalid),
    .io_out_araddr   (_vga_io_in_ctrl_bridge_io_out_araddr),
    .io_out_rready        (_vga_io_in_ctrl_bridge_io_out_rready),
    .io_out_rvalid        (_vga_io_in_ctrl_rvalid),	// src/main/scala/sim/SimMMIO.scala:49:19
    .io_out_rdata    (_vga_io_in_ctrl_rdata)	// src/main/scala/sim/SimMMIO.scala:49:19
  );
  SimpleBus2AXI4Converter_1 flash_io_in_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_flash_io_in_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_3_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_3_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_3_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_3_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_3_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_3_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_flash_io_in_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_flash_io_in_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_flash_io_in_awready),	// src/main/scala/sim/SimMMIO.scala:50:21
    .io_out_awvalid       (_flash_io_in_bridge_io_out_awvalid),
    .io_out_awaddr   (/* unused */),
    .io_out_wready        (_flash_io_in_wready),	// src/main/scala/sim/SimMMIO.scala:50:21
    .io_out_wvalid        (_flash_io_in_bridge_io_out_wvalid),
    .io_out_wdata    (/* unused */),
    .io_out_wstrb    (/* unused */),
    .io_out_bready        (_flash_io_in_bridge_io_out_bready),
    .io_out_bvalid        (_flash_io_in_bvalid),	// src/main/scala/sim/SimMMIO.scala:50:21
    .io_out_arready       (_flash_io_in_arready),	// src/main/scala/sim/SimMMIO.scala:50:21
    .io_out_arvalid       (_flash_io_in_bridge_io_out_arvalid),
    .io_out_araddr   (_flash_io_in_bridge_io_out_araddr),
    .io_out_rready        (_flash_io_in_bridge_io_out_rready),
    .io_out_rvalid        (_flash_io_in_rvalid),	// src/main/scala/sim/SimMMIO.scala:50:21
    .io_out_rdata    (_flash_io_in_rdata)	// src/main/scala/sim/SimMMIO.scala:50:21
  );
  SimpleBus2AXI4Converter_1 sd_io_in_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_sd_io_in_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_4_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_4_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_4_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_4_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_4_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_4_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_sd_io_in_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_sd_io_in_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_sd_io_in_awready),	// src/main/scala/sim/SimMMIO.scala:51:18
    .io_out_awvalid       (_sd_io_in_bridge_io_out_awvalid),
    .io_out_awaddr   (_sd_io_in_bridge_io_out_awaddr),
    .io_out_wready        (_sd_io_in_wready),	// src/main/scala/sim/SimMMIO.scala:51:18
    .io_out_wvalid        (_sd_io_in_bridge_io_out_wvalid),
    .io_out_wdata    (_sd_io_in_bridge_io_out_wdata),
    .io_out_wstrb    (_sd_io_in_bridge_io_out_wstrb),
    .io_out_bready        (_sd_io_in_bridge_io_out_bready),
    .io_out_bvalid        (_sd_io_in_bvalid),	// src/main/scala/sim/SimMMIO.scala:51:18
    .io_out_arready       (_sd_io_in_arready),	// src/main/scala/sim/SimMMIO.scala:51:18
    .io_out_arvalid       (_sd_io_in_bridge_io_out_arvalid),
    .io_out_araddr   (_sd_io_in_bridge_io_out_araddr),
    .io_out_rready        (_sd_io_in_bridge_io_out_rready),
    .io_out_rvalid        (_sd_io_in_rvalid),	// src/main/scala/sim/SimMMIO.scala:51:18
    .io_out_rdata    (_sd_io_in_rdata)	// src/main/scala/sim/SimMMIO.scala:51:18
  );
  SimpleBus2AXI4Converter_1 meipGen_io_in_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_meipGen_io_in_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_5_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_5_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_5_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_5_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_5_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_5_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_meipGen_io_in_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_meipGen_io_in_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_meipGen_io_in_awready),	// src/main/scala/sim/SimMMIO.scala:52:23
    .io_out_awvalid       (_meipGen_io_in_bridge_io_out_awvalid),
    .io_out_awaddr   (_meipGen_io_in_bridge_io_out_awaddr),
    .io_out_wready        (_meipGen_io_in_wready),	// src/main/scala/sim/SimMMIO.scala:52:23
    .io_out_wvalid        (_meipGen_io_in_bridge_io_out_wvalid),
    .io_out_wdata    (_meipGen_io_in_bridge_io_out_wdata),
    .io_out_wstrb    (_meipGen_io_in_bridge_io_out_wstrb),
    .io_out_bready        (_meipGen_io_in_bridge_io_out_bready),
    .io_out_bvalid        (_meipGen_io_in_bvalid),	// src/main/scala/sim/SimMMIO.scala:52:23
    .io_out_arready       (_meipGen_io_in_arready),	// src/main/scala/sim/SimMMIO.scala:52:23
    .io_out_arvalid       (_meipGen_io_in_bridge_io_out_arvalid),
    .io_out_araddr   (/* unused */),
    .io_out_rready        (_meipGen_io_in_bridge_io_out_rready),
    .io_out_rvalid        (_meipGen_io_in_rvalid),	// src/main/scala/sim/SimMMIO.scala:52:23
    .io_out_rdata    (_meipGen_io_in_rdata)	// src/main/scala/sim/SimMMIO.scala:52:23
  );
  SimpleBus2AXI4Converter_1 dma_io_in_bridge (	// src/main/scala/bus/simplebus/ToAXI4.scala:204:24
    .clock                 (clock),
    .reset                 (reset),
    .io_in_req_ready       (_dma_io_in_bridge_io_in_req_ready),
    .io_in_req_valid       (_xbar_io_out_6_req_valid),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_addr   (_xbar_io_out_6_req_bits_addr),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_cmd    (_xbar_io_out_6_req_bits_cmd),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wmask  (_xbar_io_out_6_req_bits_wmask),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_req_bits_wdata  (_xbar_io_out_6_req_bits_wdata),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_ready      (_xbar_io_out_6_resp_ready),	// src/main/scala/sim/SimMMIO.scala:45:20
    .io_in_resp_valid      (_dma_io_in_bridge_io_in_resp_valid),
    .io_in_resp_bits_rdata (_dma_io_in_bridge_io_in_resp_bits_rdata),
    .io_out_awready       (_dma_io_in_awready),	// src/main/scala/sim/SimMMIO.scala:53:19
    .io_out_awvalid       (_dma_io_in_bridge_io_out_awvalid),
    .io_out_awaddr   (_dma_io_in_bridge_io_out_awaddr),
    .io_out_wready        (_dma_io_in_wready),	// src/main/scala/sim/SimMMIO.scala:53:19
    .io_out_wvalid        (_dma_io_in_bridge_io_out_wvalid),
    .io_out_wdata    (_dma_io_in_bridge_io_out_wdata),
    .io_out_wstrb    (_dma_io_in_bridge_io_out_wstrb),
    .io_out_bready        (_dma_io_in_bridge_io_out_bready),
    .io_out_bvalid        (_dma_io_in_bvalid),	// src/main/scala/sim/SimMMIO.scala:53:19
    .io_out_arready       (_dma_io_in_arready),	// src/main/scala/sim/SimMMIO.scala:53:19
    .io_out_arvalid       (_dma_io_in_bridge_io_out_arvalid),
    .io_out_araddr   (_dma_io_in_bridge_io_out_araddr),
    .io_out_rready        (_dma_io_in_bridge_io_out_rready),
    .io_out_rvalid        (_dma_io_in_rvalid),	// src/main/scala/sim/SimMMIO.scala:53:19
    .io_out_rdata    (_dma_io_in_rdata)	// src/main/scala/sim/SimMMIO.scala:53:19
  );
endmodule

