TimeQuest Timing Analyzer report for key_interface
Wed Sep 21 18:41:15 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; key_interface                                       ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.67 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.896 ; -275.872           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -190.362                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.896 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.323      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.889 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.810      ;
; -2.882 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.802      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.304      ;
; -2.875 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.795      ;
; -2.875 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.795      ;
; -2.875 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.795      ;
; -2.875 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.795      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.870 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.297      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.867 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.294      ;
; -2.866 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[7]  ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.786      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.861 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[13] ; CLK          ; CLK         ; 1.000        ; -0.574     ; 3.288      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.575     ; 3.269      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.575     ; 3.269      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.575     ; 3.269      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.575     ; 3.269      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.843 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.764      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.837 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.572     ; 3.266      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
; -2.828 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.749      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                         ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.445 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.758      ;
; 0.447 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.758      ;
; 0.447 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.482 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.793      ;
; 0.489 ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.782      ;
; 0.517 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.810      ;
; 0.518 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.810      ;
; 0.519 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.811      ;
; 0.526 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.819      ;
; 0.623 ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.409      ;
; 0.633 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.419      ;
; 0.633 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.419      ;
; 0.633 ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.419      ;
; 0.634 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.418      ;
; 0.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.420      ;
; 0.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.420      ;
; 0.634 ; Debounce_module:U4_Right|Delay_module:U2|Count1[10]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.420      ;
; 0.635 ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.419      ;
; 0.636 ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.420      ;
; 0.640 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.426      ;
; 0.643 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.427      ;
; 0.706 ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1      ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.999      ;
; 0.707 ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.000      ;
; 0.707 ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1      ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.999      ;
; 0.707 ; Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.999      ;
; 0.738 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.049      ;
; 0.739 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 1.052      ;
; 0.742 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.101      ; 1.059      ;
; 0.747 ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.058      ;
; 0.747 ; Debounce_module:U1_Up|Delay_module:U2|i.01           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.059      ;
; 0.749 ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; Debounce_module:U2_Down|Delay_module:U2|i.01         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; Debounce_module:U3_Lift|Delay_module:U2|i.01         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; Debounce_module:U4_Right|Delay_module:U2|i.01        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.042      ;
; 0.754 ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.540      ;
; 0.755 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.541      ;
; 0.755 ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.541      ;
; 0.756 ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.540      ;
; 0.756 ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.542      ;
; 0.756 ; Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.574      ; 1.542      ;
; 0.757 ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.541      ;
; 0.758 ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.572      ; 1.542      ;
; 0.758 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.050      ;
; 0.758 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.050      ;
; 0.758 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.051      ;
; 0.761 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 1.932  ; 2.166  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 1.932  ; 2.166  ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.277 ; -0.100 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.484 ; -0.309 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.459 ; -0.282 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.853  ; 0.693  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -1.420 ; -1.639 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 0.696  ; 0.527  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.853  ; 0.693  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.831  ; 0.666  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 7.579 ; 7.429 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 7.551 ; 7.400 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 7.579 ; 7.429 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 7.137 ; 7.050 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 7.515 ; 7.392 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 6.889 ; 6.805 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 7.287 ; 7.141 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 7.315 ; 7.169 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 6.889 ; 6.805 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 7.253 ; 7.134 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 271.44 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.684 ; -249.215          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -190.362                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                       ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.684 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.147      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[13] ; CLK          ; CLK         ; 1.000        ; -0.536     ; 3.123      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.657 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.120      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.634 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.564      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.627 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.094      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.626 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.556      ;
; -2.611 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.074      ;
; -2.611 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.074      ;
; -2.611 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.074      ;
; -2.611 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.074      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.073      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.601 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 1.000        ; -0.535     ; 3.068      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.527      ;
; -2.593 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.523      ;
; -2.593 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.523      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                          ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.399 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.684      ;
; 0.399 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.684      ;
; 0.399 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.447 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.732      ;
; 0.453 ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.721      ;
; 0.477 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.485 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.752      ;
; 0.563 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.297      ;
; 0.563 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.297      ;
; 0.564 ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.298      ;
; 0.564 ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.298      ;
; 0.565 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.297      ;
; 0.565 ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.296      ;
; 0.566 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.296      ;
; 0.566 ; Debounce_module:U4_Right|Delay_module:U2|Count1[10]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.297      ;
; 0.567 ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.297      ;
; 0.567 ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.297      ;
; 0.577 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.311      ;
; 0.582 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.312      ;
; 0.654 ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.922      ;
; 0.655 ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1      ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1      ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.922      ;
; 0.655 ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.389      ;
; 0.657 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.537      ; 1.389      ;
; 0.657 ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.388      ;
; 0.659 ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.389      ;
; 0.662 ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.396      ;
; 0.663 ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.393      ;
; 0.664 ; Debounce_module:U4_Right|Delay_module:U2|Count1[9]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.395      ;
; 0.665 ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.395      ;
; 0.677 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.944      ;
; 0.677 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.944      ;
; 0.682 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.416      ;
; 0.685 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.419      ;
; 0.685 ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.419      ;
; 0.687 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.417      ;
; 0.687 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; Debounce_module:U4_Right|Delay_module:U2|Count1[2]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.418      ;
; 0.688 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.973      ;
; 0.688 ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.419      ;
; 0.689 ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.974      ;
; 0.689 ; Debounce_module:U4_Right|Delay_module:U2|Count1[8]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.536      ; 1.420      ;
; 0.690 ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.975      ;
; 0.690 ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.420      ;
; 0.690 ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.420      ;
; 0.690 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.975      ;
; 0.691 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.976      ;
; 0.692 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.091      ; 0.978      ;
; 0.693 ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.978      ;
; 0.694 ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.979      ;
; 0.695 ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; Debounce_module:U1_Up|Delay_module:U2|i.01           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.981      ;
; 0.698 ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.983      ;
; 0.699 ; Debounce_module:U2_Down|Delay_module:U2|i.01         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; Debounce_module:U3_Lift|Delay_module:U2|i.01         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; Debounce_module:U4_Right|Delay_module:U2|i.01        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.966      ;
; 0.703 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.535      ; 1.433      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 1.684  ; 1.795  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 1.684  ; 1.795  ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.249 ; 0.000  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.433 ; -0.203 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.413 ; -0.170 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.772  ; 0.559  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -1.225 ; -1.319 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 0.628  ; 0.398  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.772  ; 0.559  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.756  ; 0.527  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 6.952 ; 6.695 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 6.926 ; 6.669 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 6.952 ; 6.695 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 6.523 ; 6.354 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 6.889 ; 6.660 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 6.280 ; 6.116 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 6.666 ; 6.418 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 6.691 ; 6.444 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 6.280 ; 6.116 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 6.631 ; 6.409 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.662 ; -51.482           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -137.770                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                       ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.662 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.413      ;
; -0.662 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.413      ;
; -0.658 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.409      ;
; -0.658 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.409      ;
; -0.658 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.409      ;
; -0.658 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.409      ;
; -0.656 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[7]  ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.607      ;
; -0.647 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.597      ;
; -0.647 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.597      ;
; -0.647 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.597      ;
; -0.647 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.597      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.639 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.391      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.635 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.387      ;
; -0.633 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.583      ;
; -0.631 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.581      ;
; -0.631 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.581      ;
; -0.631 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.581      ;
; -0.631 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.581      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.624 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.575      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[15] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[2]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[10] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[6]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[7]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[8]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[9]  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[14] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[12] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.618 ; Debounce_module:U4_Right|Delay_module:U2|Count1[0] ; Debounce_module:U4_Right|Delay_module:U2|Count1[13] ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.370      ;
; -0.614 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.614 ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.564      ;
; -0.612 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.363      ;
; -0.612 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.363      ;
; -0.612 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.363      ;
; -0.612 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]   ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.363      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]   ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.559      ;
; -0.607 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[0]  ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.558      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
; -0.600 ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.551      ;
+--------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                          ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; Debounce_module:U1_Up|Delay_module:U2|isCount        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; Debounce_module:U2_Down|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; Debounce_module:U1_Up|Detect_module:U1|isEn          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.322      ;
; 0.196 ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.316      ;
; 0.210 ; Debounce_module:U1_Up|Delay_module:U2|i.00           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.213 ; Debounce_module:U2_Down|Delay_module:U2|i.00         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.334      ;
; 0.255 ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.574      ;
; 0.265 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.585      ;
; 0.266 ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.266 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.266 ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.266 ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.266 ; Debounce_module:U4_Right|Delay_module:U2|Count1[4]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.267 ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.586      ;
; 0.267 ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.586      ;
; 0.267 ; Debounce_module:U4_Right|Delay_module:U2|Count1[10]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.586      ;
; 0.268 ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.587      ;
; 0.269 ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.588      ;
; 0.271 ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1      ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1      ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; Debounce_module:U4_Right|Detect_module:U1|H2L_F1     ; Debounce_module:U4_Right|Detect_module:U1|H2L_F2     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1        ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.393      ;
; 0.290 ; Debounce_module:U3_Lift|Delay_module:U2|i.00         ; Debounce_module:U3_Lift|Delay_module:U2|isCount      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.410      ;
; 0.290 ; Debounce_module:U4_Right|Delay_module:U2|i.00        ; Debounce_module:U4_Right|Delay_module:U2|isCount     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.410      ;
; 0.296 ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[1]   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[5]   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[11]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1]  ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_module:U2_Down|Delay_module:U2|i.01         ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Debounce_module:U1_Up|Delay_module:U2|i.01           ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[2] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Debounce_module:U3_Lift|Delay_module:U2|i.01         ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Debounce_module:U4_Right|Delay_module:U2|i.01        ; Debounce_module:U4_Right|Delay_module:U2|rPin_Out    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.429      ;
; 0.303 ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0]  ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.430      ;
; 0.304 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[15]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[0] ; Debounce_module:U4_Right|Delay_module:U2|Count_MS[1] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U1_Up|Detect_module:U1|Count1[1]     ; Debounce_module:U1_Up|Detect_module:U1|Count1[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; Debounce_module:U3_Lift|Delay_module:U2|Count1[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; Debounce_module:U4_Right|Delay_module:U2|Count1[3]   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; Debounce_module:U4_Right|Delay_module:U2|Count1[13]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]    ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count1[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|Count_MS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.00          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|i.01          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|isCount       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Delay_module:U2|rPin_Out      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|Count1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|H2L_F2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|L2H_F2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U1_Up|Detect_module:U1|isEn         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|Count_MS[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.00        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|i.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|isCount     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Delay_module:U2|rPin_Out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U2_Down|Detect_module:U1|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|Count_MS[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.00        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|i.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|isCount     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Delay_module:U2|rPin_Out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|H2L_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U3_Lift|Detect_module:U1|L2H_F2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Debounce_module:U4_Right|Delay_module:U2|Count1[0]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.874  ; 1.426 ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 0.874  ; 1.426 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.139 ; 0.193 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.200 ; 0.130 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.192 ; 0.139 ; Rise       ; CLK             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.363  ; 0.026  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.666 ; -1.205 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 0.302  ; -0.023 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.363  ; 0.026  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.352  ; 0.016  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 3.512 ; 3.621 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 3.491 ; 3.600 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 3.512 ; 3.621 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 3.330 ; 3.424 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 3.494 ; 3.596 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 3.225 ; 3.316 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 3.381 ; 3.486 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 3.401 ; 3.507 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 3.225 ; 3.316 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 3.384 ; 3.483 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.896   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.896   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -275.872 ; 0.0   ; 0.0      ; 0.0     ; -190.362            ;
;  CLK             ; -275.872 ; 0.000 ; N/A      ; N/A     ; -190.362            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Key_In[*]  ; CLK        ; 1.932  ; 2.166 ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; 1.932  ; 2.166 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; -0.139 ; 0.193 ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; -0.200 ; 0.130 ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; -0.192 ; 0.139 ; Rise       ; CLK             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Key_In[*]  ; CLK        ; 0.853  ; 0.693  ; Rise       ; CLK             ;
;  Key_In[0] ; CLK        ; -0.666 ; -1.205 ; Rise       ; CLK             ;
;  Key_In[1] ; CLK        ; 0.696  ; 0.527  ; Rise       ; CLK             ;
;  Key_In[2] ; CLK        ; 0.853  ; 0.693  ; Rise       ; CLK             ;
;  Key_In[3] ; CLK        ; 0.831  ; 0.666  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 7.579 ; 7.429 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 7.551 ; 7.400 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 7.579 ; 7.429 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 7.137 ; 7.050 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 7.515 ; 7.392 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Key_Out[*]  ; CLK        ; 3.225 ; 3.316 ; Rise       ; CLK             ;
;  Key_Out[0] ; CLK        ; 3.381 ; 3.486 ; Rise       ; CLK             ;
;  Key_Out[1] ; CLK        ; 3.401 ; 3.507 ; Rise       ; CLK             ;
;  Key_Out[2] ; CLK        ; 3.225 ; 3.316 ; Rise       ; CLK             ;
;  Key_Out[3] ; CLK        ; 3.384 ; 3.483 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Key_Out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Key_Out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Key_Out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Key_Out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_In[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Key_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Key_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Key_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Key_Out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Key_Out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Key_Out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Key_Out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2730     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2730     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Wed Sep 21 18:41:13 2016
Info: Command: quartus_sta key_interface -c key_interface
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'key_interface.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.896            -275.872 CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -190.362 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.684            -249.215 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -190.362 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.662
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.662             -51.482 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -137.770 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 663 megabytes
    Info: Processing ended: Wed Sep 21 18:41:15 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


