# üìù Relat√≥rio T√©cnico - Coprocessador Aritm√©tico em FPGA

## üìë Sum√°rio

- üéØ [Objetivos e Requisitos do Problema](#objetivos-e-requisitos-do-problema)
- üõ†Ô∏è [Recursos Utilizados](#recursos-utilizados)
  - üîß [Quartus Prime](#quartus-prime)
  - üíª [FPGA DE1-SoC](#fpga-de1-soc)
  - ‚ö° [Icarus Verilog](#icarus-verilog)
- üöÄ [Desenvolvimento e Descri√ß√£o em Alto N√≠vel](#desenvolvimento-e-descri√ß√£o-em-alto-n√≠vel)
  - üéõÔ∏è [Unidade de Controle](#unidade-de-controle)
  - üßÆ [ULA (Unidade L√≥gica e Aritm√©tica)](#unidade-l√≥gica-aritm√©tica)
- üß™ [Testes, Simula√ß√µes, Resultados e Discuss√µes](#testes-simula√ß√µes-resultados-e-discuss√µes)

---

## üåü Introdu√ß√£o

Coprocessadores s√£o componentes de hardware que atuam em conjunto com a CPU (Central Processing Unit), oferecendo suporte a tarefas espec√≠ficas, geralmente com foco em otimiza√ß√£o e desempenho. No contexto deste trabalho, foi desenvolvido um **coprocessador aritm√©tico voltado para opera√ß√µes matriciais**, com o objetivo de acelerar c√°lculos complexos que seriam custosos se executados apenas pela CPU principal.

Esse projeto visa explorar os recursos da FPGA **DE1-SoC**, utilizando **descri√ß√£o em Verilog** para projetar um sistema digital capaz de realizar opera√ß√µes fundamentais no processamento de matrizes. A escolha de implementar esse tipo de opera√ß√£o est√° relacionada √† ampla aplica√ß√£o em √°reas como processamento de imagem, √°lgebra linear, simula√ß√µes num√©ricas, aprendizado de m√°quina, entre outras.

## üéØ Objetivos e Requisitos do Problema

O coprocessador foi planejado com foco em **desempenho**, utilizando **paralelismo em n√≠vel de hardware** para otimizar o tempo de execu√ß√£o das opera√ß√µes. Al√©m disso, a compatibilidade com os dispositivos da DE1-SoC garante a viabilidade pr√°tica do projeto no ambiente de desenvolvimento utilizado.

### üìã Requisitos do Projeto

1. Descri√ß√£o completa do hardware utilizando a linguagem **Verilog**.
2. O sistema deve ser compat√≠vel e utilizar os componentes dispon√≠veis na **FPGA DE1-SoC**.
3. Capacidade de realizar as seguintes opera√ß√µes matriciais:
   - Soma
   - Subtra√ß√£o
   - Multiplica√ß√£o de matrizes
   - Multiplica√ß√£o por n√∫mero inteiro
   - C√°lculo do determinante
   - Transposi√ß√£o
   - Gera√ß√£o da matriz oposta
4. Cada elemento da matriz √© representado por um n√∫mero de **8 bits (1 byte)**.
5. O processador deve implementar **paralelismo** para otimizar opera√ß√µes aritm√©ticas.

- Quais os requisitos funcionais e n√£o funcionais.
- Restri√ß√µes ou limita√ß√µes do projeto.

## üõ†Ô∏è Recursos Utilizados

### üîß Quartus Prime

- S√≠ntese e Compila√ß√£o:

O Quartus Prime √© utilizado para compilar o projeto em Verilog, convertendo a descri√ß√£o HDL em uma implementa√ß√£o f√≠sica adequada para a FPGA. Durante esse processo, o compilador realiza a s√≠ntese l√≥gica, o mapeamento e o ajuste de layout (place and route), otimizando as rotas l√≥gicas e a aloca√ß√£o dos recursos internos da FPGA, conforme as recomenda√ß√µes descritas no User Guide: Compiler.

- An√°lise de Timing:

Emprega-se o TimeQuest Timing Analyzer para validar as restri√ß√µes temporais, como os tempos de setup e hold, al√©m de identificar os caminhos cr√≠ticos no design. Essa an√°lise √© essencial para garantir que o projeto opere de forma est√°vel em frequ√™ncia alvo, conforme metodologias detalhadas na documenta√ß√£o oficial.

- Grava√ß√£o na FPGA:

A programa√ß√£o da FPGA √© realizada via Programmer, utilizando o cabo USB-Blaster. Esse procedimento suporta a grava√ß√£o de m√∫ltiplos arquivos .sof, permitindo a configura√ß√£o e reconfigura√ß√£o do hardware conforme especificado nos guias t√©cnicos da Intel.

- Design Constraints:

S√£o definidas as restri√ß√µes de pinos e de clock por meio do Pin Planner e das ferramentas de timing. Essas constraints garantem que as conex√µes f√≠sicas e os requisitos temporais sejam atendidos, alinhando-se √†s pr√°ticas recomendadas no User Guide da ferramenta.  

- Refer√™ncia oficial: 
[**Quartus Prime Guide**](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-software/user-guides.html)

### üíª FPGA DE1-SoC

- Especifica√ß√µes T√©cnicas:

A placa DE1-SoC, baseada no FPGA Cyclone V SoC (modelo 5CSEMA5F31C6N), conta com aproximadamente 85K elementos l√≥gicos (LEs), 4.450 Kbits de mem√≥ria embarcada e 6 blocos DSP de 18x18 bits. Essas caracter√≠sticas permitem a implementa√ß√£o de designs complexos e o processamento paralelo de dados.


-   Perif√©ricos Utilizados:
    
    -   Switches e LEDs: 
        Utilizados para depura√ß√£o e controle manual, permitindo, por exemplo, a sele√ß√£o e visualiza√ß√£o de opera√ß√µes matriciais.
        
    -   Acesso √† Chip Memory:
        O design utiliza diretamente a mem√≥ria embarcada na FPGA para armazenamento tempor√°rio de dados e matrizes, eliminando a necessidade de interfaces externas para mem√≥ria DDR3.
        
    -   Compatibilidade:  
        O projeto foi compilado com Quartus Prime 20.1.1 e testado com a vers√£o 6.0.0 do CD-ROM da DE1-SoC (rev.H), conforme as especifica√ß√µes t√©cnicas fornecidas pela Terasic.

- Refer√™ncia oficial:
[**Manual da Placa**](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836&PartNo=4)

### ‚ö° Icarus Verilog

- Simula√ß√£o RTL:

O Icarus Verilog √© utilizado para simular a funcionalidade dos m√≥dulos de n√≠vel RTL, como a ULA (Unidade L√≥gica e Aritm√©tica) e a Unidade de Controle. As simula√ß√µes geram waveforms que podem ser visualizadas com o GTKWave, permitindo a an√°lise detalhada do comportamento do design.  

- Valida√ß√£o de Casos de Borda:

Foram realizados testes exaustivos para validar situa√ß√µes extremas, como o overflow em opera√ß√µes de multiplica√ß√£o de 8 bits, assegurando que o design opere corretamente sob todas as condi√ß√µes previstas.

- Refer√™ncia oficial: 
 [**Icarus Verilog Compiler**](https://steveicarus.github.io/iverilog/)

## üöÄ Desenvolvimento e Descri√ß√£o em Alto N√≠vel

## üéõÔ∏è Unidade de Controle

A **unidade de controle** √© o componente respons√°vel por processar as instru√ß√µes, gerenciar o fluxo de dados e coordenar os outros componentes internos, funcionando como um organizador geral do sistema. Sua fun√ß√£o √© crucial para garantir a execu√ß√£o eficiente das opera√ß√µes, especialmente no contexto de processamentos matriciais.

A unidade de controle gerencia a comunica√ß√£o entre a **mem√≥ria RAM**, que armazena as matrizes a serem manipuladas, e os demais componentes, como a **ULA (Unidade L√≥gica e Aritm√©tica)**, respons√°vel pelo processamento aritm√©tico das matrizes. Ela tamb√©m desempenha um papel fundamental na **sincroniza√ß√£o geral do sistema**, garantindo que todas as opera√ß√µes ocorram no tempo correto e de maneira ordenada.

Em termos de desempenho, a unidade de controle √© o "c√©rebro" do sistema, sendo respons√°vel por organizar e orquestrar as etapas de cada opera√ß√£o matricial. Ela garante que os dados sejam lidos da mem√≥ria na ordem correta, que as opera√ß√µes sejam executadas corretamente pela ULA e que o fluxo de controle seja mantido sem erros durante o processamento das matrizes.

### üìú Instruction Set Architecture

As instru√ß√µes desenvolvidas para o coprocessador seguem um padr√£o uniforme para todos os tipos de opera√ß√µes realizadas, sejam elas de transfer√™ncia de dados ou opera√ß√µes aritm√©ticas. Essa decis√£o de projeto foi tomada com o objetivo de simplificar a complexidade associada √† implementa√ß√£o das instru√ß√µes, assegurando que a etapa de decodifica√ß√£o fosse generalizada e simplificada.
As instru√ß√µes possuem um tamanho fixo de 8 bits e a estrutura das instru√ß√µes √© organizada da seguinte forma:

![Formato da instru√ß√£o](<images/Diagrama%20de%20blocos%20(14).jpg>)

Os campos da instru√ß√£o s√£o definidos por:
| Atributo | Descri√ß√£o |
|----------|-----------|
| **MT** | Matriz alvo do carregamento (A ou B) |
| **M_Size** | Tamanho da matriz utilizado por opera√ß√µes de movimenta√ß√£o de dados e aritm√©ticas |
| **OPCODE** | C√≥digo de opera√ß√£o |

üìã Conjunto de instru√ß√µes do coprocessador:

### üî¢ Instru√ß√µes aritm√©ticas e seus C√≥digos Hexadecimais

| Instru√ß√£o                            | C√≥digo Hexadecimal |
| ------------------------------------ | ------------------ |
| **Soma**                             | `0x01`             |
| **Subtra√ß√£o**                        | `0x02`             |
| **Multiplica√ß√£o**                    | `0x03`             |
| **Multiplica√ß√£o por n√∫mero inteiro** | `0x04`             |
| **Transposi√ß√£o**                     | `0x05`             |
| **Matriz Oposta**                    | `0x06`             |
| **Determinante 2x2**                 | `0x17`             |
| **Determinante 3x3**                 | `0x1F`             |
| **Determinante 4x4**                 | `0x27`             |
| **Determinante 5x5**                 | `0x2F`             |

### üì• Instru√ß√µes de movimenta√ß√£o de dados e seus C√≥digos Hexadecimais

| Instru√ß√£o                 | C√≥digo Hexadecimal |
| ------------------------- | ------------------ |
| **Carregar matriz A 2x2** | `0x10`             |
| **Carregar matriz A 3x3** | `0x18`             |
| **Carregar matriz A 4x4** | `0x20`             |
| **Carregar matriz A 5x5** | `0x28`             |
| **Carregar matriz B 2x2** | `0x50`             |
| **Carregar matriz B 3x3** | `0x58`             |
| **Carregar matriz B 4x4** | `0x60`             |
| **Carregar matriz B 5x5** | `0x68`             |

### üîÑ Etapas de processamento

As etapas de processamento do sistema s√£o definidas por meio de uma m√°quina de estados finitos (FSM), respons√°vel por receber e interpretar as instru√ß√µes. Para o desenvolvimento dessa parte, foi necess√°rio compreender como co-processadores realizam o recebimento e a execu√ß√£o de comandos. A partir desse estudo, foram definidos os seguintes est√°gios da FSM de processamento:

---

#### üîç Fetch

O estado Fetch representa a etapa inicial do fluxo de processamento. Sua principal fun√ß√£o √© realizar a busca da instru√ß√£o na mem√≥ria. No sistema implementado, essa busca ocorre no endere√ßo 0x0, reservado exclusivamente para o armazenamento da instru√ß√£o atual.  
A FSM aguarda um sinal de controle denominado "start process‚Äù, que indica a aloca√ß√£o de uma nova instru√ß√£o no endere√ßo especificado. Ao receber esse sinal, a FSM extrai os dados da posi√ß√£o de mem√≥ria e os transfere para um registrador interno, o qual ser√° utilizado na etapa seguinte do processamento.

---

#### üß© Decode

O estado Decode tem como fun√ß√£o interpretar a instru√ß√£o capturada durante a etapa de Fetch. Nessa fase, o sistema realiza a separa√ß√£o dos campos presentes na instru√ß√£o e os aloca em registradores de controle apropriados. Esses registradores s√£o essenciais para orientar o fluxo de dados e definir o comportamento da m√°quina nas etapas subsequentes do processamento.

---

#### ‚öôÔ∏è Execute

O estado Execute √© respons√°vel por processar as informa√ß√µes contidas na instru√ß√£o decodificada. Nessa etapa, o coprocessador realiza opera√ß√µes de leitura na mem√≥ria ou delega √† ULA (Unidade L√≥gica e Aritm√©tica) a execu√ß√£o das opera√ß√µes aritm√©ticas sobre as matrizes. Trata-se da fase central de todo o sistema, onde as instru√ß√µes s√£o efetivamente aplicadas, garantindo que os c√°lculos e movimenta√ß√µes de dados ocorram de forma correta e consistente.

---

#### üìù WriteBack

O estado de writeback √© respons√°vel por escrever na mem√≥ria a matriz resultante do processamento aritm√©tico. Essa etapa assegura que os dados processados pela ULA estejam dispon√≠veis para o processador no endere√ßo de mem√≥ria adequado.

---

#### üßπ CleanUP

O estado CleanUP √© respons√°vel por reiniciar todos os registradores de controle da FSM, assegurando que o processamento n√£o seja comprometido por res√≠duos de dados anteriores. A inclus√£o deste est√°gio mostrou-se vantajosa para evitar poss√≠veis erros de metaestabilidade e garantir um ambiente limpo para a pr√≥xima opera√ß√£o. Ap√≥s a conclus√£o desta etapa, o sistema retorna ao estado Fetch, aguardando uma nova sinaliza√ß√£o de in√≠cio de processamento.

### üîÑ Fluxos de Execu√ß√£o da FSM

O sistema possui dois fluxos de execu√ß√£o distintos que ocorrem na FSM, ambos projetados para realizar as opera√ß√µes de maneira otimizada, evitando desperd√≠cio de ciclos e assegurando um processamento eficiente.

---

#### üì• Primeiro Fluxo: Leitura de Matrizes

O primeiro fluxo diz respeito √† leitura das matrizes a partir da mem√≥ria. Nesse processo de movimenta√ß√£o de dados, n√£o h√° necessidade de realizar escrita, uma vez que ainda n√£o foram processadas informa√ß√µes. Para evitar o uso desnecess√°rio de ciclos e otimizar a execu√ß√£o, o processador segue o seguinte caminho:

**Fetch ‚Üí Decode ‚Üí Execute ‚Üí CleanUp**

Essa abordagem garante agilidade ao evitar a passagem por estados que n√£o s√£o essenciais neste contexto espec√≠fico.

---

#### üì§ Segundo Fluxo: Processamento Aritm√©tico

O segundo fluxo est√° relacionado ao processamento aritm√©tico das matrizes. Ap√≥s a realiza√ß√£o das opera√ß√µes, a matriz resultante deve ser armazenada novamente na mem√≥ria. Para isso, o estado `WriteBack` √© ativado, realizando a escrita dos dados no local apropriado. O fluxo de execu√ß√£o neste caso √©:

**Fetch ‚Üí Decode ‚Üí Execute ‚Üí WriteBack ‚Üí CleanUp**

Essa decis√£o de projeto foi adotada com o intuito de evitar o tr√¢nsito desnecess√°rio dos dados por est√°gios irrelevantes ao seu tipo de opera√ß√£o, otimizando o tempo de execu√ß√£o e assegurando maior efici√™ncia no processamento.

### üè¶ Banco de Registradores

O banco de registradores √© uma subdivis√£o essencial em qualquer co-processador, funcionando como uma √°rea de armazenamento tempor√°rio para os dados manipulados durante a execu√ß√£o das instru√ß√µes. No sistema desenvolvido, essa estrutura foi projetada com o objetivo de garantir agilidade no acesso √†s informa√ß√µes, reduzindo o tempo necess√°rio para buscar dados diretamente na mem√≥ria principal.

#### üñºÔ∏è Diagrama Funcional

---

<img src="images/BancoDeReg.png" width="200"/>

---

#### üìå Tipos de Registradores

| Tipo                          | Fun√ß√£o                                                                              |
| ----------------------------- | ----------------------------------------------------------------------------------- |
| **Registradores de Dados**    | Armazenam matrizes e operandos utilizados nas opera√ß√µes. Ligados √† ULA e √† mem√≥ria. |
| **Registradores de Controle** | Guardam os campos extra√≠dos das instru√ß√µes, definindo o fluxo de execu√ß√£o.          |

A separa√ß√£o entre registradores de dados e de controle torna o sistema mais modular, facilitando o entendimento do fluxo de informa√ß√µes dentro do co-processador e otimizando sua implementa√ß√£o. Al√©m disso, esse modelo contribui para a escalabilidade do projeto, permitindo futuras expans√µes ou adapta√ß√µes com maior facilidade.

## Mem√≥ria

A mem√≥ria desempenha um papel crucial em co-processadores, pois √© nela que as instru√ß√µes e dados necess√°rios para o processamento s√£o acessados. No projeto desenvolvido, utilizamos a **OnChip Memory** da FPGA DE1-SoC. Essa mem√≥ria funciona como uma mem√≥ria RAM simples e possui par√¢metros configur√°veis, permitindo um controle mais eficiente durante o processamento.

Neste projeto, a mem√≥ria foi projetada de forma enxuta, com o √∫nico objetivo de permitir o armazenamento e recebimento de instru√ß√µes e os resultados ap√≥s a finaliza√ß√£o dos processos aritm√©ticos.

#### Par√¢metros de entrada e sa√≠da da mem√≥ria:

- **clk**: Sinal de clock utilizado para sincronizar a mem√≥ria com o restante do sistema.
- **wren**: Sinal de controle que permite a escrita na mem√≥ria.
- **Mem_data**: Canal de 16 bits utilizado para a escrita de dados na mem√≥ria (barramento de 16 bits).
- **q**: Canal de sa√≠da de dados da mem√≥ria, tamb√©m com barramento de 16 bits, respons√°vel por retornar os dados armazenados.
- **address**: Entrada de dados que especifica o endere√ßo de mem√≥ria a ser acessado, permitindo a leitura ou escrita no local desejado.

#### Diagrama da mem√≥ria
---

---

## Leitura de Dados da Mem√≥ria

A leitura dos dados da mem√≥ria √© realizada diretamente na unidade de controle. A l√≥gica foi projetada para lidar com as matrizes de tamanho fixo 5x5, como mencionado anteriormente, e garantir a efici√™ncia ao acessar os dados sequenciais da mem√≥ria.

#### C√≥digo de Leitura:

```verilog
// ======= LOAD MATRIZ ==========
3'b000: begin
    if (!loadingMatrix) begin
        loadingMatrix <= 1;
        load_counter <= 0;
        read_pending <= 1;
        if begin (Flag_A == 0) matrix1 <= 200'b0; end
        else begin matrix2 <= 200'b0; end
    end else if (read_pending) begin
        read_pending <= 0; // Espera 1 ciclo para Mem_data
    end else begin
        if (load_counter < (matrix_size * matrix_size)) begin
            row1 = load_counter / matrix_size;
            col1 = load_counter % matrix_size;
            virt_idx1 = row1 * 5 + col1;
            if (Flag_A == 0) begin
                matrix1[virt_idx1*8 +: 8] <= Mem_data[15:8];
            end else begin
                matrix2[virt_idx1*8 +: 8] <= Mem_data[15:8];
            end
        end
        if ((load_counter + 1) < (matrix_size * matrix_size)) begin
            row2 = (load_counter + 1) / matrix_size;
            col2 = (load_counter + 1) % matrix_size;
            virt_idx2 = row2 * 5 + col2;
            if (Flag_A == 0) begin
                matrix1[virt_idx2*8 +: 8] <= Mem_data[7:0];
            end else begin
                matrix2[virt_idx2*8 +: 8] <= Mem_data[7:0];
            end
        end
        load_counter <= load_counter + 2;
        if ((load_counter + 2) >= (matrix_size * matrix_size)) begin
            load_done <= 1;
        end else begin
            address <= address + 1;
            read_pending <= 1;
        end
    end
end
```

### Processo de Leitura:

1. **In√≠cio do processo de leitura:**
   - Quando `loadingMatrix` √© zero, isso significa que ainda n√£o come√ßamos a carregar a matriz. Portanto e o contador de carregamento (`load_counter`) √© zerado.
   - O sinal `read_pending` √© ativado para aguardar a leitura dos dados.
   - Se a matriz que estamos carregando for a matriz A (`Flag_A == 0`), o vetor `matrix1` √© zerado; caso contr√°rio, a matriz B (`matrix2`) √© zerada.

2. **Carregamento dos dados:**
   - O c√≥digo verifica se a matriz ainda n√£o foi completamente carregada. Se n√£o foi, ele usa o contador de carregamento para calcular a linha e a coluna do elemento a ser lido e mapeado na posi√ß√£o correta da mem√≥ria.
   - A matriz √© preenchida utilizando √≠ndices virtuais, `virt_idx1` e `virt_idx2`, que s√£o calculados com base no contador `load_counter`. Esses √≠ndices indicam a posi√ß√£o na matriz de 5x5. Isso √© feito para armazenar e trabalhar com matrizes menores no formato 5x5 de forma correta.
   - O c√≥digo tamb√©m cuida de separar os dados de 16 bits, onde 8 bits s√£o lidos de cada vez. Se for a matriz A (`Flag_A == 0`), os dados s√£o colocados em `matrix1`; caso contr√°rio, em `matrix2`.

3. **Controle de ciclos:**
   - A cada ciclo, o contador de leitura (`load_counter`) √© incrementado em 2, j√° que estamos lendo dois n√∫meros (16 bits) por vez. O endere√ßo de mem√≥ria √© atualizado para acessar a pr√≥xima posi√ß√£o, e a vari√°vel `read_pending` √© ativada novamente.

4. **Finalizando o carregamento:**
   - Quando todos os dados da matriz foram lidos, o sinal `load_done` √© ativado, indicando que o carregamento da matriz foi conclu√≠do.

## Escrita de Dados na Mem√≥ria

A escrita dos dados segue uma l√≥gica semelhante √† da leitura, mas com o objetivo de gravar os resultados ap√≥s o processamento das matrizes. Dessa forma, a escrita das matrizes resultantes s√£o feitas da seguinte forma:


### C√≥digo de Escrita:

```verilog
LED <= 1'b1;
WB <= 1'b1;

// Sempre l√™ do buffer 5x5 (25 elementos)
write_data[15:8] <= result[store_counter*8 +: 8];  // Elemento atual
write_data[7:0] <= result[(store_counter+1)*8 +: 8]; // Pr√≥ximo elemento

// Endere√ßo base + offset (cada par ocupa 1 word)
address <= 8'd14 + (store_counter >> 1);

// Controle de ciclos de escrita
if (write_counter < 3) begin
    write_counter <= write_counter + 1;
end else begin
    write_counter <= 0;
    store_counter <= store_counter + 2;

    // Finaliza ap√≥s escrever TODOS os 25 elementos (5x5)
    if (store_counter >= 24) begin  // 25¬∫ elemento est√° no √≠ndice 24
        WB <= 0;
        store_counter <= 0;
        write_done <= 1'b1;
    end
end
```

### Processo de Escrita:

1. **Controle de Escrita:**
   - A escrita dos dados √© iniciada ao ativar o sinal de controle  `WB`.
   - O vetor `write_data` √© preenchido com os dados do resultado, onde o valor de `result` √© dividido em duas partes. A primeira parte (8 bits) vai para `write_data[15:8]`, e a segunda parte vai para `write_data[7:0]`.

2. **C√°lculo do Endere√ßo de Mem√≥ria:**
   - O endere√ßo de mem√≥ria √© calculado com base no endere√ßo base, somando o offset de cada par de elementos (dois elementos por palavra na mem√≥ria).

3. **Controle de Ciclos de Escrita:**
   - Um contador (`write_counter`) √© usado para controlar o n√∫mero de ciclos de escrita. A cada ciclo, ele √© incrementado at√© atingir o limite de 3, e ent√£o o contador √© resetado.
   - O contador `store_counter` √© utilizado para indicar o elemento atual a ser armazenado.

4. **Finalizando a Escrita:**
   - Quando todos os 25 elementos da matriz 5x5 (representados por `store_counter` at√© o valor 24) forem gravados na mem√≥ria, o sinal `WB` √© desativado, indicando que a escrita foi conclu√≠da, e o sinal `write_done` √© ativado, finalizando o processo.

A implementa√ß√£o das opera√ß√µes de leitura e escrita foram projetadas para otimizar a intera√ß√£o com a mem√≥ria, garantindo uma sincroniza√ß√£o eficiente com o processo de manipula√ß√£o das matrizes. As decis√µes de projeto adotadas, como o controle de ciclos e o uso de buffers de 5x5, permitem que os dados sejam acessados e armazenados de forma eficaz, minimizando desperd√≠cio de ciclos e garantindo a integridade dos resultados ao final do processamento.

## üßÆ Unidade L√≥gica-Aritm√©tica

### üí° O que √© uma ULA?

A Unidade L√≥gica-Aritm√©tica (ULA) √© o componente respons√°vel por realizar opera√ß√µes matem√°ticas em processadores ou co-processadores especializados em c√°lculos espec√≠ficos.

No contexto deste projeto, a ULA foi desenvolvida como parte da primeira avalia√ß√£o da disciplina MI - Sistemas Digitais, sendo integrada a um co-processador especializado em opera√ß√µes matriciais.

Uma Unidade L√≥gica-Aritm√©tica se trata do componente respons√°vel por realziar as opera√ß√µes nos processadores ou co-processadores especialziados em c√°lculos espec√≠ficos. No contexto do problema, a ULA desenvolvida para o co-processador, requisitado como primeira avalia√ß√£o da disciplina MI - Sistemas Digitais, √© especializado em opera√ß√µes matriciais.

### üèóÔ∏è Arquitetura

#### M√≥dulo Principal (`alu.v`)

- Controla todas as opera√ß√µes
- Seleciona sub-m√≥dulos baseado no opcode
- Gerencia sinais de clock, done e overflow

#### Sub-m√≥dulos Especializados

| M√≥dulo                      | Opera√ß√£o | Descri√ß√£o                     |
| --------------------------- | -------- | ----------------------------- |
| `alu_sum_module`            | A + B    | Soma elemento a elemento      |
| `alu_subtraction_module`    | A - B    | Subtra√ß√£o elemento a elemento |
| `alu_multiplication_module` | A √ó B    | Multiplica√ß√£o matricial       |
| `alu_opposite_module`       | -A       | Matriz oposta                 |
| `alu_transpose_module`      | A·µÄ       | Matriz transposta             |
| `alu_scalar_module`         | k¬∑A      | Multiplica√ß√£o por escalar     |
| `alu_determinant_module`    | det(A)   | C√°lculo de determinante       |

### üìä Opera√ß√µes Suportadas

```verilog
case (opcode)
  3'b001: begin  // Soma
      C_flat = sum_C;
      overflow_flag = sum_ovf;
  end
  3'b010: begin  // Subtra√ß√£o
      C_flat = sub_C;
      overflow_flag = sub_ovf;
  end
  3'b011: begin  // Multiplica√ß√£o
      C_flat <= mul_C;
      overflow_flag <= mul_ovf;
  end
  3'b100: begin  // Matriz oposta
      C_flat = opposite_C;
  end
  3'b101: begin  // Transposta
      C_flat = transpose_C;
  end
  3'b110: begin  // Produto por escalar
      C_flat = scalar_C;
      overflow_flag = scalar_ovf;
  end
  3'b111: begin  // Determinante
      number = determinant_number;
      overflow_flag = determinant_ovf;
      done = determinant_done;
  end
  default: begin // Caso inv√°lido
      C_flat = 200'b0;
      overflow_flag = 1'b0;
      done = 1'b1;
  end
endcase
```

## üîç Detec√ß√£o de Overflow

- Soma/Subtra√ß√£o: Verifica mudan√ßa inesperada no bit de sinal

- Multiplica√ß√£o: Checa se bits superiores diferem do bit de sinal

- Determinante: Verifica se resultado excede 8 bits

## ‚öôÔ∏è Como Executar

1. Executar makefile:

```bash
make run
```

#### üîÅ Opera√ß√µes com L√≥gica Combinacional

As opera√ß√µes de soma, subtra√ß√£o, transposi√ß√£o, matriz oposta e produto por escalar s√£o realizadas em apenas um ciclo de clock, utilizando l√≥gica combinacional.

#### ‚öôÔ∏è Multiplica√ß√£o com Shift and Add

Para a opera√ß√£o de multiplica√ß√£o, a t√©cnica Shift and Add foi adotada com o objetivo de reduzir o consumo de DSP Blocks ‚Äî blocos especializados em multiplica√ß√£o que s√£o recursos escassos na FPGA [DE1-SoC](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836). Essa t√©cnica consiste em realizar deslocamentos de bits seguidos de somas, ao inv√©s da multiplica√ß√£o convencional.

#### üìê Determinante com C√°lculo Sequencial

O c√°lculo de determinantes para matrizes quadradas de ordem N ‚â• 3 √© uma opera√ß√£o computacionalmente complexa. Portanto, foi implementado de forma sequencial, tornando o processo mais vi√°vel em termos de desempenho e uso de recursos.

#### üì• Como a ULA recebe os dados e sinais de controle

Ap√≥s a UC [(Unidade de Controle)](#unidade-de-controle) obter as matrizes e o opcode da opera√ß√£o, ela realiza a tratativa e o empacotamento dos dados. Em seguida, envia para a ULA 25 bytes, cada um representando um elemento da matriz m√°xima suportada: uma matriz quadrada 5x5.

Essa padroniza√ß√£o permite que a ULA opere diretamente sobre o conjunto de dados sem a necessidade de redefinir estruturas internas para diferentes dimens√µes de matriz.

#### üì§ Como os resultados s√£o manipulados e retornados

A ULA opera sempre com matrizes de ordem 5x5, mesmo quando a matriz de entrada possui uma ordem inferior (como 2x2 ou 4x4). Para opera√ß√µes como soma, subtra√ß√£o, transposi√ß√£o, matriz oposta, produto por escalar e multiplica√ß√£o de matrizes, o tamanho real da matriz n√£o influencia no resultado, pois os elementos fora da regi√£o v√°lida s√£o preenchidos com zero.

Essa estrat√©gia permite que todas as opera√ß√µes sejam realizadas por um √∫nico m√≥dulo, otimizando a l√≥gica e facilitando o suporte a diferentes dimens√µes de matrizes de forma unificada.

Os valores s√£o preenchidos corretamente nos espa√ßos correspondentes da "fita de bytes", que posteriormente √© retornada √† UC (Unidade de Controle) para processamento ou exibi√ß√£o.

#### ‚ö†Ô∏è Aten√ß√£o ao c√°lculo do determinante:

Para a opera√ß√£o de determinante, o tamanho da matriz impacta diretamente o resultado. Por isso, √© utilizado o [Teorema de Laplace](https://pt.wikipedia.org/wiki/Teorema_de_Laplace), e h√° um m√≥dulo dedicado para cada tamanho de matriz, garantindo precis√£o no c√°lculo para matrizes de diferentes ordens.

## üß™ Testes e Simula√ß√µes

A metodologia de Testes usada para garantir o correto funcionamento da ULA foram conduzidos em duas etapas:

Simula√ß√£o via Icarus Verilog, inicialmente, todos os m√≥dulos foram testados de forma isolada utilizando o simulador Icarus Verilog. Ap√≥s a valida√ß√£o por simula√ß√£o, o projeto foi sintetizado no ambiente Quartus Prime II e implementado na placa DE1-SoC, replicando o ambiente final de opera√ß√£o do co-processador.

## üß∑ Testes Individuais por Opera√ß√£o

Cada opera√ß√£o foi testada com diferentes matrizes de entrada, garantindo cobertura para matrizes de ordem 2x2 at√© 5x5.

<div align="center" style="display: flex; flex-wrap: wrap; justify-content: center; gap: 10px;">

  <div style="flex: 1 1 45%; text-align: center;">
    <img src="./images/tests/1.png" width="100%" alt="Teste 1"/>
    <p><em>üîç Simula√ß√£o - Teste de matrizes 2x2</em></p>
  </div>

  <div style="flex: 1 1 45%; text-align: center;">
    <img src="./images/tests/2.png" width="100%" alt="Teste 2"/>
    <p><em>‚öôÔ∏è Simula√ß√£o - Teste de matrizes 3x3</em></p>
  </div>

  <div style="flex: 1 1 45%; text-align: center;">
    <img src="./images/tests/3.png" width="100%" alt="Teste 3"/>
    <p><em>üìà Simula√ß√£o - Teste de matrizes 4x4</em></p>
  </div>

  <div style="flex: 1 1 45%; text-align: center;">
    <img src="./images/tests/4.png" width="100%" alt="Teste 4"/>
    <p><em>üìâ Simula√ß√£o - Teste de matrizes x5</em></p>
  </div>

</div>

## üìà An√°lise dos Resultados

Os testes revelaram que:

- ‚úÖ As opera√ß√µes de l√≥gica combinacional foram executadas corretamente em um √∫nico ciclo de clock, apresentando excelente desempenho.

- ‚úÖ A opera√ß√£o de multiplica√ß√£o por Shift and Add mostrou-se eficiente no uso de recursos, consumindo significativamente menos DSPs que a multiplica√ß√£o direta.

- ‚ö†Ô∏è O c√°lculo do determinante, por ser realizado de forma sequencial, demandou mais ciclos de clock. No entanto, a divis√£o por m√≥dulos espec√≠ficos para cada ordem de matriz tornou o tempo aceit√°vel para o contexto do projeto.

- ‚úÖ O preenchimento das regi√µes inv√°lidas da matriz com zero funcionou corretamente, mantendo a integridade dos dados para ordens menores.

## üìâ Desempenho e Uso de Recursos

Durante a s√≠ntese no Quartus Prime II, foram observadas as seguintes m√©tricas relevantes:

<div align="center" style="display: flex; flex-wrap: wrap; justify-content: center; gap: 10px;">
  <div style="flex: 1 1 45%; text-align: center;">
    <img  src="" width="50%" alt="Imagem dos recursos utilizados"/>
    <p><em>üîç Recursos utilizados no Quartus Prime II</em></p>
  </div>
</div>

- Baixo consumo de **DSP Blocks**, uma vez que foi visado o baixo uso do recurso, por ser escasso, assim deixar para utiliza√ß√£o de outros componentes de controle e etc.

- Utiliza√ß√£o moderada de **ALMs**, uma vez que √© um recurso abundante. Dessa forma, optamos por utiliza-l√¥ de maneira modearada.

## üí≠ Discuss√µes e Melhorias Futuras

Embora a ULA tenha se comportado conforme o esperado, algumas melhorias podem ser consideradas:

- üßÆ C√°lculo otimizado de determinante: explorar t√©cnicas como elimina√ß√£o de Gauss para reduzir a complexidade sequencial.

- üß© Suporte a matrizes n√£o quadradas: possibilidade futura de expans√£o do m√≥dulo para aceitar opera√ß√µes com matrizes de diferentes dimens√µes.

## ‚úçÔ∏è Colaboradores

Este projeto foi desenvolvido por:

- [**Guilherme Fernandes Sardinha**](https://github.com/DrizinCoder) ‚Äì Desenvolvimento da Unidade de controle, simula√ß√µes, testes e escrita do relat√≥rio.
- [**Robson Carvalho de Souza**](https://github.com/Robson-Carvalho) ‚Äì Desenvolvimento da ULA (Unidade L√≥gica-Aritm√©tica), simula√ß√µes, testes e escrita do relat√≥rio.
- [**Lucas Damasceno da Concei√ß√£o**](https://github.com/Lucas-Damasceno-dev/calculoDeterminante/blob/main/determinant5x5_expansion.v) ‚Äì Suporte na ULA e escrita do relat√≥rio.

Agradecimentos ao(a) professor(a) [**Wild Freitas da Silva Santos**] pela orienta√ß√£o.

---
