TimeQuest Timing Analyzer report for lab22
Thu May 05 12:44:28 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; lab22                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.35 MHz ; 191.35 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.226 ; -38.419            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.777 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -25.305                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.226 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.146      ;
; -4.226 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.146      ;
; -4.226 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.146      ;
; -4.226 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.146      ;
; -4.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.103      ;
; -4.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.103      ;
; -4.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.103      ;
; -4.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.103      ;
; -4.152 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.072      ;
; -4.152 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.072      ;
; -4.152 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.072      ;
; -4.152 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.072      ;
; -4.047 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.967      ;
; -4.047 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.967      ;
; -4.047 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.967      ;
; -4.047 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.967      ;
; -3.342 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.263      ;
; -3.299 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.220      ;
; -3.262 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.183      ;
; -3.199 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.120      ;
; -3.163 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 4.084      ;
; -2.898 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.886 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.807      ;
; -2.876 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.797      ;
; -2.761 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.682      ;
; -2.737 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.658      ;
; -2.618 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.539      ;
; -2.516 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 3.437      ;
; -2.003 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.924      ;
; -1.980 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.901      ;
; -1.905 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.825      ;
; -1.905 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.825      ;
; -1.829 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.750      ;
; -1.710 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.631      ;
; -1.613 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.533      ;
; -1.571 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.491      ;
; -1.509 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.430      ;
; -1.459 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.379      ;
; -1.402 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 2.322      ;
; -1.402 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.323      ;
; -1.392 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.312      ;
; -1.355 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.275      ;
; -1.341 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.261      ;
; -1.251 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.171      ;
; -1.186 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 2.106      ;
; -1.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.103      ;
; -1.176 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.096      ;
; -1.043 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.963      ;
; -1.036 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.957      ;
; -1.035 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.956      ;
; -1.035 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.955      ;
; -0.996 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.916      ;
; -0.983 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.903      ;
; -0.978 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.898      ;
; -0.955 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.875      ;
; -0.901 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.821      ;
; -0.794 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.714      ;
; -0.780 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.700      ;
; -0.558 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.081     ; 1.478      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.777 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.947 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 1.065 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.196 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.509      ;
; 1.280 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.593      ;
; 1.287 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.301 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.614      ;
; 1.319 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.632      ;
; 1.365 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.678      ;
; 1.395 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.708      ;
; 1.463 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.776      ;
; 1.468 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.781      ;
; 1.470 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.783      ;
; 1.477 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.790      ;
; 1.495 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.808      ;
; 1.498 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.811      ;
; 1.512 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.825      ;
; 1.529 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.842      ;
; 1.624 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.937      ;
; 1.628 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.941      ;
; 1.641 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.954      ;
; 1.663 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.976      ;
; 1.671 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.984      ;
; 1.753 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.066      ;
; 1.775 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.088      ;
; 1.806 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.119      ;
; 1.810 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.123      ;
; 1.825 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.138      ;
; 1.827 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.140      ;
; 1.846 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.159      ;
; 1.854 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 2.167      ;
; 1.897 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.210      ;
; 1.914 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.227      ;
; 1.915 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.228      ;
; 1.927 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.240      ;
; 1.928 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.241      ;
; 1.950 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.263      ;
; 1.993 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.306      ;
; 2.020 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.333      ;
; 2.031 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.344      ;
; 2.087 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.400      ;
; 2.088 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.401      ;
; 2.202 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.515      ;
; 2.227 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.540      ;
; 2.229 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.542      ;
; 2.231 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.544      ;
; 2.266 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.579      ;
; 2.300 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.613      ;
; 2.315 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.628      ;
; 2.346 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.659      ;
; 2.367 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.680      ;
; 2.385 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.698      ;
; 2.449 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 2.762      ;
; 3.068 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.381      ;
; 3.083 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.396      ;
; 3.095 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.408      ;
; 3.136 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.449      ;
; 3.217 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.530      ;
; 3.381 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.694      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.513 ; 4.583 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.756 ; 5.834 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.476 ; 4.778 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.640 ; 4.832 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.033 ; 5.348 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.756 ; 5.808 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 3.140 ; 3.364 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 4.377 ; 4.674 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.657 ; 5.004 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 5.742 ; 5.834 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; 4.447 ; 4.753 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.385 ; -0.563 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -2.000 ; -2.272 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -2.107 ; -2.352 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.056 ; -2.272 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.333 ; -2.597 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.434 ; -2.656 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.234 ; -2.460 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.979 ; -3.297 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.224 ; -2.457 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.534 ; -2.793 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; -2.000 ; -2.285 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 11.851 ; 11.733 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.111  ; 8.865  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.686  ; 8.569  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.851 ; 11.733 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.795  ; 8.719  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.268  ; 8.046  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.412  ; 8.373  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.380  ; 8.307  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.850  ; 9.735  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.703  ; 8.495  ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 8.365  ; 8.231  ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 8.346  ; 8.112  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.714 ; 11.990 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 11.610 ; 11.263 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.722  ; 9.905  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.714 ; 11.990 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.559  ; 9.779  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.854  ; 9.018  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 9.559  ; 9.779  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.588  ; 7.883  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.973  ; 7.836  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.580  ; 8.480  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 8.580  ; 8.480  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.107  ; 6.053  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.417  ; 6.335  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.141  ; 6.105  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.512  ; 6.434  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.134  ; 6.959  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.981  ; 7.800  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.982  ; 6.881  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.182  ; 6.999  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.450  ; 8.205  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 8.175  ; 8.113  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 7.346  ; 7.198  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.056  ; 7.857  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.067  ; 7.781  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.243 ; 10.112 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.391  ; 8.229  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.500  ; 7.386  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.691  ; 7.667  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.022  ; 7.854  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.512  ; 8.455  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.346  ; 7.198  ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 7.802  ; 7.636  ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 7.710  ; 7.483  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.216  ; 9.489  ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 10.288 ; 9.987  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.216  ; 9.489  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.250  ; 9.571  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.401  ; 7.638  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.616  ; 8.775  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 9.352  ; 9.562  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.401  ; 7.686  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.769  ; 7.638  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.984  ; 5.931  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 8.413  ; 8.320  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 5.984  ; 5.931  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.276  ; 6.197  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.016  ; 5.981  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.371  ; 6.296  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.968  ; 6.799  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.780  ; 7.606  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.823  ; 6.726  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.013  ; 6.835  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.231  ; 7.994  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.965  ; 7.904  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; apin[0]     ; 7.936  ;        ;        ; 7.893  ;
; reset      ; apin[1]     ; 7.573  ; 7.861  ; 8.162  ; 7.423  ;
; reset      ; apin[2]     ; 10.312 ; 9.383  ; 9.724  ; 10.384 ;
; reset      ; apin[3]     ; 8.087  ; 7.942  ; 8.157  ; 7.963  ;
; reset      ; apin[4]     ; 7.560  ; 6.844  ; 7.111  ; 7.522  ;
; reset      ; apin[5]     ; 7.671  ; 7.665  ; 7.814  ; 7.702  ;
; reset      ; apin[6]     ; 7.640  ; 7.530  ; 7.766  ; 7.627  ;
; reset      ; apin[7]     ; 8.675  ; 8.006  ; 8.242  ; 8.763  ;
; reset      ; apin[8]     ; 7.528  ; 6.733  ; 7.067  ; 7.523  ;
; reset      ; apin[9]     ; 7.473  ; 7.523  ; 7.841  ; 7.290  ;
; reset      ; apin[10]    ; 7.171  ; 6.607  ; 6.965  ; 7.140  ;
; reset      ; ctpin[4]    ; 10.902 ; 10.486 ; 10.972 ; 10.507 ;
; reset      ; ctpin[5]    ; 8.945  ; 9.165  ; 9.042  ; 9.291  ;
; reset      ; ctpin[6]    ; 10.937 ; 11.282 ; 10.958 ; 11.352 ;
; reset      ; outpin[0]   ; 8.114  ;        ;        ; 8.423  ;
; reset      ; outpin[1]   ;        ; 9.071  ; 9.035  ;        ;
; reset      ; outpin[2]   ;        ; 7.106  ; 7.012  ;        ;
; reset      ; outpin[3]   ;        ; 7.095  ; 7.409  ;        ;
; xpin[0]    ; ctpin[6]    ; 10.155 ;        ;        ; 10.672 ;
; xpin[1]    ; ctpin[4]    ; 11.029 ;        ;        ; 10.948 ;
; xpin[1]    ; ctpin[6]    ;        ; 11.409 ; 11.399 ;        ;
; xpin[2]    ; ctpin[4]    ; 11.329 ; 11.149 ; 11.737 ; 11.245 ;
; xpin[2]    ; ctpin[6]    ; 11.600 ; 11.709 ; 11.696 ; 12.117 ;
; xpin[3]    ; ctpin[4]    ; 12.145 ; 11.568 ; 12.168 ; 11.924 ;
; xpin[3]    ; ctpin[6]    ; 12.019 ; 12.525 ; 12.375 ; 12.548 ;
; xpin[5]    ; ctpin[5]    ; 9.373  ;        ;        ; 9.846  ;
; xpin[7]    ; ctpin[4]    ;        ; 10.773 ; 11.393 ;        ;
; xpin[7]    ; ctpin[6]    ; 11.224 ;        ;        ; 11.773 ;
; xpin[8]    ; ctpin[4]    ; 12.131 ;        ;        ; 11.950 ;
; xpin[8]    ; ctpin[6]    ;        ; 12.511 ; 12.401 ;        ;
; xpin[9]    ; ctpin[6]    ; 10.126 ;        ;        ; 10.647 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; apin[0]     ; 7.182  ;        ;        ; 7.173  ;
; reset      ; apin[1]     ; 7.321  ; 7.256  ; 7.588  ; 7.192  ;
; reset      ; apin[2]     ; 10.088 ; 9.199  ; 9.526  ; 10.163 ;
; reset      ; apin[3]     ; 7.613  ; 7.605  ; 7.949  ; 7.640  ;
; reset      ; apin[4]     ; 6.836  ; 6.703  ; 6.962  ; 6.797  ;
; reset      ; apin[5]     ; 7.417  ; 6.969  ; 7.153  ; 7.463  ;
; reset      ; apin[6]     ; 7.306  ; 7.222  ; 7.456  ; 7.265  ;
; reset      ; apin[7]     ; 8.515  ; 7.877  ; 8.101  ; 8.604  ;
; reset      ; apin[8]     ; 7.356  ; 6.592  ; 6.915  ; 7.352  ;
; reset      ; apin[9]     ; 7.303  ; 7.284  ; 7.578  ; 7.128  ;
; reset      ; apin[10]    ; 7.014  ; 6.473  ; 6.818  ; 6.985  ;
; reset      ; ctpin[4]    ; 9.624  ; 9.304  ; 9.750  ; 9.361  ;
; reset      ; ctpin[5]    ; 8.584  ; 8.773  ; 8.627  ; 8.923  ;
; reset      ; ctpin[6]    ; 8.240  ; 8.875  ; 8.752  ; 8.679  ;
; reset      ; outpin[0]   ; 7.918  ;        ;        ; 8.218  ;
; reset      ; outpin[1]   ;        ; 8.830  ; 8.786  ;        ;
; reset      ; outpin[2]   ;        ; 6.952  ; 6.863  ;        ;
; reset      ; outpin[3]   ;        ; 6.860  ; 7.180  ;        ;
; xpin[0]    ; ctpin[6]    ; 9.869  ;        ;        ; 10.365 ;
; xpin[1]    ; ctpin[4]    ; 10.706 ;        ;        ; 10.629 ;
; xpin[1]    ; ctpin[6]    ;        ; 10.988 ; 10.969 ;        ;
; xpin[2]    ; ctpin[4]    ; 10.934 ; 10.824 ; 11.391 ; 10.834 ;
; xpin[2]    ; ctpin[6]    ; 11.164 ; 11.216 ; 11.174 ; 11.673 ;
; xpin[3]    ; ctpin[4]    ; 11.720 ; 11.230 ; 11.806 ; 11.490 ;
; xpin[3]    ; ctpin[6]    ; 11.570 ; 12.002 ; 11.830 ; 12.088 ;
; xpin[5]    ; ctpin[5]    ; 9.122  ;        ;        ; 9.577  ;
; xpin[7]    ; ctpin[4]    ;        ; 10.461 ; 11.058 ;        ;
; xpin[7]    ; ctpin[6]    ; 10.801 ;        ;        ; 11.340 ;
; xpin[8]    ; ctpin[4]    ; 11.766 ;        ;        ; 11.591 ;
; xpin[8]    ; ctpin[6]    ;        ; 12.048 ; 11.931 ;        ;
; xpin[9]    ; ctpin[6]    ; 9.820  ;        ;        ; 10.302 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.76 MHz ; 202.76 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.932 ; -35.205           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.721 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.305                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.932 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.862      ;
; -3.907 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.837      ;
; -3.907 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.837      ;
; -3.907 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.837      ;
; -3.907 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.837      ;
; -3.794 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.794 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.794 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.794 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.724      ;
; -3.701 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.701 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.701 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.701 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.139 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.070      ;
; -3.114 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 4.045      ;
; -2.990 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.921      ;
; -2.973 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.904      ;
; -2.888 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.819      ;
; -2.699 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.630      ;
; -2.635 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.566      ;
; -2.622 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.553      ;
; -2.561 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.492      ;
; -2.500 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.431      ;
; -2.409 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.340      ;
; -2.348 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 3.279      ;
; -1.786 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.717      ;
; -1.766 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.696      ;
; -1.762 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.693      ;
; -1.704 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.634      ;
; -1.667 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.598      ;
; -1.530 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.461      ;
; -1.392 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.322      ;
; -1.362 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.293      ;
; -1.354 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.285      ;
; -1.269 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.199      ;
; -1.266 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.197      ;
; -1.210 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.141      ;
; -1.205 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.136      ;
; -1.191 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.122      ;
; -1.184 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.115      ;
; -1.123 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 2.054      ;
; -1.027 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.958      ;
; -1.013 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.944      ;
; -0.993 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.924      ;
; -0.924 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.855      ;
; -0.904 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.835      ;
; -0.879 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.810      ;
; -0.863 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.794      ;
; -0.856 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.787      ;
; -0.822 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.753      ;
; -0.818 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.749      ;
; -0.814 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.745      ;
; -0.732 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.663      ;
; -0.646 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.577      ;
; -0.628 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.559      ;
; -0.481 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.412      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.721 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.008      ;
; 0.868 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.155      ;
; 0.936 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.224      ;
; 1.065 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.352      ;
; 1.165 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.452      ;
; 1.191 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.479      ;
; 1.193 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.481      ;
; 1.227 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.514      ;
; 1.255 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.543      ;
; 1.277 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.565      ;
; 1.316 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.604      ;
; 1.328 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.616      ;
; 1.329 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.617      ;
; 1.340 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.628      ;
; 1.351 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.639      ;
; 1.361 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.649      ;
; 1.369 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.656      ;
; 1.403 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.691      ;
; 1.501 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.789      ;
; 1.510 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.798      ;
; 1.521 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.809      ;
; 1.532 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.820      ;
; 1.539 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.827      ;
; 1.568 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.856      ;
; 1.610 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.898      ;
; 1.638 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.925      ;
; 1.638 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.926      ;
; 1.656 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.944      ;
; 1.675 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.962      ;
; 1.692 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.980      ;
; 1.709 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.997      ;
; 1.716 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 2.004      ;
; 1.720 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.008      ;
; 1.730 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.018      ;
; 1.731 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.019      ;
; 1.739 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.027      ;
; 1.740 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.028      ;
; 1.833 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.121      ;
; 1.843 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 2.130      ;
; 1.858 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.146      ;
; 1.859 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.147      ;
; 1.869 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 2.156      ;
; 1.989 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.276      ;
; 2.006 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.294      ;
; 2.016 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.304      ;
; 2.018 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.306      ;
; 2.054 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.341      ;
; 2.067 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.354      ;
; 2.092 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.380      ;
; 2.111 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.398      ;
; 2.160 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.448      ;
; 2.183 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.471      ;
; 2.260 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 2.548      ;
; 2.799 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.086      ;
; 2.814 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.101      ;
; 2.832 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.119      ;
; 2.862 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.149      ;
; 2.990 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.277      ;
; 3.090 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 3.377      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.277 ; 4.477 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.328 ; 5.224 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.043 ; 4.252 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.243 ; 4.248 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.553 ; 4.758 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.327 ; 5.224 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.838 ; 2.876 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.879 ; 4.152 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.204 ; 4.467 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 5.328 ; 5.120 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; 4.001 ; 4.225 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.331 ; -0.651 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.765 ; -1.917 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.889 ; -1.978 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.833 ; -1.917 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.101 ; -2.209 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.180 ; -2.299 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.003 ; -2.072 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.634 ; -2.927 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.999 ; -2.090 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.296 ; -2.381 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; -1.765 ; -1.927 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 11.262 ; 11.171 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.671  ; 8.366  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.271  ; 8.102  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.262 ; 11.171 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.414  ; 8.267  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.903  ; 7.582  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.958  ; 7.945  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.933  ; 7.860  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.435  ; 9.281  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.272  ; 8.019  ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 8.049  ; 7.763  ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 7.922  ; 7.667  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.165 ; 11.473 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 11.165 ; 10.507 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.095  ; 9.434  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.921 ; 11.473 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.095  ; 9.431  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.292  ; 8.633  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 9.095  ; 9.431  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.192  ; 7.525  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.639  ; 7.365  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.309  ; 8.122  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 8.309  ; 8.122  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 5.877  ; 5.766  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.166  ; 6.009  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 5.905  ; 5.812  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.256  ; 6.104  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.887  ; 6.569  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.663  ; 7.325  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.703  ; 6.535  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.913  ; 6.602  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.112  ; 7.723  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.863  ; 7.612  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 7.061 ; 6.803 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.672 ; 7.476 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.718 ; 7.360 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.833 ; 9.640 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.957 ; 7.792 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.168 ; 7.012 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.324 ; 7.210 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.642 ; 7.464 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.248 ; 8.076 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.061 ; 6.803 ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 7.510 ; 7.172 ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 7.331 ; 7.102 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 8.653 ; 9.087 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 9.863 ; 9.328 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.653 ; 9.087 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.711 ; 9.127 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.024 ; 7.188 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.079 ; 8.409 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.909 ; 9.231 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.024 ; 7.345 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.451 ; 7.188 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.764 ; 5.657 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 8.155 ; 7.978 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 5.764 ; 5.657 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.038 ; 5.886 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 5.791 ; 5.702 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.128 ; 5.981 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.732 ; 6.426 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.477 ; 7.151 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.557 ; 6.396 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.756 ; 6.457 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 7.907 ; 7.532 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.668 ; 7.426 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; apin[0]     ; 7.615  ;        ;        ; 7.596  ;
; reset      ; apin[1]     ; 7.254  ; 7.454  ; 7.912  ; 7.155  ;
; reset      ; apin[2]     ; 9.875  ; 8.927  ; 9.526  ; 10.030 ;
; reset      ; apin[3]     ; 7.766  ; 7.563  ; 7.966  ; 7.635  ;
; reset      ; apin[4]     ; 7.255  ; 6.504  ; 6.933  ; 7.223  ;
; reset      ; apin[5]     ; 7.285  ; 7.297  ; 7.543  ; 7.457  ;
; reset      ; apin[6]     ; 7.263  ; 7.156  ; 7.510  ; 7.380  ;
; reset      ; apin[7]     ; 8.379  ; 7.669  ; 8.102  ; 8.511  ;
; reset      ; apin[8]     ; 7.216  ; 6.385  ; 6.911  ; 7.249  ;
; reset      ; apin[9]     ; 7.207  ; 7.115  ; 7.626  ; 6.986  ;
; reset      ; apin[10]    ; 6.866  ; 6.260  ; 6.825  ; 6.897  ;
; reset      ; ctpin[4]    ; 10.517 ; 9.803  ; 10.717 ; 9.875  ;
; reset      ; ctpin[5]    ; 8.391  ; 8.764  ; 8.615  ; 9.011  ;
; reset      ; ctpin[6]    ; 10.217 ; 10.825 ; 10.289 ; 11.025 ;
; reset      ; outpin[0]   ; 7.622  ;        ;        ; 8.210  ;
; reset      ; outpin[1]   ;        ; 8.783  ; 8.736  ;        ;
; reset      ; outpin[2]   ;        ; 6.821  ; 6.786  ;        ;
; reset      ; outpin[3]   ;        ; 6.692  ; 7.239  ;        ;
; xpin[0]    ; ctpin[6]    ; 9.467  ;        ;        ; 9.973  ;
; xpin[1]    ; ctpin[4]    ; 10.483 ;        ;        ; 10.030 ;
; xpin[1]    ; ctpin[6]    ;        ; 10.791 ; 10.444 ;        ;
; xpin[2]    ; ctpin[4]    ; 10.779 ; 10.335 ; 10.998 ; 10.283 ;
; xpin[2]    ; ctpin[6]    ; 10.749 ; 11.087 ; 10.697 ; 11.306 ;
; xpin[3]    ; ctpin[4]    ; 11.567 ; 10.707 ; 11.464 ; 10.904 ;
; xpin[3]    ; ctpin[6]    ; 11.121 ; 11.875 ; 11.318 ; 11.772 ;
; xpin[5]    ; ctpin[5]    ; 8.703  ;        ;        ; 9.227  ;
; xpin[7]    ; ctpin[4]    ;        ; 9.986  ; 10.707 ;        ;
; xpin[7]    ; ctpin[6]    ; 10.400 ;        ;        ; 11.015 ;
; xpin[8]    ; ctpin[4]    ; 11.568 ;        ;        ; 10.902 ;
; xpin[8]    ; ctpin[6]    ;        ; 11.876 ; 11.316 ;        ;
; xpin[9]    ; ctpin[6]    ; 9.425  ;        ;        ; 9.946  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; apin[0]     ; 6.879  ;        ;        ; 6.950  ;
; reset      ; apin[1]     ; 7.023  ; 6.855  ; 7.420  ; 6.938  ;
; reset      ; apin[2]     ; 9.669  ; 8.759  ; 9.336  ; 9.821  ;
; reset      ; apin[3]     ; 7.252  ; 7.172  ; 7.679  ; 7.387  ;
; reset      ; apin[4]     ; 6.549  ; 6.377  ; 6.791  ; 6.581  ;
; reset      ; apin[5]     ; 7.056  ; 6.577  ; 6.947  ; 7.231  ;
; reset      ; apin[6]     ; 6.968  ; 6.855  ; 7.237  ; 7.033  ;
; reset      ; apin[7]     ; 8.233  ; 7.553  ; 7.967  ; 8.363  ;
; reset      ; apin[8]     ; 7.058  ; 6.259  ; 6.766  ; 7.091  ;
; reset      ; apin[9]     ; 7.050  ; 6.893  ; 7.378  ; 6.838  ;
; reset      ; apin[10]    ; 6.723  ; 6.138  ; 6.685  ; 6.751  ;
; reset      ; ctpin[4]    ; 9.244  ; 8.693  ; 9.486  ; 8.860  ;
; reset      ; ctpin[5]    ; 8.044  ; 8.413  ; 8.222  ; 8.682  ;
; reset      ; ctpin[6]    ; 7.747  ; 8.519  ; 8.360  ; 8.481  ;
; reset      ; outpin[0]   ; 7.446  ;        ;        ; 8.014  ;
; reset      ; outpin[1]   ;        ; 8.554  ; 8.504  ;        ;
; reset      ; outpin[2]   ;        ; 6.680  ; 6.647  ;        ;
; reset      ; outpin[3]   ;        ; 6.483  ; 7.020  ;        ;
; xpin[0]    ; ctpin[6]    ; 9.211  ;        ;        ; 9.700  ;
; xpin[1]    ; ctpin[4]    ; 10.184 ;        ;        ; 9.751  ;
; xpin[1]    ; ctpin[6]    ;        ; 10.401 ; 10.061 ;        ;
; xpin[2]    ; ctpin[4]    ; 10.416 ; 10.044 ; 10.684 ; 9.919  ;
; xpin[2]    ; ctpin[6]    ; 10.354 ; 10.633 ; 10.229 ; 10.901 ;
; xpin[3]    ; ctpin[4]    ; 11.164 ; 10.403 ; 11.130 ; 10.516 ;
; xpin[3]    ; ctpin[6]    ; 10.713 ; 11.381 ; 10.826 ; 11.347 ;
; xpin[5]    ; ctpin[5]    ; 8.481  ;        ;        ; 8.986  ;
; xpin[7]    ; ctpin[4]    ;        ; 9.709  ; 10.405 ;        ;
; xpin[7]    ; ctpin[6]    ; 10.019 ;        ;        ; 10.622 ;
; xpin[8]    ; ctpin[4]    ; 11.229 ;        ;        ; 10.590 ;
; xpin[8]    ; ctpin[6]    ;        ; 11.446 ; 10.900 ;        ;
; xpin[9]    ; ctpin[6]    ; 9.157  ;        ;        ; 9.644  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.194 ; -7.746            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.303 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -18.925                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.194 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.145      ;
; -1.194 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.145      ;
; -1.194 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.145      ;
; -1.194 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.145      ;
; -1.184 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.135      ;
; -1.184 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.135      ;
; -1.184 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.135      ;
; -1.184 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.135      ;
; -1.145 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.096      ;
; -1.145 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.096      ;
; -1.145 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.096      ;
; -1.145 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.096      ;
; -1.084 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -1.084 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -1.084 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -1.084 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.035      ;
; -0.815 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.805 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.756      ;
; -0.766 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.717      ;
; -0.733 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.714 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.665      ;
; -0.693 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.644      ;
; -0.671 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.622      ;
; -0.582 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.564 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.563 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.514      ;
; -0.536 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.487      ;
; -0.504 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.455      ;
; -0.280 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.231      ;
; -0.252 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.203      ;
; -0.248 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.199      ;
; -0.238 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.189      ;
; -0.228 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.158 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.109      ;
; -0.110 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.061      ;
; -0.090 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.041      ;
; -0.055 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.006      ;
; -0.053 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.004      ;
; -0.039 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.990      ;
; -0.021 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.972      ;
; -0.012 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.963      ;
; -0.008 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.959      ;
; -0.003 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; 0.015  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.031  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.079  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.872      ;
; 0.089  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.110  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.841      ;
; 0.114  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.119  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.119  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.139  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.812      ;
; 0.140  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.811      ;
; 0.169  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.782      ;
; 0.173  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.778      ;
; 0.223  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.728      ;
; 0.249  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.702      ;
; 0.302  ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.649      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.354 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.402 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.459 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.490 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.503 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.512 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.516 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.533 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.565 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.566 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.572 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.582 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.722      ;
; 0.583 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.588 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.728      ;
; 0.589 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.729      ;
; 0.597 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.737      ;
; 0.607 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.747      ;
; 0.634 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.659 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.799      ;
; 0.666 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.806      ;
; 0.667 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.807      ;
; 0.679 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.819      ;
; 0.687 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.709 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.714 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.854      ;
; 0.735 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.875      ;
; 0.746 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.886      ;
; 0.751 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.891      ;
; 0.759 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.899      ;
; 0.760 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.900      ;
; 0.768 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.908      ;
; 0.769 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.909      ;
; 0.810 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.950      ;
; 0.811 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.951      ;
; 0.813 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.953      ;
; 0.814 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.954      ;
; 0.818 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.958      ;
; 0.825 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.965      ;
; 0.828 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.968      ;
; 0.831 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.971      ;
; 0.836 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.976      ;
; 0.903 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.043      ;
; 0.917 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.057      ;
; 0.918 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.058      ;
; 0.933 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.073      ;
; 0.935 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.075      ;
; 0.936 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.076      ;
; 0.944 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.084      ;
; 0.948 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.088      ;
; 0.988 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.128      ;
; 1.001 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.141      ;
; 1.002 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 1.142      ;
; 1.234 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.374      ;
; 1.287 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.427      ;
; 1.301 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.441      ;
; 1.304 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.444      ;
; 1.310 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.450      ;
; 1.383 ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.523      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[10]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[9]                                               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[10]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                      ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[9]|clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.907 ; 2.204 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.490 ; 3.206 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.018 ; 2.601 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.030 ; 2.684 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.285 ; 2.904 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.489 ; 3.161 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.415 ; 2.075 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.029 ; 2.554 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.122 ; 2.720 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 2.490 ; 3.206 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; 2.015 ; 2.606 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.215 ; -0.487 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.977 ; -1.579 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.995 ; -1.610 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.979 ; -1.579 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.116 ; -1.767 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.156 ; -1.720 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.044 ; -1.674 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.423 ; -1.961 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.067 ; -1.689 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.226 ; -1.870 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; -0.977 ; -1.603 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 5.742 ; 5.851 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.199 ; 4.260 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.013 ; 4.076 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.742 ; 5.851 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.071 ; 4.155 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.799 ; 3.876 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.911 ; 3.929 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.890 ; 3.946 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.784 ; 4.867 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.017 ; 4.057 ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 3.840 ; 3.976 ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 3.868 ; 3.898 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.529 ; 5.349 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 5.139 ; 5.349 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.632 ; 4.493 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.529 ; 5.303 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.921 ; 4.758 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.418 ; 4.165 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.921 ; 4.758 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.748 ; 3.683 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.686 ; 3.829 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.254 ; 4.416 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 4.254 ; 4.416 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 2.898 ; 2.968 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.024 ; 3.096 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 2.920 ; 2.995 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.074 ; 3.176 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.310 ; 3.429 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.704 ; 3.874 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.290 ; 3.412 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.353 ; 3.467 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 3.922 ; 4.118 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.822 ; 4.035 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.418 ; 3.526 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.788 ; 3.802 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.719 ; 3.753 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.006 ; 5.185 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.893 ; 3.932 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.501 ; 3.566 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.581 ; 3.665 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.709 ; 3.750 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.198 ; 4.352 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.418 ; 3.526 ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 3.580 ; 3.734 ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 3.612 ; 3.614 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.413 ; 4.290 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.608 ; 4.798 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.413 ; 4.290 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.463 ; 4.374 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.600 ; 3.597 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.302 ; 4.059 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.823 ; 4.664 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.660 ; 3.597 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.600 ; 3.738 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.844 ; 2.913 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 4.182 ; 4.340 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 2.844 ; 2.913 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 2.963 ; 3.032 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 2.865 ; 2.938 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.013 ; 3.112 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.239 ; 3.353 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.616 ; 3.780 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.221 ; 3.338 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.279 ; 3.389 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 3.825 ; 4.014 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.729 ; 3.934 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; apin[0]     ; 3.740 ;       ;       ; 4.130 ;
; reset      ; apin[1]     ; 3.589 ; 3.839 ; 4.084 ; 3.907 ;
; reset      ; apin[2]     ; 5.118 ; 4.985 ; 5.031 ; 5.578 ;
; reset      ; apin[3]     ; 3.776 ; 3.880 ; 4.112 ; 4.177 ;
; reset      ; apin[4]     ; 3.562 ; 3.397 ; 3.624 ; 3.947 ;
; reset      ; apin[5]     ; 3.656 ; 3.692 ; 3.937 ; 3.953 ;
; reset      ; apin[6]     ; 3.625 ; 3.664 ; 3.909 ; 3.934 ;
; reset      ; apin[7]     ; 4.325 ; 4.210 ; 4.369 ; 4.737 ;
; reset      ; apin[8]     ; 3.558 ; 3.379 ; 3.586 ; 3.927 ;
; reset      ; apin[9]     ; 3.483 ; 3.696 ; 3.911 ; 3.866 ;
; reset      ; apin[10]    ; 3.409 ; 3.334 ; 3.525 ; 3.761 ;
; reset      ; ctpin[4]    ; 4.844 ; 5.074 ; 5.180 ; 5.371 ;
; reset      ; ctpin[5]    ; 4.350 ; 4.228 ; 4.620 ; 4.512 ;
; reset      ; ctpin[6]    ; 5.254 ; 5.008 ; 5.551 ; 5.344 ;
; reset      ; outpin[0]   ; 4.153 ;       ;       ; 4.203 ;
; reset      ; outpin[1]   ;       ; 4.521 ; 4.992 ;       ;
; reset      ; outpin[2]   ;       ; 3.401 ; 3.789 ;       ;
; reset      ; outpin[3]   ;       ; 3.574 ; 3.748 ;       ;
; xpin[0]    ; ctpin[6]    ; 4.985 ;       ;       ; 5.445 ;
; xpin[1]    ; ctpin[4]    ; 5.049 ;       ;       ; 5.851 ;
; xpin[1]    ; ctpin[6]    ;       ; 5.213 ; 6.031 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.185 ; 5.452 ; 5.923 ; 6.035 ;
; xpin[2]    ; ctpin[6]    ; 5.632 ; 5.349 ; 6.215 ; 6.087 ;
; xpin[3]    ; ctpin[4]    ; 5.508 ; 5.634 ; 6.025 ; 6.328 ;
; xpin[3]    ; ctpin[6]    ; 5.814 ; 5.672 ; 6.508 ; 6.189 ;
; xpin[5]    ; ctpin[5]    ; 4.638 ;       ;       ; 5.099 ;
; xpin[7]    ; ctpin[4]    ;       ; 5.289 ; 5.739 ;       ;
; xpin[7]    ; ctpin[6]    ; 5.469 ;       ;       ; 5.903 ;
; xpin[8]    ; ctpin[4]    ; 5.509 ;       ;       ; 6.373 ;
; xpin[8]    ; ctpin[6]    ;       ; 5.673 ; 6.553 ;       ;
; xpin[9]    ; ctpin[6]    ; 4.982 ;       ;       ; 5.450 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; apin[0]     ; 3.455 ;       ;       ; 3.798 ;
; reset      ; apin[1]     ; 3.454 ; 3.607 ; 3.793 ; 3.800 ;
; reset      ; apin[2]     ; 5.017 ; 4.893 ; 4.948 ; 5.476 ;
; reset      ; apin[3]     ; 3.644 ; 3.786 ; 3.950 ; 3.979 ;
; reset      ; apin[4]     ; 3.284 ; 3.331 ; 3.561 ; 3.613 ;
; reset      ; apin[5]     ; 3.540 ; 3.400 ; 3.638 ; 3.847 ;
; reset      ; apin[6]     ; 3.481 ; 3.545 ; 3.764 ; 3.797 ;
; reset      ; apin[7]     ; 4.255 ; 4.147 ; 4.313 ; 4.669 ;
; reset      ; apin[8]     ; 3.481 ; 3.311 ; 3.523 ; 3.852 ;
; reset      ; apin[9]     ; 3.409 ; 3.587 ; 3.801 ; 3.794 ;
; reset      ; apin[10]    ; 3.338 ; 3.267 ; 3.465 ; 3.693 ;
; reset      ; ctpin[4]    ; 4.342 ; 4.563 ; 4.668 ; 4.829 ;
; reset      ; ctpin[5]    ; 4.208 ; 4.062 ; 4.460 ; 4.345 ;
; reset      ; ctpin[6]    ; 4.116 ; 4.100 ; 4.542 ; 4.227 ;
; reset      ; outpin[0]   ; 4.052 ;       ;       ; 4.116 ;
; reset      ; outpin[1]   ;       ; 4.416 ; 4.878 ;       ;
; reset      ; outpin[2]   ;       ; 3.332 ; 3.720 ;       ;
; reset      ; outpin[3]   ;       ; 3.460 ; 3.647 ;       ;
; xpin[0]    ; ctpin[6]    ; 4.854 ;       ;       ; 5.307 ;
; xpin[1]    ; ctpin[4]    ; 4.911 ;       ;       ; 5.696 ;
; xpin[1]    ; ctpin[6]    ;       ; 5.036 ; 5.830 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.014 ; 5.299 ; 5.766 ; 5.841 ;
; xpin[2]    ; ctpin[6]    ; 5.433 ; 5.139 ; 5.975 ; 5.891 ;
; xpin[3]    ; ctpin[4]    ; 5.322 ; 5.471 ; 5.863 ; 6.120 ;
; xpin[3]    ; ctpin[6]    ; 5.605 ; 5.447 ; 6.254 ; 5.988 ;
; xpin[5]    ; ctpin[5]    ; 4.520 ;       ;       ; 4.976 ;
; xpin[7]    ; ctpin[4]    ;       ; 5.141 ; 5.587 ;       ;
; xpin[7]    ; ctpin[6]    ; 5.275 ;       ;       ; 5.712 ;
; xpin[8]    ; ctpin[4]    ; 5.353 ;       ;       ; 6.197 ;
; xpin[8]    ; ctpin[6]    ;       ; 5.478 ; 6.331 ;       ;
; xpin[9]    ; ctpin[6]    ; 4.840 ;       ;       ; 5.292 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.226  ; 0.303 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.226  ; 0.303 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -38.419 ; 0.0   ; 0.0      ; 0.0     ; -25.305             ;
;  clk             ; -38.419 ; 0.000 ; N/A      ; N/A     ; -25.305             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.513 ; 4.583 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.756 ; 5.834 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.476 ; 4.778 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.640 ; 4.832 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.033 ; 5.348 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.756 ; 5.808 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 3.140 ; 3.364 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 4.377 ; 4.674 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.657 ; 5.004 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 5.742 ; 5.834 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; 4.447 ; 4.753 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.215 ; -0.487 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.977 ; -1.579 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.995 ; -1.610 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.979 ; -1.579 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.116 ; -1.767 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.156 ; -1.720 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.044 ; -1.674 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.423 ; -1.961 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.067 ; -1.689 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.226 ; -1.870 ; Rise       ; clk             ;
;  xpin[9]  ; clk        ; -0.977 ; -1.603 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 11.851 ; 11.733 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.111  ; 8.865  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.686  ; 8.569  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.851 ; 11.733 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.795  ; 8.719  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.268  ; 8.046  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.412  ; 8.373  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.380  ; 8.307  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.850  ; 9.735  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.703  ; 8.495  ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 8.365  ; 8.231  ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 8.346  ; 8.112  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.714 ; 11.990 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 11.610 ; 11.263 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.722  ; 9.905  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.714 ; 11.990 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.559  ; 9.779  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.854  ; 9.018  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 9.559  ; 9.779  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.588  ; 7.883  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.973  ; 7.836  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.580  ; 8.480  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 8.580  ; 8.480  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.107  ; 6.053  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.417  ; 6.335  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.141  ; 6.105  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.512  ; 6.434  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.134  ; 6.959  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.981  ; 7.800  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.982  ; 6.881  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.182  ; 6.999  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.450  ; 8.205  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 8.175  ; 8.113  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.418 ; 3.526 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.788 ; 3.802 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.719 ; 3.753 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.006 ; 5.185 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.893 ; 3.932 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.501 ; 3.566 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.581 ; 3.665 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.709 ; 3.750 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.198 ; 4.352 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.418 ; 3.526 ; Rise       ; clk             ;
;  apin[9]   ; clk        ; 3.580 ; 3.734 ; Rise       ; clk             ;
;  apin[10]  ; clk        ; 3.612 ; 3.614 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.413 ; 4.290 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.608 ; 4.798 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.413 ; 4.290 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.463 ; 4.374 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.600 ; 3.597 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.302 ; 4.059 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.823 ; 4.664 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.660 ; 3.597 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.600 ; 3.738 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.844 ; 2.913 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 4.182 ; 4.340 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 2.844 ; 2.913 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 2.963 ; 3.032 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 2.865 ; 2.938 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.013 ; 3.112 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.239 ; 3.353 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.616 ; 3.780 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.221 ; 3.338 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.279 ; 3.389 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 3.825 ; 4.014 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.729 ; 3.934 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; apin[0]     ; 7.936  ;        ;        ; 7.893  ;
; reset      ; apin[1]     ; 7.573  ; 7.861  ; 8.162  ; 7.423  ;
; reset      ; apin[2]     ; 10.312 ; 9.383  ; 9.724  ; 10.384 ;
; reset      ; apin[3]     ; 8.087  ; 7.942  ; 8.157  ; 7.963  ;
; reset      ; apin[4]     ; 7.560  ; 6.844  ; 7.111  ; 7.522  ;
; reset      ; apin[5]     ; 7.671  ; 7.665  ; 7.814  ; 7.702  ;
; reset      ; apin[6]     ; 7.640  ; 7.530  ; 7.766  ; 7.627  ;
; reset      ; apin[7]     ; 8.675  ; 8.006  ; 8.242  ; 8.763  ;
; reset      ; apin[8]     ; 7.528  ; 6.733  ; 7.067  ; 7.523  ;
; reset      ; apin[9]     ; 7.473  ; 7.523  ; 7.841  ; 7.290  ;
; reset      ; apin[10]    ; 7.171  ; 6.607  ; 6.965  ; 7.140  ;
; reset      ; ctpin[4]    ; 10.902 ; 10.486 ; 10.972 ; 10.507 ;
; reset      ; ctpin[5]    ; 8.945  ; 9.165  ; 9.042  ; 9.291  ;
; reset      ; ctpin[6]    ; 10.937 ; 11.282 ; 10.958 ; 11.352 ;
; reset      ; outpin[0]   ; 8.114  ;        ;        ; 8.423  ;
; reset      ; outpin[1]   ;        ; 9.071  ; 9.035  ;        ;
; reset      ; outpin[2]   ;        ; 7.106  ; 7.012  ;        ;
; reset      ; outpin[3]   ;        ; 7.095  ; 7.409  ;        ;
; xpin[0]    ; ctpin[6]    ; 10.155 ;        ;        ; 10.672 ;
; xpin[1]    ; ctpin[4]    ; 11.029 ;        ;        ; 10.948 ;
; xpin[1]    ; ctpin[6]    ;        ; 11.409 ; 11.399 ;        ;
; xpin[2]    ; ctpin[4]    ; 11.329 ; 11.149 ; 11.737 ; 11.245 ;
; xpin[2]    ; ctpin[6]    ; 11.600 ; 11.709 ; 11.696 ; 12.117 ;
; xpin[3]    ; ctpin[4]    ; 12.145 ; 11.568 ; 12.168 ; 11.924 ;
; xpin[3]    ; ctpin[6]    ; 12.019 ; 12.525 ; 12.375 ; 12.548 ;
; xpin[5]    ; ctpin[5]    ; 9.373  ;        ;        ; 9.846  ;
; xpin[7]    ; ctpin[4]    ;        ; 10.773 ; 11.393 ;        ;
; xpin[7]    ; ctpin[6]    ; 11.224 ;        ;        ; 11.773 ;
; xpin[8]    ; ctpin[4]    ; 12.131 ;        ;        ; 11.950 ;
; xpin[8]    ; ctpin[6]    ;        ; 12.511 ; 12.401 ;        ;
; xpin[9]    ; ctpin[6]    ; 10.126 ;        ;        ; 10.647 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; apin[0]     ; 3.455 ;       ;       ; 3.798 ;
; reset      ; apin[1]     ; 3.454 ; 3.607 ; 3.793 ; 3.800 ;
; reset      ; apin[2]     ; 5.017 ; 4.893 ; 4.948 ; 5.476 ;
; reset      ; apin[3]     ; 3.644 ; 3.786 ; 3.950 ; 3.979 ;
; reset      ; apin[4]     ; 3.284 ; 3.331 ; 3.561 ; 3.613 ;
; reset      ; apin[5]     ; 3.540 ; 3.400 ; 3.638 ; 3.847 ;
; reset      ; apin[6]     ; 3.481 ; 3.545 ; 3.764 ; 3.797 ;
; reset      ; apin[7]     ; 4.255 ; 4.147 ; 4.313 ; 4.669 ;
; reset      ; apin[8]     ; 3.481 ; 3.311 ; 3.523 ; 3.852 ;
; reset      ; apin[9]     ; 3.409 ; 3.587 ; 3.801 ; 3.794 ;
; reset      ; apin[10]    ; 3.338 ; 3.267 ; 3.465 ; 3.693 ;
; reset      ; ctpin[4]    ; 4.342 ; 4.563 ; 4.668 ; 4.829 ;
; reset      ; ctpin[5]    ; 4.208 ; 4.062 ; 4.460 ; 4.345 ;
; reset      ; ctpin[6]    ; 4.116 ; 4.100 ; 4.542 ; 4.227 ;
; reset      ; outpin[0]   ; 4.052 ;       ;       ; 4.116 ;
; reset      ; outpin[1]   ;       ; 4.416 ; 4.878 ;       ;
; reset      ; outpin[2]   ;       ; 3.332 ; 3.720 ;       ;
; reset      ; outpin[3]   ;       ; 3.460 ; 3.647 ;       ;
; xpin[0]    ; ctpin[6]    ; 4.854 ;       ;       ; 5.307 ;
; xpin[1]    ; ctpin[4]    ; 4.911 ;       ;       ; 5.696 ;
; xpin[1]    ; ctpin[6]    ;       ; 5.036 ; 5.830 ;       ;
; xpin[2]    ; ctpin[4]    ; 5.014 ; 5.299 ; 5.766 ; 5.841 ;
; xpin[2]    ; ctpin[6]    ; 5.433 ; 5.139 ; 5.975 ; 5.891 ;
; xpin[3]    ; ctpin[4]    ; 5.322 ; 5.471 ; 5.863 ; 6.120 ;
; xpin[3]    ; ctpin[6]    ; 5.605 ; 5.447 ; 6.254 ; 5.988 ;
; xpin[5]    ; ctpin[5]    ; 4.520 ;       ;       ; 4.976 ;
; xpin[7]    ; ctpin[4]    ;       ; 5.141 ; 5.587 ;       ;
; xpin[7]    ; ctpin[6]    ; 5.275 ;       ;       ; 5.712 ;
; xpin[8]    ; ctpin[4]    ; 5.353 ;       ;       ; 6.197 ;
; xpin[8]    ; ctpin[6]    ;       ; 5.478 ; 6.331 ;       ;
; xpin[9]    ; ctpin[6]    ; 4.840 ;       ;       ; 5.292 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; apin[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 413      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 413      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 05 12:44:26 2016
Info: Command: quartus_sta lab22 -c lab22
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lab22.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.226
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.226       -38.419 clk 
Info: Worst-case hold slack is 0.777
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.777         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.932
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.932       -35.205 clk 
Info: Worst-case hold slack is 0.721
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.721         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.194
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.194        -7.746 clk 
Info: Worst-case hold slack is 0.303
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.303         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -18.925 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 225 megabytes
    Info: Processing ended: Thu May 05 12:44:28 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


