<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:41.2741</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7031263</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>스플릿 필라 및 피어 메모리 아키텍처</inventionTitle><inventionTitleEng>SPLIT PILLAR AND PIER MEMORY ARCHITECTURES</inventionTitleEng><openDate>2025.10.21</openDate><openNumber>10-2025-0151498</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/408</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 스플릿 필라 및 피어 메모리 아키텍처를 위한 방법, 시스템 및 장치가 설명된다. 메모리 어레이는 트렌치에 의해 제2 워드 라인 플레이트 세트와 분리된 제1 워드 라인 플레이트 세트, 및 제1 및 제2 워드 라인 플레이트 세트와 상호작용하는 필라 쌍(예: 디지트 라인으로 구성됨)의 세트를 포함할 수 있다. 또한, 메모리 어레이는 필라 쌍 사이에 배치된 유전체 피어의 세트를 포함할 수 있으며, 각각의 유전체 피어는 제1 필라 쌍의 제1 필라 및 제2 필라 쌍의 제2 필라와 접촉한다. 추가적으로, 메모리 어레이는 워드 라인 플레이트, 필라, 및 필라 쌍의 각각의 제1 필라와 제2 필라 사이에 위치되는 유전체 재료와 각각 결합되는 저장 요소의 세트를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.29</internationOpenDate><internationOpenNumber>WO2024177888</internationOpenNumber><internationalApplicationDate>2024.02.15</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/016015</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서,기판 위에 있는 층의 스택을 통해 트렌치를 형성하여 상기 기판을 노출시키는 단계로서, 상기 층의 스택은 제1 유전체 재료 및 질화물 재료의 층을 포함하는, 상기 형성 단계;상기 트렌치에 각각의 제2 유전체 재료 부분을 증착하는 것에 적어도 부분적으로 기초하여 제2 유전체 재료를 각각 포함하는 복수의 유전체 피어를 상기 트렌치를 따라 형성하는 단계;상기 층의 스택으로부터 상기 질화물 재료를 제거하는 것에 적어도 부분적으로 기초하여 복수의 액세스 라인을 형성하고 상기 제1 유전체 재료의 층 사이의 복수의 보이드에 제1 전도성 재료를 증착하는 단계;상기 트렌치를 따라 복수의 전도성 필라를 형성하는 단계로서, 각각의 필라는 제3 유전체 재료를 둘러싸는 제2 전도성 재료를 포함하고, 상기 단계는 상기 복수의 유전체 피어의 각각 사이에 배치된 복수의 제1 공동을 형성하는 측벽에 상기 제2 전도성 재료를 컨포멀하게 증착하는 것과 복수의 제2 공동에 상기 제3 유전체 재료를 증착하는 것에 적어도 부분적으로 기반할 수 있고, 상기 제2 전도성 재료를 증착하는 것은 상기 복수의 제1 공동보다 각각 더 작은 상기 복수의 제2 공동을 형성하는, 상기 형성 단계;상기 제2 전도성 재료 및 상기 제3 유전체 재료를 관통하여 각각 연장되는 복수의 제3 공동을 형성하여 상기 복수의 전도성 필라를 필라 쌍들, 제1 필라와 제2 필라로 이루어진 필라의 각 쌍으로 분할하는 단계;상기 필라 쌍을 형성한 후, 상기 복수의 제3 공동에 메모리 재료를 증착하는 것에 적어도 부분적으로 기반하여 복수의 메모리 셀을 형성하는 단계로서, 상기 복수의 메모리 셀의 각각은 상기 필라 쌍들 중 하나의 필라 쌍의 하나의 필라 및 상기 복수의 액세스 라인 중 하나와 전기적으로 결합되는, 상기 형성 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 제3 공동을 형성하는 단계는:상기 제3 유전체 재료를 에칭하기 위해 건식 에칭 공정을 수행하는 단계;상기 제2 전도성 재료를 에칭하고 상기 복수의 전도성 필라를 상기 필라 쌍으로 분할하기 위해 선택적인 습식 에칭 공정을 수행하는 단계; 및상기 복수의 액세스 라인과 전기적으로 결합된 상기 제3 유전체 재료 및 제4 유전체 재료의 나머지 부분을 제거하기 위해 해부 공정을 수행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 전도성 필라를 형성하는 단계는:상기 복수의 유전체 피어의 각각 사이에 배치된 복수의 제4 공동에 상기 제2 전도성 재료를 증착하기에 앞서, 제3 전도성 재료를 컨포멀하게 증착하는 단계로서, 상기 제3 전도성 재료는 상기 복수의 유전체 피어의 각각의 측벽과 접촉하는, 상기 증착 단계를 더 포함하고, 상기 복수의 전도성 필라는 상기 제2 전도성 재료를 둘러싸는 상기 제3 전도성 재료를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 유전체 피어를 형성한 후, 상기 트렌치로부터 상기 질화물 재료의 층을 제거하고 제2 질화물 재료를 제거하는 것에 적어도 부분적으로 기초하여, 상기 제1 유전체 재료의 층 사이에 상기 복수의 보이드를 형성하는 단계;상기 제1 유전체 재료의 층 사이의 상기 복수의 보이드 내에 상기 제1 전도성 재료를 증착하켜 상기 제1 전도성 재료 및 상기 제1 유전체 재료의 교번 층을 형성하는 단계; 및상기 제1 전도성 재료의 각각의 층으로부터 상기 제1 전도성 재료의 부분을 제거하는 것에 적어도 부분적으로 기초하여 상기 제1 유전체 재료의 층 사이에 복수의 제2 보이드를 형성하는 단계를 더 포함하고, 상기 복수의 제2 보이드의 각각은 상기 제1 유전체 재료의 상이한 층 및 상기 제1 전도성 재료의 측벽에 의해 정의되고, 상기 복수의 액세스 라인은 상기 제1 전도성 재료를 포함하고, 상기 복수의 제2 보이드를 형성하는 것에 적어도 부분적으로 기초하여 형성되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 복수의 보이드를 형성하는 단계는:상기 질화물 재료 및 상기 제2 질화물 재료를 선택적으로 제거하는 습식 에칭 공정을 수행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 복수의 제2 보이드의 각각에 제3 전도성 재료를 증착하는 단계로서, 상기 제3 전도성 재료는 상기 복수의 액세스 라인과 접촉하는, 상기 증착 단계;상기 제3 전도성 재료의 부분을 에칭하여 상기 제1 유전체 재료의 층 사이에 복수의 제3 보이드를 형성하는 측방향 에칭 공정을 수행하는 단계; 및상기 복수의 제3 보이드의 각각에 제4 유전체 재료를 증착하는 단계로서, 상기 제4 유전체 재료는 상기 제3 전도성 재료를 통해 상기 복수의 액세스 라인과 전기적으로 결합되는, 상기 증착 단계를 더 포함하고, 상기 복수의 전도성 필라를 형성하는 단계는 상기 제4 유전체 재료를 증착한 후에 발생하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 복수의 제1 공동의 측벽은 상기 제1 유전체 재료 및 제4 유전체 재료의 교번 층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 트렌치 내에 제2 질화물 재료를 증착하는 단계; 및상기 제2 질화물 재료, 상기 제1 유전체 재료의 부분, 및 상기 질화물 재료의 부분을 통해 각각 연장되는 복수의 제5 공동을 형성하여 상기 기판을 노출시키는 단계를 더 포함하고, 상기 복수의 유전체 피어를 형성하는 단계는 상기 각각의 제2 유전체 재료 부분을 상기 복수의 제5 공동 내에 증착하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 복수의 제5 공동 중 각각의 제5 공동을 형성하는 단계는 각각의 제5 공동의 제1 측면 상의 상기 층의 스택의 각각의 제1 측벽 및 각각의 제5 공동의 제2 측면 상의 상기 층의 스택의 각각의 제2 측벽을 노출시키고;상기 복수의 유전체 피어를 형성하는 단계는 각각의 제5 공동에, 상기 각각의 제1 측벽 및 상기 각각의 제2 측벽과 각각 접촉하는 상기 각각의 제2 유전체 재료 부분을 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 트렌치를 형성하는 단계는 상기 질화물 재료의 각각의 층을 제1 워드 라인 드라이버와 연관된 제1 부분 및 제2 워드 라인 드라이버와 연관된 제2 부분으로 분할하고;상기 복수의 액세스 라인을 형성하는 단계는:상기 질화물 재료의 제1 부분과 연관된 보이드에 상기 제1 전도성 재료를 증착하는 것에 적어도 부분적으로 기초하여 상기 제1 워드 라인 드라이버와 전기적으로 결합된 복수의 제1 액세스 라인을 형성하는 단계, 및상기 질화물 재료의 제2 부분과 연관된 보이드에 상기 제1 전도성 재료를 증착하는 것에 적어도 부분적으로 기초하여 상기 제2 워드 라인 드라이버와 전기적으로 결합된 복수의 제2 액세스 라인을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 트렌치는 제1 방향을 따라 상기 층의 스택을 통해 연장되는, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항 있어서, 상기 트렌치를 따라 연장되는 제1 방향을 따른 각 전도성 필라의 제1 폭이, 상기 트렌치에 수직으로 연장되는 제2 방향을 따른 각 전도성 필라의 제2 폭보다 큰, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 복수의 유전체 피어의 각각의 유전체 피어는 제2 방향을 따른 상기 트렌치보다 넓은, 방법.</claim></claimInfo><claimInfo><claim>14. 장치에 있어서,복수의 디지트 라인과 연관되고 기판을 통해 연장되는 복수의 접촉부; 트렌치에 의해 제2 복수의 워드 라인 플레이트와 분리된 제1 복수의 워드 라인 플레이트;복수의 컨택트와 결합되고 디지트 라인으로 구성된 복수의 필라 쌍으로서, 각 필라 쌍은 각각이 상기 제1 복수의 워드 라인 플레이트 및 상기 제2 복수의 워드 라인 플레이트와 상호작용하도록 구성되는 제1 필라 및 제2 필라를 포함하는, 상기 복수의 필라 쌍;각 필라 쌍 사이에 배치된 복수의 유전체 피어로서, 각 유전체 피어는 제1 필라 쌍의 상기 제1 필라 및 제2 필라 쌍의 상기 제2 필라와 접촉하는, 상기 복수의 유전체 피어;상기 복수의 필라 쌍의 각각의 제1 필라와 제2 필라 사이에 배치된 유전체 재료; 및메모리 재료를 포함하고, 상기 유전체 재료와 전기적으로 결합되며, 상기 제1 복수의 워드 라인 플레이트 및 상기 제2 복수의 워드 라인 플레이트 중 하나의 워드 라인 플레이트와, 상기 복수의 필라 쌍 중 하나의 필라와 전기적으로 결합된 복수의 저장 요소를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 복수의 필라 쌍 내의 각각의 필라는:상기 제1 복수의 워드 라인 플레이트 중 제1 워드 라인 플레이트와 전기적으로 결합된 제1 저장 요소 및 상기 제2 복수의 워드 라인 플레이트 중 제2 워드 라인 플레이트와 전기적으로 결합된 제2 저장 요소와 접촉하는 제1 전도성 재료; 및상기 제1 전도성 재료 및 상기 유전체 재료에 의해 둘러싸인 제2 전도성 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 복수의 저장 요소는:상기 복수의 필라 쌍의 각각의 상기 제1 필라와 접촉하는 복수의 제1 저장 요소 쌍; 및상기 복수의 필라 쌍의 각각의 상기 제2 필라와 접촉하는 복수의 제2 저장 요소 쌍을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,적어도 하나의 워드 라인 플레이트와 접촉하고 상기 복수의 제1 저장 요소 쌍 중 제1 저장 요소와 상기 복수의 제2 저장 요소 쌍 중 제2 저장 요소 사이에 연장되는 제3 전도성 재료를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 복수의 필라 쌍의 각각의 필라는 복수의 컨택트 중 하나와 전기적으로 결합되는, 장치.</claim></claimInfo><claimInfo><claim>19. 장치로서,기판 위에 있는 층의 스택을 통해 트렌치를 형성하여 상기 기판을 노출시키는 단계로서, 상기 층의 스택은 제1 유전체 재료 및 질화물 재료의 층을 포함하는, 상기 형성 단계;상기 트렌치에 각각의 제2 유전체 재료 부분을 증착하는 것에 적어도 부분적으로 기초하여 제2 유전체 재료를 각각 포함하는 복수의 유전체 피어를 상기 트렌치를 따라 형성하는 단계;상기 층의 스택으로부터 상기 질화물 재료를 제거하는 것에 적어도 부분적으로 기초하여 복수의 액세스 라인을 형성하고 상기 제1 유전체 재료의 층 사이의 복수의 보이드에 제1 전도성 재료를 증착하는 단계;상기 트렌치를 따라 복수의 전도성 필라를 형성하는 단계로서, 각각의 필라는 제3 유전체 재료를 둘러싸는 제2 전도성 재료를 포함하고, 상기 단계는 상기 복수의 유전체 피어의 각각 사이에 배치된 복수의 제1 공동을 형성하는 측벽에 상기 제2 전도성 재료를 컨포멀하게 증착하는 것과 복수의 제2 공동에 상기 제3 유전체 재료를 증착하는 것에 적어도 부분적으로 기반할 수 있고, 상기 제2 전도성 재료를 증착함으로써 상기 복수의 제1 공동보다 각각 더 작은 상기 복수의 제2 공동을 형성하는, 상기 형성 단계;상기 제2 전도성 재료 및 상기 제3 유전체 재료를 관통하여 각각 연장되는 복수의 제3 공동을 형성하여 상기 복수의 전도성 필라를 필라 쌍들, 제1 필라와 제2 필라로 이루어진 필라의 각 쌍으로 분할하는 단계; 및상기 필라 쌍을 형성한 후, 복수의 제3 공동에 메모리 재료를 증착하는 것에 적어도 부분적으로 기반하여 복수의 메모리 셀을 형성하는 단계로서, 상기 복수의 메모리 셀의 각각은 상기 필라 쌍들 중 하나의 필라 쌍의 하나의 필라 및 상기 복수의 액세스 라인 중 하나와 전기적으로 결합되는, 상기 형성 단계를 포함하는 공정에 의해 형성된 메모리 어레이를 갖는, 장치. </claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 복수의 제3 공동을 형성하는 공정은:상기 제3 유전체 재료를 에칭하기 위해 건식 에칭 공정을 수행하는 단계;상기 제2 전도성 재료를 에칭하고 상기 복수의 전도성 필라를 상기 필라 쌍으로 분할하기 위해 선택적인 습식 에칭 공정을 수행하는 단계; 및상기 복수의 액세스 라인과 전기적으로 결합된 상기 제3 유전체 재료 및 제4 유전체 재료의 나머지 부분을 제거하기 위해 해부 공정을 수행하는 단계를 더 포함하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>FRATIN, Lorenzo</engName><name>프라틴, 로렌조</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>FANTINI, Paolo</engName><name>판티니, 파올로</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>VARESI, Enrico</engName><name>바레시, 엔리코</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>PELLIZZER, Fabio</engName><name>펠리쩌, 파비오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.22</priorityApplicationDate><priorityApplicationNumber>63/447,541</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.02.14</priorityApplicationDate><priorityApplicationNumber>18/441,942</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.09.18</receiptDate><receiptNumber>1-1-2025-1070300-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.18</receiptDate><receiptNumber>1-1-2025-1070815-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.24</receiptDate><receiptNumber>1-5-2025-0163377-79</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257031263.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937e31a9d38214751603f3d70225fd34172cb255458028c4157f43206fe188c41f09183358d5f548f1eb45b3bf55ce36832bacc3003e1deac8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf247b5c78e370b4b94586a638aaef274fd57d0c7595530ebe07bf85fafeb527bdf47777497da0fb4f7dbc99ef9b75aff342b6a6417dc3363f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>