# 11. 5-Stage Pipeline CPU
##### 使用工具：
Verilog
##### 搭配課程：
計算機組織
##### 簡介：
使用Verilog寫出能夠實現16道MIPS指令(add, sub, and, or, sll, slt, addiu, lw, sw ,beq, bne, j , multu, mfhi, mflo, nop)的5-Stage Pipe-lined CPU。
