TimeQuest Timing Analyzer report for vga_test
Wed Nov 11 21:41:55 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; vga_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE30F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz  ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clk    ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+----------+-----------------+------------------------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                                           ; Note ;
+----------+-----------------+------------------------------------------------------+------+
; 97.5 MHz ; 97.5 MHz        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.564 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.451 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.381 ; 0.000         ;
; clk                                                  ; 9.863 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.564 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 5.006      ;
; 2.633 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.934      ;
; 2.633 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.934      ;
; 2.633 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.934      ;
; 2.633 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.934      ;
; 2.737 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.830      ;
; 2.737 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.830      ;
; 2.737 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.830      ;
; 2.737 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.830      ;
; 2.738 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.829      ;
; 2.738 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.829      ;
; 2.738 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.829      ;
; 2.738 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.829      ;
; 2.755 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 4.811      ;
; 2.779 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.788      ;
; 2.779 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.788      ;
; 2.779 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.788      ;
; 2.779 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.788      ;
; 2.882 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.689      ;
; 2.884 ; y_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.690      ;
; 2.973 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.601      ;
; 2.999 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.571      ;
; 3.016 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.551      ;
; 3.016 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.551      ;
; 3.016 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.551      ;
; 3.016 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.551      ;
; 3.026 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.548      ;
; 3.040 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.527      ;
; 3.040 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.527      ;
; 3.040 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.527      ;
; 3.040 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.527      ;
; 3.067 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.506      ;
; 3.078 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 4.491      ;
; 3.086 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.481      ;
; 3.086 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.481      ;
; 3.086 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.481      ;
; 3.086 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.481      ;
; 3.090 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.480      ;
; 3.109 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.458      ;
; 3.109 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.458      ;
; 3.109 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.458      ;
; 3.109 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.458      ;
; 3.129 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.438      ;
; 3.129 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.438      ;
; 3.129 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.438      ;
; 3.129 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.438      ;
; 3.135 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.432      ;
; 3.135 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.432      ;
; 3.135 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.432      ;
; 3.135 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.432      ;
; 3.188 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.383      ;
; 3.190 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 4.376      ;
; 3.208 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.359      ;
; 3.269 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.128     ; 4.296      ;
; 3.275 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.292      ;
; 3.275 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.292      ;
; 3.275 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.292      ;
; 3.275 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.292      ;
; 3.300 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.270      ;
; 3.309 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 4.257      ;
; 3.395 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.179      ;
; 3.400 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.170      ;
; 3.413 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.161      ;
; 3.419 ; vga_dis_mode[0] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.151      ;
; 3.456 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.118      ;
; 3.468 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.103      ;
; 3.471 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.100      ;
; 3.478 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.093      ;
; 3.489 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 4.077      ;
; 3.515 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.056      ;
; 3.555 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.019      ;
; 3.564 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.010      ;
; 3.573 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.017      ;
; 3.592 ; vga_dis_mode[0] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.978      ;
; 3.594 ; vga_dis_mode[0] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.976      ;
; 3.597 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.977      ;
; 3.617 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.957      ;
; 3.705 ; x_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.866      ;
; 3.722 ; y_cnt[5]        ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.865      ;
; 3.738 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.835      ;
; 3.757 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 3.833      ;
; 3.760 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.107     ; 3.826      ;
; 3.763 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.808      ;
; 3.790 ; vga_dis_mode[0] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.780      ;
; 3.791 ; vga_dis_mode[0] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.779      ;
; 3.792 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.778      ;
; 3.825 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.744      ;
; 3.840 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.729      ;
; 3.901 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 3.666      ;
; 3.942 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.629      ;
; 3.944 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.627      ;
; 3.954 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.619      ;
; 3.984 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.586      ;
; 4.013 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.561      ;
; 4.028 ; x_cnt[2]        ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.540      ;
; 4.052 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.522      ;
; 4.076 ; vga_dis_mode[3] ; vga_g_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 3.490      ;
; 4.131 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.442      ;
; 4.141 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.430      ;
; 4.142 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.429      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                 ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.451 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.463 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.758      ;
; 0.516 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.810      ;
; 0.705 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.999      ;
; 0.743 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.037      ;
; 0.745 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.749 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.044      ;
; 0.751 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.046      ;
; 0.752 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.047      ;
; 0.752 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.047      ;
; 0.754 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.049      ;
; 0.754 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.049      ;
; 0.754 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.048      ;
; 0.754 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.048      ;
; 0.758 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.053      ;
; 0.759 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.054      ;
; 0.762 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.057      ;
; 0.762 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.057      ;
; 0.768 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.063      ;
; 0.769 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.064      ;
; 0.769 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.063      ;
; 0.770 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.065      ;
; 0.771 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.067      ;
; 0.774 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.068      ;
; 0.778 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.073      ;
; 0.778 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.073      ;
; 0.786 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.081      ;
; 0.786 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.081      ;
; 0.814 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.108      ;
; 0.934 ; vga_dis_mode[1]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.229      ;
; 0.939 ; y_cnt[1]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.233      ;
; 0.963 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.258      ;
; 0.975 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.270      ;
; 0.998 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.292      ;
; 1.056 ; y_cnt[0]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.351      ;
; 1.061 ; vga_dis_mode[3]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.356      ;
; 1.097 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.391      ;
; 1.104 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.399      ;
; 1.106 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.401      ;
; 1.106 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.401      ;
; 1.106 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.400      ;
; 1.112 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.407      ;
; 1.114 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.409      ;
; 1.115 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.410      ;
; 1.115 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.410      ;
; 1.115 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.411      ;
; 1.121 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.416      ;
; 1.123 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.418      ;
; 1.123 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.418      ;
; 1.123 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.418      ;
; 1.124 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.419      ;
; 1.124 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.419      ;
; 1.124 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.408      ;
; 1.130 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.425      ;
; 1.130 ; x_cnt[0]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.425      ;
; 1.131 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.426      ;
; 1.132 ; x_cnt[7]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.427      ;
; 1.135 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.429      ;
; 1.139 ; x_cnt[0]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.434      ;
; 1.139 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.434      ;
; 1.139 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.434      ;
; 1.140 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.435      ;
; 1.145 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.427      ;
; 1.148 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.443      ;
; 1.162 ; vsync_de         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.456      ;
; 1.216 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.511      ;
; 1.216 ; y_cnt[0]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.510      ;
; 1.228 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.522      ;
; 1.229 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.523      ;
; 1.235 ; key1_counter[5]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.530      ;
; 1.237 ; key1_counter[11] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.531      ;
; 1.237 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.532      ;
; 1.237 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.532      ;
; 1.244 ; y_cnt[0]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.538      ;
; 1.244 ; key1_counter[5]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.539      ;
; 1.245 ; y_cnt[0]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.539      ;
; 1.245 ; key1_counter[7]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.540      ;
; 1.246 ; key1_counter[12] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; key1_counter[3]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.541      ;
; 1.246 ; key1_counter[1]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.541      ;
; 1.246 ; key1_counter[10] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; y_cnt[0]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; x_cnt[5]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.542      ;
; 1.248 ; y_cnt[0]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.542      ;
; 1.252 ; key1_counter[6]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.547      ;
; 1.254 ; x_cnt[3]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.549      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.381 ; 7.601        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.387 ; 7.607        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.388 ; 7.608        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.388 ; 7.608        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.389 ; 7.609        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.447 ; 7.635        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.447 ; 7.635        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.448 ; 7.636        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.449 ; 7.637        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.449 ; 7.637        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.449 ; 7.637        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.449 ; 7.637        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.449 ; 7.637        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.526 ; 7.746        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.527 ; 7.747        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.585 ; 7.773        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.863  ; 9.863        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.863  ; 9.863        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.922  ; 9.922        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.076 ; 10.076       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.134 ; 10.134       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.134 ; 10.134       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 7.853 ; 7.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 7.460 ; 7.928 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 5.755 ; 6.101 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -5.489 ; -5.663 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.056 ; -4.354 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.273 ; -4.693 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 9.165  ; 8.647  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.128  ; 8.530  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.065  ; 8.416  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.104  ; 7.690  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 8.114  ; 7.664  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 9.165  ; 8.647  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.833 ; 10.128 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 9.452  ; 8.881  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.354  ; 8.654  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 9.424  ; 8.803  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.614 ; 9.856  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.767  ; 7.370  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 10.833 ; 10.128 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 7.596  ; 7.057  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.659  ; 9.003  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 8.644  ; 8.142  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 9.604  ; 8.863  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 9.659  ; 9.003  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.436  ; 8.817  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 9.189  ; 8.663  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.870  ; 6.513  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 8.357  ; 7.793  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.186  ; 7.685  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.357  ; 7.793  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.134  ; 6.846  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 7.280  ; 6.894  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.976  ; 7.450  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.320 ; 9.563  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 8.283  ; 7.708  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.432  ; 7.830  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.312  ; 7.712  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.320 ; 9.563  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.106  ; 6.766  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.678  ; 8.956  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.954  ; 8.268  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.991  ; 7.555  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.954  ; 8.268  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 8.652  ; 7.995  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.435  ; 7.825  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.068  ; 7.510  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 6.973 ; 6.706 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.947 ; 7.539 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.993 ; 7.564 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.067 ; 6.862 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.973 ; 6.706 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.819 ; 7.480 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.644 ; 6.428 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 8.105 ; 7.717 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.169 ; 7.665 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.034 ; 7.605 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.573 ; 9.030 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.644 ; 6.428 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.515 ; 8.988 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 6.828 ; 6.305 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 7.590 ; 7.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.590 ; 7.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.518 ; 8.002 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 8.261 ; 7.799 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.044 ; 7.616 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.855 ; 7.513 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.132 ; 5.783 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 6.381 ; 6.094 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.373 ; 6.877 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.555 ; 7.004 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.381 ; 6.094 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.506 ; 6.119 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.192 ; 6.679 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.339 ; 5.996 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.488 ; 6.928 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 7.610 ; 7.017 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.512 ; 6.931 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.528 ; 8.780 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.339 ; 5.996 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.917 ; 8.206 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 7.209 ; 6.740 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.209 ; 6.782 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.130 ; 7.460 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.840 ; 7.205 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 7.632 ; 7.041 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.281 ; 6.740 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 102.35 MHz ; 102.35 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.807 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.399 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.388 ; 0.000         ;
; clk                                                  ; 9.851 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.807 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.767      ;
; 2.966 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.603      ;
; 2.966 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.603      ;
; 2.966 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.603      ;
; 2.966 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.603      ;
; 2.975 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.596      ;
; 3.044 ; y_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 4.532      ;
; 3.061 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.511      ;
; 3.076 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.493      ;
; 3.076 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.493      ;
; 3.076 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.493      ;
; 3.076 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.493      ;
; 3.077 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.492      ;
; 3.077 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.492      ;
; 3.077 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.492      ;
; 3.077 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.492      ;
; 3.139 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.430      ;
; 3.139 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.430      ;
; 3.139 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.430      ;
; 3.139 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.430      ;
; 3.198 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 4.379      ;
; 3.199 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.375      ;
; 3.212 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 4.365      ;
; 3.241 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.334      ;
; 3.290 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.282      ;
; 3.294 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.275      ;
; 3.294 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.275      ;
; 3.294 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.275      ;
; 3.294 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.275      ;
; 3.340 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.229      ;
; 3.340 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.229      ;
; 3.340 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.229      ;
; 3.340 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.229      ;
; 3.363 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.211      ;
; 3.367 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.204      ;
; 3.369 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.200      ;
; 3.369 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.200      ;
; 3.369 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.200      ;
; 3.369 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.200      ;
; 3.415 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.160      ;
; 3.426 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.143      ;
; 3.426 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.143      ;
; 3.426 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.143      ;
; 3.426 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.143      ;
; 3.438 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.131      ;
; 3.438 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.131      ;
; 3.438 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.131      ;
; 3.438 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.131      ;
; 3.452 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.117      ;
; 3.452 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.117      ;
; 3.452 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.117      ;
; 3.452 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.117      ;
; 3.458 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.111      ;
; 3.460 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.109      ;
; 3.560 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.011      ;
; 3.604 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.973      ;
; 3.610 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.959      ;
; 3.610 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.959      ;
; 3.610 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.959      ;
; 3.610 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.959      ;
; 3.611 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.963      ;
; 3.652 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.922      ;
; 3.663 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.909      ;
; 3.663 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.909      ;
; 3.666 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.911      ;
; 3.668 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.907      ;
; 3.705 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.867      ;
; 3.711 ; vga_dis_mode[0] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.862      ;
; 3.716 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.861      ;
; 3.717 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.853      ;
; 3.734 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.842      ;
; 3.752 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 3.839      ;
; 3.807 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.770      ;
; 3.838 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.739      ;
; 3.847 ; vga_dis_mode[0] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.726      ;
; 3.849 ; vga_dis_mode[0] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.724      ;
; 3.849 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.728      ;
; 3.877 ; x_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.695      ;
; 3.924 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 3.667      ;
; 3.931 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.644      ;
; 3.969 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.619      ;
; 4.017 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.556      ;
; 4.022 ; y_cnt[5]        ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.567      ;
; 4.023 ; vga_dis_mode[0] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.550      ;
; 4.024 ; vga_dis_mode[0] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.549      ;
; 4.043 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.532      ;
; 4.114 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.455      ;
; 4.144 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.428      ;
; 4.162 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 3.410      ;
; 4.168 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.405      ;
; 4.169 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.407      ;
; 4.174 ; x_cnt[2]        ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.396      ;
; 4.179 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.396      ;
; 4.181 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.394      ;
; 4.201 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.374      ;
; 4.225 ; vga_dis_mode[3] ; vga_g_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.346      ;
; 4.241 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.336      ;
; 4.332 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.243      ;
; 4.355 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.220      ;
; 4.356 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.219      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.399 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.414 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.684      ;
; 0.477 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.657 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.926      ;
; 0.693 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.967      ;
; 0.701 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.970      ;
; 0.702 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.971      ;
; 0.702 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.971      ;
; 0.702 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.972      ;
; 0.703 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.972      ;
; 0.704 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.707 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.977      ;
; 0.709 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.978      ;
; 0.710 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.980      ;
; 0.712 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.983      ;
; 0.714 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.984      ;
; 0.716 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.986      ;
; 0.717 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.990      ;
; 0.721 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.991      ;
; 0.734 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.004      ;
; 0.736 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.005      ;
; 0.738 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.006      ;
; 0.852 ; vga_dis_mode[1]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.122      ;
; 0.864 ; y_cnt[1]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.133      ;
; 0.873 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.143      ;
; 0.880 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.150      ;
; 0.915 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.183      ;
; 0.954 ; y_cnt[0]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.224      ;
; 0.973 ; vga_dis_mode[3]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.243      ;
; 1.014 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.017 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.285      ;
; 1.020 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.289      ;
; 1.021 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.290      ;
; 1.021 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.291      ;
; 1.023 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.292      ;
; 1.024 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.025 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.295      ;
; 1.026 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.295      ;
; 1.027 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.296      ;
; 1.029 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.301      ;
; 1.032 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.302      ;
; 1.032 ; x_cnt[0]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.302      ;
; 1.032 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.302      ;
; 1.033 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.294      ;
; 1.034 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.302      ;
; 1.034 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.303      ;
; 1.036 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.036 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.305      ;
; 1.037 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.306      ;
; 1.038 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.038 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.308      ;
; 1.038 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.307      ;
; 1.039 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.040 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.310      ;
; 1.041 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.309      ;
; 1.044 ; x_cnt[7]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.314      ;
; 1.047 ; x_cnt[0]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.317      ;
; 1.047 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.317      ;
; 1.049 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.318      ;
; 1.051 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.312      ;
; 1.055 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.325      ;
; 1.074 ; vsync_de         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.343      ;
; 1.113 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.381      ;
; 1.119 ; key1_counter[5]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.388      ;
; 1.119 ; key1_counter[7]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.388      ;
; 1.124 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.393      ;
; 1.125 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.395      ;
; 1.125 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.394      ;
; 1.126 ; x_cnt[5]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.396      ;
; 1.126 ; key1_counter[9]  ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.387      ;
; 1.129 ; x_cnt[3]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.399      ;
; 1.129 ; y_cnt[0]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.398      ;
; 1.130 ; key1_counter[15] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.398      ;
; 1.136 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.405      ;
; 1.136 ; key1_counter[10] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; key1_counter[12] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.139 ; key1_counter[11] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; key1_counter[17] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.142 ; key1_counter[5]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.411      ;
; 1.143 ; key1_counter[16] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.411      ;
; 1.143 ; key1_counter[4]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.412      ;
; 1.144 ; x_cnt[7]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.414      ;
; 1.144 ; key1_counter[6]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.413      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.388 ; 7.604        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.392 ; 7.608        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.393 ; 7.609        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.394 ; 7.610        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.438 ; 7.622        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.439 ; 7.623        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.440 ; 7.624        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.541 ; 7.757        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.586 ; 7.770        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.851  ; 9.851        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.927  ; 9.927        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.072 ; 10.072       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.147 ; 10.147       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.147 ; 10.147       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 7.106 ; 6.912 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 6.589 ; 7.047 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 5.142 ; 5.284 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -4.919 ; -4.882 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -3.545 ; -3.699 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -3.771 ; -4.047 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 8.780  ; 7.849 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.762  ; 7.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.718  ; 7.646 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.737  ; 6.997 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 7.758  ; 6.985 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 8.780  ; 7.849 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.120 ; 9.014 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 9.073  ; 8.058 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.998  ; 7.852 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 9.035  ; 7.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.930  ; 8.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.413  ; 6.722 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 10.120 ; 9.014 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 7.288  ; 6.435 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.280  ; 8.169 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 8.276  ; 7.400 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 9.250  ; 8.034 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 9.280  ; 8.169 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.049  ; 8.006 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.803  ; 7.870 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.555  ; 5.961 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 8.022  ; 7.083 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.835  ; 6.983 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.022  ; 7.083 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.781  ; 6.235 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.937  ; 6.293 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.645  ; 6.768 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 9.651  ; 8.505 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.959  ; 7.001 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.090  ; 7.110 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.964  ; 7.010 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.651  ; 8.505 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.769  ; 6.174 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.027  ; 7.961 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.611  ; 7.495 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.638  ; 6.874 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.611  ; 7.495 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 8.321  ; 7.265 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.097  ; 7.118 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.736  ; 6.834 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 6.693 ; 6.135 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.657 ; 6.866 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.712 ; 6.887 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.766 ; 6.259 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.693 ; 6.135 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.522 ; 6.809 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.367 ; 5.889 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.817 ; 7.023 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 7.891 ; 6.977 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.741 ; 6.922 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.957 ; 8.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.367 ; 5.889 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.892 ; 7.999 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 6.579 ; 5.754 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 7.288 ; 6.620 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.288 ; 6.620 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.231 ; 7.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.977 ; 7.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 7.752 ; 6.933 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.559 ; 6.847 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 5.875 ; 5.299 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 6.090 ; 5.556 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.078 ; 6.252 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.281 ; 6.371 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.090 ; 5.556 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.218 ; 5.591 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.922 ; 6.072 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.058 ; 5.478 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.226 ; 6.298 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 7.324 ; 6.375 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.226 ; 6.304 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.921 ; 7.798 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.058 ; 5.478 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.327 ; 7.283 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.918 ; 6.137 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.918 ; 6.177 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.847 ; 6.767 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.568 ; 6.551 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 7.355 ; 6.410 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.010 ; 6.137 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.456 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.185 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.463 ; 0.000         ;
; clk                                                  ; 9.412 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.456 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 2.205      ;
; 5.531 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.127      ;
; 5.531 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.127      ;
; 5.531 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.127      ;
; 5.531 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.127      ;
; 5.547 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 2.112      ;
; 5.653 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 2.008      ;
; 5.656 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 2.007      ;
; 5.657 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.001      ;
; 5.657 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.001      ;
; 5.657 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.001      ;
; 5.657 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.001      ;
; 5.663 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.998      ;
; 5.668 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.994      ;
; 5.672 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.986      ;
; 5.672 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.986      ;
; 5.672 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.986      ;
; 5.672 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.986      ;
; 5.675 ; y_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.991      ;
; 5.678 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.980      ;
; 5.678 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.980      ;
; 5.678 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.980      ;
; 5.678 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.980      ;
; 5.684 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.976      ;
; 5.688 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.978      ;
; 5.712 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.946      ;
; 5.712 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.946      ;
; 5.712 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.946      ;
; 5.712 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.946      ;
; 5.716 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.950      ;
; 5.721 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.022     ; 1.936      ;
; 5.726 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.939      ;
; 5.744 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.915      ;
; 5.754 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.904      ;
; 5.754 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.904      ;
; 5.754 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.904      ;
; 5.754 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.904      ;
; 5.755 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.903      ;
; 5.755 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.903      ;
; 5.755 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.903      ;
; 5.755 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.903      ;
; 5.768 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.890      ;
; 5.768 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.890      ;
; 5.768 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.890      ;
; 5.768 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.890      ;
; 5.773 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.886      ;
; 5.775 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.883      ;
; 5.799 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.859      ;
; 5.799 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.859      ;
; 5.799 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.859      ;
; 5.799 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.859      ;
; 5.807 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.851      ;
; 5.807 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.851      ;
; 5.807 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.851      ;
; 5.807 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.851      ;
; 5.819 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.839      ;
; 5.819 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.839      ;
; 5.819 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.839      ;
; 5.819 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.839      ;
; 5.840 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.821      ;
; 5.841 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.822      ;
; 5.855 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.804      ;
; 5.864 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.798      ;
; 5.869 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.792      ;
; 5.873 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.793      ;
; 5.884 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.778      ;
; 5.885 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.781      ;
; 5.888 ; vga_dis_mode[0] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.774      ;
; 5.892 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.774      ;
; 5.894 ; y_cnt[5]        ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.008     ; 1.777      ;
; 5.898 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.764      ;
; 5.916 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.005     ; 1.758      ;
; 5.922 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.744      ;
; 5.930 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.736      ;
; 5.943 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.723      ;
; 5.960 ; vga_dis_mode[0] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.702      ;
; 5.962 ; vga_dis_mode[0] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.700      ;
; 5.965 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.010     ; 1.704      ;
; 5.968 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.698      ;
; 5.973 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.692      ;
; 5.982 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.681      ;
; 5.989 ; x_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.673      ;
; 6.011 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.005     ; 1.663      ;
; 6.025 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.635      ;
; 6.026 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.635      ;
; 6.051 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.609      ;
; 6.054 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.609      ;
; 6.056 ; vga_dis_mode[0] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.606      ;
; 6.056 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.607      ;
; 6.059 ; vga_dis_mode[0] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.603      ;
; 6.076 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.585      ;
; 6.078 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.022     ; 1.579      ;
; 6.086 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.579      ;
; 6.115 ; vga_dis_mode[3] ; vga_g_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.544      ;
; 6.124 ; x_cnt[2]        ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.535      ;
; 6.133 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.533      ;
; 6.140 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.526      ;
; 6.150 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.513      ;
; 6.153 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.510      ;
; 6.158 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.505      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.185 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.208 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.285 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.297 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.307 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.429      ;
; 0.308 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.435      ;
; 0.314 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.436      ;
; 0.317 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.439      ;
; 0.318 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.440      ;
; 0.323 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.365 ; y_cnt[1]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.486      ;
; 0.374 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.496      ;
; 0.376 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.498      ;
; 0.379 ; vga_dis_mode[1]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.501      ;
; 0.395 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.516      ;
; 0.432 ; vga_dis_mode[3]  ; vga_dis_mode[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.554      ;
; 0.446 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.450 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.572      ;
; 0.450 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.573      ;
; 0.453 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.575      ;
; 0.455 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; vsync_de         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; y_cnt[0]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.573      ;
; 0.458 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; x_cnt[7]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; x_cnt[0]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; x_cnt[0]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.591      ;
; 0.469 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.591      ;
; 0.470 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.592      ;
; 0.472 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.594      ;
; 0.472 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.587      ;
; 0.475 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.597      ;
; 0.485 ; y_cnt[0]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.606      ;
; 0.488 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.610      ;
; 0.497 ; y_cnt[0]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.618      ;
; 0.497 ; y_cnt[0]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.618      ;
; 0.500 ; y_cnt[0]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; y_cnt[0]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.621      ;
; 0.502 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.623      ;
; 0.509 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.632      ;
; 0.512 ; key1_counter[11] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.635      ;
; 0.513 ; key1_counter[5]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.635      ;
; 0.514 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.636      ;
; 0.514 ; key1_counter[7]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.636      ;
; 0.516 ; x_cnt[5]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.638      ;
; 0.516 ; key1_counter[3]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.638      ;
; 0.516 ; key1_counter[5]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.638      ;
; 0.517 ; key1_counter[1]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.639      ;
; 0.519 ; x_cnt[3]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; x_cnt[5]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; y_cnt[2]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.642      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.473 ; 7.689        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.506 ; 7.690        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.412  ; 9.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.412  ; 9.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.456  ; 9.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.587 ; 10.587       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.587 ; 10.587       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 3.555 ; 4.417 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 3.601 ; 4.238 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 2.677 ; 3.507 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -2.517 ; -3.294 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.992 ; -2.760 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.034 ; -2.830 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.950 ; 4.175 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.928 ; 4.131 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.892 ; 4.086 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.529 ; 3.699 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.530 ; 3.707 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.950 ; 4.175 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.273 ; 5.286 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 4.077 ; 4.316 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 4.000 ; 4.203 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 4.049 ; 4.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 5.165 ; 5.157 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.420 ; 3.574 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 5.273 ; 5.286 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 3.316 ; 3.413 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 4.161 ; 4.383 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.766 ; 3.952 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 4.116 ; 4.322 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 4.161 ; 4.383 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.081 ; 4.298 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.977 ; 4.204 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 3.065 ; 3.161 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 3.638 ; 3.789 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.582 ; 3.723 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.638 ; 3.789 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.177 ; 3.296 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.215 ; 3.335 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.492 ; 3.620 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.047 ; 5.015 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.624 ; 3.768 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.657 ; 3.806 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.619 ; 3.748 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 5.047 ; 5.015 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.174 ; 3.284 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.822 ; 4.737 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 3.875 ; 4.034 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.531 ; 3.669 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.875 ; 4.034 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.760 ; 3.904 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.683 ; 3.828 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.530 ; 3.667 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.045 ; 3.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.428 ; 3.625 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.443 ; 3.651 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.090 ; 3.274 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.045 ; 3.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.382 ; 3.592 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.944 ; 3.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.515 ; 3.740 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.503 ; 3.701 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.471 ; 3.679 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.731 ; 4.738 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.944 ; 3.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.720 ; 4.719 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.964 ; 3.053 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 3.321 ; 3.504 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.321 ; 3.504 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.666 ; 3.886 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.580 ; 3.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.499 ; 3.705 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.424 ; 3.637 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.725 ; 2.813 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 2.830 ; 2.939 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.211 ; 3.336 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.272 ; 3.413 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.830 ; 2.939 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.861 ; 2.965 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.132 ; 3.252 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.823 ; 2.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.260 ; 3.397 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.285 ; 3.416 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.255 ; 3.376 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.687 ; 4.643 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.823 ; 2.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.471 ; 4.379 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 3.170 ; 3.299 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.171 ; 3.301 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.501 ; 3.648 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.391 ; 3.527 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.318 ; 3.453 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.170 ; 3.299 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 2.564 ; 0.185 ; N/A      ; N/A     ; 7.381               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 9.412               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.564 ; 0.185 ; N/A      ; N/A     ; 7.381               ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 7.853 ; 7.946 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 7.460 ; 7.928 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 5.755 ; 6.101 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -2.517 ; -3.294 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.992 ; -2.760 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.034 ; -2.830 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 9.165  ; 8.647  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.128  ; 8.530  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.065  ; 8.416  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.104  ; 7.690  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 8.114  ; 7.664  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 9.165  ; 8.647  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.833 ; 10.128 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 9.452  ; 8.881  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.354  ; 8.654  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 9.424  ; 8.803  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.614 ; 9.856  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.767  ; 7.370  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 10.833 ; 10.128 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 7.596  ; 7.057  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.659  ; 9.003  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 8.644  ; 8.142  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 9.604  ; 8.863  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 9.659  ; 9.003  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.436  ; 8.817  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 9.189  ; 8.663  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.870  ; 6.513  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 8.357  ; 7.793  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.186  ; 7.685  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.357  ; 7.793  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.134  ; 6.846  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 7.280  ; 6.894  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.976  ; 7.450  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.320 ; 9.563  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 8.283  ; 7.708  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.432  ; 7.830  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.312  ; 7.712  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.320 ; 9.563  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.106  ; 6.766  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.678  ; 8.956  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.954  ; 8.268  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.991  ; 7.555  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.954  ; 8.268  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 8.652  ; 7.995  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.435  ; 7.825  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.068  ; 7.510  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.045 ; 3.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.428 ; 3.625 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.443 ; 3.651 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.090 ; 3.274 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.045 ; 3.217 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.382 ; 3.592 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.944 ; 3.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.515 ; 3.740 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.503 ; 3.701 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.471 ; 3.679 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.731 ; 4.738 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.944 ; 3.094 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.720 ; 4.719 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.964 ; 3.053 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 3.321 ; 3.504 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.321 ; 3.504 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.666 ; 3.886 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.580 ; 3.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.499 ; 3.705 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.424 ; 3.637 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.725 ; 2.813 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 2.830 ; 2.939 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.211 ; 3.336 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.272 ; 3.413 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.830 ; 2.939 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.861 ; 2.965 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.132 ; 3.252 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.823 ; 2.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.260 ; 3.397 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.285 ; 3.416 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.255 ; 3.376 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.687 ; 4.643 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.823 ; 2.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.471 ; 4.379 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 3.170 ; 3.299 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.171 ; 3.301 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.501 ; 3.648 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.391 ; 3.527 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.318 ; 3.453 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.170 ; 3.299 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; rstn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key1 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1277     ; 0        ; 713      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1277     ; 0        ; 713      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Nov 11 21:41:53 2015
Info: Command: quartus_sta vga_test -c vga_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.564
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.564         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.451         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.381         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.863         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.807
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.807         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.399         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.388         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.851         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.456         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.463
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.463         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.412         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Wed Nov 11 21:41:55 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


