TimeQuest Timing Analyzer report for TB_mp
Fri Mar 06 18:18:25 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 14. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 15. Slow 1200mV 85C Model Hold: 'cpu_clk'
 16. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 17. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 18. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 19. Slow 1200mV 85C Model Removal: 'cpu_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'cpu_clk'
 39. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 40. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 41. Slow 1200mV 0C Model Hold: 'cpu_clk'
 42. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 43. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 44. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 45. Slow 1200mV 0C Model Removal: 'cpu_clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'cpu_clk'
 64. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 65. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 66. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 67. Fast 1200mV 0C Model Hold: 'cpu_clk'
 68. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 69. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 70. Fast 1200mV 0C Model Removal: 'cpu_clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; cpu_clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                    ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] } ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl }    ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 187.51 MHz ; 187.51 MHz      ; cpu_clk                                    ;                         ;
; 301.75 MHz ; 192.01 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -4.333 ; -1232.470     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.179 ; -116.927      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.651 ; -19.441       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -2.844 ; -6.099        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -2.644 ; -29.437       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.357  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.661 ; -10.576             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.187 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -599.665      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.386  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.411  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                                                         ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -4.333 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.891      ;
; -4.260 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.818      ;
; -4.238 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.796      ;
; -4.211 ; datapath:Unit1|reg_file:U2|tmp_rf[9][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.219     ; 4.768      ;
; -4.191 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.749      ;
; -4.181 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.739      ;
; -4.171 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.729      ;
; -4.170 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.728      ;
; -4.139 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.697      ;
; -4.130 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[11] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.688      ;
; -4.118 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.676      ;
; -4.117 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.227     ; 4.666      ;
; -4.116 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.674      ;
; -4.103 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[13] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.661      ;
; -4.103 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.661      ;
; -4.100 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[3]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.658      ;
; -4.087 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.645      ;
; -4.086 ; datapath:Unit1|reg_file:U2|tmp_rf[6][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.227     ; 4.635      ;
; -4.082 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.640      ;
; -4.065 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.623      ;
; -4.062 ; datapath:Unit1|reg_file:U2|tmp_rf[6][15]    ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.216     ; 4.622      ;
; -4.056 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.614      ;
; -4.054 ; datapath:Unit1|reg_file:U2|tmp_rf[5][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.226     ; 4.604      ;
; -4.031 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[1]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.589      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.016 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.721     ; 3.283      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.013 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.715     ; 3.286      ;
; -4.007 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.565      ;
; -4.006 ; datapath:Unit1|reg_file:U2|tmp_rf[2][7]     ; datapath:Unit1|reg_file:U2|RFr2[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.071     ; 4.933      ;
; -4.005 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.563      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.995 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.722     ; 3.261      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.984 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.719     ; 3.253      ;
; -3.965 ; datapath:Unit1|reg_file:U2|tmp_rf[4][15]    ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.215     ; 4.526      ;
; -3.953 ; datapath:Unit1|reg_file:U2|tmp_rf[9][8]     ; datapath:Unit1|reg_file:U2|RFr1[8]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.219     ; 4.510      ;
; -3.951 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.509      ;
; -3.940 ; datapath:Unit1|reg_file:U2|tmp_rf[9][4]     ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.228     ; 4.488      ;
; -3.939 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.497      ;
; -3.929 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[6]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.218     ; 4.487      ;
; -3.918 ; datapath:Unit1|reg_file:U2|tmp_rf[4][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.221     ; 4.473      ;
; -3.913 ; datapath:Unit1|reg_file:U2|tmp_rf[4][0]     ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.221     ; 4.468      ;
; -3.900 ; datapath:Unit1|reg_file:U2|tmp_rf[5][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.226     ; 4.450      ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                 ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.179 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.651      ; 5.803      ;
; -4.172 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.652      ; 5.797      ;
; -4.160 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.650      ; 5.783      ;
; -4.155 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.650      ; 5.778      ;
; -4.153 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.651      ; 5.777      ;
; -4.151 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.651      ; 5.775      ;
; -4.138 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.652      ; 5.763      ;
; -4.131 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.650      ; 5.754      ;
; -4.127 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.650      ; 5.750      ;
; -4.122 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.650      ; 5.745      ;
; -4.110 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.738      ;
; -4.108 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.739      ;
; -4.107 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.652      ; 5.732      ;
; -4.103 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.732      ;
; -4.091 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.654      ; 5.718      ;
; -4.091 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.657      ; 5.718      ;
; -4.086 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.657      ; 5.713      ;
; -4.084 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.712      ;
; -4.082 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.710      ;
; -4.069 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.698      ;
; -4.062 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.657      ; 5.689      ;
; -4.058 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.657      ; 5.685      ;
; -4.053 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.657      ; 5.680      ;
; -4.049 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.677      ;
; -4.047 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.678      ;
; -4.042 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.660      ; 5.671      ;
; -4.041 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.703      ;
; -4.039 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.665      ; 5.674      ;
; -4.038 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.667      ;
; -4.034 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.720      ; 5.731      ;
; -4.034 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.697      ;
; -4.030 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.687      ; 5.683      ;
; -4.030 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.657      ;
; -4.029 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.690      ;
; -4.027 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.721      ; 5.725      ;
; -4.025 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.652      ;
; -4.023 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.651      ;
; -4.023 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.688      ; 5.677      ;
; -4.022 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.661      ; 5.653      ;
; -4.022 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.691      ; 5.683      ;
; -4.022 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.694      ; 5.684      ;
; -4.021 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.659      ; 5.649      ;
; -4.017 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.691      ; 5.678      ;
; -4.015 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.677      ;
; -4.015 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.719      ; 5.711      ;
; -4.013 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.675      ;
; -4.011 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.686      ; 5.663      ;
; -4.010 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.719      ; 5.706      ;
; -4.010 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.670      ;
; -4.008 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.660      ; 5.637      ;
; -4.008 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.720      ; 5.705      ;
; -4.006 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.720      ; 5.703      ;
; -4.006 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.686      ; 5.658      ;
; -4.005 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.665      ;
; -4.004 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.687      ; 5.657      ;
; -4.003 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.664      ;
; -4.002 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.687      ; 5.655      ;
; -4.001 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.628      ;
; -4.001 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.662      ;
; -4.000 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.663      ;
; -3.997 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.624      ;
; -3.993 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.691      ; 5.654      ;
; -3.993 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.721      ; 5.691      ;
; -3.992 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.658      ; 5.619      ;
; -3.989 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.691      ; 5.650      ;
; -3.989 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.688      ; 5.643      ;
; -3.988 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.694      ; 5.650      ;
; -3.986 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.719      ; 5.682      ;
; -3.984 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.691      ; 5.645      ;
; -3.982 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.719      ; 5.678      ;
; -3.982 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.686      ; 5.634      ;
; -3.981 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.641      ;
; -3.978 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.665      ; 5.613      ;
; -3.978 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.666      ; 5.613      ;
; -3.978 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.686      ; 5.630      ;
; -3.977 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.660      ; 5.606      ;
; -3.977 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.719      ; 5.673      ;
; -3.977 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.637      ;
; -3.973 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.686      ; 5.625      ;
; -3.972 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.692      ; 5.632      ;
; -3.970 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.699      ; 5.639      ;
; -3.969 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.693      ; 5.632      ;
; -3.963 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.727      ; 5.667      ;
; -3.962 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.721      ; 5.660      ;
; -3.961 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.662      ; 5.592      ;
; -3.959 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.694      ; 5.619      ;
; -3.958 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.688      ; 5.612      ;
; -3.958 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.700      ; 5.626      ;
; -3.957 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.694      ; 5.619      ;
; -3.953 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.695      ; 5.618      ;
; -3.949 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.535      ; 5.585      ;
; -3.946 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.723      ; 5.646      ;
; -3.942 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.690      ; 5.598      ;
; -3.942 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.536      ; 5.579      ;
; -3.941 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.696      ; 5.605      ;
; -3.930 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.534      ; 5.565      ;
; -3.927 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.515      ; 5.538      ;
; -3.925 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.534      ; 5.560      ;
; -3.923 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.535      ; 5.559      ;
; -3.921 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.535      ; 5.557      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.651 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.771      ; 1.561      ;
; -1.616 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.545      ; 1.738      ;
; -1.473 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.538      ; 1.585      ;
; -1.431 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.780      ; 1.522      ;
; -1.334 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.694      ; 1.472      ;
; -1.305 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.741      ; 1.483      ;
; -1.255 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.532      ; 1.350      ;
; -1.225 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.547      ; 1.360      ;
; -1.147 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.832      ; 1.268      ;
; -1.114 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.709      ; 1.243      ;
; -1.105 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.824      ; 1.244      ;
; -1.091 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.710      ; 1.215      ;
; -1.089 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.701      ; 1.217      ;
; -1.073 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.711      ; 1.240      ;
; -0.767 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.713      ; 0.926      ;
; -0.765 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.711      ; 0.924      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                                   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.844 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 3.072      ; 0.676      ;
; -2.819 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 3.047      ; 0.676      ;
; -2.351 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 3.072      ; 0.669      ;
; -2.326 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 3.047      ; 0.669      ;
; -0.155 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.069      ; 3.100      ;
; -0.153 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.069      ; 3.102      ;
; -0.055 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.186      ;
; -0.053 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.188      ;
; -0.020 ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.221      ;
; 0.052  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.303      ;
; 0.053  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.304      ;
; 0.059  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.310      ;
; 0.064  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.315      ;
; 0.064  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.315      ;
; 0.071  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.322      ;
; 0.207  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.051      ; 3.444      ;
; 0.221  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.472      ;
; 0.221  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.472      ;
; 0.221  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.472      ;
; 0.221  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.472      ;
; 0.221  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 3.472      ;
; 0.249  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.490      ;
; 0.249  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.490      ;
; 0.249  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.055      ; 3.490      ;
; 0.327  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.051      ; 3.564      ;
; 0.327  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.051      ; 3.564      ;
; 0.327  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.051      ; 3.564      ;
; 0.327  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.051      ; 3.564      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.417  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.069      ; 3.192      ;
; 0.417  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.069      ; 3.192      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.444  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.710      ;
; 0.522  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.283      ;
; 0.535  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.296      ;
; 0.562  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.323      ;
; 0.572  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.343      ;
; 0.572  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.343      ;
; 0.584  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.445      ; 1.251      ;
; 0.591  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.856      ;
; 0.602  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.867      ;
; 0.604  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.375      ;
; 0.605  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.376      ;
; 0.609  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.380      ;
; 0.609  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.380      ;
; 0.624  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa           ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.889      ;
; 0.626  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.451      ; 1.299      ;
; 0.631  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.896      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.669  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.935      ;
; 0.683  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.949      ;
; 0.710  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.481      ;
; 0.710  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.481      ;
; 0.710  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.481      ;
; 0.710  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.481      ;
; 0.710  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.065      ; 3.481      ;
; 0.720  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 0.985      ;
; 0.737  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST     ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.002      ;
; 0.771  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.051      ; 3.528      ;
; 0.789  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.054      ;
; 0.792  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa          ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.057      ;
; 0.792  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.553      ;
; 0.792  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.553      ;
; 0.792  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 3.055      ; 3.553      ;
; 0.825  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.091      ;
; 0.836  ; ctrl_unit:Unit0|controller:U0|state.S_INIT           ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.102      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                       ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.644 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.668      ; 2.256      ;
; -2.224 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.644      ; 2.652      ;
; -2.168 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.667      ; 2.731      ;
; -2.157 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.859      ; 2.934      ;
; -2.104 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.668      ; 2.316      ;
; -1.905 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.673      ; 3.000      ;
; -1.902 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.675      ; 3.005      ;
; -1.845 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.644      ; 3.031      ;
; -1.824 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.675      ; 3.083      ;
; -1.719 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.644      ; 2.677      ;
; -1.684 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.823      ; 3.371      ;
; -1.645 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.667      ; 2.774      ;
; -1.630 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.859      ; 2.981      ;
; -1.607 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.676      ; 3.301      ;
; -1.566 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.675      ; 3.341      ;
; -1.512 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.674      ; 3.394      ;
; -1.389 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.669      ; 3.512      ;
; -1.335 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.673      ; 3.090      ;
; -1.330 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.675      ; 3.097      ;
; -1.323 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.644      ; 3.073      ;
; -1.296 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.675      ; 3.131      ;
; -1.258 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.673      ; 3.647      ;
; -1.165 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.823      ; 3.410      ;
; -1.071 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.676      ; 3.357      ;
; -1.066 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.669      ; 3.835      ;
; -1.053 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.675      ; 3.374      ;
; -1.030 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.676      ; 3.878      ;
; -0.947 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.674      ; 3.479      ;
; -0.868 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.669      ; 3.553      ;
; -0.724 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.673      ; 3.701      ;
; -0.689 ; datapath:Unit1|reg_file:U2|RFr2[13]        ; datapath:Unit1|alu:U3|alu_tmp[13]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.904      ; 1.245      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.669      ; 3.889      ;
; -0.472 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.676      ; 3.956      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.420 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.776      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.254 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.229      ; 2.005      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.233 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.166      ; 1.963      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.230 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.168      ; 1.968      ;
; -0.220 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.165      ; 1.975      ;
; -0.220 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.165      ; 1.975      ;
; -0.220 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.165      ; 1.975      ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.357 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.988      ; 0.875      ;
; 0.357 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.991      ; 0.878      ;
; 0.529 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.113      ; 1.172      ;
; 0.541 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.122      ; 1.193      ;
; 0.636 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.987      ; 1.153      ;
; 0.641 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.978      ; 1.149      ;
; 0.662 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.986      ; 1.178      ;
; 0.663 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.988      ; 1.181      ;
; 0.835 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.019      ; 1.384      ;
; 0.840 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.067      ; 1.437      ;
; 0.872 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.058      ; 1.460      ;
; 0.875 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.971      ; 1.376      ;
; 0.961 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.818      ; 1.309      ;
; 0.971 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.802      ; 1.303      ;
; 1.172 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.808      ; 1.510      ;
; 1.323 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.816      ; 1.669      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
; -0.661 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.079     ; 1.580      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
; 1.187 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.454      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                              ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datac        ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datac         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datac         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datac        ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datac         ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datab         ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datac        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datac         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datac        ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datac         ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datab         ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.624 ; 0.699 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.254 ; 1.334 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.155 ; 0.063 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.226 ; 0.174 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.977  ; 9.856  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.051  ; 9.133  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.977  ; 9.856  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.548  ; 9.588  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.613  ; 9.642  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 12.083 ; 12.054 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.306  ; 9.398  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.306  ; 9.398  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.148  ; 9.263  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.573  ; 8.732  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.608  ; 8.588  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.118  ; 9.059  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 11.044 ; 10.926 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.938  ; 7.989  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 11.044 ; 10.926 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.555  ; 9.648  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.253  ; 9.344  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.763  ; 8.756  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 10.498 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 10.498 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.870  ; 9.786  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.497  ; 9.555  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.827  ; 8.879  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.497  ; 9.555  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.469  ; 8.482  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.997  ; 8.930  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 10.067 ; 9.999  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.219 ; 13.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 12.884 ; 12.764 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 11.406 ; 11.295 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 13.219 ; 13.176 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.486 ; 11.511 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.247 ; 11.298 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.231 ; 11.167 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 12.967 ; 13.045 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.276 ; 11.365 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.556 ; 10.647 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.632 ; 12.613 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 13.158 ; 13.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 10.813 ; 10.808 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.975  ; 9.959  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 11.189 ; 11.193 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 12.522 ; 12.402 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 10.436 ; 10.310 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 10.668 ; 10.700 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 10.668 ; 10.700 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.262  ; 9.200  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.566  ; 8.576  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.191  ; 8.227  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.793  ; 9.735  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.286  ; 4.428  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.256  ; 4.398  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 11.904 ; 11.777 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 10.213 ; 10.218 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 10.605 ; 10.668 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 9.675  ; 9.736  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 10.183 ; 10.304 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.111  ; 9.087  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 10.581 ; 10.535 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.532 ; 10.463 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.984  ; 8.975  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 10.482 ; 10.343 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 11.904 ; 11.777 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.985  ; 9.007  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 9.327  ; 9.327  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.951  ; 9.854  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 9.870  ; 9.877  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 9.149  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 9.118  ; 9.132  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.652 ; 13.724 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.914 ; 12.794 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.456 ; 11.345 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 13.127 ; 13.081 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.466 ; 11.491 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 11.207 ; 11.258 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 11.221 ; 11.157 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 13.320 ; 13.387 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.272 ; 11.362 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.536 ; 10.627 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 13.197 ; 13.152 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 13.652 ; 13.724 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 11.094 ; 11.058 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.142  ; 9.178  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.156 ; 11.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.879  ; 8.989  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.417  ; 8.402  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 11.156 ; 11.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.120  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 10.761 ; 11.028 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.910  ; 8.923  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.520  ; 9.594  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.855  ; 7.874  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.762  ; 8.877  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 9.190  ; 9.099  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.811  ; 9.815  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.915  ; 8.955  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.862  ; 7.904  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 10.324 ; 10.487 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.925  ; 9.016  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.935  ; 8.952  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 11.894 ; 11.767 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.940  ; 9.967  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.530  ; 9.476  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 9.665  ; 9.726  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 9.863  ; 9.992  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.068  ; 9.044  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.722 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.522 ; 10.453 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 9.004  ; 8.995  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.958 ; 10.793 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 11.894 ; 11.767 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.985  ; 9.007  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 9.327  ; 9.327  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.479 ; 11.473 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 9.880  ; 9.887  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 9.169  ; 9.206  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 9.106  ; 9.119  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.286  ; 4.428  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.256  ; 4.398  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.001  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.001  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.811 ; 12.727 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.744 ; 11.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.951 ; 11.012 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.261 ; 11.379 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.236 ; 10.285 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.410 ; 10.476 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.930 ; 10.793 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.345 ; 10.329 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.004 ; 9.936  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.454 ; 11.350 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.039 ; 10.013 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.744 ; 11.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.111 ; 11.169 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.121 ; 11.293 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.335 ; 11.300 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.575 ; 11.523 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.074 ; 11.147 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.255 ; 11.311 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.080  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.080  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.923 ; 13.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.460 ; 12.357 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.490 ; 11.381 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.600 ; 12.556 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.642 ; 10.669 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.660 ; 10.758 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.473 ; 10.510 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.145 ; 12.257 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.542 ; 10.689 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.459 ; 11.541 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.923 ; 13.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.157 ; 13.237 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.707 ; 10.685 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.823 ; 10.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.786 ; 10.774 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.636  ; 9.560  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.606 ; 10.515 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.231 ; 10.157 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.451 ; 10.329 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.838  ; 9.918  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.823 ; 10.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.638  ; 9.575  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 14.488 ; 14.394 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.490 ; 12.387 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.540 ; 11.431 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.508 ; 12.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.622 ; 10.649 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.620 ; 10.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.463 ; 10.500 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.498 ; 12.599 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.538 ; 10.686 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.439 ; 11.521 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 14.488 ; 14.394 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.651 ; 13.703 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.988 ; 10.935 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 8.736  ; 8.813  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 8.736  ; 8.813  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.624  ; 9.506  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.211  ; 9.249  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.274  ; 9.301  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.648 ; 11.618 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 8.275  ; 8.291  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.982  ; 9.068  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.828  ; 8.937  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.275  ; 8.427  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.311  ; 8.291  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.799  ; 8.742  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 7.665  ; 7.713  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.665  ; 7.713  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 10.648 ; 10.533 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.219  ; 9.306  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.929  ; 9.014  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.459  ; 8.451  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.524  ; 9.441  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 10.174 ; 10.192 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.524  ; 9.441  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 8.177  ; 8.188  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.518  ; 8.567  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.165  ; 9.219  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.177  ; 8.188  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.683  ; 8.617  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.711  ; 9.644  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 8.814  ; 8.788  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.916 ; 10.855 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.344 ; 10.238 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.245 ; 11.240 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 9.981  ; 10.000 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.977  ; 10.027 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 9.624  ; 9.632  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.878 ; 10.921 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 9.242  ; 9.297  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.235  ; 9.218  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 9.964  ; 10.015 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.123 ; 11.228 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.817  ; 9.749  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.814  ; 8.788  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 9.640  ; 9.588  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.951 ; 10.846 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.522  ; 9.428  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 7.911  ; 7.944  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 10.341 ; 10.374 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.941  ; 8.879  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.272  ; 8.279  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 7.911  ; 7.944  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.449  ; 9.392  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.170  ; 4.309  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.140  ; 4.279  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 8.692  ; 8.682  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 9.874  ; 9.877  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 10.302 ; 10.365 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 9.357  ; 9.414  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 9.843  ; 9.958  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 8.813  ; 8.790  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 10.225 ; 10.180 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.178 ; 10.109 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.692  ; 8.682  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 10.129 ; 9.995  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 11.497 ; 11.373 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.692  ; 8.712  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 9.020  ; 9.020  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.620  ; 9.527  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 9.542  ; 9.547  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.850  ; 8.885  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.823  ; 8.834  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 9.215  ; 9.198  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.946 ; 10.885 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.394 ; 10.288 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.153 ; 11.145 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 9.961  ; 9.980  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.937  ; 9.987  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 9.614  ; 9.622  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 11.216 ; 11.251 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 9.238  ; 9.293  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.215  ; 9.198  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 10.507 ; 10.533 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 11.597 ; 11.676 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 10.087 ; 9.989  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.823  ; 8.856  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 7.587  ; 7.603  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.569  ; 8.674  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.126  ; 8.109  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 10.810 ; 10.786 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.801  ; 8.863  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 10.430 ; 10.689 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.601  ; 8.611  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.187  ; 9.256  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.587  ; 7.603  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.459  ; 8.568  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.868  ; 8.780  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.466  ; 9.468  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.606  ; 8.642  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.594  ; 7.633  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.955  ; 10.111 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.614  ; 8.700  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.625  ; 8.640  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 8.692  ; 8.702  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.611  ; 9.635  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.216  ; 9.163  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 9.347  ; 9.404  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 9.534  ; 9.658  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 8.771  ; 8.748  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.359 ; 10.340 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.168 ; 10.099 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.712  ; 8.702  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.585 ; 10.426 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 11.487 ; 11.363 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.692  ; 8.712  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 9.020  ; 9.020  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.135 ; 11.133 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 9.552  ; 9.557  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 8.870  ; 8.905  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 8.810  ; 8.821  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.170  ; 4.309  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.140  ; 4.279  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.781  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.781  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.263 ; 10.206 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.615  ; 9.549  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.525 ; 10.582 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.824 ; 10.936 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.840  ; 9.886  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.008 ; 10.070 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.506 ; 10.373 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.943  ; 9.927  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.615  ; 9.549  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.009 ; 10.908 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.652  ; 9.625  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.287 ; 11.334 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.680 ; 10.735 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.684 ; 10.848 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.893 ; 10.858 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.127 ; 11.075 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.646 ; 10.715 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.816 ; 10.869 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.856  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.856  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.959  ; 9.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.831 ; 11.714 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.340 ; 10.309 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.749 ; 11.684 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.959  ; 9.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.256 ; 10.351 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.075 ; 10.110 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.606 ; 11.706 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.068 ; 10.189 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.909 ; 10.986 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.350 ; 13.284 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.654 ; 12.729 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.302 ; 10.279 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.269  ; 9.195  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.375 ; 10.361 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.269  ; 9.195  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.207 ; 10.117 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.847  ; 9.773  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.058 ; 9.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.463  ; 9.539  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.409 ; 10.516 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.277  ; 9.216  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.939  ; 9.919  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.861 ; 11.744 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.390 ; 10.359 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.657 ; 11.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.939  ; 9.919  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.216 ; 10.311 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.065 ; 10.100 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.944 ; 12.036 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.064 ; 10.185 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.889 ; 10.966 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.893 ; 13.802 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.128 ; 13.177 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.572 ; 10.519 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.620  ; 8.543  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.532 ; 10.435 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.092  ; 8.995  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.086  ; 8.989  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.620  ; 8.543  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.371  ; 9.294  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.620  ; 8.543  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.116 ; 10.019 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.532 ; 10.435 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.371  ; 9.294  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.203  ; 9.106  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.531  ; 9.454  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.148  ; 9.071  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.216 ; 10.233 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.782 ; 10.685 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.936  ; 8.859  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.532 ; 10.435 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.329  ; 8.252  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.132 ; 10.035 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.750  ; 8.653  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.745  ; 8.648  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.329  ; 8.252  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.050  ; 8.973  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.329  ; 8.252  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.733  ; 9.636  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.132 ; 10.035 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.050  ; 8.973  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.857  ; 8.760  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.203  ; 9.126  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.837  ; 8.760  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.912  ; 9.929  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.372 ; 10.275 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.633  ; 8.556  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.132 ; 10.035 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.620     ; 8.697     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.583    ; 10.680    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.024     ; 9.121     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.018     ; 9.115     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.620     ; 8.697     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.397     ; 9.474     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.620     ; 8.697     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.215    ; 10.312    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.583    ; 10.680    ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.397     ; 9.474     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.184     ; 9.281     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.561     ; 9.638     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.146     ; 9.223     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.302    ; 10.285    ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.910    ; 11.007    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.928     ; 9.005     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.583    ; 10.680    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.327     ; 8.404     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.178    ; 10.275    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.681     ; 8.778     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.675     ; 8.772     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.327     ; 8.404     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.072     ; 9.149     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.327     ; 8.404     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.824     ; 9.921     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.178    ; 10.275    ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.072     ; 9.149     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.835     ; 8.932     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.229     ; 9.306     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.831     ; 8.908     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.996     ; 9.979     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.492    ; 10.589    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.622     ; 8.699     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.178    ; 10.275    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                   ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 205.63 MHz ; 205.63 MHz      ; cpu_clk                                    ;                         ;
; 318.47 MHz ; 216.17 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.863 ; -1092.623     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.763 ; -105.885      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.549 ; -18.500       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -2.591 ; -5.370        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -2.303 ; -25.179       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.428  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.505 ; -8.080             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.082 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -598.705      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.325  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.429  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                          ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -3.863 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.447      ;
; -3.863 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.447      ;
; -3.837 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.421      ;
; -3.810 ; datapath:Unit1|reg_file:U2|tmp_rf[9][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.208     ; 4.393      ;
; -3.792 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.376      ;
; -3.786 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.370      ;
; -3.772 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.356      ;
; -3.755 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.339      ;
; -3.732 ; datapath:Unit1|reg_file:U2|tmp_rf[5][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.214     ; 4.309      ;
; -3.731 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[11] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.315      ;
; -3.730 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.314      ;
; -3.724 ; datapath:Unit1|reg_file:U2|tmp_rf[6][15]    ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.205     ; 4.310      ;
; -3.719 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.303      ;
; -3.716 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[3]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.300      ;
; -3.705 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.289      ;
; -3.703 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.287      ;
; -3.698 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.214     ; 4.275      ;
; -3.693 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[13] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.277      ;
; -3.691 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.275      ;
; -3.685 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.269      ;
; -3.683 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.267      ;
; -3.681 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.265      ;
; -3.673 ; datapath:Unit1|reg_file:U2|tmp_rf[6][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.215     ; 4.249      ;
; -3.661 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[1]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.245      ;
; -3.625 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.209      ;
; -3.608 ; datapath:Unit1|reg_file:U2|tmp_rf[2][7]     ; datapath:Unit1|reg_file:U2|RFr2[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.064     ; 4.543      ;
; -3.596 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.180      ;
; -3.588 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.172      ;
; -3.587 ; datapath:Unit1|reg_file:U2|tmp_rf[9][4]     ; datapath:Unit1|reg_file:U2|RFr1[4]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.216     ; 4.162      ;
; -3.576 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.160      ;
; -3.572 ; datapath:Unit1|reg_file:U2|tmp_rf[4][15]    ; datapath:Unit1|reg_file:U2|RFr1[15] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.203     ; 4.160      ;
; -3.552 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[6]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.136      ;
; -3.550 ; datapath:Unit1|reg_file:U2|tmp_rf[9][12]    ; datapath:Unit1|reg_file:U2|RFr1[12] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.208     ; 4.133      ;
; -3.546 ; datapath:Unit1|reg_file:U2|tmp_rf[4][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.211     ; 4.126      ;
; -3.545 ; datapath:Unit1|reg_file:U2|tmp_rf[4][0]     ; datapath:Unit1|reg_file:U2|RFr1[0]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.210     ; 4.126      ;
; -3.545 ; datapath:Unit1|reg_file:U2|tmp_rf[9][8]     ; datapath:Unit1|reg_file:U2|RFr1[8]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.208     ; 4.128      ;
; -3.540 ; datapath:Unit1|reg_file:U2|tmp_rf[5][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.214     ; 4.117      ;
; -3.538 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[1]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.122      ;
; -3.527 ; datapath:Unit1|reg_file:U2|tmp_rf[10][6]    ; datapath:Unit1|reg_file:U2|RFr1[6]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.214     ; 4.104      ;
; -3.524 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[9]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.207     ; 4.108      ;
; -3.523 ; datapath:Unit1|reg_file:U2|tmp_rf[1][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.208     ; 4.106      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.517 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.487     ; 3.019      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.516 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.481     ; 3.024      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.503 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.489     ; 3.003      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
; -3.491 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.486     ; 2.994      ;
+--------+---------------------------------------------+-------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -3.763 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.259      ;
; -3.756 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.252      ;
; -3.748 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.244      ;
; -3.747 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.243      ;
; -3.746 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.427      ; 5.240      ;
; -3.739 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.427      ; 5.233      ;
; -3.725 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.221      ;
; -3.722 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.427      ; 5.216      ;
; -3.714 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.427      ; 5.208      ;
; -3.711 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.427      ; 5.205      ;
; -3.705 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.434      ; 5.206      ;
; -3.697 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.199      ;
; -3.697 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.429      ; 5.193      ;
; -3.693 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.430      ; 5.190      ;
; -3.690 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.192      ;
; -3.682 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.184      ;
; -3.681 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.183      ;
; -3.680 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.435      ; 5.180      ;
; -3.673 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.435      ; 5.173      ;
; -3.662 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.434      ; 5.163      ;
; -3.659 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.161      ;
; -3.656 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.435      ; 5.156      ;
; -3.650 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.153      ;
; -3.648 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.435      ; 5.148      ;
; -3.645 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.435      ; 5.145      ;
; -3.643 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.146      ;
; -3.639 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.442      ; 5.146      ;
; -3.637 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.168      ;
; -3.637 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.158      ;
; -3.635 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.138      ;
; -3.634 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.137      ;
; -3.633 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.436      ; 5.134      ;
; -3.631 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.437      ; 5.133      ;
; -3.630 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.161      ;
; -3.630 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.151      ;
; -3.627 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.188      ;
; -3.627 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.130      ;
; -3.626 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.154      ;
; -3.626 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.436      ; 5.127      ;
; -3.622 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.153      ;
; -3.622 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.143      ;
; -3.621 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.152      ;
; -3.621 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.142      ;
; -3.620 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.464      ; 5.149      ;
; -3.620 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.459      ; 5.139      ;
; -3.620 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.181      ;
; -3.619 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.147      ;
; -3.613 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.464      ; 5.142      ;
; -3.613 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.459      ; 5.132      ;
; -3.612 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.115      ;
; -3.612 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.173      ;
; -3.611 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.172      ;
; -3.611 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.139      ;
; -3.610 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.489      ; 5.169      ;
; -3.610 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.138      ;
; -3.609 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.436      ; 5.110      ;
; -3.609 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.463      ; 5.135      ;
; -3.603 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.489      ; 5.162      ;
; -3.602 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.463      ; 5.128      ;
; -3.601 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.436      ; 5.102      ;
; -3.599 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.130      ;
; -3.599 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.120      ;
; -3.598 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.436      ; 5.099      ;
; -3.596 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.442      ; 5.103      ;
; -3.596 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.464      ; 5.125      ;
; -3.596 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.459      ; 5.115      ;
; -3.592 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.443      ; 5.100      ;
; -3.589 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.150      ;
; -3.588 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.464      ; 5.117      ;
; -3.588 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.459      ; 5.107      ;
; -3.588 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.116      ;
; -3.586 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.489      ; 5.145      ;
; -3.585 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.464      ; 5.114      ;
; -3.585 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.459      ; 5.104      ;
; -3.585 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.463      ; 5.111      ;
; -3.584 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.438      ; 5.087      ;
; -3.580 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.439      ; 5.084      ;
; -3.579 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.471      ; 5.115      ;
; -3.579 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.105      ;
; -3.578 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.489      ; 5.137      ;
; -3.577 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.463      ; 5.103      ;
; -3.575 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.489      ; 5.134      ;
; -3.574 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.463      ; 5.100      ;
; -3.571 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.102      ;
; -3.571 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.461      ; 5.092      ;
; -3.569 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.496      ; 5.135      ;
; -3.568 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.470      ; 5.101      ;
; -3.567 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.467      ; 5.099      ;
; -3.567 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.462      ; 5.089      ;
; -3.561 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.491      ; 5.122      ;
; -3.560 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.465      ; 5.088      ;
; -3.557 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.492      ; 5.119      ;
; -3.556 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.085      ;
; -3.549 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.443      ; 5.057      ;
; -3.541 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.325      ; 5.048      ;
; -3.536 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.471      ; 5.072      ;
; -3.536 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.466      ; 5.062      ;
; -3.534 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.325      ; 5.041      ;
; -3.528 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.305      ; 5.013      ;
; -3.526 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.496      ; 5.092      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.549 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.624      ; 1.445      ;
; -1.520 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.425      ; 1.606      ;
; -1.391 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.420      ; 1.470      ;
; -1.359 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.632      ; 1.411      ;
; -1.261 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.564      ; 1.366      ;
; -1.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.600      ; 1.374      ;
; -1.196 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.408      ; 1.254      ;
; -1.163 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.423      ; 1.257      ;
; -1.094 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.676      ; 1.173      ;
; -1.068 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.568      ; 1.155      ;
; -1.061 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.668      ; 1.152      ;
; -1.048 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.569      ; 1.132      ;
; -1.034 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.570      ; 1.154      ;
; -1.034 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.564      ; 1.125      ;
; -0.741 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.571      ; 0.855      ;
; -0.741 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.574      ; 0.857      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                                                   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.591 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 2.789      ; 0.612      ;
; -2.564 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl               ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 2.762      ; 0.612      ;
; -2.106 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 2.789      ; 0.597      ;
; -2.079 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl               ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 2.762      ; 0.597      ;
; -0.104 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 2.851      ;
; -0.103 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 2.852      ;
; -0.004 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 2.937      ;
; -0.004 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 2.937      ;
; 0.029  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 2.970      ;
; 0.067  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.020      ;
; 0.067  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.020      ;
; 0.084  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.037      ;
; 0.085  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.038      ;
; 0.091  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.044      ;
; 0.098  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.051      ;
; 0.207  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.767      ; 3.145      ;
; 0.224  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.177      ;
; 0.224  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.177      ;
; 0.224  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.177      ;
; 0.224  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.177      ;
; 0.224  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.177      ;
; 0.258  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.199      ;
; 0.258  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.199      ;
; 0.258  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.770      ; 3.199      ;
; 0.339  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.767      ; 3.277      ;
; 0.339  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.767      ; 3.277      ;
; 0.339  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.767      ; 3.277      ;
; 0.339  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.767      ; 3.277      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl              ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl              ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]              ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl              ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]              ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl              ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                 ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|state.S_HALT            ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[0]            ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[1]            ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[2]            ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[3]            ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.411  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.654      ;
; 0.489  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.784      ; 2.964      ;
; 0.490  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.784      ; 2.965      ;
; 0.535  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.400      ; 1.136      ;
; 0.546  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.788      ;
; 0.550  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.792      ;
; 0.570  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa            ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.812      ;
; 0.572  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.404      ; 1.177      ;
; 0.576  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.818      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.770      ; 3.061      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.612  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa     ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.854      ;
; 0.613  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.770      ; 3.074      ;
; 0.624  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.867      ;
; 0.634  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.770      ; 3.095      ;
; 0.645  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.118      ;
; 0.646  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.119      ;
; 0.658  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb         ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.900      ;
; 0.675  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.917      ;
; 0.677  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.150      ;
; 0.678  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.151      ;
; 0.682  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.155      ;
; 0.683  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.156      ;
; 0.732  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.974      ;
; 0.734  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa           ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.976      ;
; 0.756  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa           ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.998      ;
; 0.766  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa     ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.009      ;
; 0.775  ; ctrl_unit:Unit0|controller:U0|state.S_INIT            ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.018      ;
; 0.782  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.255      ;
; 0.782  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.255      ;
; 0.782  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.255      ;
; 0.782  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.255      ;
; 0.782  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.782      ; 3.255      ;
; 0.842  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.085      ;
; 0.842  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.085      ;
; 0.845  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                    ; cpu_clk     ; -0.500       ; 2.767      ; 3.303      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                        ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.303 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.164      ; 2.074      ;
; -1.915 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.163      ; 2.461      ;
; -1.902 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.144      ; 2.455      ;
; -1.842 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.339      ; 2.710      ;
; -1.813 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.164      ; 2.084      ;
; -1.612 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.170      ; 2.771      ;
; -1.607 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.171      ; 2.777      ;
; -1.567 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.146      ; 2.792      ;
; -1.567 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.172      ; 2.818      ;
; -1.469 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.305      ; 3.049      ;
; -1.456 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.144      ; 2.421      ;
; -1.412 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.172      ; 2.973      ;
; -1.412 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.163      ; 2.484      ;
; -1.395 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.339      ; 2.677      ;
; -1.327 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.171      ; 3.057      ;
; -1.327 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.170      ; 3.056      ;
; -1.137 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.168      ; 3.244      ;
; -1.133 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.170      ; 2.770      ;
; -1.129 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.171      ; 2.775      ;
; -1.111 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.170      ; 3.272      ;
; -1.108 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.146      ; 2.771      ;
; -1.086 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.172      ; 2.819      ;
; -0.983 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.305      ; 3.055      ;
; -0.926 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.165      ; 3.452      ;
; -0.904 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.173      ; 3.482      ;
; -0.882 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.172      ; 3.023      ;
; -0.871 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.171      ; 3.033      ;
; -0.783 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.170      ; 3.120      ;
; -0.703 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.168      ; 3.198      ;
; -0.608 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.170      ; 3.295      ;
; -0.543 ; datapath:Unit1|reg_file:U2|RFr2[13]        ; datapath:Unit1|alu:U3|alu_tmp[13]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.654      ; 1.141      ;
; -0.423 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.165      ; 3.475      ;
; -0.375 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.173      ; 3.531      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.345 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.580      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.193 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.948      ; 1.785      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.177 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.895      ; 1.748      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[4]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[5]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[6]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[7]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[8]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[9]         ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[10]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[11]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[12]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[13]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[14]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[15]        ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.898      ; 1.752      ;
; -0.160 ; datapath:Unit1|reg_file:U2|RFr1[0]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.894      ; 1.764      ;
; -0.160 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.894      ; 1.764      ;
; -0.160 ; datapath:Unit1|reg_file:U2|RFr1[2]         ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.894      ; 1.764      ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.428 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.822      ; 0.780      ;
; 0.428 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.824      ; 0.782      ;
; 0.592 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.928      ; 1.050      ;
; 0.602 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.936      ; 1.068      ;
; 0.681 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.819      ; 1.030      ;
; 0.687 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.814      ; 1.031      ;
; 0.702 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.818      ; 1.050      ;
; 0.705 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.820      ; 1.055      ;
; 0.855 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.851      ; 1.236      ;
; 0.867 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.891      ; 1.288      ;
; 0.887 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.814      ; 1.231      ;
; 0.897 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.882      ; 1.309      ;
; 0.979 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.667      ; 1.176      ;
; 0.986 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.653      ; 1.169      ;
; 1.160 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.665      ; 1.355      ;
; 1.296 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.670      ; 1.496      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
; -0.505 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.070     ; 1.434      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
; 1.082 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.074      ; 1.327      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                             ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                              ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datac         ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datac        ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datac         ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datab         ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datac        ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datac         ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datac        ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datac         ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.583 ; 0.737 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.167 ; 1.315 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.104 ; -0.009 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.162 ; 0.072  ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.138  ; 8.912  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 8.270  ; 8.228  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.138  ; 8.912  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.736  ; 8.580  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.794  ; 8.638  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.048 ; 10.817 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 8.460  ; 8.437  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.460  ; 8.437  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.302  ; 8.316  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 7.787  ; 7.838  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 7.803  ; 7.723  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.351  ; 8.127  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.073 ; 9.840  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.208  ; 7.172  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 10.073 ; 9.840  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 8.682  ; 8.654  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.408  ; 8.381  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.947  ; 7.864  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.544  ; 9.357  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.544  ; 9.357  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.974  ; 8.809  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 8.644  ; 8.582  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.044  ; 7.958  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 8.644  ; 8.582  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 7.682  ; 7.615  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.179  ; 8.034  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 9.173  ; 9.003  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 12.114 ; 11.896 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.829 ; 11.550 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.397 ; 10.183 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 12.114 ; 11.863 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 10.492 ; 10.380 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.284 ; 10.134 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.168 ; 10.069 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 11.902 ; 11.706 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 10.220 ; 10.203 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.628  ; 9.559  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.555 ; 11.306 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 12.074 ; 11.896 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.875  ; 9.694  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.144  ; 8.933  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.225 ; 10.051 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 11.390 ; 11.240 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.542  ; 9.292  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 9.665  ; 9.546  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 9.665  ; 9.546  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.439  ; 8.271  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 7.777  ; 7.706  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 7.430  ; 7.385  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 8.915  ; 8.766  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.879  ; 4.018  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.849  ; 3.988  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 10.857 ; 10.601 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 9.306  ; 9.159  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.599  ; 9.493  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 8.794  ; 8.732  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 9.301  ; 9.244  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 8.308  ; 8.135  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.700  ; 9.435  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 9.584  ; 9.409  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.136  ; 8.050  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.591  ; 9.275  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 10.857 ; 10.601 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.171  ; 8.075  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 8.489  ; 8.370  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.097  ; 8.841  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.958  ; 8.846  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.314  ; 8.242  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.258  ; 8.200  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 12.546 ; 12.310 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.859 ; 11.580 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.447 ; 10.233 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 12.008 ; 11.780 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 10.472 ; 10.360 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.244 ; 10.094 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.158 ; 10.059 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 12.234 ; 12.016 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 10.217 ; 10.200 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.608  ; 9.539  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 12.081 ; 11.789 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 12.546 ; 12.310 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 10.135 ; 9.916  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.315  ; 8.236  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 10.114 ; 9.940  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.102  ; 8.056  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 7.626  ; 7.546  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 10.114 ; 9.940  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.327  ; 8.230  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.731  ; 9.828  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.095  ; 8.019  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.665  ; 8.604  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.105  ; 7.065  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 7.952  ; 7.974  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.441  ; 8.149  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.928  ; 8.813  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.092  ; 8.043  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.153  ; 7.090  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.445  ; 9.414  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.096  ; 8.092  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.116  ; 8.050  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 10.847 ; 10.591 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.049  ; 8.933  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.686  ; 8.491  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 8.784  ; 8.722  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 9.002  ; 8.962  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 8.267  ; 8.096  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.808  ; 9.585  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.574  ; 9.399  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.156  ; 8.070  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.047 ; 9.675  ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 10.847 ; 10.591 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.171  ; 8.075  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 8.489  ; 8.370  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 10.418 ; 10.225 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.968  ; 8.856  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 8.334  ; 8.262  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 8.248  ; 8.186  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.879  ; 4.018  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.849  ; 3.988  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.466  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.466  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.596 ; 11.386 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.623 ; 10.535 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.905  ; 9.820  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.195 ; 10.154 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.233  ; 9.171  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.385  ; 9.346  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.878  ; 9.645  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.373  ; 9.199  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.053  ; 8.856  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.356 ; 10.145 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.044  ; 8.926  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.623 ; 10.535 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.038 ; 9.975  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.047 ; 10.070 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.297 ; 10.081 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.465 ; 10.317 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.015 ; 9.949  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.204 ; 10.078 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.415  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.415  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.652 ; 12.349 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.353 ; 11.027 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.396 ; 10.132 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.490 ; 11.239 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.597  ; 9.496  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.634  ; 9.575  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.434  ; 9.360  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.012 ; 10.925 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.508  ; 9.516  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.354 ; 10.285 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.652 ; 12.349 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.977 ; 11.810 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.668  ; 9.508  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.752  ; 9.733  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.724  ; 9.582  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.659  ; 8.500  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.571  ; 9.358  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.211  ; 9.058  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.420  ; 9.215  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.862  ; 8.819  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.752  ; 9.733  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.705  ; 8.512  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.178 ; 12.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.383 ; 11.057 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.446 ; 10.182 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.384 ; 11.156 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.577  ; 9.476  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.594  ; 9.535  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.424  ; 9.350  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.344 ; 11.235 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.505  ; 9.513  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.334 ; 10.265 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.178 ; 12.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.449 ; 12.224 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.928  ; 9.730  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 7.965  ; 7.924  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 7.965  ; 7.924  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 8.797  ; 8.580  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.413  ; 8.262  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.470  ; 8.319  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 10.632 ; 10.408 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 7.504  ; 7.440  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.149  ; 8.126  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 7.996  ; 8.008  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 7.504  ; 7.552  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 7.518  ; 7.440  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.045  ; 7.830  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 6.948  ; 6.912  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 6.948  ; 6.912  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.695  ; 9.470  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 8.360  ; 8.333  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.097  ; 8.070  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.655  ; 7.575  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.642  ; 8.483  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.233  ; 9.055  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.642  ; 8.483  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 7.401  ; 7.336  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.749  ; 7.666  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 8.325  ; 8.265  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 7.401  ; 7.336  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 7.877  ; 7.737  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 8.832  ; 8.668  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 8.028  ; 7.884  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.000 ; 9.730  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 9.398  ; 9.191  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.309 ; 10.054 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 9.059  ; 8.983  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.049  ; 9.034  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 8.755  ; 8.628  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 9.895  ; 9.840  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 8.415  ; 8.329  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 8.338  ; 8.292  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 9.061  ; 8.971  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 10.180 ; 10.061 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 8.887  ; 8.761  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.028  ; 7.884  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 8.722  ; 8.621  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.004 ; 9.738  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 8.658  ; 8.437  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 7.159  ; 7.115  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 9.350  ; 9.238  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.129  ; 7.966  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 7.493  ; 7.423  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 7.159  ; 7.115  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 8.584  ; 8.440  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.761  ; 3.896  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.731  ; 3.866  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 7.848  ; 7.766  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 8.974  ; 8.833  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.300  ; 9.201  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 8.481  ; 8.422  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 8.970  ; 8.915  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 8.016  ; 7.850  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.354  ; 9.099  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 9.239  ; 9.070  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 7.848  ; 7.766  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.248  ; 8.944  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 10.462 ; 10.217 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 7.885  ; 7.792  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 8.190  ; 8.076  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 8.775  ; 8.529  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 8.637  ; 8.530  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.023  ; 7.953  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 7.968  ; 7.912  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 8.318  ; 8.272  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.030 ; 9.760  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 9.448  ; 9.241  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 10.203 ; 9.971  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 9.039  ; 8.963  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.009  ; 8.994  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 8.745  ; 8.618  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.214 ; 10.137 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 8.411  ; 8.325  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 8.318  ; 8.272  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 9.567  ; 9.436  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.633 ; 10.459 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.137  ; 8.974  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.007  ; 7.931  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.846  ; 6.807  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.806  ; 7.760  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 7.345  ; 7.267  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.782  ; 9.617  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.022  ; 7.928  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.413  ; 9.508  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 7.797  ; 7.724  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.345  ; 8.285  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 6.846  ; 6.807  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 7.660  ; 7.681  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 8.131  ; 7.850  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.597  ; 8.485  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 7.794  ; 7.747  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 6.895  ; 6.833  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.094  ; 9.063  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 7.797  ; 7.792  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 7.818  ; 7.753  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 7.868  ; 7.786  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 8.725  ; 8.615  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.377  ; 8.190  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 8.471  ; 8.412  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 8.683  ; 8.644  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 7.977  ; 7.813  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.457  ; 9.243  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.229  ; 9.060  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 7.868  ; 7.786  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 9.685  ; 9.328  ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 10.452 ; 10.207 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 7.885  ; 7.792  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 8.190  ; 8.076  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 10.084 ; 9.902  ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 8.647  ; 8.540  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 8.043  ; 7.973  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 7.957  ; 7.898  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 3.761  ; 3.896  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 3.731  ; 3.866  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.250  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.250  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.214  ; 9.114  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 8.681  ; 8.500  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.508  ; 9.426  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.787  ; 9.747  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 8.860  ; 8.800  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.007  ; 8.969  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.479  ; 9.255  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 8.998  ; 8.830  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 8.691  ; 8.500  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.939  ; 9.735  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 8.681  ; 8.566  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.195 ; 10.110 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.634  ; 9.572  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.641  ; 9.662  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.884  ; 9.675  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.046 ; 9.902  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.613  ; 9.548  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.795  ; 9.673  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.201  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.201  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.967  ; 8.828  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.690 ; 10.415 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.303  ; 9.161  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.693 ; 10.387 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.967  ; 8.828  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.257  ; 9.198  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.060  ; 8.987  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.508 ; 10.421 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.065  ; 9.055  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.838  ; 9.770  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.115 ; 11.820 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.503 ; 11.341 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.285  ; 9.131  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.312  ; 8.159  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.337  ; 9.199  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.312  ; 8.159  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.193  ; 8.988  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.847  ; 8.700  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.049  ; 8.851  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.512  ; 8.469  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.363  ; 9.344  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.366  ; 8.179  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.947  ; 8.808  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.720 ; 10.445 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.353  ; 9.211  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.587 ; 10.304 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.947  ; 8.808  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.217  ; 9.158  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.050  ; 8.977  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.827 ; 10.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.061  ; 9.051  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.818  ; 9.750  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.621 ; 12.285 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.956 ; 11.739 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.535  ; 9.344  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.828 ; 7.740 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.609 ; 9.540 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.256 ; 8.187 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.251 ; 8.182 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.828 ; 7.740 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.531 ; 8.443 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 7.828 ; 7.740 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.212 ; 9.143 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.609 ; 9.540 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.531 ; 8.443 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.350 ; 8.281 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.691 ; 8.603 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.337 ; 8.249 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.218 ; 9.211 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.830 ; 9.761 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.121 ; 8.033 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.609 ; 9.540 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.563 ; 7.475 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.234 ; 9.165 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 7.936 ; 7.867 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.931 ; 7.862 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.563 ; 7.475 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.238 ; 8.150 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 7.563 ; 7.475 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.853 ; 8.784 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.234 ; 9.165 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.238 ; 8.150 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.026 ; 7.957 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.392 ; 8.304 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.052 ; 7.964 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.941 ; 8.934 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.447 ; 9.378 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 7.845 ; 7.757 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.234 ; 9.165 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.704     ; 7.792     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.479     ; 9.548     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.088     ; 8.157     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.081     ; 8.150     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.704     ; 7.792     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.404     ; 8.492     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 7.704     ; 7.792     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.153     ; 9.222     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.479     ; 9.548     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.404     ; 8.492     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.229     ; 8.298     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.544     ; 8.632     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.171     ; 8.259     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.160     ; 9.167     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.773     ; 9.842     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 7.982     ; 8.070     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.479     ; 9.548     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.441     ; 7.529     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.107     ; 9.176     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 7.772     ; 7.841     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.765     ; 7.834     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.441     ; 7.529     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.113     ; 8.201     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 7.441     ; 7.529     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.794     ; 8.863     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.107     ; 9.176     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.113     ; 8.201     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 7.907     ; 7.976     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.247     ; 8.335     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 7.889     ; 7.977     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.885     ; 8.892     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.390     ; 9.459     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 7.707     ; 7.795     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.107     ; 9.176     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -1.696 ; -458.726      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.495 ; -38.968       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -0.520 ; -4.737        ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.590 ; -21.398       ;
; cpu_clk                                    ; -1.556 ; -3.542        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.293  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.161 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.550 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -451.635      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.315  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.395  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.696 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]           ; datapath:Unit1|reg_file:U2|tmp_rf[14][0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.791     ; 1.382      ;
; -1.691 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]           ; datapath:Unit1|reg_file:U2|tmp_rf[12][0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.791     ; 1.377      ;
; -1.686 ; datapath:Unit1|reg_file:U2|tmp_rf[9][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.091     ; 2.467      ;
; -1.684 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]           ; datapath:Unit1|reg_file:U2|tmp_rf[1][0]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.789     ; 1.372      ;
; -1.684 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]           ; datapath:Unit1|reg_file:U2|tmp_rf[0][0]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.789     ; 1.372      ;
; -1.649 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.431      ;
; -1.642 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]           ; datapath:Unit1|reg_file:U2|tmp_rf[13][5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.825     ; 1.294      ;
; -1.637 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.819     ; 1.295      ;
; -1.636 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]           ; datapath:Unit1|reg_file:U2|tmp_rf[9][5]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.825     ; 1.288      ;
; -1.631 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.413      ;
; -1.622 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[11][6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.826     ; 1.273      ;
; -1.621 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]           ; datapath:Unit1|reg_file:U2|tmp_rf[13][1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.797     ; 1.301      ;
; -1.618 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.400      ;
; -1.616 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.398      ;
; -1.604 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[0][6]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.828     ; 1.253      ;
; -1.604 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[2][6]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.828     ; 1.253      ;
; -1.595 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[10][6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.815     ; 1.257      ;
; -1.584 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.366      ;
; -1.582 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.364      ;
; -1.581 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.363      ;
; -1.574 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.097     ; 2.349      ;
; -1.567 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]           ; datapath:Unit1|reg_file:U2|tmp_rf[12][3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.741     ; 1.303      ;
; -1.566 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]           ; datapath:Unit1|reg_file:U2|tmp_rf[14][3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.741     ; 1.302      ;
; -1.562 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]           ; datapath:Unit1|reg_file:U2|tmp_rf[8][7]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.766     ; 1.273      ;
; -1.562 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]           ; datapath:Unit1|reg_file:U2|tmp_rf[4][7]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.766     ; 1.273      ;
; -1.557 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.339      ;
; -1.557 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.339      ;
; -1.556 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.338      ;
; -1.554 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.336      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.553 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.953     ; 1.577      ;
; -1.550 ; datapath:Unit1|reg_file:U2|tmp_rf[6][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.099     ; 2.323      ;
; -1.550 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.332      ;
; -1.548 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[11]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.330      ;
; -1.548 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.330      ;
; -1.547 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]           ; datapath:Unit1|reg_file:U2|tmp_rf[9][7]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.769     ; 1.255      ;
; -1.547 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]           ; datapath:Unit1|reg_file:U2|tmp_rf[1][7]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.769     ; 1.255      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.547 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.957     ; 1.567      ;
; -1.546 ; datapath:Unit1|reg_file:U2|tmp_rf[5][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.098     ; 2.320      ;
; -1.545 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[12][6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.817     ; 1.205      ;
; -1.545 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; datapath:Unit1|reg_file:U2|tmp_rf[15][6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.817     ; 1.205      ;
; -1.544 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]           ; datapath:Unit1|reg_file:U2|tmp_rf[2][7]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.767     ; 1.254      ;
; -1.541 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]           ; datapath:Unit1|reg_file:U2|tmp_rf[8][0]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.787     ; 1.231      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.541 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.959     ; 1.559      ;
; -1.537 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.319      ;
; -1.536 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.090     ; 2.318      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
; -1.535 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -0.956     ; 1.556      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.495 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.889      ; 2.874      ;
; -1.486 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.887      ; 2.863      ;
; -1.485 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.888      ; 2.863      ;
; -1.484 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.889      ; 2.863      ;
; -1.483 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.889      ; 2.862      ;
; -1.481 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.887      ; 2.858      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.887      ; 2.847      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.888      ; 2.848      ;
; -1.469 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.887      ; 2.846      ;
; -1.466 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.887      ; 2.843      ;
; -1.451 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.898      ; 2.841      ;
; -1.451 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.888      ; 2.829      ;
; -1.444 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.890      ; 2.824      ;
; -1.443 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.897      ; 2.830      ;
; -1.442 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.896      ; 2.830      ;
; -1.441 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.897      ; 2.830      ;
; -1.440 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.898      ; 2.830      ;
; -1.439 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.898      ; 2.829      ;
; -1.437 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.896      ; 2.825      ;
; -1.426 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.896      ; 2.814      ;
; -1.426 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.897      ; 2.815      ;
; -1.425 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.896      ; 2.813      ;
; -1.422 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.896      ; 2.810      ;
; -1.411 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.897      ; 2.798      ;
; -1.407 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.897      ; 2.796      ;
; -1.405 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.918      ; 2.813      ;
; -1.401 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.921      ; 2.814      ;
; -1.400 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.791      ;
; -1.399 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.906      ; 2.797      ;
; -1.398 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.938      ; 2.828      ;
; -1.396 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.802      ;
; -1.395 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.901      ; 2.788      ;
; -1.395 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.917      ; 2.802      ;
; -1.394 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.918      ; 2.802      ;
; -1.393 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.918      ; 2.801      ;
; -1.392 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.803      ;
; -1.391 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.797      ;
; -1.391 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.920      ; 2.803      ;
; -1.390 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.921      ; 2.803      ;
; -1.389 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.921      ; 2.802      ;
; -1.389 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.936      ; 2.817      ;
; -1.388 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.915      ; 2.793      ;
; -1.388 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.937      ; 2.817      ;
; -1.387 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.798      ;
; -1.387 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.938      ; 2.817      ;
; -1.386 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.938      ; 2.816      ;
; -1.386 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.777      ;
; -1.385 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.900      ; 2.777      ;
; -1.384 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.936      ; 2.812      ;
; -1.384 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.901      ; 2.777      ;
; -1.383 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.901      ; 2.776      ;
; -1.381 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|alu_tmp[15]     ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.832      ; 2.688      ;
; -1.381 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.772      ;
; -1.380 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.786      ;
; -1.380 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.917      ; 2.787      ;
; -1.379 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.785      ;
; -1.379 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.913      ; 2.782      ;
; -1.378 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.914      ; 2.782      ;
; -1.377 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.915      ; 2.782      ;
; -1.376 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.782      ;
; -1.376 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.787      ;
; -1.376 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.920      ; 2.788      ;
; -1.376 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.915      ; 2.781      ;
; -1.375 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.786      ;
; -1.374 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.913      ; 2.777      ;
; -1.373 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.936      ; 2.801      ;
; -1.373 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.937      ; 2.802      ;
; -1.372 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.783      ;
; -1.372 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.936      ; 2.800      ;
; -1.370 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.761      ;
; -1.370 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.900      ; 2.762      ;
; -1.369 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.936      ; 2.797      ;
; -1.369 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.760      ;
; -1.367 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.906      ; 2.765      ;
; -1.366 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.899      ; 2.757      ;
; -1.363 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.913      ; 2.766      ;
; -1.363 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.914      ; 2.767      ;
; -1.362 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.913      ; 2.765      ;
; -1.361 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.917      ; 2.768      ;
; -1.359 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.913      ; 2.762      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.920      ; 2.769      ;
; -1.356 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|alu_tmp[15]     ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.834      ; 2.665      ;
; -1.354 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.919      ; 2.763      ;
; -1.354 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.937      ; 2.783      ;
; -1.353 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.926      ; 2.769      ;
; -1.352 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.853      ; 2.754      ;
; -1.351 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.900      ; 2.743      ;
; -1.350 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.922      ; 2.764      ;
; -1.349 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.929      ; 2.770      ;
; -1.347 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.939      ; 2.778      ;
; -1.346 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.946      ; 2.784      ;
; -1.344 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.902      ; 2.738      ;
; -1.344 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.914      ; 2.748      ;
; -1.343 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.909      ; 2.744      ;
; -1.343 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.851      ; 2.743      ;
; -1.342 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.852      ; 2.743      ;
; -1.341 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.853      ; 2.743      ;
; -1.340 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.853      ; 2.742      ;
; -1.338 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.851      ; 2.738      ;
; -1.337 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 0.916      ; 2.743      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.520 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.467      ; 0.806      ;
; -0.512 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.360      ; 0.909      ;
; -0.429 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.352      ; 0.817      ;
; -0.408 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.473      ; 0.793      ;
; -0.358 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.422      ; 0.754      ;
; -0.331 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.449      ; 0.754      ;
; -0.325 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.344      ; 0.698      ;
; -0.301 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.359      ; 0.703      ;
; -0.258 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.499      ; 0.655      ;
; -0.255 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.425      ; 0.642      ;
; -0.243 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.426      ; 0.629      ;
; -0.238 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.427      ; 0.646      ;
; -0.231 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.427      ; 0.626      ;
; -0.229 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.497      ; 0.640      ;
; -0.052 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.434      ; 0.462      ;
; -0.047 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.431      ; 0.458      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                              ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.590 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.528      ; 1.043      ;
; -1.394 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.516      ; 1.227      ;
; -1.368 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.527      ; 1.264      ;
; -1.349 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.617      ; 1.373      ;
; -1.251 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.532      ; 1.386      ;
; -1.248 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.533      ; 1.390      ;
; -1.222 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.519      ; 1.402      ;
; -1.201 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.535      ; 1.439      ;
; -1.133 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.534      ; 1.506      ;
; -1.117 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.591      ; 1.579      ;
; -1.101 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.534      ; 1.538      ;
; -1.052 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.533      ; 1.586      ;
; -1.035 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.528      ; 1.118      ;
; -1.010 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.529      ; 1.624      ;
; -0.903 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.532      ; 1.734      ;
; -0.857 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.529      ; 1.777      ;
; -0.842 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.527      ; 1.310      ;
; -0.826 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.516      ; 1.315      ;
; -0.815 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.535      ; 1.825      ;
; -0.748 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.617      ; 1.494      ;
; -0.632 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.519      ; 1.512      ;
; -0.627 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.535      ; 1.533      ;
; -0.612 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.532      ; 1.545      ;
; -0.609 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.533      ; 1.549      ;
; -0.601 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.534      ; 1.558      ;
; -0.559 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.591      ; 1.657      ;
; -0.531 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.533      ; 1.627      ;
; -0.503 ; datapath:Unit1|reg_file:U2|RFr2[13]              ; datapath:Unit1|alu:U3|alu_tmp[13]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.040      ; 0.567      ;
; -0.498 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.534      ; 1.661      ;
; -0.393 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.529      ; 1.761      ;
; -0.371 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.532      ; 1.786      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.352 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.839      ;
; -0.325 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.529      ; 1.829      ;
; -0.295 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.535      ; 1.865      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.272 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.192      ; 0.950      ;
; -0.269 ; datapath:Unit1|reg_file:U2|RFr1[14]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[14]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 0.938      ; 0.699      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.260 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.931      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.259 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.161      ; 0.932      ;
; -0.258 ; datapath:Unit1|reg_file:U2|RFr2[12]              ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 0.952      ; 0.724      ;
; -0.257 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.163      ; 0.936      ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                                                                   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.556 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 1.644      ; 0.307      ;
; -1.529 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl               ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 1.617      ; 0.307      ;
; -1.048 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 1.644      ; 0.315      ;
; -1.021 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl               ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 1.617      ; 0.315      ;
; -0.112 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 1.610      ;
; -0.112 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 1.610      ;
; -0.085 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.624      ;
; -0.079 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.630      ;
; -0.069 ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.640      ;
; 0.009  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.729      ;
; 0.011  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.731      ;
; 0.015  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.735      ;
; 0.026  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.746      ;
; 0.027  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.747      ;
; 0.035  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.755      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.820      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.820      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.820      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.820      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 1.820      ;
; 0.100  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.622      ; 1.806      ;
; 0.119  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.828      ;
; 0.119  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.828      ;
; 0.119  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.625      ; 1.828      ;
; 0.137  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.622      ; 1.843      ;
; 0.137  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.622      ; 1.843      ;
; 0.137  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.622      ; 1.843      ;
; 0.137  ; cpu_clk                                               ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.622      ; 1.843      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl              ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]            ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl              ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl              ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                 ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_HALT            ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]              ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]              ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl              ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[0]            ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[1]            ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[2]            ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[3]            ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.198  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.323      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.257  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.381      ;
; 0.264  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.388      ;
; 0.267  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.234      ; 0.605      ;
; 0.275  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa            ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.399      ;
; 0.280  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.404      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.239      ; 0.644      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.307  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa     ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.432      ;
; 0.312  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.437      ;
; 0.328  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb         ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.452      ;
; 0.339  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.464      ;
; 0.343  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa           ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.467      ;
; 0.344  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.468      ;
; 0.359  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa     ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.484      ;
; 0.370  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa           ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.494      ;
; 0.374  ; ctrl_unit:Unit0|controller:U0|state.S_INIT            ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.499      ;
; 0.407  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.532      ;
; 0.407  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.532      ;
; 0.424  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.550      ;
; 0.427  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.044      ; 0.555      ;
; 0.432  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT            ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.556      ;
; 0.438  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.057      ; 0.579      ;
; 0.447  ; ctrl_unit:Unit0|controller:U0|state.S_ADD             ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.571      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.575      ;
; 0.453  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.578      ;
; 0.453  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.579      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.585      ;
+--------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.293 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.594      ; 0.417      ;
; 0.294 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.591      ; 0.415      ;
; 0.380 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.662      ; 0.572      ;
; 0.391 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.664      ; 0.585      ;
; 0.443 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.586      ; 0.559      ;
; 0.445 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.586      ; 0.561      ;
; 0.453 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.587      ; 0.570      ;
; 0.453 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.585      ; 0.568      ;
; 0.533 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.610      ; 0.673      ;
; 0.539 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.636      ; 0.705      ;
; 0.557 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.631      ; 0.718      ;
; 0.558 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.582      ; 0.670      ;
; 0.582 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.516      ; 0.628      ;
; 0.589 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.500      ; 0.619      ;
; 0.687 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.508      ; 0.725      ;
; 0.750 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.517      ; 0.797      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
; 0.161 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.786      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
; 0.550 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.676      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_MULT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_MULTa                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.324 ; 0.324        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.658 ; 0.658        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datad          ;
; 0.663 ; 0.663        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.667 ; 0.667        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.668 ; 0.668        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.669 ; 0.669        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.671 ; 0.671        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.672 ; 0.672        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.672 ; 0.672        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.673 ; 0.673        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datab          ;
; 0.673 ; 0.673        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.673 ; 0.673        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.674 ; 0.674        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.674 ; 0.674        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.675 ; 0.675        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datab         ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datac        ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datac         ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datac        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datac         ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datac         ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datac            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datac         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datac        ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datab                 ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.310 ; 0.535 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.646 ; 0.858 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.112 ; -0.190 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.127 ; -0.134 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.204 ; 5.452 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 4.743 ; 4.986 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.204 ; 5.452 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.942 ; 5.214 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.992 ; 5.272 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 6.144 ; 6.516 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.899 ; 5.157 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.899 ; 5.157 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.808 ; 5.072 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.552 ; 4.792 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.535 ; 4.710 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.760 ; 4.980 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 5.735 ; 6.050 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.210 ; 4.377 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.735 ; 6.050 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.992 ; 5.275 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.834 ; 5.094 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.602 ; 4.794 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 5.659 ; 5.910 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 5.659 ; 5.910 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 5.166 ; 5.404 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.990 ; 5.240 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.622 ; 4.837 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 4.990 ; 5.240 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.448 ; 4.614 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.719 ; 4.901 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.272 ; 5.528 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 6.842 ; 7.227 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 6.740 ; 6.995 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.926 ; 6.109 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 6.842 ; 7.155 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 6.012 ; 6.209 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.773 ; 6.145 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.916 ; 6.066 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 6.694 ; 7.131 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.923 ; 6.151 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 5.470 ; 5.794 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 6.404 ; 6.840 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 6.708 ; 7.227 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.590 ; 5.861 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 5.172 ; 5.459 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 5.780 ; 6.134 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 6.613 ; 6.667 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 5.449 ; 5.604 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 5.773 ; 6.042 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 5.773 ; 6.042 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 4.849 ; 5.062 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.518 ; 4.702 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.334 ; 4.492 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.147 ; 5.383 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.345 ; 2.732 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.315 ; 2.702 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 6.191 ; 6.545 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.353 ; 5.621 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.767 ; 6.003 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.111 ; 5.352 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 5.389 ; 5.703 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.777 ; 4.972 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 5.490 ; 5.789 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.526 ; 5.785 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.728 ; 4.909 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.427 ; 5.694 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 6.191 ; 6.545 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.735 ; 4.944 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.899 ; 5.129 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 5.204 ; 5.446 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 5.142 ; 5.384 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.847 ; 5.065 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.838 ; 5.032 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 6.941 ; 7.479 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.770 ; 7.025 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.976 ; 6.159 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 6.788 ; 7.081 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.992 ; 6.189 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.733 ; 6.105 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.906 ; 6.056 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 6.870 ; 7.329 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 5.920 ; 6.148 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 5.450 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 6.686 ; 7.150 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 6.941 ; 7.479 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.710 ; 5.993 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.773 ; 5.008 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.026 ; 6.294 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.671 ; 4.916 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.407 ; 4.571 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 6.026 ; 6.294 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.778 ; 5.021 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 5.861 ; 6.202 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.687 ; 4.899 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.982 ; 5.250 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.140 ; 4.278 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.642 ; 4.873 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.780 ; 4.987 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 5.113 ; 5.381 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.689 ; 4.914 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.180 ; 4.335 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 5.407 ; 5.780 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.691 ; 4.922 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.705 ; 4.924 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 6.181 ; 6.535 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.214 ; 5.466 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.986 ; 5.183 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.101 ; 5.342 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 5.228 ; 5.524 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.757 ; 4.949 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.562 ; 5.880 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.516 ; 5.775 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.748 ; 4.929 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.645 ; 5.937 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 6.181 ; 6.535 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.735 ; 4.944 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.899 ; 5.129 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 6.175 ; 6.465 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 5.152 ; 5.394 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.867 ; 5.085 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.817 ; 5.014 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.345 ; 2.732 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.315 ; 2.702 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.123 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.123 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.658 ; 6.904 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.225 ; 6.534 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.811 ; 6.083 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.995 ; 6.317 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.459 ; 5.667 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.568 ; 5.790 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.780 ; 5.975 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.484 ; 5.692 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.290 ; 5.477 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.048 ; 6.295 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.339 ; 5.507 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.225 ; 6.534 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.894 ; 6.174 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.917 ; 6.224 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.975 ; 6.254 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.145 ; 6.412 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.890 ; 6.163 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.917 ; 6.207 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.378 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.378 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.171 ; 7.616 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.486 ; 6.847 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.001 ; 6.254 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.592 ; 6.905 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.621 ; 5.854 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.623 ; 5.913 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.544 ; 5.760 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.383 ; 6.734 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.562 ; 5.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.003 ; 6.296 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.171 ; 7.616 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.851 ; 7.314 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.601 ; 5.823 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.768 ; 6.053 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.705 ; 5.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.111 ; 5.267 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.570 ; 5.801 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.436 ; 5.635 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.543 ; 5.752 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.281 ; 5.506 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.768 ; 6.053 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.126 ; 5.304 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.453 ; 7.926 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.516 ; 6.877 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.051 ; 6.304 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.538 ; 6.831 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.601 ; 5.834 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.583 ; 5.873 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.534 ; 5.750 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.559 ; 6.932 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.559 ; 5.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.983 ; 6.276 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.453 ; 7.926 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.084 ; 7.566 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.721 ; 5.955 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 4.582 ; 4.815 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 4.582 ; 4.815 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.023 ; 5.261 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.774 ; 5.037 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.824 ; 5.094 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.928 ; 6.285 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.382 ; 4.550 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.732 ; 4.980 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.642 ; 4.896 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.401 ; 4.632 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.382 ; 4.550 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.601 ; 4.813 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.072 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.072 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.533 ; 5.835 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.819 ; 5.091 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.667 ; 4.916 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.445 ; 4.630 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.988 ; 5.217 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 5.499 ; 5.742 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.988 ; 5.217 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.297 ; 4.457 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.467 ; 4.674 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 4.819 ; 5.059 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.297 ; 4.457 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.557 ; 4.732 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.089 ; 5.335 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.594 ; 4.769 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.621 ; 5.919 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.303 ; 5.479 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.753 ; 6.071 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.166 ; 5.337 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.236 ; 5.383 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 4.992 ; 5.236 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.750 ; 5.924 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 4.806 ; 5.062 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.813 ; 4.939 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.152 ; 5.433 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 5.757 ; 6.173 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.152 ; 5.209 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.594 ; 4.769 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 5.049 ; 5.140 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.669 ; 5.952 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.900 ; 5.099 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.189 ; 4.341 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 5.606 ; 5.866 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 4.684 ; 4.890 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.366 ; 4.542 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.189 ; 4.341 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 4.970 ; 5.197 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.289 ; 2.676 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.259 ; 2.646 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.566 ; 4.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.169 ; 5.426 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.601 ; 5.829 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 4.936 ; 5.167 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 5.206 ; 5.508 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.618 ; 4.806 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 5.304 ; 5.591 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.333 ; 5.581 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.566 ; 4.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.242 ; 5.500 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.973 ; 6.313 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.577 ; 4.779 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.735 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 5.029 ; 5.262 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 4.964 ; 5.197 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.685 ; 4.897 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.674 ; 4.861 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.793 ; 4.919 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.651 ; 5.949 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.353 ; 5.529 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 5.699 ; 5.997 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.146 ; 5.317 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.196 ; 5.343 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 4.982 ; 5.226 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.919 ; 6.114 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 4.802 ; 5.059 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.793 ; 4.919 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.424 ; 5.731 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.981 ; 6.416 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.267 ; 5.336 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.608 ; 4.834 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.001 ; 4.133 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.516 ; 4.752 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.257 ; 4.415 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 5.848 ; 6.108 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.618 ; 4.852 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 5.690 ; 6.020 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.527 ; 4.731 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.811 ; 5.068 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.001 ; 4.133 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.485 ; 4.706 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.620 ; 4.821 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.936 ; 5.194 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.529 ; 4.745 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.045 ; 4.195 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 5.221 ; 5.580 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.530 ; 4.752 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.545 ; 4.755 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.577 ; 4.761 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.034 ; 5.277 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.816 ; 5.004 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 4.926 ; 5.157 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 5.051 ; 5.336 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.598 ; 4.784 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.372 ; 5.678 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.323 ; 5.571 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.586 ; 4.761 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.451 ; 5.732 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.963 ; 6.303 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.577 ; 4.779 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.735 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 5.993 ; 6.275 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 4.974 ; 5.207 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.705 ; 4.917 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.654 ; 4.842 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.289 ; 2.676 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.259 ; 2.646 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.017 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.017 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.441 ; 5.563 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.092 ; 5.273 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.592 ; 5.855 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.770 ; 6.081 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.251 ; 5.450 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.357 ; 5.571 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.559 ; 5.746 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.279 ; 5.479 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.092 ; 5.273 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.816 ; 6.053 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.137 ; 5.298 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.987 ; 6.283 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.670 ; 5.939 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.691 ; 5.987 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.750 ; 6.019 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.910 ; 6.166 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.666 ; 5.928 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.693 ; 5.972 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.279 ; 5.481 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.164 ; 6.417 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.444 ; 5.666 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.121 ; 6.474 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.279 ; 5.481 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.420 ; 5.702 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.343 ; 5.549 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.116 ; 6.453 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.327 ; 5.578 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.729 ; 6.012 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.883 ; 7.312 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.598 ; 7.046 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.395 ; 5.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.924 ; 5.074 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.495 ; 5.736 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.924 ; 5.074 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.366 ; 5.588 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.238 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.340 ; 5.541 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.092 ; 5.308 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.555 ; 5.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.944 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.259 ; 5.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.194 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.494 ; 5.716 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.067 ; 6.400 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.259 ; 5.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.380 ; 5.662 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.333 ; 5.539 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.285 ; 6.643 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.323 ; 5.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.709 ; 5.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.155 ; 7.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.822 ; 7.289 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.510 ; 5.737 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.545 ; 4.544 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.486 ; 5.472 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.754 ; 4.740 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.750 ; 4.736 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.545 ; 4.544 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.927 ; 4.926 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 4.545 ; 4.544 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.307 ; 5.293 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.486 ; 5.472 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 4.927 ; 4.926 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 4.817 ; 4.803 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 4.995 ; 4.994 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.785 ; 4.784 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.584 ; 5.619 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.641 ; 5.627 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 4.703 ; 4.702 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.486 ; 5.472 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.399 ; 4.398 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.294 ; 5.280 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.590 ; 4.576 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.587 ; 4.573 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.399 ; 4.398 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.766 ; 4.765 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 4.399 ; 4.398 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.121 ; 5.107 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.294 ; 5.280 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 4.766 ; 4.765 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 4.651 ; 4.637 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 4.832 ; 4.831 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.630 ; 4.629 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.432 ; 5.467 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.442 ; 5.428 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 4.551 ; 4.550 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.294 ; 5.280 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.731     ; 4.732     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.807     ; 5.821     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.950     ; 4.964     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.946     ; 4.960     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.731     ; 4.732     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.179     ; 5.180     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 4.731     ; 4.732     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.615     ; 5.629     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.807     ; 5.821     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.179     ; 5.180     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.031     ; 5.045     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.252     ; 5.253     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.011     ; 5.012     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.827     ; 5.792     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 6.003     ; 6.017     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 4.908     ; 4.909     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.807     ; 5.821     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.578     ; 4.579     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.601     ; 5.615     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.778     ; 4.792     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.774     ; 4.788     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.578     ; 4.579     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.008     ; 5.009     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 4.578     ; 4.579     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.417     ; 5.431     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.601     ; 5.615     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.008     ; 5.009     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 4.856     ; 4.870     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.078     ; 5.079     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.847     ; 4.848     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.667     ; 5.632     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.789     ; 5.803     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 4.748     ; 4.749     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.601     ; 5.615     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -4.333    ; -2.844  ; -0.661   ; 0.550   ; -3.000              ;
;  cpu_clk                                    ; -4.333    ; -2.844  ; -0.661   ; 0.550   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.179    ; -2.644  ; N/A      ; N/A     ; 0.325               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.651    ; 0.293   ; N/A      ; N/A     ; 0.315               ;
; Design-wide TNS                             ; -1368.838 ; -35.536 ; -10.576  ; 0.0     ; -599.665            ;
;  cpu_clk                                    ; -1232.470 ; -6.099  ; -10.576  ; 0.000   ; -599.665            ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -116.927  ; -29.437 ; N/A      ; N/A     ; 0.000               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -19.441   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.624 ; 0.737 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.254 ; 1.334 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.155 ; 0.063 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.226 ; 0.174 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.977  ; 9.856  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.051  ; 9.133  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.977  ; 9.856  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.548  ; 9.588  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.613  ; 9.642  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 12.083 ; 12.054 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.306  ; 9.398  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.306  ; 9.398  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.148  ; 9.263  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.573  ; 8.732  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.608  ; 8.588  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.118  ; 9.059  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 11.044 ; 10.926 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.938  ; 7.989  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 11.044 ; 10.926 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.555  ; 9.648  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.253  ; 9.344  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.763  ; 8.756  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 10.498 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 10.498 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.870  ; 9.786  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.497  ; 9.555  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.827  ; 8.879  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.497  ; 9.555  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.469  ; 8.482  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.997  ; 8.930  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 10.067 ; 9.999  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.219 ; 13.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 12.884 ; 12.764 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 11.406 ; 11.295 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 13.219 ; 13.176 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.486 ; 11.511 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.247 ; 11.298 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.231 ; 11.167 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 12.967 ; 13.045 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.276 ; 11.365 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.556 ; 10.647 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.632 ; 12.613 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 13.158 ; 13.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 10.813 ; 10.808 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.975  ; 9.959  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 11.189 ; 11.193 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 12.522 ; 12.402 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 10.436 ; 10.310 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 10.668 ; 10.700 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 10.668 ; 10.700 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.262  ; 9.200  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.566  ; 8.576  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.191  ; 8.227  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.793  ; 9.735  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.286  ; 4.428  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.256  ; 4.398  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 11.904 ; 11.777 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 10.213 ; 10.218 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 10.605 ; 10.668 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 9.675  ; 9.736  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 10.183 ; 10.304 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.111  ; 9.087  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 10.581 ; 10.535 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.532 ; 10.463 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.984  ; 8.975  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 10.482 ; 10.343 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 11.904 ; 11.777 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.985  ; 9.007  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 9.327  ; 9.327  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 9.951  ; 9.854  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 9.870  ; 9.877  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 9.149  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 9.118  ; 9.132  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.652 ; 13.724 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.914 ; 12.794 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.456 ; 11.345 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 13.127 ; 13.081 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.466 ; 11.491 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 11.207 ; 11.258 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 11.221 ; 11.157 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 13.320 ; 13.387 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.272 ; 11.362 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.536 ; 10.627 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 13.197 ; 13.152 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 13.652 ; 13.724 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 11.094 ; 11.058 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.142  ; 9.178  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.156 ; 11.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.879  ; 8.989  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.417  ; 8.402  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 11.156 ; 11.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.120  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 10.761 ; 11.028 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.910  ; 8.923  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.520  ; 9.594  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.855  ; 7.874  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.762  ; 8.877  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 9.190  ; 9.099  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.811  ; 9.815  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.915  ; 8.955  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.862  ; 7.904  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 10.324 ; 10.487 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.925  ; 9.016  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.935  ; 8.952  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 11.894 ; 11.767 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.940  ; 9.967  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.530  ; 9.476  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 9.665  ; 9.726  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 9.863  ; 9.992  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.068  ; 9.044  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.722 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.522 ; 10.453 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 9.004  ; 8.995  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.958 ; 10.793 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 11.894 ; 11.767 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.985  ; 9.007  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 9.327  ; 9.327  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.479 ; 11.473 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 9.880  ; 9.887  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 9.169  ; 9.206  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 9.106  ; 9.119  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.286  ; 4.428  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.256  ; 4.398  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.001  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.001  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.811 ; 12.727 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.744 ; 11.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.951 ; 11.012 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.261 ; 11.379 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.236 ; 10.285 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.410 ; 10.476 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.930 ; 10.793 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.345 ; 10.329 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.004 ; 9.936  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.454 ; 11.350 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.039 ; 10.013 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.744 ; 11.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.111 ; 11.169 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.121 ; 11.293 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.335 ; 11.300 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.575 ; 11.523 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.074 ; 11.147 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.255 ; 11.311 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.080  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 6.080  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.923 ; 13.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.460 ; 12.357 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.490 ; 11.381 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.600 ; 12.556 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.642 ; 10.669 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.660 ; 10.758 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.473 ; 10.510 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.145 ; 12.257 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.542 ; 10.689 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.459 ; 11.541 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.923 ; 13.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.157 ; 13.237 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.707 ; 10.685 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.823 ; 10.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.786 ; 10.774 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.636  ; 9.560  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.606 ; 10.515 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.231 ; 10.157 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.451 ; 10.329 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.838  ; 9.918  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.823 ; 10.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.638  ; 9.575  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 14.488 ; 14.394 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.490 ; 12.387 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.540 ; 11.431 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.508 ; 12.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.622 ; 10.649 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.620 ; 10.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.463 ; 10.500 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.498 ; 12.599 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.538 ; 10.686 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.439 ; 11.521 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 14.488 ; 14.394 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.651 ; 13.703 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.988 ; 10.935 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 4.582 ; 4.815 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 4.582 ; 4.815 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.023 ; 5.261 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.774 ; 5.037 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.824 ; 5.094 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.928 ; 6.285 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.382 ; 4.550 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.732 ; 4.980 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.642 ; 4.896 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.401 ; 4.632 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.382 ; 4.550 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.601 ; 4.813 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.072 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.072 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.533 ; 5.835 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.819 ; 5.091 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.667 ; 4.916 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.445 ; 4.630 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.988 ; 5.217 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 5.499 ; 5.742 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.988 ; 5.217 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.297 ; 4.457 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.467 ; 4.674 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 4.819 ; 5.059 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.297 ; 4.457 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.557 ; 4.732 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 5.089 ; 5.335 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.594 ; 4.769 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.621 ; 5.919 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.303 ; 5.479 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.753 ; 6.071 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.166 ; 5.337 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.236 ; 5.383 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 4.992 ; 5.236 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.750 ; 5.924 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 4.806 ; 5.062 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.813 ; 4.939 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.152 ; 5.433 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 5.757 ; 6.173 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.152 ; 5.209 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.594 ; 4.769 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 5.049 ; 5.140 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.669 ; 5.952 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.900 ; 5.099 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.189 ; 4.341 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 5.606 ; 5.866 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 4.684 ; 4.890 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.366 ; 4.542 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.189 ; 4.341 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 4.970 ; 5.197 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.289 ; 2.676 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.259 ; 2.646 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.566 ; 4.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.169 ; 5.426 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.601 ; 5.829 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 4.936 ; 5.167 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 5.206 ; 5.508 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 4.618 ; 4.806 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 5.304 ; 5.591 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.333 ; 5.581 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.566 ; 4.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.242 ; 5.500 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.973 ; 6.313 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.577 ; 4.779 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 4.735 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 5.029 ; 5.262 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 4.964 ; 5.197 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.685 ; 4.897 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.674 ; 4.861 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.793 ; 4.919 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.651 ; 5.949 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.353 ; 5.529 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 5.699 ; 5.997 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.146 ; 5.317 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.196 ; 5.343 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 4.982 ; 5.226 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.919 ; 6.114 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 4.802 ; 5.059 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.793 ; 4.919 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.424 ; 5.731 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.981 ; 6.416 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.267 ; 5.336 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.608 ; 4.834 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.001 ; 4.133 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.516 ; 4.752 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.257 ; 4.415 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 5.848 ; 6.108 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.618 ; 4.852 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 5.690 ; 6.020 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.527 ; 4.731 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.811 ; 5.068 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.001 ; 4.133 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.485 ; 4.706 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 4.620 ; 4.821 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.936 ; 5.194 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.529 ; 4.745 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.045 ; 4.195 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 5.221 ; 5.580 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.530 ; 4.752 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.545 ; 4.755 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.577 ; 4.761 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.034 ; 5.277 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.816 ; 5.004 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 4.926 ; 5.157 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 5.051 ; 5.336 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 4.598 ; 4.784 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.372 ; 5.678 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.323 ; 5.571 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.586 ; 4.761 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.451 ; 5.732 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.963 ; 6.303 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.577 ; 4.779 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 4.735 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 5.993 ; 6.275 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 4.974 ; 5.207 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.705 ; 4.917 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.654 ; 4.842 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.289 ; 2.676 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.259 ; 2.646 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.017 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.017 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.441 ; 5.563 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.092 ; 5.273 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.592 ; 5.855 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.770 ; 6.081 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.251 ; 5.450 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.357 ; 5.571 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.559 ; 5.746 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.279 ; 5.479 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.092 ; 5.273 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.816 ; 6.053 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.137 ; 5.298 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.987 ; 6.283 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.670 ; 5.939 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.691 ; 5.987 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.750 ; 6.019 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.910 ; 6.166 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.666 ; 5.928 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.693 ; 5.972 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.279 ; 5.481 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.164 ; 6.417 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.444 ; 5.666 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.121 ; 6.474 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.279 ; 5.481 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.420 ; 5.702 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.343 ; 5.549 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.116 ; 6.453 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.327 ; 5.578 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.729 ; 6.012 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.883 ; 7.312 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.598 ; 7.046 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.395 ; 5.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.924 ; 5.074 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.495 ; 5.736 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.924 ; 5.074 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.366 ; 5.588 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.238 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.340 ; 5.541 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.092 ; 5.308 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.555 ; 5.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 4.944 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.259 ; 5.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.194 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.494 ; 5.716 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.067 ; 6.400 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.259 ; 5.461 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.380 ; 5.662 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.333 ; 5.539 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.285 ; 6.643 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.323 ; 5.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.709 ; 5.992 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.155 ; 7.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.822 ; 7.289 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.510 ; 5.737 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4545     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 229      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4545     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 229      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 387   ; 387  ;
; Unconstrained Output Ports      ; 131   ; 131  ;
; Unconstrained Output Port Paths ; 279   ; 279  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Mar 06 18:18:21 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 48 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.333     -1232.470 cpu_clk 
    Info (332119):    -4.179      -116.927 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.651       -19.441 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.844        -6.099 cpu_clk 
    Info (332119):    -2.644       -29.437 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.357         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.661       -10.576 cpu_clk 
Info (332146): Worst-case removal slack is 1.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.187         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -599.665 cpu_clk 
    Info (332119):     0.386         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.411         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.863
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.863     -1092.623 cpu_clk 
    Info (332119):    -3.763      -105.885 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.549       -18.500 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.591        -5.370 cpu_clk 
    Info (332119):    -2.303       -25.179 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.428         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.505        -8.080 cpu_clk 
Info (332146): Worst-case removal slack is 1.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.082         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -598.705 cpu_clk 
    Info (332119):     0.325         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.429         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.696      -458.726 cpu_clk 
    Info (332119):    -1.495       -38.968 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -0.520        -4.737 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.590       -21.398 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.556        -3.542 cpu_clk 
    Info (332119):     0.293         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.161         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.550         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -451.635 cpu_clk 
    Info (332119):     0.315         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.395         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Fri Mar 06 18:18:25 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


