TimeQuest Timing Analyzer report for PROJECT
Thu Nov 22 17:41:40 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PROJECT                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.13 MHz ; 159.13 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.429  ; 0.000         ;
; CLOCK_50_I                                               ; 13.716 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.341 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.429 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 1.892      ;
; 3.429 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 1.892      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.716 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.339      ;
; 13.716 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.339      ;
; 13.716 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.339      ;
; 13.718 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.337      ;
; 13.718 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.337      ;
; 13.720 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.335      ;
; 13.720 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.335      ;
; 13.723 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.332      ;
; 13.726 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.329      ;
; 13.726 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.329      ;
; 13.727 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.328      ;
; 13.727 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.328      ;
; 13.728 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.327      ;
; 13.728 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.327      ;
; 13.728 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.327      ;
; 13.728 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.327      ;
; 13.763 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.292      ;
; 13.763 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.292      ;
; 13.763 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.292      ;
; 13.765 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.290      ;
; 13.765 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.290      ;
; 13.767 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.288      ;
; 13.767 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.288      ;
; 13.770 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.285      ;
; 13.773 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.282      ;
; 13.773 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.282      ;
; 13.774 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.281      ;
; 13.774 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.281      ;
; 13.775 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.280      ;
; 13.775 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.280      ;
; 13.775 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.280      ;
; 13.775 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.280      ;
; 13.851 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.204      ;
; 13.851 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.204      ;
; 13.851 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.204      ;
; 13.853 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.202      ;
; 13.853 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.202      ;
; 13.855 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.200      ;
; 13.855 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.200      ;
; 13.858 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.197      ;
; 13.861 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.194      ;
; 13.861 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.194      ;
; 13.862 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.193      ;
; 13.862 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.193      ;
; 13.863 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.192      ;
; 13.863 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.192      ;
; 13.863 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.192      ;
; 13.863 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.192      ;
; 13.872 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.183      ;
; 13.872 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.183      ;
; 13.872 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.183      ;
; 13.874 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.181      ;
; 13.874 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.181      ;
; 13.876 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.179      ;
; 13.876 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.179      ;
; 13.879 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.176      ;
; 13.882 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.173      ;
; 13.882 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.173      ;
; 13.883 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.172      ;
; 13.883 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.172      ;
; 13.884 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.171      ;
; 13.884 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.171      ;
; 13.884 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.171      ;
; 13.884 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.171      ;
; 13.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.070      ;
; 13.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.070      ;
; 13.985 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.070      ;
; 13.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.068      ;
; 13.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.068      ;
; 13.989 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.066      ;
; 13.989 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.066      ;
; 13.992 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.063      ;
; 13.995 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.060      ;
; 13.995 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.060      ;
; 13.996 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.059      ;
; 13.996 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.059      ;
; 13.997 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.058      ;
; 13.997 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.058      ;
; 13.997 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.058      ;
; 13.997 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.058      ;
; 14.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.041      ;
; 14.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.041      ;
; 14.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.041      ;
; 14.016 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.039      ;
; 14.016 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.039      ;
; 14.018 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.037      ;
; 14.018 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.037      ;
; 14.021 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.034      ;
; 14.024 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.031      ;
; 14.024 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.031      ;
; 14.025 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.030      ;
; 14.025 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.030      ;
; 14.026 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.029      ;
; 14.026 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.029      ;
; 14.026 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.029      ;
; 14.026 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 6.029      ;
; 14.138 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 5.917      ;
; 14.138 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 5.917      ;
; 14.138 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 5.917      ;
; 14.140 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.019      ; 5.915      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state.S_TOP_UART                                                                            ; state.S_TOP_UART                                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                                            ; PB_Controller:PB_unit|clock_1kHz                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_IDLE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                                ; UART_SRAM_interface:UART_unit|UART_rx_enable                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_SYNC          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_SYNC          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE                ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE                        ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                           ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                         ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_state.S_WAIT_UART_RX                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_done                                                                                   ; UART_done                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.S_TOP_M2                                                                              ; state.S_TOP_M2                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                          ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                             ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]                    ; UART_SRAM_interface:UART_unit|SRAM_write_data[1]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; UART_SRAM_interface:UART_unit|SRAM_write_data[10]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; UART_SRAM_interface:UART_unit|SRAM_write_data[13]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                                              ; PB_Controller:PB_unit|push_button_status[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.536 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.539 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.808      ;
; 0.549 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.562 ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.828      ;
; 0.577 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; state.S_TOP_M2                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.843      ;
; 0.577 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.843      ;
; 0.578 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; state.S_TOP_UART                                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.844      ;
; 0.649 ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.653 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.655 ; UART_SRAM_interface:UART_unit|SRAM_write_data[14]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.921      ;
; 0.660 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.927      ;
; 0.667 ; UART_state.S_UART_IDLE                                                                      ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[6]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.934      ;
; 0.674 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.940      ;
; 0.682 ; PB_Controller:PB_unit|push_button_status[0]                                                 ; PB_Controller:PB_unit|push_button_status_buf[0]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.948      ;
; 0.694 ; state.S_TOP_M2                                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.960      ;
; 0.694 ; state.S_TOP_M2                                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.960      ;
; 0.697 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.964      ;
; 0.720 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_state.S_UART_IDLE                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.985      ;
; 0.720 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_rx_initialize                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.985      ;
; 0.770 ; state.S_TOP_UART                                                                            ; UART_state.S_ENABLE_UART_RX                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.035      ;
; 0.770 ; state.S_TOP_UART                                                                            ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.035      ;
; 0.784 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.050      ;
; 0.795 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_FIRST_BYTE_RECEIVE                 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; UART_timer[13]                                                                              ; UART_timer[13]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.062      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; UART_timer[6]                                                                               ; UART_timer[6]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; UART_timer[8]                                                                               ; UART_timer[8]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[1]                                                                               ; UART_timer[1]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[4]                                                                               ; UART_timer[4]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_timer[10]                                                                              ; UART_timer[10]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; UART_timer[14]                                                                              ; UART_timer[14]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; UART_timer[22]                                                                              ; UART_timer[22]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; UART_timer[11]                                                                              ; UART_timer[11]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; UART_timer[17]                                                                              ; UART_timer[17]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; UART_timer[20]                                                                              ; UART_timer[20]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; UART_timer[12]                                                                              ; UART_timer[12]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.077      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.341 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 1.892      ;
; 6.341 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 1.892      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.325 ; 3.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.531 ; 3.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.361 ; 3.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.374 ; 3.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.253 ; 3.253 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.942 ; 2.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.265 ; 3.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.273 ; 3.273 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.252 ; 3.252 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.331 ; 3.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.285 ; 3.285 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.275 ; 3.275 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.288 ; 3.288 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.271 ; 3.271 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.203 ; 5.203 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.571 ; 1.571 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -3.522 ; -3.522 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -3.522 ; -3.522 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.712 ; -2.712 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.095 ; -3.095 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.301 ; -3.301 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.131 ; -3.131 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.144 ; -3.144 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.023 ; -3.023 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.712 ; -2.712 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.035 ; -3.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.049 ; -3.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.043 ; -3.043 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.317 ; -3.317 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.022 ; -3.022 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.101 ; -3.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.055 ; -3.055 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.045 ; -3.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.058 ; -3.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.041 ; -3.041 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -3.626 ; -3.626 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.341 ; -1.341 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.455  ; 9.455  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.202  ; 9.202  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.234  ; 9.234  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.192  ; 9.192  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.008  ; 9.008  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.238  ; 9.238  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.451  ; 9.451  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.455  ; 9.455  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.908  ; 8.908  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.865  ; 8.865  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.908  ; 8.908  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.876  ; 8.876  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.454  ; 8.454  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.889  ; 8.889  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.447  ; 8.447  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.905  ; 8.905  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.135  ; 9.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.163  ; 9.163  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.341  ; 9.341  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.137  ; 9.137  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.558  ; 7.558  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.526  ; 7.526  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 8.226  ; 8.226  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.214  ; 7.214  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.090  ; 7.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 6.985  ; 6.985  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 6.985  ; 6.985  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 6.805  ; 6.805  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.961  ; 6.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.090  ; 7.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.780  ; 6.780  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.085  ; 7.085  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.816  ; 6.816  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.089  ; 7.089  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.846  ; 6.846  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.966  ; 6.966  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.098  ; 7.098  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.767  ; 7.767  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.767  ; 7.767  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.762  ; 7.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.729  ; 7.729  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.533  ; 7.533  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 7.539  ; 7.539  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.490  ; 7.490  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.148  ; 7.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.849  ; 6.849  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.848  ; 6.848  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.821  ; 6.821  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.774  ; 6.774  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.789  ; 6.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.148  ; 7.148  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.831  ; 6.831  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.831  ; 6.831  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.609  ; 6.609  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.384  ; 6.384  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.371  ; 6.371  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.636  ; 6.636  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.383  ; 6.383  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.621  ; 6.621  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.782  ; 6.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.556  ; 6.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.569  ; 6.569  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.340  ; 6.340  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.642  ; 6.642  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.814  ; 6.814  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.599  ; 6.599  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.366  ; 6.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.576  ; 6.576  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.568  ; 6.568  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.064  ; 6.064  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.404  ; 8.404  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.135  ; 8.135  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.639  ; 7.639  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.195  ; 7.195  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.087  ; 8.087  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.404  ; 8.404  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.434  ; 7.434  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.708  ; 7.708  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.126  ; 8.126  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.844  ; 7.844  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.068  ; 8.068  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.136  ; 8.136  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.672  ; 7.672  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.623  ; 7.623  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.185  ; 7.185  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.622  ; 7.622  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.054  ; 6.054  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.741  ; 7.741  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.791  ; 7.791  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.850  ; 6.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.850  ; 6.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.354  ; 6.354  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.591  ; 6.591  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.334  ; 6.334  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.400  ; 6.400  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.621  ; 6.621  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.355  ; 6.355  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.571  ; 6.571  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.582  ; 6.582  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306  ; 4.306  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.830  ; 6.830  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.602  ; 6.602  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.627  ; 6.627  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.348  ; 6.348  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.355  ; 6.355  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.830  ; 6.830  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.363  ; 6.363  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.332  ; 6.332  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.590  ; 6.590  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.378  ; 6.378  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.790  ; 6.790  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.623  ; 6.623  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.548  ; 6.548  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.602  ; 6.602  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.790  ; 6.790  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.333  ; 6.333  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.623  ; 6.623  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.350  ; 6.350  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306  ; 4.306  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694  ; 3.694  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.664  ; 3.664  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.299 ; 8.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.483 ; 8.483 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.525 ; 8.525 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.511 ; 8.511 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.299 ; 8.299 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.523 ; 8.523 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.734 ; 8.734 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.746 ; 8.746 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.628 ; 7.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.071 ; 8.071 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.090 ; 8.090 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.633 ; 7.633 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.058 ; 8.058 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.633 ; 7.633 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.071 ; 8.071 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 7.628 ; 7.628 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.133 ; 8.133 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.133 ; 8.133 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.365 ; 8.365 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 8.373 ; 8.373 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 8.391 ; 8.391 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 8.565 ; 8.565 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.829 ; 8.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 8.360 ; 8.360 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.771 ; 6.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.337 ; 9.337 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.919 ; 6.919 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.337 ; 9.337 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.771 ; 6.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.844 ; 6.844 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.924 ; 6.924 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 6.311 ; 6.311 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 6.518 ; 6.518 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 6.517 ; 6.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 6.311 ; 6.311 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.494 ; 6.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.602 ; 6.602 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.324 ; 6.324 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 6.594 ; 6.594 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 6.368 ; 6.368 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.523 ; 6.523 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.811 ; 6.811 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.556 ; 6.556 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.496 ; 6.496 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 6.659 ; 6.659 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 6.368 ; 6.368 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.625 ; 6.625 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.630 ; 6.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.053 ; 7.053 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.052 ; 7.052 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.046 ; 7.046 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 6.630 ; 6.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.642 ; 6.642 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.641 ; 6.641 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.642 ; 6.642 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.294 ; 6.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.531 ; 6.531 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.522 ; 6.522 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.504 ; 6.504 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.294 ; 6.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 6.628 ; 6.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.337 ; 6.337 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.668 ; 6.668 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.340 ; 6.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.831 ; 6.831 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.609 ; 6.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.384 ; 6.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.581 ; 6.581 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.371 ; 6.371 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.636 ; 6.636 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.383 ; 6.383 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.621 ; 6.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.782 ; 6.782 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.556 ; 6.556 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.569 ; 6.569 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.340 ; 6.340 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.642 ; 6.642 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.814 ; 6.814 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.599 ; 6.599 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.366 ; 6.366 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.576 ; 6.576 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.568 ; 6.568 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.064 ; 6.064 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.135 ; 8.135 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.639 ; 7.639 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.195 ; 7.195 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.087 ; 8.087 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.404 ; 8.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.434 ; 7.434 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.708 ; 7.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.126 ; 8.126 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.094 ; 8.094 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.844 ; 7.844 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.068 ; 8.068 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.136 ; 8.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.672 ; 7.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.623 ; 7.623 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.185 ; 7.185 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.622 ; 7.622 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.054 ; 6.054 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.741 ; 7.741 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.054 ; 7.054 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.334 ; 6.334 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.850 ; 6.850 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.354 ; 6.354 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.591 ; 6.591 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.334 ; 6.334 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.400 ; 6.400 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.621 ; 6.621 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.355 ; 6.355 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.571 ; 6.571 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.582 ; 6.582 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306 ; 4.306 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.332 ; 6.332 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.602 ; 6.602 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.627 ; 6.627 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.575 ; 6.575 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.348 ; 6.348 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.355 ; 6.355 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.830 ; 6.830 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.363 ; 6.363 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.332 ; 6.332 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.590 ; 6.590 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.373 ; 6.373 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.378 ; 6.378 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.333 ; 6.333 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.623 ; 6.623 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.548 ; 6.548 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.592 ; 6.592 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.588 ; 6.588 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.602 ; 6.602 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.790 ; 6.790 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.333 ; 6.333 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.623 ; 6.623 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.350 ; 6.350 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.575 ; 6.575 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306 ; 4.306 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694 ; 3.694 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.664 ; 3.664 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.489 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.489 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.423 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.416 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.433 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.690 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.682 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.672 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.677 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.643 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.643 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.489 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.489 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.423 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.416 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.433 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.449 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.690 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.682 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.672 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.677 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.643 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.643 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.623 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.489     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.489     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.423     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.416     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.433     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.690     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.682     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.672     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.677     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.643     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.643     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.489     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.489     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.423     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.416     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.433     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.449     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.690     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.682     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.672     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.677     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.643     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.643     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.623     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.075  ; 0.000         ;
; CLOCK_50_I                                               ; 17.013 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.805 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 4.075 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.042      ; 0.999      ;
; 4.075 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.042      ; 0.999      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.013 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.036      ;
; 17.013 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.036      ;
; 17.013 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.036      ;
; 17.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.035      ;
; 17.014 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.035      ;
; 17.015 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.034      ;
; 17.015 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.034      ;
; 17.020 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.029      ;
; 17.022 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.027      ;
; 17.022 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.027      ;
; 17.023 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.026      ;
; 17.023 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.026      ;
; 17.024 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.025      ;
; 17.024 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.025      ;
; 17.025 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.024      ;
; 17.025 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.024      ;
; 17.030 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.019      ;
; 17.030 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.019      ;
; 17.030 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.019      ;
; 17.031 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.018      ;
; 17.031 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.018      ;
; 17.032 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.017      ;
; 17.032 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.017      ;
; 17.037 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.012      ;
; 17.039 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.010      ;
; 17.039 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.010      ;
; 17.040 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.009      ;
; 17.040 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.009      ;
; 17.041 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.008      ;
; 17.041 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.008      ;
; 17.042 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.007      ;
; 17.042 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 3.007      ;
; 17.095 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.954      ;
; 17.095 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.954      ;
; 17.095 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.954      ;
; 17.096 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.953      ;
; 17.096 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.953      ;
; 17.097 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.952      ;
; 17.097 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.952      ;
; 17.101 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.948      ;
; 17.101 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.948      ;
; 17.101 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.948      ;
; 17.102 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.947      ;
; 17.102 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.947      ;
; 17.102 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.947      ;
; 17.103 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.946      ;
; 17.103 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.946      ;
; 17.104 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.945      ;
; 17.104 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.945      ;
; 17.105 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.944      ;
; 17.105 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.944      ;
; 17.106 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.943      ;
; 17.106 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.943      ;
; 17.107 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.942      ;
; 17.107 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.942      ;
; 17.108 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.941      ;
; 17.110 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.939      ;
; 17.110 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.939      ;
; 17.111 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.938      ;
; 17.111 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.938      ;
; 17.112 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.937      ;
; 17.112 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.937      ;
; 17.113 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.936      ;
; 17.113 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.936      ;
; 17.151 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.898      ;
; 17.151 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.898      ;
; 17.151 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.898      ;
; 17.152 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.897      ;
; 17.152 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.897      ;
; 17.153 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.896      ;
; 17.153 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.896      ;
; 17.158 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.891      ;
; 17.160 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.889      ;
; 17.160 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.889      ;
; 17.161 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.888      ;
; 17.161 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.888      ;
; 17.162 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.887      ;
; 17.162 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.887      ;
; 17.163 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.886      ;
; 17.163 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.886      ;
; 17.187 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.862      ;
; 17.187 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.862      ;
; 17.187 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.862      ;
; 17.188 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.861      ;
; 17.188 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.861      ;
; 17.189 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.860      ;
; 17.189 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.860      ;
; 17.194 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.855      ;
; 17.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.853      ;
; 17.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.853      ;
; 17.197 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.852      ;
; 17.197 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.852      ;
; 17.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.851      ;
; 17.198 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.851      ;
; 17.199 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.850      ;
; 17.199 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.850      ;
; 17.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.813      ;
; 17.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.813      ;
; 17.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.813      ;
; 17.237 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.017      ; 2.812      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.S_TOP_UART                                                                            ; state.S_TOP_UART                                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                                            ; PB_Controller:PB_unit|clock_1kHz                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_IDLE          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_IDLE          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                                ; UART_SRAM_interface:UART_unit|UART_rx_enable                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_SYNC          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_SYNC          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_FIRST_BYTE                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE                ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_START_SECOND_BYTE_RECEIVE                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE                        ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                           ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                         ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_state.S_WAIT_UART_RX                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_done                                                                                   ; UART_done                                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.S_TOP_M2                                                                              ; state.S_TOP_M2                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                          ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                             ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]                    ; UART_SRAM_interface:UART_unit|SRAM_write_data[1]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|SRAM_write_data[10]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; UART_SRAM_interface:UART_unit|SRAM_write_data[13]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10]                                             ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                                              ; PB_Controller:PB_unit|push_button_status[0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.409      ;
; 0.261 ; UART_SRAM_interface:UART_unit|new_line_count[0]                                             ; UART_SRAM_interface:UART_unit|new_line_count[1]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.413      ;
; 0.269 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; state.S_TOP_M2                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.421      ;
; 0.270 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; state.S_TOP_UART                                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.422      ;
; 0.290 ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START                                             ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.442      ;
; 0.299 ; UART_state.S_UART_IDLE                                                                      ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.451      ;
; 0.313 ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.317 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; UART_SRAM_interface:UART_unit|SRAM_write_data[14]                                           ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; state.S_TOP_M2                                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; state.S_TOP_M2                                                                              ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.320 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.472      ;
; 0.329 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.482      ;
; 0.330 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[6]                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_state.S_UART_IDLE                                                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.482      ;
; 0.332 ; UART_state.S_WAIT_UART_RX                                                                   ; UART_rx_initialize                                                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.483      ;
; 0.333 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                              ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; PB_Controller:PB_unit|push_button_status[0]                                                 ; PB_Controller:PB_unit|push_button_status_buf[0]                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.488      ;
; 0.355 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; UART_timer[13]                                                                              ; UART_timer[13]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                               ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                              ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UART_timer[6]                                                                               ; UART_timer[6]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_timer[8]                                                                               ; UART_timer[8]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UART_timer[4]                                                                               ; UART_timer[4]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[10]                                                                              ; UART_timer[10]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[11]                                                                              ; UART_timer[11]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[12]                                                                              ; UART_timer[12]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UART_timer[14]                                                                              ; UART_timer[14]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UART_timer[1]                                                                               ; UART_timer[1]                                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UART_timer[22]                                                                              ; UART_timer[22]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UART_timer[15]                                                                              ; UART_timer[15]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART_timer[20]                                                                              ; UART_timer[20]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; UART_timer[24]                                                                              ; UART_timer[24]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; UART_timer[17]                                                                              ; UART_timer[17]                                                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4]                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_1                      ; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_STRIP_FILE_HEADER_2                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; state.S_TOP_UART                                                                            ; UART_state.S_ENABLE_UART_RX                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.521      ;
; 0.370 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.522      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.805 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.042      ; 0.999      ;
; 5.805 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.042      ; 0.999      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|SRAM_address[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_IDLE  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_2:M2_unit|FS:FS_unit|state.S_FS_START ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 1.965 ; 1.965 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 1.965 ; 1.965 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 1.950 ; 1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 1.863 ; 1.863 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 1.950 ; 1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 1.899 ; 1.899 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 1.907 ; 1.907 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 1.792 ; 1.792 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 1.670 ; 1.670 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 1.805 ; 1.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 1.821 ; 1.821 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 1.795 ; 1.795 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 1.910 ; 1.910 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 1.774 ; 1.774 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 1.813 ; 1.813 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 1.825 ; 1.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 1.813 ; 1.813 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 1.827 ; 1.827 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 1.809 ; 1.809 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 2.623 ; 2.623 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 0.925 ; 0.925 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.845 ; -1.845 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -1.845 ; -1.845 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.550 ; -1.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.743 ; -1.743 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.830 ; -1.830 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.779 ; -1.779 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.787 ; -1.787 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.672 ; -1.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.550 ; -1.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.701 ; -1.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.675 ; -1.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.790 ; -1.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.654 ; -1.654 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.693 ; -1.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.705 ; -1.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.693 ; -1.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.707 ; -1.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.689 ; -1.689 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.805 ; -0.805 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.023 ; 5.023 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.817 ; 4.817 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.935 ; 4.935 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.023 ; 5.023 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.020 ; 5.020 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.763 ; 4.763 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.749 ; 4.749 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.084 ; 5.084 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.782 ; 4.782 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.887 ; 4.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.904 ; 4.904 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.954 ; 4.954 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.084 ; 5.084 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.170 ; 4.170 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.626 ; 5.626 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.135 ; 4.135 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 4.463 ; 4.463 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.009 ; 4.009 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.892 ; 3.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.841 ; 3.841 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.837 ; 3.837 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.760 ; 3.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.892 ; 3.892 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.768 ; 3.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.885 ; 3.885 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.933 ; 3.933 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.779 ; 3.779 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.928 ; 3.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.806 ; 3.806 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.900 ; 3.900 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.933 ; 3.933 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.901 ; 3.901 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.270 ; 4.270 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.270 ; 4.270 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.265 ; 4.265 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.157 ; 4.157 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.166 ; 4.166 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.164 ; 4.164 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.133 ; 4.133 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.952 ; 3.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.813 ; 3.813 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.811 ; 3.811 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.790 ; 3.790 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.945 ; 3.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.782 ; 3.782 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.952 ; 3.952 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.658 ; 3.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.736 ; 3.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.780 ; 3.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.771 ; 3.771 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.732 ; 3.732 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.792 ; 3.792 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.846 ; 3.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.733 ; 3.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.503 ; 4.503 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.051 ; 4.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.503 ; 4.503 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.142 ; 4.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.325 ; 4.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.419 ; 4.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.189 ; 4.189 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.149 ; 4.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.178 ; 4.178 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.446 ; 3.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.877 ; 3.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.877 ; 3.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.665 ; 3.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.763 ; 3.763 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.741 ; 3.741 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.775 ; 3.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.617 ; 3.617 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.648 ; 3.648 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.842 ; 3.842 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.842 ; 3.842 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.832 ; 1.832 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.574 ; 4.574 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.609 ; 4.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.612 ; 4.612 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.698 ; 4.698 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.711 ; 4.711 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.183 ; 4.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.360 ; 4.360 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.183 ; 4.183 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.423 ; 4.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.423 ; 4.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.532 ; 4.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.597 ; 4.597 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.511 ; 4.511 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.896 ; 3.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 3.861 ; 3.861 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.873 ; 3.873 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.649 ; 3.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.649 ; 3.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.809 ; 3.809 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.758 ; 3.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.961 ; 3.961 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.960 ; 3.960 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.952 ; 3.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.799 ; 3.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.680 ; 3.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.671 ; 3.671 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.651 ; 3.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.771 ; 3.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.602 ; 3.602 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.777 ; 3.777 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.658 ; 3.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.736 ; 3.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.780 ; 3.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.771 ; 3.771 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.732 ; 3.732 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.792 ; 3.792 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.846 ; 3.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.733 ; 3.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.051 ; 4.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.503 ; 4.503 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.142 ; 4.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.325 ; 4.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.419 ; 4.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.189 ; 4.189 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.149 ; 4.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.178 ; 4.178 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.446 ; 3.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.950 ; 3.950 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.877 ; 3.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.665 ; 3.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.763 ; 3.763 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.741 ; 3.741 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.617 ; 3.617 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.775 ; 3.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.617 ; 3.617 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.648 ; 3.648 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.842 ; 3.842 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.832 ; 1.832 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.570 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.570 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.515 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.257 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.247 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.237 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.245 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.176 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.176 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.570 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.570 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.505 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.515 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.530 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.257 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.247 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.237 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.245 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.176 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.176 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.156 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.570     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.570     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.515     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.257     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.247     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.237     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.245     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.176     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.176     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.570     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.570     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.505     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.515     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.530     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.257     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.247     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.237     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.245     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.176     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.176     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.156     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 3.429  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 13.716 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.429  ; 5.805 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.325 ; 3.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 3.531 ; 3.531 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 3.361 ; 3.361 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 3.374 ; 3.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.253 ; 3.253 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.942 ; 2.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.265 ; 3.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.279 ; 3.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 3.273 ; 3.273 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.547 ; 3.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.252 ; 3.252 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.331 ; 3.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 3.285 ; 3.285 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 3.275 ; 3.275 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 3.288 ; 3.288 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.271 ; 3.271 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.203 ; 5.203 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.571 ; 1.571 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -1.845 ; -1.845 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -1.845 ; -1.845 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.550 ; -1.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.743 ; -1.743 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -1.830 ; -1.830 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -1.779 ; -1.779 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -1.787 ; -1.787 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.672 ; -1.672 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.550 ; -1.550 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -1.685 ; -1.685 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.701 ; -1.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -1.675 ; -1.675 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.790 ; -1.790 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.654 ; -1.654 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.693 ; -1.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -1.705 ; -1.705 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -1.693 ; -1.693 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -1.707 ; -1.707 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.689 ; -1.689 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -1.951 ; -1.951 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.805 ; -0.805 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.455  ; 9.455  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.202  ; 9.202  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.234  ; 9.234  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.192  ; 9.192  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.008  ; 9.008  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.238  ; 9.238  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.451  ; 9.451  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.455  ; 9.455  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.908  ; 8.908  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.865  ; 8.865  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.908  ; 8.908  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 8.453  ; 8.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 8.876  ; 8.876  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.454  ; 8.454  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.889  ; 8.889  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.447  ; 8.447  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 8.905  ; 8.905  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.135  ; 9.135  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.163  ; 9.163  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.341  ; 9.341  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.602  ; 9.602  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.137  ; 9.137  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.558  ; 7.558  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.691 ; 10.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.526  ; 7.526  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 8.226  ; 8.226  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.214  ; 7.214  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.090  ; 7.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 6.985  ; 6.985  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 6.985  ; 6.985  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 6.805  ; 6.805  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 6.961  ; 6.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.090  ; 7.090  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 6.780  ; 6.780  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.085  ; 7.085  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 6.816  ; 6.816  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.089  ; 7.089  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.846  ; 6.846  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 6.966  ; 6.966  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.133  ; 7.133  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.098  ; 7.098  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.767  ; 7.767  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 7.767  ; 7.767  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.762  ; 7.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 7.729  ; 7.729  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.533  ; 7.533  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 7.539  ; 7.539  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 7.515  ; 7.515  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 7.490  ; 7.490  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 7.148  ; 7.148  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.849  ; 6.849  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.848  ; 6.848  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.821  ; 6.821  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.774  ; 6.774  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 7.106  ; 7.106  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.789  ; 6.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 7.148  ; 7.148  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 6.831  ; 6.831  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 6.831  ; 6.831  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 6.609  ; 6.609  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 6.384  ; 6.384  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 6.581  ; 6.581  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 6.371  ; 6.371  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 6.636  ; 6.636  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 6.383  ; 6.383  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 6.621  ; 6.621  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 6.782  ; 6.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 6.556  ; 6.556  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 6.569  ; 6.569  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 6.340  ; 6.340  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 6.642  ; 6.642  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 6.814  ; 6.814  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 6.599  ; 6.599  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 6.366  ; 6.366  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 6.576  ; 6.576  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 6.568  ; 6.568  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.064  ; 6.064  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.404  ; 8.404  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.135  ; 8.135  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.639  ; 7.639  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.195  ; 7.195  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.087  ; 8.087  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.404  ; 8.404  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.434  ; 7.434  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.708  ; 7.708  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.126  ; 8.126  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.844  ; 7.844  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.068  ; 8.068  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.136  ; 8.136  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.672  ; 7.672  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.623  ; 7.623  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.185  ; 7.185  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.622  ; 7.622  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.054  ; 6.054  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.741  ; 7.741  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 7.791  ; 7.791  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 6.850  ; 6.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 6.850  ; 6.850  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 6.354  ; 6.354  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 6.591  ; 6.591  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 6.334  ; 6.334  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 6.400  ; 6.400  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 6.621  ; 6.621  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 6.355  ; 6.355  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 6.571  ; 6.571  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 6.582  ; 6.582  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306  ; 4.306  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.830  ; 6.830  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 6.602  ; 6.602  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 6.627  ; 6.627  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.348  ; 6.348  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 6.355  ; 6.355  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 6.830  ; 6.830  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 6.363  ; 6.363  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.332  ; 6.332  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 6.590  ; 6.590  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.373  ; 6.373  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 6.378  ; 6.378  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 6.790  ; 6.790  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 6.623  ; 6.623  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 6.548  ; 6.548  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 6.592  ; 6.592  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 6.588  ; 6.588  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 6.602  ; 6.602  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 6.790  ; 6.790  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 6.333  ; 6.333  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 6.623  ; 6.623  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 6.350  ; 6.350  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 6.575  ; 6.575  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 6.390  ; 6.390  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 4.306  ; 4.306  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.694  ; 3.694  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.664  ; 3.664  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.574 ; 4.574 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.609 ; 4.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.508 ; 4.508 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.612 ; 4.612 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.698 ; 4.698 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 4.711 ; 4.711 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.183 ; 4.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.388 ; 4.388 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.360 ; 4.360 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.190 ; 4.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.183 ; 4.183 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.423 ; 4.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.423 ; 4.423 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.522 ; 4.522 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.532 ; 4.532 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.597 ; 4.597 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.511 ; 4.511 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 3.896 ; 3.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 3.805 ; 3.805 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 3.861 ; 3.861 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 3.873 ; 3.873 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 3.649 ; 3.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 3.649 ; 3.649 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 3.575 ; 3.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 3.710 ; 3.710 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 3.586 ; 3.586 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 3.700 ; 3.700 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 3.809 ; 3.809 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 3.685 ; 3.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 3.720 ; 3.720 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 3.758 ; 3.758 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 3.630 ; 3.630 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 3.961 ; 3.961 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 3.960 ; 3.960 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 3.952 ; 3.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 3.799 ; 3.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 3.801 ; 3.801 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 3.680 ; 3.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 3.671 ; 3.671 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 3.651 ; 3.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 3.771 ; 3.771 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 3.602 ; 3.602 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 3.777 ; 3.777 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 3.658 ; 3.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 3.736 ; 3.736 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 3.646 ; 3.646 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 3.780 ; 3.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 3.771 ; 3.771 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 3.816 ; 3.816 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 3.721 ; 3.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 3.732 ; 3.732 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 3.628 ; 3.628 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 3.792 ; 3.792 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 3.846 ; 3.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 3.647 ; 3.647 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 3.733 ; 3.733 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 3.727 ; 3.727 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 3.456 ; 3.456 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.398 ; 4.398 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.196 ; 4.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.051 ; 4.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.503 ; 4.503 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.142 ; 4.142 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.235 ; 4.235 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.390 ; 4.390 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.440 ; 4.440 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.325 ; 4.325 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.419 ; 4.419 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.465 ; 4.465 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.189 ; 4.189 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.149 ; 4.149 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 3.999 ; 3.999 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.178 ; 4.178 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 3.446 ; 3.446 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.269 ; 4.269 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 3.950 ; 3.950 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 3.877 ; 3.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 3.636 ; 3.636 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 3.665 ; 3.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 3.763 ; 3.763 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 3.655 ; 3.655 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 3.734 ; 3.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 3.741 ; 3.741 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 3.617 ; 3.617 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 3.765 ; 3.765 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 3.775 ; 3.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 3.639 ; 3.639 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 3.858 ; 3.858 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 3.641 ; 3.641 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 3.617 ; 3.617 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 3.753 ; 3.753 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 3.657 ; 3.657 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 3.648 ; 3.648 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 3.713 ; 3.713 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 3.755 ; 3.755 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 3.752 ; 3.752 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 3.766 ; 3.766 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 3.842 ; 3.842 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 3.618 ; 3.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 3.776 ; 3.776 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 3.633 ; 3.633 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 3.656 ; 3.656 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 2.301 ; 2.301 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 1.862 ; 1.862 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 1.832 ; 1.832 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 4.712 ; 4.712 ;    ;
+--------------+-------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+----+-------+-------+----+
; Input Port   ; Output Port ; RR ; RF    ; FR    ; FF ;
+--------------+-------------+----+-------+-------+----+
; SWITCH_I[17] ; resetn      ;    ; 2.476 ; 2.476 ;    ;
+--------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 4695     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 4695     ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 278   ; 278  ;
; Unconstrained Output Ports      ; 129   ; 129  ;
; Unconstrained Output Port Paths ; 369   ; 369  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 22 17:41:39 2018
Info: Command: quartus_sta PROJECT -c PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.429         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.716         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.341         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 4.075
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.075         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    17.013         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.805         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Thu Nov 22 17:41:40 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


