TimeQuest Timing Analyzer report for BSG
Tue Mar 21 20:09:16 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G_CLK_TX'
 12. Slow Model Setup: 'SYS_CLK'
 13. Slow Model Hold: 'G_CLK_TX'
 14. Slow Model Hold: 'SYS_CLK'
 15. Slow Model Minimum Pulse Width: 'SYS_CLK'
 16. Slow Model Minimum Pulse Width: 'G_CLK_TX'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'G_CLK_TX'
 27. Fast Model Setup: 'SYS_CLK'
 28. Fast Model Hold: 'G_CLK_TX'
 29. Fast Model Hold: 'SYS_CLK'
 30. Fast Model Minimum Pulse Width: 'SYS_CLK'
 31. Fast Model Minimum Pulse Width: 'G_CLK_TX'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                         ;
+--------------------+----------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition ;
; Revision Name      ; BSG                                                                  ;
; Device Family      ; Cyclone II                                                           ;
; Device Name        ; EP2C20F484C7                                                         ;
; Timing Models      ; Final                                                                ;
; Delay Model        ; Combined                                                             ;
; Rise/Fall Delays   ; Unavailable                                                          ;
+--------------------+----------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; G_CLK_TX   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G_CLK_TX } ;
; SYS_CLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYS_CLK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 149.95 MHz ; 149.95 MHz      ; G_CLK_TX   ;                                                               ;
; 503.52 MHz ; 380.08 MHz      ; SYS_CLK    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -5.814 ; -59.183       ;
; SYS_CLK  ; -0.986 ; -5.986        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.445 ; 0.000         ;
; SYS_CLK  ; 0.614 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.631 ; -34.625            ;
; G_CLK_TX ; -1.631 ; -24.849            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G_CLK_TX'                                                                                                                     ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.814 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.846      ;
; -5.805 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.838      ;
; -5.669 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.707      ;
; -5.585 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.617      ;
; -5.520 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.552      ;
; -5.511 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.544      ;
; -5.474 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.506      ;
; -5.375 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.413      ;
; -5.334 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.366      ;
; -5.288 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.320      ;
; -5.247 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.279      ;
; -5.224 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.256      ;
; -5.210 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.242      ;
; -5.201 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.234      ;
; -5.182 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.214      ;
; -5.177 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.209      ;
; -5.120 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.159      ;
; -5.074 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.106      ;
; -5.072 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 6.102      ;
; -5.065 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.098      ;
; -5.065 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.103      ;
; -5.063 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 6.094      ;
; -5.051 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.083      ;
; -5.040 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.072      ;
; -5.017 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.049      ;
; -4.983 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.015      ;
; -4.953 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.985      ;
; -4.952 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.984      ;
; -4.940 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.972      ;
; -4.929 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.967      ;
; -4.927 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.959      ;
; -4.927 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.963      ;
; -4.888 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.920      ;
; -4.875 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.913      ;
; -4.872 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.904      ;
; -4.847 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.879      ;
; -4.845 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.875      ;
; -4.823 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.862      ;
; -4.805 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.837      ;
; -4.800 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.831      ;
; -4.791 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.823      ;
; -4.754 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.786      ;
; -4.736 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.768      ;
; -4.734 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.764      ;
; -4.730 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.762      ;
; -4.720 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.752      ;
; -4.688 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.720      ;
; -4.658 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.690      ;
; -4.655 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.692      ;
; -4.643 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.675      ;
; -4.643 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.675      ;
; -4.622 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.654      ;
; -4.594 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.626      ;
; -4.592 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.622      ;
; -4.578 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.610      ;
; -4.578 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.616      ;
; -4.573 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.604      ;
; -4.518 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.557      ;
; -4.511 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.543      ;
; -4.507 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.539      ;
; -4.505 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.535      ;
; -4.486 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.518      ;
; -4.484 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.514      ;
; -4.462 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.493      ;
; -4.449 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.481      ;
; -4.445 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.477      ;
; -4.443 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.473      ;
; -4.442 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.474      ;
; -4.440 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.470      ;
; -4.434 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.465      ;
; -4.417 ; AMBA:AMBA_H|data2[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.449      ;
; -4.415 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.447      ;
; -4.391 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.423      ;
; -4.382 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.421      ;
; -4.380 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.417      ;
; -4.348 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.380      ;
; -4.338 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.370      ;
; -4.320 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.351      ;
; -4.313 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.345      ;
; -4.311 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.341      ;
; -4.311 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.349      ;
; -4.298 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.334      ;
; -4.279 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.311      ;
; -4.277 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.307      ;
; -4.273 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.311      ;
; -4.233 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.264      ;
; -4.216 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.246      ;
; -4.212 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.244      ;
; -4.212 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.243      ;
; -4.210 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.240      ;
; -4.202 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.234      ;
; -4.201 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.233      ;
; -4.200 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 5.230      ;
; -4.168 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.199      ;
; -4.148 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.180      ;
; -4.137 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.175      ;
; -4.135 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.171      ;
; -4.125 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.163      ;
; -4.123 ; AMBA:AMBA_H|data2[0]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.155      ;
; -4.108 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.146      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYS_CLK'                                                                                                           ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.986 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 2.024      ;
; -0.844 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.882      ;
; -0.812 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 1.860      ;
; -0.787 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 1.835      ;
; -0.785 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.001      ; 1.824      ;
; -0.774 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.812      ;
; -0.747 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.785      ;
; -0.747 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.785      ;
; -0.728 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.766      ;
; -0.529 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 1.577      ;
; -0.526 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.564      ;
; -0.514 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.552      ;
; -0.499 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.537      ;
; -0.489 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.527      ;
; -0.485 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.523      ;
; -0.456 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.494      ;
; -0.443 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.481      ;
; -0.443 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.481      ;
; -0.254 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.292      ;
; -0.197 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.235      ;
; -0.099 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.137      ;
; -0.099 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.137      ;
; -0.092 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.130      ;
; -0.054 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.092      ;
; 0.138  ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.900      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.678 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.964      ;
; 0.682 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.968      ;
; 0.693 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.979      ;
; 0.868 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.154      ;
; 1.044 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.330      ;
; 1.045 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.331      ;
; 1.278 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.564      ;
; 1.375 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.660      ;
; 1.401 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.687      ;
; 1.446 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 1.728      ;
; 1.475 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.760      ;
; 1.483 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.769      ;
; 1.536 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.823      ;
; 1.537 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.824      ;
; 1.543 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.827      ;
; 1.576 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.860      ;
; 1.587 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.874      ;
; 1.594 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.880      ;
; 1.597 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.882      ;
; 1.625 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.911      ;
; 1.652 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.937      ;
; 1.700 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.987      ;
; 1.716 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.001      ;
; 1.749 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.035      ;
; 1.777 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.064      ;
; 1.810 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.096      ;
; 1.838 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.121      ;
; 1.860 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.142      ;
; 1.902 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.188      ;
; 1.917 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.199      ;
; 1.951 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 2.241      ;
; 1.965 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.249      ;
; 2.023 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.310      ;
; 2.032 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.319      ;
; 2.035 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.322      ;
; 2.055 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.341      ;
; 2.060 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.347      ;
; 2.068 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.353      ;
; 2.069 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.352      ;
; 2.070 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.357      ;
; 2.078 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.365      ;
; 2.080 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.366      ;
; 2.082 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.367      ;
; 2.109 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.396      ;
; 2.111 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.398      ;
; 2.142 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.428      ;
; 2.179 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.466      ;
; 2.183 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.470      ;
; 2.193 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.479      ;
; 2.248 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.536      ;
; 2.284 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.569      ;
; 2.304 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.591      ;
; 2.308 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.595      ;
; 2.320 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.603      ;
; 2.325 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.611      ;
; 2.388 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.671      ;
; 2.397 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.683      ;
; 2.407 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 2.697      ;
; 2.407 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.694      ;
; 2.435 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.720      ;
; 2.438 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.724      ;
; 2.449 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.736      ;
; 2.461 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.748      ;
; 2.462 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.749      ;
; 2.467 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.753      ;
; 2.480 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.766      ;
; 2.493 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.778      ;
; 2.538 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.825      ;
; 2.541 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.828      ;
; 2.545 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.832      ;
; 2.558 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.845      ;
; 2.584 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.872      ;
; 2.586 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.871      ;
; 2.600 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.887      ;
; 2.619 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.906      ;
; 2.633 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.919      ;
; 2.637 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.922      ;
; 2.687 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.973      ;
; 2.717 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.001      ;
; 2.719 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 3.006      ;
; 2.727 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 3.012      ;
; 2.732 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 3.019      ;
; 2.750 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 3.033      ;
; 2.770 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 3.055      ;
; 2.787 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 3.072      ;
; 2.790 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 3.077      ;
; 2.811 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 3.098      ;
; 2.816 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.102      ;
; 2.818 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 3.101      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.614 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.900      ;
; 0.806 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.092      ;
; 0.844 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.130      ;
; 0.851 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.137      ;
; 0.851 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.137      ;
; 0.949 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.235      ;
; 1.006 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.292      ;
; 1.195 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.481      ;
; 1.195 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.481      ;
; 1.208 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.494      ;
; 1.237 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.523      ;
; 1.241 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.527      ;
; 1.251 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.537      ;
; 1.266 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.552      ;
; 1.278 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.564      ;
; 1.281 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 1.577      ;
; 1.480 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.766      ;
; 1.499 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.785      ;
; 1.499 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.785      ;
; 1.526 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.812      ;
; 1.537 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.001      ; 1.824      ;
; 1.539 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 1.835      ;
; 1.564 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 1.860      ;
; 1.596 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.882      ;
; 1.738 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 2.024      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.219 ; 4.219 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.883 ; 3.883 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.924 ; 3.924 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.628 ; 3.628 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 4.219 ; 4.219 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.178 ; 4.178 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 3.591 ; 3.591 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 4.180 ; 4.180 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 8.193 ; 8.193 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 7.138 ; 7.138 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.619 ; 6.619 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 6.850 ; 6.850 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.722 ; 7.722 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.973 ; 7.973 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 8.193 ; 8.193 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.844 ; 7.844 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 5.198 ; 5.198 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -3.339 ; -3.339 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -3.546 ; -3.546 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -3.644 ; -3.644 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -3.928 ; -3.928 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -3.379 ; -3.379 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -3.794 ; -3.794 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -3.925 ; -3.925 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -3.339 ; -3.339 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -3.929 ; -3.929 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -4.089 ; -4.089 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -4.089 ; -4.089 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -5.604 ; -5.604 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -4.490 ; -4.490 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -7.004 ; -7.004 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -7.255 ; -7.255 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -7.475 ; -7.475 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -7.126 ; -7.126 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -4.563 ; -4.563 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.490 ; 7.490 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.862 ; 6.862 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.490 ; 7.490 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 6.840 ; 6.840 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 6.870 ; 6.870 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 6.850 ; 6.850 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.449 ; 7.449 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.436 ; 7.436 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.886 ; 6.886 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.424 ; 7.424 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.454 ; 7.454 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.131 ; 7.131 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.429 ; 7.429 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 6.860 ; 6.860 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 6.840 ; 6.840 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.862 ; 6.862 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.490 ; 7.490 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 6.840 ; 6.840 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 6.870 ; 6.870 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 6.850 ; 6.850 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.449 ; 7.449 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 6.860 ; 6.860 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.436 ; 7.436 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.886 ; 6.886 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.424 ; 7.424 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.454 ; 7.454 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.131 ; 7.131 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.429 ; 7.429 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 6.860 ; 6.860 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -1.467 ; -12.458       ;
; SYS_CLK  ; 0.239  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.215 ; 0.000         ;
; SYS_CLK  ; 0.238 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.380 ; -28.380            ;
; G_CLK_TX ; -1.380 ; -20.380            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G_CLK_TX'                                                                                                                    ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.467 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.494      ;
; -1.462 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.488      ;
; -1.440 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.472      ;
; -1.392 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.418      ;
; -1.352 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.378      ;
; -1.344 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.371      ;
; -1.339 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.365      ;
; -1.317 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.349      ;
; -1.309 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.335      ;
; -1.308 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.334      ;
; -1.266 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.292      ;
; -1.266 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.292      ;
; -1.264 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.291      ;
; -1.259 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.285      ;
; -1.252 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.278      ;
; -1.244 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.270      ;
; -1.237 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.269      ;
; -1.231 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.264      ;
; -1.226 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.252      ;
; -1.207 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.233      ;
; -1.204 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.230      ;
; -1.202 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.227      ;
; -1.202 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.227      ;
; -1.197 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.221      ;
; -1.191 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.217      ;
; -1.187 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.213      ;
; -1.186 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.212      ;
; -1.185 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.211      ;
; -1.180 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.211      ;
; -1.175 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.205      ;
; -1.168 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.194      ;
; -1.159 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.185      ;
; -1.151 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.177      ;
; -1.140 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.166      ;
; -1.134 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.159      ;
; -1.132 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.164      ;
; -1.129 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.153      ;
; -1.129 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.155      ;
; -1.118 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.144      ;
; -1.109 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.135      ;
; -1.107 ; AMBA:AMBA_H|data2[5]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.133      ;
; -1.106 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.132      ;
; -1.105 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.131      ;
; -1.105 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.138      ;
; -1.104 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.129      ;
; -1.094 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.119      ;
; -1.089 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.113      ;
; -1.082 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.113      ;
; -1.078 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.104      ;
; -1.065 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.091      ;
; -1.061 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.087      ;
; -1.049 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.074      ;
; -1.049 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.075      ;
; -1.048 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.073      ;
; -1.045 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.071      ;
; -1.044 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.068      ;
; -1.043 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.067      ;
; -1.043 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.069      ;
; -1.036 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.062      ;
; -1.036 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.061      ;
; -1.030 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.063      ;
; -1.024 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.050      ;
; -1.019 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.045      ;
; -1.008 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.033      ;
; -1.006 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.038      ;
; -1.003 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.029      ;
; -1.003 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.027      ;
; -0.996 ; AMBA:AMBA_H|data2[6]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.021      ;
; -0.992 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.017      ;
; -0.987 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.011      ;
; -0.986 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.012      ;
; -0.986 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.011      ;
; -0.982 ; AMBA:AMBA_H|data1[2]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.007      ;
; -0.981 ; AMBA:AMBA_H|data2[5]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.007      ;
; -0.981 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.005      ;
; -0.977 ; AMBA:AMBA_H|data1[1]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 2.001      ;
; -0.974 ; modulador:modulador_h|flag      ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.007      ;
; -0.973 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.005      ;
; -0.968 ; modulador:modulador_h|aux[0]    ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 1.999      ;
; -0.965 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.991      ;
; -0.956 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.982      ;
; -0.955 ; modulador:modulador_h|flag_byte ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.985      ;
; -0.951 ; AMBA:AMBA_H|data2[3]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.976      ;
; -0.950 ; AMBA:AMBA_H|data2[1]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.975      ;
; -0.946 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.971      ;
; -0.941 ; AMBA:AMBA_H|data1[6]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.965      ;
; -0.931 ; modulador:modulador_h|aux[1]    ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.963      ;
; -0.929 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.954      ;
; -0.924 ; AMBA:AMBA_H|data2[7]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.948      ;
; -0.910 ; AMBA:AMBA_H|data1[5]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.935      ;
; -0.909 ; AMBA:AMBA_H|data1[4]            ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.933      ;
; -0.908 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.933      ;
; -0.906 ; AMBA:AMBA_H|data2[5]            ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.932      ;
; -0.903 ; AMBA:AMBA_H|data1[0]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.927      ;
; -0.899 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.924      ;
; -0.898 ; AMBA:AMBA_H|data1[7]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.924      ;
; -0.896 ; AMBA:AMBA_H|data2[0]            ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.922      ;
; -0.894 ; AMBA:AMBA_H|data1[3]            ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.008     ; 1.918      ;
; -0.894 ; AMBA:AMBA_H|data2[2]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.919      ;
; -0.888 ; AMBA:AMBA_H|data2[4]            ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.913      ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYS_CLK'                                                                                                          ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.793      ;
; 0.252 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.780      ;
; 0.304 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 0.738      ;
; 0.304 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 0.738      ;
; 0.316 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.001      ; 0.717      ;
; 0.320 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.712      ;
; 0.328 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.704      ;
; 0.331 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.701      ;
; 0.350 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.682      ;
; 0.371 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.661      ;
; 0.396 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.636      ;
; 0.402 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 0.640      ;
; 0.404 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.628      ;
; 0.424 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.608      ;
; 0.429 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.603      ;
; 0.436 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.596      ;
; 0.437 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.595      ;
; 0.438 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.594      ;
; 0.466 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.566      ;
; 0.478 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.554      ;
; 0.557 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.475      ;
; 0.557 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.475      ;
; 0.561 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.471      ;
; 0.563 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.469      ;
; 0.642 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.390      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.270 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.422      ;
; 0.274 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.426      ;
; 0.275 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.427      ;
; 0.328 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.480      ;
; 0.399 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.552      ;
; 0.470 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.622      ;
; 0.513 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.664      ;
; 0.525 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.677      ;
; 0.549 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 0.697      ;
; 0.561 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.712      ;
; 0.568 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.721      ;
; 0.577 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.730      ;
; 0.585 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.736      ;
; 0.591 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.744      ;
; 0.594 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.746      ;
; 0.602 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.753      ;
; 0.641 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.792      ;
; 0.643 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.795      ;
; 0.664 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.816      ;
; 0.671 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.822      ;
; 0.676 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.828      ;
; 0.682 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.834      ;
; 0.689 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 0.838      ;
; 0.706 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 0.854      ;
; 0.709 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.861      ;
; 0.713 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 0.861      ;
; 0.716 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.868      ;
; 0.732 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 0.888      ;
; 0.734 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.887      ;
; 0.735 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.887      ;
; 0.742 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.895      ;
; 0.754 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.905      ;
; 0.771 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.924      ;
; 0.772 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 0.921      ;
; 0.773 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.924      ;
; 0.774 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.926      ;
; 0.775 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.926      ;
; 0.779 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.931      ;
; 0.781 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.933      ;
; 0.783 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.936      ;
; 0.796 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.949      ;
; 0.805 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.957      ;
; 0.817 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.970      ;
; 0.825 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 0.978      ;
; 0.828 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 0.982      ;
; 0.835 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.987      ;
; 0.835 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.986      ;
; 0.849 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 0.998      ;
; 0.853 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.006      ;
; 0.859 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.011      ;
; 0.877 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.029      ;
; 0.881 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.034      ;
; 0.884 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.037      ;
; 0.890 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.042      ;
; 0.896 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.048      ;
; 0.900 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.051      ;
; 0.904 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.057      ;
; 0.905 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.060      ;
; 0.912 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.063      ;
; 0.913 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.066      ;
; 0.920 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.072      ;
; 0.943 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.096      ;
; 0.944 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.097      ;
; 0.950 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.103      ;
; 0.953 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.104      ;
; 0.957 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.110      ;
; 0.960 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.111      ;
; 0.964 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.116      ;
; 0.971 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.125      ;
; 0.979 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.132      ;
; 0.979 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.129      ;
; 0.989 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.138      ;
; 0.989 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.142      ;
; 0.991 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.144      ;
; 0.999 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.148      ;
; 1.000 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.152      ;
; 1.013 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.165      ;
; 1.015 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.166      ;
; 1.017 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.170      ;
; 1.026 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.177      ;
; 1.030 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.181      ;
; 1.030 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.181      ;
; 1.031 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.184      ;
; 1.034 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.187      ;
; 1.046 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.198      ;
; 1.069 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.004      ; 1.225      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.390      ;
; 0.317 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.475      ;
; 0.402 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.554      ;
; 0.414 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.566      ;
; 0.442 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.596      ;
; 0.451 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.608      ;
; 0.476 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.628      ;
; 0.478 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 0.640      ;
; 0.484 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.636      ;
; 0.509 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.661      ;
; 0.530 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.682      ;
; 0.549 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.704      ;
; 0.560 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.712      ;
; 0.564 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.001      ; 0.717      ;
; 0.576 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 0.738      ;
; 0.576 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 0.738      ;
; 0.628 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.780      ;
; 0.641 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.793      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 1.886 ; 1.886 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 1.753 ; 1.753 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 1.778 ; 1.778 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 1.884 ; 1.884 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 1.655 ; 1.655 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 1.886 ; 1.886 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 1.866 ; 1.866 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 1.629 ; 1.629 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 1.868 ; 1.868 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 3.438 ; 3.438 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 3.007 ; 3.007 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 2.828 ; 2.828 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 2.930 ; 2.930 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 3.255 ; 3.255 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 3.320 ; 3.320 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 3.438 ; 3.438 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 3.299 ; 3.299 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 2.300 ; 2.300 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.505 ; -1.505 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.576 ; -1.576 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.639 ; -1.639 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.707 ; -1.707 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.535 ; -1.535 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.662 ; -1.662 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.741 ; -1.741 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.505 ; -1.505 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.747 ; -1.747 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.765 ; -1.765 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.765 ; -1.765 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.388 ; -2.388 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.934 ; -1.934 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.928 ; -2.928 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.993 ; -2.993 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -3.111 ; -3.111 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.972 ; -2.972 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.006 ; -2.006 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 4.011 ; 4.011 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.750 ; 3.750 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 4.011 ; 4.011 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.730 ; 3.730 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.902 ; 3.902 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.760 ; 3.760 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.737 ; 3.737 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.901 ; 3.901 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.755 ; 3.755 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.973 ; 3.973 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.998 ; 3.998 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.970 ; 3.970 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.776 ; 3.776 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.991 ; 3.991 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.998 ; 3.998 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.968 ; 3.968 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.747 ; 3.747 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.730 ; 3.730 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.750 ; 3.750 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 4.011 ; 4.011 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.730 ; 3.730 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.902 ; 3.902 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.760 ; 3.760 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.737 ; 3.737 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.901 ; 3.901 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.755 ; 3.755 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.973 ; 3.973 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.747 ; 3.747 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.970 ; 3.970 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.776 ; 3.776 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.991 ; 3.991 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.998 ; 3.998 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.968 ; 3.968 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.747 ; 3.747 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.814  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  G_CLK_TX        ; -5.814  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  SYS_CLK         ; -0.986  ; 0.238 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -65.169 ; 0.0   ; 0.0      ; 0.0     ; -59.474             ;
;  G_CLK_TX        ; -59.183 ; 0.000 ; N/A      ; N/A     ; -24.849             ;
;  SYS_CLK         ; -5.986  ; 0.000 ; N/A      ; N/A     ; -34.625             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.219 ; 4.219 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.883 ; 3.883 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.924 ; 3.924 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 4.203 ; 4.203 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 3.628 ; 3.628 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 4.219 ; 4.219 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.178 ; 4.178 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 3.591 ; 3.591 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 4.180 ; 4.180 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 8.193 ; 8.193 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 7.138 ; 7.138 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.619 ; 6.619 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 6.850 ; 6.850 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.722 ; 7.722 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.973 ; 7.973 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 8.193 ; 8.193 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 7.844 ; 7.844 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 5.198 ; 5.198 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.505 ; -1.505 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.576 ; -1.576 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.639 ; -1.639 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.707 ; -1.707 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.535 ; -1.535 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.662 ; -1.662 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.741 ; -1.741 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.505 ; -1.505 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.747 ; -1.747 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.765 ; -1.765 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.765 ; -1.765 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -2.388 ; -2.388 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -1.934 ; -1.934 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.928 ; -2.928 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.993 ; -2.993 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -3.111 ; -3.111 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.972 ; -2.972 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.006 ; -2.006 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.490 ; 7.490 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 6.862 ; 6.862 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.490 ; 7.490 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 6.840 ; 6.840 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 6.870 ; 6.870 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 6.850 ; 6.850 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 7.223 ; 7.223 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 6.866 ; 6.866 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.449 ; 7.449 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.436 ; 7.436 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.886 ; 6.886 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 7.424 ; 7.424 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.454 ; 7.454 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.466 ; 7.466 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.131 ; 7.131 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 7.429 ; 7.429 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 6.860 ; 6.860 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.730 ; 3.730 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.750 ; 3.750 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 4.011 ; 4.011 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.730 ; 3.730 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.902 ; 3.902 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.760 ; 3.760 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.737 ; 3.737 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.901 ; 3.901 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.755 ; 3.755 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.973 ; 3.973 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.747 ; 3.747 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.970 ; 3.970 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.776 ; 3.776 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.960 ; 3.960 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.991 ; 3.991 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.998 ; 3.998 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.968 ; 3.968 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.747 ; 3.747 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 3        ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 22       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 3        ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 22       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 235   ; 235  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition
    Info: Processing started: Tue Mar 21 20:09:15 2017
Info: Command: quartus_sta BSG -c BSG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BSG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYS_CLK SYS_CLK
    Info (332105): create_clock -period 1.000 -name G_CLK_TX G_CLK_TX
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.814       -59.183 G_CLK_TX 
    Info (332119):    -0.986        -5.986 SYS_CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 G_CLK_TX 
    Info (332119):     0.614         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -34.625 SYS_CLK 
    Info (332119):    -1.631       -24.849 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.467
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.467       -12.458 G_CLK_TX 
    Info (332119):     0.239         0.000 SYS_CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 G_CLK_TX 
    Info (332119):     0.238         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 SYS_CLK 
    Info (332119):    -1.380       -20.380 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 595 megabytes
    Info: Processing ended: Tue Mar 21 20:09:16 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


