# 1 名词解释

| 名词 | 解释 |
| :--- | :--- |
| HDL | Hardware Description Language，硬件描述语言。 |
| RTL | Register Transfer Level，寄存器传输级。 |
| VCD | Value Change Dump，波形记录数据库。 |
| SDF | Standard Delay Format，标准延时格式，是工业界普遍接受的一种延时描述格式。 |
| SDPD | State Dependent Path Delay，状态依赖路径延时。 |
| Strong | Verilog默认的信号强度。 |
| False Path | 有实际物理连接的路径，但实际工作时信号不会沿此路径传播。 |
| Spec | 全称specification，可以理解为芯片规格说明书。主要描述芯片设计总体架构、规格参数、模块划分、使用的总线以及各模块详细定义等内容。 |
| UVM | Universal Verification Methodology，通用验证方法学。UVM是一个以SystemVerilog为主体的验证平台开发框架，验证工程师利用其可重用组件可以构建具有标准化层次结构和接口的功能验证环境。 |
| MSB | Most Significant Bit，最高有效位。 |
| LSB | Least Significant Bit，最低有效位。 |
| ICG | Intergrated Clock Gating，集成式时钟门控。在芯片实际工作过程中，有些信号或者功能并不需要一直开启，可以在它们不用时将其时钟信号关闭。这样信号不再翻转，从而能够有效减少动态功耗。 |
| PPA | Performance性能、Power功耗、Area尺寸。 |
| CBB | Common Building Blocks，共用基础模块。 |
| 上升延时 | 信号从10%电平上升到90%电平所需要的时间。 |
| 分布延时 | 将延时标注在电路中每个门上的延时描述方式。 |
| 环境约束 | 对电路工作的外在环境，如电路的工作电压、工作温度、工艺变化以及电路与周边其他电路的关系所做的约束。 |
| 等效门 | 是描述与制造技术无关的电路设计复杂程度的度量单位。通常情况下，会选取一个基准的逻辑门(NAND/NOR)并定义它为一个等效门。然后将设计中的其他逻辑门、回路等通过某种方式转化为等效的基准门数量，以此来衡量设计的复杂度。 |
| 时钟抖动 | 时钟抖动jitter是指两个时钟周期之间存在的差值，此误差在时钟发生器内部产生，和晶振或者PLL内部电路有关。 |

# 2 简答题
