##Создание модуля

Основной цифровых схем в Verilog является модуль. Модуль — это как коробочка вашего физического устройства, например магнитофона.

У магнитофона есть входы: вход касеты, кнопки, с помощью которых можно управлять устройством, и выходы: динамики магнитофона. Поэтому и у вашего модуля обычно будут входы и выходы.


 //рисунок

Итак, давайте создадим свой ~~магнитофон~~ модуль! Модуль без входов и выходов — это просто коробка, которая никак не взаимодействует с внешним миром. Определим наш модуль:
```verilog
    module 


    endmodule

```

У всякого модуля дожно быть название. Назовём его box.
```verilog
    module box


    endmodule

```

В круглых скобках пишутся имена портов, их направление и типы. Если модуль не имеет ни входов, ни выходов, внутри скобок ничего не пишется. После них всегда ставится точка с запятой.

```verilog
    module box();


    endmodule

```

Подключим к модулю два входных сигнала `a, b`  и один выходной `q`.
```verilog
    module box(
        input a,
        input b,
        output q
    );


    endmodule

```
Внутри модуля могут быть объявления сигналов, параметров, констант и т.п., о которых другой модуль не узнает.  Создадим провод `c`. Подробнее о типах данных можно прочитать в ".......".

```verilog
    module box(
        input a,
        input b,

        output q
    );

    wire c;

    endmodule

```

Подключим `c` ко входу `a`. Конструкция `assign c = ` называется непрерывным присваиванием. Провод `c` всегда будет иметь то же значение, что и `a`, тип "Цепь" не хранит значение, поэтому, если входной сигнал `a` изменится, `с` изменится тоже.

```verilog
    module box(
        input a,
        input b,

        output q
    );

    wire c;

    assign c = a;

    endmodule

```

Мы также можем присвоить `с` значение выхода логического вентиля. Пусть нам нужно выполнить операцию `a ИЛИ b`, а её результат присвоить `c`. 

```verilog
    module box(
        input a,
        input b,

        output q
    );

    wire c;

    assign c = a | b;

    endmodule

```


Пусть в схеме имеется ещё один логический вентиль - Исключающее ИЛИ. На него подаётся результат операции `a ИЛИ b`, то есть `c`, а также входной сигнал `b`. Результат операции `c ИСКЛЮЧАЮЩЕЕ ИЛИ b` подаётся на выход `d` нашего модуля. 

```verilog
    module box(
        input a,
        input b,

        output q
    );

    wire c;

    assign c = a | b;
    assign d = c ^ b;

    endmodule

```

##Иерархия модулей

Модули могут подключаться друг к другу. Например, первый модуль, invertor, инвертирует приходящее на него значение и подаёт на выход. Второй модуль, top, имеет два входа и один выход. Вход а инвертируется и подаётся на логический вентиль И вместе со входом б. Мы можем подключить первый модуль ко второму таким образом.


..


Мы можем подключить сколько угодно модулей, если они нам нужны. Пусть результат операции И тоже пойдет на инвертор, выходной сигнал которого пойдет на выход модуля top.

Отлично! Мы научились подключать модули.

__________






к нему пикча с прямоугольником и именем модуля
дальше добавляем порты, отражаем на схеме, описываем кто за что отвечает и т.д.
