Time resolution is 1 ps

=== Prueba 1: Escritura registros 16 bits (AX, CX, DX, BX) ===
Escrito en SEL=0: DATA=16'h1234
Escrito en SEL=1: DATA=16'h5678
Escrito en SEL=2: DATA=16'h9abc
Escrito en SEL=3: DATA=16'hdef0

=== Prueba 2: Lectura registros 16 bits ===
[ERROR] Lectura AX (SEL=0): Esperado 16'h1234, Obtenido 16'h0034
[ERROR] Lectura CX (SEL=1): Esperado 16'h5678, Obtenido 16'h0078
[ERROR] Lectura DX (SEL=2): Esperado 16'h9abc, Obtenido 16'h00bc
[ERROR] Lectura BX (SEL=3): Esperado 16'hdef0, Obtenido 16'h00f0

=== Prueba 3: Partes bajas (AL, CL, DL, BL) ===
Escrito en SEL=4: DATA=16'h00aa
[ERROR] Lectura AL (SEL=4): Esperado 16'h00aa, Obtenido 16'h0034
Escrito en SEL=5: DATA=16'h00bb
[ERROR] Lectura CL (SEL=5): Esperado 16'h00bb, Obtenido 16'h0078
Escrito en SEL=6: DATA=16'h00cc
[ERROR] Lectura DL (SEL=6): Esperado 16'h00cc, Obtenido 16'h00bc
Escrito en SEL=7: DATA=16'h00dd
[ERROR] Lectura BL (SEL=7): Esperado 16'h00dd, Obtenido 16'h00f0

=== Prueba 4: Partes altas (AH, CH, DH, BH) ===
Escrito en SEL=8: DATA=16'h00ee
[ERROR] Lectura AH (SEL=8): Esperado 16'h00ee, Obtenido 16'h0000
Escrito en SEL=9: DATA=16'h00ff
[ERROR] Lectura CH (SEL=9): Esperado 16'h00ff, Obtenido 16'h0000
Escrito en SEL=a: DATA=16'h0011
[ERROR] Lectura DH (SEL=a): Esperado 16'h0011, Obtenido 16'h0000
Escrito en SEL=b: DATA=16'h0022
[ERROR] Lectura BH (SEL=b): Esperado 16'h0022, Obtenido 16'h0000

=== Prueba 5: Registros puntero/Ã­ndice ===
Escrito en SEL=c: DATA=16'hf0f0
[OK] Lectura SP (SEL=c): Esperado 16'hf0f0, Obtenido 16'hf0f0
Escrito en SEL=d: DATA=16'hf1f1
[OK] Lectura BP (SEL=d): Esperado 16'hf1f1, Obtenido 16'hf1f1
Escrito en SEL=e: DATA=16'hf2f2
[OK] Lectura SI (SEL=e): Esperado 16'hf2f2, Obtenido 16'hf2f2
Escrito en SEL=f: DATA=16'hf3f3
[OK] Lectura DI (SEL=f): Esperado 16'hf3f3, Obtenido 16'hf3f3

=== Prueba 6: Reset ===
[OK] Lectura AX despuÿ©s de reset (SEL=0): Esperado 16'h0000, Obtenido 16'h0000
[OK] Lectura SP despuÿ©s de reset (SEL=c): Esperado 16'h0000, Obtenido 16'h0000

=== Prueba 7: Conflicto RD/WR simultÃ¡neo ===
Warning: Conflicto RD/WR simultÃ¡neo en ciclo               385000
Time: 385 ns  Iteration: 0  Process: /bancoderegistros_tb/dut/Always94_14  Scope: bancoderegistros_tb.dut  File: C:/Vivado/banco_de_registros/banco_de_registros.srcs/sources_1/new/bancoderegistros.v Line: 96

=== Todas las pruebas completadas ===
$finish called at time : 390 ns : File "C:/Vivado/banco_de_registros/banco_de_registros.srcs/sim_1/new/bancoderegistros_tb.sv" Line 135
