vDD vdd! 0 dc 1.8
vGND gnd! 0 dc 0 
vb<0> b<0> 0 pulse 0 1.8 5n 0.05n 0.05n 100n 1000n
vadd_en add_en 0 dc 1.8
va<0> a<0> 0 dc 1.8
va<1> a<1> 0 dc 1.8
va<2> a<2> 0 dc 1.8
va<3> a<3> 0 dc 1.8
va<4> a<4> 0 dc 1.8
va<5> a<5> 0 dc 1.8
va<6> a<6> 0 dc 1.8
va<7> a<7> 0 dc 1.8
va<8> a<8> 0 dc 1.8
va<9> a<9> 0 dc 1.8
va<10> a<10> 0 dc 1.8
va<11> a<11> 0 dc 1.8
va<12> a<12> 0 dc 1.8
va<13> a<13> 0 dc 1.8
va<14> a<14> 0 dc 1.8
va<15> a<15> 0 dc 1.8
va<16> a<16> 0 dc 1.8
va<17> a<17> 0 dc 1.8
va<18> a<18> 0 dc 1.8
va<19> a<19> 0 dc 1.8
va<20> a<20> 0 dc 1.8
va<21> a<21> 0 dc 1.8
va<22> a<22> 0 dc 1.8
va<23> a<23> 0 dc 1.8
va<24> a<24> 0 dc 1.8
va<25> a<25> 0 dc 1.8
va<26> a<26> 0 dc 1.8
va<27> a<27> 0 dc 1.8
va<28> a<28> 0 dc 1.8
va<29> a<29> 0 dc 1.8
va<30> a<30> 0 dc 1.8
va<31> a<31> 0 dc 1.8
vb<1> b<1> 0 dc 0
vb<2> b<2> 0 dc 0
vb<3> b<3> 0 dc 0
vb<4> b<4> 0 dc 0
vb<5> b<5> 0 dc 0
vb<6> b<6> 0 dc 0
vb<7> b<7> 0 dc 0
vb<8> b<8> 0 dc 0
vb<9> b<9> 0 dc 0
vb<10> b<10> 0 dc 0
vb<11> b<11> 0 dc 0
vb<12> b<12> 0 dc 0
vb<13> b<13> 0 dc 0
vb<14> b<14> 0 dc 0
vb<15> b<15> 0 dc 0
vb<16> b<16> 0 dc 0
vb<17> b<17> 0 dc 0
vb<18> b<18> 0 dc 0
vb<19> b<19> 0 dc 0
vb<20> b<20> 0 dc 0
vb<21> b<21> 0 dc 0
vb<22> b<22> 0 dc 0
vb<23> b<23> 0 dc 0
vb<24> b<24> 0 dc 0
vb<25> b<25> 0 dc 0
vb<26> b<26> 0 dc 0
vb<27> b<27> 0 dc 0
vb<28> b<28> 0 dc 0
vb<29> b<29> 0 dc 0
vb<30> b<30> 0 dc 0
vb<31> b<31> 0 dc 0
