                                 enable  prepare  protect                                duty  hardware
   clock                          count    count    count        rate   accuracy phase  cycle    enable
-------------------------------------------------------------------------------------------------------
 ps_clk                               3        3        0    50000000          0     0  50000         Y
    iopll_int                         1        1        0  1000000000          0     0  50000         Y
       iopll                         10       10        0  1000000000          0     0  50000         Y
          dbg_mux                     1        1        0  1000000000          0     0  50000         Y
             dbg_div                  1        1        0    66666667          0     0  50000         Y
                dbg_emio_mux          1        1        0    66666667          0     0  50000         Y
                   dbg_trc            1        1        0    66666667          0     0  50000         Y
          can_mux                     0        0        0  1000000000          0     0  50000         Y
             can_div0                 0        0        0    40000000          0     0  50000         Y
                can_div1              0        0        0     8000000          0     0  50000         Y
                   can1_gate          0        0        0     8000000          0     0  50000         Y
                      can1            0        0        0     8000000          0     0  50000         Y
                   can0_gate          0        0        0     8000000          0     0  50000         Y
                      can0            0        0        0     8000000          0     0  50000         Y
          gem1_mux                    0        0        0  1000000000          0     0  50000         Y
             gem1_div0                0        0        0    16666667          0     0  50000         Y
                gem1_div1             0        0        0    16666667          0     0  50000         Y
                   gem1_emio_mux       0        0        0    16666667          0     0  50000         Y
                      gem1            0        0        0    16666667          0     0  50000         Y
          gem0_mux                    1        1        0  1000000000          0     0  50000         Y
             gem0_div0                1        1        0   125000000          0     0  50000         Y
                gem0_div1             1        1        0   125000000          0     0  50000         Y
                   gem0_emio_mux       1        1        0   125000000          0     0  50000         Y
                      gem0            1        1        0   125000000          0     0  50000         Y
          spi0_mux                    0        0        0  1000000000          0     0  50000         Y
             spi0_div                 0        0        0    15873016          0     0  50000         Y
                spi1                  0        0        0    15873016          0     0  50000         Y
                spi0                  0        0        0    15873016          0     0  50000         Y
          uart0_mux                   1        1        0  1000000000          0     0  50000         Y
             uart0_div                1        1        0   100000000          0     0  50000         Y
                uart1                 0        0        0   100000000          0     0  50000         N
                uart0                 1        1        0   100000000          0     0  50000         Y
          sdio0_mux                   1        1        0  1000000000          0     0  50000         Y
             sdio0_div                1        1        0    50000000          0     0  50000         Y
                sdio1                 0        0        0    50000000          0     0  50000         N
                sdio0                 1        1        0    50000000          0     0  50000         Y
          pcap_mux                    1        1        0  1000000000          0     0  50000         Y
             pcap_div                 1        1        0   200000000          0     0  50000         Y
                pcap                  1        2        0   200000000          0     0  50000         Y
          lqspi_mux                   1        1        0  1000000000          0     0  50000         Y
             lqspi_div                1        1        0   200000000          0     0  50000         Y
                lqspi                 1        1        0   200000000          0     0  50000         Y
          fclk3_mux                   1        1        0  1000000000          0     0  50000         Y
             fclk3_div0               1        1        0   333333334          0     0  50000         Y
                fclk3_div1            1        1        0   166666667          0     0  50000         Y
                   fclk3              1        1        0   166666667          0     0  50000         Y
          fclk2_mux                   1        1        0  1000000000          0     0  50000         Y
             fclk2_div0               1        1        0   200000000          0     0  50000         Y
                fclk2_div1            1        1        0   200000000          0     0  50000         Y
                   fclk2              1        1        0   200000000          0     0  50000         Y
          fclk1_mux                   1        1        0  1000000000          0     0  50000         Y
             fclk1_div0               1        1        0   142857143          0     0  50000         Y
                fclk1_div1            1        1        0   142857143          0     0  50000         Y
                   fclk1              1        1        0   142857143          0     0  50000         Y
          fclk0_mux                   1        1        0  1000000000          0     0  50000         Y
             fclk0_div0               1        1        0   200000000          0     0  50000         Y
                fclk0_div1            1        1        0   100000000          0     0  50000         Y
                   fclk0              1        1        0   100000000          0     0  50000         Y
    ddrpll_int                        1        1        0  1050000000          0     0  50000         Y
       ddrpll                         3        3        0  1050000000          0     0  50000         Y
          dci_div0                    1        1        0    20192308          0     0  50000         Y
             dci_div1                 1        1        0    10096154          0     0  50000         Y
                dci                   1        1        0    10096154          0     0  50000         Y
          ddr3x_div                   1        1        0   525000000          0     0  50000         Y
             ddr3x                    1        1        0   525000000          0     0  50000         Y
          ddr2x_div                   1        1        0   350000000          0     0  50000         Y
             ddr2x                    1        1        0   350000000          0     0  50000         Y
    armpll_int                        1        1        0  1300000000          0     0  50000         Y
       armpll                         1        1        0  1300000000          0     0  50000         Y
          smc_mux                     0        0        0  1300000000          0     0  50000         Y
             smc_div                  0        0        0    21666667          0     0  50000         Y
                smc                   0        0        0    21666667          0     0  50000         Y
          cpu_mux                     1        1        0  1300000000          0     0  50000         Y
             cpu_div                  3        3        0   650000000          0     0  50000         Y
                cpu_1x_div            1        1        0   108333333          0     0  50000         Y
                   cpu_1x            10       12        0   108333333          0     0  50000         Y
                      smc_aper        0        0        0   108333333          0     0  50000         Y
                      lqspi_aper       1        1        0   108333333          0     0  50000         Y
                      gpio_aper       1        1        0   108333333          0     0  50000         Y
                      uart1_aper       0        0        0   108333333          0     0  50000         N
                      uart0_aper       1        1        0   108333333          0     0  50000         Y
                      i2c1_aper       0        1        0   108333333          0     0  50000         N
                      i2c0_aper       0        1        0   108333333          0     0  50000         N
                      can1_aper       0        0        0   108333333          0     0  50000         N
                      can0_aper       0        0        0   108333333          0     0  50000         N
                      spi1_aper       0        0        0   108333333          0     0  50000         N
                      spi0_aper       0        0        0   108333333          0     0  50000         N
                      sdio1_aper       0        0        0   108333333          0     0  50000         N
                      sdio0_aper       1        1        0   108333333          0     0  50000         Y
                      gem1_aper       0        0        0   108333333          0     0  50000         N
                      gem0_aper       2        2        0   108333333          0     0  50000         Y
                      usb1_aper       0        0        0   108333333          0     0  50000         Y
                      usb0_aper       1        1        0   108333333          0     0  50000         Y
                      dbg_apb         1        1        0   108333333          0     0  50000         Y
                      swdt            1        1        0   108333333          0     0  50000         Y
                cpu_2x_div            1        1        0   216666666          0     0  50000         Y
                   cpu_2x             1        2        0   216666666          0     0  50000         Y
                      dma             0        1        0   216666666          0     0  50000         N
                cpu_3or2x_div         1        1        0   325000000          0     0  50000         Y
                   cpu_3or2x          2        2        0   325000000          0     0  50000         Y
                cpu_6or4x             0        0        0   650000000          0     0  50000         Y
 can1_mio_mux                         0        0        0           0          0     0  50000         Y
 can0_mio_mux                         0        0        0           0          0     0  50000         Y
