<stg><name>order_book_Pipeline_ASK_PUSH_LOOP</name>


<trans_list>

<trans id="1053" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1054" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1058" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1055" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="2">

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="6" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %new_idx_5 = alloca i32 1

]]></Node>
<StgValue><ssdm name="new_idx_5"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="4" op_0_bw="32">
<![CDATA[
newFuncRoot:1 %i_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="i_4"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:2 %level_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="level_1"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:3 %input_price_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_price_4"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:4 %input_size_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_size_4"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %input_orderID_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_orderID_4"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:6 %input_direction_4 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_direction_4"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:7 %insert_path_1_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %insert_path_1

]]></Node>
<StgValue><ssdm name="insert_path_1_read"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:8 %insert_level_5_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %insert_level_5

]]></Node>
<StgValue><ssdm name="insert_level_5_read"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:9 %tmp = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %empty

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:10 %input_size_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %input_size

]]></Node>
<StgValue><ssdm name="input_size_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:11 %input_orderID_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %input_orderID

]]></Node>
<StgValue><ssdm name="input_orderID_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:12 %zext_ln177_1_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %zext_ln177_1

]]></Node>
<StgValue><ssdm name="zext_ln177_1_read"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="4" op_0_bw="3">
<![CDATA[
newFuncRoot:13 %zext_ln177_1_cast = zext i3 %zext_ln177_1_read

]]></Node>
<StgValue><ssdm name="zext_ln177_1_cast"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:14 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:15 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:16 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:17 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:18 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:19 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:20 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:21 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:22 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:23 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:24 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:25 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:26 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:27 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:28 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:29 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:30 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:31 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:32 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:33 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:34 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:35 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:36 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:37 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:38 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:39 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:40 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:41 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:42 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:43 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:44 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:45 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:46 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:47 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:48 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:49 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:50 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:51 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:52 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:53 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:54 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:55 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:56 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:57 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:58 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:59 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:60 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:61 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:62 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:63 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:64 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:65 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:66 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:67 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:68 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:69 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:70 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:71 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:72 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:73 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:74 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:75 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:76 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:77 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:78 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:79 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:80 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:81 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:82 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:83 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:84 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:85 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:86 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:87 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:88 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:89 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:90 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:91 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:92 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:93 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:94 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:95 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:96 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:97 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:98 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:99 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:100 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:101 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:102 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:103 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:104 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:105 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:106 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:107 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:108 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:109 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:110 %store_ln362 = store i3 2, i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:111 %store_ln362 = store i16 %input_orderID_read, i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:112 %store_ln362 = store i8 %input_size_read, i8 %input_size_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:113 %store_ln362 = store i16 %tmp, i16 %input_price_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:114 %store_ln184 = store i3 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="store_ln184"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
newFuncRoot:115 %store_ln202 = store i4 %zext_ln177_1_cast, i4 %i_4

]]></Node>
<StgValue><ssdm name="store_ln202"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="6" op_1_bw="6">
<![CDATA[
newFuncRoot:116 %store_ln26 = store i6 0, i6 %new_idx_5

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:117 %br_ln0 = br void %for.body.i624

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="227" bw="6" op_0_bw="6" op_1_bw="0">
<![CDATA[
for.body.i624:0 %new_idx = load i6 %new_idx_5

]]></Node>
<StgValue><ssdm name="new_idx"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="228" bw="4" op_0_bw="4" op_1_bw="0">
<![CDATA[
for.body.i624:1 %i = load i4 %i_4

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="229" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
for.body.i624:2 %level = load i3 %level_1

]]></Node>
<StgValue><ssdm name="level"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i624:5 %icmp_ln202 = icmp_eq  i3 %level, i3 %insert_level_5_read

]]></Node>
<StgValue><ssdm name="icmp_ln202"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i624:7 %add_ln217 = add i3 %level, i3 1

]]></Node>
<StgValue><ssdm name="add_ln217"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i624:8 %br_ln202 = br i1 %icmp_ln202, void %for.body.i624.split, void %_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln202"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="4" op_0_bw="4" op_1_bw="6" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body.i624.split:3 %lshr_ln362_2 = partselect i4 @_ssdm_op_PartSelect.i4.i6.i32.i32, i6 %new_idx, i32 2, i32 5

]]></Node>
<StgValue><ssdm name="lshr_ln362_2"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="64" op_0_bw="4">
<![CDATA[
for.body.i624.split:4 %zext_ln362 = zext i4 %lshr_ln362_2

]]></Node>
<StgValue><ssdm name="zext_ln362"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_503, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_504, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_505, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_506, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_507, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_508, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_509, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_510, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_511, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_512, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_513, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_514, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_515, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_516, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_517, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_518, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_519, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_520, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_521, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_522, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_523, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_524, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_525, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_526, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1875 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1875"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1876 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1876"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1877 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1877"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1878 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1878"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1879 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1879"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1880 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1880"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1881 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1881"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1882 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1882"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1883 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1883"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1884 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1884"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1885 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1885"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1886 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1886"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1887 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1887"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1888 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1888"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1889 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1889"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1890 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1890"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1891 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1891"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1892 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1892"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1893 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1893"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1894 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1894"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1895 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1895"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1896 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1896"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1897 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1897"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1898 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1898"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_475, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:62 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_476, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_477, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_478, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_479, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_480, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:67 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_481, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_482, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_483, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_484, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_485, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:72 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_486, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_487, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911"/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_488, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912"/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_489, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913"/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_490, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:77 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_491, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_492, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916"/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_493, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917"/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_494, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918"/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_495, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919"/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_496, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920"/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:83 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_497, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921"/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i624.split:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_498, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922"/></StgValue>
</operation>

<operation id="206" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1923 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1923"/></StgValue>
</operation>

<operation id="207" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1924 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1924"/></StgValue>
</operation>

<operation id="208" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1925 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1925"/></StgValue>
</operation>

<operation id="209" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1926 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1926"/></StgValue>
</operation>

<operation id="210" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1927 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1927"/></StgValue>
</operation>

<operation id="211" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1928 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1928"/></StgValue>
</operation>

<operation id="212" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1929 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1929"/></StgValue>
</operation>

<operation id="213" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1930 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1930"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1931 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1931"/></StgValue>
</operation>

<operation id="215" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1932 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1932"/></StgValue>
</operation>

<operation id="216" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1933 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1933"/></StgValue>
</operation>

<operation id="217" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1934 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1934"/></StgValue>
</operation>

<operation id="218" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1935 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1935"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1936 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1936"/></StgValue>
</operation>

<operation id="220" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1937 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1937"/></StgValue>
</operation>

<operation id="221" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1938 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1938"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1939 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1939"/></StgValue>
</operation>

<operation id="223" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1940 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1940"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1941 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1941"/></StgValue>
</operation>

<operation id="225" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1942 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1942"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1943 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1943"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1944 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1944"/></StgValue>
</operation>

<operation id="228" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:112 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1945 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1945"/></StgValue>
</operation>

<operation id="229" st_id="1" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1946 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1946"/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1029" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.end74.i665:0 %i_6 = add i4 %i, i4 15

]]></Node>
<StgValue><ssdm name="i_6"/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1030" bw="32" op_0_bw="4">
<![CDATA[
if.end74.i665:1 %sext_ln26 = sext i4 %i_6

]]></Node>
<StgValue><ssdm name="sext_ln26"/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>BitSelector</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1031" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.end74.i665:2 %bit = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insert_path_1_read, i32 %sext_ln26

]]></Node>
<StgValue><ssdm name="bit"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1036" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end74.i665:7 %store_ln184 = store i3 %add_ln217, i3 %level_1

]]></Node>
<StgValue><ssdm name="store_ln184"/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1037" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end74.i665:8 %store_ln202 = store i4 %i_6, i4 %i_4

]]></Node>
<StgValue><ssdm name="store_ln202"/></StgValue>
</operation>
</state>

<state id="2" st_id="3">

<operation id="235" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="2" op_0_bw="6">
<![CDATA[
for.body.i624.split:0 %trunc_ln202 = trunc i6 %new_idx

]]></Node>
<StgValue><ssdm name="trunc_ln202"/></StgValue>
</operation>

<operation id="236" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1875 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1875"/></StgValue>
</operation>

<operation id="237" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1876 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1876"/></StgValue>
</operation>

<operation id="238" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1877 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1877"/></StgValue>
</operation>

<operation id="239" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1878 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1878"/></StgValue>
</operation>

<operation id="240" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:33 %tmp_22 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1875, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1876, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1877, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1878, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="241" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1879 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1879"/></StgValue>
</operation>

<operation id="242" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1880 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1880"/></StgValue>
</operation>

<operation id="243" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1881 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1881"/></StgValue>
</operation>

<operation id="244" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1882 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1882"/></StgValue>
</operation>

<operation id="245" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:38 %tmp_23 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1879, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1880, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1881, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1882, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="246" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1883 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1883"/></StgValue>
</operation>

<operation id="247" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1884 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1884"/></StgValue>
</operation>

<operation id="248" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1885 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1885"/></StgValue>
</operation>

<operation id="249" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1886 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1886"/></StgValue>
</operation>

<operation id="250" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:43 %tmp_24 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1883, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1884, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1885, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1886, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="251" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1887 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1887"/></StgValue>
</operation>

<operation id="252" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1888 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1888"/></StgValue>
</operation>

<operation id="253" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1889 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1889"/></StgValue>
</operation>

<operation id="254" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1890 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1890"/></StgValue>
</operation>

<operation id="255" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:48 %tmp_25 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1887, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1888, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1889, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1890, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="256" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1891 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1891"/></StgValue>
</operation>

<operation id="257" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1892 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1892"/></StgValue>
</operation>

<operation id="258" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1893 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1893"/></StgValue>
</operation>

<operation id="259" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1894 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1894"/></StgValue>
</operation>

<operation id="260" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:53 %tmp_26 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1891, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1892, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1893, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1894, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1895 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1895"/></StgValue>
</operation>

<operation id="262" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1896 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1896"/></StgValue>
</operation>

<operation id="263" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1897 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1897"/></StgValue>
</operation>

<operation id="264" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1898 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1898"/></StgValue>
</operation>

<operation id="265" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:58 %tmp_27 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1895, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1896, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1897, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1898, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="266" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
for.body.i624.split:59 %input_price_6 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_22, i3 1, i16 %tmp_23, i3 2, i16 %tmp_24, i3 3, i16 %tmp_25, i3 4, i16 %tmp_26, i3 5, i16 %tmp_27, i16 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_price_6"/></StgValue>
</operation>

<operation id="267" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1923 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1923"/></StgValue>
</operation>

<operation id="268" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1924 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1924"/></StgValue>
</operation>

<operation id="269" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1925 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1925"/></StgValue>
</operation>

<operation id="270" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1926 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1926"/></StgValue>
</operation>

<operation id="271" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:89 %tmp_29 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1923, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1924, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1925, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1926, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="272" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1927 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1927"/></StgValue>
</operation>

<operation id="273" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1928 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1928"/></StgValue>
</operation>

<operation id="274" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1929 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1929"/></StgValue>
</operation>

<operation id="275" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1930 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1930"/></StgValue>
</operation>

<operation id="276" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:94 %tmp_30 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1927, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1928, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1929, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1930, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="277" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1931 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1931"/></StgValue>
</operation>

<operation id="278" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1932 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1932"/></StgValue>
</operation>

<operation id="279" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1933 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1933"/></StgValue>
</operation>

<operation id="280" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1934 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1934"/></StgValue>
</operation>

<operation id="281" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:99 %tmp_31 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1931, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1932, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1933, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1934, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="282" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1935 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1935"/></StgValue>
</operation>

<operation id="283" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1936 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1936"/></StgValue>
</operation>

<operation id="284" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1937 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1937"/></StgValue>
</operation>

<operation id="285" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1938 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1938"/></StgValue>
</operation>

<operation id="286" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:104 %tmp_32 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1935, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1936, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1937, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1938, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="287" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1939 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1939"/></StgValue>
</operation>

<operation id="288" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1940 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1940"/></StgValue>
</operation>

<operation id="289" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1941 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1941"/></StgValue>
</operation>

<operation id="290" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1942 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1942"/></StgValue>
</operation>

<operation id="291" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:109 %tmp_33 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1939, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1940, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1941, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1942, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="292" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1943 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1943"/></StgValue>
</operation>

<operation id="293" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1944 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1944"/></StgValue>
</operation>

<operation id="294" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:112 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1945 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1945"/></StgValue>
</operation>

<operation id="295" st_id="2" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
for.body.i624.split:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1946 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1946"/></StgValue>
</operation>

<operation id="296" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i624.split:114 %tmp_34 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1943, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1944, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1945, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1946, i16 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="297" st_id="2" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
for.body.i624.split:115 %input_orderID_11 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_29, i3 1, i16 %tmp_30, i3 2, i16 %tmp_31, i3 3, i16 %tmp_32, i3 4, i16 %tmp_33, i3 5, i16 %tmp_34, i16 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_orderID_11"/></StgValue>
</operation>

<operation id="298" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1032" bw="5" op_0_bw="6">
<![CDATA[
if.end74.i665:3 %trunc_ln29 = trunc i6 %new_idx

]]></Node>
<StgValue><ssdm name="trunc_ln29"/></StgValue>
</operation>

<operation id="299" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="bit" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1033" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
if.end74.i665:4 %shl_ln29 = shl i6 %new_idx, i6 1

]]></Node>
<StgValue><ssdm name="shl_ln29"/></StgValue>
</operation>

<operation id="300" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1034" bw="6" op_0_bw="6" op_1_bw="5" op_2_bw="1">
<![CDATA[
if.end74.i665:5 %or_ln = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i5.i1, i5 %trunc_ln29, i1 1

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="301" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1035" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
if.end74.i665:6 %new_idx_4 = select i1 %bit, i6 %or_ln, i6 %shl_ln29

]]></Node>
<StgValue><ssdm name="new_idx_4"/></StgValue>
</operation>

<operation id="302" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1038" bw="0" op_0_bw="6" op_1_bw="6" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end74.i665:9 %store_ln26 = store i6 %new_idx_4, i6 %new_idx_5

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="303" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1039" bw="0" op_0_bw="0">
<![CDATA[
if.end74.i665:10 %br_ln202 = br void %for.body.i624

]]></Node>
<StgValue><ssdm name="br_ln202"/></StgValue>
</operation>
</state>

<state id="3" st_id="4">

<operation id="304" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="230" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i624:3 %input_price = load i16 %input_price_4

]]></Node>
<StgValue><ssdm name="input_price"/></StgValue>
</operation>

<operation id="305" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="231" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i624:4 %input_orderID_10 = load i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="input_orderID_10"/></StgValue>
</operation>

<operation id="306" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
for.body.i624:6 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 0, i64 6, i64 5

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="307" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
for.body.i624.split:1 %specpipeline_ln205 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_4

]]></Node>
<StgValue><ssdm name="specpipeline_ln205"/></StgValue>
</operation>

<operation id="308" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.body.i624.split:2 %specloopname_ln202 = specloopname void @_ssdm_op_SpecLoopName, void @empty_15

]]></Node>
<StgValue><ssdm name="specloopname_ln202"/></StgValue>
</operation>

<operation id="309" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
for.body.i624.split:60 %icmp_ln206 = icmp_slt  i16 %input_price, i16 %input_price_6

]]></Node>
<StgValue><ssdm name="icmp_ln206"/></StgValue>
</operation>

<operation id="310" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
for.body.i624.split:116 %icmp_ln206_1 = icmp_eq  i16 %input_orderID_11, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln206_1"/></StgValue>
</operation>

<operation id="311" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body.i624.split:117 %or_ln206 = or i1 %icmp_ln206, i1 %icmp_ln206_1

]]></Node>
<StgValue><ssdm name="or_ln206"/></StgValue>
</operation>

<operation id="312" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i624.split:118 %br_ln206 = br i1 %or_ln206, void %if.else48.i646, void %if.then39.i640

]]></Node>
<StgValue><ssdm name="br_ln206"/></StgValue>
</operation>

<operation id="313" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else48.i646:0 %icmp_ln211 = icmp_eq  i16 %input_price, i16 %input_price_6

]]></Node>
<StgValue><ssdm name="icmp_ln211"/></StgValue>
</operation>

<operation id="314" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else48.i646:1 %icmp_ln211_1 = icmp_ult  i16 %input_orderID_10, i16 %input_orderID_11

]]></Node>
<StgValue><ssdm name="icmp_ln211_1"/></StgValue>
</operation>

<operation id="315" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.else48.i646:2 %and_ln211 = and i1 %icmp_ln211, i1 %icmp_ln211_1

]]></Node>
<StgValue><ssdm name="and_ln211"/></StgValue>
</operation>

<operation id="316" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else48.i646:3 %br_ln211 = br i1 %and_ln211, void %if.end74.i665, void %if.then63.i659

]]></Node>
<StgValue><ssdm name="br_ln211"/></StgValue>
</operation>

<operation id="317" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1947 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1947"/></StgValue>
</operation>

<operation id="318" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1948 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1948"/></StgValue>
</operation>

<operation id="319" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1949 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1949"/></StgValue>
</operation>

<operation id="320" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1950 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1950"/></StgValue>
</operation>

<operation id="321" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1951 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1951"/></StgValue>
</operation>

<operation id="322" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1952 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1952"/></StgValue>
</operation>

<operation id="323" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1953 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1953"/></StgValue>
</operation>

<operation id="324" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1954 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1954"/></StgValue>
</operation>

<operation id="325" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1955 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1955"/></StgValue>
</operation>

<operation id="326" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1956 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1956"/></StgValue>
</operation>

<operation id="327" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1957 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1957"/></StgValue>
</operation>

<operation id="328" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1958 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1958"/></StgValue>
</operation>

<operation id="329" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1959 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1959"/></StgValue>
</operation>

<operation id="330" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1960 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1960"/></StgValue>
</operation>

<operation id="331" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1961 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1961"/></StgValue>
</operation>

<operation id="332" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1962 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1962"/></StgValue>
</operation>

<operation id="333" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1963 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1963"/></StgValue>
</operation>

<operation id="334" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1964 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1964"/></StgValue>
</operation>

<operation id="335" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1965 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1965"/></StgValue>
</operation>

<operation id="336" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1966 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1966"/></StgValue>
</operation>

<operation id="337" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1967 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1967"/></StgValue>
</operation>

<operation id="338" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1968 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1968"/></StgValue>
</operation>

<operation id="339" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1969 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1969"/></StgValue>
</operation>

<operation id="340" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1970 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1970"/></StgValue>
</operation>

<operation id="341" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1971 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1971"/></StgValue>
</operation>

<operation id="342" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1972 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1972"/></StgValue>
</operation>

<operation id="343" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1973 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1973"/></StgValue>
</operation>

<operation id="344" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1974 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1974"/></StgValue>
</operation>

<operation id="345" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1975 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1975"/></StgValue>
</operation>

<operation id="346" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1976 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1976"/></StgValue>
</operation>

<operation id="347" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1977 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1977"/></StgValue>
</operation>

<operation id="348" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1978 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1978"/></StgValue>
</operation>

<operation id="349" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1979 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1979"/></StgValue>
</operation>

<operation id="350" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1980 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1980"/></StgValue>
</operation>

<operation id="351" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1981 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1981"/></StgValue>
</operation>

<operation id="352" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1982 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1982"/></StgValue>
</operation>

<operation id="353" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1983 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1983"/></StgValue>
</operation>

<operation id="354" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1984 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1984"/></StgValue>
</operation>

<operation id="355" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1985 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1985"/></StgValue>
</operation>

<operation id="356" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1986 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1986"/></StgValue>
</operation>

<operation id="357" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1987 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1987"/></StgValue>
</operation>

<operation id="358" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1988 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1988"/></StgValue>
</operation>

<operation id="359" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1989 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1989"/></StgValue>
</operation>

<operation id="360" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1990 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1990"/></StgValue>
</operation>

<operation id="361" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1991 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1991"/></StgValue>
</operation>

<operation id="362" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1992 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1992"/></StgValue>
</operation>

<operation id="363" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1993 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1993"/></StgValue>
</operation>

<operation id="364" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then63.i659:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1994 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1994"/></StgValue>
</operation>

<operation id="365" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1995 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1947

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1995"/></StgValue>
</operation>

<operation id="366" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1996 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1948

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1996"/></StgValue>
</operation>

<operation id="367" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1997 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1949

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1997"/></StgValue>
</operation>

<operation id="368" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1998 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1950

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1998"/></StgValue>
</operation>

<operation id="369" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1999 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1951

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1999"/></StgValue>
</operation>

<operation id="370" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2000 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1952

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2000"/></StgValue>
</operation>

<operation id="371" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2001 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1953

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2001"/></StgValue>
</operation>

<operation id="372" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2002 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1954

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2002"/></StgValue>
</operation>

<operation id="373" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2003 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1955

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2003"/></StgValue>
</operation>

<operation id="374" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2004 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1956

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2004"/></StgValue>
</operation>

<operation id="375" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2005 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1957

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2005"/></StgValue>
</operation>

<operation id="376" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2006 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1958

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2006"/></StgValue>
</operation>

<operation id="377" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2007 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1959

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2007"/></StgValue>
</operation>

<operation id="378" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2008 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1960

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2008"/></StgValue>
</operation>

<operation id="379" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2009 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1961

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2009"/></StgValue>
</operation>

<operation id="380" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2010 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1962

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2010"/></StgValue>
</operation>

<operation id="381" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2011 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1963

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2011"/></StgValue>
</operation>

<operation id="382" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2012 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1964

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2012"/></StgValue>
</operation>

<operation id="383" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2013 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1965

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2013"/></StgValue>
</operation>

<operation id="384" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2014 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1966

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2014"/></StgValue>
</operation>

<operation id="385" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2015 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1967

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2015"/></StgValue>
</operation>

<operation id="386" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2016 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1968

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2016"/></StgValue>
</operation>

<operation id="387" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2017 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1969

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2017"/></StgValue>
</operation>

<operation id="388" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2018 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1970

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2018"/></StgValue>
</operation>

<operation id="389" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2019 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1971

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2019"/></StgValue>
</operation>

<operation id="390" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2020 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1972

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2020"/></StgValue>
</operation>

<operation id="391" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2021 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1973

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2021"/></StgValue>
</operation>

<operation id="392" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2022 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1974

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2022"/></StgValue>
</operation>

<operation id="393" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2023 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1975

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2023"/></StgValue>
</operation>

<operation id="394" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2024 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1976

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2024"/></StgValue>
</operation>

<operation id="395" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2025 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1977

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2025"/></StgValue>
</operation>

<operation id="396" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2026 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1978

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2026"/></StgValue>
</operation>

<operation id="397" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2027 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1979

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2027"/></StgValue>
</operation>

<operation id="398" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2028 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1980

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2028"/></StgValue>
</operation>

<operation id="399" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2029 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1981

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2029"/></StgValue>
</operation>

<operation id="400" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2030 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1982

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2030"/></StgValue>
</operation>

<operation id="401" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2031 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1983

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2031"/></StgValue>
</operation>

<operation id="402" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2032 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1984

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2032"/></StgValue>
</operation>

<operation id="403" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2033 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1985

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2033"/></StgValue>
</operation>

<operation id="404" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2034 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1986

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2034"/></StgValue>
</operation>

<operation id="405" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2035 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1987

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2035"/></StgValue>
</operation>

<operation id="406" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2036 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1988

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2036"/></StgValue>
</operation>

<operation id="407" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2037 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1989

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2037"/></StgValue>
</operation>

<operation id="408" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2038 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1990

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2038"/></StgValue>
</operation>

<operation id="409" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2039 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1991

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2039"/></StgValue>
</operation>

<operation id="410" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2040 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1992

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2040"/></StgValue>
</operation>

<operation id="411" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2041 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1993

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2041"/></StgValue>
</operation>

<operation id="412" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2042 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1994

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2042"/></StgValue>
</operation>

<operation id="413" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then63.i659:110 %switch_ln213 = switch i3 %level, void %V22.i27.i6221462.case.02676, i3 5, void %V22.i27.i6221462.case.52681, i3 1, void %V22.i27.i6221462.case.12677, i3 2, void %V22.i27.i6221462.case.22678, i3 3, void %V22.i27.i6221462.case.32679, i3 4, void %V22.i27.i6221462.case.42680

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="414" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.42680:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33098, i2 0, void %arrayidx6810.i6551468.3.case.03095, i2 1, void %arrayidx6810.i6551468.3.case.13096, i2 2, void %arrayidx6810.i6551468.3.case.23097

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="415" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3094:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="416" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.32679:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33092, i2 0, void %arrayidx6810.i6551468.3.case.03089, i2 1, void %arrayidx6810.i6551468.3.case.13090, i2 2, void %arrayidx6810.i6551468.3.case.23091

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="417" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3088:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="418" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.22678:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33086, i2 0, void %arrayidx6810.i6551468.3.case.03083, i2 1, void %arrayidx6810.i6551468.3.case.13084, i2 2, void %arrayidx6810.i6551468.3.case.23085

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="419" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3082:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="420" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.12677:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33080, i2 0, void %arrayidx6810.i6551468.3.case.03077, i2 1, void %arrayidx6810.i6551468.3.case.13078, i2 2, void %arrayidx6810.i6551468.3.case.23079

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="421" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3076:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="422" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.52681:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33104, i2 0, void %arrayidx6810.i6551468.3.case.03101, i2 1, void %arrayidx6810.i6551468.3.case.13102, i2 2, void %arrayidx6810.i6551468.3.case.23103

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="423" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3100:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="424" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.02676:0 %switch_ln213 = switch i2 %trunc_ln202, void %arrayidx6810.i6551468.3.case.33074, i2 0, void %arrayidx6810.i6551468.3.case.03071, i2 1, void %arrayidx6810.i6551468.3.case.13072, i2 2, void %arrayidx6810.i6551468.3.case.23073

]]></Node>
<StgValue><ssdm name="switch_ln213"/></StgValue>
</operation>

<operation id="425" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit3070:0 %br_ln213 = br void %arrayidx6810.i6551468.3.exit

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="426" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit:1 %store_ln362 = store i16 %input_orderID_11, i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="427" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1755 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_531, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1755"/></StgValue>
</operation>

<operation id="428" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1756 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_532, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1756"/></StgValue>
</operation>

<operation id="429" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1757 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_533, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1757"/></StgValue>
</operation>

<operation id="430" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1758 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_534, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1758"/></StgValue>
</operation>

<operation id="431" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1759 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_535, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1759"/></StgValue>
</operation>

<operation id="432" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1760 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_536, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1760"/></StgValue>
</operation>

<operation id="433" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1761 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_537, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1761"/></StgValue>
</operation>

<operation id="434" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1762 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_538, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1762"/></StgValue>
</operation>

<operation id="435" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1763 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_539, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1763"/></StgValue>
</operation>

<operation id="436" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1764 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_540, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1764"/></StgValue>
</operation>

<operation id="437" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1765 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_541, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1765"/></StgValue>
</operation>

<operation id="438" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1766 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_542, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1766"/></StgValue>
</operation>

<operation id="439" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1767 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_543, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1767"/></StgValue>
</operation>

<operation id="440" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1768 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_544, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1768"/></StgValue>
</operation>

<operation id="441" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1769 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_545, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1769"/></StgValue>
</operation>

<operation id="442" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1770 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_546, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1770"/></StgValue>
</operation>

<operation id="443" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1771 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_547, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1771"/></StgValue>
</operation>

<operation id="444" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1772 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_548, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1772"/></StgValue>
</operation>

<operation id="445" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1773 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_549, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1773"/></StgValue>
</operation>

<operation id="446" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1774 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_550, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1774"/></StgValue>
</operation>

<operation id="447" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1775 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_551, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1775"/></StgValue>
</operation>

<operation id="448" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1776 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_552, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1776"/></StgValue>
</operation>

<operation id="449" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1777 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_553, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1777"/></StgValue>
</operation>

<operation id="450" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1778 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_554, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1778"/></StgValue>
</operation>

<operation id="451" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1779 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_447, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1779"/></StgValue>
</operation>

<operation id="452" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1780 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_448, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1780"/></StgValue>
</operation>

<operation id="453" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1781 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_449, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1781"/></StgValue>
</operation>

<operation id="454" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1782 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_450, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1782"/></StgValue>
</operation>

<operation id="455" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1783 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_451, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1783"/></StgValue>
</operation>

<operation id="456" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1784 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_452, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1784"/></StgValue>
</operation>

<operation id="457" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1785 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_453, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1785"/></StgValue>
</operation>

<operation id="458" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1786 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_454, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1786"/></StgValue>
</operation>

<operation id="459" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1787 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_455, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1787"/></StgValue>
</operation>

<operation id="460" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1788 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_456, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1788"/></StgValue>
</operation>

<operation id="461" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1789 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_457, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1789"/></StgValue>
</operation>

<operation id="462" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1790 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_458, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1790"/></StgValue>
</operation>

<operation id="463" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1791 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_459, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1791"/></StgValue>
</operation>

<operation id="464" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1792 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_460, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1792"/></StgValue>
</operation>

<operation id="465" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1793 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_461, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1793"/></StgValue>
</operation>

<operation id="466" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1794 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_462, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1794"/></StgValue>
</operation>

<operation id="467" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1795 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_463, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1795"/></StgValue>
</operation>

<operation id="468" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1796 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_464, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1796"/></StgValue>
</operation>

<operation id="469" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1797 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_465, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1797"/></StgValue>
</operation>

<operation id="470" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1798 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_466, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1798"/></StgValue>
</operation>

<operation id="471" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1799 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_467, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1799"/></StgValue>
</operation>

<operation id="472" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1800 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_468, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1800"/></StgValue>
</operation>

<operation id="473" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1801 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_469, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1801"/></StgValue>
</operation>

<operation id="474" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then39.i640:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1802 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_470, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1802"/></StgValue>
</operation>

<operation id="475" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1803 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1755

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1803"/></StgValue>
</operation>

<operation id="476" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1804 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1756

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1804"/></StgValue>
</operation>

<operation id="477" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1805 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1757

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1805"/></StgValue>
</operation>

<operation id="478" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1806 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1758

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1806"/></StgValue>
</operation>

<operation id="479" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1807 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1759

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1807"/></StgValue>
</operation>

<operation id="480" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1808 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1760

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1808"/></StgValue>
</operation>

<operation id="481" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1809 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1761

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1809"/></StgValue>
</operation>

<operation id="482" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1810 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1762

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1810"/></StgValue>
</operation>

<operation id="483" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1811 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1763

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1811"/></StgValue>
</operation>

<operation id="484" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1812 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1764

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1812"/></StgValue>
</operation>

<operation id="485" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1813 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1765

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1813"/></StgValue>
</operation>

<operation id="486" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1814 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1766

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1814"/></StgValue>
</operation>

<operation id="487" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1815 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1767

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1815"/></StgValue>
</operation>

<operation id="488" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1816 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1768

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1816"/></StgValue>
</operation>

<operation id="489" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1817 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1769

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1817"/></StgValue>
</operation>

<operation id="490" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1818 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1770

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1818"/></StgValue>
</operation>

<operation id="491" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1819 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1771

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1819"/></StgValue>
</operation>

<operation id="492" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1820 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1772

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1820"/></StgValue>
</operation>

<operation id="493" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1821 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1773

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1821"/></StgValue>
</operation>

<operation id="494" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1822 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1774

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1822"/></StgValue>
</operation>

<operation id="495" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1823 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1775

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1823"/></StgValue>
</operation>

<operation id="496" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1824 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1776

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1824"/></StgValue>
</operation>

<operation id="497" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1825 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1777

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1825"/></StgValue>
</operation>

<operation id="498" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1826 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1778

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1826"/></StgValue>
</operation>

<operation id="499" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1827 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1779

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1827"/></StgValue>
</operation>

<operation id="500" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1828 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1780

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1828"/></StgValue>
</operation>

<operation id="501" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1829 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1781

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1829"/></StgValue>
</operation>

<operation id="502" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1830 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1782

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1830"/></StgValue>
</operation>

<operation id="503" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1831 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1783

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1831"/></StgValue>
</operation>

<operation id="504" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1832 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1784

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1832"/></StgValue>
</operation>

<operation id="505" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1833 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1785

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1833"/></StgValue>
</operation>

<operation id="506" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1834 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1786

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1834"/></StgValue>
</operation>

<operation id="507" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1835 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1787

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1835"/></StgValue>
</operation>

<operation id="508" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1836 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1788

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1836"/></StgValue>
</operation>

<operation id="509" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1837 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1789

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1837"/></StgValue>
</operation>

<operation id="510" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1838 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1790

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1838"/></StgValue>
</operation>

<operation id="511" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1839 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1791

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1839"/></StgValue>
</operation>

<operation id="512" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1840 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1792

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1840"/></StgValue>
</operation>

<operation id="513" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1841 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1793

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1841"/></StgValue>
</operation>

<operation id="514" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1842 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1794

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1842"/></StgValue>
</operation>

<operation id="515" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1843 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1795

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1843"/></StgValue>
</operation>

<operation id="516" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1844 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1796

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1844"/></StgValue>
</operation>

<operation id="517" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1845 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1797

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1845"/></StgValue>
</operation>

<operation id="518" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1846 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1798

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1846"/></StgValue>
</operation>

<operation id="519" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1847 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1799

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1847"/></StgValue>
</operation>

<operation id="520" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1848 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1800

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1848"/></StgValue>
</operation>

<operation id="521" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1849 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1801

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1849"/></StgValue>
</operation>

<operation id="522" st_id="3" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1850 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1802

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1850"/></StgValue>
</operation>

<operation id="523" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then39.i640:110 %switch_ln208 = switch i3 %level, void %V22.i27.i6221462.case.0, i3 5, void %V22.i27.i6221462.case.5, i3 1, void %V22.i27.i6221462.case.1, i3 2, void %V22.i27.i6221462.case.2, i3 3, void %V22.i27.i6221462.case.3, i3 4, void %V22.i27.i6221462.case.4

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="524" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="807" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.4:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33056, i2 0, void %arrayidx4312.i6361470.3.case.03053, i2 1, void %arrayidx4312.i6361470.3.case.13054, i2 2, void %arrayidx4312.i6361470.3.case.23055

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="525" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3052:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="526" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.3:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33050, i2 0, void %arrayidx4312.i6361470.3.case.03047, i2 1, void %arrayidx4312.i6361470.3.case.13048, i2 2, void %arrayidx4312.i6361470.3.case.23049

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="527" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="877" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3046:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="528" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="879" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.2:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33044, i2 0, void %arrayidx4312.i6361470.3.case.03041, i2 1, void %arrayidx4312.i6361470.3.case.13042, i2 2, void %arrayidx4312.i6361470.3.case.23043

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="529" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="913" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3040:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="530" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="915" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.1:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33038, i2 0, void %arrayidx4312.i6361470.3.case.03035, i2 1, void %arrayidx4312.i6361470.3.case.13036, i2 2, void %arrayidx4312.i6361470.3.case.23037

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="531" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="949" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3034:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="532" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="951" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.5:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33062, i2 0, void %arrayidx4312.i6361470.3.case.03059, i2 1, void %arrayidx4312.i6361470.3.case.13060, i2 2, void %arrayidx4312.i6361470.3.case.23061

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="533" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="985" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3058:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="534" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="987" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i27.i6221462.case.0:0 %switch_ln208 = switch i2 %trunc_ln202, void %arrayidx4312.i6361470.3.case.33032, i2 0, void %arrayidx4312.i6361470.3.case.03029, i2 1, void %arrayidx4312.i6361470.3.case.13030, i2 2, void %arrayidx4312.i6361470.3.case.23031

]]></Node>
<StgValue><ssdm name="switch_ln208"/></StgValue>
</operation>

<operation id="535" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1021" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit3028:0 %br_ln208 = br void %arrayidx4312.i6361470.3.exit

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="536" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1024" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit:1 %store_ln362 = store i16 %input_orderID_11, i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="537" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1026" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit:3 %store_ln362 = store i16 %input_price_6, i16 %input_price_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1004" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1041" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:0 %input_size_4_load = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load"/></StgValue>
</operation>

<operation id="1005" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1042" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:1 %input_direction_4_load = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load"/></StgValue>
</operation>

<operation id="1006" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1043" bw="0" op_0_bw="0" op_1_bw="6" op_2_bw="6">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:2 %write_ln202 = write void @_ssdm_op_Write.ap_auto.i6P0A, i6 %new_idx_5_out, i6 %new_idx

]]></Node>
<StgValue><ssdm name="write_ln202"/></StgValue>
</operation>

<operation id="1007" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1044" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="3">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:3 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i3P0A, i3 %input_direction_4_out, i3 %input_direction_4_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1008" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1045" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:4 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_orderID_4_out, i16 %input_orderID_10

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1009" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1046" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:5 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i8P0A, i8 %input_size_4_out, i8 %input_size_4_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1010" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1047" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:6 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_price_4_out, i16 %input_price

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1011" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1048" bw="0">
<![CDATA[
_Z7add_askPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit678.loopexit.exitStub:7 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="4" st_id="5">

<operation id="538" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1995 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1947

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1995"/></StgValue>
</operation>

<operation id="539" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1996 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1948

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1996"/></StgValue>
</operation>

<operation id="540" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1997 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1949

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1997"/></StgValue>
</operation>

<operation id="541" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1998 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1950

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1998"/></StgValue>
</operation>

<operation id="542" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:52 %tmp_s = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1995, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1996, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1997, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1998, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="543" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1999 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1951

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1999"/></StgValue>
</operation>

<operation id="544" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2000 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1952

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2000"/></StgValue>
</operation>

<operation id="545" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2001 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1953

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2001"/></StgValue>
</operation>

<operation id="546" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2002 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1954

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2002"/></StgValue>
</operation>

<operation id="547" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:57 %tmp_100 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1999, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2000, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2001, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2002, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="548" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2003 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1955

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2003"/></StgValue>
</operation>

<operation id="549" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2004 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1956

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2004"/></StgValue>
</operation>

<operation id="550" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2005 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1957

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2005"/></StgValue>
</operation>

<operation id="551" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2006 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1958

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2006"/></StgValue>
</operation>

<operation id="552" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:62 %tmp_101 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2003, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2004, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2005, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2006, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="553" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2007 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1959

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2007"/></StgValue>
</operation>

<operation id="554" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2008 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1960

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2008"/></StgValue>
</operation>

<operation id="555" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2009 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1961

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2009"/></StgValue>
</operation>

<operation id="556" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2010 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1962

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2010"/></StgValue>
</operation>

<operation id="557" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:67 %tmp_102 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2007, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2008, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2009, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2010, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="558" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2011 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1963

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2011"/></StgValue>
</operation>

<operation id="559" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2012 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1964

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2012"/></StgValue>
</operation>

<operation id="560" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2013 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1965

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2013"/></StgValue>
</operation>

<operation id="561" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2014 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1966

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2014"/></StgValue>
</operation>

<operation id="562" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:72 %tmp_103 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2011, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2012, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2013, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2014, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="563" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2015 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1967

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2015"/></StgValue>
</operation>

<operation id="564" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2016 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1968

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2016"/></StgValue>
</operation>

<operation id="565" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2017 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1969

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2017"/></StgValue>
</operation>

<operation id="566" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="8" op_0_bw="4">
<![CDATA[
if.then63.i659:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2018 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1970

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2018"/></StgValue>
</operation>

<operation id="567" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then63.i659:77 %tmp_104 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2015, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2016, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2017, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2018, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="568" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then63.i659:78 %input_size_2 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_s, i3 1, i8 %tmp_100, i3 2, i8 %tmp_101, i3 3, i8 %tmp_102, i3 4, i8 %tmp_103, i3 5, i8 %tmp_104, i8 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_size_2"/></StgValue>
</operation>

<operation id="569" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2019 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1971

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2019"/></StgValue>
</operation>

<operation id="570" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2020 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1972

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2020"/></StgValue>
</operation>

<operation id="571" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2021 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1973

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2021"/></StgValue>
</operation>

<operation id="572" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2022 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1974

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2022"/></StgValue>
</operation>

<operation id="573" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:83 %tmp_105 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2019, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2020, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2021, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2022, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="574" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2023 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1975

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2023"/></StgValue>
</operation>

<operation id="575" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2024 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1976

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2024"/></StgValue>
</operation>

<operation id="576" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2025 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1977

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2025"/></StgValue>
</operation>

<operation id="577" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2026 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1978

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2026"/></StgValue>
</operation>

<operation id="578" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:88 %tmp_106 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2023, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2024, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2025, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2026, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="579" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2027 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1979

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2027"/></StgValue>
</operation>

<operation id="580" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2028 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1980

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2028"/></StgValue>
</operation>

<operation id="581" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2029 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1981

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2029"/></StgValue>
</operation>

<operation id="582" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2030 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1982

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2030"/></StgValue>
</operation>

<operation id="583" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:93 %tmp_107 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2027, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2028, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2029, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2030, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="584" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2031 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1983

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2031"/></StgValue>
</operation>

<operation id="585" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2032 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1984

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2032"/></StgValue>
</operation>

<operation id="586" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2033 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1985

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2033"/></StgValue>
</operation>

<operation id="587" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2034 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1986

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2034"/></StgValue>
</operation>

<operation id="588" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:98 %tmp_108 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2031, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2032, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2033, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2034, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="589" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2035 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1987

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2035"/></StgValue>
</operation>

<operation id="590" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2036 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1988

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2036"/></StgValue>
</operation>

<operation id="591" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2037 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1989

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2037"/></StgValue>
</operation>

<operation id="592" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2038 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1990

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2038"/></StgValue>
</operation>

<operation id="593" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:103 %tmp_109 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2035, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2036, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2037, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2038, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="594" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2039 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1991

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2039"/></StgValue>
</operation>

<operation id="595" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2040 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1992

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2040"/></StgValue>
</operation>

<operation id="596" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2041 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1993

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2041"/></StgValue>
</operation>

<operation id="597" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="3" op_0_bw="4">
<![CDATA[
if.then63.i659:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2042 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1994

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2042"/></StgValue>
</operation>

<operation id="598" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then63.i659:108 %tmp_110 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2039, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2040, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2041, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_2042, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="599" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then63.i659:109 %input_direction_5 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_105, i3 1, i3 %tmp_106, i3 2, i3 %tmp_107, i3 3, i3 %tmp_108, i3 4, i3 %tmp_109, i3 5, i3 %tmp_110, i3 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_direction_5"/></StgValue>
</operation>

<operation id="600" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:0 %input_size_4_load63 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load63"/></StgValue>
</operation>

<operation id="601" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:1 %input_direction_4_load15 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load15"/></StgValue>
</operation>

<operation id="602" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="603" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:3 %store_ln213 = store i8 %input_size_4_load63, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1965

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="604" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="605" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:5 %store_ln213 = store i3 %input_direction_4_load15, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1989

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="606" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23097:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3094

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="607" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:0 %input_size_4_load64 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load64"/></StgValue>
</operation>

<operation id="608" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:1 %input_direction_4_load16 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load16"/></StgValue>
</operation>

<operation id="609" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="610" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:3 %store_ln213 = store i8 %input_size_4_load64, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1964

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="611" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="612" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:5 %store_ln213 = store i3 %input_direction_4_load16, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1988

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="613" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13096:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3094

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="614" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:0 %input_size_4_load65 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load65"/></StgValue>
</operation>

<operation id="615" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:1 %input_direction_4_load17 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load17"/></StgValue>
</operation>

<operation id="616" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="617" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:3 %store_ln213 = store i8 %input_size_4_load65, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1963

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="618" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="619" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:5 %store_ln213 = store i3 %input_direction_4_load17, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1987

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="620" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03095:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3094

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="621" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:0 %input_size_4_load62 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load62"/></StgValue>
</operation>

<operation id="622" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:1 %input_direction_4_load14 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load14"/></StgValue>
</operation>

<operation id="623" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="624" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:3 %store_ln213 = store i8 %input_size_4_load62, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1966

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="625" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="626" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:5 %store_ln213 = store i3 %input_direction_4_load14, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1990

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="627" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33098:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3094

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="628" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:0 %input_size_4_load67 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load67"/></StgValue>
</operation>

<operation id="629" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:1 %input_direction_4_load19 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load19"/></StgValue>
</operation>

<operation id="630" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="631" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:3 %store_ln213 = store i8 %input_size_4_load67, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1961

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="632" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="633" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:5 %store_ln213 = store i3 %input_direction_4_load19, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1985

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="634" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23091:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3088

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="635" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:0 %input_size_4_load68 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load68"/></StgValue>
</operation>

<operation id="636" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:1 %input_direction_4_load_12 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_12"/></StgValue>
</operation>

<operation id="637" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="638" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:3 %store_ln213 = store i8 %input_size_4_load68, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1960

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="639" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="640" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:5 %store_ln213 = store i3 %input_direction_4_load_12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1984

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="641" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13090:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3088

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="642" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:0 %input_size_4_load69 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load69"/></StgValue>
</operation>

<operation id="643" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:1 %input_direction_4_load21 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load21"/></StgValue>
</operation>

<operation id="644" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="645" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:3 %store_ln213 = store i8 %input_size_4_load69, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1959

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="646" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="647" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:5 %store_ln213 = store i3 %input_direction_4_load21, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1983

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="648" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03089:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3088

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="649" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:0 %input_size_4_load66 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load66"/></StgValue>
</operation>

<operation id="650" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:1 %input_direction_4_load18 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load18"/></StgValue>
</operation>

<operation id="651" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="652" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:3 %store_ln213 = store i8 %input_size_4_load66, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1962

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="653" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="654" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:5 %store_ln213 = store i3 %input_direction_4_load18, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1986

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="655" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33092:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3088

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="656" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:0 %input_size_4_load71 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load71"/></StgValue>
</operation>

<operation id="657" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:1 %input_direction_4_load23 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load23"/></StgValue>
</operation>

<operation id="658" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="659" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:3 %store_ln213 = store i8 %input_size_4_load71, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1957

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="660" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="661" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:5 %store_ln213 = store i3 %input_direction_4_load23, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1981

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="662" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23085:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3082

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="663" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:0 %input_size_4_load72 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load72"/></StgValue>
</operation>

<operation id="664" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:1 %input_direction_4_load24 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load24"/></StgValue>
</operation>

<operation id="665" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="666" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:3 %store_ln213 = store i8 %input_size_4_load72, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1956

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="667" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="668" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:5 %store_ln213 = store i3 %input_direction_4_load24, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1980

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="669" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13084:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3082

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="670" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:0 %input_size_4_load73 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load73"/></StgValue>
</operation>

<operation id="671" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:1 %input_direction_4_load25 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load25"/></StgValue>
</operation>

<operation id="672" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="673" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:3 %store_ln213 = store i8 %input_size_4_load73, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1955

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="674" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="675" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:5 %store_ln213 = store i3 %input_direction_4_load25, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1979

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="676" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03083:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3082

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="677" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:0 %input_size_4_load_12 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_12"/></StgValue>
</operation>

<operation id="678" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:1 %input_direction_4_load22 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load22"/></StgValue>
</operation>

<operation id="679" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="680" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:3 %store_ln213 = store i8 %input_size_4_load_12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1958

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="681" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="682" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:5 %store_ln213 = store i3 %input_direction_4_load22, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1982

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="683" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33086:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3082

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="684" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:0 %input_size_4_load75 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load75"/></StgValue>
</operation>

<operation id="685" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:1 %input_direction_4_load27 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load27"/></StgValue>
</operation>

<operation id="686" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="687" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:3 %store_ln213 = store i8 %input_size_4_load75, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1953

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="688" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="689" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:5 %store_ln213 = store i3 %input_direction_4_load27, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1977

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="690" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23079:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3076

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="691" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:0 %input_size_4_load76 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load76"/></StgValue>
</operation>

<operation id="692" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:1 %input_direction_4_load28 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load28"/></StgValue>
</operation>

<operation id="693" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="694" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:3 %store_ln213 = store i8 %input_size_4_load76, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1952

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="695" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="696" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:5 %store_ln213 = store i3 %input_direction_4_load28, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1976

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="697" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13078:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3076

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="698" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:0 %input_size_4_load77 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load77"/></StgValue>
</operation>

<operation id="699" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:1 %input_direction_4_load29 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load29"/></StgValue>
</operation>

<operation id="700" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="701" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:3 %store_ln213 = store i8 %input_size_4_load77, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1951

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="702" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="703" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:5 %store_ln213 = store i3 %input_direction_4_load29, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1975

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="704" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03077:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3076

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="705" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:0 %input_size_4_load74 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load74"/></StgValue>
</operation>

<operation id="706" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:1 %input_direction_4_load26 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load26"/></StgValue>
</operation>

<operation id="707" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="708" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:3 %store_ln213 = store i8 %input_size_4_load74, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1954

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="709" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="710" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:5 %store_ln213 = store i3 %input_direction_4_load26, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1978

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="711" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33080:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3076

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="712" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:0 %input_size_4_load59 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load59"/></StgValue>
</operation>

<operation id="713" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:1 %input_direction_4_load11 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load11"/></StgValue>
</operation>

<operation id="714" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="715" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:3 %store_ln213 = store i8 %input_size_4_load59, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1969

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="716" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="717" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:5 %store_ln213 = store i3 %input_direction_4_load11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1993

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="718" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23103:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3100

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="719" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:0 %input_size_4_load_11 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_11"/></StgValue>
</operation>

<operation id="720" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:1 %input_direction_4_load12 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load12"/></StgValue>
</operation>

<operation id="721" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="722" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:3 %store_ln213 = store i8 %input_size_4_load_11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1968

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="723" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="724" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:5 %store_ln213 = store i3 %input_direction_4_load12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1992

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="725" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13102:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3100

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="726" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:0 %input_size_4_load61 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load61"/></StgValue>
</operation>

<operation id="727" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:1 %input_direction_4_load13 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load13"/></StgValue>
</operation>

<operation id="728" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="729" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:3 %store_ln213 = store i8 %input_size_4_load61, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1967

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="730" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="731" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:5 %store_ln213 = store i3 %input_direction_4_load13, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1991

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="732" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03101:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3100

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="733" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:0 %input_size_4_load58 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load58"/></StgValue>
</operation>

<operation id="734" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:1 %input_direction_4_load_11 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_11"/></StgValue>
</operation>

<operation id="735" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="736" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:3 %store_ln213 = store i8 %input_size_4_load58, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1970

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="737" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="738" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:5 %store_ln213 = store i3 %input_direction_4_load_11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1994

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="739" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33104:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3100

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="740" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:0 %input_size_4_load79 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load79"/></StgValue>
</operation>

<operation id="741" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:1 %input_direction_4_load31 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load31"/></StgValue>
</operation>

<operation id="742" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="743" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:3 %store_ln213 = store i8 %input_size_4_load79, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1949

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="744" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="745" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:5 %store_ln213 = store i3 %input_direction_4_load31, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1973

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="746" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.23073:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3070

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="747" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:0 %input_size_4_load_10 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_10"/></StgValue>
</operation>

<operation id="748" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:1 %input_direction_4_load32 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load32"/></StgValue>
</operation>

<operation id="749" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="750" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:3 %store_ln213 = store i8 %input_size_4_load_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1948

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="751" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="752" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:5 %store_ln213 = store i3 %input_direction_4_load32, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1972

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="753" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.13072:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3070

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="754" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:0 %input_size_4_load81 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load81"/></StgValue>
</operation>

<operation id="755" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:1 %input_direction_4_load33 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load33"/></StgValue>
</operation>

<operation id="756" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="757" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:3 %store_ln213 = store i8 %input_size_4_load81, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1947

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="758" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="759" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:5 %store_ln213 = store i3 %input_direction_4_load33, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1971

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="760" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.03071:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3070

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="761" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:0 %input_size_4_load78 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load78"/></StgValue>
</operation>

<operation id="762" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:1 %input_direction_4_load_10 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_10"/></StgValue>
</operation>

<operation id="763" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:2 %store_ln213 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="764" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:3 %store_ln213 = store i8 %input_size_4_load78, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1950

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="765" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:4 %store_ln213 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="766" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:5 %store_ln213 = store i3 %input_direction_4_load_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1974

]]></Node>
<StgValue><ssdm name="store_ln213"/></StgValue>
</operation>

<operation id="767" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="686" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.case.33074:6 %br_ln213 = br void %arrayidx6810.i6551468.3.exit3070

]]></Node>
<StgValue><ssdm name="br_ln213"/></StgValue>
</operation>

<operation id="768" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1803 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1755

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1803"/></StgValue>
</operation>

<operation id="769" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1804 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1756

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1804"/></StgValue>
</operation>

<operation id="770" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1805 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1757

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1805"/></StgValue>
</operation>

<operation id="771" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1806 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1758

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1806"/></StgValue>
</operation>

<operation id="772" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:52 %tmp_66 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1803, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1804, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1805, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1806, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="773" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1807 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1759

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1807"/></StgValue>
</operation>

<operation id="774" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1808 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1760

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1808"/></StgValue>
</operation>

<operation id="775" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1809 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1761

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1809"/></StgValue>
</operation>

<operation id="776" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1810 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1762

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1810"/></StgValue>
</operation>

<operation id="777" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:57 %tmp_85 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1807, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1808, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1809, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1810, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="778" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1811 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1763

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1811"/></StgValue>
</operation>

<operation id="779" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1812 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1764

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1812"/></StgValue>
</operation>

<operation id="780" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1813 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1765

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1813"/></StgValue>
</operation>

<operation id="781" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1814 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1766

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1814"/></StgValue>
</operation>

<operation id="782" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:62 %tmp_86 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1811, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1812, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1813, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1814, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="783" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1815 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1767

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1815"/></StgValue>
</operation>

<operation id="784" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1816 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1768

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1816"/></StgValue>
</operation>

<operation id="785" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1817 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1769

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1817"/></StgValue>
</operation>

<operation id="786" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1818 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1770

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1818"/></StgValue>
</operation>

<operation id="787" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:67 %tmp_87 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1815, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1816, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1817, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1818, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="788" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1819 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1771

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1819"/></StgValue>
</operation>

<operation id="789" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1820 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1772

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1820"/></StgValue>
</operation>

<operation id="790" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1821 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1773

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1821"/></StgValue>
</operation>

<operation id="791" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1822 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1774

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1822"/></StgValue>
</operation>

<operation id="792" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:72 %tmp_88 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1819, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1820, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1821, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1822, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="793" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1823 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1775

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1823"/></StgValue>
</operation>

<operation id="794" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1824 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1776

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1824"/></StgValue>
</operation>

<operation id="795" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1825 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1777

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1825"/></StgValue>
</operation>

<operation id="796" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then39.i640:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1826 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1778

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1826"/></StgValue>
</operation>

<operation id="797" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then39.i640:77 %tmp_89 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1823, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1824, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1825, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1826, i8 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="798" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then39.i640:78 %input_size_8 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_66, i3 1, i8 %tmp_85, i3 2, i8 %tmp_86, i3 3, i8 %tmp_87, i3 4, i8 %tmp_88, i3 5, i8 %tmp_89, i8 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_size_8"/></StgValue>
</operation>

<operation id="799" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="0"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1827 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1779

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1827"/></StgValue>
</operation>

<operation id="800" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1828 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1780

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1828"/></StgValue>
</operation>

<operation id="801" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-2"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1829 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1781

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1829"/></StgValue>
</operation>

<operation id="802" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="trunc_ln202" val="-1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1830 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1782

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1830"/></StgValue>
</operation>

<operation id="803" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:83 %tmp_90 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1827, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1828, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1829, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1830, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="804" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1831 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1783

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1831"/></StgValue>
</operation>

<operation id="805" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1832 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1784

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1832"/></StgValue>
</operation>

<operation id="806" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1833 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1785

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1833"/></StgValue>
</operation>

<operation id="807" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1834 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1786

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1834"/></StgValue>
</operation>

<operation id="808" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:88 %tmp_91 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1831, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1832, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1833, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1834, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="809" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1835 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1787

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1835"/></StgValue>
</operation>

<operation id="810" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1836 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1788

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1836"/></StgValue>
</operation>

<operation id="811" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1837 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1789

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1837"/></StgValue>
</operation>

<operation id="812" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1838 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1790

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1838"/></StgValue>
</operation>

<operation id="813" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:93 %tmp_92 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1835, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1836, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1837, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1838, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="814" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1839 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1791

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1839"/></StgValue>
</operation>

<operation id="815" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1840 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1792

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1840"/></StgValue>
</operation>

<operation id="816" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1841 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1793

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1841"/></StgValue>
</operation>

<operation id="817" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1842 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1794

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1842"/></StgValue>
</operation>

<operation id="818" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:98 %tmp_93 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1839, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1840, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1841, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1842, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="819" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1843 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1795

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1843"/></StgValue>
</operation>

<operation id="820" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1844 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1796

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1844"/></StgValue>
</operation>

<operation id="821" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1845 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1797

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1845"/></StgValue>
</operation>

<operation id="822" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1846 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1798

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1846"/></StgValue>
</operation>

<operation id="823" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:103 %tmp_94 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1843, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1844, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1845, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1846, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="824" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1847 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1799

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1847"/></StgValue>
</operation>

<operation id="825" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1848 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1800

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1848"/></StgValue>
</operation>

<operation id="826" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1849 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1801

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1849"/></StgValue>
</operation>

<operation id="827" st_id="4" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="3" op_0_bw="4">
<![CDATA[
if.then39.i640:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1850 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1802

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1850"/></StgValue>
</operation>

<operation id="828" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then39.i640:108 %tmp_95 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1847, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1848, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1849, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1850, i3 0, i2 %trunc_ln202

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="829" st_id="4" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then39.i640:109 %input_direction = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_90, i3 1, i3 %tmp_91, i3 2, i3 %tmp_92, i3 3, i3 %tmp_93, i3 4, i3 %tmp_94, i3 5, i3 %tmp_95, i3 0, i3 %level

]]></Node>
<StgValue><ssdm name="input_direction"/></StgValue>
</operation>

<operation id="830" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:0 %input_size_4_load87 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load87"/></StgValue>
</operation>

<operation id="831" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:1 %input_direction_4_load39 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load39"/></StgValue>
</operation>

<operation id="832" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="811" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1869

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="833" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:3 %store_ln208 = store i8 %input_size_4_load87, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1773

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="834" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1917

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="835" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:5 %store_ln208 = store i3 %input_direction_4_load39, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1797

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="836" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23055:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3052

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="837" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:0 %input_size_4_load88 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load88"/></StgValue>
</operation>

<operation id="838" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:1 %input_direction_4_load_9 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_9"/></StgValue>
</operation>

<operation id="839" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1868

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="840" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:3 %store_ln208 = store i8 %input_size_4_load88, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1772

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="841" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="821" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1916

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="842" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:5 %store_ln208 = store i3 %input_direction_4_load_9, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1796

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="843" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13054:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3052

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="844" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:0 %input_size_4_load_9 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_9"/></StgValue>
</operation>

<operation id="845" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="826" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:1 %input_direction_4_load41 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load41"/></StgValue>
</operation>

<operation id="846" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="827" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1867

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="847" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:3 %store_ln208 = store i8 %input_size_4_load_9, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1771

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="848" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1915

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="849" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:5 %store_ln208 = store i3 %input_direction_4_load41, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1795

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="850" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03053:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3052

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="851" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:0 %input_size_4_load86 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load86"/></StgValue>
</operation>

<operation id="852" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:1 %input_direction_4_load38 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load38"/></StgValue>
</operation>

<operation id="853" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1870

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="854" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:3 %store_ln208 = store i8 %input_size_4_load86, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1774

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="855" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="837" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1918

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="856" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:5 %store_ln208 = store i3 %input_direction_4_load38, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1798

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="857" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33056:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3052

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="858" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:0 %input_size_4_load91 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load91"/></StgValue>
</operation>

<operation id="859" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:1 %input_direction_4_load43 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load43"/></StgValue>
</operation>

<operation id="860" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="847" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1865

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="861" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:3 %store_ln208 = store i8 %input_size_4_load91, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1769

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="862" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1913

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="863" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:5 %store_ln208 = store i3 %input_direction_4_load43, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1793

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="864" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23049:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3046

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="865" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:0 %input_size_4_load92 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load92"/></StgValue>
</operation>

<operation id="866" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:1 %input_direction_4_load44 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load44"/></StgValue>
</operation>

<operation id="867" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1864

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="868" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:3 %store_ln208 = store i8 %input_size_4_load92, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1768

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="869" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="857" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1912

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="870" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="858" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:5 %store_ln208 = store i3 %input_direction_4_load44, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1792

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="871" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="859" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13048:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3046

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="872" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="861" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:0 %input_size_4_load93 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load93"/></StgValue>
</operation>

<operation id="873" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="862" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:1 %input_direction_4_load45 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load45"/></StgValue>
</operation>

<operation id="874" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="863" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1863

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="875" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="864" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:3 %store_ln208 = store i8 %input_size_4_load93, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1767

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="876" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="865" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1911

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="877" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="866" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:5 %store_ln208 = store i3 %input_direction_4_load45, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1791

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="878" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="867" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03047:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3046

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="879" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="869" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:0 %input_size_4_load_8 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_8"/></StgValue>
</operation>

<operation id="880" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="870" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:1 %input_direction_4_load42 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load42"/></StgValue>
</operation>

<operation id="881" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="871" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1866

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="882" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="872" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:3 %store_ln208 = store i8 %input_size_4_load_8, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1770

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="883" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="873" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1914

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="884" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="874" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:5 %store_ln208 = store i3 %input_direction_4_load42, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1794

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="885" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="875" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33050:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3046

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="886" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="881" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:0 %input_size_4_load95 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load95"/></StgValue>
</operation>

<operation id="887" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="882" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:1 %input_direction_4_load47 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load47"/></StgValue>
</operation>

<operation id="888" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="883" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1861

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="889" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="884" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:3 %store_ln208 = store i8 %input_size_4_load95, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1765

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="890" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="885" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1909

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="891" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="886" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:5 %store_ln208 = store i3 %input_direction_4_load47, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1789

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="892" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="887" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23043:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3040

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="893" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="889" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:0 %input_size_4_load96 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load96"/></StgValue>
</operation>

<operation id="894" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="890" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:1 %input_direction_4_load48 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load48"/></StgValue>
</operation>

<operation id="895" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="891" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1860

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="896" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="892" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:3 %store_ln208 = store i8 %input_size_4_load96, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1764

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="897" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="893" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1908

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="898" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="894" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:5 %store_ln208 = store i3 %input_direction_4_load48, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1788

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="899" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="895" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13042:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3040

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="900" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="897" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:0 %input_size_4_load97 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load97"/></StgValue>
</operation>

<operation id="901" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="898" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:1 %input_direction_4_load_8 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_8"/></StgValue>
</operation>

<operation id="902" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="899" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1859

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="903" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="900" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:3 %store_ln208 = store i8 %input_size_4_load97, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1763

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="904" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="901" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1907

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="905" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="902" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:5 %store_ln208 = store i3 %input_direction_4_load_8, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1787

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="906" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="903" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03041:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3040

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="907" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="905" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:0 %input_size_4_load94 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load94"/></StgValue>
</operation>

<operation id="908" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="906" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:1 %input_direction_4_load46 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load46"/></StgValue>
</operation>

<operation id="909" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="907" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1862

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="910" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="908" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:3 %store_ln208 = store i8 %input_size_4_load94, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1766

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="911" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="909" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1910

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="912" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="910" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:5 %store_ln208 = store i3 %input_direction_4_load46, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1790

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="913" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="2"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="911" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33044:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3040

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="914" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="917" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:0 %input_size_4_load_7 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_7"/></StgValue>
</operation>

<operation id="915" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="918" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:1 %input_direction_4_load51 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load51"/></StgValue>
</operation>

<operation id="916" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="919" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1857

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="917" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="920" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:3 %store_ln208 = store i8 %input_size_4_load_7, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1761

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="918" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="921" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1905

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="919" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="922" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:5 %store_ln208 = store i3 %input_direction_4_load51, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1785

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="920" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="923" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23037:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3034

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="921" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="925" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:0 %input_size_4_load_6 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_6"/></StgValue>
</operation>

<operation id="922" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="926" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:1 %input_direction_4_load52 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load52"/></StgValue>
</operation>

<operation id="923" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="927" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1856

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="924" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="928" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:3 %store_ln208 = store i8 %input_size_4_load_6, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1760

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="925" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="929" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1904

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="926" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="930" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:5 %store_ln208 = store i3 %input_direction_4_load52, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1784

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="927" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="931" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13036:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3034

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="928" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="933" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:0 %input_size_4_load101 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load101"/></StgValue>
</operation>

<operation id="929" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="934" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:1 %input_direction_4_load53 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load53"/></StgValue>
</operation>

<operation id="930" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="935" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1855

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="931" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="936" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:3 %store_ln208 = store i8 %input_size_4_load101, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1759

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="932" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="937" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1903

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="933" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="938" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:5 %store_ln208 = store i3 %input_direction_4_load53, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1783

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="934" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="939" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03035:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3034

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="935" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="941" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:0 %input_size_4_load_5 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_5"/></StgValue>
</operation>

<operation id="936" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="942" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:1 %input_direction_4_load_7 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_7"/></StgValue>
</operation>

<operation id="937" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="943" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1858

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="938" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="944" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:3 %store_ln208 = store i8 %input_size_4_load_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1762

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="939" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="945" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1906

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="940" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="946" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:5 %store_ln208 = store i3 %input_direction_4_load_7, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1786

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="941" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="1"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="947" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33038:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3034

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="942" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="953" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:0 %input_size_4_load83 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load83"/></StgValue>
</operation>

<operation id="943" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="954" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:1 %input_direction_4_load35 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load35"/></StgValue>
</operation>

<operation id="944" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="955" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1873

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="945" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="956" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:3 %store_ln208 = store i8 %input_size_4_load83, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1777

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="946" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="957" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1921

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="947" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="958" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:5 %store_ln208 = store i3 %input_direction_4_load35, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1801

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="948" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="959" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23061:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3058

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="949" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="961" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:0 %input_size_4_load84 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load84"/></StgValue>
</operation>

<operation id="950" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="962" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:1 %input_direction_4_load_6 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_6"/></StgValue>
</operation>

<operation id="951" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="963" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1872

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="952" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="964" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:3 %store_ln208 = store i8 %input_size_4_load84, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1776

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="953" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="965" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1920

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="954" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="966" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:5 %store_ln208 = store i3 %input_direction_4_load_6, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1800

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="955" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="967" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13060:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3058

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="956" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="969" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:0 %input_size_4_load_4 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_4"/></StgValue>
</operation>

<operation id="957" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="970" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:1 %input_direction_4_load_5 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_5"/></StgValue>
</operation>

<operation id="958" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="971" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1871

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="959" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="972" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:3 %store_ln208 = store i8 %input_size_4_load_4, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1775

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="960" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="973" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1919

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="961" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="974" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:5 %store_ln208 = store i3 %input_direction_4_load_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1799

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="962" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="975" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03059:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3058

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="963" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="977" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:0 %input_size_4_load82 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load82"/></StgValue>
</operation>

<operation id="964" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="978" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:1 %input_direction_4_load34 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load34"/></StgValue>
</operation>

<operation id="965" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="979" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1874

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="966" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="980" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:3 %store_ln208 = store i8 %input_size_4_load82, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1778

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="967" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="981" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1922

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="968" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="982" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:5 %store_ln208 = store i3 %input_direction_4_load34, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1802

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="969" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="-3"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="983" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33062:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3058

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="970" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="989" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:0 %input_size_4_load103 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load103"/></StgValue>
</operation>

<operation id="971" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="990" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:1 %input_direction_4_load_4 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_4"/></StgValue>
</operation>

<operation id="972" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="991" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1853

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="973" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="992" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:3 %store_ln208 = store i8 %input_size_4_load103, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1757

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="974" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="993" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1901

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="975" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="994" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:5 %store_ln208 = store i3 %input_direction_4_load_4, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1781

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="976" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="995" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.23031:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3028

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="977" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="997" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:0 %input_size_4_load_3 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_3"/></StgValue>
</operation>

<operation id="978" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="998" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:1 %input_direction_4_load_3 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_3"/></StgValue>
</operation>

<operation id="979" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="999" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1852

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="980" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1000" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:3 %store_ln208 = store i8 %input_size_4_load_3, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1756

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="981" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1001" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1900

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="982" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1002" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:5 %store_ln208 = store i3 %input_direction_4_load_3, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1780

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="983" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1003" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.13030:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3028

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="984" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1005" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:0 %input_size_4_load_2 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_2"/></StgValue>
</operation>

<operation id="985" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1006" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:1 %input_direction_4_load_2 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_2"/></StgValue>
</operation>

<operation id="986" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1007" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1851

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="987" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1008" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:3 %store_ln208 = store i8 %input_size_4_load_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1755

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="988" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1009" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1899

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="989" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1010" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:5 %store_ln208 = store i3 %input_direction_4_load_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1779

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="990" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1011" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.03029:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3028

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>

<operation id="991" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1013" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:0 %input_size_4_load_1 = load i8 %input_size_4

]]></Node>
<StgValue><ssdm name="input_size_4_load_1"/></StgValue>
</operation>

<operation id="992" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1014" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:1 %input_direction_4_load_1 = load i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="input_direction_4_load_1"/></StgValue>
</operation>

<operation id="993" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1015" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:2 %store_ln208 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1854

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="994" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1016" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:3 %store_ln208 = store i8 %input_size_4_load_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1758

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="995" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1017" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:4 %store_ln208 = store i16 %input_orderID_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1902

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="996" st_id="4" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1018" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:5 %store_ln208 = store i3 %input_direction_4_load_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1782

]]></Node>
<StgValue><ssdm name="store_ln208"/></StgValue>
</operation>

<operation id="997" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln202" val="0"/>
<literal name="or_ln206" val="1"/>
<literal name="level" val="!5"/>
<literal name="level" val="!1"/>
<literal name="level" val="!2"/>
<literal name="level" val="!3"/>
<literal name="level" val="!4"/>
<literal name="trunc_ln202" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1019" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.case.33032:6 %br_ln208 = br void %arrayidx4312.i6361470.3.exit3028

]]></Node>
<StgValue><ssdm name="br_ln208"/></StgValue>
</operation>
</state>

<state id="5" st_id="6">

<operation id="998" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit:0 %store_ln362 = store i3 %input_direction_5, i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="999" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit:2 %store_ln362 = store i8 %input_size_2, i8 %input_size_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1000" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="0"/>
<literal name="and_ln211" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="693" bw="0" op_0_bw="0">
<![CDATA[
arrayidx6810.i6551468.3.exit:3 %br_ln215 = br void %if.end74.i665

]]></Node>
<StgValue><ssdm name="br_ln215"/></StgValue>
</operation>

<operation id="1001" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1023" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit:0 %store_ln362 = store i3 %input_direction, i3 %input_direction_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1002" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1025" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit:2 %store_ln362 = store i8 %input_size_8, i8 %input_size_4

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1003" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln206" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1027" bw="0" op_0_bw="0">
<![CDATA[
arrayidx4312.i6361470.3.exit:4 %br_ln210 = br void %if.end74.i665

]]></Node>
<StgValue><ssdm name="br_ln210"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
