test-ld
	ld	v0 v0
	ld	v0 v1
	ld	v0 v2
	ld	v0 v3
	ld	v0 v4
	ld	v0 v5
	ld	v0 v6
	ld	v0 v7
	ld	v0 v8
	ld	v0 v9
	ld	v0 va
	ld	v0 vb
	ld	v0 vc
	ld	v0 vd
	ld	v0 ve
	ld	v0 vf

	ld	v1 v0
	ld	v1 v1
	ld	v1 v2
	ld	v1 v3
	ld	v1 v4
	ld	v1 v5
	ld	v1 v6
	ld	v1 v7
	ld	v1 v8
	ld	v1 v9
	ld	v1 va
	ld	v1 vb
	ld	v1 vc
	ld	v1 vd
	ld	v1 ve
	ld	v1 vf

	ld	v2 v0
	ld	v2 v1
	ld	v2 v2
	ld	v2 v3
	ld	v2 v4
	ld	v2 v5
	ld	v2 v6
	ld	v2 v7
	ld	v2 v8
	ld	v2 v9
	ld	v2 va
	ld	v2 vb
	ld	v2 vc
	ld	v2 vd
	ld	v2 ve
	ld	v2 vf

	ld	v3 v0
	ld	v3 v1
	ld	v3 v2
	ld	v3 v3
	ld	v3 v4
	ld	v3 v5
	ld	v3 v6
	ld	v3 v7
	ld	v3 v8
	ld	v3 v9
	ld	v3 va
	ld	v3 vb
	ld	v3 vc
	ld	v3 vd
	ld	v3 ve
	ld	v3 vf

	ld	v4 v0
	ld	v4 v1
	ld	v4 v2
	ld	v4 v3
	ld	v4 v4
	ld	v4 v5
	ld	v4 v6
	ld	v4 v7
	ld	v4 v8
	ld	v4 v9
	ld	v4 va
	ld	v4 vb
	ld	v4 vc
	ld	v4 vd
	ld	v4 ve
	ld	v4 vf

	ld	v5 v0
	ld	v5 v1
	ld	v5 v2
	ld	v5 v3
	ld	v5 v4
	ld	v5 v5
	ld	v5 v6
	ld	v5 v7
	ld	v5 v8
	ld	v5 v9
	ld	v5 va
	ld	v5 vb
	ld	v5 vc
	ld	v5 vd
	ld	v5 ve
	ld	v5 vf

	ld	v6 v0
	ld	v6 v1
	ld	v6 v2
	ld	v6 v3
	ld	v6 v4
	ld	v6 v5
	ld	v6 v6
	ld	v6 v7
	ld	v6 v8
	ld	v6 v9
	ld	v6 va
	ld	v6 vb
	ld	v6 vc
	ld	v6 vd
	ld	v6 ve
	ld	v6 vf

	ld	v7 v0
	ld	v7 v1
	ld	v7 v2
	ld	v7 v3
	ld	v7 v4
	ld	v7 v5
	ld	v7 v6
	ld	v7 v7
	ld	v7 v8
	ld	v7 v9
	ld	v7 va
	ld	v7 vb
	ld	v7 vc
	ld	v7 vd
	ld	v7 ve
	ld	v7 vf

	ld	v8 v0
	ld	v8 v1
	ld	v8 v2
	ld	v8 v3
	ld	v8 v4
	ld	v8 v5
	ld	v8 v6
	ld	v8 v7
	ld	v8 v8
	ld	v8 v9
	ld	v8 va
	ld	v8 vb
	ld	v8 vc
	ld	v8 vd
	ld	v8 ve
	ld	v8 vf

	ld	v9 v0
	ld	v9 v1
	ld	v9 v2
	ld	v9 v3
	ld	v9 v4
	ld	v9 v5
	ld	v9 v6
	ld	v9 v7
	ld	v9 v8
	ld	v9 v9
	ld	v9 va
	ld	v9 vb
	ld	v9 vc
	ld	v9 vd
	ld	v9 ve
	ld	v9 vf

	ld	va v0
	ld	va v1
	ld	va v2
	ld	va v3
	ld	va v4
	ld	va v5
	ld	va v6
	ld	va v7
	ld	va v8
	ld	va v9
	ld	va va
	ld	va vb
	ld	va vc
	ld	va vd
	ld	va ve
	ld	va vf

	ld	vb v0
	ld	vb v1
	ld	vb v2
	ld	vb v3
	ld	vb v4
	ld	vb v5
	ld	vb v6
	ld	vb v7
	ld	vb v8
	ld	vb v9
	ld	vb va
	ld	vb vb
	ld	vb vc
	ld	vb vd
	ld	vb ve
	ld	vb vf

	ld	vc v0
	ld	vc v1
	ld	vc v2
	ld	vc v3
	ld	vc v4
	ld	vc v5
	ld	vc v6
	ld	vc v7
	ld	vc v8
	ld	vc v9
	ld	vc va
	ld	vc vb
	ld	vc vc
	ld	vc vd
	ld	vc ve
	ld	vc vf

	ld	vd v0
	ld	vd v1
	ld	vd v2
	ld	vd v3
	ld	vd v4
	ld	vd v5
	ld	vd v6
	ld	vd v7
	ld	vd v8
	ld	vd v9
	ld	vd va
	ld	vd vb
	ld	vd vc
	ld	vd vd
	ld	vd ve
	ld	vd vf

	ld	ve v0
	ld	ve v1
	ld	ve v2
	ld	ve v3
	ld	ve v4
	ld	ve v5
	ld	ve v6
	ld	ve v7
	ld	ve v8
	ld	ve v9
	ld	ve va
	ld	ve vb
	ld	ve vc
	ld	ve vd
	ld	ve ve
	ld	ve vf

	ld	vf v0
	ld	vf v1
	ld	vf v2
	ld	vf v3
	ld	vf v4
	ld	vf v5
	ld	vf v6
	ld	vf v7
	ld	vf v8
	ld	vf v9
	ld	vf va
	ld	vf vb
	ld	vf vc
	ld	vf vd
	ld	vf ve
	ld	vf vf

init
  init-asch8

main
  init

  test-ld

  [return] '0'
