VIA笔试----Asic部分ZZ 
shury 发表于 2004-12-5 11:55:00 

1。一个四级的Mux,其中第二级信号为关键信号
    如何改善timing
2. 一个状态机的题目用verilog实现
    不过这个状态机话的实在比较差很容易误解的

3. 卡诺图写出逻辑表达使...
4. 用逻辑们画出D触发器
5. 给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有
     clock的delay,写出决定最大时钟的因素同时给出表达式
6。c语言实现统计某个cell在某.v文件调用的次数(这个题目真bt)
7  cache的主要部分什么的
8  Asic的design flow....

补充：用逻辑门画D触发器 
 
