Fitter report for game_display
Sat Aug 17 14:22:28 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Aug 17 14:22:28 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; game_display                                    ;
; Top-level Entity Name              ; game_display                                    ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,331 / 18,752 ( 7 % )                          ;
;     Total combinational functions  ; 1,238 / 18,752 ( 7 % )                          ;
;     Dedicated logic registers      ; 928 / 18,752 ( 5 % )                            ;
; Total registers                    ; 928                                             ;
; Total pins                         ; 18 / 315 ( 6 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 2.5 V                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2190 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2190 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2187    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Mewantha/University/IEEE Arduino Workshop/currentworking/HardwareRepo/game_display/output_files/game_display.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,331 / 18,752 ( 7 % ) ;
;     -- Combinational with no register       ; 403                    ;
;     -- Register only                        ; 93                     ;
;     -- Combinational with a register        ; 835                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 675                    ;
;     -- 3 input functions                    ; 68                     ;
;     -- <=2 input functions                  ; 495                    ;
;     -- Register only                        ; 93                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1145                   ;
;     -- arithmetic mode                      ; 93                     ;
;                                             ;                        ;
; Total registers*                            ; 928 / 19,649 ( 5 % )   ;
;     -- Dedicated logic registers            ; 928 / 18,752 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 93 / 1,172 ( 8 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 18 / 315 ( 6 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%           ;
; Peak interconnect usage (total/H/V)         ; 13% / 13% / 14%        ;
; Maximum fan-out                             ; 928                    ;
; Highest non-global fan-out                  ; 72                     ;
; Total fan-out                               ; 7127                   ;
; Average fan-out                             ; 3.17                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1331 / 18752 ( 7 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 403                  ; 0                              ;
;     -- Register only                        ; 93                   ; 0                              ;
;     -- Combinational with a register        ; 835                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 675                  ; 0                              ;
;     -- 3 input functions                    ; 68                   ; 0                              ;
;     -- <=2 input functions                  ; 495                  ; 0                              ;
;     -- Register only                        ; 93                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1145                 ; 0                              ;
;     -- arithmetic mode                      ; 93                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 928                  ; 0                              ;
;     -- Dedicated logic registers            ; 928 / 18752 ( 5 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 93 / 1172 ( 8 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 18                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7127                 ; 0                              ;
;     -- Registered Connections               ; 2428                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50  ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n     ; L22   ; 5        ; 50           ; 14           ; 0           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_rx_i ; A13   ; 4        ; 26           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LED[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLUE     ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_GREEN    ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS       ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_RED      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS       ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_rx_dump ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_tx_o    ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )  ; 2.5V          ; --           ;
; 2        ; 3 / 33 ( 9 % )  ; 3.3V          ; --           ;
; 3        ; 5 / 43 ( 12 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 40 ( 8 % )  ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )  ; 3.3V          ; --           ;
; 6        ; 9 / 36 ( 25 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_GREEN                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; uart_rx_i                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_RED                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_BLUE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; uart_tx_o                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; uart_rx_dump                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LED[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LED[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LED[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LED[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LED[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LED[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LED[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LED[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                     ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                           ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; |game_display              ; 1331 (1240) ; 928 (847)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 403 (373)    ; 93 (77)           ; 835 (794)        ; |game_display                                 ; work         ;
;    |uarttestTLE:uart|      ; 111 (47)    ; 81 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (2)       ; 16 (15)           ; 65 (30)          ; |game_display|uarttestTLE:uart                ; work         ;
;       |uarttest:uart1|     ; 64 (64)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 35 (35)          ; |game_display|uarttestTLE:uart|uarttest:uart1 ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; VGA_RED      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; uart_rx_dump ; Output   ; --            ; --            ; --                    ; --  ;
; uart_tx_o    ; Output   ; --            ; --            ; --                    ; --  ;
; uart_rx_i    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_50     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst_n        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; uart_rx_i                                            ;                   ;         ;
;      - uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg~0 ; 1                 ; 6       ;
;      - uart_rx_dump                                  ; 1                 ; 6       ;
; CLOCK_50                                             ;                   ;         ;
; rst_n                                                ;                   ;         ;
+------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+---------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                          ; PIN_L1             ; 928     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Equal0~3                                          ; LCCOMB_X24_Y18_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ball_x[0][9]~0                                    ; LCCOMB_X23_Y15_N26 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ledsreg[0]~1                                      ; LCCOMB_X29_Y15_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[0][0][9]~0                               ; LCCOMB_X21_Y16_N10 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[1][0][9]~0                               ; LCCOMB_X21_Y16_N22 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[2][0][9]~0                               ; LCCOMB_X22_Y14_N18 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[3][0][9]~0                               ; LCCOMB_X21_Y16_N24 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[4][0][9]~0                               ; LCCOMB_X21_Y16_N6  ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[5][0][9]~0                               ; LCCOMB_X23_Y16_N16 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[6][0][9]~1                               ; LCCOMB_X21_Y16_N8  ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[7][0][9]~0                               ; LCCOMB_X23_Y16_N14 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[8][0][9]~5                               ; LCCOMB_X22_Y16_N28 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; player_x[9][0][9]~0                               ; LCCOMB_X21_Y16_N28 ; 72      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst_n                                             ; PIN_L22            ; 805     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; uarttestTLE:uart|smallMem[32]~0                   ; LCCOMB_X27_Y17_N6  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]~37 ; LCCOMB_X29_Y14_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]~36  ; LCCOMB_X30_Y14_N16 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uarttestTLE:uart|uarttest:uart1|rxfinished        ; LCFF_X29_Y14_N5    ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_L1   ; 928     ; Global Clock         ; GCLK2            ; --                        ;
; rst_n    ; PIN_L22  ; 805     ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                          ;
+----------------------------------------------------------------+---------+
; Name                                                           ; Fan-Out ;
+----------------------------------------------------------------+---------+
; player_x[2][0][9]~0                                            ; 72      ;
; player_x[0][0][9]~0                                            ; 72      ;
; player_x[8][0][9]~5                                            ; 72      ;
; player_x[6][0][9]~1                                            ; 72      ;
; player_x[4][0][9]~0                                            ; 72      ;
; player_x[9][0][9]~0                                            ; 72      ;
; player_x[7][0][9]~0                                            ; 72      ;
; player_x[5][0][9]~0                                            ; 72      ;
; player_x[3][0][9]~0                                            ; 72      ;
; player_x[1][0][9]~0                                            ; 72      ;
; ball_x[0][9]~0                                                 ; 72      ;
; hor_reg[5]                                                     ; 56      ;
; hor_reg[7]                                                     ; 55      ;
; hor_reg[9]                                                     ; 55      ;
; ver_reg[9]                                                     ; 54      ;
; ver_reg[6]                                                     ; 54      ;
; ver_reg[5]                                                     ; 54      ;
; ver_reg[7]                                                     ; 54      ;
; ver_reg[8]                                                     ; 54      ;
; hor_reg[8]                                                     ; 53      ;
; hor_reg[6]                                                     ; 52      ;
; hor_reg[4]                                                     ; 51      ;
; hor_reg[3]                                                     ; 51      ;
; ver_reg[0]                                                     ; 51      ;
; hor_reg[2]                                                     ; 50      ;
; ver_reg[4]                                                     ; 50      ;
; ver_reg[3]                                                     ; 50      ;
; ver_reg[2]                                                     ; 50      ;
; hor_reg[1]                                                     ; 49      ;
; ver_reg[1]                                                     ; 49      ;
; uarttestTLE:uart|smallMem[32]~0                                ; 40      ;
; hor_reg[10]                                                    ; 34      ;
; hor_reg[0]                                                     ; 27      ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]~37              ; 16      ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]~36               ; 16      ;
; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; 15      ;
; uarttestTLE:uart|smallMem[2]                                   ; 15      ;
; uarttestTLE:uart|smallMem[3]                                   ; 15      ;
; uarttestTLE:uart|smallMem[4]                                   ; 15      ;
; uarttestTLE:uart|smallMem[5]                                   ; 15      ;
; uarttestTLE:uart|smallMem[6]                                   ; 15      ;
; uarttestTLE:uart|smallMem[7]                                   ; 15      ;
; uarttestTLE:uart|smallMem[8]                                   ; 15      ;
; uarttestTLE:uart|smallMem[9]                                   ; 15      ;
; uarttestTLE:uart|smallMem[25]                                  ; 15      ;
; uarttestTLE:uart|smallMem[24]                                  ; 15      ;
; uarttestTLE:uart|smallMem[23]                                  ; 15      ;
; uarttestTLE:uart|smallMem[21]                                  ; 15      ;
; uarttestTLE:uart|smallMem[22]                                  ; 15      ;
; uarttestTLE:uart|smallMem[19]                                  ; 15      ;
; uarttestTLE:uart|smallMem[20]                                  ; 15      ;
; uarttestTLE:uart|smallMem[18]                                  ; 15      ;
; uarttestTLE:uart|smallMem[0]                                   ; 13      ;
; uarttestTLE:uart|smallMem[16]                                  ; 13      ;
; uarttestTLE:uart|smallMem[39]                                  ; 11      ;
; Add8~18                                                        ; 11      ;
; Add8~16                                                        ; 11      ;
; Add8~14                                                        ; 11      ;
; Add8~12                                                        ; 11      ;
; Add8~10                                                        ; 11      ;
; Add8~8                                                         ; 11      ;
; Add8~6                                                         ; 11      ;
; Add8~4                                                         ; 11      ;
; Add8~2                                                         ; 11      ;
; Add7~18                                                        ; 11      ;
; Add7~16                                                        ; 11      ;
; Add7~14                                                        ; 11      ;
; Add7~12                                                        ; 11      ;
; Add7~10                                                        ; 11      ;
; Add7~8                                                         ; 11      ;
; Add7~6                                                         ; 11      ;
; Add7~4                                                         ; 11      ;
; Add7~2                                                         ; 11      ;
; Add6~16                                                        ; 11      ;
; Add6~14                                                        ; 11      ;
; Add6~12                                                        ; 11      ;
; Add6~10                                                        ; 11      ;
; Add6~8                                                         ; 11      ;
; Add6~6                                                         ; 11      ;
; Add6~4                                                         ; 11      ;
; Add6~2                                                         ; 11      ;
; Add5~16                                                        ; 11      ;
; Add5~14                                                        ; 11      ;
; Add5~12                                                        ; 11      ;
; Add5~10                                                        ; 11      ;
; Add5~8                                                         ; 11      ;
; Add5~6                                                         ; 11      ;
; Add5~4                                                         ; 11      ;
; Add5~2                                                         ; 11      ;
; Add5~0                                                         ; 11      ;
; Add4~18                                                        ; 11      ;
; Add4~16                                                        ; 11      ;
; Add4~14                                                        ; 11      ;
; Add4~12                                                        ; 11      ;
; Add4~10                                                        ; 11      ;
; Add4~8                                                         ; 11      ;
; Add4~6                                                         ; 11      ;
; Add4~4                                                         ; 11      ;
; Add4~2                                                         ; 11      ;
; Add3~16                                                        ; 11      ;
; Add3~14                                                        ; 11      ;
; Add3~12                                                        ; 11      ;
; Add3~10                                                        ; 11      ;
; Add3~8                                                         ; 11      ;
; Add3~6                                                         ; 11      ;
; Add3~4                                                         ; 11      ;
; Add3~2                                                         ; 11      ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; 10      ;
; Equal0~3                                                       ; 10      ;
; Equal345~0                                                     ; 10      ;
; Add2~0                                                         ; 10      ;
; Add6~0                                                         ; 10      ;
; Add3~0                                                         ; 10      ;
; Equal345~1                                                     ; 9       ;
; Add2~4                                                         ; 9       ;
; Add2~2                                                         ; 9       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; 8       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~5                       ; 8       ;
; player_x[6][0][9]~0                                            ; 8       ;
; ledsreg[0]~1                                                   ; 8       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; 7       ;
; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; 7       ;
; Equal4~0                                                       ; 7       ;
; uarttestTLE:uart|uarttest:uart1|Equal2~1                       ; 6       ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; 6       ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; 6       ;
; Equal1~1                                                       ; 6       ;
; rst_n                                                          ; 5       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; 5       ;
; uarttestTLE:uart|rxbytescounter[0]                             ; 5       ;
; uarttestTLE:uart|rxbytescounter[1]                             ; 5       ;
; uarttestTLE:uart|smallMem[1]                                   ; 5       ;
; uarttestTLE:uart|smallMem[17]                                  ; 5       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]~1               ; 4       ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; 4       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~5                     ; 4       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~1                     ; 4       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; 4       ;
; uarttestTLE:uart|rxbytescounter[3]                             ; 4       ;
; uarttestTLE:uart|rxbytescounter[2]                             ; 4       ;
; uarttestTLE:uart|smallMem[33]                                  ; 4       ;
; uarttestTLE:uart|smallMem[34]                                  ; 4       ;
; uarttestTLE:uart|smallMem[35]                                  ; 4       ;
; uarttestTLE:uart|smallMem[32]                                  ; 4       ;
; player_y[2][0][0]                                              ; 4       ;
; player_y[0][0][0]                                              ; 4       ;
; player_y[8][0][0]                                              ; 4       ;
; player_y[6][0][0]                                              ; 4       ;
; player_y[4][0][0]                                              ; 4       ;
; player_y[9][0][0]                                              ; 4       ;
; player_y[7][0][0]                                              ; 4       ;
; player_y[5][0][0]                                              ; 4       ;
; player_y[3][0][0]                                              ; 4       ;
; player_y[1][0][0]                                              ; 4       ;
; Equal0~1                                                       ; 4       ;
; ball_y[12][0]                                                  ; 4       ;
; LessThan2~2                                                    ; 4       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; 4       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; 4       ;
; uarttestTLE:uart|uarttest:uart1|Equal1~1                       ; 3       ;
; uarttestTLE:uart|uarttest:uart1|Equal1~0                       ; 3       ;
; uarttestTLE:uart|uarttest:uart1|Equal2~0                       ; 3       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~2                       ; 3       ;
; Equal0~2                                                       ; 3       ;
; uarttestTLE:uart|datarxedtrig                                  ; 3       ;
; uarttestTLE:uart|smallMem[36]                                  ; 3       ;
; uarttestTLE:uart|smallMem[37]                                  ; 3       ;
; uarttestTLE:uart|smallMem[38]                                  ; 3       ;
; LessThan8~0                                                    ; 3       ;
; Equal0~0                                                       ; 3       ;
; disp_arn_midline~0                                             ; 3       ;
; LessThan4~0                                                    ; 3       ;
; LessThan9~0                                                    ; 3       ;
; Equal2~1                                                       ; 3       ;
; LessThan2~0                                                    ; 3       ;
; Equal2~0                                                       ; 3       ;
; VGA_BLUE~3                                                     ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; 3       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; 3       ;
; uart_rx_i                                                      ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Equal2~2                       ; 2       ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~4                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~3                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~2                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Decoder0~0                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~1                       ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~0                       ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; 2       ;
; player_x[8][0][9]~4                                            ; 2       ;
; player_x[8][0][9]~2                                            ; 2       ;
; player_y[2][0][1]                                              ; 2       ;
; Equal84~5                                                      ; 2       ;
; Equal82~5                                                      ; 2       ;
; player_x[2][0][0]                                              ; 2       ;
; player_x[2][0][1]                                              ; 2       ;
; player_y[0][0][1]                                              ; 2       ;
; Equal18~5                                                      ; 2       ;
; Equal16~5                                                      ; 2       ;
; player_x[0][0][0]                                              ; 2       ;
; player_x[0][0][1]                                              ; 2       ;
; disp_arn_goal_rhs~2                                            ; 2       ;
; player_y[8][0][1]                                              ; 2       ;
; Equal282~5                                                     ; 2       ;
; Equal280~5                                                     ; 2       ;
; player_x[8][0][0]                                              ; 2       ;
; player_x[8][0][1]                                              ; 2       ;
; player_y[6][0][1]                                              ; 2       ;
; Equal216~5                                                     ; 2       ;
; Equal214~5                                                     ; 2       ;
; player_x[6][0][0]                                              ; 2       ;
; player_x[6][0][1]                                              ; 2       ;
; player_y[4][0][1]                                              ; 2       ;
; Equal150~5                                                     ; 2       ;
; Equal148~5                                                     ; 2       ;
; player_x[4][0][0]                                              ; 2       ;
; player_x[4][0][1]                                              ; 2       ;
; player_y[9][0][1]                                              ; 2       ;
; Equal315~5                                                     ; 2       ;
; Equal313~5                                                     ; 2       ;
; player_x[9][0][0]                                              ; 2       ;
; player_x[9][0][1]                                              ; 2       ;
; player_y[7][0][1]                                              ; 2       ;
; Equal249~5                                                     ; 2       ;
; Equal247~5                                                     ; 2       ;
; player_x[7][0][0]                                              ; 2       ;
; player_x[7][0][1]                                              ; 2       ;
; player_y[5][0][1]                                              ; 2       ;
; Equal183~5                                                     ; 2       ;
; Equal181~5                                                     ; 2       ;
; player_x[5][0][0]                                              ; 2       ;
; player_x[5][0][1]                                              ; 2       ;
; player_y[3][0][1]                                              ; 2       ;
; Equal117~5                                                     ; 2       ;
; Equal115~5                                                     ; 2       ;
; player_x[3][0][0]                                              ; 2       ;
; player_x[3][0][1]                                              ; 2       ;
; player_y[1][0][1]                                              ; 2       ;
; Equal51~5                                                      ; 2       ;
; Equal49~5                                                      ; 2       ;
; player_x[1][0][0]                                              ; 2       ;
; player_x[1][0][1]                                              ; 2       ;
; disp_arn_bndry_top~2                                           ; 2       ;
; disp_arn_bndry_top~0                                           ; 2       ;
; disp_arn_goalbndry_lhs_bot~1                                   ; 2       ;
; Equal8~1                                                       ; 2       ;
; Equal3~0                                                       ; 2       ;
; Equal2~2                                                       ; 2       ;
; LessThan4~1                                                    ; 2       ;
; disp_arn_goalbndry_rhs~1                                       ; 2       ;
; LessThan3~0                                                    ; 2       ;
; ball_y[10][1]                                                  ; 2       ;
; Equal348~5                                                     ; 2       ;
; Equal346~5                                                     ; 2       ;
; ball_x[13][0]                                                  ; 2       ;
; ball_x[10][1]                                                  ; 2       ;
; disp_arn_goal_rhs~0                                            ; 2       ;
; Equal9~1                                                       ; 2       ;
; Equal9~0                                                       ; 2       ;
; Equal8~0                                                       ; 2       ;
; LessThan6~0                                                    ; 2       ;
; ver_sync                                                       ; 2       ;
; hor_sync                                                       ; 2       ;
; disp_arn_goal_lhs                                              ; 2       ;
; disp_arn_goal_rhs                                              ; 2       ;
; disp_player[9]                                                 ; 2       ;
; VGA_BLUE~4                                                     ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; 2       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; 2       ;
; Add2~16                                                        ; 2       ;
; Add2~14                                                        ; 2       ;
; Add2~6                                                         ; 2       ;
; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg~0                  ; 1       ;
; player_y[2][10][5]~0                                           ; 1       ;
; player_y[2][10][3]~0                                           ; 1       ;
; player_y[2][10][2]~0                                           ; 1       ;
; player_y[2][12][5]~0                                           ; 1       ;
; player_y[2][12][3]~0                                           ; 1       ;
; player_y[2][12][2]~0                                           ; 1       ;
; player_y[2][12][8]~0                                           ; 1       ;
; player_y[2][10][8]~0                                           ; 1       ;
; player_y[2][0][5]~0                                            ; 1       ;
; player_y[2][0][3]~0                                            ; 1       ;
; player_y[2][0][1]~0                                            ; 1       ;
; player_y[2][4][5]~0                                            ; 1       ;
; player_y[2][4][3]~0                                            ; 1       ;
; player_y[2][4][1]~0                                            ; 1       ;
; player_y[2][4][8]~0                                            ; 1       ;
; player_y[2][0][8]~0                                            ; 1       ;
; player_x[2][11][8]~0                                           ; 1       ;
; player_x[2][11][7]~0                                           ; 1       ;
; player_x[2][11][5]~0                                           ; 1       ;
; player_x[2][11][4]~0                                           ; 1       ;
; player_x[2][11][3]~0                                           ; 1       ;
; player_x[2][11][1]~0                                           ; 1       ;
; player_x[2][10][8]~0                                           ; 1       ;
; player_x[2][10][7]~0                                           ; 1       ;
; player_x[2][10][5]~0                                           ; 1       ;
; player_x[2][10][4]~0                                           ; 1       ;
; player_x[2][10][3]~0                                           ; 1       ;
; player_x[2][13][8]~0                                           ; 1       ;
; player_x[2][13][7]~0                                           ; 1       ;
; player_x[2][13][5]~0                                           ; 1       ;
; player_x[2][13][4]~0                                           ; 1       ;
; player_x[2][13][3]~0                                           ; 1       ;
; player_x[2][0][8]~0                                            ; 1       ;
; player_x[2][0][7]~0                                            ; 1       ;
; player_x[2][0][5]~0                                            ; 1       ;
; player_x[2][0][4]~0                                            ; 1       ;
; player_x[2][0][3]~0                                            ; 1       ;
; player_y[0][10][5]~0                                           ; 1       ;
; player_y[0][10][3]~0                                           ; 1       ;
; player_y[0][10][2]~0                                           ; 1       ;
; player_y[0][12][5]~0                                           ; 1       ;
; player_y[0][12][3]~0                                           ; 1       ;
; player_y[0][12][2]~0                                           ; 1       ;
; player_y[0][12][8]~0                                           ; 1       ;
; player_y[0][10][8]~0                                           ; 1       ;
; player_y[0][0][5]~0                                            ; 1       ;
; player_y[0][0][3]~0                                            ; 1       ;
; player_y[0][0][1]~0                                            ; 1       ;
; player_y[0][4][5]~0                                            ; 1       ;
; player_y[0][4][3]~0                                            ; 1       ;
; player_y[0][4][1]~0                                            ; 1       ;
; player_y[0][4][8]~0                                            ; 1       ;
; player_y[0][0][8]~0                                            ; 1       ;
; player_x[0][11][8]~0                                           ; 1       ;
; player_x[0][11][7]~0                                           ; 1       ;
; player_x[0][11][5]~0                                           ; 1       ;
; player_x[0][11][3]~0                                           ; 1       ;
; player_x[0][11][1]~0                                           ; 1       ;
; player_x[0][10][8]~0                                           ; 1       ;
; player_x[0][10][7]~0                                           ; 1       ;
; player_x[0][10][5]~0                                           ; 1       ;
; player_x[0][10][3]~0                                           ; 1       ;
; player_x[0][13][8]~0                                           ; 1       ;
; player_x[0][13][7]~0                                           ; 1       ;
; player_x[0][13][5]~0                                           ; 1       ;
; player_x[0][13][3]~0                                           ; 1       ;
; player_x[0][0][8]~0                                            ; 1       ;
; player_x[0][0][7]~0                                            ; 1       ;
; player_x[0][0][5]~0                                            ; 1       ;
; player_x[0][0][3]~0                                            ; 1       ;
; player_y[8][10][5]~0                                           ; 1       ;
; player_y[8][10][3]~0                                           ; 1       ;
; player_y[8][10][2]~0                                           ; 1       ;
; player_y[8][12][5]~0                                           ; 1       ;
; player_y[8][12][3]~0                                           ; 1       ;
; player_y[8][12][2]~0                                           ; 1       ;
; player_y[8][12][8]~0                                           ; 1       ;
; player_y[8][10][8]~0                                           ; 1       ;
; player_y[8][0][5]~0                                            ; 1       ;
; player_y[8][0][3]~0                                            ; 1       ;
; player_y[8][0][1]~0                                            ; 1       ;
; player_y[8][4][5]~0                                            ; 1       ;
; player_y[8][4][3]~0                                            ; 1       ;
; player_y[8][4][1]~0                                            ; 1       ;
; player_y[8][4][8]~0                                            ; 1       ;
; player_y[8][0][8]~0                                            ; 1       ;
; player_x[8][11][8]~0                                           ; 1       ;
; player_x[8][11][7]~0                                           ; 1       ;
; player_x[8][11][6]~0                                           ; 1       ;
; player_x[8][11][5]~0                                           ; 1       ;
; player_x[8][11][3]~0                                           ; 1       ;
; player_x[8][11][1]~0                                           ; 1       ;
; player_x[8][10][8]~0                                           ; 1       ;
; player_x[8][10][7]~0                                           ; 1       ;
; player_x[8][10][6]~0                                           ; 1       ;
; player_x[8][10][5]~0                                           ; 1       ;
; player_x[8][10][3]~0                                           ; 1       ;
; player_x[8][13][8]~0                                           ; 1       ;
; player_x[8][13][7]~0                                           ; 1       ;
; player_x[8][13][6]~0                                           ; 1       ;
; player_x[8][13][5]~0                                           ; 1       ;
; player_x[8][13][3]~0                                           ; 1       ;
; player_x[8][0][8]~0                                            ; 1       ;
; player_x[8][0][7]~0                                            ; 1       ;
; player_x[8][0][6]~0                                            ; 1       ;
; player_x[8][0][5]~0                                            ; 1       ;
; player_x[8][0][3]~0                                            ; 1       ;
; player_y[6][10][5]~0                                           ; 1       ;
; player_y[6][10][3]~0                                           ; 1       ;
; player_y[6][10][2]~0                                           ; 1       ;
; player_y[6][12][5]~0                                           ; 1       ;
; player_y[6][12][3]~0                                           ; 1       ;
; player_y[6][12][2]~0                                           ; 1       ;
; player_y[6][12][8]~0                                           ; 1       ;
; player_y[6][10][8]~0                                           ; 1       ;
; player_y[6][0][5]~0                                            ; 1       ;
; player_y[6][0][3]~0                                            ; 1       ;
; player_y[6][0][1]~0                                            ; 1       ;
; player_y[6][4][5]~0                                            ; 1       ;
; player_y[6][4][3]~0                                            ; 1       ;
; player_y[6][4][1]~0                                            ; 1       ;
; player_y[6][4][8]~0                                            ; 1       ;
; player_y[6][0][8]~0                                            ; 1       ;
; player_x[6][11][8]~0                                           ; 1       ;
; player_x[6][11][7]~0                                           ; 1       ;
; player_x[6][11][6]~0                                           ; 1       ;
; player_x[6][11][4]~0                                           ; 1       ;
; player_x[6][11][3]~0                                           ; 1       ;
; player_x[6][11][1]~0                                           ; 1       ;
; player_x[6][10][8]~0                                           ; 1       ;
; player_x[6][10][7]~0                                           ; 1       ;
; player_x[6][10][6]~0                                           ; 1       ;
; player_x[6][10][4]~0                                           ; 1       ;
; player_x[6][10][3]~0                                           ; 1       ;
; player_x[6][13][8]~0                                           ; 1       ;
; player_x[6][13][7]~0                                           ; 1       ;
; player_x[6][13][6]~0                                           ; 1       ;
; player_x[6][13][4]~0                                           ; 1       ;
; player_x[6][13][3]~0                                           ; 1       ;
; player_x[6][0][8]~0                                            ; 1       ;
; player_x[6][0][7]~0                                            ; 1       ;
; player_x[6][0][6]~0                                            ; 1       ;
; player_x[6][0][4]~0                                            ; 1       ;
; player_x[6][0][3]~0                                            ; 1       ;
; player_y[4][10][5]~0                                           ; 1       ;
; player_y[4][10][3]~0                                           ; 1       ;
; player_y[4][10][2]~0                                           ; 1       ;
; player_y[4][12][5]~0                                           ; 1       ;
; player_y[4][12][3]~0                                           ; 1       ;
; player_y[4][12][2]~0                                           ; 1       ;
; player_y[4][12][8]~0                                           ; 1       ;
; player_y[4][10][8]~0                                           ; 1       ;
; player_y[4][0][5]~0                                            ; 1       ;
; player_y[4][0][3]~0                                            ; 1       ;
; player_y[4][0][1]~0                                            ; 1       ;
; player_y[4][4][5]~0                                            ; 1       ;
; player_y[4][4][3]~0                                            ; 1       ;
; player_y[4][4][1]~0                                            ; 1       ;
; player_y[4][4][8]~0                                            ; 1       ;
; player_y[4][0][8]~0                                            ; 1       ;
; player_x[4][11][8]~0                                           ; 1       ;
; player_x[4][11][7]~0                                           ; 1       ;
; player_x[4][11][6]~0                                           ; 1       ;
; player_x[4][11][3]~0                                           ; 1       ;
; player_x[4][11][1]~0                                           ; 1       ;
; player_x[4][10][8]~0                                           ; 1       ;
; player_x[4][10][7]~0                                           ; 1       ;
; player_x[4][10][6]~0                                           ; 1       ;
; player_x[4][10][3]~0                                           ; 1       ;
; player_x[4][13][8]~0                                           ; 1       ;
; player_x[4][13][7]~0                                           ; 1       ;
; player_x[4][13][6]~0                                           ; 1       ;
; player_x[4][13][3]~0                                           ; 1       ;
; player_x[4][0][8]~0                                            ; 1       ;
; player_x[4][0][7]~0                                            ; 1       ;
; player_x[4][0][6]~0                                            ; 1       ;
; player_x[4][0][3]~0                                            ; 1       ;
; player_y[9][10][5]~0                                           ; 1       ;
; player_y[9][10][3]~0                                           ; 1       ;
; player_y[9][10][2]~0                                           ; 1       ;
; player_y[9][12][5]~0                                           ; 1       ;
; player_y[9][12][3]~0                                           ; 1       ;
; player_y[9][12][2]~0                                           ; 1       ;
; player_y[9][12][8]~0                                           ; 1       ;
; player_y[9][10][8]~0                                           ; 1       ;
; player_y[9][0][5]~0                                            ; 1       ;
; player_y[9][0][3]~0                                            ; 1       ;
; player_y[9][0][1]~0                                            ; 1       ;
; player_y[9][4][5]~0                                            ; 1       ;
; player_y[9][4][3]~0                                            ; 1       ;
; player_y[9][4][1]~0                                            ; 1       ;
; player_y[9][4][8]~0                                            ; 1       ;
; player_y[9][0][8]~0                                            ; 1       ;
; player_x[9][11][8]~0                                           ; 1       ;
; player_x[9][11][7]~0                                           ; 1       ;
; player_x[9][11][6]~0                                           ; 1       ;
; player_x[9][11][5]~0                                           ; 1       ;
; player_x[9][11][4]~0                                           ; 1       ;
; player_x[9][11][1]~0                                           ; 1       ;
; player_x[9][10][8]~0                                           ; 1       ;
; player_x[9][10][7]~0                                           ; 1       ;
; player_x[9][10][6]~0                                           ; 1       ;
; player_x[9][10][5]~0                                           ; 1       ;
; player_x[9][10][4]~0                                           ; 1       ;
; player_x[9][13][8]~0                                           ; 1       ;
; player_x[9][13][7]~0                                           ; 1       ;
; player_x[9][13][6]~0                                           ; 1       ;
; player_x[9][13][5]~0                                           ; 1       ;
; player_x[9][13][4]~0                                           ; 1       ;
; player_x[9][0][8]~0                                            ; 1       ;
; player_x[9][0][7]~0                                            ; 1       ;
; player_x[9][0][6]~0                                            ; 1       ;
; player_x[9][0][5]~0                                            ; 1       ;
; player_x[9][0][4]~0                                            ; 1       ;
; player_y[7][10][5]~0                                           ; 1       ;
; player_y[7][10][3]~0                                           ; 1       ;
; player_y[7][10][2]~0                                           ; 1       ;
; player_y[7][12][5]~0                                           ; 1       ;
; player_y[7][12][3]~0                                           ; 1       ;
; player_y[7][12][2]~0                                           ; 1       ;
; player_y[7][12][8]~0                                           ; 1       ;
; player_y[7][10][8]~0                                           ; 1       ;
; player_y[7][0][5]~0                                            ; 1       ;
; player_y[7][0][3]~0                                            ; 1       ;
; player_y[7][0][1]~0                                            ; 1       ;
; player_y[7][4][5]~0                                            ; 1       ;
; player_y[7][4][3]~0                                            ; 1       ;
; player_y[7][4][1]~0                                            ; 1       ;
; player_y[7][4][8]~0                                            ; 1       ;
; player_y[7][0][8]~0                                            ; 1       ;
; player_x[7][11][8]~0                                           ; 1       ;
; player_x[7][11][7]~0                                           ; 1       ;
; player_x[7][11][6]~0                                           ; 1       ;
; player_x[7][11][5]~0                                           ; 1       ;
; player_x[7][11][1]~0                                           ; 1       ;
; player_x[7][10][8]~0                                           ; 1       ;
; player_x[7][10][7]~0                                           ; 1       ;
; player_x[7][10][6]~0                                           ; 1       ;
; player_x[7][10][5]~0                                           ; 1       ;
; player_x[7][13][8]~0                                           ; 1       ;
; player_x[7][13][7]~0                                           ; 1       ;
; player_x[7][13][6]~0                                           ; 1       ;
; player_x[7][13][5]~0                                           ; 1       ;
; player_x[7][0][8]~0                                            ; 1       ;
; player_x[7][0][7]~0                                            ; 1       ;
; player_x[7][0][6]~0                                            ; 1       ;
; player_x[7][0][5]~0                                            ; 1       ;
; player_y[5][10][5]~0                                           ; 1       ;
; player_y[5][10][3]~0                                           ; 1       ;
; player_y[5][10][2]~0                                           ; 1       ;
; player_y[5][12][5]~0                                           ; 1       ;
; player_y[5][12][3]~0                                           ; 1       ;
; player_y[5][12][2]~0                                           ; 1       ;
; player_y[5][12][8]~0                                           ; 1       ;
; player_y[5][10][8]~0                                           ; 1       ;
; player_y[5][0][5]~0                                            ; 1       ;
; player_y[5][0][3]~0                                            ; 1       ;
; player_y[5][0][1]~0                                            ; 1       ;
; player_y[5][4][5]~0                                            ; 1       ;
; player_y[5][4][3]~0                                            ; 1       ;
; player_y[5][4][1]~0                                            ; 1       ;
; player_y[5][4][8]~0                                            ; 1       ;
; player_y[5][0][8]~0                                            ; 1       ;
; player_x[5][11][8]~0                                           ; 1       ;
; player_x[5][11][7]~0                                           ; 1       ;
; player_x[5][11][6]~0                                           ; 1       ;
; player_x[5][11][4]~0                                           ; 1       ;
; player_x[5][11][1]~0                                           ; 1       ;
; player_x[5][10][8]~0                                           ; 1       ;
; player_x[5][10][7]~0                                           ; 1       ;
; player_x[5][10][6]~0                                           ; 1       ;
; player_x[5][10][4]~0                                           ; 1       ;
; player_x[5][13][8]~0                                           ; 1       ;
; player_x[5][13][7]~0                                           ; 1       ;
; player_x[5][13][6]~0                                           ; 1       ;
; player_x[5][13][4]~0                                           ; 1       ;
; player_x[5][0][8]~0                                            ; 1       ;
; player_x[5][0][7]~0                                            ; 1       ;
; player_x[5][0][6]~0                                            ; 1       ;
; player_x[5][0][4]~0                                            ; 1       ;
; player_y[3][10][5]~0                                           ; 1       ;
; player_y[3][10][3]~0                                           ; 1       ;
; player_y[3][10][2]~0                                           ; 1       ;
; player_y[3][12][5]~0                                           ; 1       ;
; player_y[3][12][3]~0                                           ; 1       ;
; player_y[3][12][2]~0                                           ; 1       ;
; player_y[3][12][8]~0                                           ; 1       ;
; player_y[3][10][8]~0                                           ; 1       ;
; player_y[3][0][5]~0                                            ; 1       ;
; player_y[3][0][3]~0                                            ; 1       ;
; player_y[3][0][1]~0                                            ; 1       ;
; player_y[3][4][5]~0                                            ; 1       ;
; player_y[3][4][3]~0                                            ; 1       ;
; player_y[3][4][1]~0                                            ; 1       ;
; player_y[3][4][8]~0                                            ; 1       ;
; player_y[3][0][8]~0                                            ; 1       ;
; player_x[3][11][8]~0                                           ; 1       ;
; player_x[3][11][7]~0                                           ; 1       ;
; player_x[3][11][6]~0                                           ; 1       ;
; player_x[3][11][1]~0                                           ; 1       ;
; player_x[3][10][8]~0                                           ; 1       ;
; player_x[3][10][7]~0                                           ; 1       ;
; player_x[3][10][6]~0                                           ; 1       ;
; player_x[3][13][8]~0                                           ; 1       ;
; player_x[3][13][7]~0                                           ; 1       ;
; player_x[3][13][6]~0                                           ; 1       ;
; player_x[3][0][8]~0                                            ; 1       ;
; player_x[3][0][7]~0                                            ; 1       ;
; player_x[3][0][6]~0                                            ; 1       ;
; player_y[1][10][5]~0                                           ; 1       ;
; player_y[1][10][3]~0                                           ; 1       ;
; player_y[1][10][2]~0                                           ; 1       ;
; player_y[1][12][5]~0                                           ; 1       ;
; player_y[1][12][3]~0                                           ; 1       ;
; player_y[1][12][2]~0                                           ; 1       ;
; player_y[1][12][8]~0                                           ; 1       ;
; player_y[1][10][8]~0                                           ; 1       ;
; player_y[1][0][5]~0                                            ; 1       ;
; player_y[1][0][3]~0                                            ; 1       ;
; player_y[1][0][1]~0                                            ; 1       ;
; player_y[1][4][5]~0                                            ; 1       ;
; player_y[1][4][3]~0                                            ; 1       ;
; player_y[1][4][1]~0                                            ; 1       ;
; player_y[1][4][8]~0                                            ; 1       ;
; player_y[1][0][8]~0                                            ; 1       ;
; player_x[1][11][8]~0                                           ; 1       ;
; player_x[1][11][7]~0                                           ; 1       ;
; player_x[1][11][5]~0                                           ; 1       ;
; player_x[1][11][4]~0                                           ; 1       ;
; player_x[1][11][1]~0                                           ; 1       ;
; player_x[1][10][8]~0                                           ; 1       ;
; player_x[1][10][7]~0                                           ; 1       ;
; player_x[1][10][5]~0                                           ; 1       ;
; player_x[1][10][4]~0                                           ; 1       ;
; player_x[1][13][8]~0                                           ; 1       ;
; player_x[1][13][7]~0                                           ; 1       ;
; player_x[1][13][5]~0                                           ; 1       ;
; player_x[1][13][4]~0                                           ; 1       ;
; player_x[1][0][8]~0                                            ; 1       ;
; player_x[1][0][7]~0                                            ; 1       ;
; player_x[1][0][5]~0                                            ; 1       ;
; player_x[1][0][4]~0                                            ; 1       ;
; ball_y[10][5]~15                                               ; 1       ;
; ball_y[10][3]~14                                               ; 1       ;
; ball_y[10][2]~13                                               ; 1       ;
; ball_y[12][5]~12                                               ; 1       ;
; ball_y[12][3]~11                                               ; 1       ;
; ball_y[12][2]~10                                               ; 1       ;
; ball_y[12][8]~9                                                ; 1       ;
; ball_y[10][8]~8                                                ; 1       ;
; ball_y[0][5]~7                                                 ; 1       ;
; ball_y[0][3]~6                                                 ; 1       ;
; ball_y[4][5]~5                                                 ; 1       ;
; ball_y[4][3]~4                                                 ; 1       ;
; ball_y[4][1]~3                                                 ; 1       ;
; ball_y[12][0]~2                                                ; 1       ;
; ball_y[4][8]~1                                                 ; 1       ;
; ball_y[0][8]~0                                                 ; 1       ;
; ball_x[11][8]~16                                               ; 1       ;
; ball_x[11][7]~15                                               ; 1       ;
; ball_x[11][4]~14                                               ; 1       ;
; ball_x[10][8]~13                                               ; 1       ;
; ball_x[10][7]~12                                               ; 1       ;
; ball_x[10][4]~11                                               ; 1       ;
; ball_x[13][8]~10                                               ; 1       ;
; ball_x[13][7]~9                                                ; 1       ;
; ball_x[13][3]~8                                                ; 1       ;
; ball_x[13][2]~7                                                ; 1       ;
; ball_x[13][1]~6                                                ; 1       ;
; ball_x[13][0]~5                                                ; 1       ;
; ball_x[0][8]~4                                                 ; 1       ;
; ball_x[0][7]~3                                                 ; 1       ;
; ball_x[0][3]~2                                                 ; 1       ;
; ball_x[0][2]~1                                                 ; 1       ;
; uarttestTLE:uart|uarttest:uart1|UART_Rx_State~11               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector16~1                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector16~0                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Rx_Data_Reg                    ; 1       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]~5               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Add1~0                         ; 1       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]~4               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]~3               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]~2               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]~0               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]~35               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]~34               ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector18~0                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector17~1                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector17~0                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector19~1                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector19~0                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[0]~7                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[1]~6                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[2]~5                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[3]~4                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[4]~3                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[5]~2                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[6]~1                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|rx_data[7]~0                   ; 1       ;
; uarttestTLE:uart|rxbytescounter~4                              ; 1       ;
; uarttestTLE:uart|rxbytescounter[1]~3                           ; 1       ;
; uarttestTLE:uart|rxbytescounter[3]~2                           ; 1       ;
; uarttestTLE:uart|rxbytescounter[3]~1                           ; 1       ;
; uarttestTLE:uart|rxbytescounter~0                              ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector20~1                   ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~4                       ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Equal0~3                       ; 1       ;
; uarttestTLE:uart|uarttest:uart1|Selector20~0                   ; 1       ;
; uarttestTLE:uart|smallMem[15]                                  ; 1       ;
; uarttestTLE:uart|smallMem[13]                                  ; 1       ;
; uarttestTLE:uart|smallMem[14]                                  ; 1       ;
; uarttestTLE:uart|smallMem[11]                                  ; 1       ;
; uarttestTLE:uart|smallMem[12]                                  ; 1       ;
; uarttestTLE:uart|smallMem[10]                                  ; 1       ;
; uarttestTLE:uart|datarxedtrig~0                                ; 1       ;
; uarttestTLE:uart|Equal0~0                                      ; 1       ;
; uarttestTLE:uart|smallMem[26]                                  ; 1       ;
; uarttestTLE:uart|smallMem[27]                                  ; 1       ;
; uarttestTLE:uart|smallMem[28]                                  ; 1       ;
; uarttestTLE:uart|smallMem[29]                                  ; 1       ;
; uarttestTLE:uart|smallMem[30]                                  ; 1       ;
; uarttestTLE:uart|smallMem[31]                                  ; 1       ;
; player_x[8][0][9]~3                                            ; 1       ;
; player_x[8][0][9]~1                                            ; 1       ;
; player_x[8][0][9]~0                                            ; 1       ;
; hor_reg~1                                                      ; 1       ;
; hor_reg~0                                                      ; 1       ;
; ver_reg~4                                                      ; 1       ;
; ver_reg~3                                                      ; 1       ;
; ver_reg~2                                                      ; 1       ;
; ver_reg~1                                                      ; 1       ;
; ver_reg~0                                                      ; 1       ;
; ledsreg~8                                                      ; 1       ;
; ledsreg~7                                                      ; 1       ;
; ledsreg~6                                                      ; 1       ;
; ledsreg~5                                                      ; 1       ;
; ledsreg~4                                                      ; 1       ;
; ledsreg~3                                                      ; 1       ;
; ledsreg~2                                                      ; 1       ;
; ledsreg~0                                                      ; 1       ;
; ver_sync~0                                                     ; 1       ;
; Equal5~0                                                       ; 1       ;
; Equal1~0                                                       ; 1       ;
; Equal4~1                                                       ; 1       ;
; hor_sync~1                                                     ; 1       ;
; hor_sync~0                                                     ; 1       ;
; disp_player~279                                                ; 1       ;
; disp_player~278                                                ; 1       ;
; disp_player~277                                                ; 1       ;
; disp_player~276                                                ; 1       ;
; player_y[2][10][6]                                             ; 1       ;
; player_y[2][10][7]                                             ; 1       ;
; disp_player~275                                                ; 1       ;
; player_y[2][10][5]                                             ; 1       ;
; player_y[2][10][4]                                             ; 1       ;
; disp_player~274                                                ; 1       ;
; player_y[2][10][3]                                             ; 1       ;
; player_y[2][10][2]                                             ; 1       ;
; disp_player~273                                                ; 1       ;
; disp_player~272                                                ; 1       ;
; disp_player~271                                                ; 1       ;
; player_y[2][12][6]                                             ; 1       ;
; player_y[2][12][7]                                             ; 1       ;
; disp_player~270                                                ; 1       ;
; player_y[2][12][5]                                             ; 1       ;
; player_y[2][12][4]                                             ; 1       ;
; disp_player~269                                                ; 1       ;
; player_y[2][12][3]                                             ; 1       ;
; player_y[2][12][2]                                             ; 1       ;
; disp_player~268                                                ; 1       ;
; player_y[2][12][1]                                             ; 1       ;
; disp_player~267                                                ; 1       ;
; player_y[2][12][8]                                             ; 1       ;
; player_y[2][12][9]                                             ; 1       ;
; disp_player~266                                                ; 1       ;
; player_y[2][10][8]                                             ; 1       ;
; player_y[2][10][9]                                             ; 1       ;
; disp_player~265                                                ; 1       ;
; disp_player~264                                                ; 1       ;
; disp_player~263                                                ; 1       ;
; player_y[2][0][6]                                              ; 1       ;
; player_y[2][0][7]                                              ; 1       ;
; disp_player~262                                                ; 1       ;
; player_y[2][0][5]                                              ; 1       ;
; player_y[2][0][4]                                              ; 1       ;
; disp_player~261                                                ; 1       ;
; player_y[2][0][3]                                              ; 1       ;
; player_y[2][0][2]                                              ; 1       ;
; disp_player~260                                                ; 1       ;
; disp_player~259                                                ; 1       ;
; disp_player~258                                                ; 1       ;
; player_y[2][4][6]                                              ; 1       ;
; player_y[2][4][7]                                              ; 1       ;
; disp_player~257                                                ; 1       ;
; player_y[2][4][5]                                              ; 1       ;
; player_y[2][4][4]                                              ; 1       ;
; disp_player~256                                                ; 1       ;
; player_y[2][4][3]                                              ; 1       ;
; player_y[2][4][2]                                              ; 1       ;
; disp_player~255                                                ; 1       ;
; player_y[2][4][1]                                              ; 1       ;
; disp_player~254                                                ; 1       ;
; player_y[2][4][8]                                              ; 1       ;
; player_y[2][4][9]                                              ; 1       ;
; disp_player~253                                                ; 1       ;
; player_y[2][0][8]                                              ; 1       ;
; player_y[2][0][9]                                              ; 1       ;
; disp_player~252                                                ; 1       ;
; Equal88~5                                                      ; 1       ;
; player_x[2][11][9]                                             ; 1       ;
; Equal88~4                                                      ; 1       ;
; Equal88~3                                                      ; 1       ;
; player_x[2][11][8]                                             ; 1       ;
; player_x[2][11][7]                                             ; 1       ;
; Equal88~2                                                      ; 1       ;
; player_x[2][11][5]                                             ; 1       ;
; player_x[2][11][6]                                             ; 1       ;
; Equal88~1                                                      ; 1       ;
; player_x[2][11][4]                                             ; 1       ;
; player_x[2][11][3]                                             ; 1       ;
; Equal88~0                                                      ; 1       ;
; player_x[2][11][1]                                             ; 1       ;
; player_x[2][11][2]                                             ; 1       ;
; Equal86~5                                                      ; 1       ;
; player_x[2][10][9]                                             ; 1       ;
; Equal86~4                                                      ; 1       ;
; Equal86~3                                                      ; 1       ;
; player_x[2][10][8]                                             ; 1       ;
; player_x[2][10][7]                                             ; 1       ;
; Equal86~2                                                      ; 1       ;
; player_x[2][10][5]                                             ; 1       ;
; player_x[2][10][6]                                             ; 1       ;
; Equal86~1                                                      ; 1       ;
; player_x[2][10][4]                                             ; 1       ;
; player_x[2][10][3]                                             ; 1       ;
; Equal86~0                                                      ; 1       ;
; player_x[2][10][2]                                             ; 1       ;
; Equal84~6                                                      ; 1       ;
; player_x[2][13][9]                                             ; 1       ;
; Equal84~4                                                      ; 1       ;
; Equal84~3                                                      ; 1       ;
; player_x[2][13][8]                                             ; 1       ;
; player_x[2][13][7]                                             ; 1       ;
; Equal84~2                                                      ; 1       ;
; player_x[2][13][5]                                             ; 1       ;
; player_x[2][13][6]                                             ; 1       ;
; Equal84~1                                                      ; 1       ;
; player_x[2][13][4]                                             ; 1       ;
; player_x[2][13][3]                                             ; 1       ;
; Equal84~0                                                      ; 1       ;
; player_x[2][13][1]                                             ; 1       ;
; player_x[2][13][2]                                             ; 1       ;
; Equal82~6                                                      ; 1       ;
; player_x[2][0][9]                                              ; 1       ;
; Equal82~4                                                      ; 1       ;
; Equal82~3                                                      ; 1       ;
; player_x[2][0][8]                                              ; 1       ;
; player_x[2][0][7]                                              ; 1       ;
; Equal82~2                                                      ; 1       ;
; player_x[2][0][5]                                              ; 1       ;
; player_x[2][0][6]                                              ; 1       ;
; Equal82~1                                                      ; 1       ;
; player_x[2][0][4]                                              ; 1       ;
; player_x[2][0][3]                                              ; 1       ;
; Equal82~0                                                      ; 1       ;
; player_x[2][0][2]                                              ; 1       ;
; disp_player~251                                                ; 1       ;
; disp_player~250                                                ; 1       ;
; disp_player~249                                                ; 1       ;
; disp_player~248                                                ; 1       ;
; player_y[0][10][6]                                             ; 1       ;
; player_y[0][10][7]                                             ; 1       ;
; disp_player~247                                                ; 1       ;
; player_y[0][10][5]                                             ; 1       ;
; player_y[0][10][4]                                             ; 1       ;
; disp_player~246                                                ; 1       ;
; player_y[0][10][3]                                             ; 1       ;
; player_y[0][10][2]                                             ; 1       ;
; disp_player~245                                                ; 1       ;
; disp_player~244                                                ; 1       ;
; disp_player~243                                                ; 1       ;
; player_y[0][12][6]                                             ; 1       ;
; player_y[0][12][7]                                             ; 1       ;
; disp_player~242                                                ; 1       ;
; player_y[0][12][5]                                             ; 1       ;
; player_y[0][12][4]                                             ; 1       ;
; disp_player~241                                                ; 1       ;
; player_y[0][12][3]                                             ; 1       ;
; player_y[0][12][2]                                             ; 1       ;
; disp_player~240                                                ; 1       ;
; player_y[0][12][1]                                             ; 1       ;
; disp_player~239                                                ; 1       ;
; player_y[0][12][8]                                             ; 1       ;
; player_y[0][12][9]                                             ; 1       ;
; disp_player~238                                                ; 1       ;
; player_y[0][10][8]                                             ; 1       ;
; player_y[0][10][9]                                             ; 1       ;
; disp_player~237                                                ; 1       ;
; disp_player~236                                                ; 1       ;
; disp_player~235                                                ; 1       ;
; player_y[0][0][6]                                              ; 1       ;
; player_y[0][0][7]                                              ; 1       ;
; disp_player~234                                                ; 1       ;
; player_y[0][0][5]                                              ; 1       ;
; player_y[0][0][4]                                              ; 1       ;
; disp_player~233                                                ; 1       ;
; player_y[0][0][3]                                              ; 1       ;
; player_y[0][0][2]                                              ; 1       ;
; disp_player~232                                                ; 1       ;
; disp_player~231                                                ; 1       ;
; disp_player~230                                                ; 1       ;
; player_y[0][4][6]                                              ; 1       ;
; player_y[0][4][7]                                              ; 1       ;
; disp_player~229                                                ; 1       ;
; player_y[0][4][5]                                              ; 1       ;
; player_y[0][4][4]                                              ; 1       ;
; disp_player~228                                                ; 1       ;
; player_y[0][4][3]                                              ; 1       ;
; player_y[0][4][2]                                              ; 1       ;
; disp_player~227                                                ; 1       ;
; player_y[0][4][1]                                              ; 1       ;
; disp_player~226                                                ; 1       ;
; player_y[0][4][8]                                              ; 1       ;
; player_y[0][4][9]                                              ; 1       ;
; disp_player~225                                                ; 1       ;
; player_y[0][0][8]                                              ; 1       ;
; player_y[0][0][9]                                              ; 1       ;
; disp_player~224                                                ; 1       ;
; Equal22~5                                                      ; 1       ;
; player_x[0][11][9]                                             ; 1       ;
; Equal22~4                                                      ; 1       ;
; Equal22~3                                                      ; 1       ;
; player_x[0][11][8]                                             ; 1       ;
; player_x[0][11][7]                                             ; 1       ;
; Equal22~2                                                      ; 1       ;
; player_x[0][11][5]                                             ; 1       ;
; player_x[0][11][6]                                             ; 1       ;
; Equal22~1                                                      ; 1       ;
; player_x[0][11][3]                                             ; 1       ;
; player_x[0][11][4]                                             ; 1       ;
; Equal22~0                                                      ; 1       ;
; player_x[0][11][1]                                             ; 1       ;
; player_x[0][11][2]                                             ; 1       ;
; Equal20~5                                                      ; 1       ;
; player_x[0][10][9]                                             ; 1       ;
; Equal20~4                                                      ; 1       ;
; Equal20~3                                                      ; 1       ;
; player_x[0][10][8]                                             ; 1       ;
; player_x[0][10][7]                                             ; 1       ;
; Equal20~2                                                      ; 1       ;
; player_x[0][10][5]                                             ; 1       ;
; player_x[0][10][6]                                             ; 1       ;
; Equal20~1                                                      ; 1       ;
; player_x[0][10][3]                                             ; 1       ;
; player_x[0][10][4]                                             ; 1       ;
; Equal20~0                                                      ; 1       ;
; player_x[0][10][2]                                             ; 1       ;
; Equal18~6                                                      ; 1       ;
; player_x[0][13][9]                                             ; 1       ;
; Equal18~4                                                      ; 1       ;
; Equal18~3                                                      ; 1       ;
; player_x[0][13][8]                                             ; 1       ;
; player_x[0][13][7]                                             ; 1       ;
; Equal18~2                                                      ; 1       ;
; player_x[0][13][5]                                             ; 1       ;
; player_x[0][13][6]                                             ; 1       ;
; Equal18~1                                                      ; 1       ;
; player_x[0][13][3]                                             ; 1       ;
; player_x[0][13][4]                                             ; 1       ;
; Equal18~0                                                      ; 1       ;
; player_x[0][13][1]                                             ; 1       ;
; player_x[0][13][2]                                             ; 1       ;
; Equal16~6                                                      ; 1       ;
; player_x[0][0][9]                                              ; 1       ;
; Equal16~4                                                      ; 1       ;
; Equal16~3                                                      ; 1       ;
; player_x[0][0][8]                                              ; 1       ;
; player_x[0][0][7]                                              ; 1       ;
; Equal16~2                                                      ; 1       ;
; player_x[0][0][5]                                              ; 1       ;
; player_x[0][0][6]                                              ; 1       ;
; Equal16~1                                                      ; 1       ;
; player_x[0][0][3]                                              ; 1       ;
; player_x[0][0][4]                                              ; 1       ;
; Equal16~0                                                      ; 1       ;
; player_x[0][0][2]                                              ; 1       ;
; disp_arn_goal_lhs~2                                            ; 1       ;
; disp_arn_goal_lhs~1                                            ; 1       ;
; disp_arn_goal_lhs~0                                            ; 1       ;
; disp_arn_goal_rhs~5                                            ; 1       ;
; disp_arn_goal_rhs~4                                            ; 1       ;
; disp_arn_goal_rhs~3                                            ; 1       ;
; disp_arn_goal_rhs~1                                            ; 1       ;
; LessThan10~0                                                   ; 1       ;
; disp_player~223                                                ; 1       ;
; disp_player~222                                                ; 1       ;
; disp_player~221                                                ; 1       ;
; disp_player~220                                                ; 1       ;
; player_y[8][10][6]                                             ; 1       ;
; player_y[8][10][7]                                             ; 1       ;
; disp_player~219                                                ; 1       ;
; player_y[8][10][5]                                             ; 1       ;
; player_y[8][10][4]                                             ; 1       ;
; disp_player~218                                                ; 1       ;
; player_y[8][10][3]                                             ; 1       ;
; player_y[8][10][2]                                             ; 1       ;
; disp_player~217                                                ; 1       ;
; disp_player~216                                                ; 1       ;
; disp_player~215                                                ; 1       ;
; player_y[8][12][6]                                             ; 1       ;
+----------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,195 / 54,004 ( 4 % ) ;
; C16 interconnects           ; 4 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 992 / 36,000 ( 3 % )   ;
; Direct links                ; 287 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 698 / 18,752 ( 4 % )   ;
; R24 interconnects           ; 17 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 1,296 / 46,920 ( 3 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.31) ; Number of LABs  (Total = 93) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 5                            ;
; 14                                          ; 2                            ;
; 15                                          ; 15                           ;
; 16                                          ; 57                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.73) ; Number of LABs  (Total = 93) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 82                           ;
; 1 Clock                            ; 89                           ;
; 1 Clock enable                     ; 28                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 54                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.90) ; Number of LABs  (Total = 93) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 6                            ;
; 23                                           ; 1                            ;
; 24                                           ; 9                            ;
; 25                                           ; 5                            ;
; 26                                           ; 5                            ;
; 27                                           ; 11                           ;
; 28                                           ; 6                            ;
; 29                                           ; 12                           ;
; 30                                           ; 9                            ;
; 31                                           ; 4                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.41) ; Number of LABs  (Total = 93) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 6                            ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 4                            ;
; 8                                               ; 9                            ;
; 9                                               ; 11                           ;
; 10                                              ; 8                            ;
; 11                                              ; 10                           ;
; 12                                              ; 5                            ;
; 13                                              ; 4                            ;
; 14                                              ; 5                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 24.33) ; Number of LABs  (Total = 93) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 3                            ;
; 26                                           ; 5                            ;
; 27                                           ; 7                            ;
; 28                                           ; 7                            ;
; 29                                           ; 5                            ;
; 30                                           ; 10                           ;
; 31                                           ; 11                           ;
; 32                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "game_display"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst_n (placed in PIN L22 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ledsreg[0]~1
        Info (176357): Destination node uarttestTLE:uart|smallMem[32]~0
        Info (176357): Destination node uarttestTLE:uart|uarttest:uart1|Decoder0~0
        Info (176357): Destination node uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]~37
        Info (176357): Destination node uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.80 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 15 output pins without output pin load capacitance assignment
    Info (306007): Pin "VGA_RED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_GREEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLUE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_rx_dump" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_tx_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Mewantha/University/IEEE Arduino Workshop/currentworking/HardwareRepo/game_display/output_files/game_display.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4867 megabytes
    Info: Processing ended: Sat Aug 17 14:22:28 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Mewantha/University/IEEE Arduino Workshop/currentworking/HardwareRepo/game_display/output_files/game_display.fit.smsg.


