============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  02:16:31 pm
  Module:                 ms_es_ordered_bs_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
ms_es_ordered_bs_by4_mul_synth     651       1966         0        1966    <none> (D) 
  TOP                              651       1966         0        1966    <none> (D) 
    genblk1[1].genblk2.sng         275        688         0         688    <none> (D) 
      ctr                           33        149         0         149    <none> (D) 
      genblk2[0].min_comparator     64        144         0         144    <none> (D) 
      genblk2[2].min_comparator     62        137         0         137    <none> (D) 
      genblk2[1].min_comparator     59        135         0         135    <none> (D) 
      genblk2[3].min_comparator     57        124         0         124    <none> (D) 
    genblk1[0].genblk1.sng         249        646         0         646    <none> (D) 
      ctr                           32        147         0         147    <none> (D) 
      genblk2[0].max_comparator     59        136         0         136    <none> (D) 
      genblk2[2].max_comparator     56        131         0         131    <none> (D) 
      genblk2[1].max_comparator     55        125         0         125    <none> (D) 
      genblk2[3].max_comparator     47        107         0         107    <none> (D) 
    genblk2.stoch2bin              108        586         0         586    <none> (D) 
      ctr                           81        425         0         425    <none> (D) 
        add_55_25                   16        138         0         138    <none> (D) 
      par_ctr                       22        150         0         150    <none> (D) 
        p1                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
        p0                           9         59         0          59    <none> (D) 
          p1                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 
          p0                         3         18         0          18    <none> (D) 
            fa0                      1          9         0           9    <none> (D) 
            ha1                      1          5         0           5    <none> (D) 
            ha0                      1          5         0           5    <none> (D) 

 (D) = wireload is default in technology library
