{"patent_id": "10-2023-7018320", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0097140", "출원번호": "10-2023-7018320", "발명의 명칭": "단일-디바이스 시냅스 엘리멘트에 대한 바이어스 기법", "출원인": "인터내셔널 비지네스 머신즈 코포레이션", "발명자": "이시이, 마사토시"}}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴로모픽 시냅스 어레이(a neuromorphic synapse array)에 있어서, 상기 어레이는:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 및전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 - 를포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 저항성 메모리(a resistive memory)를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 전류 적분기(a current integrator)를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류미러 구성들(different current mirror configurations)을 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서, 하나의 전류 미러 구성은 2개의 n-형 전계 효과 트랜지스터들(NFETs)을 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 4항에 있어서, 하나의 전류 미러 구성은 2개의 p-형 전계 효과 트랜지스터들(PFETs) 및 단일 NFET를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 4항에 있어서, 하나의 전류 미러 구성은 2개의 NFET들 및 단일 연산 증폭기(operational amplifier: op-amp)를 포함하는공개특허 10-2023-0097140-3-뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 4항에 있어서, 하나의 전류 미러 구성은 2개의 PFET들, 단일 NFET 및 2개의 연산 증폭기들을 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 3항에 있어서, 상기 전류 적분기는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 구성들을 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9항에 있어서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET 및 적분 커패시터(an integrationcapacitor)를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10항에 있어서, 상기 적분 커패시터는 수집된 미러링된 전류들(collected mirrored currents)을 수신하고(receive), 상기 수집된 미러링된 전류들을 복사하며(copy), 그리고 상기 수집된 미러링된 전류들을 방전하는(discharge)뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 9항에 있어서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET, 연산 증폭기 및 적분 커패시터를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12항에 있어서, 상기 적분 커패시터는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을복사하며, 그리고 상기 수집된 미러링된 전류들을 방전하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1항에 있어서, 상기 뉴로모픽 시냅스 어레이는 인공 신경망 가속기 칩(an artificial neural networkaccelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연산들을 가속화하는(accelerate)뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "컴퓨터-구현 방법에 있어서, 상기 방법은:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synapticarray cells)을, 회로(circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 및전류 미러들의 어레이를 상기 어레이에 연결하는 단계 - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이공개특허 10-2023-0097140-4-셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 - 를포함하는 컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 15항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 저항성 메모리를 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 전류 적분기를 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류구성들을 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18항에 있어서, 하나의 전류 미러 구성은 2개의 p-형 전계 효과 트랜지스터들(PFETs) 및 단일 NFET를 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18항에 있어서, 하나의 전류 미러 구성은 2개의 NFET들 및 단일 연산 증폭기(op-amp)를 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제 18항에 있어서, 하나의 전류 미러 구성은 2개의 PFET들, 단일 NFET 및 2개의 연산 증폭기들을 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "뉴로모픽 시냅스 어레이(a neuromorphic synapse array)에 있어서, 상기 어레이는:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -;및전류 적분기의 어레이들(an array of current integrators) - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 - 를 포함하는뉴로모픽 시냅스 어레이.공개특허 10-2023-0097140-5-청구항 23 컴퓨터-구현 방법에 있어서, 상기 방법은:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synapticarray cells)을, 회로(circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 전류 미러들의 어레이(an array of current mirrors)를 상기 어레이에 연결하는 단계 - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스어레이 셀들의 열들의 수임 -; 및전류 적분기의 어레이들(an array of current integrators)를 상기 어레이에 연결하는 단계 - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 - 를 포함하는컴퓨터-구현 방법."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "뉴로모픽 시냅스 어레이에 있어서, 상기 어레이는:시냅스 어레이 셀들이 상기 어레이의 행들과 열들에 할당되도록 전기적으로 연결된 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a singlepolarity synapse weight)를 가짐 -;전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -;및전류 적분기의 어레이들(an array of current integrators) - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 인공 신경망 가속기 칩(an artificial neural network accelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연산들을 가속화하기 위해(accelerate) 수집된 미러링된 전류들을 수신하고,상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 -를 포함하는뉴로모픽 시냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제 24항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류미러 구성들을 포함하는뉴로모픽 스냅스 어레이."}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "뉴로모픽 시냅스 어레이는 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연 결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 (뒷면에 계속)"}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 일반적으로 뉴로모픽 및 시냅트로닉 컴퓨테이션(neuromorphic and synaptronic computation)에 관 한 것으로, 보다 구체적으로는, 단일-디바이스 시냅스 엘리멘트에 대한 바이어스 기법(a bias scheme for a single-device synaptic element)에 관한 것이다."}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공 신경망(artificial neural networks)이라고도 하는, 뉴로모픽 및 시냅트로닉 컴퓨테이션은 전자 시스템이 본질적으로 생물학적 뇌와 유사한 방식으로 기능할 수 있도록 하는 계산 시스템이다. 뉴로모픽 및 시냅트로닉 컴퓨테이션은 일반적으로 0과 1을 조작하는 전통적인 디지털 모델을 이용하지 않는다. 대신에, 뉴로모픽 및 시 냅트로닉 컴퓨테이션은 생물학적 뇌의 뉴런과 기능적으로 동일한 프로세싱 엘리멘트들(processing element)간의 연결을 생성한다. 뉴로모픽 및 시냅트로닉 컴퓨테이션은 생물학적 뉴런을 모델로 하는 다양한 전자 회로들을 포 함할 수 있다."}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "생물학적 시스템에서, 뉴런의 축삭돌기(an axon of a neuron)와 다른 뉴런의 수상돌기 사이(a dendrite on another neuron)의 접촉점(the point of contact)을 시냅스(a synapse)라고 하며, 시냅스와 관련하여, 두 뉴런 을 각각 각각 프리-시냅스(pre-synaptic) 및 포스트-시냅스(post-synaptic)라고 부른다. 개별 경험의 에센스 (The essence of individual experiences)는 시냅스의 컨덕턴스(conductance of the synapses)에 저장된다. 시 냅스 컨덕턴스는, 스파이크-타이밍 종속 가소성에 따라(as per spike-timing dependent plasticity, STDP), 프 리-시냅스 및 프리-시냅스 뉴런의 상대적 스파이크 시간의 함수(a function of the relative spike times of pre-synaptic and post-synaptic neurons)로서 시간에 따라 변화된다. 심층 신경망(Deep neural networks, DNNs)은 이미지 또는 객체 인식, 음성 인식 및 기계어 번역과 같은 어려운 머신-러닝(machine-learning) 문제에서 상당한 발전을 이룬 뉴로모픽 컴퓨팅 아키텍처(neuromorphic computing architectures)의 계열(family)이다. DNNs에 대한 계산은, 훈련 데이터 세트에서 네트워크의 가중치가 최적화되 는 동안의, 훈련과, 이미-학습된 네트워크(the already-learned network)가 가 새로운, 이전에 보이지 않았던 테스트 데이터에 관한 분류, 예측 또는 기타 유용한 작업들에 사용되는 동안의, 전향적 추론(forward inference)을 모두 포함한다. 이들 네트워크들은 고도로 병렬화될 수 있는 크고 조밀한 행렬-행렬 곱셈(large and dense matrix-matrix multiplications)을 통한 계산에 매우 적합하다. 기존의 폰 노이만(von Neuman) 하드웨어는 메모리와 프로세서 사이에서 데이터를 보내고 받는 데(moving data back and forth) 소요되는 시간과 에너지에 의해 제약을 받는다('폰 노이만 병목 현상'). 대조적으로, 비-폰 노 이만 방식(a non-von Neumann scheme)에서는, 시냅스 연결들(가중치들)의 강도(the strengths)를 메모리에 직 접 저장하고 조정하는 방식으로, 데이터의 위치에서 컴퓨팅이 수행된다. 그러나, 효율적인 온-칩 훈련(on-chip training)을 위해서는, 정적 랜덤 액세스 메모리 어레이(static random access memory arrays)에 저장되는 디 지털 시냅스 가중치(the digital synaptic weights)를 컨덕턴스에서 직접 시냅스 가중치를 인코딩하는(encode) 고밀도 아날로그 디바이스(high-density analog devices)로 대체하는 것이 바람직할 것이다. 그러한 아날로그 시스템은 전향적 추론과 훈련(forward inference and training) 모두에 대해 상당한 속도 향상과 전력 감소를 달성할 수 있다. 훈련을 위한 아날로그 디바이스의 바람직한 특성에는 다수의 아날로그 레벨들의 신속, 저-전력 프로그래밍(rapid, low-power programming of multiple analog levels), 차원의 확장성(dimensional scalability), 합리적인 유지(reasonable retention), 높은 내구성(high endurance), 그리고 가장 중요한, 점 진적이고 대칭적인 컨덕턴스-업데이트 특성이 포함된다. 지금까지, 아날로그 메모리-기반 DNN 훈련의 실험적 시연들(experimental demonstrations of analog memory- based DNN training)은 기존 디바이스들이 보여주는 상당한 비이상성(the substantial non-idealities)으로 인 해 분류 정확도가 떨어졌음을 보여주었다. 이들 시연들에는 필라멘트 저항 램(filamentary resistive RAM, RRAM), 비-필라멘트 저항 램(non-filamentary resistive RAM), 상변화 메모리(phase change memory, PCM), 전 도성-브리징 램(conductive-bridging RAM, CBRAM), 강유전체 램(ferroelectric RAM) 및 하이브리드 디지털-비 휘발성 메모리(hybrid digital-non-volatile memory, NVM) 아키텍처들(architectures)이 포함되었다. 따라서 시냅스 가중치를 단일 디바이스로 사용하기 위해서는 새로운 접근 방식들이 필요하다."}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따라, 뉴로모픽 시냅스 어레이(a neuromorphic synapse array)가 제공된다. 상기 뉴로모픽 시냅스 어레이는 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅 스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 - 및 전류 미러들의 어레이(an array of current mirrors)를 포함하고, 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N 은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들 의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수이다. 다른 실시예에 따라, 컴퓨터-구현 방법이 제공된다. 상기 컴퓨터-구현 방법은 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells)을, 회로 (circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상 기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레 이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 - 및 전류 미러들의 어레이를 상기 어레 이에 연결하는 단계를 포함하고, 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수이다. 또 다른 실시예에 따라, 뉴로모픽 시냅스 어레이(a neuromorphic synapse array)가 제공된다. 상기 뉴로모픽 시냅스 어레이는 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극 성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -, 전류 미 러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -, 및 전류 적분기의 어레이들(an array of current integrators)를 포함하고, 각각의 전류 적분기는 상기 어레이의 각 열 에 연결되며, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함한다. 또 다른 실시예에 따라, 컴퓨터-구현 방법이 제공된다. 상기 컴퓨터-구현 방법은 시냅스 어레이 셀들이 어레이 의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells)을, 회로 (circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상 기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레 이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -, 전류 미러들의 어레이를 상기 어레이 에 연결하는 단계 - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대 응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -, 및 전류 적분기의 어레이들(an array of current integrators)를 상기 어레이에 연결하는 단계를 포함하고, 각각의 전류 적분기는 상기 어레이의 각 열에 연결되며, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하 며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함한다. 또 다른 실시예에 따라, 뉴로모픽 시냅스 어레이(a neuromorphic synapse array)가 제공된다. 상기 뉴로모픽 시냅스 어레이는 시냅스 어레이 셀들이 상기 어레이의 행들과 열들에 할당되도록 전기적으로 연결된 복수의 시 냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가짐 -, 전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각 각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -, 및 전류 적분기의 어레이들(an array of current integrators)을 포함하고, 각각의 전류 적분기는 상기 어레이의 각 열에 연결되며, 각 전류 적분기는 인공 신경 망 가속기 칩(an artificial neural network accelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연 산들을 가속화하기 위해(accelerate) 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사 하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함한다. 일 바람직한 실시예에서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 저항성 메모리(a resistive memory)를 포함한다. 다른 바람직한 실시예에서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 전류 적분기(a current integrator)를 포함한다. 또 다른 바람직한 실시예에서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류 미러 구성들(different current mirror configurations)을 포함한다. 또 다른 바람직한 실시예에서, 하나의 전류 미러 구성은 2개의 n-형 전계 효과 트랜지스터들(NFETs)을 포함한 다. 또 다른 바람직한 실시예에서, 하나의 전류 미러 구성은 2개의 p-형 전계 효과 트랜지스터들(PFETs) 및 단일 NFET를 포함한다. 또 다른 바람직한 실시예에서, 하나의 전류 미러 구성은 2개의 NFET들 및 단일 연산 증폭기(operational amplifier: op-amp)를 포함한다. 또 다른 바람직한 실시예에서, 하나의 전류 미러 구성은 2개의 PFET들, 단일 NFET, 및 2 개의 연산 증폭기들을 포함한다. 또 다른 바람직한 실시예에서, 상기 전류 적분기는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 구 성들을 포함한다. 또 다른 바람직한 실시예에서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET 및 적분 커패시터(an integration capacitor)를 포함한다. 또 다른 바람직한 실시예에서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET, 연산 증폭기, 및 적분 커 패시터를 포함한다. 또 다른 바람직한 실시예에서, 상기 적분 커패시터는 수집된 미러링된 전류들(collected mirrored currents)을 수신하고(receive), 상기 수집된 미러링된 전류들을 복사하며(copy), 그리고 상기 수집된 미러링된 전류들을 방 전한다(discharge). 또 다른 바람직한 실시예에서, 상기 뉴로모픽 시냅스 어레이는 인공 신경망 가속기 칩(an artificial neural network accelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연산들을 가속화한다(accelerate) 본 발명의 이점들은 \"읽기\", \"쓰기\" 및 \"평균화(averaging)\" 동작들이 필요하지 않도록 시냅스 셀들을 프로그 래밍하기 위한 처리 시간 오버헤드를 제거하는 것을 포함한다. 다른 이점들로는 각 동작에 대한 회로 레이아웃 면적의 감소가 있다. 또 다른 이점은 각 동작에 대한 에너지 소비의 감소를 포함한다. 또한, 또 다른 이점은 읽 기 양자화 오류, 평균 계산 오류 및 쓰기 양자화 오류를 줄이거나 제거하는 것이다. 그 결과 더 높은 저장 용량, 더 빠른 처리 및 데이터 전송 속도가 향상된다. 추가 이점들로는 품질 향상, 비용 절감, 범위 명확화, 성 능 향상, 애플리케이션 오류 감소, 데이터 오류 감소 등이 있다. 예시적인 실시예들은 상이한 주제들을 참조하여 설명된다는 점에 유의해야 한다. 특히, 일부 실시예들은 방법 유형 청구범위를 참조하여 설명되는 반면, 다른 실시예들은 장치 유형 청구범위를 참조하여 설명된다. 그러나, 당업자는, 달리 통지되지 않는 한, 한 유형의 주제에 속하는 특징들의 모든 조합에 더하여, 또한 상이한 주제에 관련된 특징들 간의, 특히, 방법 유형 청구항의 특징과 장치 유형 청구항의 특징 사이의 모든 조합이 본 명세서 내에 기술된 것으로 간주된다는 것을 위의 그리고 아래의 설명으로부터 알 수 있을 것이다.. 이들 및 다른 특징들과 장점들은 첨부된 도면들과 관련하여 읽을 수 있는 예시적인 실시예들에 대한 다음의 상 세한 설명으로부터 명백해질 것이다."}
{"patent_id": "10-2023-7018320", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명에 따른 실시예들은 물리적 기준 셀들(physical reference cells) 대신에 전류 미러 회로들(current mirror circuits)을 채용함으로써 뉴런 내의 누적된(곱셈-누적) 값을 활성화 함수들(activation functions)이 가장 민감한 영역을 갖는 0에 가까운 값들(near-zero values)로 유리하게 이동시키는 방법들 및 디바이스들을 제공한다. 따라서, 각각의 단일 디바이스는 유리하게 하나의 시냅스 가중치(one synaptic weight)를 나타낸다. 최근, 심층 러닝(deep learning)은 컴퓨터 비전(computer vision), 음성 인식 및 복잡한 전략 게임과 같은 분 야에서 인간 같은 성능을 제공함으로써 머신 러닝 분야에 혁명을 일으켰다. 그러나, 심층 신경망들의 현재 하드 웨어 구현들은 비슷한 에너지 소비를 가진 실시간 정보 처리 기능들 측면에서 생물학적 신경 시스템들과 경쟁하 기에는 아직 멀었다. 대부분의 신경망들은 별도의 메모리와 처리 유닛들 또는 디바이스들이 있는 폰 노이만 아 키텍처에 기반한 컴퓨팅 시스템들에서 구현된다. 이 디바이스들은 그들의 저항/컨덕턴스 상태들 (resistance/conductance states)에 정보를 저장하고 프로그래밍 이력에 기반한 전도성 변조(conductivity modulation)를 나타낸다. 인지 하드웨어-기반 디바이스들(cognitive hardware-based devices)을 구축하는 중심 사상은 시냅스 가중치들을 그들의 컨덕턴스 상태들로 저장하고 관련 계산 작업들을 수행하는 것이다. 그러한 디 바이스들에 의해 에뮬레이트될(emulated) 필요가 있는 두 가지 필수 시냅스 속성들은 시냅스 효과와 가소성(are the synaptic efficacy and plasticity)이다. 시냅스 효과는 유입 뉴런의 활성화(the incoming neuronal activation)에 기초하여 시냅스 출력을 생성하는 것을 말한다. 대조적으로, 시냅스 가소성은 통상적으로 학습 알고리즘(a learning algorithm)을 실행하는 동안 그것의 가중치를 변경하는 시냅스의 능력이다. 시냅스 가중치 의 증가는 강화(potentiation)라고 하고 감소는 저하(depression)라고 한다. ANN에서, 가중치들은 일반적으로역전파 알고리즘(the backpropagation algorithm)에 기초하여 변경된다. 컴퓨팅에서, 곱셈-누적 연산(the multiply-accumulate operation)은 두 수들의 곱을 계산하고 그 곱을 누산 기에 더하는 작업이다. 상기 연산을 수행하는 하드웨어 유닛을 곱셈-누산기(multiplier-accumulator, MAC 또는 MAC 유닛)라고 한다. 이 연산 자체를 종종 MAC 또는 MAC 연산이라고 한다. 저항성 메모리(resistive random access memory, RRAM), 상변화 메모리(phase change memory, PCM), 및 자기 랜덤 액세스 메모리(magnetic random access memory, MRAM)와 같은, 저항성 디바이스들을 이용한 MAC 기술이 신경망 가속기 칩들(neural network accelerator chips)에 대해서 주목받고 있다. 양성 (G+) 및 음성 (G-) 저항성 디바이스들의 쌍을 사용 하는 차동 감지 방식(differential sensing scheme)은 부호 있는 시냅스 가중치를 표현하기 위해 널리 사용되는 기술이다. 그러나, 한 쌍의 G+ 및 G- 저항성 디바이스들의 쌍을 사용하는 대신에, 이전에는 기준 셀(a reference cell)이 있는 단일 디바이스를 사용하는 시냅스 가중치가 채용되었다. 본 발명의 예시적인 실시예들 은 시냅스 가중치를 나타내기 위해 기준 셀들 대신 전류 미러들(current mirrors)을 채용하는 것이 유리하다. 본 발명에 따른 실시예들은 읽기 양자화 오류(read quantization errors), 평균 계산 오류(average calculation errors) 및 프로그래밍(쓰기) 양자화 오류(programming (write) quantization errors)를 최소화하 거나 제거함으로써 복잡한 프로그래밍(쓰기) 절차들을 유리하게 용이하게 하기 위한 방법들 및 디바이스들을 제 공한다. 성능 오버헤드(the performance overhead)와 에너지 소비가 유리하게 최소화되고 특정 회로 블록들 (certain circuit blocks)에 대한 추가 레이아웃 영역들(additional layout areas)이 유리하게 제거될 수 있다. 본 발명은 주어진 예시적 아키텍처의 관점에서 설명될 것임을 이해해야 한다; 그러나, 다른 아키텍처들, 구조 들, 기판 재료들 및 프로세스 특징들 및 단계들/블록들은 본 발명의 범위 내에서 변경될 수 있다. 명확하게 하 기 위해 특정 특징들이 모든 도면들에 도시될 수 없음에 유의해야 한다. 이는 청구항들의 임의의 특정 실시예, 예시 또는 범위를 제한하는 것으로 해석되지 않는다. 도 1은 뉴런의 시냅스들에 의해 다수의 프리-뉴런들로부터의 입력들의 곱셈-누적 연산(MAC)을 통한 예시적인 신경 흥분(neuron excitation)을 도시한다. 곱셈-누적 연산(MAC)은 \"프로덕트-섬(the product-sum)\"이라고 부 를 수 있다. 뉴로모픽 어레이(the neuromorphic array)는 생물학적 뉴런 활성화 전위 모델(biological neuron activation potential model)의 MAC연산을 이용한다(harness). \"뉴론 활동 전위(neuron action potential)\"라 고 불리는 뉴런 막 전위(neuron membrane potential)는 입력 포트들(input ports)과 뉴런 사이에 연결된 시냅 스들의 가중치들과 입력 값들의 곱셈 결과들(프로덕트-섬)의 더하기(addition)로 계산된다. 도 2는, 본 발명의 실시예에 따라, 각 행에 전류 미러를 포함하는 시냅스 어레이 셀이다. 시냅스 어레이 셀은 비트라인(a bitline) 및 복수의 워드라인들(a plurality of wordlines)뿐만 아니라, 행의 각 셀 엘리멘트(each cell element)로부터 전류를 모으기 위한 복수의 리턴 라인들(a plurality of return lines)을 포함한다. 제1 행은 복수의 저항성 메모리 엘리멘트들(a plurality of resistive memory elements)을 포함한다. 예시를 위해, 제1 저항성 메모리과 제2 저항성 메모리가 도시되어 있다. 전류 미러은 제1 행에 유리하게 제공된다. 전류 미러은 제1 및 제2 저항성 메모리들(30 및 32)과 직렬 로 연결된다. 입력 펄스(an input pulse)는 저항성 메모리 엘리멘트들의 제1 행에 인가된다. 제2 행은 또한 복수의 저항성 메모리 엘리멘트들을 포함한다. 예시를 위해, 제1 저항성 메모리(30') 및 제2 저 항성 메모리(32')가 제2 행에 대해 도시되어 있다. 전류 미러는 제2 행에 유리하게 제공된다. 전류 미러 는 제1 및 제2 저항성 메모리들(30' 및 32')과 직렬로 연결된다. 입력 펄스는 저항성 메모리 엘리멘트의 제 2 행에 인가된다. 엘리멘트은 전류를 감지하기 위한 전류 미러의 다리(a leg)이다. 전류 미러(20 및 22) 각 각은 2개의 다리들을 가지며, 하나는 기준 전류를 감지하기 위한 것이고 다른 하나는 1/N의 전류들을 증폭함으 로써 전류들을 복사하기 것이다. 추가적으로, 다수의 다리들(24 및 26) 쌍이 어레이의 각각의 열 N에 도시 되며, 각각은 적분 커패시터(integration capacitor)(25 및 27)을 포함한다. 전류 미러(20 및 22)는, 부하에 관계없이 출력 전류를 일정하게 유지하면서, 회로의 다른 능동 디바이스에서 전류를 제어함으로써 하나의 능동 디바이스를 통해 전류를 복사하도록 설계된 회로이다. \"복사\"되는 전류는 가 변의 신호 전류(a varying signal current)일 수 있으며, 때때로 그러하다. 달리 말하면, 전류 미러는 출력 단 자에서의 전류를 복제하여서 입력 단자로 유입하거나 유출되는 전류의 복사본을 생성하는 기능을 하는 회로 블 록(a circuit block)이다. 전류 미러의 장점은 비교적 높은 출력 저항이고, 이는 부하 조건들(load conditions)에 관계없이 출력 전류를 일정하게 유지하는 데 도움이 된다. 전류 미러의 또 다른 장점은 상대적으 로 낮은 입력 저항이고, 이는 드라이브 조건들(drive conditions)에 관계없이 입력 전류를 일정하게 유지하는데도움이 된다. 개념적으로, 이상적인 전류 미러는 단순히 전류 방향도 또한 역전시키는 이상적인 반전 전류 증폭기(an ideal inverting current amplifier)이거나 전류-제어 전류원(a current-controlled current source, CCCS)를 포함 할 수 있다. 전류 미러(20 및 22)은 바이어스 전류(bias currents) 및 능동 부하(active loads)를 회로에 제공 하는 데 유용하게 사용될 수 있다. 전류 미러(20 및 22)는 또한 보다 현실적인 전류 소스를 모델링하는 데에도 유용하게 사용될 수 있다. 전류 미러를 특징짓는 특정 주요 사양들이 있다. 하나는 전송 비율(전류 증폭기의 경 우) 또는 출력 전류 크기(정전류원(CCS)의 경우)이다. 다른 하나는 미러에 인가된 전압에 따라 출력 전류가 얼 마나 변하는지를 결정하는 AC 출력 저항이다. 또 다른 사양은 제대로 작동하는 데 필요한 미러 출력 부분의 최 소 전압 강하이다. 이 최소 전압은 미러의 출력 트랜지스터(the output transistor)를 능동 모드(active mod e)로 유지해야 하는 필요성에 따라 결정된다. 미러가 작동하는 전압의 범위를 컴플라이언스 범위(the compliance range)라고 하고 양호한 동작과 나쁜 동작의 경계를 표시하는 전압을 컴플라이언스 전압(the compliance voltage)이라고 한다. 도 3은, 본 발명의 실시예에 따라, 전류 미러가 트랜지스터들의 조합을 포함하는 각 행에 전류 미러를 포함하 는 시냅스 어레이 셀의 다른 실시예이다. 상기 시냅스 어레이 셀은 비트라인과 복수의 워드라인들뿐만 아니라 행의 각 셀 엘리멘트로부터 전류 를 모으기 위한 복수의 리턴 라인들을 포함한다. 제1 행은 복수의 저항성 메모리 엘리멘트들을 포함한다. 예시를 위해, 제1 저항성 메모리 및 제2 저항성 메모리가 도시되어 있다. 전류 미러은 제1 행에 유 리하게 제공된다. 전류 미러는 제1 및 제2 저항성 메모리들(30 및 32)과 직렬로 연결된다. 입력 펄스은 저항성 메모리 엘리멘트의 제1 행에 인가된다. 전류 미러은 2 개의 n-형 전계 효과 트랜지스터들(n-type field effect transistors, NFETs)(41 및 42)을 포함한다. 제2 행은 복수의 전류 적분기들(a plurality of current integrators)을 포함한다. 예시를 위해, 제1 전류 적 분기 및 제2 적분기이 도시되어 있다. 전류 미러는 제2 행에 유리하게 제공된다. 전류 미러는 제1 및 제2 전류 적분기들(50 및 60)과 직렬로 연결된다. 전류 미러는 2 개의 p-형 전계 효과 트랜지스터들(p-type field effect transistors, PFETs)(45 및 47)과 단일 NFET를 포함한다. 입력 펄스가 어레이로 유입되면, 전류는 엘리멘트 및 엘리멘트의 왼쪽 다리로부터 저항성 메모리 들(30 및 32)을 통해 엘리멘트의 오른쪽 다리로 흐른다. 그런 다음, 전류는 1/N 증폭된 엘리멘트의 왼 쪽 다리로 미러링된다. 이들 동작들은 각 행과 열에서 유리하게 발생한다. 미러링된 전류는 가장 왼쪽 라인에서 수집되고 수집된 전류는 엘리멘트의 왼쪽 다리에서 공급된다. 그 후, 수집된 전류는 또한 엘리멘트의 오른쪽 다리로 미러링된 후, 각 열 N의 적분 커패시터(58 및 68)에서 유리하게 복사되고 방전된다. 결과적으로, 각 행에는 미러 비율이 N:1인 전류 미러(40 및 44)가 제공되며, 여기서 N은 동작-시냅스 셀들(operation- synapse cells)에 대한 열의 개수이다. 미러 전류는 유리하게 함께 합산되어 기준-시냅스 셀(a reference- synapse cell)에 대한 필요 없이 MAC 결과를 바꾸기 위해 각 열의 적분 커패시터(58 및 68)에 미러링된다. 엘리멘트들(50 및 60)은 2개의 전류 미러들과 1개의 적분 커패시터를 포함하는 전류 적분기이다. 전류 적분기 은 2개의 PFET들(52 및 54) 및 단일 NFET뿐만 아니라 적분 커패시터을 포함한다. 마찬가지로, 적분 기은 2개의 PFET들(62 및 64) 및 단일 NFET뿐만 아니라 적분 커패시터을 포함한다. NFET 전류 미러는 오직 하나의 다리만 가진다. 한 쌍의 공통 감지 다리(the paired common sensing leg)는 엘 리멘트의 오른쪽 다리에 존재한다. 엘리멘트들(50 및 60)은 또한 \"뉴런 회로\"라고도 할 수 있다. 적분 커패 시터(58 및 68)상의 전압은 일반적으로 아날로그-디지털 변환기(an analog-digital converter, ADC)에 의해 디 지털 비트(digital bits)로 변환되어 연결된 시스템이 출력 데이터를 디지털 데이터(digital data)로 사용할 수 있다. 도 4는, 본 발명의 실시예에 따라, 전류 미러들이 트랜지스터들과 연산 증폭기들의 조합을 포함하는, 각각의 행에 전류 미러를 포함하는 시냅스 어레이 셀의 또 다른 실시예이다. 시냅스 어레이 셀은 비트라인와 복수의 워드라인들뿐만 아니라 행의 각 셀 엘리멘트로부터 전류를 모 으기 위한 복수의 리턴 라인들을 포함한다. 제1 행은 복수의 저항성 메모리 엘리멘트들을 포함한다. 예시를위해, 제1 저항성 메모리 및 제2 저항성 메모리가 도시되어 있다. 전류 미러은 제1 행에 유리하게 제공된다. 전류 미러은 제1 및 제2 저항성 메모리(30 및 32)와 직렬로 연결된다. 입력 펄스은 저항성 메모리 엘리멘트의 제1 행에 인가된다. 전류 미러은 2개의 n-형 전계 효과 트랜지스터들(NFETs)(71 및 72)와 연산 증폭기 또는 오피-앰프(op- amp)를 포함한다. 제2 행은 복수의 전류 적분기들을 포함한다. 예시를 위해, 제1 전류 적분기 및 제2 적분기가 도시되어 있다. 전류 미러는 제2 행에 유리하게 제공된다. 전류 미러는 제1 및 제2 전류 적분기(80 및 86)과 직 렬로 연결된다. 전류 미러는 2개의 PFETs(75 및 76), 단일 NFET 및 2개의 오피-앰프들(77 및 79)을 포함한다. 입력 펄스가 어레이에 유인되면, 전류는 엘리멘트 및 엘리멘트의 왼쪽 다리로부터 저항성 메모리 (30 및 32)를 통해 엘리멘트의 오른쪽 다리로 흐른다. 그런 다음, 전류는 1/N 증폭된 엘리멘트의 왼쪽 다리로 유리하게 미러링된다. 이들 동작들은 각 행과 열에서 유리하게 발생한다. 미러링된 전류는 가장 왼쪽 라 인에서 수집되고 수집된 전류는 엘리멘트의 왼쪽 다리에서 공급된다. 그 후, 수집된 전류는 또한 엘리멘트 의 오른쪽 다리로 미러링된 후, 각 열 N의 적분 커패시터(85 및 92)로부터 유리하게 복사되고 방전된다. 엘리멘트들(80 및 86)은 2개의 전류 미러들과 1개의 적분 커패시터를 포함하는 전류 적분기이다. 전류 적분기 은 2개의 PFET들(81 및 82) 및 단일 NFET뿐만 아니라 적분 커패시터를 포함한다. 전류 적분기(8 0)은 오피-앰프을 더 포함한다. 마찬가지로, 적분기은 2개의 PFET들(87 및 88) 및 단일 NFET뿐만 아니라 적분 커패시터를 포함한다. 전류 적분기은 오피-앰프를 더 포함한다. NFET 전류 미러는 오직 하나의 다리만 가진다. 한 쌍의 공통 감지 다리는 엘리멘트의 오른쪽 다리에 존재 한다. 엘리멘트들(80 및 86)은 또한 \"뉴런 회로\"라고도 할 수 있다. 적분 커패시터(85 및 92)상의 전압은 일반 적으로 아날로그-디지털 변환기(ADC)에 의해 디지털 비트로 변환되어 연결된 시스템이 출력 데이터를 디지털 데 이터로 사용할 수 있다. 도 2 내지 도 4의 각각의 회로도는 도 10을 참조하여 아래에 도시된 바와 같이 인공 지능 가속기 칩(an artificial intelligence (AI) accelerator chip)에 의해 유리하게 구현될 수 있다. 도 5는 본 발명의 실시예에 따라 곱셈-누적(Multiply-Accumulate, MAC) 연산을 가속화하기 위해 전류 미러를 유리하게 사용하기 위한 방법의 블록/흐름도이다. 블록에서, 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells)을, 회로(circuitry)에 의해, 연결하고, 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬된다. 블록에서, 전류 미러들의 어레이를 채용하고, 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N 은, 모든 상기 미러링된 전류에 대응하는 가중치들이 학습 단계 동안 유리하게 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에, 각각, 연결되고, 구성된, 상기 시냅스 어레이 셀들 의 열들의 수이다. 도 6은 본 발명의 실시예에 따라 전자 뉴런들과 축삭돌기들(electronic neurons and axons)을 상호 연결하는 전자 시냅스들의 크로스바(a crossbar of electronic synapses)를 포함하는 예시적인 뉴로모픽 및 시냅트로닉 네트워크이다. 예시적인 타일 회로(the example tile circuit)은 본 발명의 실시예에 따른 크로스바(a crossbar) 를 갖는다. 일 예에서, 전체 회로는 약 10 nm 내지 500 nm 범위의 피치(pitch)를 가질 수 있는 \"초밀도 크로스 바 어레이(ultra-dense crossbar array)\"를 포함할 수 있다. 그러나, 당업자는 더 작거나 더 큰 피치도 고려할 수 있다. 뉴로모픽 및 시냅트로닉 회로(the neuromorphic and synaptronic circuit)은 뉴런들(114, 116, 118 및 120)을 포함하는 복수의 디지털 뉴런들(a plurality of digital neurons)을 상호 연결하는 크로스 바를 포함한다. 이들 뉴런들은 또한 본 명세서에서 \"전자 뉴런들\"이라고도 한다. 예시를 위해, 예시 적인 회로은 두 쌍의 뉴런들(예: N1 및 N3) 사이에 대칭 연결을 제공한다. 그러나, 본 발명의 실시예들은 뉴런들의 그러한 대칭 연결에 유용할 뿐만 아니라, 뉴런들의 비대칭 연결(뉴런 N1 및 N3은 동일한 연결로 연결될 필요가 없음)에도 유용하다. 타일의 크로스-바는 뉴런들에 대한 시냅스들의 적절한 비율을 수용하므로, 따라 서 사각형일 필요가 없다. 예시적인 회로에서, 뉴런들은 수상돌기들(dendrites)(126 및 128)과 같은 수상돌기 경로들/와이어들 (paths/wires)(수상돌기들)을 통해 크로스바에 연결된다. 뉴런들은 또한 축삭돌기들(134 및 136)과 같은 축삭돌기 경로들/와이어들(축삭돌기들)을 통해 크로스바에 연결된다. 구체적으로, 뉴런 들(114 및 116)은 수상돌기들(예: 비트라인들)(126 및 128)에 각각 연결된 출력들(122 및 124)을 갖는 것으로 도시되어 있다. 축삭 뉴런들(Axonal neurons)(118 및 120)은, 각각, 축삭돌기들(예: 워드라인들 또는 액세스 라 인들)(134 및 136)에 연결된 출력들(130 및 132)이 함께 도시되어 있다. 뉴런들(114, 116, 118 및 120) 중 어느 것이든지 발화(fire)할 때, 그들은 그들의 축삭돌기 및 그들의 수상돌 기 연결들로 펄스(a pulse)를 내보낼 것이다. 각각의 시냅스는 뉴런의 축삭돌기와 다른 뉴런의 수상돌기 사이의 접촉을 제공하며, 상기 시냅스와 관련하여, 상기 두 뉴런들은 각각 프리-시냅스(pre-synaptic) 및 포스트-시냅 스(post-synaptic)라 한다. 수상돌기들(126 및 128)과 축삭돌기들(134 및 136) 사이의 각각의 연결은 디지털 시냅스 디바이스를 통해 이루어진다. 시냅스 디바이스들이 위치하는 접합부들은 본 명세서에서 \"교차점 접합부들(cross-point junctions)\"이라고 지칭될 수 있다. 일반적으로, 본 발명의 실시예에 따르면, 뉴런들(114 및 116)은 임계값을 초과하는 축삭 입력 연결들(미도시)로부터 수신하는 입력들에 응답하여 \"발화\"(펄스 전송)할 것이다. 시냅스은 저항성 메모리들(30 및 32)을 포함할 수 있다. 시냅스은 도 3의 전류 적분기들(50 및 60) 또는 도 4의 전류 적분기들(80 및 86)을 포함할 수 있다. 시냅스은 본 명세서에 기술된 모든 유형의 전류 미러들을 더 포함할 수 있다. 따라서, 당업자는 회로의 시냅스들에 유리하게 통합되거나 내장되는 도 2 내지 도 4의 모든 회로 엘리멘트들을 고려할 수 있다. 뉴런들(118 및 120)은, 임계값을 초과하는, 일반적으로 다른 뉴런들으로부터, 외부 입력 연결들(미도시)로부터 그들이 수신하는 입력들에 응답하여 \"발화\"(펄스 전송)할 것이다. 일 실시예에서, 뉴런들(114 및 116)이 발화할 때, 그들은 감쇠하는(decay) 시냅스 후 스파이크-타이밍-의존 가소성(a postsynaptic spike-timing-dependent plasticity, STDP, post-STDP) 변수를 유지한다. 예를 들어, 일 실시예에서, 감쇠 기간은 50μs일 수 있다(이 는 실제 생물학적 시스템보다 1000배 더 짧고, 1000배 더 높은 작동 속도에 해당함). 포스트-STDP 변수가 관련 뉴런의 마지막 발화 이후의 시간을 인코딩하여서 STDP를 달성하기 위해 채용된다. 그러한 STDP는 장기 강화 (long-term potentiation) 또는 \"강화(potentiation)\"를 제어하는 데 사용되며, 이는 이러한 맥락에서 시냅스 컨덕턴스를 증가시키는 것으로 정의된다. 뉴런들(118 및 120)이 발화되면, 그들은 뉴런들(114 및 116)의 그것과 유사한 방식으로 감쇠하는 프리-STDP(presynaptic-STDP) 변수를 유지한다. 프리-STDP 및 포스트-STDP 변수들은, 예를 들어, 지수, 선형, 다항식 또는 2차 함수들에 따라 감쇠할 수 있다. 본 발명의 다른 실시예에서, 상기 변수들은 시간이 지남에 따라 감소하는 대신 증가할 수 있다. 어떤 경우에도, 이 변수는 관련된 뉴런의 마지막 발화 이후의 시간을 인코딩하여서 STDP를 달성하는 데 사용될 수 있다. STDP는 장기 저하(long-term depression) 또는 \"저하\"를 제어하는 데 사용되며, 이는, 이러한 맥락에서, 시냅스 컨덕턴 스를 감소시키는 것으로 정의된다. 프리-STDP 및 포스트-STDP 변수들의 역할은 프리-STDP 구현 강화(pre-STDP implementing potentiation) 및 포스트-STDP 구현 저하(post-STDP implementing depression)로 역전될 수 있음 에 주목해야 한다. 외부 양방향 통신 환경은 감각 입력들(sensory inputs)을 공급하고 모터 출력들(motor outputs)을 소비할 수 있다. 금속산화물 반도체(complementary metal oxide semiconductor, CMOS)논리 게이트들(logic gates)을 사용 하여 구현된 디지털 뉴런들은 스파이크 입력들(spike inputs)을 수신하고 그들을 통합한다. 일 실시예에서, 뉴런들은 통합 입력이 임계값을 초과할 때 스파이크들을 생성하는 비교기 회로들(comparator circuits)을 포함한다. 일 실시예에서, 시냅스들은 플래시 메모리 셀들(flash memory cells)을 사용하여 구현되 며, 여기서 각각의 뉴런은 흥분성 또는 억제성 뉴런(an excitatory or inhibitory neuron)(또는 둘 다)일 수 있다. 각 뉴런 축삭돌기 및 수상돌기에 관한 각 학습 규칙은 아래 설명된 대로 재구성할 수 있다. 이것은 크 로스바 메모리 어레이(the crossbar memory array)에 대한 전이 액세스(a transposable access)를 가정한다. 스파이크를 일으키는 뉴런들은 한 번에 하나씩 선택되어 대응 축삭돌기들에 스파이크 이벤트(spike events)를 전송하며, 축삭돌기들은 코어(core) 또는 많은 코어들가 있는 더 큰 시스템의 다른 어딘가에 위치할 수 있다. 본 명세서에서 사용된 전자 뉴런이라는 용어는 생물학적 뉴런을 시뮬레이션하도록 구성된 아키텍처를 나타낸다. 전자 뉴런은 생물학적 뇌의 뉴런과 거의 기능적으로 동등한 프로세싱 엘리멘트들 사이의 연결을 생성 한다. 따라서, 본 발명의 실시예들에 따른 전자 뉴런들을 포함하는 뉴로모픽 및 시냅트로닉 시스템은 생물학적 뉴런들에 모델링된 다양한 전자 회로를 포함할 수 있지만, 그들은 많은 유용한 실시예들에서 그들의 대응 생물 학적 뉴런들보다 더 빠른 시간 척도(예: 1000X)로 동작할 수 있다. 또한, 본 발명의 실시예들에 따른 전자 뉴런 들을 포함하는 뉴로모픽 및 시냅트로닉 시스템은 생물학적 뉴런들에서 모델링된 다양한 프로세싱 엘리멘트들(컴 퓨터 시뮬레이션 포함)을 포함할 수 있다. 본 발명의 특정한 예시적인 실시예들은 전자 회로들을 포함하는 전자 뉴런들을 사용하여 본 명세서에 기술되지만, 본 발명은 전자 회로들로 제한되지 않는다. 본 발명의 실시예들에 따른 뉴로모픽 및 시냅트로닉 시스템은 회로를 포함하는 뉴로모픽 및 시냅트로닉 아키텍처로서 구현될 수 있으 며, 추가적으로 컴퓨터 시뮬레이션으로 구현될 수 있다. 실제로, 본 발명의 실시예들은, 전적으로 하드웨어 실 시예, 전적으로 소프트웨어 실시예, 또는 하드웨어 및 소프트웨어 엘리멘트들 모두를 포함하는 실시예의 형태를 취할 수 있다. 도 7은, 본 발명의 실시예에 따른, 단위 셀 및/또는 시냅스 가중치를 채용할 수 있는 컴퓨팅 디바이스 및 뉴로 모픽 칩(a neuromorphic chip)을 포함하는 컴퓨팅 시스템의 컴포넌트들의 블록도이다. 도 7은, 컴퓨팅 디바이스를 포함하는, 시스템의 컴포넌트들의 블록도를 도시한다. 도 7은 단지 하나 의 구현의 예시를 제공하고 상이한 실시예들이 구현될 수 있는 환경에 관한 어떠한 제한들도 암시하지 않는다. 묘사된 환경에 대한 많은 수정들이 만들어질 수 있다. 컴퓨터 디바이스는 프로세서(들), 메모리, 영구 스토리지(persistent storage), 통신 유 닛, 입력/출력(I/O) 인터페이스(들) 사이에서 통신을 제공하는, 통신 패브릭(communications fabric)을 포함한다. 통신 패브릭은 프로세서들(예: 마이크로프로세서들, 통신들 및 네트워크 프로세 서들, 등), 시스템 메모리, 주변 장치들 및 시스템 내의 모든 다른 하드웨어 컴포넌트들 간에 데이터 및/또는 제어 정보를 전달하도록 설계된 모든 아키텍처로 구현될 수 있다. 예를 들어, 통신 패브릭은 하나 이상의 버스들로 구현될 수 있다. 메모리, 캐시 메모리 및 영구 스토리지는 컴퓨터 판독 가능한 저장 매체이다. 본 실시예에서, 메모리는 랜덤 액세스 메모리(RAM)를 포함한다. 일반적으로, 메모리는 모든 적합한 휘발성 또는 비휘발성 컴퓨터 판독 가능한 저장 매체를 포함할 수 있다. 본 발명의 일부 실시예들에서, 심층 러닝 프로그램은 컴퓨팅 디바이스의 컴포넌트로서 뉴로모픽 칩 에 의해 포함되고 작동된다.다른 실시예들에서, 심층 러닝 프로그램은 각각의 컴퓨터 프로세서 (들) 중 하나 또는 그 이상과 함께 뉴로모픽 칩에 의한 실행을 위해 메모리의 하나 또는 그 이 상의 메모리들을 통해 영구 스토리지에 저장된다. 이 실시예에서, 영구 스토리지는 자기 하드 디스크 드라이브를 포함한다. 대안적으로, 또는 자기 하드 디스크 드라이브에 추가하여, 영구 스토리지는 솔리드 스테이트 하드 드라이브(solid state hard drive), 반도체 스토리지, 읽기 전용 메모리(ROM), 소거 및 프로그램 가능 읽기 전용 메모리(EPROM), 플래시 메모리, 또는 프로그램 명령들 또는 디지털 정보를 저장할 수 있는 모든 다른 컴퓨터 판독 가능한 스토리지 매체를 포함할 수 있다. 영구 스토리지에 의해서 사용되는 매체(media)도 또한 착탈식일 수 있다. 예를 들어, 영구 스토리지(20 8)로 착탈식 하드 드라이브(removable hard drive)가 사용될 수 있다. 다른 예들로는 광학 및 자기 디스크, 썸 드라이브(thumb drives), 및 영구 스토리지의 일부이기도 한 다른 컴퓨터 판독 가능한 저장 매체로 전송하 기 위해 드라이브에 삽입되는 스마트 카드(smart cards)가 있다. 통신 유닛은, 이들 예시에서, 분산 데이터 처리 환경의 자원들을 포함하는, 다른 데이터 처리 시스템들 또는 디바이스들과의 통신을 제공한다. 이들 예들에서, 통신 유닛은 하나 또는 그 이상의 네트워크 인터페 이스 카드들을 포함한다. 통신 유닛은 물리적 및 무선 통신 링크들 중 하나 또는 둘 다의 사용을 통해 통 신을 제공할 수 있다. 심층 러닝 프로그램은 통신 유닛을 통해 영구 스토리지에 다운로드될 수 있다. I/O 인터페이스(들)는 컴퓨터 시스템에 연결될 수 있는 다른 디바이스들과의 데이터 입력 및 출력을 허용한다. 예를 들어, I/O 인터페이스(들)는 키보드, 키패드, 터치 스크린 및/또는 기타 적합한 입력 디바 이스와 같은 외부 디바이스(들)에 대한 연결을 제공할 수 있다. 외부 디바이스(들)는 또한, 예를 들 어, 썸 드라이브(thumb drives), 휴대용 광학 또는 자기 디스크, 및 메모리 카드와 같은 휴대용 컴퓨터 판독 가 능한 스토리지 매체를 포함할 수 있다. 디스플레이는 사용자에게 데이터를 표시하는 메커니즘을 제공하며, 예를 들어, 컴퓨터 모니터일 수 있다. 도 8은 본 발명의 실시예에 따른 예시적인 클라우드 컴퓨팅 환경의 블록/흐름도이다. 본 발명은 클라우드 컴퓨팅에 관해서 상세한 설명들을 포함하지만, 여기서 설명된 그러한 기술적 사상들의 구 현은 클라우드 컴퓨팅 환경에만 한정되는 것은 아님을 이해하여야 한다. 오히려, 본 발명의 실시 예들은 지금 알려져 있거나 또는 나중에 개발될 모든 다른 유형의 컴퓨팅 환경과 함께 구현될 수 있다. 클라우드 컴퓨팅은, 최소한의 관리 노력 또는 서비스 제공자와의 상호작용으로 빠르게 제공되고 해제될 수 있 는, 구성 가능한(configurable) 컴퓨팅 자원들(예를 들어, 네트워크들, 네트워크 대역폭, 서버들, 처리, 메모리, 스토리지, 애플리케이션들, 가상 머신들, 및 서비스들)의 공유 풀에 대한 편리한 주문형(on-demand) 네 트워크 액세스를 가능하게 하는 서비스 전달 모델이다. 이 클라우드 모델은 적어도 5가지의 특성 (characteristics), 적어도 3가지 서비스 모델(service models), 및 적어도 4가지 배치 모델(deployment models)을 포함할 수 있다. 특성들은 다음과 같다: 주문형 셀프-서비스(On-demand self-service): 클라우드 소비자는, 서비스 제공자와의 인적 상호작용을 필요로 하지 않고 필요한 만큼 자동적으로, 서버 시간(server time) 및 네트워크 스토리지 같은 컴퓨팅 용량들을 일방 적으로 제공(provision)할 수 있다. 광역 네트워크 액세스(Broad network access): 혼성의 씬 또는 씩 클라이언트 플랫폼들(heterogeneous thin or thick client platforms)(예를 들어, 모바일폰들, 랩탑들, 및 PDA들)에 의한 사용을 장려하는 표준 메커니즘 들을 통해 액세스되는 기능들을 네트워크를 통해서 이용할 수 있다. 자원 풀링(Resource pooling): 제공자의 컴퓨팅 자원들은, 각기 다른 물리적 및 가상 자원들을 요구(demand)에 따라 동적으로 할당 및 재할당하는, 멀티-테넌트 모델(a multi-tenant model)을 사용하는 다수의 소비자들에게 서비스할 수 있도록 풀에 넣어둔다(pooled). 소비자는 일반적으로 제공된 자원들의 정확한 위치를 제어할 수 없 거나 그에 대한 지식이 없지만 더 높은 추상 수준에서(예를 들어, 국가, 주, 또는 데이터센터) 위치를 명시할 수 있다는 점에서 위치 독립성이 있다. 기민한 탄력성(Rapid elasticity): 용량들(capabilities)이 기민하게 탄력적으로 제공되어 (어떤 경우엔 자동 으로) 신속히 규모를 확장할 수도 있고(scale out) 그리고 탄력적으로 해제되어 신속히 규모를 축소할 수도 있 다(scale in). 소비자에게 제공할 수 있는 가능성이 종종 무제한이고 언제든지 원하는 수량으로 구매할 수 있는 것처럼 보인다. 측정 가능한 서비스(Measured service): 클라우드 시스템들은 자원 사용을 자동으로 제어하고 최적화하는데, 서비스의 유형(예를 들어, 스토리지, 처리, 대역폭, 및 활성 사용자 계정)에 적절한 추상화 수준에서(at some level of abstraction) 계측 기능을 이용하여서 그렇게 한다. 자원 사용량은 모니터 되고, 제어되고, 그리고 보 고될 수 있으며 이로써 이용하는 서비스의 제공자와 사용자 모두에게 투명성을 제공한다. 서비스 모델들(Service Models)은 다음과 같다: 소프트웨어 서비스(Software as a Service)(SaaS): 소비자에게 제공되는 서비스는 클라우드 하부구조 상에서 실행되는 제공자의 애플리케이션들을 사용하게 해주는 것이다. 애플리케이션들은 웹 브라우저(예를 들어, 웹기 반 이메일) 같은 씬(thin) 클라이언트 인터페이스를 통해 여러 클라이언트 장치들에서 액세스 가능하다. 소비자 는 네트워크, 서버들, 운영 체제들, 스토리지, 또는 개별 애플리케이션 능력들을 포함하는 하부 클라우드 하부 구조를 관리하거나 제어하지 않는다. 단, 제한된 사용자-특정 애플리케이션 구성 세팅들은 예외로서 가능하다. 플랫폼 서비스(Platform as a Service)(PaaS): 소비자에게 제공되는 서비스는 제공자에 의해 지원되는 프로그 래밍 언어들 및 도구들을 이용하여 생성된 소비자-생성 또는 획득 애플리케이션들을 클라우드 하부구조에 배치 하게 해주는 것이다. 소비자는 네트워크, 서버들, 운영 체제들, 또는 스토리지를 포함하는 하부 클라우드 하부 구조를 관리하거나 제어하지 않는다. 그러나 배치된 애플리케이션들에 대해서 그리고 가능한 경우 애플리케이션 호스팅 환경 구성들에 대해서 제어할 수 있다. 하부구조 서비스(Infrastructure as a Service)(IaaS): 소비자에게 제공되는 서비스는 처리, 스토리지, 네트 워크, 및 기타 기본 컴퓨팅 자원들을 제공하여 주는 것이며, 여기서 소비자는 임의의 소프트웨어를 배치 및 실 행할 수 있고, 이 소프트웨어에는 운영 체제들과 애플리케이션들이 포함될 수 있다. 소비자는 하부 클라우드 하부구조를 관리하거나 제어하지 않지만, 운영 체제들, 스토리지, 배치된 애플리케이션들, 및 가능한 경우 선택된 네트워킹 컴포넌트들의 제한적인 제어(예를 들어, 호스트 방화벽들)에 대하여 제어할 수 있다. 배치 모델들(Deployment Models)은 다음과 같다: 사설 클라우드(Private cloud): 클라우드 하부구조는 오직 한 조직(an organization)을 위해서 운영되고, 그 조직 또는 제3자에 의해 관리될 수 있으며 옥내(on-premises) 또는 옥외(off-premises)에 위치할 수 있다. 커뮤니티 클라우드(Community cloud): 클라우드 하부구조는 여러 조직들에 의해 공유되고 관심사(예를 들어, 선교, 보안 요건, 정책, 및 규정 준수 심사)를 공유하는 특정 커뮤니티를 지원하며, 여러 조직들 또는 제3자에 의해 관리될 수 있으며 옥내(on-premises) 또는 옥외(off-premises)에 위치할 수 있다. 공공 클라우드(Public cloud): 클라우드 하부구조는 일반 대중 또는 대규모 산업 그룹이 사용할 수 있으며 클 라우드 서비스들을 판매하는 조직에 의해 소유된다. 하이브리드 클라우드(Hybrid cloud): 클라우드 하부구조는 둘 또는 그 이상의 클라우드들(사설, 커뮤니티, 또 는 공공)이 혼합된 구성이며, 이들은 고유한 주체들로 있지만 데이터 및 애플리케이션 이식가능성(portabilit y)을 가능하게 해주는 표준화된 또는 소유권 있는 기술(예를 들어, 클라우드들 사이의 부하 균형을 위한 클라우 드 버스팅(cloud bursting))에 의해 서로 결합되어 있다 클라우드 컴퓨팅 환경은 상태비보존(statelessness), 낮은 결합(low coupling), 모듈 방식(modularity), 및 의미적 상호운용성(semantic interoperability)에 집중하는 서비스를 지향한다. 클라우드 컴퓨팅의 중심에는 상 호 연결된 노드들의 네트워크를 포함하는 하부구조가 있다. 이제 도8을 참조하면, 예시적인 클라우드 컴퓨팅 환경이 보 발명의 사용 케이스들을 인에이블하기 위해 도시된다. 도시된 바와 같이, 클라우드 컴퓨팅 환경은 예를 들어 개인 휴대 정보 단말기(PDA) 또는 휴대폰 (354A), 데스크탑 컴퓨터(354B), 랩탑 컴퓨터(354C), 및/또는 자동차용 컴퓨터 시스템(354N)과 통신할 수 있는 것과 같이, 클라우드 소비자가 사용하는 로컬 컴퓨팅 디바이스가 하나 또는 그 이상의 클라우드 컴퓨팅 노드들 을 포함한다. 노드들은 서로 통신할 수 있다. 이들은 여기에 기술된 바와 같은 사설, 커뮤니티, 공공, 또는 하이브리드 클라우드들 또는 이들의 조합 등의 하나 또는 그 이상의 네트워크들에서 물리적으로 또 는 가상으로 그룹화될 수 있다(도시되지 않음). 이것은 클라우드 소비자가 로컬 컴퓨팅 장치 상에 자원들을 유 지할 필요가 없게 클라우드 컴퓨팅 환경이 하부구조, 플랫폼들 및/또는 소프트웨어를 서비스로서 제공할 수 있게 해준다. 컴퓨팅 장치들(354A-N)의 유형들은 단지 예시의 목적으로 기술한 것이며 컴퓨팅 노드들과 클라우드 컴퓨팅 환경은 모든 유형의 네트워크 및/또는 네트워크 주소지정가능 연결을 통해서 (예를 들어, 웹 브라우저를 사용하여) 모든 유형의 컴퓨터화된 디바이스와 통신할 수 있다는 것을 이해해야 한다. 도 9는, 본 발명의 실시예에 따른, 예시적 추상화 모델 층들의 개략도이다. 도 9에 도시된 컴포넌트들, 층들, 및 기능들은 단지 예시의 목적이며 본 발명의 바람직한 실시 예들은 이것에 한정되지 않는다는 것을 미리 이해 해야 한다. 도시된 바와 같이, 다음의 층들과 그에 대응하는 기능들이 제공된다: 하드웨어 및 소프트웨어 층은 하드웨어 및 소프트웨어 컴포넌트들을 포함한다. 하드웨어 컴포넌트들의 예 들에는: 메인프레임들; RISC(Reduced Instruction Set Computer) 아키텍처 기반 서버들; 서버들 ; 블레이드 서버들; 스토리지 디바이스들; 그리고 네트워크 및 네트워킹 컴포넌트들이 포 함된다. 일부 실시 예들에서, 소프트웨어 컴포넌트들은 네트워크 애플리케이션 서버 소프트웨어 및 데이터 베이스 소프트웨어를 포함한다. 가상화 층은 추상화 층을 제공하며 이로부터 다음의 가상 주체들의 예들이 제공될 수 있다: 가상 서버들 ; 가상 스토리지; 가상 사설 네트워크를 포함하는, 가상 네트워크들; 가상 애플리케이션들 및 운영 체제들; 및 가상 클라이언트들. 한 예에서, 관리 층은 아래에 기술하는 기능들을 제공한다. 자원 제공(Resource provisioning)은 클라우드 컴퓨팅 환경 내에서 작업들을 수행하는 데 이용되는 컴퓨팅 자원들 및 기타 자원들의 동적 조달을 제 공한다. 계측 및 가격 책정(Metering and Pricing)은 자원들이 클라우드 컴퓨팅 환경 내에서 이용될 때 비 용 추적, 및 이 자원들의 소비에 대한 요금 청구 또는 송장을 제공한다. 한 예에서, 이 자원들은 애플리케이션 소프트웨어 라이센스를 포함할 수 있다. 보안(Security)은 데이터 및 기타 자원들에 대한 보호뿐 아니라 클라우 드 소비자들과 작업들에 대한 신원 확인을 제공한다. 사용자 포털(User portal)은 소비자들 및 시스템 관 리자들에게 클라우드 컴퓨팅 환경에 대한 액세스를 제공한다. 서비스 수준 관리(Service levelmanagement)는 요구되는 서비스 수준이 충족되도록 클라우드 컴퓨팅 자원 할당 및 관리를 제공한다. 서비 스 수준 협약서(SLA) 기획 및 충족(planning and fulfillment)은 SLA에 부합하는 예상되는 미래 요건에 맞는 클라우드 컴퓨팅 자원들의 사전-배치(pre-arrangement) 및 조달(procurement)을 제공한다. 워크로드 층은 클라우드 컴퓨팅 환경이 이용될 수 있는 기능들의 예들을 제공한다. 이 층에서 제공될 수 있는 워크로드들과 기능들의 예들은 다음을 포함한: 맵핑 및 네비게이션; 소프트웨어 개발 및 라이프사이 클 관리; 가상 교실 훈련 전달; 데이터 분석 처리; 트랜잭션 처리; 및 시냅스 가중치를 위 한 단일 디바이스(single device for a synaptic weight). 도 10은 본 발명의 일 실시예에 따라, MAC 연산을 가속화하기 위해 전류 미러들을 채용하기 위한 실제 애플리 케이션들을 도시한다. 인공지능 가속기 칩(the artificial intelligence (AI) accelerator chip)은 로보틱스(robotics), 산업용 애플리케이션, 모바일(mobile) 또는 사물인터넷(IoT), 개인용 컴퓨팅(personal computing), 가전 제품들(consumer electronics), 서버 데이터 센터들(server data centers), 물리 및 화학 애플리케이션들, 의료 애플리케이션들 및 금융 애플리케이션들을 포함하지만, 이 에 제한되지 않는 다양한 실제 애플리케이션들에서 사용될 수 있다. AI 가속기 칩은 설명된 전류 미러들 및 전류 적분기들을 포함하는 도 2 내지 도 4의 회로를 채용할 수 있다. 예를 들어, 로보틱 프로세스 자동화(Robotic Process Automation) 또는 RPA을 사용하여 조직은 작업들을 자동화하고, 프로세스들을 간소화하며, 직원 생산성을 높이고, 궁극적으로 만족스러운 고객 경험들을 제공할 수 있다. RPA을 사용하여 로봇이 대량의 반복 작업들을 수행할 수 있으므로 회사의 자원들을 더 높은 가치의 활동들에 투입할 수 있다. RPA 로봇은 수동 반복 작업들을 실행하고, 정의된 규칙들 세트에 기초하여 결정 을 내리고, 기존 애플리케이션들과 통합하는 사람을 에뮬레이트한다. 이 모든 것을 통해 규정 준수를 유지하고 오류를 줄이며 고객 경험과 직원 참여를 개선할 수 있다. 도 2 내지 도 4의 회로를 이용한 AI 가속기 칩은 RPA을 향상시킬 수 있다. 도 11은, 본 발명의 일 실시예에 따라, 사물인터넷(IoT) 시스템들/디바이스들/하부구조로 MAC 연산들을 가속화 하기 위해 전류 미러들을 유리하게 채용하기 위한 방법의 블록/흐름도이다. 본 발명의 일부 실시예들에 따르면, 네트워크는 IoT 방법을 사용하여 구현된다. 예를 들어, AI 가속기 칩(50 1)은, 예를 들어 웨어러블(wearable), 이식형 또는 섭취형 전자 디바이스들(wearable, implantable, or ingestible electronic devices) 및 사물 인터넷(IoT) 센서들에 통합될 수 있다. 웨어러블, 이식형 또는 섭취 형 디바이스들은 피트니스 디바이스들(fitness devices)뿐만 아니라 적어도 건강 및 웰니스 모니터링 디바이스 들(health and wellness monitoring devices)을 포함할 수 있다. 웨어러블, 이식형 또는 섭취형 디바이스들은 적어도 이식형 디바이스들, 스마트 워치들(smart watches), 헤드-마운트 디바이스들(head-mounted devices), 보안 및 예방 디바이스들(security and prevention devices), 및 게임 및 라이프스타일 디바이스들(gaming and lifestyle devices)을 더 포함할 수 있다. IoT 센서들은 최소한 가정 자동화 애플리케이션들(home automation applications), 자동차 애플리케이션들, 사용자 인터페이스 애플리케이션들(user interface applications), 라 이프스타일 및/또는 엔터테인먼트 애플리케이션들(lifestyle and/or entertainment applications), 도시 및/또 는 하부구조 애플리케이션들(city and/or infrastructure applications), 장난감, 의료 서비스, 피트니스 (fitness), 리테일 태그들 및/또는 트래커들(retail tags and/or trackers), 플랫폼들(platforms) 및 컴포넌트 들, 등에 통합될 수 있다. 본 명세서에 기술된 AI 가속기 칩은 모든 유형의 사용 또는 애플리케이션 또는 동작을 위해 모든 유형의 전자 디바이스들에 통합될 수 있다. IoT 시스템들은 사용자들이 시스템 내에서 보다 심층적인 자동화, 분석 및 통합을 달성할 수 있도록 한다. IoT 는 이들 영역들의 도달 범위와 정확성을 향상시킨다. IoT는 감지, 네트워킹 및 로보틱스를 위해 기존 기술과 신 흥 기술을 이용한다. IoT의 특징들은 인공 지능, 연결성, 센서들, 적극적인 참여 및 소형 디바이스 사용을 포함 한다. 다양한 실시예들에서, 본 발명의 AI 가속기 칩은 다양한 다른 디바이스들 및/또는 시스템들에 통합 될 수 있다. 예를 들어, AI 가속기 칩은 웨어러블 또는 휴대용 전자 디바이스들에 통합될 수 있다. 웨어러블/휴대용 전자 디바이스들은, 스마트 의류(smart clothing)와 같은, 이식형 디바이스들 을 포함할 수 있다. 웨어러블/휴대용 디바이스들에는 스마트 워치와 스마트 쥬얼리(smart jewelry)가 포함될 수 있다. 웨어러블/휴대용 디바이스들는 피트니스 모니터링 디바이스들, 건 강 및 웰니스 모니터링 디바이스들, 헤드-마운트 디바이스들(예: 스마트 안경(smart glasses)), 보안 및 예방 시스템들, 게임 및 라이프스타일 디바이스들, 스마트폰들(phones) /태블릿들(tablets), 미디어 플레이어들(media players) 및/또는 컴퓨터/컴퓨팅 디바이스들을 더 포함할 수 있다. 본 발명의 AI 가속기 칩은 피트니스뿐만 아니라 가정 자동화, 자동차, 사용자 인터페이스 , 라이프스타일(lifestyle) 및/또는 엔터테인먼트(entertainment), 도시 및/또는 하부구조, 소 매점, 태그들 및/또는 트래커들, 플랫폼 및 컴포넌트들, 장난감들 및/또는 의료 서비스 등과 같은, 다양한 애플리케이션들을 위한 사물 인터넷(IoT) 센서들을 더 포함할 수 있다. IoT 센서 들은 AI 가속기 칩을 사용할 수 있다. 물론, 당업자는 이러한 AI 가속기 칩을 본 명세서에 설명 된 것에 국한되지 않고, 모든 유형의 애플리케이션들을 위한 모든 유형의 전자 디바이스들에 통합하는 것을 고 려할 수 있다. 도 12는 본 발명의 실시예에 따라, MAC 연산을 가속화하기 위해 전류 미러들과 관련된 데이터/정보를 유리하게 수집하는데 사용되는 예시적인 IoT 센서들의 블록/흐름도이다. IoT는 센서들 없이는 차별성(its distinction)을 잃어버린다. IoT 센서들은 IoT를 디바이스들의 표준 수동 네 트워크에서 실세계의 통합이 가능한 능동 시스템(an active system)으로 변환하는 정의 도구들(defining instruments)의 역할을 한다. IoT 센서들은 AI 가속기 칩을 채용하여, 네트워크을 통해, 모든 유형의 분산 시스템에, 정보 또는 데이터를 지속적으로 실시간으로 전송할 수 있다. 예시적인 IoT 센서들은 위치/존재/근접 센서들 (position/presence/proximity sensors), 움직임/속도 센서들, 가속/기울기 센서들과 같은, 변위 센서들, 온도 센서들, 유량 센서들과 같은, 습도/습기 센서들, 음향/사운드/진동 센서들, 화학/가스 센서들, 힘/부하/토크/압박/압력 센서들, 및/또는 전기/자기 센서들 을 포함할 수 있지만 이에 한정되는 것은 아니다. 당업자는 추가 처리를 위해 분산 시스템의 데이터/정보 를 수집하기 위해 이러한 센서들의 모든 조합을 사용하는 것을 고려할 수 있다. 당업자는 자력계들 (magnetometers), 자이로스코프들(gyroscopes), 이미지 센서들, 광 센서들, 무선 주파수 식별(radio frequency identification, RFID) 센서들 및/또는 마이크로 플로우 센서들(micro flow sensors)과 같은, 그러나 이에 제 한되지 않는, 다른 유형의 IoT 센서들을 사용하는 것을 고려할 수 있다. IoT 센서들에는 또한 에너지 모듈 (energy modules), 전원 관리 모듈, RF 모듈 및 감지 모듈을 포함할 수 있다. RF 모듈은 신호 처리, 와이파이 (WiFi), 지그비(ZigBee®), 블루투스(Bluetooth®), 무선 송수신기(radio transceiver), 송수 전환기 (duplexer) 등을 통해 통신을 관리한다. 본 발명은 시스템, 방법 및/또는 컴퓨터 프로그램 제품일 수 있다. 컴퓨터 프로그램 제품은 프로세서가 본 발 명의 실시예를 수행하도록 하기 위한 컴퓨터 판독 가능한 프로그램 명령들을 포함하는 컴퓨터 판독 가능한 스토 리지 매체를 포함할 수 있다. 컴퓨터 판독 가능한 스토리지 매체는 명령 실행 디바이스에 의해 사용하기 위한 명령을 보관 및 저장할 수 있 는 유형의(tangible) 디바이스일 수 있다. 컴퓨터 판독 가능한 스토리지 매체는, 예를 들어, 전자 스토리지 디 바이스, 자기 스토리지 디바이스, 광 스토리지 디바이스, 전자기 스토리지 디바이스, 반도체 스토리지 디바이스, 또는 전술한 임의의 적절한 조합일 수 있으나, 이에 한정되는 것은 아니다. 컴퓨터 판독 가능한 스토 리지 매체의 구체적인 예는 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 읽기 전용 메모리 (ROM), 소거 가능한 프로그램 가능 읽기 전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리 (SRAM), 휴대용 콤팩트 디스크 읽기 전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱(memory stick), 플로피 디스크, 펀치 카드 또는 명령이 기록된 그루브 내의 상승된 구조(raised structures in a groove having instructions recorded thereon)와 같은 기계적으로 인코딩된 디바이스, 및 전술한 임의의 적절 한 조합을 포함한다. 본 명세서에서 사용되는 컴퓨터 판독 가능한 스토리지 매체는, 전파 또는 자유롭게 전파되 는 다른 전자기파, 도파관 또는 다른 전송 매체를 통해 전파되는 전자기파(예를 들어, 광섬유 케이블을 통과하 는 광 펄스) 또는 전선을 통해 전송되는 전기 신호와 같은 일시적인 신호 그 자체로 해석되지 않는다. 본 명세서에 설명된 컴퓨터 판독 가능한 프로그램 명령들은 컴퓨터 판독 가능한 스토리지 매체로부터 각각의 컴퓨팅/프로세싱 디바이스들로 다운로드 되거나, 네트워크, 예를 들어, 인터넷, 로컬 영역 네트워크, 광역 네트 워크 및/또는 무선 네트워크를 통해 외부 컴퓨터 또는 외부 스토리지 디바이스로 다운로드될 수 있다. 네트워크 는 구리 전송 케이블, 광전송 섬유, 무선 전송, 라우터, 방화벽, 스위치, 게이트웨이 컴퓨터 및/또는 에지 서버 (edge servers)를 포함할 수 있다. 각 컴퓨팅/프로세싱 디바이스의 네트워크 어댑터 카드 또는 네트워크 인터페 이스는 네트워크로부터 컴퓨터 판독 가능한 프로그램 명령을 수신하고, 각각의 컴퓨팅/프로세싱 디바이스 내의컴퓨터 판독 가능한 스토리지 매체에 저장하기 위하여 컴퓨터 판독 가능한 프로그램 명령을 전달한다. 본 발명의 방법을 수행하기 위한 컴퓨터 판독 가능한 프로그램 명령은 어셈블러 명령, 명령-조합-아키텍처 (instruction-set-architecture : ISA) 명령, 머신 명령, 머신 종속 명령(machine dependent instructions), 마이크로코드, 펌웨어 명령, 조건 설정 데이터, 집적 회로용 구성 데이터, 또는 Smalltalk, C++ 등과 같은 객체 지향 프로그래밍 언어와 \"C\" 프로그래밍 언어 또는 유사한 프로그래밍 언어와 같은 절차적 프로그래밍 언어를 포함하여 하나 이상의 프로그래밍 언어의 조합으로 작성된 소스 코드 또는 객체 코드일 수 있다. 컴퓨터 판독 가능한 프로그램 명령들은 완전히 사용자의 컴퓨터에서, 부분적으로 사용자의 컴퓨터에서, 독립 실행형 소프트 웨어 패키지로, 부분적으로 사용자의 컴퓨터와 부분적으로 원격 컴퓨터에서, 또는 완전히 원격 컴퓨터나 서버에 서 실행될 수 있다. 후자의 시나리오에서, 원격 컴퓨터는 LAN(local area network) 또는 WAN(wide area network)을 포함한 모든 유형의 네트워크를 통해 사용자의 컴퓨터에 연결될 수 있으며, 외부 컴퓨터(예를 들어, 인터넷 서비스 공급자를 이용한 인터넷)에 연결될 수 있다. 일부 실시예에서, 예를 들어, 프로그래머블 논리 회 로, 필드 프로그래머블 게이트 배열(FPGA) 또는 프로그래머블 논리 배열(PLA)을 포함하는 전자 회로는 본 발명 의 실시예를 수행하기 위해 전자 회로를 개인화할 목적으로 컴퓨터 판독 가능한 프로그램 명령들의 조건 정보를 이용함으로써 컴퓨터 판독 가능한 프로그램 명령들을 실행할 수 있다. 본 발명의 실시예들에 따른 방법, 장치(시스템) 및 컴퓨터 프로그램 제품의 흐름도들 및/또는 블록도들을 참조 하여 본 발명의 실시예들을 설명한다. 흐름도들 및/또는 블록도들의 각 블록, 및 흐름도 및/또는 블록도들의 블 록 조합은 컴퓨터 판독 가능한 프로그램 명령에 의해 구현될 수 있음을 이해한다. 이들 컴퓨터 판독 가능한 프로그램 명령들은 컴퓨터의 프로세서, 또는 머신을 생산하는 다른 프로그램 가능한 데이터 처리 장치에 제공될 수 있으며, 컴퓨터의 프로세서 또는 다른 프로그램 가능한 데이터 처리 장치를 통해 실행되는 명령은 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능/동작을 구현하기 위한 수단을 생성 한다. 이들 컴퓨터 판독 가능한 프로그램 명령들은 또한 컴퓨터, 프로그램 가능한 데이터 처리 장치 및/또는 다 른 장치들이 특정한 방식으로 작동하도록 지시할 수 있는 컴퓨터 판독 가능한 스토리지 매체에 저장될 수 있으 며, 명령들이 저장된 컴퓨터 판독 가능한 스토리지 매체는 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능/동작의 실시예를 구현하는 명령들을 포함하는 제조 물품을 포함한다. 컴퓨터 판독 가능한 프로그램 명령들은 또한 컴퓨터, 다른 프로그램 가능한 데이터 처리 장치 또는 다른 장치 에 막대 되어 컴퓨터, 다른 프로그램 가능한 장치 또는 다른 장치상에서 수행되는 일련의 동작 단계들이 컴퓨터 에서 구현된 프로세스들을 생성하도록 할 수 있으며, 이로써 컴퓨터, 다른 프로그램 가능한 장치 또는 다른 디 바이스에서 실행되는 명령은 흐름도 및/또는 블록도의 블록 또는 블록들에 지정된 기능들/동작들을 구현한다. 도면들에서 흐름도 및 블록도들은 본 발명의 다양한 실시예들에 따른 시스템, 방법 및 컴퓨터 프로그램 제품의 가능한 구현의 구조, 기능 및 동작을 도시하고 있다. 이와 관련하여, 흐름도 또는 블록도의 각 블록은 모듈, 벡 터 또는 명령의 일부를 나타낼 수 있으며, 이는 지정된 논리 함수를 구현하기 위한 하나 이상의 실행 가능한 명 령들을 포함한다. 일부 대체 구현에서는 블록에 표시된 기능이 도면에 표시된 순서대로 발생할 수 있다. 예를 들어, 연속적으로 표시된 두 개의 블록은 실제로 한 단계로 수행될 수 있으며, 동시에, 실질적으로 동시에, 부 분적으로 또는 전체적으로 시간적으로 중첩되는 방식으로 실행되거나, 때때로 관련된 기능에 따라 역순으로 블 록들이 실행될 수 있다. 또한, 블록도 및/또는 흐름도의 각 블록, 및 블록도 및/또는 흐름도의 블록 조합은 특 정 기능을 수행하거나 특수 목적 하드웨어와 컴퓨터 명령의 조합을 수행하거나 작동하는 특수 목적 하드웨어 기 반 시스템에 의해 구현될 수 있다는 점에 유의해야 한다. 본 명세서에서 본 발명의 \"하나의 실시예\" 또는 \"일 실시예\" 및 그의 다른 변형들에 대한 언급은 상기 실시예 와 관련하여 설명된 특정 특징, 구조, 특성 등이 본 발명의 적어도 하나의 실시예에서 포함됨을 의미한다. 따라 서, 명세서 전반에 걸쳐 다양한 위치에 나타나는 \"하나의 실시예에서\" 또는 \"일 실시예에서\"라는 문구의 출현 및 모든 다른 변형들이 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 예를 들어, \"A/B\", \"A 및/또는 B\" 및 \"A와 B 중 적어도 하나”의 경우들에서, 다음 \"/\", \"및/또는\" 및 \"적어도 하나”중 하나의 사용은 첫 번째 나열된 옵션(A)만 선택하거나, 또는 두 번째 나열된 옵션(B)만 선택하거나, 또 는 두 옵션들 (A와 B) 모두 선택하는 것을 포함하도록 의도된다. 또 다른 예로서, \"A, B 및/또는 C\" 및 \"A, B 및 C 중 적어도 하나\"의 경우들에서, 그러한 문구는 첫 번째로 나열된 옵션(A)만을 선택하거나, 또는 두 번째 나열된 옵션(B)만 선택하거나, 또는 세 번째 나열된 옵션(C)만 선택하거나, 또는 첫 번째 및 두 번째 나열된 옵 션(A 및 B)만 선택하거나, 또는 첫 번째 및 세 번째 나열된 옵션(A 및 C)만을 선택하거나, 또는 두 번째 및 세 번째 나열된 옵션(B 및 C)만 선택하거나, 또는 세 가지 옵션 모두 선택(A 및 B 및 C)을 포함하도록 의도된다.이는 열거된 항목만큼 확장될 수 있으며, 이는 관련 기술 분야의 통상의 기술자가 쉽게 알 수 있다. 단일-디바이스 시냅스 엘리멘트(예시적이며 제한적이지 않음)에 대한 확장 가능하고 순간적인 바이어스 방식의 바람직한 실시예를 설명했지만, 수정들 및 변경들이 전술한 기술적 사상들에 비추어 당업자에 의해 이루어질 수 있다는 점에 유의해야 한다. 따라서, 첨부된 청구범위에 의해 약술된 바와 같이 본 발명의 범위 내에 있는 설명 된 특정 실시예들에서 변경들이 이루어질 수 있음을 이해해야 한다. 따라서, 특허법에서 요구하는 세부 사항들 및 특수성에 따라 본 발명의 실시예들을 설명하였고, 청구되고 원하는 보호 대상은 첨부된 청구 범위에 설명되 어 있다."}
{"patent_id": "10-2023-7018320", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명은 다음 도면들을 참조하여 바람직한 실시예들의 다음 설명에서 세부 사항을 제공할 것이다: 도 1은 뉴런의 시냅스(the synapses of a neuron)에 의한 다수의 프리-뉴런(pre-neurons)으로부터의 입력의 곱셈-누적 연산(a multiply- accumulate (MAC) operation)을 통한 예시적인 신경 흥분(an exemplary neuron excitation)을 도시한다; 도 2는 본 발명의 실시예에 따라, 각 행에 전류 미러(a current mirror)를 포함하는 시냅스 어레이 셀(a synaptic array cell)이다; 도 3은 본 발명의 실시예에 따라, 각 행에 전류 미러를 포함하는 시냅스 어레이 셀의 다른 실시예로서, 전류 미러는 트랜지스터의 조합(a combination of transistors)을 포함한다; 도 4는 본 발명의 실시예에 따라, 각 행에 전류 미러를 포함하는 시냅스 어레이 셀의 다른 실시예로서, 전류 미러는 트랜지스터와 연산 증폭기의 조합(a combination of transistors and operational amplifiers)을 포함 한다; 도 5는 본 발명의 실시예에 따라, 곱셈-누적 연산(Multiply-Accumulate (MAC) operations)을 가속화하기 위해 전류 미러를 사용하는 방법의 블록/흐름도이다; 도 6은 본 발명의 실시예에 따라, 전자 뉴런(electronic neurons)과 축삭돌기(axons)을 상호 연결하는 전자 시 냅스의 크로스바(a crossbar of electronic synapses)를 포함하는 예시적인 뉴로모픽 및 시냅트로닉 네트워크 (an exemplary neuromorphic and synaptronic network)이다; 도 7은 본 발명의 실시예에 따라, MAC 연산을 가속화하기 위해 전류 미러를 이용할 수 있는 뉴로모픽 칩(a neuromorphic chip) 및 컴퓨팅 장치(a computing device)를 포함하는 컴퓨팅 시스템(a computing system)의 컴 포넌트(components)의 블록도이다; 도 8은 본 발명의 실시예에 따라, 예시적인 클라우드 컴퓨팅 환경(an exemplary cloud computing environment)의 블록/흐름도이다; 도 9는 본 발명의 실시예에 따라, 예시적인 추상화 모델 계층의 개략도이다; 도 10은 본 발명의 실시예에 따라, MAC 연산을 가속화하기 위해 전류 미러를 사용하기 위한 실제 애플리케이션 (practical applications)을 도시한다; 도 11은 본 발명의 실시예에 따라, 사물 인터넷(Internet of Things, IoT) 시스템(systems)/장치(devices)/인 프라(infrastructure)로 MAC 연산을 가속화하기 위해 전류 미러를 이용하는 방법의 블록/흐름도이다; 그리고 도 12는 본 발명의 실시예에 따라, MAC 연산을 가속화하기 위해 전류 미러에 관련된 데이터/정보를 수집하는데 사용되는 예시적인 IoT 센서의 블록/흐름도이다. 도면 전체에서, 동일 또는 유사한 참조 번호는 동일 또는 유사한 엘리멘트(the same or similar elements)를 나타낸다."}
