TimeQuest Timing Analyzer report for GSensor
Mon Apr 20 17:51:24 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Mon Apr 20 17:51:22 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.44 MHz ; 57.44 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 2.590 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.357 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.716 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 2.831 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.487 ; 0.000                           ;
+---------+-------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                   ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.590 ; vga:u_vga|out_green       ; out_green                      ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 5.255      ;
; 2.680 ; vga:u_vga|out_blue        ; out_blue                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 5.165      ;
; 2.831 ; vga:u_vga|out_h_sync      ; out_h_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.143     ; 5.026      ;
; 3.075 ; vga:u_vga|out_v_sync      ; out_v_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.151     ; 4.774      ;
; 3.259 ; vga:u_vga|out_red         ; out_red                        ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.155     ; 4.586      ;
; 5.809 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.137     ;
; 5.834 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 14.112     ;
; 5.965 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.981     ;
; 6.018 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.928     ;
; 6.033 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.913     ;
; 6.247 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.710     ;
; 6.310 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 13.646     ;
; 6.321 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.625     ;
; 6.345 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.612     ;
; 6.358 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.599     ;
; 6.367 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.590     ;
; 6.391 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.555     ;
; 6.397 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.549     ;
; 6.412 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.545     ;
; 6.467 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.490     ;
; 6.485 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.472     ;
; 6.530 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.427     ;
; 6.571 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.386     ;
; 6.623 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 13.334     ;
; 6.699 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.247     ;
; 6.806 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.140     ;
; 6.806 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.140     ;
; 6.831 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.115     ;
; 6.831 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.115     ;
; 6.962 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.984     ;
; 6.962 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.984     ;
; 7.015 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.931     ;
; 7.015 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.931     ;
; 7.030 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.916     ;
; 7.030 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.916     ;
; 7.124 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.822     ;
; 7.244 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.713     ;
; 7.244 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.713     ;
; 7.259 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.687     ;
; 7.307 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.649     ;
; 7.307 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 12.649     ;
; 7.318 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.628     ;
; 7.318 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.628     ;
; 7.342 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.615     ;
; 7.342 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.615     ;
; 7.355 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.602     ;
; 7.355 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.602     ;
; 7.364 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.593     ;
; 7.364 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.593     ;
; 7.388 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.558     ;
; 7.388 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.558     ;
; 7.394 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.552     ;
; 7.394 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.552     ;
; 7.409 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.548     ;
; 7.409 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.548     ;
; 7.464 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.493     ;
; 7.464 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.493     ;
; 7.482 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.475     ;
; 7.482 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.475     ;
; 7.527 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.430     ;
; 7.527 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.430     ;
; 7.568 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.389     ;
; 7.568 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.389     ;
; 7.620 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.337     ;
; 7.620 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.337     ;
; 7.696 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.250     ;
; 7.696 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.250     ;
; 7.877 ; vga:u_vga|current_line[3] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 12.080     ;
; 8.121 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 11.825     ;
; 8.121 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 11.825     ;
; 8.228 ; vga:u_vga|current_line[4] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.727     ;
; 8.256 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 11.690     ;
; 8.256 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 11.690     ;
; 8.331 ; vga:u_vga|current_line[5] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.624     ;
; 8.483 ; vga:u_vga|current_line[8] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.472     ;
; 8.561 ; vga:u_vga|current_line[7] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.392     ;
; 8.609 ; vga:u_vga|current_line[6] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.346     ;
; 8.759 ; vga:u_vga|current_line[9] ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.196     ;
; 8.874 ; vga:u_vga|current_line[3] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 11.083     ;
; 8.874 ; vga:u_vga|current_line[3] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.058     ; 11.083     ;
; 9.230 ; vga:u_vga|current_line[4] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.725     ;
; 9.230 ; vga:u_vga|current_line[4] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.725     ;
; 9.328 ; vga:u_vga|current_line[5] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.627     ;
; 9.328 ; vga:u_vga|current_line[5] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.627     ;
; 9.485 ; vga:u_vga|current_line[8] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.470     ;
; 9.485 ; vga:u_vga|current_line[8] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.470     ;
; 9.558 ; vga:u_vga|current_line[7] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 10.395     ;
; 9.558 ; vga:u_vga|current_line[7] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 10.395     ;
; 9.606 ; vga:u_vga|current_line[6] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.349     ;
; 9.606 ; vga:u_vga|current_line[6] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.349     ;
; 9.669 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.273     ;
; 9.669 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.273     ;
; 9.694 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.248     ;
; 9.694 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.248     ;
; 9.756 ; vga:u_vga|current_line[9] ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.199     ;
; 9.756 ; vga:u_vga|current_line[9] ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.199     ;
; 9.825 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.117     ;
; 9.825 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 10.117     ;
; 9.854 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|submarines_debug[49] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 10.092     ;
; 9.857 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|submarines_debug[33] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 10.090     ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                         ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; vga:u_vga|submarines_debug[5]  ; vga:u_vga|submarines_debug[5]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[1]  ; vga:u_vga|submarines_debug[1]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[0]  ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[25] ; vga:u_vga|submarines_debug[25] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[24] ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[27]       ; vga:u_vga|submarines[27]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[31]       ; vga:u_vga|submarines[31]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[19]       ; vga:u_vga|submarines[19]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[29]       ; vga:u_vga|submarines[29]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[30]       ; vga:u_vga|submarines[30]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[22]       ; vga:u_vga|submarines[22]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[18]       ; vga:u_vga|submarines[18]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[26]       ; vga:u_vga|submarines[26]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[20]       ; vga:u_vga|submarines[20]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[28]       ; vga:u_vga|submarines[28]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[11]    ; vga:u_vga|data_sub_disp[11]    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[12] ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[13] ; vga:u_vga|submarines_debug[13] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[15] ; vga:u_vga|submarines_debug[15] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[14] ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[6]  ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[4]  ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[7]  ; vga:u_vga|submarines_debug[7]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[3]  ; vga:u_vga|submarines_debug[3]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[2]  ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[9]  ; vga:u_vga|submarines_debug[9]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[11] ; vga:u_vga|submarines_debug[11] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[8]  ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[10] ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[19] ; vga:u_vga|submarines_debug[19] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[18] ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[23] ; vga:u_vga|submarines_debug[23] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[22] ; vga:u_vga|submarines_debug[22] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[16] ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[17] ; vga:u_vga|submarines_debug[17] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[21] ; vga:u_vga|submarines_debug[21] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[20] ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[29] ; vga:u_vga|submarines_debug[29] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[28] ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[26] ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[27] ; vga:u_vga|submarines_debug[27] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[31] ; vga:u_vga|submarines_debug[31] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[30] ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[50] ; vga:u_vga|submarines_debug[50] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[48] ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[49] ; vga:u_vga|submarines_debug[49] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[41] ; vga:u_vga|submarines_debug[41] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[43] ; vga:u_vga|submarines_debug[43] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[35] ; vga:u_vga|submarines_debug[35] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[33] ; vga:u_vga|submarines_debug[33] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[32] ; vga:u_vga|submarines_debug[32] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[34] ; vga:u_vga|submarines_debug[34] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[42] ; vga:u_vga|submarines_debug[42] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[40] ; vga:u_vga|submarines_debug[40] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[47] ; vga:u_vga|submarines_debug[47] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[37] ; vga:u_vga|submarines_debug[37] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[39] ; vga:u_vga|submarines_debug[39] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[45] ; vga:u_vga|submarines_debug[45] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[44] ; vga:u_vga|submarines_debug[44] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[46] ; vga:u_vga|submarines_debug[46] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[36] ; vga:u_vga|submarines_debug[36] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[38] ; vga:u_vga|submarines_debug[38] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]     ; vga:u_vga|data_sub_disp[9]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[7]     ; vga:u_vga|data_sub_disp[7]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[6]     ; vga:u_vga|data_sub_disp[6]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[3]     ; vga:u_vga|data_sub_disp[3]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[3]        ; vga:u_vga|submarines[3]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[1]        ; vga:u_vga|submarines[1]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[4]        ; vga:u_vga|submarines[4]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[6]        ; vga:u_vga|submarines[6]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[2]        ; vga:u_vga|submarines[2]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[0]        ; vga:u_vga|submarines[0]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[4]      ; vga:u_vga|current_line[4]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[9]      ; vga:u_vga|current_line[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[5]      ; vga:u_vga|current_line[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[8]      ; vga:u_vga|current_line[8]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[9]             ; vga:u_vga|v_cnt[9]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[10]            ; vga:u_vga|v_cnt[10]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[8]     ; vga:u_vga|data_sub_disp[8]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[5]     ; vga:u_vga|data_sub_disp[5]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[4]     ; vga:u_vga|data_sub_disp[4]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[2]     ; vga:u_vga|data_sub_disp[2]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[1]     ; vga:u_vga|data_sub_disp[1]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[0]     ; vga:u_vga|data_sub_disp[0]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_sub          ; vga:u_vga|wr_en_a_sub          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|generate_rocket      ; vga:u_vga|generate_rocket      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines    ; vga:u_vga|update_submarines    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|read_sub             ; vga:u_vga|read_sub             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|generate_subarine    ; vga:u_vga|generate_subarine    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[23]       ; vga:u_vga|submarines[23]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[17]       ; vga:u_vga|submarines[17]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[25]       ; vga:u_vga|submarines[25]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[21]       ; vga:u_vga|submarines[21]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|nb_submarines[1]     ; vga:u_vga|nb_submarines[1]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|nb_submarines[2]     ; vga:u_vga|nb_submarines[2]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[45]       ; vga:u_vga|submarines[45]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[47]       ; vga:u_vga|submarines[47]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[43]       ; vga:u_vga|submarines[43]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[41]       ; vga:u_vga|submarines[41]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[33]       ; vga:u_vga|submarines[33]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.716 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.962      ;
; 15.751 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.927      ;
; 15.751 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.927      ;
; 15.751 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.927      ;
; 15.751 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.927      ;
; 15.751 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.927      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 15.995 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.683      ;
; 16.394 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.284      ;
; 16.394 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.284      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.137      ;
; 2.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.137      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.532      ;
; 3.456 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.763      ;
; 3.456 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.763      ;
; 3.456 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.763      ;
; 3.456 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.763      ;
; 3.456 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.763      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
; 3.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.851     ; 1.807      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                              ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[0]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[10]                         ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[11]                         ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[1]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[2]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[3]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[4]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[5]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[6]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[7]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[8]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[9]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[0]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[11]                         ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[1]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[2]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[3]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[4]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[5]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[6]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[7]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[8]                          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[9]                          ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[4]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[6]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[9]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[0]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[1]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[2]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[3]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[4]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[5]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[6]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[2]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[3]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[4]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[5]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[6]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[11]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_rocket                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_subarine                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[2]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[3]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|read_sub                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines_debug[16]                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines_debug[17]                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines_debug[2]                                                                                    ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|update_rockets                                                                                         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|update_submarines                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|vertical_en                                                                                            ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|video_en                                                                                               ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|wr_en_a_sub                                                                                            ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                               ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[1]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[2]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[3]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[4]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[5]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[6]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[7]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[8]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[9]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[0]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[1]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[2]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[3]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[4]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[5]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_sub[0]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_sub[1]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|blue_signal                                                                                            ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[3]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[5]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[8]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[0]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[1]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[2]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[3]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[4]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[5]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[0]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[10]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[11]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[1]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[2]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[3]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[4]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[5]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[6]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[7]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[8]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[9]                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.230 ; 6.694 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.236 ; 4.761 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.487 ; -4.941 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.531 ; -4.034 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.682 ; 4.696 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.157 ; 5.046 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.968 ; 7.973 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 7.316 ; 7.320 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 7.391 ; 7.410 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 7.120 ; 7.169 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.693 ; 6.741 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.908 ; 6.925 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.414 ; 4.623 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.133 ; 4.148 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.892 ; 4.101 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.373 ; 4.345 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 7.062 ; 7.062 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 7.134 ; 7.149 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.874 ; 6.917 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.464 ; 6.506 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.671 ; 6.683 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.892 ; 4.101 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.690 ; 5.568 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.638 ; 4.516 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.460     ; 5.582     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.464     ; 4.586     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.85 MHz ; 59.85 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 3.292 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.209 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.496 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.489 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                 ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 3.292  ; vga:u_vga|out_green       ; out_green                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.941     ; 4.767      ;
; 3.363  ; vga:u_vga|out_blue        ; out_blue                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.941     ; 4.696      ;
; 3.536  ; vga:u_vga|out_h_sync      ; out_h_sync                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.929     ; 4.535      ;
; 3.754  ; vga:u_vga|out_v_sync      ; out_v_sync                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.937     ; 4.309      ;
; 3.941  ; vga:u_vga|out_red         ; out_red                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.941     ; 4.118      ;
; 7.275  ; vga:u_vga|h_cnt[2]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.680     ;
; 7.296  ; vga:u_vga|h_cnt[4]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.659     ;
; 7.419  ; vga:u_vga|h_cnt[8]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.536     ;
; 7.466  ; vga:u_vga|h_cnt[9]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.489     ;
; 7.478  ; vga:u_vga|h_cnt[5]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.477     ;
; 7.674  ; vga:u_vga|v_cnt[9]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.290     ;
; 7.721  ; vga:u_vga|h_cnt[7]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.234     ;
; 7.724  ; vga:u_vga|v_cnt[3]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.240     ;
; 7.757  ; vga:u_vga|v_cnt[5]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.207     ;
; 7.774  ; vga:u_vga|v_cnt[10]       ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.190     ;
; 7.780  ; vga:u_vga|v_cnt[1]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.184     ;
; 7.796  ; vga:u_vga|h_cnt[10]       ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.159     ;
; 7.798  ; vga:u_vga|h_cnt[6]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.157     ;
; 7.826  ; vga:u_vga|v_cnt[6]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.138     ;
; 7.853  ; vga:u_vga|v_cnt[4]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.111     ;
; 7.880  ; vga:u_vga|v_cnt[2]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.084     ;
; 7.926  ; vga:u_vga|v_cnt[8]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 12.038     ;
; 7.972  ; vga:u_vga|v_cnt[7]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.992     ;
; 8.007  ; vga:u_vga|v_cnt[0]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.957     ;
; 8.072  ; vga:u_vga|h_cnt[3]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.883     ;
; 8.143  ; vga:u_vga|h_cnt[2]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.812     ;
; 8.143  ; vga:u_vga|h_cnt[2]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.812     ;
; 8.164  ; vga:u_vga|h_cnt[4]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.791     ;
; 8.164  ; vga:u_vga|h_cnt[4]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.791     ;
; 8.287  ; vga:u_vga|h_cnt[8]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.668     ;
; 8.287  ; vga:u_vga|h_cnt[8]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.668     ;
; 8.334  ; vga:u_vga|h_cnt[9]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.621     ;
; 8.334  ; vga:u_vga|h_cnt[9]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.621     ;
; 8.346  ; vga:u_vga|h_cnt[5]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.609     ;
; 8.346  ; vga:u_vga|h_cnt[5]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.609     ;
; 8.433  ; vga:u_vga|h_cnt[1]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.522     ;
; 8.542  ; vga:u_vga|v_cnt[9]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.422     ;
; 8.542  ; vga:u_vga|v_cnt[9]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.422     ;
; 8.560  ; vga:u_vga|h_cnt[0]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.395     ;
; 8.589  ; vga:u_vga|h_cnt[7]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.366     ;
; 8.589  ; vga:u_vga|h_cnt[7]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.366     ;
; 8.592  ; vga:u_vga|v_cnt[3]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.372     ;
; 8.592  ; vga:u_vga|v_cnt[3]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.372     ;
; 8.625  ; vga:u_vga|v_cnt[5]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.339     ;
; 8.625  ; vga:u_vga|v_cnt[5]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.339     ;
; 8.642  ; vga:u_vga|v_cnt[10]       ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.322     ;
; 8.642  ; vga:u_vga|v_cnt[10]       ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.322     ;
; 8.648  ; vga:u_vga|v_cnt[1]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.316     ;
; 8.648  ; vga:u_vga|v_cnt[1]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.316     ;
; 8.664  ; vga:u_vga|h_cnt[10]       ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.291     ;
; 8.664  ; vga:u_vga|h_cnt[10]       ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.291     ;
; 8.666  ; vga:u_vga|h_cnt[6]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.289     ;
; 8.666  ; vga:u_vga|h_cnt[6]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.289     ;
; 8.694  ; vga:u_vga|v_cnt[6]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.270     ;
; 8.694  ; vga:u_vga|v_cnt[6]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.270     ;
; 8.721  ; vga:u_vga|v_cnt[4]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.243     ;
; 8.721  ; vga:u_vga|v_cnt[4]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.243     ;
; 8.748  ; vga:u_vga|v_cnt[2]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.216     ;
; 8.748  ; vga:u_vga|v_cnt[2]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.216     ;
; 8.794  ; vga:u_vga|v_cnt[8]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.170     ;
; 8.794  ; vga:u_vga|v_cnt[8]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.170     ;
; 8.840  ; vga:u_vga|v_cnt[7]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.124     ;
; 8.840  ; vga:u_vga|v_cnt[7]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.124     ;
; 8.875  ; vga:u_vga|v_cnt[0]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.089     ;
; 8.875  ; vga:u_vga|v_cnt[0]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 11.089     ;
; 8.940  ; vga:u_vga|h_cnt[3]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.015     ;
; 8.940  ; vga:u_vga|h_cnt[3]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 11.015     ;
; 9.087  ; vga:u_vga|current_line[3] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.877     ;
; 9.301  ; vga:u_vga|h_cnt[1]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.654     ;
; 9.301  ; vga:u_vga|h_cnt[1]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.654     ;
; 9.428  ; vga:u_vga|h_cnt[0]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.527     ;
; 9.428  ; vga:u_vga|h_cnt[0]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 10.527     ;
; 9.450  ; vga:u_vga|current_line[4] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.514     ;
; 9.505  ; vga:u_vga|current_line[5] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.459     ;
; 9.674  ; vga:u_vga|current_line[8] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.290     ;
; 9.728  ; vga:u_vga|current_line[7] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 10.232     ;
; 9.766  ; vga:u_vga|current_line[6] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 10.197     ;
; 9.882  ; vga:u_vga|current_line[9] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.082     ;
; 9.955  ; vga:u_vga|current_line[3] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.009     ;
; 9.955  ; vga:u_vga|current_line[3] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 10.009     ;
; 10.318 ; vga:u_vga|current_line[4] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.646      ;
; 10.318 ; vga:u_vga|current_line[4] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.646      ;
; 10.373 ; vga:u_vga|current_line[5] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.591      ;
; 10.373 ; vga:u_vga|current_line[5] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.591      ;
; 10.542 ; vga:u_vga|current_line[8] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.422      ;
; 10.542 ; vga:u_vga|current_line[8] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.422      ;
; 10.596 ; vga:u_vga|current_line[7] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.364      ;
; 10.596 ; vga:u_vga|current_line[7] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.364      ;
; 10.634 ; vga:u_vga|current_line[6] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 9.329      ;
; 10.634 ; vga:u_vga|current_line[6] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 9.329      ;
; 10.671 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.280      ;
; 10.671 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.280      ;
; 10.692 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.259      ;
; 10.692 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.259      ;
; 10.750 ; vga:u_vga|current_line[9] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.214      ;
; 10.750 ; vga:u_vga|current_line[9] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 9.214      ;
; 10.815 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.136      ;
; 10.815 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.136      ;
; 10.862 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.089      ;
; 10.862 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.089      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                  ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|submarines[3]                    ; vga:u_vga|submarines[3]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[1]                    ; vga:u_vga|submarines[1]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[4]                    ; vga:u_vga|submarines[4]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[6]                    ; vga:u_vga|submarines[6]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[2]                    ; vga:u_vga|submarines[2]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[0]                    ; vga:u_vga|submarines[0]                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction    ; spi_ee_config:u_spi_ee_config|direction    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go       ; spi_ee_config:u_spi_ee_config|spi_go       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0] ; spi_ee_config:u_spi_ee_config|ini_index[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2] ; spi_ee_config:u_spi_ee_config|ini_index[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3] ; spi_ee_config:u_spi_ee_config|ini_index[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[11]                ; vga:u_vga|data_sub_disp[11]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[12]             ; vga:u_vga|submarines_debug[12]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[13]             ; vga:u_vga|submarines_debug[13]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[15]             ; vga:u_vga|submarines_debug[15]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[14]             ; vga:u_vga|submarines_debug[14]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[6]              ; vga:u_vga|submarines_debug[6]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[4]              ; vga:u_vga|submarines_debug[4]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[5]              ; vga:u_vga|submarines_debug[5]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[7]              ; vga:u_vga|submarines_debug[7]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[3]              ; vga:u_vga|submarines_debug[3]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[2]              ; vga:u_vga|submarines_debug[2]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[1]              ; vga:u_vga|submarines_debug[1]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[0]              ; vga:u_vga|submarines_debug[0]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[9]              ; vga:u_vga|submarines_debug[9]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[11]             ; vga:u_vga|submarines_debug[11]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[8]              ; vga:u_vga|submarines_debug[8]              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[10]             ; vga:u_vga|submarines_debug[10]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[19]             ; vga:u_vga|submarines_debug[19]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[18]             ; vga:u_vga|submarines_debug[18]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[23]             ; vga:u_vga|submarines_debug[23]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[22]             ; vga:u_vga|submarines_debug[22]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[16]             ; vga:u_vga|submarines_debug[16]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[17]             ; vga:u_vga|submarines_debug[17]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[21]             ; vga:u_vga|submarines_debug[21]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[20]             ; vga:u_vga|submarines_debug[20]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[25]             ; vga:u_vga|submarines_debug[25]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[24]             ; vga:u_vga|submarines_debug[24]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[29]             ; vga:u_vga|submarines_debug[29]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[28]             ; vga:u_vga|submarines_debug[28]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[26]             ; vga:u_vga|submarines_debug[26]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[27]             ; vga:u_vga|submarines_debug[27]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[31]             ; vga:u_vga|submarines_debug[31]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[30]             ; vga:u_vga|submarines_debug[30]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[50]             ; vga:u_vga|submarines_debug[50]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[48]             ; vga:u_vga|submarines_debug[48]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[49]             ; vga:u_vga|submarines_debug[49]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[41]             ; vga:u_vga|submarines_debug[41]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[43]             ; vga:u_vga|submarines_debug[43]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[35]             ; vga:u_vga|submarines_debug[35]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[33]             ; vga:u_vga|submarines_debug[33]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[32]             ; vga:u_vga|submarines_debug[32]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[34]             ; vga:u_vga|submarines_debug[34]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[42]             ; vga:u_vga|submarines_debug[42]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[40]             ; vga:u_vga|submarines_debug[40]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[47]             ; vga:u_vga|submarines_debug[47]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[37]             ; vga:u_vga|submarines_debug[37]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[39]             ; vga:u_vga|submarines_debug[39]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[45]             ; vga:u_vga|submarines_debug[45]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[44]             ; vga:u_vga|submarines_debug[44]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[46]             ; vga:u_vga|submarines_debug[46]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[36]             ; vga:u_vga|submarines_debug[36]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[38]             ; vga:u_vga|submarines_debug[38]             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[9]                 ; vga:u_vga|data_sub_disp[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[7]                 ; vga:u_vga|data_sub_disp[7]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[6]                 ; vga:u_vga|data_sub_disp[6]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[3]                 ; vga:u_vga|data_sub_disp[3]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[27]                   ; vga:u_vga|submarines[27]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[31]                   ; vga:u_vga|submarines[31]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[19]                   ; vga:u_vga|submarines[19]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[29]                   ; vga:u_vga|submarines[29]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[30]                   ; vga:u_vga|submarines[30]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[22]                   ; vga:u_vga|submarines[22]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[18]                   ; vga:u_vga|submarines[18]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[26]                   ; vga:u_vga|submarines[26]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[20]                   ; vga:u_vga|submarines[20]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[28]                   ; vga:u_vga|submarines[28]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[4]                  ; vga:u_vga|current_line[4]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[9]                  ; vga:u_vga|current_line[9]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[5]                  ; vga:u_vga|current_line[5]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[8]                  ; vga:u_vga|current_line[8]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[9]                         ; vga:u_vga|v_cnt[9]                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[10]                        ; vga:u_vga|v_cnt[10]                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[8]                 ; vga:u_vga|data_sub_disp[8]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[5]                 ; vga:u_vga|data_sub_disp[5]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[4]                 ; vga:u_vga|data_sub_disp[4]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[2]                 ; vga:u_vga|data_sub_disp[2]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[1]                 ; vga:u_vga|data_sub_disp[1]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[0]                 ; vga:u_vga|data_sub_disp[0]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|wr_en_a_sub                      ; vga:u_vga|wr_en_a_sub                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|generate_rocket                  ; vga:u_vga|generate_rocket                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_submarines                ; vga:u_vga|update_submarines                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|read_sub                         ; vga:u_vga|read_sub                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|generate_subarine                ; vga:u_vga|generate_subarine                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[23]                   ; vga:u_vga|submarines[23]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[17]                   ; vga:u_vga|submarines[17]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[25]                   ; vga:u_vga|submarines[25]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[21]                   ; vga:u_vga|submarines[21]                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|nb_submarines[1]                 ; vga:u_vga|nb_submarines[1]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|nb_submarines[2]                 ; vga:u_vga|nb_submarines[2]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.209 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.762      ;
; 16.257 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.714      ;
; 16.257 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.714      ;
; 16.257 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.714      ;
; 16.257 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.714      ;
; 16.257 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.714      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.500      ;
; 16.828 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.143      ;
; 16.828 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.143      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.027      ;
; 2.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.027      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 2.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.397      ;
; 3.080 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.611      ;
; 3.080 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.611      ;
; 3.080 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.611      ;
; 3.080 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.611      ;
; 3.080 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.611      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
; 3.117 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.647      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[0]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[10]                         ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[11]                         ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[1]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[2]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[3]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[4]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[5]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[6]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[7]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[8]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[9]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[0]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[11]                         ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[1]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[2]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[3]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[4]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[5]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[6]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[7]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[8]                          ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[9]                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.477 ; 5.885 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.679 ; 4.123 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.901 ; -4.312 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.054 ; -3.483 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.236 ; 4.320 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.693 ; 4.509 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.194 ; 7.118 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.637 ; 6.572 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.708 ; 6.660 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.464 ; 6.413 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.059 ; 6.033 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.246 ; 6.206 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.018 ; 4.164 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.735 ; 3.818 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.540 ; 3.691 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.982 ; 3.879 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.396 ; 6.330 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.464 ; 6.414 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.229 ; 6.177 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.841 ; 5.813 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.021 ; 5.979 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.540 ; 3.691 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.182 ; 5.040 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.241 ; 4.099 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.896     ; 5.038     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.981     ; 4.123     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.521 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.459 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.633 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.210 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                 ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 5.521  ; vga:u_vga|out_green       ; out_green                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.153     ; 3.326      ;
; 5.604  ; vga:u_vga|out_blue        ; out_blue                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.153     ; 3.243      ;
; 5.704  ; vga:u_vga|out_h_sync      ; out_h_sync                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.144     ; 3.152      ;
; 5.825  ; vga:u_vga|out_v_sync      ; out_v_sync                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.149     ; 3.026      ;
; 5.959  ; vga:u_vga|out_red         ; out_red                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.153     ; 2.888      ;
; 11.886 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 8.081      ;
; 11.903 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 8.064      ;
; 11.967 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 8.000      ;
; 12.001 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.966      ;
; 12.012 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.955      ;
; 12.158 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.817      ;
; 12.161 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.814      ;
; 12.185 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.782      ;
; 12.195 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.780      ;
; 12.208 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.767      ;
; 12.210 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.757      ;
; 12.216 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.751      ;
; 12.225 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.750      ;
; 12.250 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.725      ;
; 12.252 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.723      ;
; 12.301 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.674      ;
; 12.312 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.663      ;
; 12.334 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.641      ;
; 12.373 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.602      ;
; 12.380 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.587      ;
; 12.506 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.461      ;
; 12.506 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.461      ;
; 12.523 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.444      ;
; 12.523 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.444      ;
; 12.587 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.380      ;
; 12.587 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.380      ;
; 12.621 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.346      ;
; 12.621 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.346      ;
; 12.632 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.335      ;
; 12.632 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.335      ;
; 12.681 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.286      ;
; 12.763 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.204      ;
; 12.778 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.197      ;
; 12.778 ; vga:u_vga|v_cnt[9]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.197      ;
; 12.781 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.194      ;
; 12.781 ; vga:u_vga|v_cnt[3]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.194      ;
; 12.805 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.162      ;
; 12.805 ; vga:u_vga|h_cnt[7]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.162      ;
; 12.815 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.160      ;
; 12.815 ; vga:u_vga|v_cnt[5]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.160      ;
; 12.828 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.147      ;
; 12.828 ; vga:u_vga|v_cnt[10]       ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.147      ;
; 12.830 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.137      ;
; 12.830 ; vga:u_vga|h_cnt[6]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.137      ;
; 12.836 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.131      ;
; 12.836 ; vga:u_vga|h_cnt[10]       ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.131      ;
; 12.845 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.130      ;
; 12.845 ; vga:u_vga|v_cnt[1]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.130      ;
; 12.870 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.105      ;
; 12.870 ; vga:u_vga|v_cnt[6]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.105      ;
; 12.872 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.103      ;
; 12.872 ; vga:u_vga|v_cnt[4]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.103      ;
; 12.921 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.054      ;
; 12.921 ; vga:u_vga|v_cnt[2]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.054      ;
; 12.932 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.043      ;
; 12.932 ; vga:u_vga|v_cnt[8]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.043      ;
; 12.954 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.021      ;
; 12.954 ; vga:u_vga|v_cnt[7]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 7.021      ;
; 12.993 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 6.982      ;
; 12.993 ; vga:u_vga|v_cnt[0]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 6.982      ;
; 13.000 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.967      ;
; 13.000 ; vga:u_vga|h_cnt[3]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.967      ;
; 13.085 ; vga:u_vga|current_line[3] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 6.890      ;
; 13.258 ; vga:u_vga|current_line[4] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.715      ;
; 13.301 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.666      ;
; 13.301 ; vga:u_vga|h_cnt[1]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.666      ;
; 13.380 ; vga:u_vga|current_line[5] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.593      ;
; 13.383 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.584      ;
; 13.383 ; vga:u_vga|h_cnt[0]        ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 6.584      ;
; 13.408 ; vga:u_vga|current_line[8] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.565      ;
; 13.484 ; vga:u_vga|current_line[7] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 6.487      ;
; 13.514 ; vga:u_vga|current_line[6] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.459      ;
; 13.631 ; vga:u_vga|current_line[9] ; vga:u_vga|red_signal       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.342      ;
; 13.705 ; vga:u_vga|current_line[3] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 6.270      ;
; 13.705 ; vga:u_vga|current_line[3] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 6.270      ;
; 13.878 ; vga:u_vga|current_line[4] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.095      ;
; 13.878 ; vga:u_vga|current_line[4] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 6.095      ;
; 14.000 ; vga:u_vga|current_line[5] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.973      ;
; 14.000 ; vga:u_vga|current_line[5] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.973      ;
; 14.028 ; vga:u_vga|current_line[8] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.945      ;
; 14.028 ; vga:u_vga|current_line[8] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.945      ;
; 14.066 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.896      ;
; 14.066 ; vga:u_vga|h_cnt[2]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.896      ;
; 14.083 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.879      ;
; 14.083 ; vga:u_vga|h_cnt[4]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.879      ;
; 14.104 ; vga:u_vga|current_line[7] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.867      ;
; 14.104 ; vga:u_vga|current_line[7] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.867      ;
; 14.134 ; vga:u_vga|current_line[6] ; vga:u_vga|blue_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.839      ;
; 14.134 ; vga:u_vga|current_line[6] ; vga:u_vga|green_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 5.839      ;
; 14.147 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.815      ;
; 14.147 ; vga:u_vga|h_cnt[8]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.815      ;
; 14.181 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.781      ;
; 14.181 ; vga:u_vga|h_cnt[9]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.781      ;
; 14.192 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|address_b_sub[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.770      ;
; 14.192 ; vga:u_vga|h_cnt[5]        ; vga:u_vga|address_b_sub[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.045     ; 5.770      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; vga:u_vga|submarines_debug[12]     ; vga:u_vga|submarines_debug[12]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[13]     ; vga:u_vga|submarines_debug[13]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[14]     ; vga:u_vga|submarines_debug[14]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[6]      ; vga:u_vga|submarines_debug[6]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[4]      ; vga:u_vga|submarines_debug[4]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[5]      ; vga:u_vga|submarines_debug[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[7]      ; vga:u_vga|submarines_debug[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[1]      ; vga:u_vga|submarines_debug[1]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[0]      ; vga:u_vga|submarines_debug[0]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[9]      ; vga:u_vga|submarines_debug[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[11]     ; vga:u_vga|submarines_debug[11]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[8]      ; vga:u_vga|submarines_debug[8]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[10]     ; vga:u_vga|submarines_debug[10]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[19]     ; vga:u_vga|submarines_debug[19]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[18]     ; vga:u_vga|submarines_debug[18]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[23]     ; vga:u_vga|submarines_debug[23]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[22]     ; vga:u_vga|submarines_debug[22]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[25]     ; vga:u_vga|submarines_debug[25]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[24]     ; vga:u_vga|submarines_debug[24]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[29]     ; vga:u_vga|submarines_debug[29]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[28]     ; vga:u_vga|submarines_debug[28]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[26]     ; vga:u_vga|submarines_debug[26]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[27]     ; vga:u_vga|submarines_debug[27]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[31]     ; vga:u_vga|submarines_debug[31]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[30]     ; vga:u_vga|submarines_debug[30]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[50]     ; vga:u_vga|submarines_debug[50]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48]     ; vga:u_vga|submarines_debug[48]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[49]     ; vga:u_vga|submarines_debug[49]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[38]     ; vga:u_vga|submarines_debug[38]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[3]            ; vga:u_vga|submarines[3]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[1]            ; vga:u_vga|submarines[1]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[4]            ; vga:u_vga|submarines[4]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[6]            ; vga:u_vga|submarines[6]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[2]            ; vga:u_vga|submarines[2]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[0]            ; vga:u_vga|submarines[0]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[23]           ; vga:u_vga|submarines[23]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[21]           ; vga:u_vga|submarines[21]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[35]           ; vga:u_vga|submarines[35]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[37]           ; vga:u_vga|submarines[37]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]           ; vga:u_vga|submarines[39]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[36]           ; vga:u_vga|submarines[36]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[34]           ; vga:u_vga|submarines[34]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[32]           ; vga:u_vga|submarines[32]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[38]           ; vga:u_vga|submarines[38]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[5]            ; vga:u_vga|submarines[5]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[7]            ; vga:u_vga|submarines[7]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[15]     ; vga:u_vga|submarines_debug[15]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[3]      ; vga:u_vga|submarines_debug[3]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[2]      ; vga:u_vga|submarines_debug[2]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[16]     ; vga:u_vga|submarines_debug[16]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[17]     ; vga:u_vga|submarines_debug[17]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[21]     ; vga:u_vga|submarines_debug[21]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[20]     ; vga:u_vga|submarines_debug[20]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[41]     ; vga:u_vga|submarines_debug[41]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[43]     ; vga:u_vga|submarines_debug[43]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[35]     ; vga:u_vga|submarines_debug[35]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[33]     ; vga:u_vga|submarines_debug[33]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[32]     ; vga:u_vga|submarines_debug[32]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[34]     ; vga:u_vga|submarines_debug[34]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[42]     ; vga:u_vga|submarines_debug[42]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[40]     ; vga:u_vga|submarines_debug[40]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[47]     ; vga:u_vga|submarines_debug[47]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[37]     ; vga:u_vga|submarines_debug[37]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[39]     ; vga:u_vga|submarines_debug[39]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[45]     ; vga:u_vga|submarines_debug[45]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[44]     ; vga:u_vga|submarines_debug[44]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[46]     ; vga:u_vga|submarines_debug[46]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[36]     ; vga:u_vga|submarines_debug[36]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[27]           ; vga:u_vga|submarines[27]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[31]           ; vga:u_vga|submarines[31]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[19]           ; vga:u_vga|submarines[19]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[29]           ; vga:u_vga|submarines[29]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[30]           ; vga:u_vga|submarines[30]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[22]           ; vga:u_vga|submarines[22]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[18]           ; vga:u_vga|submarines[18]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[26]           ; vga:u_vga|submarines[26]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[20]           ; vga:u_vga|submarines[20]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[28]           ; vga:u_vga|submarines[28]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[4]          ; vga:u_vga|current_line[4]          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[9]          ; vga:u_vga|current_line[9]          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[5]          ; vga:u_vga|current_line[5]          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[8]          ; vga:u_vga|current_line[8]          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|wr_en_a_sub              ; vga:u_vga|wr_en_a_sub              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|generate_rocket          ; vga:u_vga|generate_rocket          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|read_sub                 ; vga:u_vga|read_sub                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.459 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 1.158      ;
; 17.497 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.121      ;
; 17.497 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.121      ;
; 17.497 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.121      ;
; 17.497 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.121      ;
; 17.497 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 1.121      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.649 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.391     ; 0.967      ;
; 17.894 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.723      ;
; 17.894 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.723      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.633 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.621      ;
; 1.633 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.621      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.840 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.827      ;
; 1.966 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.955      ;
; 1.966 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.955      ;
; 1.966 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.955      ;
; 1.966 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.955      ;
; 1.966 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.955      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
; 2.001 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.989      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[0]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[10]                         ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[11]                         ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[1]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[2]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[3]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[4]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[5]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[6]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[7]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[8]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_a[9]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[0]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[11]                         ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[1]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[2]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[3]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[4]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[5]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[6]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[7]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[8]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|q_b[9]                          ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_8rm3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.539 ; 4.320 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.460 ; 3.257 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.568 ; -3.283 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.047 ; -2.829 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.801 ; 2.701 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.980 ; 3.207 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.639 ; 4.690 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.252 ; 4.396 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.317 ; 4.479 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.160 ; 4.296 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.930 ; 4.041 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.065 ; 4.175 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.553 ; 3.207 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.470 ; 2.376 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.241 ; 2.636 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.507 ; 2.540 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.103 ; 4.239 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.166 ; 4.318 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.014 ; 4.142 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.793 ; 3.898 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.922 ; 4.026 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.241 ; 2.892 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.328 ; 3.235 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.644 ; 2.551 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.207     ; 3.300     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.601     ; 2.694     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.590 ; 0.186 ; 15.716   ; 1.633   ; 9.210               ;
;  CLOCK50         ; 2.590 ; 0.186 ; 15.716   ; 1.633   ; 9.210               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.230 ; 6.694 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.236 ; 4.761 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.568 ; -3.283 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.047 ; -2.829 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.682 ; 4.696 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.157 ; 5.046 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.968 ; 7.973 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 7.316 ; 7.320 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 7.391 ; 7.410 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 7.120 ; 7.169 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.693 ; 6.741 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.908 ; 6.925 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.414 ; 4.623 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.470 ; 2.376 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.241 ; 2.636 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.507 ; 2.540 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.103 ; 4.239 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.166 ; 4.318 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.014 ; 4.142 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.793 ; 3.898 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.922 ; 4.026 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.241 ; 2.892 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 2402233  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 2402233  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Mon Apr 20 17:51:21 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.590
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.590               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.716               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.831
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.831               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.292
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.292               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.209               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.496               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.521
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.521               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.459               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.633               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.210               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 674 megabytes
    Info: Processing ended: Mon Apr 20 17:51:24 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


