          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            include "kl5c80a12.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                            include "z80.inc"
(2)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(2)       0 :                    ;;; z80
(2)       0 :                            cpu     z80
(2)       0 :                    ;;; FLAGS Register
(2)       0 : =80                F_SIGN:         equ     10000000B ; set to 1 if negative
(2)       0 : =40                F_ZERO:         equ     01000000B ; set to 1 if zero
(2)       0 : =10                F_HALF_CARRY:   equ     00010000B ; set to 1 if carry from bit-3
(2)       0 : =4                 F_PARITY:       equ     00000100B ; set to 1 if even parity
(2)       0 : =4                 F_OVERFLOW:     equ     00000100B ; set to 1 if overflow
(2)       0 : =2                 F_NBCD:         equ     00000010B ; set to 1 if subtraction
(2)       0 : =1                 F_CARRY:        equ     00000001B ; set to 1 if carry
(2)       0 :                    ;;; Interrupt origin
(2)       0 : =0                 ORG_RESET:      equ     0000H   ; RESET
(2)       0 : =0                 ORG_RST00:      equ     0000H   ; RST 00H
(2)       0 : =8                 ORG_RST08:      equ     0008H   ; RST 08H
(2)       0 : =10                ORG_RST10:      equ     0010H   ; RST 10H
(2)       0 : =18                ORG_RST18:      equ     0018H   ; RST 18H
(2)       0 : =20                ORG_RST20:      equ     0020H   ; RST 20H
(2)       0 : =28                ORG_RST28:      equ     0028H   ; RST 28H
(2)       0 : =30                ORG_RST30:      equ     0030H   ; RST 30H
(2)       0 : =38                ORG_RST38:      equ     0038H   ; RST 38H
(2)       0 : =38                ORG_INT:        equ     0038H   ; Mode 1 INT
(2)       0 : =66                ORG_NMI:        equ     0066H   ; NMI
(1)       0 :                    ;;; MMU
(1)       0 : =0                 BBR1:   equ     00H
(1)       0 : =1                 BR1:    equ     01H
(1)       0 : =2                 BBR2:   equ     02H
(1)       0 : =3                 BR2:    equ     03H
(1)       0 : =4                 BBR3:   equ     04H
(1)       0 : =5                 BR3:    equ     05H
(1)       0 : =6                 BBR4:   equ     06H
(1)       0 : =7                 BR4:    equ     07H
(1)       0 :                    ;;; Interrupt controller
(1)       0 : =34                LERL:   equ     34H        ; W/_: Level/Edge Register (LER0~LER7)
(1)       0 : =35                LERH:   equ     35H        ; W/_: Level/Edge Register (LER8~LER15)
(1)       0 : =34                PGRL:   equ     LERL       ; W/_: Priority Group Register (PGR0~PGR7)
(1)       0 : =35                PGRH:   equ     LERH       ; W/_: Priority Group Register (PGR8~PGR15)
(1)       0 : =34                ISRL:   equ     LERL       ; R/_: In Service Register (ISR0~ISR7)
(1)       0 : =35                ISRH:   equ     LERH       ; R/_: In Service Register (ISR8~ISR15)
(1)       0 : =36                IMRL:   equ     36H        ; R/W: Interrupt Mask Register (IMR0~IMR7)
(1)       0 : =37                IMRH:   equ     37H        ; R/W: Interrupt Mask Register (IMR8~IMR15)
(1)       0 : =37                IVR:    equ     IMRH       ; _/W: Interrupt Vector Register (IVR5~IVR7)
          0 :                            include "usart.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; i8251 Universal Synchronous/Asynchronous Receiver/Transmitter
(1)       0 : =40                USART:  equ     40H
(1)       0 : =40                USARTD: equ     USART+0         ; Data register
(1)       0 : =41                USARTS: equ     USART+1         ; Status register
(1)       0 : =41                USARTC: equ     USART+1         ; Control register
(1)       0 : =42                USARTRV:        equ     USART+2 ; Receive interrupt vector (ORG_*)
(1)       0 : =43                USARTTV:        equ     USART+3 ; Transmit interrupt vector (ORG_*)
(1)       0 :                            include "i8251.inc"
(2)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(2)       0 :
(2)       0 :                    ;;; i8251 USART device emulator.
(2)       0 : =6                 MODE_STOP_gp:   equ     6
(2)       0 : =C0                MODE_STOP_gm:   equ     11000000B
(2)       0 : =40                MODE_STOP1_gc:  equ     (1 << MODE_STOP_gp)
(2)       0 : =80                MODE_STOP15_gc: equ     (2 << MODE_STOP_gp)
(2)       0 : =C0                MODE_STOP2_gc:  equ     (3 << MODE_STOP_gp)
(2)       0 : =20                MODE_EVEN_bm:   equ     00100000B
(2)       0 : =10                MODE_PARITY_bm: equ     00010000B
(2)       0 : =2                 MODE_LEN_gp:    equ     2
(2)       0 : =C                 MODE_LEN_gm:    equ     00001100B
(2)       0 : =0                 MODE_LEN5_gc:   equ     (0 << MODE_LEN_gp)
(2)       0 : =4                 MODE_LEN6_gc:   equ     (1 << MODE_LEN_gp)
(2)       0 : =8                 MODE_LEN7_gc:   equ     (2 << MODE_LEN_gp)
(2)       0 : =C                 MODE_LEN8_gc:   equ     (3 << MODE_LEN_gp)
(2)       0 : =0                 MODE_BAUD_gp:   equ     0
(2)       0 : =3                 MODE_BAUD_gm:   equ     00000011B
(2)       0 : =1                 MODE_BAUD_X1:   equ     (1 << MODE_BAUD_gp)
(2)       0 : =2                 MODE_BAUD_X16:  equ (2 << MODE_BAUD_gp)
(2)       0 : =3                 MODE_BAUD_X64:  equ (3 << MODE_BAUD_gp)
(2)       0 :                    ;;; Bit Definition of command register
(2)       0 : =80                CMD_EH_bm:      equ     10000000B   ; Enter hunt mode
(2)       0 : =40                CMD_IR_bm:      equ     01000000B   ; Internal Reset
(2)       0 : =20                CMD_RTS_bm:     equ     00100000B   ; Request To Send
(2)       0 : =10                CMD_ER_bm:      equ     00010000B   ; Error Reset
(2)       0 : =8                 CMD_SBRK_bm:    equ     00001000B   ; Send Break
(2)       0 : =4                 CMD_RxEN_bm:    equ     00000100B   ; Receive Enable
(2)       0 : =2                 CMD_DTR_bm:     equ     00000010B   ; Data Terminal Ready
(2)       0 : =1                 CMD_TxEN_bm:    equ     00000001B   ; Transmit enable
(2)       0 :
(2)       0 :                    ;;; Bit definition of status register
(2)       0 : =80                ST_DSR_bm:      equ     10000000B   ; Data Set Ready
(2)       0 : =40                ST_BRK_bm:      equ     01000000B   ; BREAK detected
(2)       0 : =20                ST_FE_bm:       equ     00100000B   ; Framing Error
(2)       0 : =10                ST_OE_bm:       equ     00010000B   ; Iverrun Error
(2)       0 : =8                 ST_PE_bm:       equ     00001000B   ; Parity Error
(2)       0 : =2                 ST_TxEMPTY_bp:  equ     2           ; Transmitter empty
(2)       0 : =1                 ST_RxRDY_bp:    equ     1           ; Receiver ready
(2)       0 : =0                 ST_TxRDY_bp:    equ     0           ; Transmitter ready
(1)       0 :                    ;;; Async 1stop 8data x16
(1)       0 : =4E                ASYNC_MODE:     equ     MODE_STOP1_gc|MODE_LEN8_gc|MODE_BAUD_X16
(1)       0 :                    ;;; RTS/DTR, error reset, Rx enable, Tx enable
(1)       0 : =37                RX_EN_TX_EN:    equ     CMD_RTS_bm|CMD_DTR_bm|CMD_ER_bm|CMD_RxEN_bm|CMD_TxEN_bm
(1)       0 : =36                RX_EN_TX_DIS:   equ     CMD_RTS_bm|CMD_DTR_bm|CMD_ER_bm|CMD_RxEN_bm
          0 :
       2000 :                            org     2000H
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       ds      rx_queue_size
       2080 : =80                tx_queue_size:  equ     128
       2080 :                    tx_queue:       ds      tx_queue_size
       2100 :
       1000 :                            org     1000H
       1000 : =1000              stack:  equ     $
       1000 :
          0 :                            org     ORG_RESET
          0 : C3 00 01                   jp      init
          3 :
         80 :                            org     0080H
         80 :                    vector:
         80 : 3B 02                      dw      isr_intr        ; IR0
         82 :
        100 :                            org     0100H
        100 :                    init:
        100 : 31 00 10                   ld      SP, stack
        103 : 21 00 20                   ld      HL, rx_queue
        106 : 06 80                      ld      B, rx_queue_size
        108 : CD D0 01                   call    queue_init
        10B : 21 80 20                   ld      HL, tx_queue
        10E : 06 80                      ld      B, tx_queue_size
        110 : CD D0 01                   call    queue_init
        113 :                    init_usart:
        113 : AF                         xor     a               ; clear A
        114 : D3 41                      out     (USARTC), A
        116 : D3 41                      out     (USARTC), A
        118 : D3 41                      out     (USARTC), A     ; safest way to sync mode
        11A : 3E 40                      ld      A, CMD_IR_bm
        11C : D3 41                      out     (USARTC), A     ; reset
        11E : 00                         nop
        11F : 00                         nop
        120 : 3E 4E                      ld      A, ASYNC_MODE
        122 : D3 41                      out     (USARTC), A
        124 : 00                         nop
        125 : 00                         nop
        126 : 3E 36                      ld      A, RX_EN_TX_DIS
        128 : D3 41                      out     (USARTC), A
        12A :
        12A : 3E 01                      ld      a, 1            ; enable interrupt on USART
        12C : D3 42                      out     (USARTRV), a
        12E : D3 43                      out     (USARTTV), a
        130 : 3E 01                      ld      a, 1            ; select edge trigger
        132 : D3 34                      out     (LERL), a
        134 : 3E 00                      ld      a, high vector
        136 : ED 47                      ld      i, a
        138 : 3E 80                      ld      a, low vector
        13A : D3 37                      out     (IVR), a        ; vector register
        13C : 3E FE                      ld      a, ~1           ; disable mask for IR0
        13E : D3 36                      out     (IMRL), a       ;
        140 : ED 5E                      im      2               ; mode 2 only
        142 : FB                         ei
        143 :
        143 :                    receive_loop:
        143 : CD AB 01                   call    getchar
        146 : 30 FB                      jr      NC, receive_loop
        148 : B7                         or      A
        149 : 28 19                      jr      Z, halt_to_system
        14B :                    echo_back:
        14B : 47                         ld      B, A
        14C : CD BD 01                   call    putchar         ; echo
        14F : 3E 20                      ld      A, ' '          ; space
        151 : CD BD 01                   call    putchar
        154 : CD 65 01                   call    put_hex8        ; print in hex
        157 : 3E 20                      ld      A, ' '          ; space
        159 : CD BD 01                   call    putchar
        15C : CD 86 01                   call    put_bin8        ; print in binary
        15F : CD B6 01                   call    newline
        162 : 18 DF                      jr      receive_loop
        164 :                    halt_to_system:
        164 : 76                         halt
        165 :
        165 :                    ;;; Print uint8_t in hex
        165 :                    ;;; @param B uint8_t value to be printed in hex.
        165 :                    ;;; @clobber A
        165 :                    put_hex8:
        165 : 3E 30                      ld      A, '0'
        167 : CD BD 01                   call    putchar
        16A : 3E 78                      ld      A, 'x'
        16C : CD BD 01                   call    putchar
        16F : 78                         ld      A, b
        170 : CB 3F                      srl     A
        172 : CB 3F                      srl     A
        174 : CB 3F                      srl     A
        176 : CB 3F                      srl     A
        178 : CD 7C 01                   call    put_hex4
        17B : 78                         ld      A, B
        17C :                    put_hex4:
        17C : E6 0F                      and     0FH
        17E : C6 90                      add     A, 90H
        180 : 27                         daa
        181 : CE 40                      adc     A, 40H
        183 : 27                         daa
        184 : 18 37                      jr      putchar
        186 :
        186 :                    ;;; Print uint8_t in binary
        186 :                    ;;; @param B uint8_t value to be printed in binary.
        186 :                    ;;; @clobber A
        186 :                    put_bin8:
        186 : C5                         push    BC
        187 : 3E 30                      ld      A, '0'
        189 : CD BD 01                   call    putchar
        18C : 3E 62                      ld      A, 'b'
        18E : CD BD 01                   call    putchar
        191 : 78                         ld      A, B
        192 : CD 9A 01                   call    put_bin4
        195 : CD 9A 01                   call    put_bin4
        198 : C1                         pop     BC
        199 : C9                         ret
        19A :                    put_bin4:
        19A : CD 9D 01                   call    put_bin2
        19D :                    put_bin2:
        19D : CD A0 01                   call    put_bin1
        1A0 :                    put_bin1:
        1A0 : 78                         ld      A, B
        1A1 : CB 27                      sla     A               ; F.C=MSB
        1A3 : 47                         ld      B, A
        1A4 : 3E 30                      ld      A, '0'
        1A6 : 30 15                      jr      NC, putchar     ; F.0=1
        1A8 : 3C                         inc     A               ; F.C=1
        1A9 : 18 12                      jr      putchar
        1AB :
        1AB :                    ;;; Get character
        1AB :                    ;;; @return A
        1AB :                    ;;; @return CC.C 0 if no character
        1AB :                    getchar:
        1AB : E5                         push    HL
        1AC : 21 00 20                   ld      HL, rx_queue
        1AF : F3                         di
        1B0 : CD 15 02                   call    queue_remove
        1B3 : FB                         ei
        1B4 : E1                         pop     HL
        1B5 : C9                         ret
        1B6 :
        1B6 :                    ;;; Put newline
        1B6 :                    ;;; @clobber A
        1B6 :                    newline:
        1B6 : 3E 0D                      ld      A, 0DH
        1B8 : CD BD 01                   call    putchar
        1BB : 3E 0A                      ld      A, 0AH
        1BD :
        1BD :                    ;;; Put character
        1BD :                    ;;; @param A
        1BD :                    putchar:
        1BD : F5                         push    AF
        1BE : E5                         push    HL
        1BF : 21 80 20                   ld      HL, tx_queue
        1C2 :                    putchar_retry:
        1C2 : F3                         di
        1C3 : CD E4 01                   call    queue_add
        1C6 : FB                         ei
        1C7 : 30 F9                      jr      NC, putchar_retry ; branch if queue is full
        1C9 : E1                         pop     HL
        1CA : 3E 37                      ld      A, RX_EN_TX_EN  ; enable Tx
        1CC : D3 41                      out     (USARTC), A
        1CE : F1                         pop     AF
        1CF : C9                         ret
        1D0 :
        1D0 :                            include "queue.inc"
(1)     1D0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)     1D0 :                    ;;; [queue] queue structure
(1)     1D0 : =0                 queue_len:      equ     0       ; queue length
(1)     1D0 : =1                 queue_size:     equ     1       ; buffer size
(1)     1D0 : =2                 queue_put:      equ     2       ; queue put index
(1)     1D0 : =3                 queue_get:      equ     3       ; queue get index
(1)     1D0 : =4                 queue_buf:      equ     4       ; buffer start offset
(1)     1D0 :
(1)     1D0 :                    ;;; [queue] Initialize queue
(1)     1D0 :                    ;;; @param HL queue work space pointer
(1)     1D0 :                    ;;; @param B queue work space size
(1)     1D0 :                    ;;; @clobber B
(1)     1D0 :                    queue_init:
(1)     1D0 : F5                         push    AF
(1)     1D1 : E5                         push    HL
(1)     1D2 : 36 00                      ld      (HL), 0         ; queue_len
(1)     1D4 : 78                         ld      A, B
(1)     1D5 : D6 04                      sub     queue_buf
(1)     1D7 : 23                         inc     HL
(1)     1D8 : 77                         ld      (HL), A         ; queue_size
(1)     1D9 : C6 02                      add     A, 2            ; for queue_put and queue_get
(1)     1DB :                    queue_init_loop:
(1)     1DB : 23                         inc     HL
(1)     1DC : 36 00                      ld      (HL), 0
(1)     1DE : 3D                         dec     A
(1)     1DF : 20 FA                      jr      NZ, queue_init_loop
(1)     1E1 : E1                         pop     HL
(1)     1E2 : F1                         pop     AF
(1)     1E3 : C9                         ret
(1)     1E4 :
(1)     1E4 :                    ;;; [queue] Add an element to queue
(1)     1E4 :                    ;;; @param HL queue work space pointer
(1)     1E4 :                    ;;; @param A an element
(1)     1E4 :                    ;;; @return F.C 0 if queue is full
(1)     1E4 :                    queue_add:
(1)     1E4 : D5                         push    DE
(1)     1E5 : E5                         push    HL
(1)     1E6 : DD E3                      ex      (SP), IX        ; IX points queue structure
(1)     1E8 : 57                         ld      D, A            ; save an element
(1)     1E9 : DD 7E 00                   ld      A, (IX+queue_len)
(1)     1EC : DD BE 01                   cp      (IX+queue_size)
(1)     1EF : 7A                         ld      A, D               ; restore an element
(1)     1F0 : 38 05                      jr      C, queue_add_store ; queue_len < queue_size
(1)     1F2 : DD E3                      ex      (SP), IX           ; F.C=1
(1)     1F4 : E1                         pop     HL
(1)     1F5 : D1                         pop     DE
(1)     1F6 : C9                         ret
(1)     1F7 :                    queue_add_store:
(1)     1F7 : DD 34 00                   inc     (IX+queue_len)
(1)     1FA : 11 04 00                   ld      DE, queue_buf
(1)     1FD : 19                         add     HL, DE
(1)     1FE : DD 5E 02                   ld      E, (IX+queue_put)
(1)     201 : 19                         add     HL, DE          ; HL=&queue_buf[queue_put]
(1)     202 : 77                         ld      (HL), A         ; store an element
(1)     203 : 7B                         ld      A, E
(1)     204 : 3C                         inc     A               ; queue_put++
(1)     205 : DD BE 01                   cp      (IX+queue_size)
(1)     208 : 38 01                      jr      C, queue_add_update ; queue_put < queue_size
(1)     20A : AF                         xor     A                   ; wrap around
(1)     20B :                    queue_add_update:
(1)     20B : DD 77 02                   ld      (IX+queue_put), A
(1)     20E : 7E                         ld      A, (HL)         ; restore an element
(1)     20F : DD E3                      ex      (SP), IX
(1)     211 : E1                         pop     HL
(1)     212 : D1                         pop     DE
(1)     213 : 37                         scf                     ; set carry
(1)     214 : C9                         ret
(1)     215 :
(1)     215 :                    ;;; [queue] Remove an element from queue
(1)     215 :                    ;;; @param HL queue work space pointer
(1)     215 :                    ;;; @return A an element
(1)     215 :                    ;;; @return F.C 0 if queue is empty
(1)     215 :                    queue_remove:
(1)     215 : 7E                         ld      A, (HL)               ; queue_len
(1)     216 : B7                         or      A                     ; clear carry
(1)     217 : 20 01                      jr      NZ, queue_remove_elem ; queue_len > 0
(1)     219 : C9                         ret
(1)     21A :                    queue_remove_elem:
(1)     21A : D5                         push    DE
(1)     21B : E5                         push    HL
(1)     21C : DD E3                      ex      (SP), IX        ; IX points queue structure
(1)     21E : DD 35 00                   dec     (IX+queue_len)
(1)     221 : 11 04 00                   ld      DE, queue_buf
(1)     224 : 19                         add     HL, DE
(1)     225 : DD 5E 03                   ld      E, (IX+queue_get)
(1)     228 : 19                         add     HL, DE          ; HL=&queue_buf[queue_get]
(1)     229 : 7B                         ld      A, E
(1)     22A : 3C                         inc     A               ; queue_get++
(1)     22B : DD BE 01                   cp      (IX+queue_size)
(1)     22E : 38 01                      jr      C, queue_remove_update ; queue_get < queue_size
(1)     230 : AF                         xor     A                      ; wrap around
(1)     231 :                    queue_remove_update:
(1)     231 : DD 77 03                   ld      (IX+queue_get), A
(1)     234 : 7E                         ld      A, (HL)         ; read an element
(1)     235 : DD E3                      ex      (SP), IX
(1)     237 : E1                         pop     HL
(1)     238 : D1                         pop     DE
(1)     239 : 37                         scf                     ; set carry
(1)     23A : C9                         ret
        23B :
        23B :                    isr_intr:
        23B : F5                         push    AF
        23C : E5                         push    HL
        23D : DB 41                      in      A, (USARTS)
        23F : CB 4F                      bit     ST_RxRDY_bp, A
        241 : 28 08                      jr      Z, isr_intr_tx
        243 :                    isr_intr_rx:
        243 : DB 40                      in      A, (USARTD)     ; receive character
        245 : 21 00 20                   ld      HL, rx_queue
        248 : CD E4 01                   call    queue_add
        24B :                    isr_intr_tx:
        24B : DB 41                      in      A, (USARTS)
        24D : CB 47                      bit     ST_TxRDY_bp, A
        24F : 28 0A                      jr      Z, isr_intr_exit
        251 : 21 80 20                   ld      HL, tx_queue
        254 : CD 15 02                   call    queue_remove
        257 : 30 07                      jr      NC, isr_intr_send_empty
        259 : D3 40                      out     (USARTD), A     ; send character
        25B :                    isr_intr_exit:
        25B : E1                         pop     HL
        25C : F1                         pop     AF
        25D : FB                         ei
        25E : ED 4D                      reti
        260 :                    isr_intr_send_empty:
        260 : 3E 36                      ld      A, RX_EN_TX_DIS
        262 : D3 41                      out     (USARTC), A     ; disable Tx
        264 : 18 F5                      jr      isr_intr_exit
        266 :
        266 :                            end
