# 2.4 マルチプレクサとセレクタの構成と応用

本節では、論理回路において非常に重要な構成要素である**マルチプレクサ（MUX）**と**セレクタ（セレクタ回路／デコーダ）**について学びます。

- MUX：複数のデータ入力から1つを選択して出力する回路
- セレクタ：入力制御に応じて1つの出力をHighにする回路

---

## 🔹 マルチプレクサ（MUX）の基本

### 2入力1出力MUX（2:1 MUX）

- 入力：A, B（データ）、S（セレクト）
- 出力：Y = A if S=0, B if S=1

### 論理式：

$Y = \\overline{S} \\cdot A + S \\cdot B $

### 真理値表：

| S | A | B | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |

> 図2.4-1：2:1 MUX の回路記号と構成図  
> `![図2.4-1 2:1 MUX構成図](../images/chapter2_mux_2to1.png)`

---

## 🔹 MUXの拡張（4:1 MUX）

- 入力：A, B, C, D（データ）、S<sub>1</sub>, S<sub>0</sub>（選択ビット）
- 出力：Y = A if 00, B if 01, C if 10, D if 11

> 図2.4-2：4:1 MUX のブロック図  
> `![図2.4-2 4:1 MUX構成図](../images/chapter2_mux_4to1.png)`

---

## 🔹 セレクタ（デコーダ）の基本構成

- 代表例：**2→4 デコーダ**
- 入力：2bit（A<sub>1</sub>, A<sub>0</sub>）
- 出力：Y<sub>0</sub>〜Y<sub>3</sub>（4本）、そのうち1つだけが"1"

### 出力論理式例（Y<sub>0</sub>）：
$begin:math:display$
Y_0 = \\overline{A_1} \\cdot \\overline{A_0}
$end:math:display$

> 図2.4-3：2→4 デコーダの構成と真理値表  
> `![図2.4-3 デコーダ構成](../images/chapter2_decoder_2to4.png)`

---

## 🔹 MUXとセレクタの応用例

- MUX：演算器、データバス、条件分岐の選択器
- セレクタ：状態遷移の信号選択、アドレス指定、イネーブル制御
- **逆変換構造**：MUX = 複数のANDとOR、セレクタ = 複数のANDとNOT の合成

---

## ✅ まとめ

- MUXとセレクタは、複雑な論理回路の中で**選択・制御機能**を実現する基本ブロック
- 組み合わせ回路として論理式に展開できるため、**設計・合成・最適化が可能**
- 次節では、これらの構成要素を用いて、**加算器（Half/Full Adder）**を構成する

---

📎 次節：[`2.5_half_full_adder.md`](./2.5_half_full_adder.md)
