0.6
2019.1
May 24 2019
15:06:07
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK.v,1662338018,verilog,,,,WCLK,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK_clk_wiz.v,1662338018,verilog,,D:/VIVADO/PROY2/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK.v,,WCLK_clk_wiz,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/design/module_clock_divisor.sv,1662357069,systemVerilog,,D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/design/module_program_counter.sv,,module_clock_divisor,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/design/module_program_counter.sv,1662337686,systemVerilog,,D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/design/top_module_program_counter.sv,,module_program_counter,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/design/top_module_program_counter.sv,1662337605,systemVerilog,,D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/simulation/tb_module_program_counter.sv,,top_module_program_counter,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/src/simulation/tb_module_program_counter.sv,1661889555,systemVerilog,,,,tb_module_program_counter,,,../../../../../../Compartido/xci/WCLK,,,,,
D:/VIVADO/PROY2/lab02-g03/Ejercicios/Proyectos/Ejercicio5/vivado_project.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
