TimeQuest Timing Analyzer report for MIC1
Thu Dec 26 12:28:18 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F484I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 14.25 MHz ; 14.25 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -34.599 ; -6121.385     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -5.686 ; -71.469       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.277 ; -636.313              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -34.599 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 35.036     ;
; -33.918 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.222     ; 30.736     ;
; -33.859 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 29.937     ;
; -33.836 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 29.914     ;
; -33.747 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 29.770     ;
; -33.605 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 29.683     ;
; -33.433 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 29.511     ;
; -33.361 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.227     ; 30.174     ;
; -33.182 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.250     ; 29.972     ;
; -33.109 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 29.132     ;
; -32.932 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 28.955     ;
; -32.874 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.362     ; 29.552     ;
; -32.785 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.357     ; 29.468     ;
; -32.741 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 28.764     ;
; -32.690 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.969     ; 28.761     ;
; -32.455 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.362     ; 29.133     ;
; -32.220 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.945     ; 28.315     ;
; -32.208 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.638     ; 28.610     ;
; -32.138 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 28.109     ;
; -31.963 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.330     ; 28.673     ;
; -31.955 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 27.926     ;
; -31.897 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 27.868     ;
; -31.824 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.334     ; 28.530     ;
; -31.783 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.358     ; 28.465     ;
; -31.716 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.334     ; 28.422     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.672 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.103     ; 32.109     ;
; -31.639 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.362     ; 28.317     ;
; -31.520 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.638     ; 27.922     ;
; -31.399 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 27.370     ;
; -31.378 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.250     ; 28.168     ;
; -31.364 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.335     ; 28.069     ;
; -31.198 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 27.169     ;
; -31.184 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.069     ; 27.155     ;
; -31.140 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.638     ; 27.542     ;
; -31.136 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.638     ; 27.538     ;
; -31.022 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.621     ; 27.441     ;
; -30.991 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.222     ; 27.809     ;
; -30.932 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 27.010     ;
; -30.909 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 26.987     ;
; -30.820 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.843     ;
; -30.802 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.068     ; 26.774     ;
; -30.678 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 26.756     ;
; -30.614 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.233     ; 27.421     ;
; -30.589 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.334     ; 27.295     ;
; -30.506 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 26.584     ;
; -30.504 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 26.582     ;
; -30.498 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.614     ; 26.924     ;
; -30.447 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.470     ;
; -30.434 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.227     ; 27.247     ;
; -30.423 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.250     ; 27.213     ;
; -30.304 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.334     ; 27.010     ;
; -30.255 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.250     ; 27.045     ;
; -30.235 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.263     ; 28.012     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.207 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 3.151      ; 33.898     ;
; -30.205 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.362     ; 26.883     ;
; -30.182 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.205     ;
; -30.119 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.962     ; 26.197     ;
; -30.115 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.138     ;
; -30.099 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.122     ;
; -30.085 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.638     ; 26.487     ;
; -30.005 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 26.028     ;
; -29.947 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.362     ; 26.625     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.872 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.100     ; 30.312     ;
; -29.858 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.357     ; 26.541     ;
; -29.814 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.017     ; 25.837     ;
; -29.763 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.969     ; 25.834     ;
; -29.698 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.254     ; 27.484     ;
; -29.662 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.254     ; 27.448     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.686 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 3.556      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.258 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 5.847      ;
; -4.161 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 5.081      ;
; -4.107 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 5.135      ;
; -3.676 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.137      ; 3.767      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.519 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.299     ; 6.586      ;
; -3.438 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.136      ; 4.004      ;
; -3.176 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.934      ; 6.064      ;
; -3.106 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.137      ; 4.337      ;
; -3.049 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.933      ; 6.190      ;
; -3.047 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.111      ; 4.370      ;
; -2.899 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.941      ; 6.348      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 7.241      ;
; -2.671 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.938      ; 6.573      ;
; -2.664 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 6.578      ;
; -2.644 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.935      ; 6.597      ;
; -2.583 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.137      ; 4.860      ;
; -2.564 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 6.678      ;
; -2.547 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 7.136      ; 4.895      ;
; -2.381 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.111      ; 5.036      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.259 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.294     ; 7.841      ;
; -2.225 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 7.113      ; 5.194      ;
; -2.225 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.912      ; 6.993      ;
; -2.217 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.931      ; 7.020      ;
; -2.213 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 7.029      ;
; -2.209 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.931      ; 7.028      ;
; -2.187 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.136      ; 5.255      ;
; -2.078 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.111      ; 5.339      ;
; -2.067 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.110      ; 5.349      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.063 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.273     ; 8.016      ;
; -2.006 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 8.910      ; 7.210      ;
; -1.976 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.941      ; 7.271      ;
; -1.971 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 7.271      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.963 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.107      ;
; -1.924 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.936      ; 7.318      ;
; -1.914 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.132      ; 5.524      ;
; -1.912 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 7.111      ; 5.505      ;
; -1.911 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.931      ; 7.326      ;
; -1.902 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.931      ; 7.335      ;
; -1.853 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 7.119      ; 5.572      ;
; -1.796 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 8.912      ; 7.422      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.779 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.296     ; 8.323      ;
; -1.773 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 7.132      ; 5.665      ;
; -1.757 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.264     ; 8.313      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.742  ; 0.742  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.071  ; 0.071  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.873  ; 0.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.149  ; 0.149  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.009  ; 0.009  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.908  ; 0.908  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.561  ; 0.561  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.381  ; 0.381  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.825  ; 0.825  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.688  ; 0.688  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.555  ; 0.555  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.065 ; -0.065 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.168 ; -0.168 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.919  ; 0.919  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.096  ; 1.096  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.733  ; 0.733  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.473  ; 0.473  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.608  ; 0.608  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.253  ; 0.253  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.640  ; 0.640  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.185  ; 1.185  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.218  ; 0.218  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.524  ; 0.524  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.466  ; 0.466  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.827  ; 0.827  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.057  ; 0.057  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.133  ; 1.133  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.688  ; 0.688  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.841  ; 0.841  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.299  ; 0.299  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.008  ; 0.008  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 4.621  ; 4.621  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.910  ; 3.910  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 4.557  ; 4.557  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.318  ; 4.318  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.876  ; 3.876  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.825  ; 3.825  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.530  ; 4.530  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 4.621  ; 4.621  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.921 ; -0.921 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.434  ; 0.434  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.476 ; -0.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.195  ; 0.195  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.607 ; -0.607 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.117  ; 0.117  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.257  ; 0.257  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.642 ; -0.642 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.295 ; -0.295 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.115 ; -0.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.559 ; -0.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.289 ; -0.289 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.331  ; 0.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.434  ; 0.434  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.653 ; -0.653 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.830 ; -0.830 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.467 ; -0.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.207 ; -0.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -1.015 ; -1.015 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.342 ; -0.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.013  ; 0.013  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.374 ; -0.374 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.919 ; -0.919 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.048  ; 0.048  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.258 ; -0.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.200 ; -0.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.561 ; -0.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.209  ; 0.209  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.867 ; -0.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.575 ; -0.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.033 ; -0.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.258  ; 0.258  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.201  ; 1.201  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -3.269 ; -3.269 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -3.926 ; -3.926 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -4.050 ; -4.050 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -3.232 ; -3.232 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -2.681 ; -2.681 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -3.468 ; -3.468 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -4.355 ; -4.355 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.201  ; 1.201  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 15.849 ; 15.849 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 13.300 ; 13.300 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.698 ; 12.698 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 13.431 ; 13.431 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.832 ; 13.832 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.849 ; 15.849 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.713 ; 12.713 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 13.367 ; 13.367 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 12.626 ; 12.626 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 15.316 ; 15.316 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.841 ; 14.841 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.709 ; 12.709 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 13.029 ; 13.029 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.296 ; 14.296 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 13.851 ; 13.851 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 13.450 ; 13.450 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.577 ; 13.577 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.688 ; 13.688 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.279 ; 13.279 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 13.964 ; 13.964 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 12.540 ; 12.540 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 14.290 ; 14.290 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.541 ; 14.541 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.241 ; 13.241 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.245 ; 12.245 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.608 ; 13.608 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 13.760 ; 13.760 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.372 ; 22.372 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 21.225 ; 21.225 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.372 ; 22.372 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.200 ; 20.200 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.131 ; 20.131 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.978 ; 19.978 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.150 ; 20.150 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.378 ; 19.378 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.608 ; 18.608 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.916 ; 19.916 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 20.105 ; 20.105 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 18.042 ; 18.042 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 18.921 ; 18.921 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 18.616 ; 18.616 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 20.637 ; 20.637 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 19.246 ; 19.246 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 20.590 ; 20.590 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.086 ; 19.086 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.429 ; 20.429 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.592 ; 20.592 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 20.406 ; 20.406 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 18.389 ; 18.389 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 18.780 ; 18.780 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.717 ; 20.717 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.283 ; 17.283 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.529 ; 17.529 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 19.835 ; 19.835 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 20.367 ; 20.367 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.226 ; 19.226 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 20.587 ; 20.587 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 19.876 ; 19.876 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 18.725 ; 18.725 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.675 ; 20.675 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.663 ; 42.663 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.915 ; 24.915 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.414 ; 25.414 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 26.550 ; 26.550 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 26.900 ; 26.900 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.623 ; 26.623 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.426 ; 26.426 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 25.801 ; 25.801 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.378 ; 28.378 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.349 ; 31.349 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 30.634 ; 30.634 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.628 ; 30.628 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 30.085 ; 30.085 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 32.514 ; 32.514 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 31.172 ; 31.172 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.424 ; 32.424 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 32.988 ; 32.988 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.847 ; 33.847 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.069 ; 34.069 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.812 ; 35.812 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.437 ; 35.437 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.770 ; 35.770 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.680 ; 36.680 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.353 ; 36.353 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 36.971 ; 36.971 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.882 ; 37.882 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.049 ; 39.049 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.104 ; 39.104 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.609 ; 39.609 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.931 ; 40.931 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.663 ; 42.663 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.044 ; 41.044 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.219 ; 41.219 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.212 ; 22.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.005 ; 18.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.028 ; 18.028 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.888 ; 19.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.458 ; 18.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.618 ; 19.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.623 ; 20.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 21.294 ; 21.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 20.877 ; 20.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 18.051 ; 18.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 17.652 ; 17.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 22.071 ; 22.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 21.344 ; 21.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 17.584 ; 17.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 19.314 ; 19.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 21.922 ; 21.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 21.632 ; 21.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 18.390 ; 18.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.507 ; 20.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 21.842 ; 21.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.358 ; 20.358 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.761 ; 20.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.350 ; 21.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.086 ; 20.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 22.212 ; 22.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.351 ; 21.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.809 ; 20.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.885 ; 20.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.689 ; 19.689 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.716 ; 21.716 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 20.201 ; 20.201 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.826 ; 17.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.046 ; 16.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.989 ; 14.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.826 ; 17.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.970 ; 15.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.670 ; 14.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.867 ; 16.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.361 ; 15.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.013 ; 15.013 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 14.540 ; 14.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 14.212 ; 14.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 16.543 ; 16.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.773 ; 15.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.956 ; 15.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.964 ; 14.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.409 ; 16.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.386 ; 15.386 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.672 ; 15.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.055 ; 15.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 16.150 ; 16.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 16.554 ; 16.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.651 ; 15.651 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.207 ; 16.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.458 ; 15.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.464 ; 15.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 16.141 ; 16.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.935 ; 15.935 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.418 ; 15.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.355 ; 15.355 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.264  ; 7.264  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.240 ; 12.240 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.240 ; 12.240 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.067 ; 10.067 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.954 ; 10.954 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.413 ; 10.413 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.884 ; 10.884 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 11.861 ; 11.861 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.400 ; 11.400 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.892 ; 10.892 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.882 ; 12.882 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.882 ; 12.882 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.163 ; 16.163 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.915 ; 13.915 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.536 ; 15.536 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.615 ; 13.615 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.272 ; 14.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.658 ; 13.658 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.694 ; 15.694 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.636 ; 13.636 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.471 ; 15.471 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.992 ; 13.992 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.818 ; 15.818 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 16.152 ; 16.152 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.489 ; 14.489 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.469 ; 15.469 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 14.678 ; 14.678 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.974 ; 14.974 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.017 ; 15.017 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.470 ; 14.470 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.475 ; 15.475 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.878 ; 15.878 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 16.163 ; 16.163 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.788 ; 14.788 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.794 ; 14.794 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.036 ; 15.036 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 23.123 ; 23.123 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 21.329 ; 21.329 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.042 ; 22.042 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.222 ; 20.222 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.797 ; 20.797 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.868 ; 19.868 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.573 ; 20.573 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 20.161 ; 20.161 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.198 ; 19.198 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 20.783 ; 20.783 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 20.731 ; 20.731 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.922 ; 19.922 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.704 ; 20.704 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.376 ; 20.376 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 23.123 ; 23.123 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 21.474 ; 21.474 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 22.079 ; 22.079 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 20.791 ; 20.791 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 22.352 ; 22.352 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 22.575 ; 22.575 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.247 ; 22.247 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.860 ; 20.860 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.596 ; 21.596 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.741 ; 20.741 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.524 ; 20.524 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 20.357 ; 20.357 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 22.539 ; 22.539 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 21.261 ; 21.261 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 21.397 ; 21.397 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 22.820 ; 22.820 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.555 ; 21.555 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 20.962 ; 20.962 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 22.962 ; 22.962 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.844 ; 42.844 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 25.019 ; 25.019 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.483 ; 25.483 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 26.654 ; 26.654 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.081 ; 27.081 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.804 ; 26.804 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.607 ; 26.607 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 25.982 ; 25.982 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.559 ; 28.559 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.530 ; 31.530 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 30.815 ; 30.815 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.809 ; 30.809 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 30.266 ; 30.266 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 32.695 ; 32.695 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 31.353 ; 31.353 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.605 ; 32.605 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.169 ; 33.169 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.028 ; 34.028 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.250 ; 34.250 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.993 ; 35.993 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.618 ; 35.618 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.951 ; 35.951 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.861 ; 36.861 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.534 ; 36.534 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.152 ; 37.152 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.063 ; 38.063 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.230 ; 39.230 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.285 ; 39.285 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.790 ; 39.790 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 41.112 ; 41.112 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.844 ; 42.844 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.225 ; 41.225 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.400 ; 41.400 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.514 ; 15.514 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.940 ; 13.940 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.928 ; 12.928 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.499 ; 13.499 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.164 ; 13.164 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.277 ; 13.277 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 13.249 ; 13.249 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.535 ; 14.535 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.082 ; 15.082 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.385 ; 13.385 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.555 ; 14.555 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.493 ; 14.493 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.683 ; 14.683 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.802 ; 14.802 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.013 ; 15.013 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.219 ; 14.219 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.498 ; 12.498 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.581 ; 13.581 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 14.245 ; 14.245 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 15.053 ; 15.053 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.573 ; 13.573 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.313 ; 14.313 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.410 ; 13.410 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.100 ; 13.100 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.922 ; 13.922 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.299 ; 12.299 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.033 ; 13.033 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.874 ; 12.874 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.316 ; 13.316 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.756 ; 13.756 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.666 ; 13.666 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.514 ; 15.514 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.666 ; 14.666 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.841 ; 14.841 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.092 ; 13.092 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.492 ; 16.492 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.884 ; 13.884 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.767 ; 13.767 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.792 ; 13.792 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.909 ; 15.909 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 16.172 ; 16.172 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.711 ; 15.711 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 15.850 ; 15.850 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 16.147 ; 16.147 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.492 ; 16.492 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 12.245 ; 12.245 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 13.300 ; 13.300 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.698 ; 12.698 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 13.431 ; 13.431 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.832 ; 13.832 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.849 ; 15.849 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.713 ; 12.713 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 13.367 ; 13.367 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 12.626 ; 12.626 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 15.316 ; 15.316 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.841 ; 14.841 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.709 ; 12.709 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 13.029 ; 13.029 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.296 ; 14.296 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 13.851 ; 13.851 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 13.450 ; 13.450 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.577 ; 13.577 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.688 ; 13.688 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.279 ; 13.279 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 13.964 ; 13.964 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 12.540 ; 12.540 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 14.290 ; 14.290 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.541 ; 14.541 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.241 ; 13.241 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.245 ; 12.245 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.608 ; 13.608 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 13.760 ; 13.760 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 11.274 ; 11.274 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 13.352 ; 13.352 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 14.003 ; 14.003 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 13.612 ; 13.612 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 13.202 ; 13.202 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 14.193 ; 14.193 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 14.743 ; 14.743 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 12.201 ; 12.201 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 11.274 ; 11.274 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 15.045 ; 15.045 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 14.593 ; 14.593 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 14.526 ; 14.526 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 15.308 ; 15.308 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 14.980 ; 14.980 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 16.922 ; 16.922 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 15.902 ; 15.902 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 16.683 ; 16.683 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 15.356 ; 15.356 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 16.780 ; 16.780 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 16.875 ; 16.875 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 16.747 ; 16.747 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 14.092 ; 14.092 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 14.483 ; 14.483 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 15.210 ; 15.210 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 14.466 ; 14.466 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 16.940 ; 16.940 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 15.865 ; 15.865 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 15.407 ; 15.407 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 16.880 ; 16.880 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 14.535 ; 14.535 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 14.657 ; 14.657 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 16.967 ; 16.967 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.370 ; 14.370 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.862 ; 15.862 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.040 ; 16.040 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.316 ; 16.316 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.237 ; 16.237 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.877 ; 17.877 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 15.285 ; 15.285 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 14.370 ; 14.370 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 17.137 ; 17.137 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 17.752 ; 17.752 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.495 ; 17.495 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 16.789 ; 16.789 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 19.169 ; 19.169 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 16.792 ; 16.792 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 16.415 ; 16.415 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 16.657 ; 16.657 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 17.466 ; 17.466 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 17.270 ; 17.270 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 18.809 ; 18.809 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 17.726 ; 17.726 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.325 ; 17.325 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 17.018 ; 17.018 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 17.928 ; 17.928 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.313 ; 17.313 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 17.224 ; 17.224 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 16.746 ; 16.746 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 16.776 ; 16.776 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.084 ; 17.084 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 18.110 ; 18.110 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 18.366 ; 18.366 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 16.033 ; 16.033 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 16.343 ; 16.343 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 17.584 ; 17.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.005 ; 18.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.028 ; 18.028 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.888 ; 19.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.458 ; 18.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.618 ; 19.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.623 ; 20.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 21.294 ; 21.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 20.877 ; 20.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 18.051 ; 18.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 17.652 ; 17.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 22.071 ; 22.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 21.344 ; 21.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 17.584 ; 17.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 19.314 ; 19.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 21.922 ; 21.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 21.632 ; 21.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 18.390 ; 18.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.507 ; 20.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 21.842 ; 21.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.358 ; 20.358 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.761 ; 20.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.350 ; 21.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.086 ; 20.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 22.212 ; 22.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.351 ; 21.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.809 ; 20.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.885 ; 20.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.689 ; 19.689 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.716 ; 21.716 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 20.201 ; 20.201 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 14.212 ; 14.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.046 ; 16.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.989 ; 14.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.826 ; 17.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.970 ; 15.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.670 ; 14.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.867 ; 16.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.361 ; 15.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.013 ; 15.013 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 14.540 ; 14.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 14.212 ; 14.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 16.543 ; 16.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.773 ; 15.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.956 ; 15.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.964 ; 14.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.409 ; 16.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.386 ; 15.386 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.672 ; 15.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.055 ; 15.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 16.150 ; 16.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 16.554 ; 16.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.651 ; 15.651 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.207 ; 16.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.458 ; 15.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.464 ; 15.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 16.141 ; 16.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.935 ; 15.935 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.418 ; 15.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.355 ; 15.355 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.264  ; 7.264  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 10.067 ; 10.067 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.240 ; 12.240 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.067 ; 10.067 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.954 ; 10.954 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.413 ; 10.413 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.884 ; 10.884 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 11.861 ; 11.861 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.400 ; 11.400 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.892 ; 10.892 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.641 ; 12.641 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.641 ; 12.641 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.915 ; 13.915 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.536 ; 15.536 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.615 ; 13.615 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.272 ; 14.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.658 ; 13.658 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.694 ; 15.694 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.636 ; 13.636 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.471 ; 15.471 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.992 ; 13.992 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.818 ; 15.818 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 16.152 ; 16.152 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.489 ; 14.489 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.469 ; 15.469 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 14.678 ; 14.678 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.974 ; 14.974 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.017 ; 15.017 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.470 ; 14.470 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.475 ; 15.475 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.878 ; 15.878 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 16.163 ; 16.163 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.788 ; 14.788 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.794 ; 14.794 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.036 ; 15.036 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 16.477 ; 16.477 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 18.238 ; 18.238 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 18.699 ; 18.699 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.143 ; 18.143 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 17.568 ; 17.568 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 17.400 ; 17.400 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 18.244 ; 18.244 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 17.679 ; 17.679 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 16.617 ; 16.617 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 18.106 ; 18.106 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 17.928 ; 17.928 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 16.686 ; 16.686 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 17.800 ; 17.800 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 16.968 ; 16.968 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.663 ; 19.663 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 17.861 ; 17.861 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 18.538 ; 18.538 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 17.849 ; 17.849 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 18.769 ; 18.769 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 18.349 ; 18.349 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.344 ; 19.344 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 17.177 ; 17.177 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 18.161 ; 18.161 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 17.199 ; 17.199 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 16.781 ; 16.781 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.563 ; 17.563 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 18.679 ; 18.679 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 18.473 ; 18.473 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 18.058 ; 18.058 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 18.632 ; 18.632 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 17.617 ; 17.617 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 16.477 ; 16.477 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 19.268 ; 19.268 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 15.264 ; 15.264 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 16.280 ; 16.280 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.549 ; 16.549 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.458 ; 16.458 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.998 ; 16.998 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 16.686 ; 16.686 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 16.213 ; 16.213 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 15.264 ; 15.264 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 15.635 ; 15.635 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 18.501 ; 18.501 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 18.569 ; 18.569 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.537 ; 17.537 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 16.989 ; 16.989 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 18.454 ; 18.454 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 17.551 ; 17.551 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 16.960 ; 16.960 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 18.057 ; 18.057 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 18.379 ; 18.379 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 17.646 ; 17.646 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 18.456 ; 18.456 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 16.950 ; 16.950 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 16.775 ; 16.775 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 16.600 ; 16.600 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 16.202 ; 16.202 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 16.384 ; 16.384 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 17.113 ; 17.113 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 16.724 ; 16.724 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 17.651 ; 17.651 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.586 ; 17.586 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 16.999 ; 16.999 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 17.624 ; 17.624 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 15.637 ; 15.637 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 16.605 ; 16.605 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 12.299 ; 12.299 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.940 ; 13.940 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.928 ; 12.928 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.499 ; 13.499 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.164 ; 13.164 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.277 ; 13.277 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 13.249 ; 13.249 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.535 ; 14.535 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.082 ; 15.082 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.385 ; 13.385 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.555 ; 14.555 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.493 ; 14.493 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.683 ; 14.683 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.802 ; 14.802 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.013 ; 15.013 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.219 ; 14.219 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.498 ; 12.498 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.581 ; 13.581 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 14.245 ; 14.245 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 15.053 ; 15.053 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.573 ; 13.573 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.313 ; 14.313 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.410 ; 13.410 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.100 ; 13.100 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.922 ; 13.922 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.299 ; 12.299 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.033 ; 13.033 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.874 ; 12.874 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.316 ; 13.316 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.756 ; 13.756 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.666 ; 13.666 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.514 ; 15.514 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.666 ; 14.666 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.841 ; 14.841 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.092 ; 13.092 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 8.706  ; 8.706  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 8.745  ; 8.745  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.706  ; 8.706  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 8.718  ; 8.718  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 10.150 ; 10.150 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 10.417 ; 10.417 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 9.955  ; 9.955  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 10.098 ; 10.098 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.394 ; 10.394 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 15.554 ; 15.554 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.347 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.582 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.782 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.782 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.741 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.762 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 18.314 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 16.347 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.552 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 17.552 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.294 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 19.229 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.978 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 19.252 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 19.209 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 19.302 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.902 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.968 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 19.302 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 19.229 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 19.282 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 17.060 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.580 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 19.252 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 18.555 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 19.282 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.759 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 19.282 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.565 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 18.902 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.565 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.590 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.749 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 15.810 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.045 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.245 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.245 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.204 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.225 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.777 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.810 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.015 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 17.015 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 17.757 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 18.692 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.441 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 18.715 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 18.672 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.765 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.365 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.431 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 18.765 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 18.692 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 18.745 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 16.523 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.043 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 18.715 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 18.018 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 18.745 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.222 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 18.745 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.028 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 18.365 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.028 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.053 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.212 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.347    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.582    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.782    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.782    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.741    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.762    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 18.314    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 16.347    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.552    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 17.552    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.294    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 19.229    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.978    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 19.252    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 19.209    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 19.302    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.902    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.968    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 19.302    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 19.229    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 19.282    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 17.060    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.580    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 19.252    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 18.555    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 19.282    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.759    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 19.282    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.565    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 18.902    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.565    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.590    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.749    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 15.810    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.045    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.245    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.245    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.204    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.225    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.777    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.810    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.015    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 17.015    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 17.757    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 18.692    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.441    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 18.715    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 18.672    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.765    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.365    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.431    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 18.765    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 18.692    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 18.745    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 16.523    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.043    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 18.715    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 18.018    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 18.745    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.222    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 18.745    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.028    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 18.365    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.028    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.053    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.212    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.303 ; -1818.817     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.975 ; -28.807       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -10.303 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 10.767     ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.468  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.932      ;
; -9.359  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.465     ; 8.924      ;
; -9.194  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.668     ; 8.556      ;
; -9.182  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.668     ; 8.544      ;
; -9.129  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.667     ; 8.492      ;
; -9.109  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.623     ; 8.516      ;
; -9.076  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.668     ; 8.438      ;
; -9.055  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.471     ; 8.614      ;
; -9.025  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.491     ; 8.564      ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.990  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.467     ;
; -8.967  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.557     ; 8.440      ;
; -8.958  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.560     ; 8.428      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.895  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.066     ; 9.359      ;
; -8.879  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.624     ; 8.285      ;
; -8.851  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.674     ; 8.207      ;
; -8.847  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.624     ; 8.253      ;
; -8.818  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.560     ; 8.288      ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.800  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 0.947      ; 10.277     ;
; -8.784  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.624     ; 8.190      ;
; -8.762  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.738     ; 8.054      ;
; -8.746  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.653     ; 8.123      ;
; -8.731  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.598     ; 8.163      ;
; -8.726  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.738     ; 8.018      ;
; -8.725  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.530     ; 8.225      ;
; -8.710  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.738     ; 8.002      ;
; -8.707  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.533     ; 8.204      ;
; -8.656  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.557     ; 8.129      ;
; -8.648  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.533     ; 8.145      ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.631  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.626     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.617  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 1.465      ; 10.612     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 1.409      ; 10.545     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.492      ; 10.628     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 1.409      ; 10.545     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 1.409      ; 10.545     ;
; -8.606  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.500        ; 1.409      ; 10.545     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.975 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.935      ; 1.108      ;
; -1.527 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.933      ; 1.554      ;
; -1.481 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 1.601      ;
; -1.424 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.157      ;
; -1.323 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.258      ;
; -1.270 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.311      ;
; -1.247 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 1.832      ;
; -1.207 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.412      ; 1.353      ;
; -1.197 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.938      ; 1.889      ;
; -1.196 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.930      ; 1.882      ;
; -1.121 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.460      ;
; -1.091 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 1.991      ;
; -1.082 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 2.000      ;
; -1.065 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.516      ;
; -1.065 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.015      ;
; -1.053 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.528      ;
; -1.039 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.040      ;
; -1.025 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.055      ;
; -1.020 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.413      ; 1.541      ;
; -1.018 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.411      ; 1.541      ;
; -1.018 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 2.064      ;
; -0.978 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.930      ; 2.100      ;
; -0.956 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.411      ; 1.603      ;
; -0.939 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.935      ; 2.144      ;
; -0.938 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.410      ; 1.620      ;
; -0.938 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.912      ; 2.122      ;
; -0.925 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.938      ; 2.161      ;
; -0.903 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.678      ;
; -0.900 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.418      ; 1.666      ;
; -0.882 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.935      ; 2.201      ;
; -0.879 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.699      ;
; -0.876 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.203      ;
; -0.870 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.411      ; 1.689      ;
; -0.836 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.225      ;
; -0.834 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.930      ; 2.244      ;
; -0.831 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.746      ;
; -0.828 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.411      ; 1.731      ;
; -0.822 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.257      ;
; -0.813 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.412      ; 1.747      ;
; -0.802 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.912      ; 2.258      ;
; -0.800 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.777      ;
; -0.799 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.436      ; 1.785      ;
; -0.793 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.287      ;
; -0.758 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.322      ;
; -0.756 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.825      ;
; -0.742 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.908      ; 2.314      ;
; -0.734 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst3                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.843      ;
; -0.723 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.410      ; 1.835      ;
; -0.717 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.905      ; 2.336      ;
; -0.711 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 2.371      ;
; -0.710 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.412      ; 1.850      ;
; -0.690 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.436      ; 1.894      ;
; -0.688 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.935      ; 2.395      ;
; -0.687 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.392      ;
; -0.682 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst2                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.895      ;
; -0.678 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.433      ; 1.903      ;
; -0.668 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.909      ;
; -0.667 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.911      ;
; -0.655 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.425      ;
; -0.653 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.408      ;
; -0.641 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.936      ;
; -0.635 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.445      ;
; -0.623 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 1.955      ;
; -0.612 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.425      ; 1.961      ;
; -0.609 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.452      ;
; -0.606 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.934      ; 2.476      ;
; -0.594 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.415      ; 1.969      ;
; -0.587 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst                                                   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.451      ; 2.012      ;
; -0.579 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 1.998      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.570 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 3.387      ; 2.465      ;
; -0.562 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.928      ; 2.514      ;
; -0.559 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 2.018      ;
; -0.545 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 2.032      ;
; -0.540 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 2.037      ;
; -0.538 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 2.040      ;
; -0.524 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.555      ;
; -0.522 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.928      ; 2.554      ;
; -0.520 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.941      ; 2.569      ;
; -0.515 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.930      ; 2.563      ;
; -0.513 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 2.065      ;
; -0.511 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 2.067      ;
; -0.507 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 2.411      ; 2.052      ;
; -0.507 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.425      ; 2.066      ;
; -0.503 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.913      ; 2.558      ;
; -0.503 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.931      ; 2.576      ;
; -0.502 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.413      ; 2.059      ;
; -0.498 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 2.429      ; 2.079      ;
; -0.496 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.418      ; 2.070      ;
; -0.493 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.932      ; 2.587      ;
; -0.491 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.451      ; 2.108      ;
; -0.485 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 2.430      ; 2.093      ;
; -0.484 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 2.926      ; 2.590      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.921  ; 0.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.648  ; 0.648  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.442  ; 0.442  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.698  ; 0.698  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.501  ; 0.501  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.461  ; 0.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.711  ; 0.711  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.708  ; 0.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.581  ; 0.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.795  ; 0.795  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.711  ; 0.711  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.645  ; 0.645  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.427  ; 0.427  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.386  ; 0.386  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.748  ; 0.748  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.849  ; 0.849  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.737  ; 0.737  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.646  ; 0.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.921  ; 0.921  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.680  ; 0.680  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.572  ; 0.572  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.743  ; 0.743  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.865  ; 0.865  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.541  ; 0.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.658  ; 0.658  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.618  ; 0.618  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.764  ; 0.764  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.502  ; 0.502  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.838  ; 0.838  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.708  ; 0.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.764  ; 0.764  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.513  ; 0.513  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.465  ; 0.465  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.021  ; 2.021  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.712  ; 1.712  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.972  ; 1.972  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.957  ; 1.957  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.711  ; 1.711  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.684  ; 1.684  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.939  ; 1.939  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.021  ; 2.021  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.676 ; -0.676 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.268 ; -0.268 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.530 ; -0.530 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.324 ; -0.324 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.580 ; -0.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.383 ; -0.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.343 ; -0.343 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.593 ; -0.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.590 ; -0.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.463 ; -0.463 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.677 ; -0.677 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.593 ; -0.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.527 ; -0.527 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.309 ; -0.309 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.268 ; -0.268 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.630 ; -0.630 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.731 ; -0.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.619 ; -0.619 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.528 ; -0.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.803 ; -0.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.562 ; -0.562 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.454 ; -0.454 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.625 ; -0.625 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.747 ; -0.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.423 ; -0.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.540 ; -0.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.500 ; -0.500 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.646 ; -0.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.384 ; -0.384 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.590 ; -0.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.646 ; -0.646 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.395 ; -0.395 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.347 ; -0.347 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 0.801  ; 0.801  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.496 ; -1.496 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.751 ; -1.751 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.837 ; -1.837 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.491 ; -1.491 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.283 ; -1.283 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.576 ; -1.576 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.902 ; -1.902 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 0.801  ; 0.801  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 6.201  ; 6.201  ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.686  ; 5.686  ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.221  ; 5.221  ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.085  ; 5.085  ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.342  ; 5.342  ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.153  ; 5.153  ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.276  ; 5.276  ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.201  ; 6.201  ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.021  ; 5.021  ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.305  ; 5.305  ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.261  ; 5.261  ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 4.969  ; 4.969  ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.827  ; 5.827  ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.066  ; 5.066  ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.699  ; 5.699  ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.052  ; 5.052  ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.211  ; 5.211  ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.510  ; 5.510  ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.291  ; 5.291  ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.436  ; 5.436  ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 5.301  ; 5.301  ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.355  ; 5.355  ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.188  ; 5.188  ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.067  ; 5.067  ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.554  ; 5.554  ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 4.920  ; 4.920  ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.711  ; 5.711  ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.586  ; 5.586  ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.044  ; 5.044  ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.717  ; 5.717  ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 4.867  ; 4.867  ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.381  ; 5.381  ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.376  ; 5.376  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.017  ; 8.017  ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.748  ; 7.748  ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 8.017  ; 8.017  ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.502  ; 7.502  ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.298  ; 7.298  ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.263  ; 7.263  ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.301  ; 7.301  ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.118  ; 7.118  ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.898  ; 6.898  ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.273  ; 7.273  ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.343  ; 7.343  ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.745  ; 6.745  ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.903  ; 6.903  ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.010  ; 7.010  ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.488  ; 7.488  ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.167  ; 7.167  ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.558  ; 7.558  ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.914  ; 6.914  ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.373  ; 7.373  ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.776  ; 7.776  ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.403  ; 7.403  ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.883  ; 6.883  ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 6.792  ; 6.792  ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.672  ; 7.672  ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.453  ; 6.453  ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.551  ; 6.551  ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.098  ; 7.098  ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.482  ; 7.482  ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 6.958  ; 6.958  ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.478  ; 7.478  ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.152  ; 7.152  ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.814  ; 6.814  ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.447  ; 7.447  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 13.956 ; 13.956 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.957  ; 8.957  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.057  ; 9.057  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.350  ; 9.350  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.437  ; 9.437  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.367  ; 9.367  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.071  ; 9.071  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.824  ; 9.824  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.590 ; 10.590 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.593 ; 10.593 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.629 ; 10.629 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.268 ; 10.268 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.096 ; 11.096 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.594 ; 10.594 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.930 ; 10.930 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.075 ; 11.075 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.349 ; 11.349 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.395 ; 11.395 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.264 ; 12.264 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.864 ; 11.864 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.838 ; 11.838 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.121 ; 12.121 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.058 ; 12.058 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.198 ; 12.198 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.540 ; 12.540 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.896 ; 12.896 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.948 ; 12.948 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.318 ; 13.318 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.956 ; 13.956 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.399 ; 13.399 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.421 ; 13.421 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.233  ; 8.233  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 6.879  ; 6.879  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 6.902  ; 6.902  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.612  ; 7.612  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.987  ; 6.987  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.479  ; 7.479  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.763  ; 7.763  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.922  ; 7.922  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.892  ; 7.892  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 6.867  ; 6.867  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.750  ; 6.750  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.223  ; 8.223  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.831  ; 7.831  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.687  ; 6.687  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.260  ; 7.260  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.184  ; 8.184  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.233  ; 8.233  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.953  ; 6.953  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.685  ; 7.685  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 8.052  ; 8.052  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.598  ; 7.598  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.739  ; 7.739  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.665  ; 7.665  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.837  ; 7.837  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.603  ; 7.603  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.159  ; 8.159  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.943  ; 7.943  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.610  ; 7.610  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.657  ; 7.657  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.367  ; 7.367  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.616  ; 7.616  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.116  ; 8.116  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.549  ; 7.549  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.626  ; 6.626  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.161  ; 6.161  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.855  ; 5.855  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.626  ; 6.626  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.179  ; 6.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.719  ; 5.719  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.486  ; 6.486  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.964  ; 5.964  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.874  ; 5.874  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.633  ; 5.633  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.546  ; 5.546  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.775  ; 5.775  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.476  ; 6.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.955  ; 5.955  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.330  ; 6.330  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.776  ; 5.776  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.387  ; 6.387  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.899  ; 5.899  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.144  ; 6.144  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.748  ; 5.748  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.804  ; 5.804  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.898  ; 5.898  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.145  ; 6.145  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.472  ; 6.472  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.116  ; 6.116  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.305  ; 6.305  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.996  ; 5.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.985  ; 5.985  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.209  ; 6.209  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.244  ; 6.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.943  ; 5.943  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.871  ; 5.871  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.818  ; 5.818  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.307  ; 3.307  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.962  ; 4.962  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.962  ; 4.962  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.247  ; 4.247  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.535  ; 4.535  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.325  ; 4.325  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.563  ; 4.563  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.811  ; 4.811  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.737  ; 4.737  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.493  ; 4.493  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.958  ; 4.958  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.958  ; 4.958  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.333  ; 6.333  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.157  ; 5.157  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.597  ; 5.597  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.192  ; 6.192  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.509  ; 5.509  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.611  ; 5.611  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.534  ; 5.534  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 6.131  ; 6.131  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.525  ; 5.525  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.152  ; 6.152  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.731  ; 5.731  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.638  ; 5.638  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.153  ; 6.153  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 6.333  ; 6.333  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.849  ; 5.849  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.758  ; 5.758  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.913  ; 5.913  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.705  ; 5.705  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.804  ; 5.804  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.857  ; 5.857  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.892  ; 5.892  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.730  ; 5.730  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.831  ; 5.831  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.548  ; 5.548  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.909  ; 5.909  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.844  ; 5.844  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.272  ; 6.272  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.254  ; 6.254  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.916  ; 5.916  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.946  ; 5.946  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.954  ; 5.954  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.762  ; 5.762  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.823  ; 5.823  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.945  ; 8.945  ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 8.146  ; 8.146  ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 8.438  ; 8.438  ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 8.076  ; 8.076  ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 8.025  ; 8.025  ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.778  ; 7.778  ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.923  ; 7.923  ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.906  ; 7.906  ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.583  ; 7.583  ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.990  ; 7.990  ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.984  ; 7.984  ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.871  ; 7.871  ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.941  ; 7.941  ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 8.007  ; 8.007  ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 8.883  ; 8.883  ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 8.312  ; 8.312  ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 8.531  ; 8.531  ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.968  ; 7.968  ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 8.439  ; 8.439  ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 8.945  ; 8.945  ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 8.535  ; 8.535  ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 8.286  ; 8.286  ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 8.243  ; 8.243  ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 8.255  ; 8.255  ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.932  ; 7.932  ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 8.017  ; 8.017  ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 8.532  ; 8.532  ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.284  ; 8.284  ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 8.115  ; 8.115  ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 8.667  ; 8.667  ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 8.202  ; 8.202  ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 8.124  ; 8.124  ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 8.697  ; 8.697  ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.400 ; 14.400 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.355  ; 9.355  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.455  ; 9.455  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.782  ; 9.782  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.794  ; 9.794  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.881  ; 9.881  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.811  ; 9.811  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.515  ; 9.515  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.268 ; 10.268 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.034 ; 11.034 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 11.037 ; 11.037 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 11.073 ; 11.073 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.712 ; 10.712 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.540 ; 11.540 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.038 ; 11.038 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.374 ; 11.374 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.519 ; 11.519 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.793 ; 11.793 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.839 ; 11.839 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.708 ; 12.708 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.308 ; 12.308 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.282 ; 12.282 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.565 ; 12.565 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.502 ; 12.502 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.642 ; 12.642 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.984 ; 12.984 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.340 ; 13.340 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.324 ; 13.324 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.392 ; 13.392 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.762 ; 13.762 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.400 ; 14.400 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.843 ; 13.843 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.865 ; 13.865 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.593  ; 6.593  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.127  ; 6.127  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.695  ; 5.695  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.982  ; 5.982  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.065  ; 6.065  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.765  ; 5.765  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.821  ; 5.821  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.861  ; 5.861  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.846  ; 5.846  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.202  ; 6.202  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.576  ; 5.576  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.123  ; 6.123  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.994  ; 5.994  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.961  ; 5.961  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.079  ; 6.079  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.034  ; 6.034  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.151  ; 6.151  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.118  ; 6.118  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.693  ; 5.693  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.024  ; 6.024  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.198  ; 6.198  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.447  ; 6.447  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.022  ; 6.022  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.237  ; 6.237  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.933  ; 5.933  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.863  ; 5.863  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.116  ; 6.116  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.472  ; 5.472  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.775  ; 5.775  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.697  ; 5.697  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.825  ; 5.825  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.006  ; 6.006  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.981  ; 5.981  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.593  ; 6.593  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.281  ; 6.281  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.273  ; 6.273  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.905  ; 5.905  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.731  ; 6.731  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 5.942  ; 5.942  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.910  ; 5.910  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 5.931  ; 5.931  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.533  ; 6.533  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.591  ; 6.591  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.496  ; 6.496  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.501  ; 6.501  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.577  ; 6.577  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.731  ; 6.731  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.221 ; 5.221 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.085 ; 5.085 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.276 ; 5.276 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.201 ; 6.201 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.021 ; 5.021 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.305 ; 5.305 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.052 ; 5.052 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.211 ; 5.211 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.067 ; 5.067 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.554 ; 5.554 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.586 ; 5.586 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.717 ; 5.717 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.381 ; 5.381 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.376 ; 5.376 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.666 ; 4.666 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.449 ; 5.449 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.145 ; 5.145 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 4.960 ; 4.960 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.666 ; 4.666 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 5.679 ; 5.679 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.533 ; 5.533 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.661 ; 5.661 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.291 ; 6.291 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.688 ; 5.688 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.551 ; 6.551 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.236 ; 6.236 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 6.004 ; 6.004 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.096 ; 6.096 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.576 ; 6.576 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.888 ; 5.888 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.638 ; 6.638 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.672 ; 6.672 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.992 ; 6.992 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.210 ; 6.210 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.163 ; 6.163 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.181 ; 6.181 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.485 ; 6.485 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.378 ; 6.378 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.094 ; 7.094 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.328 ; 6.328 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.547 ; 6.547 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.397 ; 6.397 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.455 ; 6.455 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.307 ; 6.307 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.332 ; 6.332 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.320 ; 6.320 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.687 ; 6.687 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 6.879 ; 6.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 6.902 ; 6.902 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.612 ; 7.612 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.479 ; 7.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.763 ; 7.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.922 ; 7.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.892 ; 7.892 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 6.867 ; 6.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.223 ; 8.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.831 ; 7.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.687 ; 6.687 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.260 ; 7.260 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.184 ; 8.184 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.233 ; 8.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.953 ; 6.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.685 ; 7.685 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 8.052 ; 8.052 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.598 ; 7.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.739 ; 7.739 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.665 ; 7.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.837 ; 7.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.603 ; 7.603 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.159 ; 8.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.943 ; 7.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.610 ; 7.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.657 ; 7.657 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.367 ; 7.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.616 ; 7.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.116 ; 8.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.549 ; 7.549 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.161 ; 6.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.855 ; 5.855 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.719 ; 5.719 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.486 ; 6.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.775 ; 5.775 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.476 ; 6.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.776 ; 5.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.387 ; 6.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.899 ; 5.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.144 ; 6.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.804 ; 5.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.145 ; 6.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.472 ; 6.472 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.116 ; 6.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.305 ; 6.305 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.996 ; 5.996 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.985 ; 5.985 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.209 ; 6.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.244 ; 6.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.871 ; 5.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.307 ; 3.307 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.247 ; 4.247 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.962 ; 4.962 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.247 ; 4.247 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.535 ; 4.535 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.563 ; 4.563 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.811 ; 4.811 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.493 ; 4.493 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.875 ; 4.875 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.875 ; 4.875 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.157 ; 5.157 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.157 ; 5.157 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.192 ; 6.192 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 6.131 ; 6.131 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.152 ; 6.152 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 6.333 ; 6.333 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.849 ; 5.849 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.913 ; 5.913 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.804 ; 5.804 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.892 ; 5.892 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.831 ; 5.831 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.548 ; 5.548 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.272 ; 6.272 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.254 ; 6.254 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.916 ; 5.916 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.946 ; 5.946 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.760 ; 6.760 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.249 ; 7.249 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.449 ; 7.449 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.416 ; 7.416 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.061 ; 7.061 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.064 ; 7.064 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.254 ; 7.254 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.842 ; 6.842 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.258 ; 7.258 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.166 ; 7.166 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.840 ; 6.840 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.046 ; 7.046 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.950 ; 6.950 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.765 ; 7.765 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.225 ; 7.225 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.439 ; 7.439 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.048 ; 7.048 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.388 ; 7.388 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.607 ; 7.607 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.641 ; 7.641 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.130 ; 7.130 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.189 ; 7.189 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.137 ; 7.137 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.818 ; 6.818 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.165 ; 7.165 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.425 ; 7.425 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.434 ; 7.434 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.161 ; 7.161 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.446 ; 7.446 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.023 ; 7.023 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.760 ; 6.760 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.572 ; 7.572 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.457 ; 6.457 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.898 ; 6.898 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.970 ; 6.970 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.833 ; 6.833 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.946 ; 6.946 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.793 ; 6.793 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.457 ; 6.457 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.581 ; 6.581 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.312 ; 7.312 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.640 ; 7.640 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.336 ; 7.336 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.969 ; 6.969 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.511 ; 7.511 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.141 ; 7.141 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.979 ; 6.979 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.347 ; 7.347 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.254 ; 7.254 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.760 ; 7.760 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.099 ; 7.099 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.906 ; 6.906 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.854 ; 6.854 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.861 ; 6.861 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.160 ; 7.160 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.957 ; 6.957 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.334 ; 7.334 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.996 ; 6.996 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.274 ; 7.274 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.592 ; 6.592 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.854 ; 6.854 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.472 ; 5.472 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.127 ; 6.127 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.695 ; 5.695 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.982 ; 5.982 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.065 ; 6.065 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.765 ; 5.765 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.821 ; 5.821 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.861 ; 5.861 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.846 ; 5.846 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.202 ; 6.202 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.576 ; 5.576 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.123 ; 6.123 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.994 ; 5.994 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.961 ; 5.961 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.079 ; 6.079 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.034 ; 6.034 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.118 ; 6.118 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.693 ; 5.693 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.024 ; 6.024 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.447 ; 6.447 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.022 ; 6.022 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.933 ; 5.933 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.863 ; 5.863 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.116 ; 6.116 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.472 ; 5.472 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.775 ; 5.775 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.825 ; 5.825 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.593 ; 6.593 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.273 ; 6.273 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.905 ; 5.905 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.762 ; 3.762 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 3.768 ; 3.768 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 3.762 ; 3.762 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 3.775 ; 3.775 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.168 ; 4.168 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.229 ; 4.229 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.133 ; 4.133 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.141 ; 4.141 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.217 ; 4.217 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.479 ; 6.479 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.851 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.244 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.711 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.711 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.677 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.691 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.538 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.851 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.214 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.214 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.518 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.835 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.714 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.855 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.815 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.891 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.781 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.704 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 7.891 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.835 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.871 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.067 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.237 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.855 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.580 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.888 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.672 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.888 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.590 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.781 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.590 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.247 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.662 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.716 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.109 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.576 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.576 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.542 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.556 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.403 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.716 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.079 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.079 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.383 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.700 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.579 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.720 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.680 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.756 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.646 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.569 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 7.756 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.700 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.736 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.932 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.102 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.720 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.445 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.753 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.537 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.753 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.455 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.646 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.455 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.112 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.527 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.851     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.244     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.711     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.711     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.677     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.691     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.538     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.851     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.214     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.214     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.518     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.835     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.714     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.855     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.815     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.891     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.781     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.704     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 7.891     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.835     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.871     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.067     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.237     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.855     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.580     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.888     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.672     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.888     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.590     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.781     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.590     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.247     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.662     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.716     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.109     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.576     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.576     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.542     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.556     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.403     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.716     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.079     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.079     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.383     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.700     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.579     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.720     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.680     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.756     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.646     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.569     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 7.756     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.700     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.736     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.932     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.102     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 7.720     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 7.445     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.753     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.537     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.753     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.455     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.646     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.455     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.112     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.527     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -34.599   ; -5.686  ; N/A      ; N/A     ; -2.277              ;
;  CLOCK           ; -34.599   ; -5.686  ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -6121.385 ; -71.469 ; 0.0      ; 0.0     ; -636.313            ;
;  CLOCK           ; -6121.385 ; -71.469 ; N/A      ; N/A     ; -636.313            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.742  ; 0.742  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.442  ; 0.442  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.873  ; 0.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.501  ; 0.501  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.461  ; 0.461  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.908  ; 0.908  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.708  ; 0.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.581  ; 0.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.825  ; 0.825  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.711  ; 0.711  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.645  ; 0.645  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.427  ; 0.427  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.386  ; 0.386  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.919  ; 0.919  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.096  ; 1.096  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.737  ; 0.737  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.646  ; 0.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.281  ; 1.281  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.680  ; 0.680  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.572  ; 0.572  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.743  ; 0.743  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.185  ; 1.185  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.541  ; 0.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.658  ; 0.658  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.618  ; 0.618  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.827  ; 0.827  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.502  ; 0.502  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 1.133  ; 1.133  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.708  ; 0.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.841  ; 0.841  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.513  ; 0.513  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.465  ; 0.465  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 4.621  ; 4.621  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 3.910  ; 3.910  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 4.557  ; 4.557  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.318  ; 4.318  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.876  ; 3.876  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.825  ; 3.825  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.530  ; 4.530  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 4.621  ; 4.621  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.676 ; -0.676 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.434  ; 0.434  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.476 ; -0.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.195  ; 0.195  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.580 ; -0.580 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.117  ; 0.117  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.257  ; 0.257  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.593 ; -0.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.295 ; -0.295 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.115 ; -0.115 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.559 ; -0.559 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.289 ; -0.289 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.331  ; 0.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.434  ; 0.434  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.630 ; -0.630 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.731 ; -0.731 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.467 ; -0.467 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.207 ; -0.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.803 ; -0.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.342 ; -0.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.013  ; 0.013  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.374 ; -0.374 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.747 ; -0.747 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.048  ; 0.048  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.258 ; -0.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.200 ; -0.200 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.561 ; -0.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.209  ; 0.209  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.720 ; -0.720 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.422 ; -0.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.575 ; -0.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.033 ; -0.033 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.258  ; 0.258  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.201  ; 1.201  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.496 ; -1.496 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.751 ; -1.751 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.837 ; -1.837 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.491 ; -1.491 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.283 ; -1.283 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.576 ; -1.576 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.902 ; -1.902 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.201  ; 1.201  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 15.849 ; 15.849 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.502 ; 14.502 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 13.300 ; 13.300 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.698 ; 12.698 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 13.424 ; 13.424 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 13.431 ; 13.431 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.832 ; 13.832 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.849 ; 15.849 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.713 ; 12.713 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.809 ; 13.809 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 13.367 ; 13.367 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 12.626 ; 12.626 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 15.316 ; 15.316 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.841 ; 14.841 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 12.709 ; 12.709 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 13.029 ; 13.029 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.296 ; 14.296 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 13.851 ; 13.851 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 13.450 ; 13.450 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.577 ; 13.577 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.688 ; 13.688 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.279 ; 13.279 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 13.964 ; 13.964 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 12.540 ; 12.540 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 14.290 ; 14.290 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.541 ; 14.541 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.241 ; 13.241 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.245 ; 12.245 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.608 ; 13.608 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 13.760 ; 13.760 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.372 ; 22.372 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 21.225 ; 21.225 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.372 ; 22.372 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.200 ; 20.200 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.131 ; 20.131 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.978 ; 19.978 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.150 ; 20.150 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.378 ; 19.378 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.608 ; 18.608 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.916 ; 19.916 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 20.105 ; 20.105 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 18.042 ; 18.042 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 18.921 ; 18.921 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 18.616 ; 18.616 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 20.637 ; 20.637 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 19.246 ; 19.246 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 20.590 ; 20.590 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.086 ; 19.086 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.429 ; 20.429 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.592 ; 20.592 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 20.406 ; 20.406 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 18.389 ; 18.389 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 18.780 ; 18.780 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.717 ; 20.717 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.283 ; 17.283 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.529 ; 17.529 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 19.835 ; 19.835 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 20.367 ; 20.367 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.226 ; 19.226 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 20.587 ; 20.587 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 19.876 ; 19.876 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 18.725 ; 18.725 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 20.675 ; 20.675 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.663 ; 42.663 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.915 ; 24.915 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.414 ; 25.414 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 26.550 ; 26.550 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 26.900 ; 26.900 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.623 ; 26.623 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.426 ; 26.426 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 25.801 ; 25.801 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.378 ; 28.378 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.349 ; 31.349 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 30.634 ; 30.634 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.628 ; 30.628 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 30.085 ; 30.085 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 32.514 ; 32.514 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 31.172 ; 31.172 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.424 ; 32.424 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 32.988 ; 32.988 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.847 ; 33.847 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.069 ; 34.069 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.812 ; 35.812 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.437 ; 35.437 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.770 ; 35.770 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.680 ; 36.680 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.353 ; 36.353 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 36.971 ; 36.971 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.882 ; 37.882 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.049 ; 39.049 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.104 ; 39.104 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.609 ; 39.609 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.931 ; 40.931 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.663 ; 42.663 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.044 ; 41.044 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.219 ; 41.219 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.212 ; 22.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.005 ; 18.005 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 18.028 ; 18.028 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.888 ; 19.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.458 ; 18.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 19.618 ; 19.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.623 ; 20.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 21.294 ; 21.294 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 20.877 ; 20.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 18.051 ; 18.051 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 17.652 ; 17.652 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 22.071 ; 22.071 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 21.344 ; 21.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 17.584 ; 17.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 19.314 ; 19.314 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 21.922 ; 21.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 21.632 ; 21.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 18.390 ; 18.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.507 ; 20.507 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 21.842 ; 21.842 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.358 ; 20.358 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.761 ; 20.761 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.350 ; 21.350 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.086 ; 20.086 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 22.212 ; 22.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.351 ; 21.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.809 ; 20.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.885 ; 20.885 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.689 ; 19.689 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.716 ; 21.716 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 20.201 ; 20.201 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.826 ; 17.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.046 ; 16.046 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.989 ; 14.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.826 ; 17.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.970 ; 15.970 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.670 ; 14.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.867 ; 16.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.361 ; 15.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.013 ; 15.013 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 14.540 ; 14.540 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 14.212 ; 14.212 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.784 ; 14.784 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 16.543 ; 16.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.773 ; 15.773 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.956 ; 15.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.964 ; 14.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.409 ; 16.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.386 ; 15.386 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.672 ; 15.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.055 ; 15.055 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 14.724 ; 14.724 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 16.150 ; 16.150 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 16.554 ; 16.554 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.651 ; 15.651 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.207 ; 16.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.458 ; 15.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.464 ; 15.464 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 16.141 ; 16.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.935 ; 15.935 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.418 ; 15.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.355 ; 15.355 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.264  ; 7.264  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.240 ; 12.240 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.240 ; 12.240 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 10.067 ; 10.067 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 10.954 ; 10.954 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 10.413 ; 10.413 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 10.884 ; 10.884 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 11.861 ; 11.861 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.400 ; 11.400 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 10.892 ; 10.892 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.882 ; 12.882 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.882 ; 12.882 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.163 ; 16.163 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.915 ; 13.915 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.536 ; 15.536 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 13.615 ; 13.615 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.272 ; 14.272 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.658 ; 13.658 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.694 ; 15.694 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.636 ; 13.636 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.471 ; 15.471 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 13.992 ; 13.992 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.818 ; 15.818 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 16.152 ; 16.152 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.489 ; 14.489 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 14.156 ; 14.156 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.469 ; 15.469 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 14.678 ; 14.678 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.974 ; 14.974 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.017 ; 15.017 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.470 ; 14.470 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.475 ; 15.475 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.878 ; 15.878 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 16.163 ; 16.163 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.788 ; 14.788 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.794 ; 14.794 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.036 ; 15.036 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.238 ; 14.238 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.748 ; 14.748 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 23.123 ; 23.123 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 21.329 ; 21.329 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.042 ; 22.042 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.222 ; 20.222 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.797 ; 20.797 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.868 ; 19.868 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.573 ; 20.573 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 20.161 ; 20.161 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.198 ; 19.198 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 20.783 ; 20.783 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 20.731 ; 20.731 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.922 ; 19.922 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.704 ; 20.704 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.376 ; 20.376 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 23.123 ; 23.123 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 21.474 ; 21.474 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 22.079 ; 22.079 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 20.791 ; 20.791 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 22.352 ; 22.352 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 22.575 ; 22.575 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.247 ; 22.247 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.860 ; 20.860 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.596 ; 21.596 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 20.741 ; 20.741 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.524 ; 20.524 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 20.357 ; 20.357 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 22.539 ; 22.539 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 21.261 ; 21.261 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 21.397 ; 21.397 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 22.820 ; 22.820 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.555 ; 21.555 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 20.962 ; 20.962 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 22.962 ; 22.962 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.844 ; 42.844 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 25.019 ; 25.019 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.483 ; 25.483 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 26.654 ; 26.654 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.081 ; 27.081 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.804 ; 26.804 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.607 ; 26.607 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 25.982 ; 25.982 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.559 ; 28.559 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.530 ; 31.530 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 30.815 ; 30.815 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.809 ; 30.809 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 30.266 ; 30.266 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 32.695 ; 32.695 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 31.353 ; 31.353 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.605 ; 32.605 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.169 ; 33.169 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.028 ; 34.028 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.250 ; 34.250 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.993 ; 35.993 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.618 ; 35.618 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.951 ; 35.951 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.861 ; 36.861 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.534 ; 36.534 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.152 ; 37.152 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.063 ; 38.063 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.230 ; 39.230 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.285 ; 39.285 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.790 ; 39.790 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 41.112 ; 41.112 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.844 ; 42.844 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.225 ; 41.225 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.400 ; 41.400 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.514 ; 15.514 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.940 ; 13.940 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 12.928 ; 12.928 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.499 ; 13.499 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.164 ; 13.164 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.277 ; 13.277 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 13.249 ; 13.249 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.535 ; 14.535 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.082 ; 15.082 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.385 ; 13.385 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.555 ; 14.555 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.493 ; 14.493 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.683 ; 14.683 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.802 ; 14.802 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.013 ; 15.013 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.219 ; 14.219 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.498 ; 12.498 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.581 ; 13.581 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 14.245 ; 14.245 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 15.053 ; 15.053 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.573 ; 13.573 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 14.313 ; 14.313 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.410 ; 13.410 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.100 ; 13.100 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.922 ; 13.922 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.299 ; 12.299 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 13.033 ; 13.033 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.874 ; 12.874 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 13.316 ; 13.316 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.756 ; 13.756 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 13.666 ; 13.666 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.514 ; 15.514 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.666 ; 14.666 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.841 ; 14.841 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.092 ; 13.092 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.492 ; 16.492 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.884 ; 13.884 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 13.767 ; 13.767 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 13.792 ; 13.792 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.909 ; 15.909 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 16.172 ; 16.172 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.711 ; 15.711 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 15.850 ; 15.850 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 16.147 ; 16.147 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.492 ; 16.492 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.221 ; 5.221 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.085 ; 5.085 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.342 ; 5.342 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.276 ; 5.276 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.201 ; 6.201 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 5.021 ; 5.021 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.305 ; 5.305 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.261 ; 5.261 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 4.969 ; 4.969 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.052 ; 5.052 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.211 ; 5.211 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 5.301 ; 5.301 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.355 ; 5.355 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.067 ; 5.067 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.554 ; 5.554 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.586 ; 5.586 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.717 ; 5.717 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 4.867 ; 4.867 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.381 ; 5.381 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.376 ; 5.376 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.666 ; 4.666 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.167 ; 5.167 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.421 ; 5.421 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.449 ; 5.449 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.145 ; 5.145 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.625 ; 5.625 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 4.960 ; 4.960 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.666 ; 4.666 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 5.679 ; 5.679 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.533 ; 5.533 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.591 ; 5.591 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.661 ; 5.661 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 5.727 ; 5.727 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.291 ; 6.291 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.688 ; 5.688 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.551 ; 6.551 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.556 ; 5.556 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.236 ; 6.236 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 6.004 ; 6.004 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.263 ; 6.263 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.096 ; 6.096 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.953 ; 5.953 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.576 ; 6.576 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.888 ; 5.888 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.537 ; 5.537 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.638 ; 6.638 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.672 ; 6.672 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.251 ; 6.251 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.992 ; 6.992 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.210 ; 6.210 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.163 ; 6.163 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.181 ; 6.181 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.485 ; 6.485 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.378 ; 6.378 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.094 ; 7.094 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.328 ; 6.328 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.547 ; 6.547 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.397 ; 6.397 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.455 ; 6.455 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.307 ; 6.307 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.332 ; 6.332 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.320 ; 6.320 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.052 ; 6.052 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.687 ; 6.687 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 6.879 ; 6.879 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 6.902 ; 6.902 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.612 ; 7.612 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.987 ; 6.987 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.479 ; 7.479 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.763 ; 7.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.922 ; 7.922 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.892 ; 7.892 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 6.867 ; 6.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.750 ; 6.750 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 8.223 ; 8.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.831 ; 7.831 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 6.687 ; 6.687 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.260 ; 7.260 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 8.184 ; 8.184 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.233 ; 8.233 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.953 ; 6.953 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.685 ; 7.685 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 8.052 ; 8.052 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 7.598 ; 7.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.739 ; 7.739 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.665 ; 7.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.837 ; 7.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.603 ; 7.603 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.159 ; 8.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.943 ; 7.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.610 ; 7.610 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.657 ; 7.657 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.367 ; 7.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.616 ; 7.616 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 8.116 ; 8.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.549 ; 7.549 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.161 ; 6.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.855 ; 5.855 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.626 ; 6.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.179 ; 6.179 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.719 ; 5.719 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.486 ; 6.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 5.633 ; 5.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.775 ; 5.775 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.476 ; 6.476 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.955 ; 5.955 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.330 ; 6.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.776 ; 5.776 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.387 ; 6.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.899 ; 5.899 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.144 ; 6.144 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.748 ; 5.748 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 5.804 ; 5.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.898 ; 5.898 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 6.145 ; 6.145 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.472 ; 6.472 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.116 ; 6.116 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.305 ; 6.305 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.996 ; 5.996 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.985 ; 5.985 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.209 ; 6.209 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.244 ; 6.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.871 ; 5.871 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.818 ; 5.818 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.307 ; 3.307 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.247 ; 4.247 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.962 ; 4.962 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.247 ; 4.247 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.535 ; 4.535 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.325 ; 4.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.563 ; 4.563 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.811 ; 4.811 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.737 ; 4.737 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.493 ; 4.493 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.875 ; 4.875 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.875 ; 4.875 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.157 ; 5.157 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.157 ; 5.157 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.192 ; 6.192 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 6.131 ; 6.131 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.525 ; 5.525 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 6.152 ; 6.152 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.731 ; 5.731 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 6.333 ; 6.333 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.849 ; 5.849 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.913 ; 5.913 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 5.804 ; 5.804 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.857 ; 5.857 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.892 ; 5.892 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.730 ; 5.730 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.831 ; 5.831 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.548 ; 5.548 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.909 ; 5.909 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.272 ; 6.272 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 6.254 ; 6.254 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.916 ; 5.916 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.946 ; 5.946 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.760 ; 6.760 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.249 ; 7.249 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.449 ; 7.449 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.416 ; 7.416 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.061 ; 7.061 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.064 ; 7.064 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.254 ; 7.254 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.185 ; 7.185 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.842 ; 6.842 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.258 ; 7.258 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.166 ; 7.166 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.840 ; 6.840 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.046 ; 7.046 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.950 ; 6.950 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.765 ; 7.765 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.225 ; 7.225 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.439 ; 7.439 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.048 ; 7.048 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.388 ; 7.388 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.607 ; 7.607 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.641 ; 7.641 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.130 ; 7.130 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.189 ; 7.189 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.137 ; 7.137 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.818 ; 6.818 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.165 ; 7.165 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.425 ; 7.425 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.434 ; 7.434 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.161 ; 7.161 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.446 ; 7.446 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.023 ; 7.023 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.760 ; 6.760 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.572 ; 7.572 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.457 ; 6.457 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.898 ; 6.898 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.970 ; 6.970 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.833 ; 6.833 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.946 ; 6.946 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.793 ; 6.793 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.457 ; 6.457 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.581 ; 6.581 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.312 ; 7.312 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.640 ; 7.640 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.336 ; 7.336 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.969 ; 6.969 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.511 ; 7.511 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.141 ; 7.141 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.979 ; 6.979 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.351 ; 7.351 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.347 ; 7.347 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.254 ; 7.254 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.760 ; 7.760 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.099 ; 7.099 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.906 ; 6.906 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.854 ; 6.854 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.753 ; 6.753 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.861 ; 6.861 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.160 ; 7.160 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.957 ; 6.957 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.334 ; 7.334 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.996 ; 6.996 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.274 ; 7.274 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.592 ; 6.592 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.854 ; 6.854 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.472 ; 5.472 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 6.127 ; 6.127 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.695 ; 5.695 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.982 ; 5.982 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.065 ; 6.065 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 5.765 ; 5.765 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.821 ; 5.821 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.861 ; 5.861 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.846 ; 5.846 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.202 ; 6.202 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.576 ; 5.576 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.123 ; 6.123 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.994 ; 5.994 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.961 ; 5.961 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.079 ; 6.079 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.034 ; 6.034 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.118 ; 6.118 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.693 ; 5.693 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.024 ; 6.024 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.447 ; 6.447 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.022 ; 6.022 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.933 ; 5.933 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.863 ; 5.863 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.116 ; 6.116 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.472 ; 5.472 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.775 ; 5.775 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.825 ; 5.825 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.593 ; 6.593 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.281 ; 6.281 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.273 ; 6.273 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.905 ; 5.905 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.762 ; 3.762 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 3.768 ; 3.768 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 3.762 ; 3.762 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 3.775 ; 3.775 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.168 ; 4.168 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.229 ; 4.229 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.133 ; 4.133 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.141 ; 4.141 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.217 ; 4.217 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.479 ; 6.479 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 16       ; 734      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 16       ; 734      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 246   ; 246  ;
; Unconstrained Output Port Paths ; 6676  ; 6676 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 26 12:28:17 2024
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -34.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.599     -6121.385 CLOCK 
Info (332146): Worst-case hold slack is -5.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.686       -71.469 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -636.313 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.303     -1818.817 CLOCK 
Info (332146): Worst-case hold slack is -1.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.975       -28.807 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Thu Dec 26 12:28:18 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


