<!DOCTYPE HTML>
<html lang="en">
<head>
	<meta charset="UTF-8">
	<title> Principios Electricos </title>
	<link rel="stylesheet" type="text/css" href="..\CSS\Style.css">
</head>
<body>
	<header>
		<div class=wrapp>
			<img src="../MEDIA/IMGS/TecNacional.png" width="100" height="50">
			<img src="../MEDIA/IMGS/TecSaltillo.jpg" width="50" height="50">
			<nav>
				<ul> 
					<li><a href="Index.html"> Inicio </a></li>
					<li><a href="Unidad_1.html"> Unidad 1 </a></li>
					<li><a href="Unidad_2.html"> Unidad 2 </a></li>
					<li><a href="Unidad_3.html"> Unidad 3 </a></li>
					<li><a href="Unidad_4.html"> Unidad 4 </a></li>
				</ul>
			<nav>
		</div>
	</header>
	<section class=main>
		<div class=wrapp>
			<div class=mensaje>
				<h1> Unidad 3. </h1>
			</div>
				<div class=mensaje>
					<h3> Electronica Digital. </h3>
				</div>
				<br>
			<div class=articulo>
				<article>
				<div class=mensaje>
					<h2> 3.1 Compuertas Logicas. </h2>
				</div>
					<p>Una puerta logica, o compuerta logica, es un dispositivo electronico con una funcion booleana u otras funciones como sumar
					o restar, incluyen o excluyen segun sus propiedades logicas. Se pueden aplicar a tecnologias electronicas, electricas, mecanicas,
					hidraulicas y neumaticas. Son circuitos de conmutacion integradis en un chip. Experimentada con reles o interruptores electrimagneticos
					para conseguir las condiciones de cada compuerta logica. </p>
					<br>
					<img src="../MEDIA/IMGS/CompuertasL.png" width="650" height="300">
					<br>
					<br>
					<h2>3.1.2 Compuerta AND. </h2>
					<br>
					<p>La compuerta logica Y, mas conocida por su nombre en ingles AND, realiza la funcion booleana de producto logico. Su simbolo es un
					punto (.), aunque se suele omitir. Asi, el producto logico de las variables A y B se indican como AB, y se lee A y B o simplemente
					A por B. La ecuacion caracteristica que describe el comportamiento de la puerta AND es: </p>
					<br>
					<img src="../MEDIA/IMGS/FormulaAND.jpg" width="150" height="50">
					<br>
					<p>La tabla de verdad de la siguiente compuerta es la siguiente: </p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadAND.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.3 Compuerta OR. </h2>
					<br>
					<p>La compuerta logica O, mas conocida por su nombre en ingles OR, realiza la operacion de suma logica. La ecuacion caracteristica que 
					describe el comportamiento de la puerta OR es:</p>
					<br>
					<img src="../MEDIA/IMGS/FormulaOR.jpg" width="150" height="50">
					<br>
					<p>Su tabla de verdad es la siguiente:</p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadOR.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.4 Compuerta NOT. </h2>
					<br>
					<p>La puerta logica NO, mas conocida por su nombre en ingles NOT, realiza la funcion booleana de inversion o negacion de una variables
					logica. Una variable logica (A) a la cual se le aplica la negacion, se pronuncia como "No  A" o "A negada". La ecuacion caracteristica
					que describe el comportamiento de la puerta NOT es:</p>
					<br>
					<img src="../MEDIA/IMGS/FormulaNOT.jpg" width="150" height="50">
					<br>
					<p>Su tabla de verdad es la siguiente: </p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadNOT.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.5 Compuerta NAND. </h2>
					<br>
					<p>La compuerta logica NO-Y, mas conocida por su nombre en ingles NAND, realiza la operacion de producto logico negado. En ocasiones es 
					llamada tambien borra de Sheffer. La ecuacion caracteristica que describe el comportamiento de la compuerta NAND es: </p>
					<br>
					<img src="../MEDIA/IMGS/FormulaNAND.jpg" width="150" height="50">
					<br>
					<p>Su tabla de verdad es la siguiente: </p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadNAND.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.6 Compuerta NOR. </h2>
					<br>
					<p>La compuerta NO-O, mas conocida por su nombre en ingles NOR, realiza la operacion de suma logica negada, En ocasiones es llamada tambien
					barra de Pierce. La ecuacion caracteristica que describe el comportamiento de la puerta NOR es: </p>
					<br>
					<img src="../MEDIA/IMGS/FormulaNOR.jpg" width="150" height="50">
					<br>
					<p>Su tabla de verdad es la siguiente: </p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadNOR.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.7 Compuerta XOR. </h2>
					<br>
					<p>La compuerta logica OR-exclusiva, mas conocida por su nombre en ingles XOR, realiza la funcion booleana A'B + AB'. La ecuacion caracteristica
					que describe el comportamiento de la compuerta XOR es:</p>
					<br>
					<img src="../MEDIA/IMGS/FormulaXOR.jpg" width="200" height="100">
					<br>
					<p>Su tabla de verdad es la siguiente:</p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadXOR.jpg" width="400" height="300">
					<br>
					<p>Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una 
					compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor.</p>
					<br>
					<p>Si la puerta tuviese tres o más entradas, la XOR tomaría la función de suma de paridad, cuenta el número de unos a la entrada y si son un número 
					impar, pone un 1 a la salida, para que el número de unos pase a ser par. Esto es así porque la operación XOR es asociativa, para tres entradas 
					escribiríamos: A+(B+C) o bien (A+B)+C.Su tabla de verdad sería:</p>
					<br>
					<img src="../MEDIA/IMGS/TablaVerdadXOR3.jpg" width="400" height="300">
					<br>
					<br>
					<h2>3.1.8 Teoremas y Postulados algebra de Boole.</h2>
					<br>
					<p>Un álgebra de Boole es toda clase o conjunto de elementos que pueden tomar dos valores perfectamente diferenciados, que designaremos por 0 y 1 y 
					que están relacionados por dos operaciones binarias denominadas suma (+) y producto (.) (la operación producto se indica en general simplemente 
					mediante la ausencia de símbolo entre dos variables) lógicos.</p>
					<br>
					<ul>
						<li><h4>a)</h4> Ambas operaciones son conmutativas, es decir, si a y b son elementos del álgebra, se verifica:</li>
						<li>a + b = b + a a . b = b . a</li>
						<br>
						<li><h4>b)</h4> Dentro del álgebra existen dos elementos neutros, el 0 y el 1, que cumplen la propiedad de identidad con respecto a cada una de dichas operaciones:</li>
						<li>0 + a = a 1 . a = a</li>
						<br>
						<li><h4>c)</h4> Cada operación es distributiva con respecto a la otra:</li>
						<li>>a . (b + c) = a . b + a . c a + (b . c) = (a + b) . (a + c)</li>
						<br>
						<li><h4>d)</h4>Para cada elemento, a, del álgebra existe un elemento denominado, ā , tal que:</li>
						<li>a + ā = 1 a . ā = 0</li>
					</ul>
					<br>
					<img src="../MEDIA/IMGS/Boole.jpg" width="500" height="300">
					<br>
					<br>
				<div class=mensaje>
					<h2>3.3 Metodologia del diseño. </h2>
				</div>
					<ul>
						<li>• Enunciar el problema</li>
						<li>• Determinar el número requerido de variables de entrada y el número requerido de variables de salida.</li>
						<li>• Asignar letras a las variables de entrada y a las de salida.</li>
						<li>• Deducir la tabla de verdad que define las relaciones entre las entradas y las salidas.</li>
						<li>• Obtener la(s) función(es) de Boole simplificada(s) (utilizando el álgebra de Boole, Mapas de Karnaugh u cualquier otro) para cada salida.</li>
						<li>• Dibujar el diagrama lógico.
						<li>• Dibujar el diagrama eléctrico (opcional).</li>
						<br>
						<h3>Procedimiento de circuitos combinacionales.</h3>
						<br>
						<li>• Para n variable de entrada, hay 2 n combinacionales posibles de valores de los valores binarios de entrada.</li>
						<li>• Para cada combinación posible de entrada, hay una y sólo una combinación de salida posible.</li>
						<li>• Un circuito combinacional puede describirse por m funciones de Boole.</li>
						<li>• Cada función de salida se expresa en términos de n variables de entrada.</li>
					<br>
				<div class=mensaje>
					<h2> 3.4 Circuitos Combinacionales. </h2>
				</div>
					<p> Un Circuito combinacional. Está formado por funciones lógicas elementales ( AND, OR, NAND, NOR, etc. ), que tiene 
					un determinado número de entradas y salidas. Es un circuito cuya salida depende solamente de la "combinación" de sus 
					entradas en el momento que se está realizando la medida en la salida. Los circuitos de lógica combinacional son hechos 
					a partir de las compuertas básicas compuerta AND, compuerta OR, compuerta NOT. También pueden ser construidos con compuertas
					NAND, compuertas NOR, compuerta XOR, que son una combinación de las tres compuertas básicas.</p>
					<br>
					<br>
					<br>
				<div align=right>
					<button type="button" onclick="window.location.href='../HTML/Unidad_3_2.html'"> Siguiente </button>
				</div>
				
				</article>
			</div>
			
			<aside>
				<div class=widget>
					<h2> Temario </h2>
					<nav>
					<ul>
						<li><a href="Unidad_3.html">Unidad 3: Electronica Digital. </a></li>
							<ul>
								<li><a href="Unidad_3.html"> 3.1 Compuertas Logicas. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_3.html"> 3.1.2 Compuerta AND. </a></li><br>
									<li><a href="Unidad_3.html"> 3.1.3 Compuerta OR. </a></li><br>
									<li><a href="Unidad_3.html"> 3.1.4 Compuerta NOT. </a></li><br>
									<li><a href="Unidad_3.html"> 3.1.5 Compuerta NAND. </a></li><br>
									<li><a href="Unidad_3.html"> 3.1.6 Compuerta NOR. </a></li>
									<li><a href="Unidad_3.html"> 3.1.7 Compuerta XOR (OR exclusivo). </a></li>
									<li><a href="Unidad_3.html"> 3.1.8 Teoremas y Postulados algebra de Boole. </a></li>
								</ul>
							<ul>
								<li><a href="Unidad_3.html"> 3.2 Resolucion de circuitos. </a></li>
							</ul>
							<ul>
								<li><a href="Unidad_3.html"> 3.3 Metodologia del diseño. </a></li>
							</ul>
							<ul>
								<li><a href="Unidad_3.html"> 3.4 Circuitos Combinacionales. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_3.html"> 3.4.1 Resolucion de circuitos combinacionales. </a></li>
								</ul>
							<ul>
								<li><a href="Unidad_3.html"> 3.5 Circuitos Temporizadores. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_3.html"> 3.5.1 Circuito (555). </a></li>
								</ul>
							<ul>
								<li><a href="Unidad_3.html"> 3.6 Logica Secuencual. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_3.html"> 3.6.1 (FLIF-FLOP) Circuitos Secuenciales. </a></li><br>
									<li><a href="Unidad_3.html"> 3.6.2 FLIF-FLOP RS. </a></li><br>
									<li><a href="Unidad_3.html"> 3.6.3 FLIF-FLOP D. </a></li><br>
									<li><a href="Unidad_3.html"> 3.6.4 FLIF-FLOP JK. </a></li>
									<li><a href="Unidad_3.html"> 3.6.5 Aplicación de los circuitos secuenciales. </a></li>
								</ul>								
						

				</aside>
			</div>
		</section>

</body>
</html>
