// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module LsqEnqCtrl(
  input         clock,
  input         reset,
  input         io_redirect_valid,
  output        io_enq_canAccept,
  input  [1:0]  io_enq_needAlloc_0,
  input  [1:0]  io_enq_needAlloc_1,
  input  [1:0]  io_enq_needAlloc_2,
  input  [1:0]  io_enq_needAlloc_3,
  input  [1:0]  io_enq_needAlloc_4,
  input  [1:0]  io_enq_needAlloc_5,
  input         io_enq_req_0_valid,
  input         io_enq_req_0_bits_exceptionVec_0,
  input         io_enq_req_0_bits_exceptionVec_1,
  input         io_enq_req_0_bits_exceptionVec_2,
  input         io_enq_req_0_bits_exceptionVec_3,
  input         io_enq_req_0_bits_exceptionVec_4,
  input         io_enq_req_0_bits_exceptionVec_5,
  input         io_enq_req_0_bits_exceptionVec_6,
  input         io_enq_req_0_bits_exceptionVec_7,
  input         io_enq_req_0_bits_exceptionVec_8,
  input         io_enq_req_0_bits_exceptionVec_9,
  input         io_enq_req_0_bits_exceptionVec_10,
  input         io_enq_req_0_bits_exceptionVec_11,
  input         io_enq_req_0_bits_exceptionVec_12,
  input         io_enq_req_0_bits_exceptionVec_13,
  input         io_enq_req_0_bits_exceptionVec_14,
  input         io_enq_req_0_bits_exceptionVec_15,
  input         io_enq_req_0_bits_exceptionVec_16,
  input         io_enq_req_0_bits_exceptionVec_17,
  input         io_enq_req_0_bits_exceptionVec_18,
  input         io_enq_req_0_bits_exceptionVec_19,
  input         io_enq_req_0_bits_exceptionVec_20,
  input         io_enq_req_0_bits_exceptionVec_21,
  input         io_enq_req_0_bits_exceptionVec_22,
  input         io_enq_req_0_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_0_bits_trigger,
  input  [34:0] io_enq_req_0_bits_fuType,
  input  [8:0]  io_enq_req_0_bits_fuOpType,
  input         io_enq_req_0_bits_flushPipe,
  input  [6:0]  io_enq_req_0_bits_uopIdx,
  input         io_enq_req_0_bits_lastUop,
  input         io_enq_req_0_bits_robIdx_flag,
  input  [5:0]  io_enq_req_0_bits_robIdx_value,
  input  [4:0]  io_enq_req_0_bits_numLsElem,
  input         io_enq_req_1_valid,
  input         io_enq_req_1_bits_exceptionVec_0,
  input         io_enq_req_1_bits_exceptionVec_1,
  input         io_enq_req_1_bits_exceptionVec_2,
  input         io_enq_req_1_bits_exceptionVec_3,
  input         io_enq_req_1_bits_exceptionVec_4,
  input         io_enq_req_1_bits_exceptionVec_5,
  input         io_enq_req_1_bits_exceptionVec_6,
  input         io_enq_req_1_bits_exceptionVec_7,
  input         io_enq_req_1_bits_exceptionVec_8,
  input         io_enq_req_1_bits_exceptionVec_9,
  input         io_enq_req_1_bits_exceptionVec_10,
  input         io_enq_req_1_bits_exceptionVec_11,
  input         io_enq_req_1_bits_exceptionVec_12,
  input         io_enq_req_1_bits_exceptionVec_13,
  input         io_enq_req_1_bits_exceptionVec_14,
  input         io_enq_req_1_bits_exceptionVec_15,
  input         io_enq_req_1_bits_exceptionVec_16,
  input         io_enq_req_1_bits_exceptionVec_17,
  input         io_enq_req_1_bits_exceptionVec_18,
  input         io_enq_req_1_bits_exceptionVec_19,
  input         io_enq_req_1_bits_exceptionVec_20,
  input         io_enq_req_1_bits_exceptionVec_21,
  input         io_enq_req_1_bits_exceptionVec_22,
  input         io_enq_req_1_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_1_bits_trigger,
  input  [34:0] io_enq_req_1_bits_fuType,
  input  [8:0]  io_enq_req_1_bits_fuOpType,
  input         io_enq_req_1_bits_flushPipe,
  input  [6:0]  io_enq_req_1_bits_uopIdx,
  input         io_enq_req_1_bits_lastUop,
  input         io_enq_req_1_bits_robIdx_flag,
  input  [5:0]  io_enq_req_1_bits_robIdx_value,
  input  [4:0]  io_enq_req_1_bits_numLsElem,
  input         io_enq_req_2_valid,
  input         io_enq_req_2_bits_exceptionVec_0,
  input         io_enq_req_2_bits_exceptionVec_1,
  input         io_enq_req_2_bits_exceptionVec_2,
  input         io_enq_req_2_bits_exceptionVec_3,
  input         io_enq_req_2_bits_exceptionVec_4,
  input         io_enq_req_2_bits_exceptionVec_5,
  input         io_enq_req_2_bits_exceptionVec_6,
  input         io_enq_req_2_bits_exceptionVec_7,
  input         io_enq_req_2_bits_exceptionVec_8,
  input         io_enq_req_2_bits_exceptionVec_9,
  input         io_enq_req_2_bits_exceptionVec_10,
  input         io_enq_req_2_bits_exceptionVec_11,
  input         io_enq_req_2_bits_exceptionVec_12,
  input         io_enq_req_2_bits_exceptionVec_13,
  input         io_enq_req_2_bits_exceptionVec_14,
  input         io_enq_req_2_bits_exceptionVec_15,
  input         io_enq_req_2_bits_exceptionVec_16,
  input         io_enq_req_2_bits_exceptionVec_17,
  input         io_enq_req_2_bits_exceptionVec_18,
  input         io_enq_req_2_bits_exceptionVec_19,
  input         io_enq_req_2_bits_exceptionVec_20,
  input         io_enq_req_2_bits_exceptionVec_21,
  input         io_enq_req_2_bits_exceptionVec_22,
  input         io_enq_req_2_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_2_bits_trigger,
  input  [34:0] io_enq_req_2_bits_fuType,
  input  [8:0]  io_enq_req_2_bits_fuOpType,
  input         io_enq_req_2_bits_flushPipe,
  input  [6:0]  io_enq_req_2_bits_uopIdx,
  input         io_enq_req_2_bits_lastUop,
  input         io_enq_req_2_bits_robIdx_flag,
  input  [5:0]  io_enq_req_2_bits_robIdx_value,
  input  [4:0]  io_enq_req_2_bits_numLsElem,
  input         io_enq_req_3_valid,
  input         io_enq_req_3_bits_exceptionVec_0,
  input         io_enq_req_3_bits_exceptionVec_1,
  input         io_enq_req_3_bits_exceptionVec_2,
  input         io_enq_req_3_bits_exceptionVec_3,
  input         io_enq_req_3_bits_exceptionVec_4,
  input         io_enq_req_3_bits_exceptionVec_5,
  input         io_enq_req_3_bits_exceptionVec_6,
  input         io_enq_req_3_bits_exceptionVec_7,
  input         io_enq_req_3_bits_exceptionVec_8,
  input         io_enq_req_3_bits_exceptionVec_9,
  input         io_enq_req_3_bits_exceptionVec_10,
  input         io_enq_req_3_bits_exceptionVec_11,
  input         io_enq_req_3_bits_exceptionVec_12,
  input         io_enq_req_3_bits_exceptionVec_13,
  input         io_enq_req_3_bits_exceptionVec_14,
  input         io_enq_req_3_bits_exceptionVec_15,
  input         io_enq_req_3_bits_exceptionVec_16,
  input         io_enq_req_3_bits_exceptionVec_17,
  input         io_enq_req_3_bits_exceptionVec_18,
  input         io_enq_req_3_bits_exceptionVec_19,
  input         io_enq_req_3_bits_exceptionVec_20,
  input         io_enq_req_3_bits_exceptionVec_21,
  input         io_enq_req_3_bits_exceptionVec_22,
  input         io_enq_req_3_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_3_bits_trigger,
  input  [34:0] io_enq_req_3_bits_fuType,
  input  [8:0]  io_enq_req_3_bits_fuOpType,
  input         io_enq_req_3_bits_flushPipe,
  input  [6:0]  io_enq_req_3_bits_uopIdx,
  input         io_enq_req_3_bits_lastUop,
  input         io_enq_req_3_bits_robIdx_flag,
  input  [5:0]  io_enq_req_3_bits_robIdx_value,
  input  [4:0]  io_enq_req_3_bits_numLsElem,
  input         io_enq_req_4_valid,
  input         io_enq_req_4_bits_exceptionVec_0,
  input         io_enq_req_4_bits_exceptionVec_1,
  input         io_enq_req_4_bits_exceptionVec_2,
  input         io_enq_req_4_bits_exceptionVec_3,
  input         io_enq_req_4_bits_exceptionVec_4,
  input         io_enq_req_4_bits_exceptionVec_5,
  input         io_enq_req_4_bits_exceptionVec_6,
  input         io_enq_req_4_bits_exceptionVec_7,
  input         io_enq_req_4_bits_exceptionVec_8,
  input         io_enq_req_4_bits_exceptionVec_9,
  input         io_enq_req_4_bits_exceptionVec_10,
  input         io_enq_req_4_bits_exceptionVec_11,
  input         io_enq_req_4_bits_exceptionVec_12,
  input         io_enq_req_4_bits_exceptionVec_13,
  input         io_enq_req_4_bits_exceptionVec_14,
  input         io_enq_req_4_bits_exceptionVec_15,
  input         io_enq_req_4_bits_exceptionVec_16,
  input         io_enq_req_4_bits_exceptionVec_17,
  input         io_enq_req_4_bits_exceptionVec_18,
  input         io_enq_req_4_bits_exceptionVec_19,
  input         io_enq_req_4_bits_exceptionVec_20,
  input         io_enq_req_4_bits_exceptionVec_21,
  input         io_enq_req_4_bits_exceptionVec_22,
  input         io_enq_req_4_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_4_bits_trigger,
  input  [34:0] io_enq_req_4_bits_fuType,
  input  [8:0]  io_enq_req_4_bits_fuOpType,
  input         io_enq_req_4_bits_flushPipe,
  input  [6:0]  io_enq_req_4_bits_uopIdx,
  input         io_enq_req_4_bits_lastUop,
  input         io_enq_req_4_bits_robIdx_flag,
  input  [5:0]  io_enq_req_4_bits_robIdx_value,
  input  [4:0]  io_enq_req_4_bits_numLsElem,
  input         io_enq_req_5_valid,
  input         io_enq_req_5_bits_exceptionVec_0,
  input         io_enq_req_5_bits_exceptionVec_1,
  input         io_enq_req_5_bits_exceptionVec_2,
  input         io_enq_req_5_bits_exceptionVec_3,
  input         io_enq_req_5_bits_exceptionVec_4,
  input         io_enq_req_5_bits_exceptionVec_5,
  input         io_enq_req_5_bits_exceptionVec_6,
  input         io_enq_req_5_bits_exceptionVec_7,
  input         io_enq_req_5_bits_exceptionVec_8,
  input         io_enq_req_5_bits_exceptionVec_9,
  input         io_enq_req_5_bits_exceptionVec_10,
  input         io_enq_req_5_bits_exceptionVec_11,
  input         io_enq_req_5_bits_exceptionVec_12,
  input         io_enq_req_5_bits_exceptionVec_13,
  input         io_enq_req_5_bits_exceptionVec_14,
  input         io_enq_req_5_bits_exceptionVec_15,
  input         io_enq_req_5_bits_exceptionVec_16,
  input         io_enq_req_5_bits_exceptionVec_17,
  input         io_enq_req_5_bits_exceptionVec_18,
  input         io_enq_req_5_bits_exceptionVec_19,
  input         io_enq_req_5_bits_exceptionVec_20,
  input         io_enq_req_5_bits_exceptionVec_21,
  input         io_enq_req_5_bits_exceptionVec_22,
  input         io_enq_req_5_bits_exceptionVec_23,
  input  [3:0]  io_enq_req_5_bits_trigger,
  input  [34:0] io_enq_req_5_bits_fuType,
  input  [8:0]  io_enq_req_5_bits_fuOpType,
  input         io_enq_req_5_bits_flushPipe,
  input  [6:0]  io_enq_req_5_bits_uopIdx,
  input         io_enq_req_5_bits_lastUop,
  input         io_enq_req_5_bits_robIdx_flag,
  input  [5:0]  io_enq_req_5_bits_robIdx_value,
  input  [4:0]  io_enq_req_5_bits_numLsElem,
  input         io_enq_iqAccept_0,
  input         io_enq_iqAccept_1,
  input         io_enq_iqAccept_2,
  input         io_enq_iqAccept_3,
  input         io_enq_iqAccept_4,
  input         io_enq_iqAccept_5,
  output        io_enq_resp_0_lqIdx_flag,
  output [4:0]  io_enq_resp_0_lqIdx_value,
  output        io_enq_resp_0_sqIdx_flag,
  output [4:0]  io_enq_resp_0_sqIdx_value,
  output        io_enq_resp_1_lqIdx_flag,
  output [4:0]  io_enq_resp_1_lqIdx_value,
  output        io_enq_resp_1_sqIdx_flag,
  output [4:0]  io_enq_resp_1_sqIdx_value,
  output        io_enq_resp_2_lqIdx_flag,
  output [4:0]  io_enq_resp_2_lqIdx_value,
  output        io_enq_resp_2_sqIdx_flag,
  output [4:0]  io_enq_resp_2_sqIdx_value,
  output        io_enq_resp_3_lqIdx_flag,
  output [4:0]  io_enq_resp_3_lqIdx_value,
  output        io_enq_resp_3_sqIdx_flag,
  output [4:0]  io_enq_resp_3_sqIdx_value,
  output        io_enq_resp_4_lqIdx_flag,
  output [4:0]  io_enq_resp_4_lqIdx_value,
  output        io_enq_resp_4_sqIdx_flag,
  output [4:0]  io_enq_resp_4_sqIdx_value,
  output        io_enq_resp_5_lqIdx_flag,
  output [4:0]  io_enq_resp_5_lqIdx_value,
  output        io_enq_resp_5_sqIdx_flag,
  output [4:0]  io_enq_resp_5_sqIdx_value,
  input  [3:0]  io_lcommit,
  input  [1:0]  io_scommit,
  input  [4:0]  io_lqCancelCnt,
  input  [4:0]  io_sqCancelCnt,
  output [4:0]  io_lqFreeCount,
  output [4:0]  io_sqFreeCount,
  output [1:0]  io_enqLsq_needAlloc_0,
  output [1:0]  io_enqLsq_needAlloc_1,
  output [1:0]  io_enqLsq_needAlloc_2,
  output [1:0]  io_enqLsq_needAlloc_3,
  output [1:0]  io_enqLsq_needAlloc_4,
  output [1:0]  io_enqLsq_needAlloc_5,
  output        io_enqLsq_req_0_valid,
  output        io_enqLsq_req_0_bits_exceptionVec_0,
  output        io_enqLsq_req_0_bits_exceptionVec_1,
  output        io_enqLsq_req_0_bits_exceptionVec_2,
  output        io_enqLsq_req_0_bits_exceptionVec_3,
  output        io_enqLsq_req_0_bits_exceptionVec_4,
  output        io_enqLsq_req_0_bits_exceptionVec_5,
  output        io_enqLsq_req_0_bits_exceptionVec_6,
  output        io_enqLsq_req_0_bits_exceptionVec_7,
  output        io_enqLsq_req_0_bits_exceptionVec_8,
  output        io_enqLsq_req_0_bits_exceptionVec_9,
  output        io_enqLsq_req_0_bits_exceptionVec_10,
  output        io_enqLsq_req_0_bits_exceptionVec_11,
  output        io_enqLsq_req_0_bits_exceptionVec_12,
  output        io_enqLsq_req_0_bits_exceptionVec_13,
  output        io_enqLsq_req_0_bits_exceptionVec_14,
  output        io_enqLsq_req_0_bits_exceptionVec_15,
  output        io_enqLsq_req_0_bits_exceptionVec_16,
  output        io_enqLsq_req_0_bits_exceptionVec_17,
  output        io_enqLsq_req_0_bits_exceptionVec_18,
  output        io_enqLsq_req_0_bits_exceptionVec_19,
  output        io_enqLsq_req_0_bits_exceptionVec_20,
  output        io_enqLsq_req_0_bits_exceptionVec_21,
  output        io_enqLsq_req_0_bits_exceptionVec_22,
  output        io_enqLsq_req_0_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_0_bits_trigger,
  output [34:0] io_enqLsq_req_0_bits_fuType,
  output [8:0]  io_enqLsq_req_0_bits_fuOpType,
  output        io_enqLsq_req_0_bits_flushPipe,
  output [6:0]  io_enqLsq_req_0_bits_uopIdx,
  output        io_enqLsq_req_0_bits_lastUop,
  output        io_enqLsq_req_0_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_0_bits_robIdx_value,
  output        io_enqLsq_req_0_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_0_bits_lqIdx_value,
  output        io_enqLsq_req_0_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_0_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_0_bits_numLsElem,
  output        io_enqLsq_req_1_valid,
  output        io_enqLsq_req_1_bits_exceptionVec_0,
  output        io_enqLsq_req_1_bits_exceptionVec_1,
  output        io_enqLsq_req_1_bits_exceptionVec_2,
  output        io_enqLsq_req_1_bits_exceptionVec_3,
  output        io_enqLsq_req_1_bits_exceptionVec_4,
  output        io_enqLsq_req_1_bits_exceptionVec_5,
  output        io_enqLsq_req_1_bits_exceptionVec_6,
  output        io_enqLsq_req_1_bits_exceptionVec_7,
  output        io_enqLsq_req_1_bits_exceptionVec_8,
  output        io_enqLsq_req_1_bits_exceptionVec_9,
  output        io_enqLsq_req_1_bits_exceptionVec_10,
  output        io_enqLsq_req_1_bits_exceptionVec_11,
  output        io_enqLsq_req_1_bits_exceptionVec_12,
  output        io_enqLsq_req_1_bits_exceptionVec_13,
  output        io_enqLsq_req_1_bits_exceptionVec_14,
  output        io_enqLsq_req_1_bits_exceptionVec_15,
  output        io_enqLsq_req_1_bits_exceptionVec_16,
  output        io_enqLsq_req_1_bits_exceptionVec_17,
  output        io_enqLsq_req_1_bits_exceptionVec_18,
  output        io_enqLsq_req_1_bits_exceptionVec_19,
  output        io_enqLsq_req_1_bits_exceptionVec_20,
  output        io_enqLsq_req_1_bits_exceptionVec_21,
  output        io_enqLsq_req_1_bits_exceptionVec_22,
  output        io_enqLsq_req_1_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_1_bits_trigger,
  output [34:0] io_enqLsq_req_1_bits_fuType,
  output [8:0]  io_enqLsq_req_1_bits_fuOpType,
  output        io_enqLsq_req_1_bits_flushPipe,
  output [6:0]  io_enqLsq_req_1_bits_uopIdx,
  output        io_enqLsq_req_1_bits_lastUop,
  output        io_enqLsq_req_1_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_1_bits_robIdx_value,
  output        io_enqLsq_req_1_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_1_bits_lqIdx_value,
  output        io_enqLsq_req_1_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_1_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_1_bits_numLsElem,
  output        io_enqLsq_req_2_valid,
  output        io_enqLsq_req_2_bits_exceptionVec_0,
  output        io_enqLsq_req_2_bits_exceptionVec_1,
  output        io_enqLsq_req_2_bits_exceptionVec_2,
  output        io_enqLsq_req_2_bits_exceptionVec_3,
  output        io_enqLsq_req_2_bits_exceptionVec_4,
  output        io_enqLsq_req_2_bits_exceptionVec_5,
  output        io_enqLsq_req_2_bits_exceptionVec_6,
  output        io_enqLsq_req_2_bits_exceptionVec_7,
  output        io_enqLsq_req_2_bits_exceptionVec_8,
  output        io_enqLsq_req_2_bits_exceptionVec_9,
  output        io_enqLsq_req_2_bits_exceptionVec_10,
  output        io_enqLsq_req_2_bits_exceptionVec_11,
  output        io_enqLsq_req_2_bits_exceptionVec_12,
  output        io_enqLsq_req_2_bits_exceptionVec_13,
  output        io_enqLsq_req_2_bits_exceptionVec_14,
  output        io_enqLsq_req_2_bits_exceptionVec_15,
  output        io_enqLsq_req_2_bits_exceptionVec_16,
  output        io_enqLsq_req_2_bits_exceptionVec_17,
  output        io_enqLsq_req_2_bits_exceptionVec_18,
  output        io_enqLsq_req_2_bits_exceptionVec_19,
  output        io_enqLsq_req_2_bits_exceptionVec_20,
  output        io_enqLsq_req_2_bits_exceptionVec_21,
  output        io_enqLsq_req_2_bits_exceptionVec_22,
  output        io_enqLsq_req_2_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_2_bits_trigger,
  output [34:0] io_enqLsq_req_2_bits_fuType,
  output [8:0]  io_enqLsq_req_2_bits_fuOpType,
  output        io_enqLsq_req_2_bits_flushPipe,
  output [6:0]  io_enqLsq_req_2_bits_uopIdx,
  output        io_enqLsq_req_2_bits_lastUop,
  output        io_enqLsq_req_2_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_2_bits_robIdx_value,
  output        io_enqLsq_req_2_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_2_bits_lqIdx_value,
  output        io_enqLsq_req_2_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_2_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_2_bits_numLsElem,
  output        io_enqLsq_req_3_valid,
  output        io_enqLsq_req_3_bits_exceptionVec_0,
  output        io_enqLsq_req_3_bits_exceptionVec_1,
  output        io_enqLsq_req_3_bits_exceptionVec_2,
  output        io_enqLsq_req_3_bits_exceptionVec_3,
  output        io_enqLsq_req_3_bits_exceptionVec_4,
  output        io_enqLsq_req_3_bits_exceptionVec_5,
  output        io_enqLsq_req_3_bits_exceptionVec_6,
  output        io_enqLsq_req_3_bits_exceptionVec_7,
  output        io_enqLsq_req_3_bits_exceptionVec_8,
  output        io_enqLsq_req_3_bits_exceptionVec_9,
  output        io_enqLsq_req_3_bits_exceptionVec_10,
  output        io_enqLsq_req_3_bits_exceptionVec_11,
  output        io_enqLsq_req_3_bits_exceptionVec_12,
  output        io_enqLsq_req_3_bits_exceptionVec_13,
  output        io_enqLsq_req_3_bits_exceptionVec_14,
  output        io_enqLsq_req_3_bits_exceptionVec_15,
  output        io_enqLsq_req_3_bits_exceptionVec_16,
  output        io_enqLsq_req_3_bits_exceptionVec_17,
  output        io_enqLsq_req_3_bits_exceptionVec_18,
  output        io_enqLsq_req_3_bits_exceptionVec_19,
  output        io_enqLsq_req_3_bits_exceptionVec_20,
  output        io_enqLsq_req_3_bits_exceptionVec_21,
  output        io_enqLsq_req_3_bits_exceptionVec_22,
  output        io_enqLsq_req_3_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_3_bits_trigger,
  output [34:0] io_enqLsq_req_3_bits_fuType,
  output [8:0]  io_enqLsq_req_3_bits_fuOpType,
  output        io_enqLsq_req_3_bits_flushPipe,
  output [6:0]  io_enqLsq_req_3_bits_uopIdx,
  output        io_enqLsq_req_3_bits_lastUop,
  output        io_enqLsq_req_3_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_3_bits_robIdx_value,
  output        io_enqLsq_req_3_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_3_bits_lqIdx_value,
  output        io_enqLsq_req_3_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_3_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_3_bits_numLsElem,
  output        io_enqLsq_req_4_valid,
  output        io_enqLsq_req_4_bits_exceptionVec_0,
  output        io_enqLsq_req_4_bits_exceptionVec_1,
  output        io_enqLsq_req_4_bits_exceptionVec_2,
  output        io_enqLsq_req_4_bits_exceptionVec_3,
  output        io_enqLsq_req_4_bits_exceptionVec_4,
  output        io_enqLsq_req_4_bits_exceptionVec_5,
  output        io_enqLsq_req_4_bits_exceptionVec_6,
  output        io_enqLsq_req_4_bits_exceptionVec_7,
  output        io_enqLsq_req_4_bits_exceptionVec_8,
  output        io_enqLsq_req_4_bits_exceptionVec_9,
  output        io_enqLsq_req_4_bits_exceptionVec_10,
  output        io_enqLsq_req_4_bits_exceptionVec_11,
  output        io_enqLsq_req_4_bits_exceptionVec_12,
  output        io_enqLsq_req_4_bits_exceptionVec_13,
  output        io_enqLsq_req_4_bits_exceptionVec_14,
  output        io_enqLsq_req_4_bits_exceptionVec_15,
  output        io_enqLsq_req_4_bits_exceptionVec_16,
  output        io_enqLsq_req_4_bits_exceptionVec_17,
  output        io_enqLsq_req_4_bits_exceptionVec_18,
  output        io_enqLsq_req_4_bits_exceptionVec_19,
  output        io_enqLsq_req_4_bits_exceptionVec_20,
  output        io_enqLsq_req_4_bits_exceptionVec_21,
  output        io_enqLsq_req_4_bits_exceptionVec_22,
  output        io_enqLsq_req_4_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_4_bits_trigger,
  output [34:0] io_enqLsq_req_4_bits_fuType,
  output [8:0]  io_enqLsq_req_4_bits_fuOpType,
  output        io_enqLsq_req_4_bits_flushPipe,
  output [6:0]  io_enqLsq_req_4_bits_uopIdx,
  output        io_enqLsq_req_4_bits_lastUop,
  output        io_enqLsq_req_4_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_4_bits_robIdx_value,
  output        io_enqLsq_req_4_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_4_bits_lqIdx_value,
  output        io_enqLsq_req_4_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_4_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_4_bits_numLsElem,
  output        io_enqLsq_req_5_valid,
  output        io_enqLsq_req_5_bits_exceptionVec_0,
  output        io_enqLsq_req_5_bits_exceptionVec_1,
  output        io_enqLsq_req_5_bits_exceptionVec_2,
  output        io_enqLsq_req_5_bits_exceptionVec_3,
  output        io_enqLsq_req_5_bits_exceptionVec_4,
  output        io_enqLsq_req_5_bits_exceptionVec_5,
  output        io_enqLsq_req_5_bits_exceptionVec_6,
  output        io_enqLsq_req_5_bits_exceptionVec_7,
  output        io_enqLsq_req_5_bits_exceptionVec_8,
  output        io_enqLsq_req_5_bits_exceptionVec_9,
  output        io_enqLsq_req_5_bits_exceptionVec_10,
  output        io_enqLsq_req_5_bits_exceptionVec_11,
  output        io_enqLsq_req_5_bits_exceptionVec_12,
  output        io_enqLsq_req_5_bits_exceptionVec_13,
  output        io_enqLsq_req_5_bits_exceptionVec_14,
  output        io_enqLsq_req_5_bits_exceptionVec_15,
  output        io_enqLsq_req_5_bits_exceptionVec_16,
  output        io_enqLsq_req_5_bits_exceptionVec_17,
  output        io_enqLsq_req_5_bits_exceptionVec_18,
  output        io_enqLsq_req_5_bits_exceptionVec_19,
  output        io_enqLsq_req_5_bits_exceptionVec_20,
  output        io_enqLsq_req_5_bits_exceptionVec_21,
  output        io_enqLsq_req_5_bits_exceptionVec_22,
  output        io_enqLsq_req_5_bits_exceptionVec_23,
  output [3:0]  io_enqLsq_req_5_bits_trigger,
  output [34:0] io_enqLsq_req_5_bits_fuType,
  output [8:0]  io_enqLsq_req_5_bits_fuOpType,
  output        io_enqLsq_req_5_bits_flushPipe,
  output [6:0]  io_enqLsq_req_5_bits_uopIdx,
  output        io_enqLsq_req_5_bits_lastUop,
  output        io_enqLsq_req_5_bits_robIdx_flag,
  output [5:0]  io_enqLsq_req_5_bits_robIdx_value,
  output        io_enqLsq_req_5_bits_lqIdx_flag,
  output [4:0]  io_enqLsq_req_5_bits_lqIdx_value,
  output        io_enqLsq_req_5_bits_sqIdx_flag,
  output [4:0]  io_enqLsq_req_5_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_5_bits_numLsElem
);

  reg         lqPtr_flag;
  reg  [4:0]  lqPtr_value;
  reg         sqPtr_flag;
  reg  [4:0]  sqPtr_value;
  reg  [4:0]  lqCounter;
  reg  [4:0]  sqCounter;
  wire [4:0]  loadQueueElem_0 =
    io_enq_req_0_valid & (io_enq_req_0_bits_fuType[15] | io_enq_req_0_bits_fuType[31])
      ? io_enq_req_0_bits_numLsElem
      : 5'h0;
  wire [4:0]  storeQueueElem_0 =
    io_enq_req_0_valid & (io_enq_req_0_bits_fuType[16] | io_enq_req_0_bits_fuType[32])
      ? io_enq_req_0_bits_numLsElem
      : 5'h0;
  wire [5:0]  _GEN = {1'h0, loadQueueElem_0};
  wire [5:0]  _loadFlowPopCount_T_10 =
    6'(_GEN
       + {1'h0,
          io_enq_req_1_valid
          & (io_enq_req_1_bits_fuType[15] | io_enq_req_1_bits_fuType[31])
            ? io_enq_req_1_bits_numLsElem
            : 5'h0});
  wire [6:0]  _GEN_0 = {1'h0, _loadFlowPopCount_T_10};
  wire [6:0]  _GEN_1 =
    {2'h0,
     io_enq_req_2_valid & (io_enq_req_2_bits_fuType[15] | io_enq_req_2_bits_fuType[31])
       ? io_enq_req_2_bits_numLsElem
       : 5'h0};
  wire [6:0]  _loadFlowPopCount_T_2 = 7'(_GEN_0 + _GEN_1);
  wire [7:0]  _GEN_2 =
    {3'h0,
     io_enq_req_3_valid & (io_enq_req_3_bits_fuType[15] | io_enq_req_3_bits_fuType[31])
       ? io_enq_req_3_bits_numLsElem
       : 5'h0};
  wire [7:0]  loadFlowPopCount_4 = 8'({1'h0, 7'(_GEN_0 + _GEN_1)} + _GEN_2);
  wire [7:0]  _GEN_3 =
    {3'h0,
     io_enq_req_4_valid & (io_enq_req_4_bits_fuType[15] | io_enq_req_4_bits_fuType[31])
       ? io_enq_req_4_bits_numLsElem
       : 5'h0};
  wire [7:0]  _loadFlowPopCount_T_9 =
    8'({1'h0, 7'(_GEN_0 + _GEN_1)} + 8'(_GEN_2 + _GEN_3));
  wire [5:0]  _GEN_4 = {1'h0, storeQueueElem_0};
  wire [5:0]  _storeFlowPopCount_T_10 =
    6'(_GEN_4
       + {1'h0,
          io_enq_req_1_valid
          & (io_enq_req_1_bits_fuType[16] | io_enq_req_1_bits_fuType[32])
            ? io_enq_req_1_bits_numLsElem
            : 5'h0});
  wire [6:0]  _GEN_5 = {1'h0, _storeFlowPopCount_T_10};
  wire [6:0]  _GEN_6 =
    {2'h0,
     io_enq_req_2_valid & (io_enq_req_2_bits_fuType[16] | io_enq_req_2_bits_fuType[32])
       ? io_enq_req_2_bits_numLsElem
       : 5'h0};
  wire [6:0]  _storeFlowPopCount_T_2 = 7'(_GEN_5 + _GEN_6);
  wire [7:0]  _GEN_7 =
    {3'h0,
     io_enq_req_3_valid & (io_enq_req_3_bits_fuType[16] | io_enq_req_3_bits_fuType[32])
       ? io_enq_req_3_bits_numLsElem
       : 5'h0};
  wire [7:0]  storeFlowPopCount_4 = 8'({1'h0, 7'(_GEN_5 + _GEN_6)} + _GEN_7);
  wire [7:0]  _GEN_8 =
    {3'h0,
     io_enq_req_4_valid & (io_enq_req_4_bits_fuType[16] | io_enq_req_4_bits_fuType[32])
       ? io_enq_req_4_bits_numLsElem
       : 5'h0};
  wire [7:0]  _storeFlowPopCount_T_9 =
    8'({1'h0, 7'(_GEN_5 + _GEN_6)} + 8'(_GEN_7 + _GEN_8));
  wire [7:0]  lqAllocNumber =
    io_enq_iqAccept_0
      ? (io_enq_iqAccept_1
           ? (io_enq_iqAccept_2
                ? (io_enq_iqAccept_3
                     ? (io_enq_iqAccept_4
                          ? (io_enq_iqAccept_5
                               ? 8'(8'({1'h0, 7'(_GEN_0 + _GEN_1)} + _GEN_2)
                                    + 8'(_GEN_3
                                         + {3'h0,
                                            io_enq_req_5_valid
                                            & (io_enq_req_5_bits_fuType[15]
                                               | io_enq_req_5_bits_fuType[31])
                                              ? io_enq_req_5_bits_numLsElem
                                              : 5'h0}))
                               : _loadFlowPopCount_T_9)
                          : loadFlowPopCount_4)
                     : {1'h0, _loadFlowPopCount_T_2})
                : {2'h0, _loadFlowPopCount_T_10})
           : {3'h0, loadQueueElem_0})
      : 8'h0;
  wire [7:0]  sqAllocNumber =
    io_enq_iqAccept_0
      ? (io_enq_iqAccept_1
           ? (io_enq_iqAccept_2
                ? (io_enq_iqAccept_3
                     ? (io_enq_iqAccept_4
                          ? (io_enq_iqAccept_5
                               ? 8'(8'({1'h0, 7'(_GEN_5 + _GEN_6)} + _GEN_7)
                                    + 8'(_GEN_8
                                         + {3'h0,
                                            io_enq_req_5_valid
                                            & (io_enq_req_5_bits_fuType[16]
                                               | io_enq_req_5_bits_fuType[32])
                                              ? io_enq_req_5_bits_numLsElem
                                              : 5'h0}))
                               : _storeFlowPopCount_T_9)
                          : storeFlowPopCount_4)
                     : {1'h0, _storeFlowPopCount_T_2})
                : {2'h0, _storeFlowPopCount_T_10})
           : {3'h0, storeQueueElem_0})
      : 8'h0;
  reg         t1_redirect;
  reg         t2_redirect;
  reg         t3_update;
  reg  [4:0]  t3_lqCancelCnt_next_r;
  reg  [4:0]  t3_sqCancelCnt_next_r;
  wire [5:0]  _GEN_9 = {1'h0, lqPtr_value};
  wire [5:0]  _GEN_10 = {1'h0, sqPtr_value};
  wire [8:0]  _GEN_11 = {1'h0, lqAllocNumber};
  wire [8:0]  _GEN_12 = {1'h0, sqAllocNumber};
  reg         io_enq_canAccept_REG;
  wire [6:0]  _io_enq_resp_0_lqIdx_diff_T_4 = 7'({2'h0, lqPtr_value} - 7'h18);
  wire        io_enq_resp_0_lqIdx_reverse_flag =
    $signed(_io_enq_resp_0_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_0_lqIdx_new_ptr_flag =
    io_enq_resp_0_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_0_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_0_lqIdx_reverse_flag ? _io_enq_resp_0_lqIdx_diff_T_4[4:0] : lqPtr_value;
  wire [6:0]  _io_enq_resp_0_sqIdx_diff_T_4 = 7'({2'h0, sqPtr_value} - 7'h14);
  wire        io_enq_resp_0_sqIdx_reverse_flag =
    $signed(_io_enq_resp_0_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_0_sqIdx_new_ptr_flag =
    io_enq_resp_0_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_0_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_0_sqIdx_reverse_flag ? _io_enq_resp_0_sqIdx_diff_T_4[4:0] : sqPtr_value;
  wire [5:0]  io_enq_resp_1_lqIdx_new_value = 6'(_GEN_9 + _GEN);
  wire [6:0]  _io_enq_resp_1_lqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_1_lqIdx_new_value} - 7'h18);
  wire        io_enq_resp_1_lqIdx_reverse_flag =
    $signed(_io_enq_resp_1_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_1_lqIdx_new_ptr_flag =
    io_enq_resp_1_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_1_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_1_lqIdx_reverse_flag
      ? _io_enq_resp_1_lqIdx_diff_T_4[4:0]
      : io_enq_resp_1_lqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_1_sqIdx_new_value = 6'(_GEN_10 + _GEN_4);
  wire [6:0]  _io_enq_resp_1_sqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_1_sqIdx_new_value} - 7'h14);
  wire        io_enq_resp_1_sqIdx_reverse_flag =
    $signed(_io_enq_resp_1_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_1_sqIdx_new_ptr_flag =
    io_enq_resp_1_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_1_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_1_sqIdx_reverse_flag
      ? _io_enq_resp_1_sqIdx_diff_T_4[4:0]
      : io_enq_resp_1_sqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_2_lqIdx_new_value =
    6'(_GEN_9 + {1'h0, _loadFlowPopCount_T_10[4:0]});
  wire [6:0]  _io_enq_resp_2_lqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_2_lqIdx_new_value} - 7'h18);
  wire        io_enq_resp_2_lqIdx_reverse_flag =
    $signed(_io_enq_resp_2_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_2_lqIdx_new_ptr_flag =
    io_enq_resp_2_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_2_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_2_lqIdx_reverse_flag
      ? _io_enq_resp_2_lqIdx_diff_T_4[4:0]
      : io_enq_resp_2_lqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_2_sqIdx_new_value =
    6'(_GEN_10 + {1'h0, _storeFlowPopCount_T_10[4:0]});
  wire [6:0]  _io_enq_resp_2_sqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_2_sqIdx_new_value} - 7'h14);
  wire        io_enq_resp_2_sqIdx_reverse_flag =
    $signed(_io_enq_resp_2_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_2_sqIdx_new_ptr_flag =
    io_enq_resp_2_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_2_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_2_sqIdx_reverse_flag
      ? _io_enq_resp_2_sqIdx_diff_T_4[4:0]
      : io_enq_resp_2_sqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_3_lqIdx_new_value =
    6'(_GEN_9 + {1'h0, _loadFlowPopCount_T_2[4:0]});
  wire [6:0]  _io_enq_resp_3_lqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_3_lqIdx_new_value} - 7'h18);
  wire        io_enq_resp_3_lqIdx_reverse_flag =
    $signed(_io_enq_resp_3_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_3_lqIdx_new_ptr_flag =
    io_enq_resp_3_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_3_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_3_lqIdx_reverse_flag
      ? _io_enq_resp_3_lqIdx_diff_T_4[4:0]
      : io_enq_resp_3_lqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_3_sqIdx_new_value =
    6'(_GEN_10 + {1'h0, _storeFlowPopCount_T_2[4:0]});
  wire [6:0]  _io_enq_resp_3_sqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_3_sqIdx_new_value} - 7'h14);
  wire        io_enq_resp_3_sqIdx_reverse_flag =
    $signed(_io_enq_resp_3_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_3_sqIdx_new_ptr_flag =
    io_enq_resp_3_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_3_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_3_sqIdx_reverse_flag
      ? _io_enq_resp_3_sqIdx_diff_T_4[4:0]
      : io_enq_resp_3_sqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_4_lqIdx_new_value =
    6'(_GEN_9 + {1'h0, loadFlowPopCount_4[4:0]});
  wire [6:0]  _io_enq_resp_4_lqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_4_lqIdx_new_value} - 7'h18);
  wire        io_enq_resp_4_lqIdx_reverse_flag =
    $signed(_io_enq_resp_4_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_4_lqIdx_new_ptr_flag =
    io_enq_resp_4_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_4_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_4_lqIdx_reverse_flag
      ? _io_enq_resp_4_lqIdx_diff_T_4[4:0]
      : io_enq_resp_4_lqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_4_sqIdx_new_value =
    6'(_GEN_10 + {1'h0, storeFlowPopCount_4[4:0]});
  wire [6:0]  _io_enq_resp_4_sqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_4_sqIdx_new_value} - 7'h14);
  wire        io_enq_resp_4_sqIdx_reverse_flag =
    $signed(_io_enq_resp_4_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_4_sqIdx_new_ptr_flag =
    io_enq_resp_4_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_4_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_4_sqIdx_reverse_flag
      ? _io_enq_resp_4_sqIdx_diff_T_4[4:0]
      : io_enq_resp_4_sqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_5_lqIdx_new_value =
    6'(_GEN_9 + {1'h0, _loadFlowPopCount_T_9[4:0]});
  wire [6:0]  _io_enq_resp_5_lqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_5_lqIdx_new_value} - 7'h18);
  wire        io_enq_resp_5_lqIdx_reverse_flag =
    $signed(_io_enq_resp_5_lqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_5_lqIdx_new_ptr_flag =
    io_enq_resp_5_lqIdx_reverse_flag ^ lqPtr_flag;
  wire [4:0]  _io_enq_resp_5_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_5_lqIdx_reverse_flag
      ? _io_enq_resp_5_lqIdx_diff_T_4[4:0]
      : io_enq_resp_5_lqIdx_new_value[4:0];
  wire [5:0]  io_enq_resp_5_sqIdx_new_value =
    6'(_GEN_10 + {1'h0, _storeFlowPopCount_T_9[4:0]});
  wire [6:0]  _io_enq_resp_5_sqIdx_diff_T_4 =
    7'({1'h0, io_enq_resp_5_sqIdx_new_value} - 7'h14);
  wire        io_enq_resp_5_sqIdx_reverse_flag =
    $signed(_io_enq_resp_5_sqIdx_diff_T_4) > -7'sh1;
  wire        io_enq_resp_5_sqIdx_new_ptr_flag =
    io_enq_resp_5_sqIdx_reverse_flag ^ sqPtr_flag;
  wire [4:0]  _io_enq_resp_5_sqIdx_new_ptr_value_T_1 =
    io_enq_resp_5_sqIdx_reverse_flag
      ? _io_enq_resp_5_sqIdx_diff_T_4[4:0]
      : io_enq_resp_5_sqIdx_new_value[4:0];
  reg  [1:0]  REG_0;
  reg  [1:0]  REG_1;
  reg  [1:0]  REG_2;
  reg  [1:0]  REG_3;
  reg  [1:0]  REG_4;
  reg  [1:0]  REG_5;
  reg         io_enqLsq_req_0_valid_REG;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_0_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_0_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_0_bits_r_fuOpType;
  reg         io_enqLsq_req_0_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_0_bits_r_uopIdx;
  reg         io_enqLsq_req_0_bits_r_lastUop;
  reg         io_enqLsq_req_0_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_0_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_0_bits_r_numLsElem;
  reg         io_enqLsq_req_0_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_0_bits_lqIdx_r_value;
  reg         io_enqLsq_req_0_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_0_bits_sqIdx_r_value;
  reg         io_enqLsq_req_1_valid_REG;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_1_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_1_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_1_bits_r_fuOpType;
  reg         io_enqLsq_req_1_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_1_bits_r_uopIdx;
  reg         io_enqLsq_req_1_bits_r_lastUop;
  reg         io_enqLsq_req_1_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_1_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_1_bits_r_numLsElem;
  reg         io_enqLsq_req_1_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_1_bits_lqIdx_r_value;
  reg         io_enqLsq_req_1_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_1_bits_sqIdx_r_value;
  reg         io_enqLsq_req_2_valid_REG;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_2_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_2_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_2_bits_r_fuOpType;
  reg         io_enqLsq_req_2_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_2_bits_r_uopIdx;
  reg         io_enqLsq_req_2_bits_r_lastUop;
  reg         io_enqLsq_req_2_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_2_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_2_bits_r_numLsElem;
  reg         io_enqLsq_req_2_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_2_bits_lqIdx_r_value;
  reg         io_enqLsq_req_2_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_2_bits_sqIdx_r_value;
  reg         io_enqLsq_req_3_valid_REG;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_3_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_3_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_3_bits_r_fuOpType;
  reg         io_enqLsq_req_3_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_3_bits_r_uopIdx;
  reg         io_enqLsq_req_3_bits_r_lastUop;
  reg         io_enqLsq_req_3_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_3_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_3_bits_r_numLsElem;
  reg         io_enqLsq_req_3_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_3_bits_lqIdx_r_value;
  reg         io_enqLsq_req_3_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_3_bits_sqIdx_r_value;
  reg         io_enqLsq_req_4_valid_REG;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_4_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_4_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_4_bits_r_fuOpType;
  reg         io_enqLsq_req_4_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_4_bits_r_uopIdx;
  reg         io_enqLsq_req_4_bits_r_lastUop;
  reg         io_enqLsq_req_4_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_4_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_4_bits_r_numLsElem;
  reg         io_enqLsq_req_4_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_4_bits_lqIdx_r_value;
  reg         io_enqLsq_req_4_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_4_bits_sqIdx_r_value;
  reg         io_enqLsq_req_5_valid_REG;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_23;
  reg  [3:0]  io_enqLsq_req_5_bits_r_trigger;
  reg  [34:0] io_enqLsq_req_5_bits_r_fuType;
  reg  [8:0]  io_enqLsq_req_5_bits_r_fuOpType;
  reg         io_enqLsq_req_5_bits_r_flushPipe;
  reg  [6:0]  io_enqLsq_req_5_bits_r_uopIdx;
  reg         io_enqLsq_req_5_bits_r_lastUop;
  reg         io_enqLsq_req_5_bits_r_robIdx_flag;
  reg  [5:0]  io_enqLsq_req_5_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_5_bits_r_numLsElem;
  reg         io_enqLsq_req_5_bits_lqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_5_bits_lqIdx_r_value;
  reg         io_enqLsq_req_5_bits_sqIdx_r_flag;
  reg  [4:0]  io_enqLsq_req_5_bits_sqIdx_r_value;
  wire [5:0]  lqPtr_flipped_new_ptr_new_value =
    6'(_GEN_9 + {1'h0, 5'(5'h18 - t3_lqCancelCnt_next_r)});
  wire [6:0]  _lqPtr_flipped_new_ptr_diff_T_4 =
    7'({1'h0, lqPtr_flipped_new_ptr_new_value} - 7'h18);
  wire        lqPtr_flipped_new_ptr_reverse_flag =
    $signed(_lqPtr_flipped_new_ptr_diff_T_4) > -7'sh1;
  wire [5:0]  sqPtr_flipped_new_ptr_new_value =
    6'(_GEN_10 + {1'h0, 5'(5'h14 - t3_sqCancelCnt_next_r)});
  wire [6:0]  _sqPtr_flipped_new_ptr_diff_T_4 =
    7'({1'h0, sqPtr_flipped_new_ptr_new_value} - 7'h14);
  wire        sqPtr_flipped_new_ptr_reverse_flag =
    $signed(_sqPtr_flipped_new_ptr_diff_T_4) > -7'sh1;
  wire        _GEN_13 = ~io_redirect_valid & io_enq_canAccept_REG;
  wire [8:0]  lqPtr_new_value = 9'({4'h0, lqPtr_value} + _GEN_11);
  wire [9:0]  _lqPtr_diff_T_4 = 10'({1'h0, lqPtr_new_value} - 10'h18);
  wire        lqPtr_reverse_flag = $signed(_lqPtr_diff_T_4) > -10'sh1;
  wire [8:0]  sqPtr_new_value = 9'({4'h0, sqPtr_value} + _GEN_12);
  wire [9:0]  _sqPtr_diff_T_4 = 10'({1'h0, sqPtr_new_value} - 10'h14);
  wire        sqPtr_reverse_flag = $signed(_sqPtr_diff_T_4) > -10'sh1;
  wire [4:0]  _GEN_14 = {1'h0, io_lcommit};
  wire [4:0]  _GEN_15 = {3'h0, io_scommit};
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      lqPtr_flag <= 1'h0;
      lqPtr_value <= 5'h0;
      sqPtr_flag <= 1'h0;
      sqPtr_value <= 5'h0;
      lqCounter <= 5'h18;
      sqCounter <= 5'h14;
      t3_lqCancelCnt_next_r <= 5'h0;
      t3_sqCancelCnt_next_r <= 5'h0;
    end
    else begin
      if (t3_update) begin
        lqPtr_flag <= lqPtr_flipped_new_ptr_reverse_flag ^ ~lqPtr_flag;
        lqPtr_value <=
          lqPtr_flipped_new_ptr_reverse_flag
            ? _lqPtr_flipped_new_ptr_diff_T_4[4:0]
            : lqPtr_flipped_new_ptr_new_value[4:0];
        sqPtr_flag <= sqPtr_flipped_new_ptr_reverse_flag ^ ~sqPtr_flag;
        sqPtr_value <=
          sqPtr_flipped_new_ptr_reverse_flag
            ? _sqPtr_flipped_new_ptr_diff_T_4[4:0]
            : sqPtr_flipped_new_ptr_new_value[4:0];
        lqCounter <= 5'(lqCounter + 5'(_GEN_14 + t3_lqCancelCnt_next_r));
        sqCounter <= 5'(sqCounter + 5'(_GEN_15 + t3_sqCancelCnt_next_r));
      end
      else begin
        lqPtr_flag <= _GEN_13 & lqPtr_reverse_flag ^ lqPtr_flag;
        if (_GEN_13) begin
          lqPtr_value <= lqPtr_reverse_flag ? _lqPtr_diff_T_4[4:0] : lqPtr_new_value[4:0];
          sqPtr_value <= sqPtr_reverse_flag ? _sqPtr_diff_T_4[4:0] : sqPtr_new_value[4:0];
          lqCounter <= 5'(5'(lqCounter + _GEN_14) - lqAllocNumber[4:0]);
          sqCounter <= 5'(5'(sqCounter + _GEN_15) - sqAllocNumber[4:0]);
        end
        else begin
          lqCounter <= 5'(lqCounter + _GEN_14);
          sqCounter <= 5'(sqCounter + _GEN_15);
        end
        sqPtr_flag <= _GEN_13 & sqPtr_reverse_flag ^ sqPtr_flag;
      end
      if (~(io_lqCancelCnt == t3_lqCancelCnt_next_r))
        t3_lqCancelCnt_next_r <= io_lqCancelCnt;
      if (~(io_sqCancelCnt == t3_sqCancelCnt_next_r))
        t3_sqCancelCnt_next_r <= io_sqCancelCnt;
    end
  end // always @(posedge, posedge)
  wire        t2_update =
    t2_redirect
    & {|io_enq_needAlloc_5,
       |io_enq_needAlloc_4,
       |io_enq_needAlloc_3,
       |io_enq_needAlloc_2,
       |io_enq_needAlloc_1,
       |io_enq_needAlloc_0} == 6'h0;
  wire        do_enq = io_enq_req_0_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_1 = io_enq_req_1_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_2 = io_enq_req_2_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_3 = io_enq_req_3_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_4 = io_enq_req_4_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_5 = io_enq_req_5_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  always @(posedge clock) begin
    t1_redirect <= io_redirect_valid;
    t2_redirect <= t1_redirect;
    t3_update <= t2_update;
    io_enq_canAccept_REG <=
      {4'h0, lqCounter} >= 9'(_GEN_11 + 9'h6) & {4'h0, sqCounter} >= 9'(_GEN_12 + 9'h4)
      & ~t2_update;
    REG_0 <= io_enq_needAlloc_0;
    REG_1 <= io_enq_needAlloc_1;
    REG_2 <= io_enq_needAlloc_2;
    REG_3 <= io_enq_needAlloc_3;
    REG_4 <= io_enq_needAlloc_4;
    REG_5 <= io_enq_needAlloc_5;
    io_enqLsq_req_0_valid_REG <= do_enq;
    if (do_enq) begin
      io_enqLsq_req_0_bits_r_exceptionVec_0 <= io_enq_req_0_bits_exceptionVec_0;
      io_enqLsq_req_0_bits_r_exceptionVec_1 <= io_enq_req_0_bits_exceptionVec_1;
      io_enqLsq_req_0_bits_r_exceptionVec_2 <= io_enq_req_0_bits_exceptionVec_2;
      io_enqLsq_req_0_bits_r_exceptionVec_3 <= io_enq_req_0_bits_exceptionVec_3;
      io_enqLsq_req_0_bits_r_exceptionVec_4 <= io_enq_req_0_bits_exceptionVec_4;
      io_enqLsq_req_0_bits_r_exceptionVec_5 <= io_enq_req_0_bits_exceptionVec_5;
      io_enqLsq_req_0_bits_r_exceptionVec_6 <= io_enq_req_0_bits_exceptionVec_6;
      io_enqLsq_req_0_bits_r_exceptionVec_7 <= io_enq_req_0_bits_exceptionVec_7;
      io_enqLsq_req_0_bits_r_exceptionVec_8 <= io_enq_req_0_bits_exceptionVec_8;
      io_enqLsq_req_0_bits_r_exceptionVec_9 <= io_enq_req_0_bits_exceptionVec_9;
      io_enqLsq_req_0_bits_r_exceptionVec_10 <= io_enq_req_0_bits_exceptionVec_10;
      io_enqLsq_req_0_bits_r_exceptionVec_11 <= io_enq_req_0_bits_exceptionVec_11;
      io_enqLsq_req_0_bits_r_exceptionVec_12 <= io_enq_req_0_bits_exceptionVec_12;
      io_enqLsq_req_0_bits_r_exceptionVec_13 <= io_enq_req_0_bits_exceptionVec_13;
      io_enqLsq_req_0_bits_r_exceptionVec_14 <= io_enq_req_0_bits_exceptionVec_14;
      io_enqLsq_req_0_bits_r_exceptionVec_15 <= io_enq_req_0_bits_exceptionVec_15;
      io_enqLsq_req_0_bits_r_exceptionVec_16 <= io_enq_req_0_bits_exceptionVec_16;
      io_enqLsq_req_0_bits_r_exceptionVec_17 <= io_enq_req_0_bits_exceptionVec_17;
      io_enqLsq_req_0_bits_r_exceptionVec_18 <= io_enq_req_0_bits_exceptionVec_18;
      io_enqLsq_req_0_bits_r_exceptionVec_19 <= io_enq_req_0_bits_exceptionVec_19;
      io_enqLsq_req_0_bits_r_exceptionVec_20 <= io_enq_req_0_bits_exceptionVec_20;
      io_enqLsq_req_0_bits_r_exceptionVec_21 <= io_enq_req_0_bits_exceptionVec_21;
      io_enqLsq_req_0_bits_r_exceptionVec_22 <= io_enq_req_0_bits_exceptionVec_22;
      io_enqLsq_req_0_bits_r_exceptionVec_23 <= io_enq_req_0_bits_exceptionVec_23;
      io_enqLsq_req_0_bits_r_trigger <= io_enq_req_0_bits_trigger;
      io_enqLsq_req_0_bits_r_fuType <= io_enq_req_0_bits_fuType;
      io_enqLsq_req_0_bits_r_fuOpType <= io_enq_req_0_bits_fuOpType;
      io_enqLsq_req_0_bits_r_flushPipe <= io_enq_req_0_bits_flushPipe;
      io_enqLsq_req_0_bits_r_uopIdx <= io_enq_req_0_bits_uopIdx;
      io_enqLsq_req_0_bits_r_lastUop <= io_enq_req_0_bits_lastUop;
      io_enqLsq_req_0_bits_r_robIdx_flag <= io_enq_req_0_bits_robIdx_flag;
      io_enqLsq_req_0_bits_r_robIdx_value <= io_enq_req_0_bits_robIdx_value;
      io_enqLsq_req_0_bits_r_numLsElem <= io_enq_req_0_bits_numLsElem;
      io_enqLsq_req_0_bits_lqIdx_r_flag <= io_enq_resp_0_lqIdx_new_ptr_flag;
      io_enqLsq_req_0_bits_lqIdx_r_value <= _io_enq_resp_0_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_0_bits_sqIdx_r_flag <= io_enq_resp_0_sqIdx_new_ptr_flag;
      io_enqLsq_req_0_bits_sqIdx_r_value <= _io_enq_resp_0_sqIdx_new_ptr_value_T_1;
    end
    io_enqLsq_req_1_valid_REG <= do_enq_1;
    if (do_enq_1) begin
      io_enqLsq_req_1_bits_r_exceptionVec_0 <= io_enq_req_1_bits_exceptionVec_0;
      io_enqLsq_req_1_bits_r_exceptionVec_1 <= io_enq_req_1_bits_exceptionVec_1;
      io_enqLsq_req_1_bits_r_exceptionVec_2 <= io_enq_req_1_bits_exceptionVec_2;
      io_enqLsq_req_1_bits_r_exceptionVec_3 <= io_enq_req_1_bits_exceptionVec_3;
      io_enqLsq_req_1_bits_r_exceptionVec_4 <= io_enq_req_1_bits_exceptionVec_4;
      io_enqLsq_req_1_bits_r_exceptionVec_5 <= io_enq_req_1_bits_exceptionVec_5;
      io_enqLsq_req_1_bits_r_exceptionVec_6 <= io_enq_req_1_bits_exceptionVec_6;
      io_enqLsq_req_1_bits_r_exceptionVec_7 <= io_enq_req_1_bits_exceptionVec_7;
      io_enqLsq_req_1_bits_r_exceptionVec_8 <= io_enq_req_1_bits_exceptionVec_8;
      io_enqLsq_req_1_bits_r_exceptionVec_9 <= io_enq_req_1_bits_exceptionVec_9;
      io_enqLsq_req_1_bits_r_exceptionVec_10 <= io_enq_req_1_bits_exceptionVec_10;
      io_enqLsq_req_1_bits_r_exceptionVec_11 <= io_enq_req_1_bits_exceptionVec_11;
      io_enqLsq_req_1_bits_r_exceptionVec_12 <= io_enq_req_1_bits_exceptionVec_12;
      io_enqLsq_req_1_bits_r_exceptionVec_13 <= io_enq_req_1_bits_exceptionVec_13;
      io_enqLsq_req_1_bits_r_exceptionVec_14 <= io_enq_req_1_bits_exceptionVec_14;
      io_enqLsq_req_1_bits_r_exceptionVec_15 <= io_enq_req_1_bits_exceptionVec_15;
      io_enqLsq_req_1_bits_r_exceptionVec_16 <= io_enq_req_1_bits_exceptionVec_16;
      io_enqLsq_req_1_bits_r_exceptionVec_17 <= io_enq_req_1_bits_exceptionVec_17;
      io_enqLsq_req_1_bits_r_exceptionVec_18 <= io_enq_req_1_bits_exceptionVec_18;
      io_enqLsq_req_1_bits_r_exceptionVec_19 <= io_enq_req_1_bits_exceptionVec_19;
      io_enqLsq_req_1_bits_r_exceptionVec_20 <= io_enq_req_1_bits_exceptionVec_20;
      io_enqLsq_req_1_bits_r_exceptionVec_21 <= io_enq_req_1_bits_exceptionVec_21;
      io_enqLsq_req_1_bits_r_exceptionVec_22 <= io_enq_req_1_bits_exceptionVec_22;
      io_enqLsq_req_1_bits_r_exceptionVec_23 <= io_enq_req_1_bits_exceptionVec_23;
      io_enqLsq_req_1_bits_r_trigger <= io_enq_req_1_bits_trigger;
      io_enqLsq_req_1_bits_r_fuType <= io_enq_req_1_bits_fuType;
      io_enqLsq_req_1_bits_r_fuOpType <= io_enq_req_1_bits_fuOpType;
      io_enqLsq_req_1_bits_r_flushPipe <= io_enq_req_1_bits_flushPipe;
      io_enqLsq_req_1_bits_r_uopIdx <= io_enq_req_1_bits_uopIdx;
      io_enqLsq_req_1_bits_r_lastUop <= io_enq_req_1_bits_lastUop;
      io_enqLsq_req_1_bits_r_robIdx_flag <= io_enq_req_1_bits_robIdx_flag;
      io_enqLsq_req_1_bits_r_robIdx_value <= io_enq_req_1_bits_robIdx_value;
      io_enqLsq_req_1_bits_r_numLsElem <= io_enq_req_1_bits_numLsElem;
      io_enqLsq_req_1_bits_lqIdx_r_flag <= io_enq_resp_1_lqIdx_new_ptr_flag;
      io_enqLsq_req_1_bits_lqIdx_r_value <= _io_enq_resp_1_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_1_bits_sqIdx_r_flag <= io_enq_resp_1_sqIdx_new_ptr_flag;
      io_enqLsq_req_1_bits_sqIdx_r_value <= _io_enq_resp_1_sqIdx_new_ptr_value_T_1;
    end
    io_enqLsq_req_2_valid_REG <= do_enq_2;
    if (do_enq_2) begin
      io_enqLsq_req_2_bits_r_exceptionVec_0 <= io_enq_req_2_bits_exceptionVec_0;
      io_enqLsq_req_2_bits_r_exceptionVec_1 <= io_enq_req_2_bits_exceptionVec_1;
      io_enqLsq_req_2_bits_r_exceptionVec_2 <= io_enq_req_2_bits_exceptionVec_2;
      io_enqLsq_req_2_bits_r_exceptionVec_3 <= io_enq_req_2_bits_exceptionVec_3;
      io_enqLsq_req_2_bits_r_exceptionVec_4 <= io_enq_req_2_bits_exceptionVec_4;
      io_enqLsq_req_2_bits_r_exceptionVec_5 <= io_enq_req_2_bits_exceptionVec_5;
      io_enqLsq_req_2_bits_r_exceptionVec_6 <= io_enq_req_2_bits_exceptionVec_6;
      io_enqLsq_req_2_bits_r_exceptionVec_7 <= io_enq_req_2_bits_exceptionVec_7;
      io_enqLsq_req_2_bits_r_exceptionVec_8 <= io_enq_req_2_bits_exceptionVec_8;
      io_enqLsq_req_2_bits_r_exceptionVec_9 <= io_enq_req_2_bits_exceptionVec_9;
      io_enqLsq_req_2_bits_r_exceptionVec_10 <= io_enq_req_2_bits_exceptionVec_10;
      io_enqLsq_req_2_bits_r_exceptionVec_11 <= io_enq_req_2_bits_exceptionVec_11;
      io_enqLsq_req_2_bits_r_exceptionVec_12 <= io_enq_req_2_bits_exceptionVec_12;
      io_enqLsq_req_2_bits_r_exceptionVec_13 <= io_enq_req_2_bits_exceptionVec_13;
      io_enqLsq_req_2_bits_r_exceptionVec_14 <= io_enq_req_2_bits_exceptionVec_14;
      io_enqLsq_req_2_bits_r_exceptionVec_15 <= io_enq_req_2_bits_exceptionVec_15;
      io_enqLsq_req_2_bits_r_exceptionVec_16 <= io_enq_req_2_bits_exceptionVec_16;
      io_enqLsq_req_2_bits_r_exceptionVec_17 <= io_enq_req_2_bits_exceptionVec_17;
      io_enqLsq_req_2_bits_r_exceptionVec_18 <= io_enq_req_2_bits_exceptionVec_18;
      io_enqLsq_req_2_bits_r_exceptionVec_19 <= io_enq_req_2_bits_exceptionVec_19;
      io_enqLsq_req_2_bits_r_exceptionVec_20 <= io_enq_req_2_bits_exceptionVec_20;
      io_enqLsq_req_2_bits_r_exceptionVec_21 <= io_enq_req_2_bits_exceptionVec_21;
      io_enqLsq_req_2_bits_r_exceptionVec_22 <= io_enq_req_2_bits_exceptionVec_22;
      io_enqLsq_req_2_bits_r_exceptionVec_23 <= io_enq_req_2_bits_exceptionVec_23;
      io_enqLsq_req_2_bits_r_trigger <= io_enq_req_2_bits_trigger;
      io_enqLsq_req_2_bits_r_fuType <= io_enq_req_2_bits_fuType;
      io_enqLsq_req_2_bits_r_fuOpType <= io_enq_req_2_bits_fuOpType;
      io_enqLsq_req_2_bits_r_flushPipe <= io_enq_req_2_bits_flushPipe;
      io_enqLsq_req_2_bits_r_uopIdx <= io_enq_req_2_bits_uopIdx;
      io_enqLsq_req_2_bits_r_lastUop <= io_enq_req_2_bits_lastUop;
      io_enqLsq_req_2_bits_r_robIdx_flag <= io_enq_req_2_bits_robIdx_flag;
      io_enqLsq_req_2_bits_r_robIdx_value <= io_enq_req_2_bits_robIdx_value;
      io_enqLsq_req_2_bits_r_numLsElem <= io_enq_req_2_bits_numLsElem;
      io_enqLsq_req_2_bits_lqIdx_r_flag <= io_enq_resp_2_lqIdx_new_ptr_flag;
      io_enqLsq_req_2_bits_lqIdx_r_value <= _io_enq_resp_2_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_2_bits_sqIdx_r_flag <= io_enq_resp_2_sqIdx_new_ptr_flag;
      io_enqLsq_req_2_bits_sqIdx_r_value <= _io_enq_resp_2_sqIdx_new_ptr_value_T_1;
    end
    io_enqLsq_req_3_valid_REG <= do_enq_3;
    if (do_enq_3) begin
      io_enqLsq_req_3_bits_r_exceptionVec_0 <= io_enq_req_3_bits_exceptionVec_0;
      io_enqLsq_req_3_bits_r_exceptionVec_1 <= io_enq_req_3_bits_exceptionVec_1;
      io_enqLsq_req_3_bits_r_exceptionVec_2 <= io_enq_req_3_bits_exceptionVec_2;
      io_enqLsq_req_3_bits_r_exceptionVec_3 <= io_enq_req_3_bits_exceptionVec_3;
      io_enqLsq_req_3_bits_r_exceptionVec_4 <= io_enq_req_3_bits_exceptionVec_4;
      io_enqLsq_req_3_bits_r_exceptionVec_5 <= io_enq_req_3_bits_exceptionVec_5;
      io_enqLsq_req_3_bits_r_exceptionVec_6 <= io_enq_req_3_bits_exceptionVec_6;
      io_enqLsq_req_3_bits_r_exceptionVec_7 <= io_enq_req_3_bits_exceptionVec_7;
      io_enqLsq_req_3_bits_r_exceptionVec_8 <= io_enq_req_3_bits_exceptionVec_8;
      io_enqLsq_req_3_bits_r_exceptionVec_9 <= io_enq_req_3_bits_exceptionVec_9;
      io_enqLsq_req_3_bits_r_exceptionVec_10 <= io_enq_req_3_bits_exceptionVec_10;
      io_enqLsq_req_3_bits_r_exceptionVec_11 <= io_enq_req_3_bits_exceptionVec_11;
      io_enqLsq_req_3_bits_r_exceptionVec_12 <= io_enq_req_3_bits_exceptionVec_12;
      io_enqLsq_req_3_bits_r_exceptionVec_13 <= io_enq_req_3_bits_exceptionVec_13;
      io_enqLsq_req_3_bits_r_exceptionVec_14 <= io_enq_req_3_bits_exceptionVec_14;
      io_enqLsq_req_3_bits_r_exceptionVec_15 <= io_enq_req_3_bits_exceptionVec_15;
      io_enqLsq_req_3_bits_r_exceptionVec_16 <= io_enq_req_3_bits_exceptionVec_16;
      io_enqLsq_req_3_bits_r_exceptionVec_17 <= io_enq_req_3_bits_exceptionVec_17;
      io_enqLsq_req_3_bits_r_exceptionVec_18 <= io_enq_req_3_bits_exceptionVec_18;
      io_enqLsq_req_3_bits_r_exceptionVec_19 <= io_enq_req_3_bits_exceptionVec_19;
      io_enqLsq_req_3_bits_r_exceptionVec_20 <= io_enq_req_3_bits_exceptionVec_20;
      io_enqLsq_req_3_bits_r_exceptionVec_21 <= io_enq_req_3_bits_exceptionVec_21;
      io_enqLsq_req_3_bits_r_exceptionVec_22 <= io_enq_req_3_bits_exceptionVec_22;
      io_enqLsq_req_3_bits_r_exceptionVec_23 <= io_enq_req_3_bits_exceptionVec_23;
      io_enqLsq_req_3_bits_r_trigger <= io_enq_req_3_bits_trigger;
      io_enqLsq_req_3_bits_r_fuType <= io_enq_req_3_bits_fuType;
      io_enqLsq_req_3_bits_r_fuOpType <= io_enq_req_3_bits_fuOpType;
      io_enqLsq_req_3_bits_r_flushPipe <= io_enq_req_3_bits_flushPipe;
      io_enqLsq_req_3_bits_r_uopIdx <= io_enq_req_3_bits_uopIdx;
      io_enqLsq_req_3_bits_r_lastUop <= io_enq_req_3_bits_lastUop;
      io_enqLsq_req_3_bits_r_robIdx_flag <= io_enq_req_3_bits_robIdx_flag;
      io_enqLsq_req_3_bits_r_robIdx_value <= io_enq_req_3_bits_robIdx_value;
      io_enqLsq_req_3_bits_r_numLsElem <= io_enq_req_3_bits_numLsElem;
      io_enqLsq_req_3_bits_lqIdx_r_flag <= io_enq_resp_3_lqIdx_new_ptr_flag;
      io_enqLsq_req_3_bits_lqIdx_r_value <= _io_enq_resp_3_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_3_bits_sqIdx_r_flag <= io_enq_resp_3_sqIdx_new_ptr_flag;
      io_enqLsq_req_3_bits_sqIdx_r_value <= _io_enq_resp_3_sqIdx_new_ptr_value_T_1;
    end
    io_enqLsq_req_4_valid_REG <= do_enq_4;
    if (do_enq_4) begin
      io_enqLsq_req_4_bits_r_exceptionVec_0 <= io_enq_req_4_bits_exceptionVec_0;
      io_enqLsq_req_4_bits_r_exceptionVec_1 <= io_enq_req_4_bits_exceptionVec_1;
      io_enqLsq_req_4_bits_r_exceptionVec_2 <= io_enq_req_4_bits_exceptionVec_2;
      io_enqLsq_req_4_bits_r_exceptionVec_3 <= io_enq_req_4_bits_exceptionVec_3;
      io_enqLsq_req_4_bits_r_exceptionVec_4 <= io_enq_req_4_bits_exceptionVec_4;
      io_enqLsq_req_4_bits_r_exceptionVec_5 <= io_enq_req_4_bits_exceptionVec_5;
      io_enqLsq_req_4_bits_r_exceptionVec_6 <= io_enq_req_4_bits_exceptionVec_6;
      io_enqLsq_req_4_bits_r_exceptionVec_7 <= io_enq_req_4_bits_exceptionVec_7;
      io_enqLsq_req_4_bits_r_exceptionVec_8 <= io_enq_req_4_bits_exceptionVec_8;
      io_enqLsq_req_4_bits_r_exceptionVec_9 <= io_enq_req_4_bits_exceptionVec_9;
      io_enqLsq_req_4_bits_r_exceptionVec_10 <= io_enq_req_4_bits_exceptionVec_10;
      io_enqLsq_req_4_bits_r_exceptionVec_11 <= io_enq_req_4_bits_exceptionVec_11;
      io_enqLsq_req_4_bits_r_exceptionVec_12 <= io_enq_req_4_bits_exceptionVec_12;
      io_enqLsq_req_4_bits_r_exceptionVec_13 <= io_enq_req_4_bits_exceptionVec_13;
      io_enqLsq_req_4_bits_r_exceptionVec_14 <= io_enq_req_4_bits_exceptionVec_14;
      io_enqLsq_req_4_bits_r_exceptionVec_15 <= io_enq_req_4_bits_exceptionVec_15;
      io_enqLsq_req_4_bits_r_exceptionVec_16 <= io_enq_req_4_bits_exceptionVec_16;
      io_enqLsq_req_4_bits_r_exceptionVec_17 <= io_enq_req_4_bits_exceptionVec_17;
      io_enqLsq_req_4_bits_r_exceptionVec_18 <= io_enq_req_4_bits_exceptionVec_18;
      io_enqLsq_req_4_bits_r_exceptionVec_19 <= io_enq_req_4_bits_exceptionVec_19;
      io_enqLsq_req_4_bits_r_exceptionVec_20 <= io_enq_req_4_bits_exceptionVec_20;
      io_enqLsq_req_4_bits_r_exceptionVec_21 <= io_enq_req_4_bits_exceptionVec_21;
      io_enqLsq_req_4_bits_r_exceptionVec_22 <= io_enq_req_4_bits_exceptionVec_22;
      io_enqLsq_req_4_bits_r_exceptionVec_23 <= io_enq_req_4_bits_exceptionVec_23;
      io_enqLsq_req_4_bits_r_trigger <= io_enq_req_4_bits_trigger;
      io_enqLsq_req_4_bits_r_fuType <= io_enq_req_4_bits_fuType;
      io_enqLsq_req_4_bits_r_fuOpType <= io_enq_req_4_bits_fuOpType;
      io_enqLsq_req_4_bits_r_flushPipe <= io_enq_req_4_bits_flushPipe;
      io_enqLsq_req_4_bits_r_uopIdx <= io_enq_req_4_bits_uopIdx;
      io_enqLsq_req_4_bits_r_lastUop <= io_enq_req_4_bits_lastUop;
      io_enqLsq_req_4_bits_r_robIdx_flag <= io_enq_req_4_bits_robIdx_flag;
      io_enqLsq_req_4_bits_r_robIdx_value <= io_enq_req_4_bits_robIdx_value;
      io_enqLsq_req_4_bits_r_numLsElem <= io_enq_req_4_bits_numLsElem;
      io_enqLsq_req_4_bits_lqIdx_r_flag <= io_enq_resp_4_lqIdx_new_ptr_flag;
      io_enqLsq_req_4_bits_lqIdx_r_value <= _io_enq_resp_4_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_4_bits_sqIdx_r_flag <= io_enq_resp_4_sqIdx_new_ptr_flag;
      io_enqLsq_req_4_bits_sqIdx_r_value <= _io_enq_resp_4_sqIdx_new_ptr_value_T_1;
    end
    io_enqLsq_req_5_valid_REG <= do_enq_5;
    if (do_enq_5) begin
      io_enqLsq_req_5_bits_r_exceptionVec_0 <= io_enq_req_5_bits_exceptionVec_0;
      io_enqLsq_req_5_bits_r_exceptionVec_1 <= io_enq_req_5_bits_exceptionVec_1;
      io_enqLsq_req_5_bits_r_exceptionVec_2 <= io_enq_req_5_bits_exceptionVec_2;
      io_enqLsq_req_5_bits_r_exceptionVec_3 <= io_enq_req_5_bits_exceptionVec_3;
      io_enqLsq_req_5_bits_r_exceptionVec_4 <= io_enq_req_5_bits_exceptionVec_4;
      io_enqLsq_req_5_bits_r_exceptionVec_5 <= io_enq_req_5_bits_exceptionVec_5;
      io_enqLsq_req_5_bits_r_exceptionVec_6 <= io_enq_req_5_bits_exceptionVec_6;
      io_enqLsq_req_5_bits_r_exceptionVec_7 <= io_enq_req_5_bits_exceptionVec_7;
      io_enqLsq_req_5_bits_r_exceptionVec_8 <= io_enq_req_5_bits_exceptionVec_8;
      io_enqLsq_req_5_bits_r_exceptionVec_9 <= io_enq_req_5_bits_exceptionVec_9;
      io_enqLsq_req_5_bits_r_exceptionVec_10 <= io_enq_req_5_bits_exceptionVec_10;
      io_enqLsq_req_5_bits_r_exceptionVec_11 <= io_enq_req_5_bits_exceptionVec_11;
      io_enqLsq_req_5_bits_r_exceptionVec_12 <= io_enq_req_5_bits_exceptionVec_12;
      io_enqLsq_req_5_bits_r_exceptionVec_13 <= io_enq_req_5_bits_exceptionVec_13;
      io_enqLsq_req_5_bits_r_exceptionVec_14 <= io_enq_req_5_bits_exceptionVec_14;
      io_enqLsq_req_5_bits_r_exceptionVec_15 <= io_enq_req_5_bits_exceptionVec_15;
      io_enqLsq_req_5_bits_r_exceptionVec_16 <= io_enq_req_5_bits_exceptionVec_16;
      io_enqLsq_req_5_bits_r_exceptionVec_17 <= io_enq_req_5_bits_exceptionVec_17;
      io_enqLsq_req_5_bits_r_exceptionVec_18 <= io_enq_req_5_bits_exceptionVec_18;
      io_enqLsq_req_5_bits_r_exceptionVec_19 <= io_enq_req_5_bits_exceptionVec_19;
      io_enqLsq_req_5_bits_r_exceptionVec_20 <= io_enq_req_5_bits_exceptionVec_20;
      io_enqLsq_req_5_bits_r_exceptionVec_21 <= io_enq_req_5_bits_exceptionVec_21;
      io_enqLsq_req_5_bits_r_exceptionVec_22 <= io_enq_req_5_bits_exceptionVec_22;
      io_enqLsq_req_5_bits_r_exceptionVec_23 <= io_enq_req_5_bits_exceptionVec_23;
      io_enqLsq_req_5_bits_r_trigger <= io_enq_req_5_bits_trigger;
      io_enqLsq_req_5_bits_r_fuType <= io_enq_req_5_bits_fuType;
      io_enqLsq_req_5_bits_r_fuOpType <= io_enq_req_5_bits_fuOpType;
      io_enqLsq_req_5_bits_r_flushPipe <= io_enq_req_5_bits_flushPipe;
      io_enqLsq_req_5_bits_r_uopIdx <= io_enq_req_5_bits_uopIdx;
      io_enqLsq_req_5_bits_r_lastUop <= io_enq_req_5_bits_lastUop;
      io_enqLsq_req_5_bits_r_robIdx_flag <= io_enq_req_5_bits_robIdx_flag;
      io_enqLsq_req_5_bits_r_robIdx_value <= io_enq_req_5_bits_robIdx_value;
      io_enqLsq_req_5_bits_r_numLsElem <= io_enq_req_5_bits_numLsElem;
      io_enqLsq_req_5_bits_lqIdx_r_flag <= io_enq_resp_5_lqIdx_new_ptr_flag;
      io_enqLsq_req_5_bits_lqIdx_r_value <= _io_enq_resp_5_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_5_bits_sqIdx_r_flag <= io_enq_resp_5_sqIdx_new_ptr_flag;
      io_enqLsq_req_5_bits_sqIdx_r_value <= _io_enq_resp_5_sqIdx_new_ptr_value_T_1;
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:244];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [7:0] i = 8'h0; i < 8'hF5; i += 8'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        lqPtr_flag = _RANDOM[8'h0][0];
        lqPtr_value = _RANDOM[8'h0][5:1];
        sqPtr_flag = _RANDOM[8'h0][6];
        sqPtr_value = _RANDOM[8'h0][11:7];
        lqCounter = _RANDOM[8'h0][16:12];
        sqCounter = _RANDOM[8'h0][21:17];
        t1_redirect = _RANDOM[8'h0][23];
        t2_redirect = _RANDOM[8'h0][24];
        t3_update = _RANDOM[8'h0][25];
        t3_lqCancelCnt_next_r = _RANDOM[8'h0][30:26];
        t3_sqCancelCnt_next_r = {_RANDOM[8'h0][31], _RANDOM[8'h1][3:0]};
        io_enq_canAccept_REG = _RANDOM[8'h1][4];
        REG_0 = _RANDOM[8'h1][6:5];
        REG_1 = _RANDOM[8'h1][8:7];
        REG_2 = _RANDOM[8'h1][10:9];
        REG_3 = _RANDOM[8'h1][12:11];
        REG_4 = _RANDOM[8'h1][14:13];
        REG_5 = _RANDOM[8'h1][16:15];
        io_enqLsq_req_0_valid_REG = _RANDOM[8'h1][23];
        io_enqLsq_req_0_bits_r_exceptionVec_0 = _RANDOM[8'h4][20];
        io_enqLsq_req_0_bits_r_exceptionVec_1 = _RANDOM[8'h4][21];
        io_enqLsq_req_0_bits_r_exceptionVec_2 = _RANDOM[8'h4][22];
        io_enqLsq_req_0_bits_r_exceptionVec_3 = _RANDOM[8'h4][23];
        io_enqLsq_req_0_bits_r_exceptionVec_4 = _RANDOM[8'h4][24];
        io_enqLsq_req_0_bits_r_exceptionVec_5 = _RANDOM[8'h4][25];
        io_enqLsq_req_0_bits_r_exceptionVec_6 = _RANDOM[8'h4][26];
        io_enqLsq_req_0_bits_r_exceptionVec_7 = _RANDOM[8'h4][27];
        io_enqLsq_req_0_bits_r_exceptionVec_8 = _RANDOM[8'h4][28];
        io_enqLsq_req_0_bits_r_exceptionVec_9 = _RANDOM[8'h4][29];
        io_enqLsq_req_0_bits_r_exceptionVec_10 = _RANDOM[8'h4][30];
        io_enqLsq_req_0_bits_r_exceptionVec_11 = _RANDOM[8'h4][31];
        io_enqLsq_req_0_bits_r_exceptionVec_12 = _RANDOM[8'h5][0];
        io_enqLsq_req_0_bits_r_exceptionVec_13 = _RANDOM[8'h5][1];
        io_enqLsq_req_0_bits_r_exceptionVec_14 = _RANDOM[8'h5][2];
        io_enqLsq_req_0_bits_r_exceptionVec_15 = _RANDOM[8'h5][3];
        io_enqLsq_req_0_bits_r_exceptionVec_16 = _RANDOM[8'h5][4];
        io_enqLsq_req_0_bits_r_exceptionVec_17 = _RANDOM[8'h5][5];
        io_enqLsq_req_0_bits_r_exceptionVec_18 = _RANDOM[8'h5][6];
        io_enqLsq_req_0_bits_r_exceptionVec_19 = _RANDOM[8'h5][7];
        io_enqLsq_req_0_bits_r_exceptionVec_20 = _RANDOM[8'h5][8];
        io_enqLsq_req_0_bits_r_exceptionVec_21 = _RANDOM[8'h5][9];
        io_enqLsq_req_0_bits_r_exceptionVec_22 = _RANDOM[8'h5][10];
        io_enqLsq_req_0_bits_r_exceptionVec_23 = _RANDOM[8'h5][11];
        io_enqLsq_req_0_bits_r_trigger = _RANDOM[8'h5][17:14];
        io_enqLsq_req_0_bits_r_fuType = {_RANDOM[8'h6][31:28], _RANDOM[8'h7][30:0]};
        io_enqLsq_req_0_bits_r_fuOpType = {_RANDOM[8'h7][31], _RANDOM[8'h8][7:0]};
        io_enqLsq_req_0_bits_r_flushPipe = _RANDOM[8'h8][16];
        io_enqLsq_req_0_bits_r_uopIdx = _RANDOM[8'h10][13:7];
        io_enqLsq_req_0_bits_r_lastUop = _RANDOM[8'h10][16];
        io_enqLsq_req_0_bits_r_robIdx_flag = _RANDOM[8'h14][1];
        io_enqLsq_req_0_bits_r_robIdx_value = _RANDOM[8'h14][7:2];
        io_enqLsq_req_0_bits_r_numLsElem = _RANDOM[8'h29][26:22];
        io_enqLsq_req_0_bits_lqIdx_r_flag = _RANDOM[8'h29][27];
        io_enqLsq_req_0_bits_lqIdx_r_value = {_RANDOM[8'h29][31:28], _RANDOM[8'h2A][0]};
        io_enqLsq_req_0_bits_sqIdx_r_flag = _RANDOM[8'h2A][1];
        io_enqLsq_req_0_bits_sqIdx_r_value = _RANDOM[8'h2A][6:2];
        io_enqLsq_req_1_valid_REG = _RANDOM[8'h2A][7];
        io_enqLsq_req_1_bits_r_exceptionVec_0 = _RANDOM[8'h2D][4];
        io_enqLsq_req_1_bits_r_exceptionVec_1 = _RANDOM[8'h2D][5];
        io_enqLsq_req_1_bits_r_exceptionVec_2 = _RANDOM[8'h2D][6];
        io_enqLsq_req_1_bits_r_exceptionVec_3 = _RANDOM[8'h2D][7];
        io_enqLsq_req_1_bits_r_exceptionVec_4 = _RANDOM[8'h2D][8];
        io_enqLsq_req_1_bits_r_exceptionVec_5 = _RANDOM[8'h2D][9];
        io_enqLsq_req_1_bits_r_exceptionVec_6 = _RANDOM[8'h2D][10];
        io_enqLsq_req_1_bits_r_exceptionVec_7 = _RANDOM[8'h2D][11];
        io_enqLsq_req_1_bits_r_exceptionVec_8 = _RANDOM[8'h2D][12];
        io_enqLsq_req_1_bits_r_exceptionVec_9 = _RANDOM[8'h2D][13];
        io_enqLsq_req_1_bits_r_exceptionVec_10 = _RANDOM[8'h2D][14];
        io_enqLsq_req_1_bits_r_exceptionVec_11 = _RANDOM[8'h2D][15];
        io_enqLsq_req_1_bits_r_exceptionVec_12 = _RANDOM[8'h2D][16];
        io_enqLsq_req_1_bits_r_exceptionVec_13 = _RANDOM[8'h2D][17];
        io_enqLsq_req_1_bits_r_exceptionVec_14 = _RANDOM[8'h2D][18];
        io_enqLsq_req_1_bits_r_exceptionVec_15 = _RANDOM[8'h2D][19];
        io_enqLsq_req_1_bits_r_exceptionVec_16 = _RANDOM[8'h2D][20];
        io_enqLsq_req_1_bits_r_exceptionVec_17 = _RANDOM[8'h2D][21];
        io_enqLsq_req_1_bits_r_exceptionVec_18 = _RANDOM[8'h2D][22];
        io_enqLsq_req_1_bits_r_exceptionVec_19 = _RANDOM[8'h2D][23];
        io_enqLsq_req_1_bits_r_exceptionVec_20 = _RANDOM[8'h2D][24];
        io_enqLsq_req_1_bits_r_exceptionVec_21 = _RANDOM[8'h2D][25];
        io_enqLsq_req_1_bits_r_exceptionVec_22 = _RANDOM[8'h2D][26];
        io_enqLsq_req_1_bits_r_exceptionVec_23 = _RANDOM[8'h2D][27];
        io_enqLsq_req_1_bits_r_trigger = {_RANDOM[8'h2D][31:30], _RANDOM[8'h2E][1:0]};
        io_enqLsq_req_1_bits_r_fuType = {_RANDOM[8'h2F][31:12], _RANDOM[8'h30][14:0]};
        io_enqLsq_req_1_bits_r_fuOpType = _RANDOM[8'h30][23:15];
        io_enqLsq_req_1_bits_r_flushPipe = _RANDOM[8'h31][0];
        io_enqLsq_req_1_bits_r_uopIdx = _RANDOM[8'h38][29:23];
        io_enqLsq_req_1_bits_r_lastUop = _RANDOM[8'h39][0];
        io_enqLsq_req_1_bits_r_robIdx_flag = _RANDOM[8'h3C][17];
        io_enqLsq_req_1_bits_r_robIdx_value = _RANDOM[8'h3C][23:18];
        io_enqLsq_req_1_bits_r_numLsElem = _RANDOM[8'h52][10:6];
        io_enqLsq_req_1_bits_lqIdx_r_flag = _RANDOM[8'h52][11];
        io_enqLsq_req_1_bits_lqIdx_r_value = _RANDOM[8'h52][16:12];
        io_enqLsq_req_1_bits_sqIdx_r_flag = _RANDOM[8'h52][17];
        io_enqLsq_req_1_bits_sqIdx_r_value = _RANDOM[8'h52][22:18];
        io_enqLsq_req_2_valid_REG = _RANDOM[8'h52][23];
        io_enqLsq_req_2_bits_r_exceptionVec_0 = _RANDOM[8'h55][20];
        io_enqLsq_req_2_bits_r_exceptionVec_1 = _RANDOM[8'h55][21];
        io_enqLsq_req_2_bits_r_exceptionVec_2 = _RANDOM[8'h55][22];
        io_enqLsq_req_2_bits_r_exceptionVec_3 = _RANDOM[8'h55][23];
        io_enqLsq_req_2_bits_r_exceptionVec_4 = _RANDOM[8'h55][24];
        io_enqLsq_req_2_bits_r_exceptionVec_5 = _RANDOM[8'h55][25];
        io_enqLsq_req_2_bits_r_exceptionVec_6 = _RANDOM[8'h55][26];
        io_enqLsq_req_2_bits_r_exceptionVec_7 = _RANDOM[8'h55][27];
        io_enqLsq_req_2_bits_r_exceptionVec_8 = _RANDOM[8'h55][28];
        io_enqLsq_req_2_bits_r_exceptionVec_9 = _RANDOM[8'h55][29];
        io_enqLsq_req_2_bits_r_exceptionVec_10 = _RANDOM[8'h55][30];
        io_enqLsq_req_2_bits_r_exceptionVec_11 = _RANDOM[8'h55][31];
        io_enqLsq_req_2_bits_r_exceptionVec_12 = _RANDOM[8'h56][0];
        io_enqLsq_req_2_bits_r_exceptionVec_13 = _RANDOM[8'h56][1];
        io_enqLsq_req_2_bits_r_exceptionVec_14 = _RANDOM[8'h56][2];
        io_enqLsq_req_2_bits_r_exceptionVec_15 = _RANDOM[8'h56][3];
        io_enqLsq_req_2_bits_r_exceptionVec_16 = _RANDOM[8'h56][4];
        io_enqLsq_req_2_bits_r_exceptionVec_17 = _RANDOM[8'h56][5];
        io_enqLsq_req_2_bits_r_exceptionVec_18 = _RANDOM[8'h56][6];
        io_enqLsq_req_2_bits_r_exceptionVec_19 = _RANDOM[8'h56][7];
        io_enqLsq_req_2_bits_r_exceptionVec_20 = _RANDOM[8'h56][8];
        io_enqLsq_req_2_bits_r_exceptionVec_21 = _RANDOM[8'h56][9];
        io_enqLsq_req_2_bits_r_exceptionVec_22 = _RANDOM[8'h56][10];
        io_enqLsq_req_2_bits_r_exceptionVec_23 = _RANDOM[8'h56][11];
        io_enqLsq_req_2_bits_r_trigger = _RANDOM[8'h56][17:14];
        io_enqLsq_req_2_bits_r_fuType = {_RANDOM[8'h57][31:28], _RANDOM[8'h58][30:0]};
        io_enqLsq_req_2_bits_r_fuOpType = {_RANDOM[8'h58][31], _RANDOM[8'h59][7:0]};
        io_enqLsq_req_2_bits_r_flushPipe = _RANDOM[8'h59][16];
        io_enqLsq_req_2_bits_r_uopIdx = _RANDOM[8'h61][13:7];
        io_enqLsq_req_2_bits_r_lastUop = _RANDOM[8'h61][16];
        io_enqLsq_req_2_bits_r_robIdx_flag = _RANDOM[8'h65][1];
        io_enqLsq_req_2_bits_r_robIdx_value = _RANDOM[8'h65][7:2];
        io_enqLsq_req_2_bits_r_numLsElem = _RANDOM[8'h7A][26:22];
        io_enqLsq_req_2_bits_lqIdx_r_flag = _RANDOM[8'h7A][27];
        io_enqLsq_req_2_bits_lqIdx_r_value = {_RANDOM[8'h7A][31:28], _RANDOM[8'h7B][0]};
        io_enqLsq_req_2_bits_sqIdx_r_flag = _RANDOM[8'h7B][1];
        io_enqLsq_req_2_bits_sqIdx_r_value = _RANDOM[8'h7B][6:2];
        io_enqLsq_req_3_valid_REG = _RANDOM[8'h7B][7];
        io_enqLsq_req_3_bits_r_exceptionVec_0 = _RANDOM[8'h7E][4];
        io_enqLsq_req_3_bits_r_exceptionVec_1 = _RANDOM[8'h7E][5];
        io_enqLsq_req_3_bits_r_exceptionVec_2 = _RANDOM[8'h7E][6];
        io_enqLsq_req_3_bits_r_exceptionVec_3 = _RANDOM[8'h7E][7];
        io_enqLsq_req_3_bits_r_exceptionVec_4 = _RANDOM[8'h7E][8];
        io_enqLsq_req_3_bits_r_exceptionVec_5 = _RANDOM[8'h7E][9];
        io_enqLsq_req_3_bits_r_exceptionVec_6 = _RANDOM[8'h7E][10];
        io_enqLsq_req_3_bits_r_exceptionVec_7 = _RANDOM[8'h7E][11];
        io_enqLsq_req_3_bits_r_exceptionVec_8 = _RANDOM[8'h7E][12];
        io_enqLsq_req_3_bits_r_exceptionVec_9 = _RANDOM[8'h7E][13];
        io_enqLsq_req_3_bits_r_exceptionVec_10 = _RANDOM[8'h7E][14];
        io_enqLsq_req_3_bits_r_exceptionVec_11 = _RANDOM[8'h7E][15];
        io_enqLsq_req_3_bits_r_exceptionVec_12 = _RANDOM[8'h7E][16];
        io_enqLsq_req_3_bits_r_exceptionVec_13 = _RANDOM[8'h7E][17];
        io_enqLsq_req_3_bits_r_exceptionVec_14 = _RANDOM[8'h7E][18];
        io_enqLsq_req_3_bits_r_exceptionVec_15 = _RANDOM[8'h7E][19];
        io_enqLsq_req_3_bits_r_exceptionVec_16 = _RANDOM[8'h7E][20];
        io_enqLsq_req_3_bits_r_exceptionVec_17 = _RANDOM[8'h7E][21];
        io_enqLsq_req_3_bits_r_exceptionVec_18 = _RANDOM[8'h7E][22];
        io_enqLsq_req_3_bits_r_exceptionVec_19 = _RANDOM[8'h7E][23];
        io_enqLsq_req_3_bits_r_exceptionVec_20 = _RANDOM[8'h7E][24];
        io_enqLsq_req_3_bits_r_exceptionVec_21 = _RANDOM[8'h7E][25];
        io_enqLsq_req_3_bits_r_exceptionVec_22 = _RANDOM[8'h7E][26];
        io_enqLsq_req_3_bits_r_exceptionVec_23 = _RANDOM[8'h7E][27];
        io_enqLsq_req_3_bits_r_trigger = {_RANDOM[8'h7E][31:30], _RANDOM[8'h7F][1:0]};
        io_enqLsq_req_3_bits_r_fuType = {_RANDOM[8'h80][31:12], _RANDOM[8'h81][14:0]};
        io_enqLsq_req_3_bits_r_fuOpType = _RANDOM[8'h81][23:15];
        io_enqLsq_req_3_bits_r_flushPipe = _RANDOM[8'h82][0];
        io_enqLsq_req_3_bits_r_uopIdx = _RANDOM[8'h89][29:23];
        io_enqLsq_req_3_bits_r_lastUop = _RANDOM[8'h8A][0];
        io_enqLsq_req_3_bits_r_robIdx_flag = _RANDOM[8'h8D][17];
        io_enqLsq_req_3_bits_r_robIdx_value = _RANDOM[8'h8D][23:18];
        io_enqLsq_req_3_bits_r_numLsElem = _RANDOM[8'hA3][10:6];
        io_enqLsq_req_3_bits_lqIdx_r_flag = _RANDOM[8'hA3][11];
        io_enqLsq_req_3_bits_lqIdx_r_value = _RANDOM[8'hA3][16:12];
        io_enqLsq_req_3_bits_sqIdx_r_flag = _RANDOM[8'hA3][17];
        io_enqLsq_req_3_bits_sqIdx_r_value = _RANDOM[8'hA3][22:18];
        io_enqLsq_req_4_valid_REG = _RANDOM[8'hA3][23];
        io_enqLsq_req_4_bits_r_exceptionVec_0 = _RANDOM[8'hA6][20];
        io_enqLsq_req_4_bits_r_exceptionVec_1 = _RANDOM[8'hA6][21];
        io_enqLsq_req_4_bits_r_exceptionVec_2 = _RANDOM[8'hA6][22];
        io_enqLsq_req_4_bits_r_exceptionVec_3 = _RANDOM[8'hA6][23];
        io_enqLsq_req_4_bits_r_exceptionVec_4 = _RANDOM[8'hA6][24];
        io_enqLsq_req_4_bits_r_exceptionVec_5 = _RANDOM[8'hA6][25];
        io_enqLsq_req_4_bits_r_exceptionVec_6 = _RANDOM[8'hA6][26];
        io_enqLsq_req_4_bits_r_exceptionVec_7 = _RANDOM[8'hA6][27];
        io_enqLsq_req_4_bits_r_exceptionVec_8 = _RANDOM[8'hA6][28];
        io_enqLsq_req_4_bits_r_exceptionVec_9 = _RANDOM[8'hA6][29];
        io_enqLsq_req_4_bits_r_exceptionVec_10 = _RANDOM[8'hA6][30];
        io_enqLsq_req_4_bits_r_exceptionVec_11 = _RANDOM[8'hA6][31];
        io_enqLsq_req_4_bits_r_exceptionVec_12 = _RANDOM[8'hA7][0];
        io_enqLsq_req_4_bits_r_exceptionVec_13 = _RANDOM[8'hA7][1];
        io_enqLsq_req_4_bits_r_exceptionVec_14 = _RANDOM[8'hA7][2];
        io_enqLsq_req_4_bits_r_exceptionVec_15 = _RANDOM[8'hA7][3];
        io_enqLsq_req_4_bits_r_exceptionVec_16 = _RANDOM[8'hA7][4];
        io_enqLsq_req_4_bits_r_exceptionVec_17 = _RANDOM[8'hA7][5];
        io_enqLsq_req_4_bits_r_exceptionVec_18 = _RANDOM[8'hA7][6];
        io_enqLsq_req_4_bits_r_exceptionVec_19 = _RANDOM[8'hA7][7];
        io_enqLsq_req_4_bits_r_exceptionVec_20 = _RANDOM[8'hA7][8];
        io_enqLsq_req_4_bits_r_exceptionVec_21 = _RANDOM[8'hA7][9];
        io_enqLsq_req_4_bits_r_exceptionVec_22 = _RANDOM[8'hA7][10];
        io_enqLsq_req_4_bits_r_exceptionVec_23 = _RANDOM[8'hA7][11];
        io_enqLsq_req_4_bits_r_trigger = _RANDOM[8'hA7][17:14];
        io_enqLsq_req_4_bits_r_fuType = {_RANDOM[8'hA8][31:28], _RANDOM[8'hA9][30:0]};
        io_enqLsq_req_4_bits_r_fuOpType = {_RANDOM[8'hA9][31], _RANDOM[8'hAA][7:0]};
        io_enqLsq_req_4_bits_r_flushPipe = _RANDOM[8'hAA][16];
        io_enqLsq_req_4_bits_r_uopIdx = _RANDOM[8'hB2][13:7];
        io_enqLsq_req_4_bits_r_lastUop = _RANDOM[8'hB2][16];
        io_enqLsq_req_4_bits_r_robIdx_flag = _RANDOM[8'hB6][1];
        io_enqLsq_req_4_bits_r_robIdx_value = _RANDOM[8'hB6][7:2];
        io_enqLsq_req_4_bits_r_numLsElem = _RANDOM[8'hCB][26:22];
        io_enqLsq_req_4_bits_lqIdx_r_flag = _RANDOM[8'hCB][27];
        io_enqLsq_req_4_bits_lqIdx_r_value = {_RANDOM[8'hCB][31:28], _RANDOM[8'hCC][0]};
        io_enqLsq_req_4_bits_sqIdx_r_flag = _RANDOM[8'hCC][1];
        io_enqLsq_req_4_bits_sqIdx_r_value = _RANDOM[8'hCC][6:2];
        io_enqLsq_req_5_valid_REG = _RANDOM[8'hCC][7];
        io_enqLsq_req_5_bits_r_exceptionVec_0 = _RANDOM[8'hCF][4];
        io_enqLsq_req_5_bits_r_exceptionVec_1 = _RANDOM[8'hCF][5];
        io_enqLsq_req_5_bits_r_exceptionVec_2 = _RANDOM[8'hCF][6];
        io_enqLsq_req_5_bits_r_exceptionVec_3 = _RANDOM[8'hCF][7];
        io_enqLsq_req_5_bits_r_exceptionVec_4 = _RANDOM[8'hCF][8];
        io_enqLsq_req_5_bits_r_exceptionVec_5 = _RANDOM[8'hCF][9];
        io_enqLsq_req_5_bits_r_exceptionVec_6 = _RANDOM[8'hCF][10];
        io_enqLsq_req_5_bits_r_exceptionVec_7 = _RANDOM[8'hCF][11];
        io_enqLsq_req_5_bits_r_exceptionVec_8 = _RANDOM[8'hCF][12];
        io_enqLsq_req_5_bits_r_exceptionVec_9 = _RANDOM[8'hCF][13];
        io_enqLsq_req_5_bits_r_exceptionVec_10 = _RANDOM[8'hCF][14];
        io_enqLsq_req_5_bits_r_exceptionVec_11 = _RANDOM[8'hCF][15];
        io_enqLsq_req_5_bits_r_exceptionVec_12 = _RANDOM[8'hCF][16];
        io_enqLsq_req_5_bits_r_exceptionVec_13 = _RANDOM[8'hCF][17];
        io_enqLsq_req_5_bits_r_exceptionVec_14 = _RANDOM[8'hCF][18];
        io_enqLsq_req_5_bits_r_exceptionVec_15 = _RANDOM[8'hCF][19];
        io_enqLsq_req_5_bits_r_exceptionVec_16 = _RANDOM[8'hCF][20];
        io_enqLsq_req_5_bits_r_exceptionVec_17 = _RANDOM[8'hCF][21];
        io_enqLsq_req_5_bits_r_exceptionVec_18 = _RANDOM[8'hCF][22];
        io_enqLsq_req_5_bits_r_exceptionVec_19 = _RANDOM[8'hCF][23];
        io_enqLsq_req_5_bits_r_exceptionVec_20 = _RANDOM[8'hCF][24];
        io_enqLsq_req_5_bits_r_exceptionVec_21 = _RANDOM[8'hCF][25];
        io_enqLsq_req_5_bits_r_exceptionVec_22 = _RANDOM[8'hCF][26];
        io_enqLsq_req_5_bits_r_exceptionVec_23 = _RANDOM[8'hCF][27];
        io_enqLsq_req_5_bits_r_trigger = {_RANDOM[8'hCF][31:30], _RANDOM[8'hD0][1:0]};
        io_enqLsq_req_5_bits_r_fuType = {_RANDOM[8'hD1][31:12], _RANDOM[8'hD2][14:0]};
        io_enqLsq_req_5_bits_r_fuOpType = _RANDOM[8'hD2][23:15];
        io_enqLsq_req_5_bits_r_flushPipe = _RANDOM[8'hD3][0];
        io_enqLsq_req_5_bits_r_uopIdx = _RANDOM[8'hDA][29:23];
        io_enqLsq_req_5_bits_r_lastUop = _RANDOM[8'hDB][0];
        io_enqLsq_req_5_bits_r_robIdx_flag = _RANDOM[8'hDE][17];
        io_enqLsq_req_5_bits_r_robIdx_value = _RANDOM[8'hDE][23:18];
        io_enqLsq_req_5_bits_r_numLsElem = _RANDOM[8'hF4][10:6];
        io_enqLsq_req_5_bits_lqIdx_r_flag = _RANDOM[8'hF4][11];
        io_enqLsq_req_5_bits_lqIdx_r_value = _RANDOM[8'hF4][16:12];
        io_enqLsq_req_5_bits_sqIdx_r_flag = _RANDOM[8'hF4][17];
        io_enqLsq_req_5_bits_sqIdx_r_value = _RANDOM[8'hF4][22:18];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        lqPtr_flag = 1'h0;
        lqPtr_value = 5'h0;
        sqPtr_flag = 1'h0;
        sqPtr_value = 5'h0;
        lqCounter = 5'h18;
        sqCounter = 5'h14;
        t3_lqCancelCnt_next_r = 5'h0;
        t3_sqCancelCnt_next_r = 5'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_enq_canAccept = io_enq_canAccept_REG;
  assign io_enq_resp_0_lqIdx_flag = io_enq_resp_0_lqIdx_new_ptr_flag;
  assign io_enq_resp_0_lqIdx_value = _io_enq_resp_0_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_0_sqIdx_flag = io_enq_resp_0_sqIdx_new_ptr_flag;
  assign io_enq_resp_0_sqIdx_value = _io_enq_resp_0_sqIdx_new_ptr_value_T_1;
  assign io_enq_resp_1_lqIdx_flag = io_enq_resp_1_lqIdx_new_ptr_flag;
  assign io_enq_resp_1_lqIdx_value = _io_enq_resp_1_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_1_sqIdx_flag = io_enq_resp_1_sqIdx_new_ptr_flag;
  assign io_enq_resp_1_sqIdx_value = _io_enq_resp_1_sqIdx_new_ptr_value_T_1;
  assign io_enq_resp_2_lqIdx_flag = io_enq_resp_2_lqIdx_new_ptr_flag;
  assign io_enq_resp_2_lqIdx_value = _io_enq_resp_2_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_2_sqIdx_flag = io_enq_resp_2_sqIdx_new_ptr_flag;
  assign io_enq_resp_2_sqIdx_value = _io_enq_resp_2_sqIdx_new_ptr_value_T_1;
  assign io_enq_resp_3_lqIdx_flag = io_enq_resp_3_lqIdx_new_ptr_flag;
  assign io_enq_resp_3_lqIdx_value = _io_enq_resp_3_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_3_sqIdx_flag = io_enq_resp_3_sqIdx_new_ptr_flag;
  assign io_enq_resp_3_sqIdx_value = _io_enq_resp_3_sqIdx_new_ptr_value_T_1;
  assign io_enq_resp_4_lqIdx_flag = io_enq_resp_4_lqIdx_new_ptr_flag;
  assign io_enq_resp_4_lqIdx_value = _io_enq_resp_4_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_4_sqIdx_flag = io_enq_resp_4_sqIdx_new_ptr_flag;
  assign io_enq_resp_4_sqIdx_value = _io_enq_resp_4_sqIdx_new_ptr_value_T_1;
  assign io_enq_resp_5_lqIdx_flag = io_enq_resp_5_lqIdx_new_ptr_flag;
  assign io_enq_resp_5_lqIdx_value = _io_enq_resp_5_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_5_sqIdx_flag = io_enq_resp_5_sqIdx_new_ptr_flag;
  assign io_enq_resp_5_sqIdx_value = _io_enq_resp_5_sqIdx_new_ptr_value_T_1;
  assign io_lqFreeCount = lqCounter;
  assign io_sqFreeCount = sqCounter;
  assign io_enqLsq_needAlloc_0 = REG_0;
  assign io_enqLsq_needAlloc_1 = REG_1;
  assign io_enqLsq_needAlloc_2 = REG_2;
  assign io_enqLsq_needAlloc_3 = REG_3;
  assign io_enqLsq_needAlloc_4 = REG_4;
  assign io_enqLsq_needAlloc_5 = REG_5;
  assign io_enqLsq_req_0_valid = io_enqLsq_req_0_valid_REG;
  assign io_enqLsq_req_0_bits_exceptionVec_0 = io_enqLsq_req_0_bits_r_exceptionVec_0;
  assign io_enqLsq_req_0_bits_exceptionVec_1 = io_enqLsq_req_0_bits_r_exceptionVec_1;
  assign io_enqLsq_req_0_bits_exceptionVec_2 = io_enqLsq_req_0_bits_r_exceptionVec_2;
  assign io_enqLsq_req_0_bits_exceptionVec_3 = io_enqLsq_req_0_bits_r_exceptionVec_3;
  assign io_enqLsq_req_0_bits_exceptionVec_4 = io_enqLsq_req_0_bits_r_exceptionVec_4;
  assign io_enqLsq_req_0_bits_exceptionVec_5 = io_enqLsq_req_0_bits_r_exceptionVec_5;
  assign io_enqLsq_req_0_bits_exceptionVec_6 = io_enqLsq_req_0_bits_r_exceptionVec_6;
  assign io_enqLsq_req_0_bits_exceptionVec_7 = io_enqLsq_req_0_bits_r_exceptionVec_7;
  assign io_enqLsq_req_0_bits_exceptionVec_8 = io_enqLsq_req_0_bits_r_exceptionVec_8;
  assign io_enqLsq_req_0_bits_exceptionVec_9 = io_enqLsq_req_0_bits_r_exceptionVec_9;
  assign io_enqLsq_req_0_bits_exceptionVec_10 = io_enqLsq_req_0_bits_r_exceptionVec_10;
  assign io_enqLsq_req_0_bits_exceptionVec_11 = io_enqLsq_req_0_bits_r_exceptionVec_11;
  assign io_enqLsq_req_0_bits_exceptionVec_12 = io_enqLsq_req_0_bits_r_exceptionVec_12;
  assign io_enqLsq_req_0_bits_exceptionVec_13 = io_enqLsq_req_0_bits_r_exceptionVec_13;
  assign io_enqLsq_req_0_bits_exceptionVec_14 = io_enqLsq_req_0_bits_r_exceptionVec_14;
  assign io_enqLsq_req_0_bits_exceptionVec_15 = io_enqLsq_req_0_bits_r_exceptionVec_15;
  assign io_enqLsq_req_0_bits_exceptionVec_16 = io_enqLsq_req_0_bits_r_exceptionVec_16;
  assign io_enqLsq_req_0_bits_exceptionVec_17 = io_enqLsq_req_0_bits_r_exceptionVec_17;
  assign io_enqLsq_req_0_bits_exceptionVec_18 = io_enqLsq_req_0_bits_r_exceptionVec_18;
  assign io_enqLsq_req_0_bits_exceptionVec_19 = io_enqLsq_req_0_bits_r_exceptionVec_19;
  assign io_enqLsq_req_0_bits_exceptionVec_20 = io_enqLsq_req_0_bits_r_exceptionVec_20;
  assign io_enqLsq_req_0_bits_exceptionVec_21 = io_enqLsq_req_0_bits_r_exceptionVec_21;
  assign io_enqLsq_req_0_bits_exceptionVec_22 = io_enqLsq_req_0_bits_r_exceptionVec_22;
  assign io_enqLsq_req_0_bits_exceptionVec_23 = io_enqLsq_req_0_bits_r_exceptionVec_23;
  assign io_enqLsq_req_0_bits_trigger = io_enqLsq_req_0_bits_r_trigger;
  assign io_enqLsq_req_0_bits_fuType = io_enqLsq_req_0_bits_r_fuType;
  assign io_enqLsq_req_0_bits_fuOpType = io_enqLsq_req_0_bits_r_fuOpType;
  assign io_enqLsq_req_0_bits_flushPipe = io_enqLsq_req_0_bits_r_flushPipe;
  assign io_enqLsq_req_0_bits_uopIdx = io_enqLsq_req_0_bits_r_uopIdx;
  assign io_enqLsq_req_0_bits_lastUop = io_enqLsq_req_0_bits_r_lastUop;
  assign io_enqLsq_req_0_bits_robIdx_flag = io_enqLsq_req_0_bits_r_robIdx_flag;
  assign io_enqLsq_req_0_bits_robIdx_value = io_enqLsq_req_0_bits_r_robIdx_value;
  assign io_enqLsq_req_0_bits_lqIdx_flag = io_enqLsq_req_0_bits_lqIdx_r_flag;
  assign io_enqLsq_req_0_bits_lqIdx_value = io_enqLsq_req_0_bits_lqIdx_r_value;
  assign io_enqLsq_req_0_bits_sqIdx_flag = io_enqLsq_req_0_bits_sqIdx_r_flag;
  assign io_enqLsq_req_0_bits_sqIdx_value = io_enqLsq_req_0_bits_sqIdx_r_value;
  assign io_enqLsq_req_0_bits_numLsElem = io_enqLsq_req_0_bits_r_numLsElem;
  assign io_enqLsq_req_1_valid = io_enqLsq_req_1_valid_REG;
  assign io_enqLsq_req_1_bits_exceptionVec_0 = io_enqLsq_req_1_bits_r_exceptionVec_0;
  assign io_enqLsq_req_1_bits_exceptionVec_1 = io_enqLsq_req_1_bits_r_exceptionVec_1;
  assign io_enqLsq_req_1_bits_exceptionVec_2 = io_enqLsq_req_1_bits_r_exceptionVec_2;
  assign io_enqLsq_req_1_bits_exceptionVec_3 = io_enqLsq_req_1_bits_r_exceptionVec_3;
  assign io_enqLsq_req_1_bits_exceptionVec_4 = io_enqLsq_req_1_bits_r_exceptionVec_4;
  assign io_enqLsq_req_1_bits_exceptionVec_5 = io_enqLsq_req_1_bits_r_exceptionVec_5;
  assign io_enqLsq_req_1_bits_exceptionVec_6 = io_enqLsq_req_1_bits_r_exceptionVec_6;
  assign io_enqLsq_req_1_bits_exceptionVec_7 = io_enqLsq_req_1_bits_r_exceptionVec_7;
  assign io_enqLsq_req_1_bits_exceptionVec_8 = io_enqLsq_req_1_bits_r_exceptionVec_8;
  assign io_enqLsq_req_1_bits_exceptionVec_9 = io_enqLsq_req_1_bits_r_exceptionVec_9;
  assign io_enqLsq_req_1_bits_exceptionVec_10 = io_enqLsq_req_1_bits_r_exceptionVec_10;
  assign io_enqLsq_req_1_bits_exceptionVec_11 = io_enqLsq_req_1_bits_r_exceptionVec_11;
  assign io_enqLsq_req_1_bits_exceptionVec_12 = io_enqLsq_req_1_bits_r_exceptionVec_12;
  assign io_enqLsq_req_1_bits_exceptionVec_13 = io_enqLsq_req_1_bits_r_exceptionVec_13;
  assign io_enqLsq_req_1_bits_exceptionVec_14 = io_enqLsq_req_1_bits_r_exceptionVec_14;
  assign io_enqLsq_req_1_bits_exceptionVec_15 = io_enqLsq_req_1_bits_r_exceptionVec_15;
  assign io_enqLsq_req_1_bits_exceptionVec_16 = io_enqLsq_req_1_bits_r_exceptionVec_16;
  assign io_enqLsq_req_1_bits_exceptionVec_17 = io_enqLsq_req_1_bits_r_exceptionVec_17;
  assign io_enqLsq_req_1_bits_exceptionVec_18 = io_enqLsq_req_1_bits_r_exceptionVec_18;
  assign io_enqLsq_req_1_bits_exceptionVec_19 = io_enqLsq_req_1_bits_r_exceptionVec_19;
  assign io_enqLsq_req_1_bits_exceptionVec_20 = io_enqLsq_req_1_bits_r_exceptionVec_20;
  assign io_enqLsq_req_1_bits_exceptionVec_21 = io_enqLsq_req_1_bits_r_exceptionVec_21;
  assign io_enqLsq_req_1_bits_exceptionVec_22 = io_enqLsq_req_1_bits_r_exceptionVec_22;
  assign io_enqLsq_req_1_bits_exceptionVec_23 = io_enqLsq_req_1_bits_r_exceptionVec_23;
  assign io_enqLsq_req_1_bits_trigger = io_enqLsq_req_1_bits_r_trigger;
  assign io_enqLsq_req_1_bits_fuType = io_enqLsq_req_1_bits_r_fuType;
  assign io_enqLsq_req_1_bits_fuOpType = io_enqLsq_req_1_bits_r_fuOpType;
  assign io_enqLsq_req_1_bits_flushPipe = io_enqLsq_req_1_bits_r_flushPipe;
  assign io_enqLsq_req_1_bits_uopIdx = io_enqLsq_req_1_bits_r_uopIdx;
  assign io_enqLsq_req_1_bits_lastUop = io_enqLsq_req_1_bits_r_lastUop;
  assign io_enqLsq_req_1_bits_robIdx_flag = io_enqLsq_req_1_bits_r_robIdx_flag;
  assign io_enqLsq_req_1_bits_robIdx_value = io_enqLsq_req_1_bits_r_robIdx_value;
  assign io_enqLsq_req_1_bits_lqIdx_flag = io_enqLsq_req_1_bits_lqIdx_r_flag;
  assign io_enqLsq_req_1_bits_lqIdx_value = io_enqLsq_req_1_bits_lqIdx_r_value;
  assign io_enqLsq_req_1_bits_sqIdx_flag = io_enqLsq_req_1_bits_sqIdx_r_flag;
  assign io_enqLsq_req_1_bits_sqIdx_value = io_enqLsq_req_1_bits_sqIdx_r_value;
  assign io_enqLsq_req_1_bits_numLsElem = io_enqLsq_req_1_bits_r_numLsElem;
  assign io_enqLsq_req_2_valid = io_enqLsq_req_2_valid_REG;
  assign io_enqLsq_req_2_bits_exceptionVec_0 = io_enqLsq_req_2_bits_r_exceptionVec_0;
  assign io_enqLsq_req_2_bits_exceptionVec_1 = io_enqLsq_req_2_bits_r_exceptionVec_1;
  assign io_enqLsq_req_2_bits_exceptionVec_2 = io_enqLsq_req_2_bits_r_exceptionVec_2;
  assign io_enqLsq_req_2_bits_exceptionVec_3 = io_enqLsq_req_2_bits_r_exceptionVec_3;
  assign io_enqLsq_req_2_bits_exceptionVec_4 = io_enqLsq_req_2_bits_r_exceptionVec_4;
  assign io_enqLsq_req_2_bits_exceptionVec_5 = io_enqLsq_req_2_bits_r_exceptionVec_5;
  assign io_enqLsq_req_2_bits_exceptionVec_6 = io_enqLsq_req_2_bits_r_exceptionVec_6;
  assign io_enqLsq_req_2_bits_exceptionVec_7 = io_enqLsq_req_2_bits_r_exceptionVec_7;
  assign io_enqLsq_req_2_bits_exceptionVec_8 = io_enqLsq_req_2_bits_r_exceptionVec_8;
  assign io_enqLsq_req_2_bits_exceptionVec_9 = io_enqLsq_req_2_bits_r_exceptionVec_9;
  assign io_enqLsq_req_2_bits_exceptionVec_10 = io_enqLsq_req_2_bits_r_exceptionVec_10;
  assign io_enqLsq_req_2_bits_exceptionVec_11 = io_enqLsq_req_2_bits_r_exceptionVec_11;
  assign io_enqLsq_req_2_bits_exceptionVec_12 = io_enqLsq_req_2_bits_r_exceptionVec_12;
  assign io_enqLsq_req_2_bits_exceptionVec_13 = io_enqLsq_req_2_bits_r_exceptionVec_13;
  assign io_enqLsq_req_2_bits_exceptionVec_14 = io_enqLsq_req_2_bits_r_exceptionVec_14;
  assign io_enqLsq_req_2_bits_exceptionVec_15 = io_enqLsq_req_2_bits_r_exceptionVec_15;
  assign io_enqLsq_req_2_bits_exceptionVec_16 = io_enqLsq_req_2_bits_r_exceptionVec_16;
  assign io_enqLsq_req_2_bits_exceptionVec_17 = io_enqLsq_req_2_bits_r_exceptionVec_17;
  assign io_enqLsq_req_2_bits_exceptionVec_18 = io_enqLsq_req_2_bits_r_exceptionVec_18;
  assign io_enqLsq_req_2_bits_exceptionVec_19 = io_enqLsq_req_2_bits_r_exceptionVec_19;
  assign io_enqLsq_req_2_bits_exceptionVec_20 = io_enqLsq_req_2_bits_r_exceptionVec_20;
  assign io_enqLsq_req_2_bits_exceptionVec_21 = io_enqLsq_req_2_bits_r_exceptionVec_21;
  assign io_enqLsq_req_2_bits_exceptionVec_22 = io_enqLsq_req_2_bits_r_exceptionVec_22;
  assign io_enqLsq_req_2_bits_exceptionVec_23 = io_enqLsq_req_2_bits_r_exceptionVec_23;
  assign io_enqLsq_req_2_bits_trigger = io_enqLsq_req_2_bits_r_trigger;
  assign io_enqLsq_req_2_bits_fuType = io_enqLsq_req_2_bits_r_fuType;
  assign io_enqLsq_req_2_bits_fuOpType = io_enqLsq_req_2_bits_r_fuOpType;
  assign io_enqLsq_req_2_bits_flushPipe = io_enqLsq_req_2_bits_r_flushPipe;
  assign io_enqLsq_req_2_bits_uopIdx = io_enqLsq_req_2_bits_r_uopIdx;
  assign io_enqLsq_req_2_bits_lastUop = io_enqLsq_req_2_bits_r_lastUop;
  assign io_enqLsq_req_2_bits_robIdx_flag = io_enqLsq_req_2_bits_r_robIdx_flag;
  assign io_enqLsq_req_2_bits_robIdx_value = io_enqLsq_req_2_bits_r_robIdx_value;
  assign io_enqLsq_req_2_bits_lqIdx_flag = io_enqLsq_req_2_bits_lqIdx_r_flag;
  assign io_enqLsq_req_2_bits_lqIdx_value = io_enqLsq_req_2_bits_lqIdx_r_value;
  assign io_enqLsq_req_2_bits_sqIdx_flag = io_enqLsq_req_2_bits_sqIdx_r_flag;
  assign io_enqLsq_req_2_bits_sqIdx_value = io_enqLsq_req_2_bits_sqIdx_r_value;
  assign io_enqLsq_req_2_bits_numLsElem = io_enqLsq_req_2_bits_r_numLsElem;
  assign io_enqLsq_req_3_valid = io_enqLsq_req_3_valid_REG;
  assign io_enqLsq_req_3_bits_exceptionVec_0 = io_enqLsq_req_3_bits_r_exceptionVec_0;
  assign io_enqLsq_req_3_bits_exceptionVec_1 = io_enqLsq_req_3_bits_r_exceptionVec_1;
  assign io_enqLsq_req_3_bits_exceptionVec_2 = io_enqLsq_req_3_bits_r_exceptionVec_2;
  assign io_enqLsq_req_3_bits_exceptionVec_3 = io_enqLsq_req_3_bits_r_exceptionVec_3;
  assign io_enqLsq_req_3_bits_exceptionVec_4 = io_enqLsq_req_3_bits_r_exceptionVec_4;
  assign io_enqLsq_req_3_bits_exceptionVec_5 = io_enqLsq_req_3_bits_r_exceptionVec_5;
  assign io_enqLsq_req_3_bits_exceptionVec_6 = io_enqLsq_req_3_bits_r_exceptionVec_6;
  assign io_enqLsq_req_3_bits_exceptionVec_7 = io_enqLsq_req_3_bits_r_exceptionVec_7;
  assign io_enqLsq_req_3_bits_exceptionVec_8 = io_enqLsq_req_3_bits_r_exceptionVec_8;
  assign io_enqLsq_req_3_bits_exceptionVec_9 = io_enqLsq_req_3_bits_r_exceptionVec_9;
  assign io_enqLsq_req_3_bits_exceptionVec_10 = io_enqLsq_req_3_bits_r_exceptionVec_10;
  assign io_enqLsq_req_3_bits_exceptionVec_11 = io_enqLsq_req_3_bits_r_exceptionVec_11;
  assign io_enqLsq_req_3_bits_exceptionVec_12 = io_enqLsq_req_3_bits_r_exceptionVec_12;
  assign io_enqLsq_req_3_bits_exceptionVec_13 = io_enqLsq_req_3_bits_r_exceptionVec_13;
  assign io_enqLsq_req_3_bits_exceptionVec_14 = io_enqLsq_req_3_bits_r_exceptionVec_14;
  assign io_enqLsq_req_3_bits_exceptionVec_15 = io_enqLsq_req_3_bits_r_exceptionVec_15;
  assign io_enqLsq_req_3_bits_exceptionVec_16 = io_enqLsq_req_3_bits_r_exceptionVec_16;
  assign io_enqLsq_req_3_bits_exceptionVec_17 = io_enqLsq_req_3_bits_r_exceptionVec_17;
  assign io_enqLsq_req_3_bits_exceptionVec_18 = io_enqLsq_req_3_bits_r_exceptionVec_18;
  assign io_enqLsq_req_3_bits_exceptionVec_19 = io_enqLsq_req_3_bits_r_exceptionVec_19;
  assign io_enqLsq_req_3_bits_exceptionVec_20 = io_enqLsq_req_3_bits_r_exceptionVec_20;
  assign io_enqLsq_req_3_bits_exceptionVec_21 = io_enqLsq_req_3_bits_r_exceptionVec_21;
  assign io_enqLsq_req_3_bits_exceptionVec_22 = io_enqLsq_req_3_bits_r_exceptionVec_22;
  assign io_enqLsq_req_3_bits_exceptionVec_23 = io_enqLsq_req_3_bits_r_exceptionVec_23;
  assign io_enqLsq_req_3_bits_trigger = io_enqLsq_req_3_bits_r_trigger;
  assign io_enqLsq_req_3_bits_fuType = io_enqLsq_req_3_bits_r_fuType;
  assign io_enqLsq_req_3_bits_fuOpType = io_enqLsq_req_3_bits_r_fuOpType;
  assign io_enqLsq_req_3_bits_flushPipe = io_enqLsq_req_3_bits_r_flushPipe;
  assign io_enqLsq_req_3_bits_uopIdx = io_enqLsq_req_3_bits_r_uopIdx;
  assign io_enqLsq_req_3_bits_lastUop = io_enqLsq_req_3_bits_r_lastUop;
  assign io_enqLsq_req_3_bits_robIdx_flag = io_enqLsq_req_3_bits_r_robIdx_flag;
  assign io_enqLsq_req_3_bits_robIdx_value = io_enqLsq_req_3_bits_r_robIdx_value;
  assign io_enqLsq_req_3_bits_lqIdx_flag = io_enqLsq_req_3_bits_lqIdx_r_flag;
  assign io_enqLsq_req_3_bits_lqIdx_value = io_enqLsq_req_3_bits_lqIdx_r_value;
  assign io_enqLsq_req_3_bits_sqIdx_flag = io_enqLsq_req_3_bits_sqIdx_r_flag;
  assign io_enqLsq_req_3_bits_sqIdx_value = io_enqLsq_req_3_bits_sqIdx_r_value;
  assign io_enqLsq_req_3_bits_numLsElem = io_enqLsq_req_3_bits_r_numLsElem;
  assign io_enqLsq_req_4_valid = io_enqLsq_req_4_valid_REG;
  assign io_enqLsq_req_4_bits_exceptionVec_0 = io_enqLsq_req_4_bits_r_exceptionVec_0;
  assign io_enqLsq_req_4_bits_exceptionVec_1 = io_enqLsq_req_4_bits_r_exceptionVec_1;
  assign io_enqLsq_req_4_bits_exceptionVec_2 = io_enqLsq_req_4_bits_r_exceptionVec_2;
  assign io_enqLsq_req_4_bits_exceptionVec_3 = io_enqLsq_req_4_bits_r_exceptionVec_3;
  assign io_enqLsq_req_4_bits_exceptionVec_4 = io_enqLsq_req_4_bits_r_exceptionVec_4;
  assign io_enqLsq_req_4_bits_exceptionVec_5 = io_enqLsq_req_4_bits_r_exceptionVec_5;
  assign io_enqLsq_req_4_bits_exceptionVec_6 = io_enqLsq_req_4_bits_r_exceptionVec_6;
  assign io_enqLsq_req_4_bits_exceptionVec_7 = io_enqLsq_req_4_bits_r_exceptionVec_7;
  assign io_enqLsq_req_4_bits_exceptionVec_8 = io_enqLsq_req_4_bits_r_exceptionVec_8;
  assign io_enqLsq_req_4_bits_exceptionVec_9 = io_enqLsq_req_4_bits_r_exceptionVec_9;
  assign io_enqLsq_req_4_bits_exceptionVec_10 = io_enqLsq_req_4_bits_r_exceptionVec_10;
  assign io_enqLsq_req_4_bits_exceptionVec_11 = io_enqLsq_req_4_bits_r_exceptionVec_11;
  assign io_enqLsq_req_4_bits_exceptionVec_12 = io_enqLsq_req_4_bits_r_exceptionVec_12;
  assign io_enqLsq_req_4_bits_exceptionVec_13 = io_enqLsq_req_4_bits_r_exceptionVec_13;
  assign io_enqLsq_req_4_bits_exceptionVec_14 = io_enqLsq_req_4_bits_r_exceptionVec_14;
  assign io_enqLsq_req_4_bits_exceptionVec_15 = io_enqLsq_req_4_bits_r_exceptionVec_15;
  assign io_enqLsq_req_4_bits_exceptionVec_16 = io_enqLsq_req_4_bits_r_exceptionVec_16;
  assign io_enqLsq_req_4_bits_exceptionVec_17 = io_enqLsq_req_4_bits_r_exceptionVec_17;
  assign io_enqLsq_req_4_bits_exceptionVec_18 = io_enqLsq_req_4_bits_r_exceptionVec_18;
  assign io_enqLsq_req_4_bits_exceptionVec_19 = io_enqLsq_req_4_bits_r_exceptionVec_19;
  assign io_enqLsq_req_4_bits_exceptionVec_20 = io_enqLsq_req_4_bits_r_exceptionVec_20;
  assign io_enqLsq_req_4_bits_exceptionVec_21 = io_enqLsq_req_4_bits_r_exceptionVec_21;
  assign io_enqLsq_req_4_bits_exceptionVec_22 = io_enqLsq_req_4_bits_r_exceptionVec_22;
  assign io_enqLsq_req_4_bits_exceptionVec_23 = io_enqLsq_req_4_bits_r_exceptionVec_23;
  assign io_enqLsq_req_4_bits_trigger = io_enqLsq_req_4_bits_r_trigger;
  assign io_enqLsq_req_4_bits_fuType = io_enqLsq_req_4_bits_r_fuType;
  assign io_enqLsq_req_4_bits_fuOpType = io_enqLsq_req_4_bits_r_fuOpType;
  assign io_enqLsq_req_4_bits_flushPipe = io_enqLsq_req_4_bits_r_flushPipe;
  assign io_enqLsq_req_4_bits_uopIdx = io_enqLsq_req_4_bits_r_uopIdx;
  assign io_enqLsq_req_4_bits_lastUop = io_enqLsq_req_4_bits_r_lastUop;
  assign io_enqLsq_req_4_bits_robIdx_flag = io_enqLsq_req_4_bits_r_robIdx_flag;
  assign io_enqLsq_req_4_bits_robIdx_value = io_enqLsq_req_4_bits_r_robIdx_value;
  assign io_enqLsq_req_4_bits_lqIdx_flag = io_enqLsq_req_4_bits_lqIdx_r_flag;
  assign io_enqLsq_req_4_bits_lqIdx_value = io_enqLsq_req_4_bits_lqIdx_r_value;
  assign io_enqLsq_req_4_bits_sqIdx_flag = io_enqLsq_req_4_bits_sqIdx_r_flag;
  assign io_enqLsq_req_4_bits_sqIdx_value = io_enqLsq_req_4_bits_sqIdx_r_value;
  assign io_enqLsq_req_4_bits_numLsElem = io_enqLsq_req_4_bits_r_numLsElem;
  assign io_enqLsq_req_5_valid = io_enqLsq_req_5_valid_REG;
  assign io_enqLsq_req_5_bits_exceptionVec_0 = io_enqLsq_req_5_bits_r_exceptionVec_0;
  assign io_enqLsq_req_5_bits_exceptionVec_1 = io_enqLsq_req_5_bits_r_exceptionVec_1;
  assign io_enqLsq_req_5_bits_exceptionVec_2 = io_enqLsq_req_5_bits_r_exceptionVec_2;
  assign io_enqLsq_req_5_bits_exceptionVec_3 = io_enqLsq_req_5_bits_r_exceptionVec_3;
  assign io_enqLsq_req_5_bits_exceptionVec_4 = io_enqLsq_req_5_bits_r_exceptionVec_4;
  assign io_enqLsq_req_5_bits_exceptionVec_5 = io_enqLsq_req_5_bits_r_exceptionVec_5;
  assign io_enqLsq_req_5_bits_exceptionVec_6 = io_enqLsq_req_5_bits_r_exceptionVec_6;
  assign io_enqLsq_req_5_bits_exceptionVec_7 = io_enqLsq_req_5_bits_r_exceptionVec_7;
  assign io_enqLsq_req_5_bits_exceptionVec_8 = io_enqLsq_req_5_bits_r_exceptionVec_8;
  assign io_enqLsq_req_5_bits_exceptionVec_9 = io_enqLsq_req_5_bits_r_exceptionVec_9;
  assign io_enqLsq_req_5_bits_exceptionVec_10 = io_enqLsq_req_5_bits_r_exceptionVec_10;
  assign io_enqLsq_req_5_bits_exceptionVec_11 = io_enqLsq_req_5_bits_r_exceptionVec_11;
  assign io_enqLsq_req_5_bits_exceptionVec_12 = io_enqLsq_req_5_bits_r_exceptionVec_12;
  assign io_enqLsq_req_5_bits_exceptionVec_13 = io_enqLsq_req_5_bits_r_exceptionVec_13;
  assign io_enqLsq_req_5_bits_exceptionVec_14 = io_enqLsq_req_5_bits_r_exceptionVec_14;
  assign io_enqLsq_req_5_bits_exceptionVec_15 = io_enqLsq_req_5_bits_r_exceptionVec_15;
  assign io_enqLsq_req_5_bits_exceptionVec_16 = io_enqLsq_req_5_bits_r_exceptionVec_16;
  assign io_enqLsq_req_5_bits_exceptionVec_17 = io_enqLsq_req_5_bits_r_exceptionVec_17;
  assign io_enqLsq_req_5_bits_exceptionVec_18 = io_enqLsq_req_5_bits_r_exceptionVec_18;
  assign io_enqLsq_req_5_bits_exceptionVec_19 = io_enqLsq_req_5_bits_r_exceptionVec_19;
  assign io_enqLsq_req_5_bits_exceptionVec_20 = io_enqLsq_req_5_bits_r_exceptionVec_20;
  assign io_enqLsq_req_5_bits_exceptionVec_21 = io_enqLsq_req_5_bits_r_exceptionVec_21;
  assign io_enqLsq_req_5_bits_exceptionVec_22 = io_enqLsq_req_5_bits_r_exceptionVec_22;
  assign io_enqLsq_req_5_bits_exceptionVec_23 = io_enqLsq_req_5_bits_r_exceptionVec_23;
  assign io_enqLsq_req_5_bits_trigger = io_enqLsq_req_5_bits_r_trigger;
  assign io_enqLsq_req_5_bits_fuType = io_enqLsq_req_5_bits_r_fuType;
  assign io_enqLsq_req_5_bits_fuOpType = io_enqLsq_req_5_bits_r_fuOpType;
  assign io_enqLsq_req_5_bits_flushPipe = io_enqLsq_req_5_bits_r_flushPipe;
  assign io_enqLsq_req_5_bits_uopIdx = io_enqLsq_req_5_bits_r_uopIdx;
  assign io_enqLsq_req_5_bits_lastUop = io_enqLsq_req_5_bits_r_lastUop;
  assign io_enqLsq_req_5_bits_robIdx_flag = io_enqLsq_req_5_bits_r_robIdx_flag;
  assign io_enqLsq_req_5_bits_robIdx_value = io_enqLsq_req_5_bits_r_robIdx_value;
  assign io_enqLsq_req_5_bits_lqIdx_flag = io_enqLsq_req_5_bits_lqIdx_r_flag;
  assign io_enqLsq_req_5_bits_lqIdx_value = io_enqLsq_req_5_bits_lqIdx_r_value;
  assign io_enqLsq_req_5_bits_sqIdx_flag = io_enqLsq_req_5_bits_sqIdx_r_flag;
  assign io_enqLsq_req_5_bits_sqIdx_value = io_enqLsq_req_5_bits_sqIdx_r_value;
  assign io_enqLsq_req_5_bits_numLsElem = io_enqLsq_req_5_bits_r_numLsElem;
endmodule

