\section*{プロセス統合}

\subsection*{ベースラインと追加工程}
強誘電（FE）ゲートスタックはポリシリコン形成後に挿入される。追加工程は最小化されており、その概要を表\ref{tab:masks}に示す。図\ref{fig:flow}に、0.18\,$\mu$m ロジックフローにおける配置を示す。

\subsection*{デバイススタック}
TiN / Hf$_{0.5}$Zr$_{0.5}$O$_2$（10\,nm、ALD）/ SiO$_2$ 界面層 / p型 Si 基板。
