---
audio: false
generated: true
lang: hant
layout: post
title: 順序邏輯電路
translated: true
type: note
---

順序邏輯電路是數位電子學中的基本組件，與組合電路不同，它們能維持狀態資訊。讓我們詳細探討其主要類型和應用。

## 觸發器 (FFs)

觸發器是數位系統中的基本記憶元件，可儲存一個位元的資訊。

### RS觸發器
- **功能**：設定-重置觸發器是最基本的記憶元件
- **輸入**：設定 (S) 和重置 (R)
- **行為**：
  - S=1, R=0：輸出 Q=1（設定狀態）
  - S=0, R=1：輸出 Q=0（重置狀態）
  - S=0, R=0：維持先前狀態（記憶）
  - S=1, R=1：無效/禁止狀態（兩個輸出可能都變為 0 或不可預測）
- **應用**：簡單記憶元件，但由於存在無效狀態問題，現代電路中較少使用

### D觸發器
- **功能**：數據或延遲觸發器，最常使用
- **輸入**：數據 (D) 和時鐘 (CLK)
- **行為**：輸出 Q 在時鐘觸發時取得輸入 D 的值
- **優點**：消除了 RS 觸發器的無效狀態問題
- **應用**：寄存器、數據儲存、分頻

### JK觸發器
- **功能**：比 RS 觸發器更通用，解決了無效狀態問題
- **輸入**：J（類似設定）、K（類似重置）和時鐘
- **行為**：
  - J=0, K=0：無變化
  - J=0, K=1：重置 (Q=0)
  - J=1, K=0：設定 (Q=1)
  - J=1, K=1：切換（Q 變為其補數）
- **應用**：計數器、移位寄存器，在需要切換功能時特別有用

### T觸發器
- **功能**：切換觸發器，在啟用時隨每個時鐘脈衝改變狀態
- **輸入**：切換 (T) 和時鐘
- **行為**：
  - T=0：無變化
  - T=1：輸出隨每個時鐘脈衝切換
- **應用**：計數器、分頻器（除二電路）

## 計數器和移位寄存器

### 計數器
計數器是順序電路，在施加時鐘脈衝時會按照預定序列改變狀態。

#### 非同步（漣波）計數器
- **運作原理**：時鐘僅施加於第一個觸發器；後續觸發器由前一個觸發器的輸出時鐘驅動
- **特點**：
  - 設計較簡單，連接較少
  - 由於累積的傳播延遲（在電路中漣波傳遞），速度較慢
  - 可能因傳播時間不均而產生毛刺
- **範例**：使用 T 觸發器串聯的 4 位元漣波計數器

#### 同步計數器
- **運作原理**：時鐘同時施加於所有觸發器
- **特點**：
  - 操作速度更快，所有觸發器同時改變狀態
  - 設計更複雜，需要額外的邏輯閘
  - 無漣波延遲問題
- **範例**：使用 AND 閘控制 J-K 輸入的 4 位元二進制上數計數器

#### 計數器類型
- **上數計數器**：向上計數 (0,1,2,...,n)
- **下數計數器**：向下計數 (n,...,2,1,0)
- **上/下計數器**：根據控制信號可向上或向下計數
- **模 n 計數器**：從 0 計數到 n-1 然後重置（例如，模 10 計數器計數 0 到 9）

### 移位寄存器
移位寄存器可儲存並向左或向右移位二進制數據。

#### 移位寄存器類型
- **SISO（串行輸入，串行輸出）**：數據一次一位元地輸入和輸出
- **SIPO（串行輸入，並行輸出）**：數據串行輸入但可並行讀取
- **PISO（並行輸入，串行輸出）**：數據並行載入但串行移位輸出
- **PIPO（並行輸入，並行輸出）**：數據並行輸入和輸出（所有位元同時）

#### 應用
- 數據儲存及在並行與串行系統間傳輸
- 時間延遲
- 序列產生器
- 電腦中的算術運算

## 順序電路分析

### 狀態表和狀態圖
- **狀態表**：表格形式表示，顯示：
  - 當前狀態
  - 輸入
  - 下一個狀態
  - 輸出
- **狀態圖**：圖形表示，包含：
  - 代表狀態的圓圈
  - 顯示狀態間轉換的箭頭
  - 箭頭上的標籤指示輸入/輸出關係

### 分析流程
1. 識別觸發器類型及其特性方程式
2. 確定當前狀態變量
3. 建立狀態表，顯示基於輸入的轉換
4. 從狀態表發展出狀態圖
5. 分析時序問題和潛在的競爭條件

### 觸發器激勵表
這些表格有助於確定實現所需狀態轉換時觸發器所需的輸入：

- 對於 D 觸發器：D 輸入必須等於所需的下一個狀態
- 對於 JK 觸發器：使用 J=Q', K=Q 將 Q 設定為 1，使用 J=0, K=1 將 Q 重置為 0
- 對於 T 觸發器：T=1 改變狀態，T=0 維持當前狀態

### 設計考量
- 同步設計通常優於非同步設計，因為：
  - 時序可預測
  - 除錯更容易
  - 對雜訊和毛刺的免疫力更好
- 必須考慮時鐘偏移和建立/保持時間以確保可靠運作
- 應包含重置功能以進行初始化

您希望我詳細說明順序邏輯電路的任何特定方面嗎？