Fitter report for fft_myown
Fri May 12 10:12:59 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri May 12 10:12:59 2023           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; fft_myown                                       ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,778 / 10,320 ( 17 % )                         ;
;     Total combinational functions  ; 1,755 / 10,320 ( 17 % )                         ;
;     Dedicated logic registers      ; 894 / 10,320 ( 9 % )                            ;
; Total registers                    ; 894                                             ;
; Total pins                         ; 103 / 180 ( 57 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 16 / 46 ( 35 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2884 ) ; 0.00 % ( 0 / 2884 )        ; 0.00 % ( 0 / 2884 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2884 ) ; 0.00 % ( 0 / 2884 )        ; 0.00 % ( 0 / 2884 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2874 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/prj/output_files/fft_myown.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,778 / 10,320 ( 17 % ) ;
;     -- Combinational with no register       ; 884                     ;
;     -- Register only                        ; 23                      ;
;     -- Combinational with a register        ; 871                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 698                     ;
;     -- 3 input functions                    ; 824                     ;
;     -- <=2 input functions                  ; 233                     ;
;     -- Register only                        ; 23                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1386                    ;
;     -- arithmetic mode                      ; 369                     ;
;                                             ;                         ;
; Total registers*                            ; 894 / 11,172 ( 8 % )    ;
;     -- Dedicated logic registers            ; 894 / 10,320 ( 9 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 148 / 645 ( 23 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 103 / 180 ( 57 % )      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 16 / 46 ( 35 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 9.7% / 9.1% / 10.5%     ;
; Peak interconnect usage (total/H/V)         ; 25.2% / 23.3% / 27.9%   ;
; Maximum fan-out                             ; 902                     ;
; Highest non-global fan-out                  ; 147                     ;
; Total fan-out                               ; 10272                   ;
; Average fan-out                             ; 3.53                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1778 / 10320 ( 17 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 884                   ; 0                              ;
;     -- Register only                        ; 23                    ; 0                              ;
;     -- Combinational with a register        ; 871                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 698                   ; 0                              ;
;     -- 3 input functions                    ; 824                   ; 0                              ;
;     -- <=2 input functions                  ; 233                   ; 0                              ;
;     -- Register only                        ; 23                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1386                  ; 0                              ;
;     -- arithmetic mode                      ; 369                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 894                   ; 0                              ;
;     -- Dedicated logic registers            ; 894 / 10320 ( 9 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 148 / 645 ( 23 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 103                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 46 ( 35 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10635                 ; 5                              ;
;     -- Registered Connections               ; 4253                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 54                    ; 0                              ;
;     -- Output Ports                         ; 49                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk           ; E1    ; 1        ; 0            ; 11           ; 7            ; 902                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[0]  ; J2    ; 2        ; 0            ; 10           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[10] ; A14   ; 7        ; 28           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[11] ; B12   ; 7        ; 25           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[12] ; F10   ; 7        ; 23           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[13] ; D12   ; 7        ; 30           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[14] ; C8    ; 8        ; 13           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[15] ; F2    ; 1        ; 0            ; 19           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[16] ; F1    ; 1        ; 0            ; 19           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[17] ; F3    ; 1        ; 0            ; 21           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[18] ; A6    ; 8        ; 9            ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[19] ; B10   ; 7        ; 21           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[1]  ; E8    ; 8        ; 13           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[20] ; F8    ; 8        ; 13           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[21] ; B8    ; 8        ; 16           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[22] ; B1    ; 1        ; 0            ; 22           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[23] ; A8    ; 8        ; 16           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[2]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[3]  ; A3    ; 8        ; 3            ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[4]  ; C2    ; 1        ; 0            ; 22           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[5]  ; T10   ; 4        ; 21           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[6]  ; C11   ; 7        ; 23           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[7]  ; F6    ; 8        ; 11           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[8]  ; A9    ; 7        ; 16           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_im[9]  ; A5    ; 8        ; 7            ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[0]  ; B9    ; 7        ; 16           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[10] ; E7    ; 8        ; 7            ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[11] ; D9    ; 7        ; 18           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[12] ; E6    ; 8        ; 7            ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[13] ; J16   ; 5        ; 34           ; 9            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[14] ; N5    ; 3        ; 7            ; 0            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[15] ; J15   ; 5        ; 34           ; 10           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[16] ; G2    ; 1        ; 0            ; 18           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[17] ; A12   ; 7        ; 25           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[18] ; K16   ; 5        ; 34           ; 9            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[19] ; F9    ; 7        ; 23           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[1]  ; C6    ; 8        ; 9            ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[20] ; D1    ; 1        ; 0            ; 21           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[21] ; J13   ; 5        ; 34           ; 11           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[22] ; G5    ; 1        ; 0            ; 19           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[23] ; M1    ; 2        ; 0            ; 11           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[2]  ; D16   ; 6        ; 34           ; 19           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[3]  ; F11   ; 7        ; 23           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[4]  ; E9    ; 7        ; 18           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[5]  ; B6    ; 8        ; 9            ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[6]  ; E11   ; 7        ; 28           ; 24           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[7]  ; G1    ; 1        ; 0            ; 18           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[8]  ; C9    ; 7        ; 18           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; datain_re[9]  ; G15   ; 6        ; 34           ; 17           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; initial_en    ; J1    ; 2        ; 0            ; 10           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; read_addr[0]  ; R4    ; 3        ; 5            ; 0            ; 21           ; 144                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; read_addr[1]  ; N1    ; 2        ; 0            ; 7            ; 21           ; 144                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; read_addr[2]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; rst           ; M2    ; 2        ; 0            ; 11           ; 14           ; 902                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dataout_im[0]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[10] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[11] ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[12] ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[13] ; K11   ; 5        ; 34           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[14] ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[15] ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[16] ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[17] ; L11   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[18] ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[19] ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[1]  ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[20] ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[21] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[22] ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[23] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[2]  ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[3]  ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[4]  ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[5]  ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[6]  ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[7]  ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[8]  ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_im[9]  ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[0]  ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[10] ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[11] ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[12] ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[13] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[14] ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[15] ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[16] ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[17] ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[18] ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[19] ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[1]  ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[20] ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[21] ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[22] ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[23] ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[2]  ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[3]  ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[4]  ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[5]  ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[6]  ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[7]  ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[8]  ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dataout_re[9]  ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fft_finish     ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; datain_re[13]           ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; datain_re[15]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; datain_im[2]            ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; datain_re[9]            ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; dataout_im[3]           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; datain_im[1]            ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; datain_im[20]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; dataout_re[11]          ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; datain_re[10]           ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; datain_re[12]           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; datain_im[9]            ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 17 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 14 / 19 ( 74 % ) ; 2.5V          ; --           ;
; 3        ; 16 / 26 ( 62 % ) ; 2.5V          ; --           ;
; 4        ; 11 / 27 ( 41 % ) ; 2.5V          ; --           ;
; 5        ; 7 / 25 ( 28 % )  ; 2.5V          ; --           ;
; 6        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 7        ; 21 / 26 ( 81 % ) ; 2.5V          ; --           ;
; 8        ; 18 / 26 ( 69 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; dataout_im[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 200        ; 8        ; datain_im[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; datain_im[9]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; datain_im[18]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; dataout_re[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; datain_im[23]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; datain_im[8]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; dataout_im[23]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; dataout_im[8]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; datain_re[17]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; datain_im[10]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; dataout_im[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; datain_im[22]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; datain_re[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; dataout_re[11]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; datain_im[21]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; datain_re[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; datain_im[19]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; dataout_re[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; datain_im[11]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; datain_im[4]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; datain_re[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; datain_im[14]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; datain_re[8]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; datain_im[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; datain_re[20]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; dataout_im[21]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; datain_re[11]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; dataout_re[15]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 152        ; 7        ; datain_im[13]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; dataout_im[14]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; datain_re[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; datain_re[12]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; datain_re[10]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 181        ; 8        ; datain_im[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; datain_re[4]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; dataout_re[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; datain_re[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; datain_im[16]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 11         ; 1        ; datain_im[15]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 6          ; 1        ; datain_im[17]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; datain_im[7]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; dataout_re[22]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; datain_im[20]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; datain_re[19]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; datain_im[12]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; datain_re[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; dataout_im[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; dataout_im[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; datain_re[7]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; datain_re[16]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; datain_re[22]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; datain_re[9]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; datain_im[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; initial_en                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; datain_im[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; dataout_re[13]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; dataout_im[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; datain_re[21]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; datain_re[15]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; datain_re[13]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; dataout_re[17]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 2        ; dataout_im[16]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; dataout_im[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 30         ; 2        ; dataout_re[14]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; dataout_im[19]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 76         ; 4        ; dataout_re[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; dataout_im[13]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; dataout_re[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; datain_re[18]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; dataout_re[16]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; dataout_re[23]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; dataout_im[18]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; dataout_re[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; dataout_im[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; dataout_im[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; dataout_re[20]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; dataout_im[17]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; datain_re[23]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 25         ; 2        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; dataout_im[10]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; dataout_re[8]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; dataout_re[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; dataout_im[11]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; read_addr[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; datain_re[14]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; dataout_re[18]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; dataout_re[12]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; dataout_re[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; read_addr[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; dataout_im[15]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; dataout_re[21]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; dataout_re[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; dataout_im[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; dataout_im[22]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; dataout_re[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; read_addr[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 62         ; 3        ; fft_finish                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 64         ; 3        ; dataout_im[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; dataout_im[20]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; dataout_re[19]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; datain_im[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; dataout_re[0]  ; Incomplete set of assignments ;
; dataout_re[1]  ; Incomplete set of assignments ;
; dataout_re[2]  ; Incomplete set of assignments ;
; dataout_re[3]  ; Incomplete set of assignments ;
; dataout_re[4]  ; Incomplete set of assignments ;
; dataout_re[5]  ; Incomplete set of assignments ;
; dataout_re[6]  ; Incomplete set of assignments ;
; dataout_re[7]  ; Incomplete set of assignments ;
; dataout_re[8]  ; Incomplete set of assignments ;
; dataout_re[9]  ; Incomplete set of assignments ;
; dataout_re[10] ; Incomplete set of assignments ;
; dataout_re[11] ; Incomplete set of assignments ;
; dataout_re[12] ; Incomplete set of assignments ;
; dataout_re[13] ; Incomplete set of assignments ;
; dataout_re[14] ; Incomplete set of assignments ;
; dataout_re[15] ; Incomplete set of assignments ;
; dataout_re[16] ; Incomplete set of assignments ;
; dataout_re[17] ; Incomplete set of assignments ;
; dataout_re[18] ; Incomplete set of assignments ;
; dataout_re[19] ; Incomplete set of assignments ;
; dataout_re[20] ; Incomplete set of assignments ;
; dataout_re[21] ; Incomplete set of assignments ;
; dataout_re[22] ; Incomplete set of assignments ;
; dataout_re[23] ; Incomplete set of assignments ;
; dataout_im[0]  ; Incomplete set of assignments ;
; dataout_im[1]  ; Incomplete set of assignments ;
; dataout_im[2]  ; Incomplete set of assignments ;
; dataout_im[3]  ; Incomplete set of assignments ;
; dataout_im[4]  ; Incomplete set of assignments ;
; dataout_im[5]  ; Incomplete set of assignments ;
; dataout_im[6]  ; Incomplete set of assignments ;
; dataout_im[7]  ; Incomplete set of assignments ;
; dataout_im[8]  ; Incomplete set of assignments ;
; dataout_im[9]  ; Incomplete set of assignments ;
; dataout_im[10] ; Incomplete set of assignments ;
; dataout_im[11] ; Incomplete set of assignments ;
; dataout_im[12] ; Incomplete set of assignments ;
; dataout_im[13] ; Incomplete set of assignments ;
; dataout_im[14] ; Incomplete set of assignments ;
; dataout_im[15] ; Incomplete set of assignments ;
; dataout_im[16] ; Incomplete set of assignments ;
; dataout_im[17] ; Incomplete set of assignments ;
; dataout_im[18] ; Incomplete set of assignments ;
; dataout_im[19] ; Incomplete set of assignments ;
; dataout_im[20] ; Incomplete set of assignments ;
; dataout_im[21] ; Incomplete set of assignments ;
; dataout_im[22] ; Incomplete set of assignments ;
; dataout_im[23] ; Incomplete set of assignments ;
; fft_finish     ; Incomplete set of assignments ;
; read_addr[0]   ; Incomplete set of assignments ;
; read_addr[1]   ; Incomplete set of assignments ;
; read_addr[2]   ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; rst            ; Incomplete set of assignments ;
; datain_re[0]   ; Incomplete set of assignments ;
; datain_re[1]   ; Incomplete set of assignments ;
; datain_re[2]   ; Incomplete set of assignments ;
; datain_re[3]   ; Incomplete set of assignments ;
; datain_re[4]   ; Incomplete set of assignments ;
; datain_re[5]   ; Incomplete set of assignments ;
; datain_re[6]   ; Incomplete set of assignments ;
; datain_re[7]   ; Incomplete set of assignments ;
; datain_re[8]   ; Incomplete set of assignments ;
; datain_re[9]   ; Incomplete set of assignments ;
; datain_re[10]  ; Incomplete set of assignments ;
; datain_re[11]  ; Incomplete set of assignments ;
; datain_re[12]  ; Incomplete set of assignments ;
; datain_re[13]  ; Incomplete set of assignments ;
; datain_re[14]  ; Incomplete set of assignments ;
; datain_re[15]  ; Incomplete set of assignments ;
; datain_re[16]  ; Incomplete set of assignments ;
; datain_re[17]  ; Incomplete set of assignments ;
; datain_re[18]  ; Incomplete set of assignments ;
; datain_re[19]  ; Incomplete set of assignments ;
; datain_re[20]  ; Incomplete set of assignments ;
; datain_re[21]  ; Incomplete set of assignments ;
; datain_re[22]  ; Incomplete set of assignments ;
; datain_re[23]  ; Incomplete set of assignments ;
; datain_im[0]   ; Incomplete set of assignments ;
; datain_im[1]   ; Incomplete set of assignments ;
; datain_im[2]   ; Incomplete set of assignments ;
; datain_im[3]   ; Incomplete set of assignments ;
; datain_im[4]   ; Incomplete set of assignments ;
; datain_im[5]   ; Incomplete set of assignments ;
; datain_im[6]   ; Incomplete set of assignments ;
; datain_im[7]   ; Incomplete set of assignments ;
; datain_im[8]   ; Incomplete set of assignments ;
; datain_im[9]   ; Incomplete set of assignments ;
; datain_im[10]  ; Incomplete set of assignments ;
; datain_im[11]  ; Incomplete set of assignments ;
; datain_im[12]  ; Incomplete set of assignments ;
; datain_im[13]  ; Incomplete set of assignments ;
; datain_im[14]  ; Incomplete set of assignments ;
; datain_im[15]  ; Incomplete set of assignments ;
; datain_im[16]  ; Incomplete set of assignments ;
; datain_im[17]  ; Incomplete set of assignments ;
; datain_im[18]  ; Incomplete set of assignments ;
; datain_im[19]  ; Incomplete set of assignments ;
; datain_im[20]  ; Incomplete set of assignments ;
; datain_im[21]  ; Incomplete set of assignments ;
; datain_im[22]  ; Incomplete set of assignments ;
; datain_im[23]  ; Incomplete set of assignments ;
; initial_en     ; Incomplete set of assignments ;
; dataout_re[0]  ; Missing location assignment   ;
; dataout_re[1]  ; Missing location assignment   ;
; dataout_re[2]  ; Missing location assignment   ;
; dataout_re[3]  ; Missing location assignment   ;
; dataout_re[4]  ; Missing location assignment   ;
; dataout_re[5]  ; Missing location assignment   ;
; dataout_re[6]  ; Missing location assignment   ;
; dataout_re[7]  ; Missing location assignment   ;
; dataout_re[8]  ; Missing location assignment   ;
; dataout_re[9]  ; Missing location assignment   ;
; dataout_re[10] ; Missing location assignment   ;
; dataout_re[11] ; Missing location assignment   ;
; dataout_re[12] ; Missing location assignment   ;
; dataout_re[13] ; Missing location assignment   ;
; dataout_re[14] ; Missing location assignment   ;
; dataout_re[15] ; Missing location assignment   ;
; dataout_re[16] ; Missing location assignment   ;
; dataout_re[17] ; Missing location assignment   ;
; dataout_re[18] ; Missing location assignment   ;
; dataout_re[19] ; Missing location assignment   ;
; dataout_re[20] ; Missing location assignment   ;
; dataout_re[21] ; Missing location assignment   ;
; dataout_re[22] ; Missing location assignment   ;
; dataout_re[23] ; Missing location assignment   ;
; dataout_im[0]  ; Missing location assignment   ;
; dataout_im[1]  ; Missing location assignment   ;
; dataout_im[2]  ; Missing location assignment   ;
; dataout_im[3]  ; Missing location assignment   ;
; dataout_im[4]  ; Missing location assignment   ;
; dataout_im[5]  ; Missing location assignment   ;
; dataout_im[6]  ; Missing location assignment   ;
; dataout_im[7]  ; Missing location assignment   ;
; dataout_im[8]  ; Missing location assignment   ;
; dataout_im[9]  ; Missing location assignment   ;
; dataout_im[10] ; Missing location assignment   ;
; dataout_im[11] ; Missing location assignment   ;
; dataout_im[12] ; Missing location assignment   ;
; dataout_im[13] ; Missing location assignment   ;
; dataout_im[14] ; Missing location assignment   ;
; dataout_im[15] ; Missing location assignment   ;
; dataout_im[16] ; Missing location assignment   ;
; dataout_im[17] ; Missing location assignment   ;
; dataout_im[18] ; Missing location assignment   ;
; dataout_im[19] ; Missing location assignment   ;
; dataout_im[20] ; Missing location assignment   ;
; dataout_im[21] ; Missing location assignment   ;
; dataout_im[22] ; Missing location assignment   ;
; dataout_im[23] ; Missing location assignment   ;
; fft_finish     ; Missing location assignment   ;
; read_addr[0]   ; Missing location assignment   ;
; read_addr[1]   ; Missing location assignment   ;
; read_addr[2]   ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
; rst            ; Missing location assignment   ;
; datain_re[0]   ; Missing location assignment   ;
; datain_re[1]   ; Missing location assignment   ;
; datain_re[2]   ; Missing location assignment   ;
; datain_re[3]   ; Missing location assignment   ;
; datain_re[4]   ; Missing location assignment   ;
; datain_re[5]   ; Missing location assignment   ;
; datain_re[6]   ; Missing location assignment   ;
; datain_re[7]   ; Missing location assignment   ;
; datain_re[8]   ; Missing location assignment   ;
; datain_re[9]   ; Missing location assignment   ;
; datain_re[10]  ; Missing location assignment   ;
; datain_re[11]  ; Missing location assignment   ;
; datain_re[12]  ; Missing location assignment   ;
; datain_re[13]  ; Missing location assignment   ;
; datain_re[14]  ; Missing location assignment   ;
; datain_re[15]  ; Missing location assignment   ;
; datain_re[16]  ; Missing location assignment   ;
; datain_re[17]  ; Missing location assignment   ;
; datain_re[18]  ; Missing location assignment   ;
; datain_re[19]  ; Missing location assignment   ;
; datain_re[20]  ; Missing location assignment   ;
; datain_re[21]  ; Missing location assignment   ;
; datain_re[22]  ; Missing location assignment   ;
; datain_re[23]  ; Missing location assignment   ;
; datain_im[0]   ; Missing location assignment   ;
; datain_im[1]   ; Missing location assignment   ;
; datain_im[2]   ; Missing location assignment   ;
; datain_im[3]   ; Missing location assignment   ;
; datain_im[4]   ; Missing location assignment   ;
; datain_im[5]   ; Missing location assignment   ;
; datain_im[6]   ; Missing location assignment   ;
; datain_im[7]   ; Missing location assignment   ;
; datain_im[8]   ; Missing location assignment   ;
; datain_im[9]   ; Missing location assignment   ;
; datain_im[10]  ; Missing location assignment   ;
; datain_im[11]  ; Missing location assignment   ;
; datain_im[12]  ; Missing location assignment   ;
; datain_im[13]  ; Missing location assignment   ;
; datain_im[14]  ; Missing location assignment   ;
; datain_im[15]  ; Missing location assignment   ;
; datain_im[16]  ; Missing location assignment   ;
; datain_im[17]  ; Missing location assignment   ;
; datain_im[18]  ; Missing location assignment   ;
; datain_im[19]  ; Missing location assignment   ;
; datain_im[20]  ; Missing location assignment   ;
; datain_im[21]  ; Missing location assignment   ;
; datain_im[22]  ; Missing location assignment   ;
; datain_im[23]  ; Missing location assignment   ;
; initial_en     ; Missing location assignment   ;
+----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Entity Name ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+-------------+--------------+
; |top                                   ; 1778 (0)    ; 894 (0)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 103  ; 0            ; 884 (0)      ; 23 (0)            ; 871 (0)          ; |top                                                                                         ; top         ; work         ;
;    |A_RAM:ram1|                        ; 1166 (1166) ; 547 (547)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 606 (606)    ; 6 (6)             ; 554 (554)        ; |top|A_RAM:ram1                                                                              ; A_RAM       ; work         ;
;    |butterfly:butterfly1|              ; 426 (310)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 152 (36)     ; 2 (2)             ; 272 (272)        ; |top|butterfly:butterfly1                                                                    ; butterfly   ; work         ;
;       |ip_multi:mult0|                 ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult0                                                     ; ip_multi    ; work         ;
;          |lpm_mult:lpm_mult_component| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component                         ; lpm_mult    ; work         ;
;             |mult_q5q:auto_generated|  ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component|mult_q5q:auto_generated ; mult_q5q    ; work         ;
;       |ip_multi:mult1|                 ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult1                                                     ; ip_multi    ; work         ;
;          |lpm_mult:lpm_mult_component| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component                         ; lpm_mult    ; work         ;
;             |mult_q5q:auto_generated|  ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component|mult_q5q:auto_generated ; mult_q5q    ; work         ;
;       |ip_multi:mult2|                 ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult2                                                     ; ip_multi    ; work         ;
;          |lpm_mult:lpm_mult_component| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component                         ; lpm_mult    ; work         ;
;             |mult_q5q:auto_generated|  ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component|mult_q5q:auto_generated ; mult_q5q    ; work         ;
;       |ip_multi:mult3|                 ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult3                                                     ; ip_multi    ; work         ;
;          |lpm_mult:lpm_mult_component| ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component                         ; lpm_mult    ; work         ;
;             |mult_q5q:auto_generated|  ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |top|butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component|mult_q5q:auto_generated ; mult_q5q    ; work         ;
;    |ram_contral:ctrl|                  ; 199 (199)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 15 (15)           ; 58 (58)          ; |top|ram_contral:ctrl                                                                        ; ram_contral ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; dataout_re[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_re[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dataout_im[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fft_finish     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; read_addr[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; read_addr[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; read_addr[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; datain_re[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[8]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[9]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[10]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[12]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[13]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[14]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[15]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[16]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[17]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[18]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[19]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[20]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_re[21]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[22]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_re[23]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; datain_im[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[6]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[8]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[9]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[10]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[12]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[13]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[14]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[15]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[16]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[17]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[18]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; datain_im[19]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[20]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[21]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[22]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; datain_im[23]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; initial_en     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; read_addr[0]                          ;                   ;         ;
;      - A_RAM:ram1|Mux119~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux119~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux119~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~1             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~1             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~1             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~1             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~1            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~2            ; 1                 ; 6       ;
; read_addr[1]                          ;                   ;         ;
;      - A_RAM:ram1|Mux119~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux119~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux119~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux118~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux117~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux116~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux115~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux114~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux113~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux112~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux111~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux110~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux109~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux108~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux107~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux106~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux105~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux104~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux103~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux102~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux101~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux100~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux99~3             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux98~3             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux97~3             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~0             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~2             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux96~3             ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux143~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux142~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux141~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux140~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux139~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux138~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux137~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux136~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux135~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux134~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux133~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux132~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux131~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux130~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux129~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux128~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux127~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux126~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux125~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux124~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux123~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux122~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux121~3            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~0            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~2            ; 1                 ; 6       ;
;      - A_RAM:ram1|Mux120~3            ; 1                 ; 6       ;
; read_addr[2]                          ;                   ;         ;
;      - A_RAM:ram1|Mux119~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux118~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux117~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux116~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux115~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux114~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux113~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux112~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux111~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux110~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux109~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux108~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux107~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux106~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux105~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux104~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux103~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux102~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux101~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux100~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux99~4             ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux98~4             ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux97~4             ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux96~4             ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux143~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux142~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux141~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux140~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux139~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux138~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux137~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux136~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux135~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux134~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux133~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux132~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux131~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux130~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux129~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux128~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux127~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux126~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux125~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux124~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux123~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux122~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux121~4            ; 0                 ; 6       ;
;      - A_RAM:ram1|Mux120~4            ; 0                 ; 6       ;
; clk                                   ;                   ;         ;
; rst                                   ;                   ;         ;
; datain_re[0]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][24]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][24]     ; 0                 ; 6       ;
; datain_re[1]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][25]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][25]     ; 1                 ; 6       ;
; datain_re[2]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][26]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][26]     ; 1                 ; 6       ;
; datain_re[3]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][27]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][27]     ; 0                 ; 6       ;
; datain_re[4]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][28]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][28]     ; 0                 ; 6       ;
; datain_re[5]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][29]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][29]     ; 0                 ; 6       ;
; datain_re[6]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][30]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][30]     ; 1                 ; 6       ;
; datain_re[7]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][31]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][31]     ; 1                 ; 6       ;
; datain_re[8]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][32]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][32]     ; 0                 ; 6       ;
; datain_re[9]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][33]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][33]     ; 1                 ; 6       ;
; datain_re[10]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][34]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][34]     ; 1                 ; 6       ;
; datain_re[11]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][35]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][35]     ; 0                 ; 6       ;
; datain_re[12]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][36]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][36]     ; 0                 ; 6       ;
; datain_re[13]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][37]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][37]     ; 0                 ; 6       ;
; datain_re[14]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][38]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][38]     ; 1                 ; 6       ;
; datain_re[15]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][39]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][39]     ; 0                 ; 6       ;
; datain_re[16]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][40]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][40]     ; 0                 ; 6       ;
; datain_re[17]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][41]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][41]     ; 0                 ; 6       ;
; datain_re[18]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][42]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][42]     ; 0                 ; 6       ;
; datain_re[19]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][43]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][43]     ; 0                 ; 6       ;
; datain_re[20]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][44]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][44]     ; 1                 ; 6       ;
; datain_re[21]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][45]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][45]     ; 0                 ; 6       ;
; datain_re[22]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][46]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][46]     ; 0                 ; 6       ;
; datain_re[23]                         ;                   ;         ;
; datain_im[0]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][0]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][0]      ; 0                 ; 6       ;
; datain_im[1]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][1]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][1]      ; 0                 ; 6       ;
; datain_im[2]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][2]      ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][2]      ; 1                 ; 6       ;
; datain_im[3]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][3]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][3]      ; 0                 ; 6       ;
; datain_im[4]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][4]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][4]      ; 0                 ; 6       ;
; datain_im[5]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][5]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][5]      ; 0                 ; 6       ;
; datain_im[6]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][6]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][6]      ; 0                 ; 6       ;
; datain_im[7]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][7]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][7]      ; 0                 ; 6       ;
; datain_im[8]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][8]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][8]      ; 0                 ; 6       ;
; datain_im[9]                          ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][9]      ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][9]      ; 0                 ; 6       ;
; datain_im[10]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][10]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][10]     ; 1                 ; 6       ;
; datain_im[11]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][11]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][11]     ; 0                 ; 6       ;
; datain_im[12]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][12]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][12]     ; 0                 ; 6       ;
; datain_im[13]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][13]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][13]     ; 1                 ; 6       ;
; datain_im[14]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][14]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][14]     ; 0                 ; 6       ;
; datain_im[15]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][15]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][15]     ; 0                 ; 6       ;
; datain_im[16]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][16]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][16]     ; 1                 ; 6       ;
; datain_im[17]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][17]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][17]     ; 1                 ; 6       ;
; datain_im[18]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][18]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][18]     ; 1                 ; 6       ;
; datain_im[19]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][19]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][19]     ; 0                 ; 6       ;
; datain_im[20]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][20]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][20]     ; 0                 ; 6       ;
; datain_im[21]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][21]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][21]     ; 0                 ; 6       ;
; datain_im[22]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][22]     ; 0                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][22]     ; 0                 ; 6       ;
; datain_im[23]                         ;                   ;         ;
;      - A_RAM:ram1|A_origin[2][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[1][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[0][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[3][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[5][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[6][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[4][23]     ; 1                 ; 6       ;
;      - A_RAM:ram1|A_origin[7][23]     ; 1                 ; 6       ;
; initial_en                            ;                   ;         ;
;      - A_RAM:ram1|Selector2~0         ; 0                 ; 6       ;
;      - A_RAM:ram1|Selector1~0         ; 0                 ; 6       ;
;      - A_RAM:ram1|initial_en_r~feeder ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; A_RAM:ram1|A_index_add.index_add   ; FF_X10_Y14_N1      ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[0][23]~403     ; LCCOMB_X11_Y14_N8  ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[0][23]~404     ; LCCOMB_X11_Y14_N6  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[1][42]~402     ; LCCOMB_X10_Y16_N18 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[1][42]~407     ; LCCOMB_X11_Y14_N30 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[2][14]~399     ; LCCOMB_X10_Y16_N20 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[2][14]~400     ; LCCOMB_X11_Y14_N4  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[3][33]~405     ; LCCOMB_X10_Y16_N28 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[3][33]~406     ; LCCOMB_X11_Y15_N0  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[4][46]~394     ; LCCOMB_X11_Y15_N24 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[4][46]~395     ; LCCOMB_X11_Y15_N14 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[5][31]~389     ; LCCOMB_X11_Y15_N22 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[5][31]~390     ; LCCOMB_X11_Y15_N8  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[6][21]~392     ; LCCOMB_X11_Y15_N16 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[6][21]~393     ; LCCOMB_X11_Y15_N26 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[7][21]~396     ; LCCOMB_X11_Y15_N20 ; 49      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; A_RAM:ram1|A_origin[7][21]~397     ; LCCOMB_X11_Y15_N6  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; butterfly:butterfly1|en_r[0]       ; FF_X24_Y11_N29     ; 129     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; butterfly:butterfly1|en_r[1]       ; FF_X24_Y11_N25     ; 96      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                ; PIN_E1             ; 902     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ram_contral:ctrl|Equal6~6          ; LCCOMB_X12_Y8_N6   ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|J[6]~6            ; LCCOMB_X13_Y8_N14  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|K[6]~21           ; LCCOMB_X12_Y9_N0   ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|K[6]~22           ; LCCOMB_X12_Y9_N24  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|L[0]~1            ; LCCOMB_X12_Y9_N8   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|en_multi          ; FF_X14_Y7_N7       ; 57      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|rd_delay_cnt[0]~1 ; LCCOMB_X12_Y9_N6   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|rd_en             ; FF_X13_Y9_N7       ; 147     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; ram_contral:ctrl|state.read_addr   ; FF_X12_Y9_N3       ; 38      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rst                                ; PIN_M2             ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst                                ; PIN_M2             ; 901     ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 902     ; 13                                   ; Global Clock         ; GCLK2            ; --                        ;
; rst  ; PIN_M2   ; 901     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|w230w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|w230w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult0|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult2|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|w230w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|w230w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult1|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    butterfly:butterfly1|ip_multi:mult3|lpm_mult:lpm_mult_component|mult_q5q:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,557 / 32,401 ( 11 % ) ;
; C16 interconnects     ; 104 / 1,326 ( 8 % )     ;
; C4 interconnects      ; 2,078 / 21,816 ( 10 % ) ;
; Direct links          ; 291 / 32,401 ( < 1 % )  ;
; Global clocks         ; 2 / 10 ( 20 % )         ;
; Local interconnects   ; 591 / 10,320 ( 6 % )    ;
; R24 interconnects     ; 111 / 1,289 ( 9 % )     ;
; R4 interconnects      ; 2,240 / 28,186 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.01) ; Number of LABs  (Total = 148) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 6                             ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 5                             ;
; 8                                           ; 4                             ;
; 9                                           ; 11                            ;
; 10                                          ; 16                            ;
; 11                                          ; 15                            ;
; 12                                          ; 5                             ;
; 13                                          ; 5                             ;
; 14                                          ; 10                            ;
; 15                                          ; 15                            ;
; 16                                          ; 48                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.85) ; Number of LABs  (Total = 148) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 130                           ;
; 1 Clock                            ; 130                           ;
; 1 Clock enable                     ; 65                            ;
; 1 Sync. clear                      ; 44                            ;
; 1 Sync. load                       ; 49                            ;
; 2 Clock enables                    ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.80) ; Number of LABs  (Total = 148) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 0                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 7                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 10                            ;
; 17                                           ; 4                             ;
; 18                                           ; 24                            ;
; 19                                           ; 6                             ;
; 20                                           ; 30                            ;
; 21                                           ; 8                             ;
; 22                                           ; 7                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 5                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.18) ; Number of LABs  (Total = 148) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 5                             ;
; 2                                               ; 8                             ;
; 3                                               ; 6                             ;
; 4                                               ; 7                             ;
; 5                                               ; 12                            ;
; 6                                               ; 13                            ;
; 7                                               ; 16                            ;
; 8                                               ; 7                             ;
; 9                                               ; 14                            ;
; 10                                              ; 18                            ;
; 11                                              ; 16                            ;
; 12                                              ; 4                             ;
; 13                                              ; 7                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.55) ; Number of LABs  (Total = 148) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 0                             ;
; 17                                           ; 2                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 6                             ;
; 21                                           ; 8                             ;
; 22                                           ; 13                            ;
; 23                                           ; 2                             ;
; 24                                           ; 7                             ;
; 25                                           ; 1                             ;
; 26                                           ; 6                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 8                             ;
; 31                                           ; 2                             ;
; 32                                           ; 8                             ;
; 33                                           ; 3                             ;
; 34                                           ; 2                             ;
; 35                                           ; 17                            ;
; 36                                           ; 6                             ;
; 37                                           ; 4                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 103       ; 0            ; 0            ; 103       ; 103       ; 0            ; 49           ; 0            ; 0            ; 54           ; 0            ; 49           ; 54           ; 0            ; 0            ; 0            ; 49           ; 0            ; 0            ; 0            ; 0            ; 0            ; 103       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ; 0         ; 0         ; 103          ; 54           ; 103          ; 103          ; 49           ; 103          ; 54           ; 49           ; 103          ; 103          ; 103          ; 54           ; 103          ; 103          ; 103          ; 103          ; 103          ; 0         ; 103          ; 103          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; dataout_re[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_re[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dataout_im[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fft_finish         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; read_addr[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; read_addr[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; read_addr[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_re[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; datain_im[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; initial_en         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+-----------------------------------+--------------------------------------+-------------------+
; Source Register                   ; Destination Register                 ; Delay Added in ns ;
+-----------------------------------+--------------------------------------+-------------------+
; butterfly:butterfly1|a_im_mid[14] ; butterfly:butterfly1|a_im_mid_n1[14] ; 0.079             ;
; butterfly:butterfly1|a_re_mid[39] ; butterfly:butterfly1|a_re_mid_n1[36] ; 0.079             ;
; butterfly:butterfly1|a_re_mid[14] ; butterfly:butterfly1|a_re_mid_n1[14] ; 0.079             ;
; butterfly:butterfly1|a_im_mid[33] ; butterfly:butterfly1|a_im_mid_n1[33] ; 0.075             ;
; butterfly:butterfly1|a_re_mid[13] ; butterfly:butterfly1|a_re_mid_n1[13] ; 0.075             ;
; ram_contral:ctrl|SameJ_cnt[0]     ; ram_contral:ctrl|J[9]                ; 0.019             ;
+-----------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "fft_myown"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 103 pins of 103 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fft_myown.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/rtl/top.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst~input (placed in PIN M2 (CLK2, DIFFCLK_1p)) File: F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/rtl/top.v Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node A_RAM:ram1|A_index_add.index_add File: F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/rtl/A_RAM.v Line: 92
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 101 (unused VREF, 2.5V VCCIO, 52 input, 49 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/prj/output_files/fft_myown.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5609 megabytes
    Info: Processing ended: Fri May 12 10:13:01 2023
    Info: Elapsed time: 00:00:51
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Lab_Work/1_Learning/4_Signal_Processing_Code/Signal_Process/FFT/FFT_Verilog/prj/output_files/fft_myown.fit.smsg.


