# Data Path (Camino de Datos)

**Tipo**: Componente Integrador Central
**Estado**: ğŸŸ¡ #implementado 
**UbicaciÃ³n**: `s-mips.circ` â†’ CPU â†’ Data Path
**Complejidad**: â­â­â­â­â­ Muy Compleja (integra todos los componentes)
**Prioridad**: COMPLETO

## DescripciÃ³n

El Data Path es el componente central que integra todos los elementos de procesamiento de datos del CPU. Maneja el flujo de datos desde las instrucciones hasta los resultados, coordinando operaciones entre registros, ALU, memoria y control de branches.

## Estado de ImplementaciÃ³n

**ğŸŸ¡ 90% IMPLEMENTADO**

### âœ… Componentes Implementados (11/11)

1. âœ… [[Instruction Register]] - Almacena instrucciÃ³n actual
2. âœ… [[Instruction Decoder]] - Decodifica 40+ instrucciones
3. âœ… [[Register File]] - 32 registros + Hi/Lo
4. âœ… [[ALU]] - Operaciones aritmÃ©ticas/lÃ³gicas
5. âœ… [[Branch Control]] - CÃ¡lculo de PC
6. âœ… [[Program Counter]] - Contador de programa
7. âœ… [[MUX Writeback]] - SelecciÃ³n de dato a escribir
8. âœ… MUX ALU_B - SelecciÃ³n operando B (Rt o Immediate)
9. âœ… MUX Rd/Rt - SelecciÃ³n registro destino
10. âœ… Sign/Zero Extenders - ExtensiÃ³n de inmediatos
11. âœ… [[Random Generator]] - Generador LFSR para instrucciÃ³n RND

## Arquitectura del Data Path

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                          DATA PATH                                  â”‚
â”‚                                                                     â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚              INSTRUCTION REGISTER (IR)                       â”‚   â”‚
â”‚  â”‚  â€¢ 32 bits                                                   â”‚   â”‚
â”‚  â”‚  â€¢ Cargado desde Memory Control                              â”‚   â”‚
â”‚  â”‚  â€¢ Salida a Instruction Decoder                              â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚                              â†“                                      â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚           INSTRUCTION DECODER                                â”‚   â”‚
â”‚  â”‚  â€¢ Extrae: opcode, Rs, Rt, Rd, shamt, funct, immediate       â”‚   â”‚
â”‚  â”‚  â€¢ Genera: ALU_OP, REG_WRITE, MEM_READ, MEM_WRITE, etc.      â”‚   â”‚
â”‚  â”‚  â€¢ 40+ instrucciones soportadas                              â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚         â”‚        â”‚        â”‚         â”‚          â”‚                    â”‚
â”‚         â”‚        â”‚        â”‚         â”‚          â”‚                    â”‚
â”‚       Rs(5)   Rt(5)    Rd(5)   Imm(16)    ALU_OP                    â”‚
â”‚         â”‚        â”‚        â”‚         â”‚          â”‚                    â”‚
â”‚         â†“        â†“        â”‚         â†“          â†“                    â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”       â”‚
â”‚  â”‚ REGISTER FILE   â”‚     â”‚    â”‚Sign/   â”‚  â”‚      ALU        â”‚       â”‚
â”‚  â”‚ â€¢ 32 regs (R0-R31)    â”‚    â”‚Zero    â”‚  â”‚ â€¢ ADD/SUB/etc.  â”‚       â”‚
â”‚  â”‚ â€¢ R0 = 0        â”‚     â”‚    â”‚Extend  â”‚  â”‚ â€¢ 40+ ops       â”‚       â”‚
â”‚  â”‚ â€¢ Hi/Lo special â”‚     â”‚    â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚ â€¢ Hi/Lo output  â”‚       â”‚
â”‚  â”‚                 â”‚     â”‚         â”‚       â”‚ â€¢ ZERO flag     â”‚      â”‚
â”‚  â”‚ READ_REG_1 = Rs â”‚     â”‚         â”‚       â”‚ â€¢ NEG flag      â”‚      â”‚
â”‚  â”‚ READ_REG_2 = Rt â”‚     â”‚         â”‚       â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜      â”‚
â”‚  â”‚                 â”‚     â”‚         â”‚                 â†‘              â”‚
â”‚  â”‚ READ_DATA_1 â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â†’ A                â”‚
â”‚  â”‚                 â”‚     â”‚         â”‚                                â”‚
â”‚  â”‚ READ_DATA_2 â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â†’ MUX_B â”€â”€â†’ B                 â”‚
â”‚  â”‚                 â”‚     â”‚         â”‚      â†‘                         â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜     â”‚         â””â”€â”€â”€â”€â”€â”€â”˜                         â”‚
â”‚         â†‘                â”‚           (Rt o Imm)                     â”‚
â”‚         â”‚                â”‚                                          â”‚
â”‚         â”‚                â†“                                          â”‚
â”‚    WRITE_REG â†â”€â”€â”€ MUX_RD_RT                                         â”‚
â”‚         â”‚           â†‘     â†‘                                         â”‚
â”‚         â”‚           Rd    Rt                                        â”‚
â”‚         â”‚                                                           â”‚
â”‚    WRITE_DATA â†â”€â”€ MUX_WRITEBACK â†â”€â”¬â”€ ALU_RESULT                     â”‚
â”‚                        â†‘           â”œâ”€ MEMORY_DATA                   â”‚
â”‚                        â”‚           â”œâ”€ HI_OUT                        â”‚
â”‚                        â”‚           â”œâ”€ LO_OUT                        â”‚
â”‚                        â”‚           â”œâ”€ PC+4                          â”‚
â”‚                        â”‚           â”œâ”€ RND_VALUE                     â”‚
â”‚                        â”‚           â””â”€ KBD_VALUE                     â”‚
â”‚                        â”‚                                            â”‚
â”‚                     Control                                         â”‚
â”‚                     Signals                                         â”‚
â”‚                                                                     â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚              BRANCH CONTROL                                  â”‚   â”‚
â”‚  â”‚  â€¢ Calcula next PC                                           â”‚   â”‚
â”‚  â”‚  â€¢ PC+4 (secuencial)                                         â”‚   â”‚
â”‚  â”‚  â€¢ PC+4+offsetÃ—4 (branch)                                    â”‚   â”‚
â”‚  â”‚  â€¢ {PC[31:28], addr[25:0], 00} (jump)                        â”‚   â”‚
â”‚  â”‚  â€¢ Register value (JR)                                       â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚                              â†“                                      â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚              PROGRAM COUNTER (PC)                            â”‚   â”‚
â”‚  â”‚  â€¢ 32 bits                                                   â”‚   â”‚
â”‚  â”‚  â€¢ Incrementa cada ciclo de instrucciÃ³n                      â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚                                                                     â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## Interfaz de Entradas/Salidas

### Entradas desde Control Unit

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `LOAD_INST` | 1 bit | Cargar instrucciÃ³n en IR |
| `REG_WRITE` | 1 bit | Enable escritura en Register File |
| `MEM_TO_REG` | 1 bit | Seleccionar dato de memoria para writeback |
| `ALU_SRC` | 1 bit | Seleccionar Rt o Immediate para ALU |
| `REG_DST` | 1 bit | Seleccionar Rd o Rt como destino |
| `BRANCH` | 1 bit | InstrucciÃ³n es branch |
| `JUMP` | 1 bit | InstrucciÃ³n es jump |
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset del sistema |

### Entradas desde Memory Control

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `INSTRUCTION_IN` | 32 bits | InstrucciÃ³n leÃ­da de memoria |
| `MEMORY_DATA` | 32 bits | Dato leÃ­do de memoria (LW) |

### Salidas a Control Unit

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `OPCODE` | 6 bits | Opcode de instrucciÃ³n actual |
| `FUNCT` | 6 bits | Function code (R-type) |
| `ZERO` | 1 bit | Flag: resultado ALU = 0 |
| `NEGATIVE` | 1 bit | Flag: resultado ALU < 0 |

### Salidas a Memory Control

| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `ADDRESS` | 32 bits | DirecciÃ³n de memoria (LW/SW) |
| `WRITE_DATA` | 32 bits | Dato a escribir (SW) |
| `PC_OUT` | 32 bits | Program Counter para fetch |

## Subcomponentes Detallados

### 1. [[Instruction Register]] (IR)

**FunciÃ³n**: Almacenar la instrucciÃ³n actual durante su ejecuciÃ³n.

**ImplementaciÃ³n**:
```verilog
module instruction_register(
    input wire [31:0] INSTRUCTION_IN,
    input wire LOAD_INST,
    input wire CLK,
    output reg [31:0] INSTRUCTION_OUT
);

always @(posedge CLK) begin
    if (LOAD_INST) begin
        INSTRUCTION_OUT <= INSTRUCTION_IN;
    end
end

endmodule
```

**Estado**: âœ… IMPLEMENTADO

---

### 2. [[Instruction Decoder]]

**FunciÃ³n**: Decodificar instrucciÃ³n y generar seÃ±ales de control.

**ExtracciÃ³n de campos**:
```verilog
wire [5:0]  opcode    = INSTRUCTION[31:26];
wire [4:0]  rs        = INSTRUCTION[25:21];
wire [4:0]  rt        = INSTRUCTION[20:16];
wire [4:0]  rd        = INSTRUCTION[15:11];
wire [4:0]  shamt     = INSTRUCTION[10:6];
wire [5:0]  funct     = INSTRUCTION[5:0];
wire [15:0] immediate = INSTRUCTION[15:0];
wire [25:0] address   = INSTRUCTION[25:0];
```

**GeneraciÃ³n de seÃ±ales**:
- `ALU_OP`: OperaciÃ³n de ALU (4-6 bits)
- `REG_WRITE`: Escribir registro
- `MEM_READ`: Leer memoria
- `MEM_WRITE`: Escribir memoria
- `BRANCH`: Es branch
- `JUMP`: Es jump
- `ALU_SRC`: Usar immediate
- `REG_DST`: Destino Rd o Rt

**Estado**: âœ… IMPLEMENTADO (40+ instrucciones)

**Archivo detallado**: [[Instruction Decoder]]

---

### 3. [[Register File]]

**FunciÃ³n**: Banco de 32 registros + Hi/Lo.

**CaracterÃ­sticas**:
- Lectura dual (2 puertos)
- Escritura single (1 puerto)
- R0 hardwired a 0
- Hi/Lo para MULT/DIV

**Interfaz**:
```verilog
input  [4:0]  READ_REG_1, READ_REG_2, WRITE_REG
output [31:0] READ_DATA_1, READ_DATA_2
input  [31:0] WRITE_DATA
input  REG_WRITE
```

**Estado**: âœ… IMPLEMENTADO

**Archivo detallado**: [[Register File]]

---

### 4. [[ALU]]

**FunciÃ³n**: Unidad aritmÃ©tico-lÃ³gica.

**Operaciones soportadas**:
- AritmÃ©ticas: ADD, SUB, MULT, DIV
- LÃ³gicas: AND, OR, XOR, NOR
- Shift: SLL, SRL, SRA
- ComparaciÃ³n: SLT

**Interfaz**:
```verilog
input  [31:0] A, B
input  [3:0]  ALU_OP
output [31:0] RESULT
output ZERO, NEGATIVE
output [31:0] HI, LO
```

**Estado**: âœ… IMPLEMENTADO

**Archivo detallado**: [[ALU]]

---

### 5. [[Branch Control]]

**FunciÃ³n**: Calcular siguiente PC.

**CÃ¡lculos**:
1. **Secuencial**: `PC_NEXT = PC + 4`
2. **Branch**: `PC_NEXT = PC + 4 + (SignExt(offset) << 2)`
3. **Jump**: `PC_NEXT = {PC[31:28], address[25:0], 2'b00}`
4. **Jump Register**: `PC_NEXT = Rs, SP = SP + 4`

**Condiciones de branch**:
- BEQ: `ZERO == 1`
- BNE: `ZERO == 0`
- BLEZ: `ZERO == 1 OR NEGATIVE == 1`
- BGTZ: `ZERO == 0 AND NEGATIVE == 0`
- BLTZ: `NEGATIVE == 1`

**Estado**: âœ… IMPLEMENTADO

**Archivo detallado**: [[Branch Control]]

---

### 6. [[Program Counter]] (PC)

**FunciÃ³n**: Mantener direcciÃ³n de instrucciÃ³n actual.

**ImplementaciÃ³n**:
```verilog
module program_counter(
    input wire [31:0] PC_NEXT,
    input wire CLK,
    input wire RESET,
    output reg [31:0] PC
);

always @(posedge CLK) begin
    if (RESET)
        PC <= 32'h00000000;
    else
        PC <= PC_NEXT;
end

endmodule
```

**Estado**: âœ… IMPLEMENTADO

---

### 7. [[Random Generator]]

**FunciÃ³n**: Generar nÃºmero pseudoaleatorio para instrucciÃ³n RND.

**ImplementaciÃ³n requerida**: LFSR de 32 bits

**Estado**: ğŸ”´ NO IMPLEMENTADO

**Archivo detallado**: [[Random Generator]]

---

### 8. Multiplexores

#### MUX ALU_B (SelecciÃ³n operando B)
```verilog
assign ALU_B = ALU_SRC ? SignExt(immediate) : READ_DATA_2;

ALU_SRC = 0 â†’ ALU_B = Rt (R-type: ADD, SUB, etc.)
ALU_SRC = 1 â†’ ALU_B = Immediate (I-type: ADDI, ORI, etc.)
```

**Estado**: âœ… IMPLEMENTADO

---

#### MUX Rd/Rt (SelecciÃ³n registro destino)
```verilog
assign WRITE_REG = REG_DST ? rd : rt;

REG_DST = 0 â†’ WRITE_REG = Rt (I-type: ADDI, LW, etc.)
REG_DST = 1 â†’ WRITE_REG = Rd (R-type: ADD, SUB, etc.)
```

**Estado**: âœ… IMPLEMENTADO

---

#### [[MUX Writeback]] (SelecciÃ³n dato a escribir)

**Entradas (8 fuentes)**:
1. `ALU_RESULT` - Resultado de operaciÃ³n ALU
2. `MEMORY_DATA` - Dato leÃ­do de memoria (LW)
3. `HI_OUT` - Registro Hi (MFHI)
4. `LO_OUT` - Registro Lo (MFLO)
5. `PC_PLUS_4` - PC+4 (para JAL/JALR si existieran)
6. `RND_VALUE` - NÃºmero aleatorio (RND) ğŸ”´
7. `KBD_VALUE` - Input de teclado (KBD)
8. `IMMEDIATE` - Immediate directo (si necesario)

**LÃ³gica de selecciÃ³n**:
```verilog
case (WB_SEL)
    3'b000: WRITE_DATA = ALU_RESULT;
    3'b001: WRITE_DATA = MEMORY_DATA;
    3'b010: WRITE_DATA = HI_OUT;
    3'b011: WRITE_DATA = LO_OUT;
    3'b100: WRITE_DATA = PC_PLUS_4;
    3'b101: WRITE_DATA = RND_VALUE;
    3'b110: WRITE_DATA = KBD_VALUE;
    3'b111: WRITE_DATA = IMMEDIATE;
endcase
```

**Estado**: âœ… IMPLEMENTADO (excepto RND_VALUE)

**Archivo detallado**: [[MUX Writeback]]

---

### 9. Extenders

#### Sign Extender (16â†’32 bits)
```verilog
assign SignExt = {{16{immediate[15]}}, immediate};

Ejemplo:
immediate = 0xFFFF (-1 en 16 bits)
SignExt   = 0xFFFFFFFF (-1 en 32 bits)

immediate = 0x0005 (5 en 16 bits)
SignExt   = 0x00000005 (5 en 32 bits)
```

**Usado por**: ADDI, SLTI, LW, SW, BEQ, BNE, etc.

**Estado**: âœ… IMPLEMENTADO

---

#### Zero Extender (16â†’32 bits)
```verilog
assign ZeroExt = {16'h0000, immediate};

Ejemplo:
immediate = 0xFFFF
ZeroExt   = 0x0000FFFF (65535 unsigned)
```

**Usado por**: ANDI, ORI, XORI

**Estado**: âœ… IMPLEMENTADO

---

## Flujo de Datos por Tipo de InstrucciÃ³n

### R-Type (ADD R3, R1, R2)

```
1. IR carga instrucciÃ³n: 0x00221820
   opcode=0, rs=1, rt=2, rd=3, shamt=0, funct=0x20

2. Instruction Decoder:
   - Extrae rs=1, rt=2, rd=3
   - Genera ALU_OP=ADD, REG_DST=1, REG_WRITE=1

3. Register File:
   - READ_REG_1 = 1 â†’ READ_DATA_1 = R1
   - READ_REG_2 = 2 â†’ READ_DATA_2 = R2

4. MUX ALU_B:
   - ALU_SRC=0 â†’ ALU_B = READ_DATA_2 (R2)

5. ALU:
   - A = R1, B = R2
   - RESULT = R1 + R2

6. MUX Rd/Rt:
   - REG_DST=1 â†’ WRITE_REG = 3 (Rd)

7. MUX Writeback:
   - WB_SEL=ALU â†’ WRITE_DATA = ALU_RESULT

8. Register File:
   - R3 = WRITE_DATA (R1 + R2)
```

---

### I-Type AritmÃ©tico (ADDI R2, R1, 100)

```
1. IR: opcode=0x08, rs=1, rt=2, immediate=100

2. Decoder:
   - ALU_OP=ADD, REG_DST=0, REG_WRITE=1, ALU_SRC=1

3. Register File:
   - READ_DATA_1 = R1

4. Sign Extender:
   - SignExt(100) = 0x00000064

5. MUX ALU_B:
   - ALU_SRC=1 â†’ ALU_B = SignExt(immediate) = 100

6. ALU:
   - RESULT = R1 + 100

7. MUX Rd/Rt:
   - REG_DST=0 â†’ WRITE_REG = 2 (Rt)

8. MUX Writeback:
   - WRITE_DATA = ALU_RESULT

9. Register File:
   - R2 = R1 + 100
```

---

### Load (LW R2, 8(R1))

```
1. IR: opcode=LW, rs=1, rt=2, offset=8

2. Decoder:
   - ALU_OP=ADD, MEM_READ=1, REG_WRITE=1, MEM_TO_REG=1

3. ALU:
   - A = R1, B = SignExt(8)
   - ADDRESS = R1 + 8

4. Memory Control:
   - Lee memoria en ADDRESS
   - Retorna MEMORY_DATA

5. MUX Writeback:
   - MEM_TO_REG=1 â†’ WRITE_DATA = MEMORY_DATA

6. Register File:
   - R2 = MEMORY_DATA
```

---

### Store (SW R2, 8(R1))

```
1. IR: opcode=SW, rs=1, rt=2, offset=8

2. Decoder:
   - ALU_OP=ADD, MEM_WRITE=1, REG_WRITE=0

3. ALU:
   - ADDRESS = R1 + 8

4. Register File:
   - READ_DATA_2 = R2

5. Memory Control:
   - Escribe READ_DATA_2 en memoria[ADDRESS]

6. No writeback (REG_WRITE=0)
```

---

### Branch (BEQ R1, R2, offset)

```
1. Decoder:
   - ALU_OP=SUB, BRANCH=1

2. ALU:
   - RESULT = R1 - R2
   - ZERO = (RESULT == 0)

3. Branch Control:
   - Si ZERO==1 AND BRANCH==1:
       PC_NEXT = PC + 4 + (SignExt(offset) << 2)
   - Si no:
       PC_NEXT = PC + 4
```

---

### Jump (J address)

```
1. Decoder:
   - JUMP=1

2. Branch Control:
   - PC_NEXT = {PC[31:28], address[25:0], 2'b00}
```

---

### MULT (MULT R1, R2)

```
1. ALU:
   - {HI, LO} = R1 Ã— R2

2. Register File:
   - Hi â† HI, Lo â† LO
   - No writeback a registros generales
```

---

### MFHI (MFHI R3)

```
1. Register File:
   - HI_OUT = Hi

2. MUX Writeback:
   - WRITE_DATA = HI_OUT

3. Register File:
   - R3 = Hi
```

---

### RND (RND R5)

```
1. Random Generator: ğŸ”´ FALTANTE
   - RND_VALUE = LFSR output

2. MUX Writeback:
   - WRITE_DATA = RND_VALUE

3. Register File:
   - R5 = RND_VALUE
```

---

## ğŸ“Š Flujo de SeÃ±ales Completo (Todas las Conexiones)

### De Memory Control â†’ Data Path
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `INST_IN` | 32 bits | InstrucciÃ³n leÃ­da de memoria â†’ Instruction Register |

### De Control Unit â†’ Data Path
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `LOAD_I` | 1 bit | Cargar instrucciÃ³n en Instruction Register |
| `EN` | 1 bit | Data Path Enable (habilitar ejecuciÃ³n) |
| `CLK_DP` | 1 bit | Clock del Data Path |
| `CLR` | 1 bit | Clear/Reset global del Data Path |

### De Instruction Register â†’ Instruction Decoder
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `IR` | 32 bits | InstrucciÃ³n completa para decodificar |

### De Instruction Decoder â†’ Register File
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `READ_REG_1` | 5 bits | DirecciÃ³n de Rs (registro fuente 1) |
| `READ_REG_2` | 5 bits | DirecciÃ³n de Rt (registro fuente 2) |
| `WRITE_REG` | 5 bits | DirecciÃ³n de Rd o Rt (destino, vÃ­a MUX) |
| `REG_WRITE` | 1 bit | Enable de escritura en Register File |

### De Register File â†’ ALU
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `READ_DATA_1` | 32 bits | Contenido de Rs â†’ Operando A de ALU |
| `READ_DATA_2` | 32 bits | Contenido de Rt â†’ MUX_B â†’ Operando B (o immediate) |

### De ALU â†’ Register File
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `RESULT` | 32 bits | Resultado de operaciÃ³n â†’ MUX Writeback â†’ WRITE_DATA |
| `HI` | 32 bits | Upper 32 bits (MULT/DIV) â†’ HI_IN |
| `LO` | 32 bits | Lower 32 bits (MULT/DIV) â†’ LO_IN |

### De ALU â†’ Branch Control
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `ZERO` | 1 bit | Flag: resultado = 0 (para BEQ) |
| `NEGATIVE` | 1 bit | Flag: resultado < 0 (para BLEZ, BLTZ, BGTZ) |

### De Branch Control â†’ Program Counter
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `PC_NEXT` | 32 bits | PrÃ³ximo valor de PC (secuencial/branch/jump) |

### De Register File â†’ Memory Control
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `READ_DATA_2` | 32 bits | Dato a escribir en memoria (para SW/PUSH) |

### De ALU â†’ Memory Control
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `RESULT` | 32 bits | DirecciÃ³n efectiva para LW/SW (base + offset) |

### De Data Path â†’ Control Unit
| SeÃ±al | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `HALT` | 1 bit | SeÃ±al de instrucciÃ³n HALT |
| `MC_NEEDED` | 1 bit | Indica si necesita acceso a memoria (LW/SW/PUSH/POP) |

### Multiplexores Internos Detallados

#### MUX ALU_B (2 entradas)
**Selector**: `ALU_SRC` [1 bit]
```
ALU_SRC = 0 â†’ ALU_B = READ_DATA_2 (Rt) - Para R-type
ALU_SRC = 1 â†’ ALU_B = SignExt(immediate) - Para I-type arithmetic
```

#### MUX Rd/Rt (2 entradas)
**Selector**: `REG_DST` [1 bit]
```
REG_DST = 0 â†’ WRITE_REG = Rt - Para I-type (ADDI, LW)
REG_DST = 1 â†’ WRITE_REG = Rd - Para R-type (ADD, SUB)

ExcepciÃ³n para PUSH/POP/JR:
  WRITE_REG = 31 (SP) - Forzado directamente, no via MUX
```

#### MUX Writeback (8 entradas)
**Selector**: `WB_SEL` [3 bits]
```
000 â†’ WRITE_DATA = ALU_RESULT       - ADD, SUB, AND, OR, etc.
001 â†’ WRITE_DATA = MEMORY_DATA      - LW, POP
010 â†’ WRITE_DATA = HI_OUT           - MFHI
011 â†’ WRITE_DATA = LO_OUT           - MFLO
100 â†’ WRITE_DATA = PC_PLUS_4        - JAL (si existe)
101 â†’ WRITE_DATA = RND_VALUE        - RND
110 â†’ WRITE_DATA = KBD_VALUE        - KBD
111 â†’ WRITE_DATA = IMMEDIATE        - (Si necesario)
```

## ConexiÃ³n con Otros Componentes

### Con Control Unit

**SeÃ±ales de entrada (Control â†’ Data Path)**:
- `LOAD_INST`: Cargar instrucciÃ³n en IR
- `REG_WRITE`: Enable escritura registros
- `MEM_TO_REG`: Seleccionar memoria en writeback
- `ALU_SRC`: Usar immediate en ALU
- `REG_DST`: Destino Rd o Rt
- `BRANCH`, `JUMP`: Tipo de instrucciÃ³n

**SeÃ±ales de salida (Data Path â†’ Control)**:
- `OPCODE`, `FUNCT`: Para decodificaciÃ³n en Control Unit
- `ZERO`, `NEGATIVE`: Flags para branches

---

### Con Memory Control

**SeÃ±ales de salida (Data Path â†’ Memory)**:
- `PC_OUT`: DirecciÃ³n de fetch
- `ADDRESS`: DirecciÃ³n para LW/SW
- `WRITE_DATA`: Dato a escribir (SW)

**SeÃ±ales de entrada (Memory â†’ Data Path)**:
- `INSTRUCTION_IN`: InstrucciÃ³n fetched
- `MEMORY_DATA`: Dato leÃ­do (LW)

---

### Con CachÃ© (cuando se implemente)

**Instruction Cache**:
```
PC_OUT â†’ I-Cache â†’ Memory Control
         I-Cache hit â†’ INSTRUCTION_IN (1 cycle)
         I-Cache miss â†’ Memory Control (RT cycles)
```

**Data Cache**:
```
ADDRESS, WRITE_DATA â†’ D-Cache â†’ Memory Control
                      D-Cache hit (1 cycle)
                      D-Cache miss (RT/WT cycles)
```

---

## Timing del Data Path

### Sin Pipeline (Estado actual)

Cada instrucciÃ³n se ejecuta completamente antes de la siguiente:

```
Ciclo 1-N:   FETCH (RT cycles)
Ciclo N+1:   DECODE (1 cycle)
Ciclo N+2:   EXECUTE (1 cycle)
Ciclo N+3:   MEMORY (RT/WT cycles, si aplica)
Ciclo N+4:   WRITEBACK (1 cycle)

Total: RT + 3 a 4 cycles (sin cachÃ©)
       4 a 5 cycles (con I-Cache, hit)
```

### Potencial con Pipeline (Opcional, no requerido)

Si se implementara pipeline de 5 etapas:
```
IF | ID | EX | MEM | WB
   | IF | ID | EX  | MEM | WB
       | IF | ID  | EX  | MEM | WB

Throughput: 1 instrucciÃ³n/ciclo (despuÃ©s de llenado)
```

**Nota**: S-MIPS no requiere pipeline. ImplementaciÃ³n actual es single-cycle multi-cycle.

---

## Hazards (Riesgos)

### Data Hazards

#### RAW (Read-After-Write)
```assembly
ADDI R1, R0, 10    # Escribe R1
ADD R2, R1, R0     # Lee R1
```

**Problema**: Si ADD lee R1 antes de que ADDI escriba, valor incorrecto.

**SoluciÃ³n**:
1. **Forwarding**: Pasar WRITE_DATA directamente a READ_DATA si hay match
2. **Stalling**: Control Unit inserta ciclos de espera
3. **Manual**: Programador inserta NOPs

**Estado actual**: âš ï¸ Verificar si hay forwarding implementado

---

### Control Hazards

#### Branch Hazard
```assembly
BEQ R1, R2, label
ADD R3, R4, R5      # Â¿Se ejecuta o no?
label: ...
```

**Problema**: No se sabe si branch serÃ¡ tomado hasta despuÃ©s de EXECUTE.

**SoluciÃ³n**:
1. **Branch delay slot**: Siempre ejecutar siguiente instrucciÃ³n
2. **Branch prediction**: Predecir tomado/no tomado
3. **Stalling**: Esperar hasta resoluciÃ³n

**Estado actual**: âš ï¸ Verificar estrategia implementada

---

## VerificaciÃ³n y Testing

### Tests por Componente

| Componente | Test | VerificaciÃ³n |
|------------|------|--------------|
| IR | Cargar instrucciÃ³n | IR debe contener instrucciÃ³n correcta |
| Decoder | Todas las 40+ instrucciones | SeÃ±ales de control correctas |
| Register File | Lectura/escritura, R0=0, Hi/Lo | Valores correctos |
| ALU | Todas las operaciones | RESULT, ZERO, NEG correctos |
| Branch Control | BEQ, BNE, BLEZ, BGTZ, J, JR | PC_NEXT correcto |
| Extenders | Sign/Zero extend | Valores extendidos correctos |
| Multiplexores | Todas las selecciones | Salida correcta segÃºn control |

### Tests de IntegraciÃ³n

1. **InstrucciÃ³n R-type completa**: ADD, verificar flujo completo
2. **InstrucciÃ³n I-type completa**: ADDI, verificar immediate
3. **Load/Store**: LW/SW, verificar acceso a memoria
4. **Branch taken/not taken**: BEQ, verificar PC
5. **MULT/DIV + MFHI/MFLO**: Verificar Hi/Lo
6. **Programa completo**: MÃºltiples instrucciones secuenciales

---

## AnÃ¡lisis de Correctitud

### âœ… Componentes Verificados Correctos

1. âœ… Instruction Register - Implementado
2. âœ… Instruction Decoder - 40+ instrucciones
3. âœ… Register File - R0=0, Hi/Lo funcional
4. âœ… ALU - Todas las operaciones
5. âœ… Branch Control - Todos los tipos
6. âœ… Program Counter - Funcionamiento bÃ¡sico
7. âœ… Multiplexores - Implementados
8. âœ… Extenders - Sign/Zero correctos

### ğŸ”´ Componentes Faltantes

1. ğŸ”´ Random Generator - InstrucciÃ³n RND no funciona

### âš ï¸ Verificaciones Pendientes

1. âš ï¸ **Forwarding**: Â¿Hay detecciÃ³n de data hazards?
2. âš ï¸ **Branch delay**: Â¿CÃ³mo se manejan branches?
3. âš ï¸ **Timing**: Â¿Todos los componentes sincronizan correctamente?

---

## EstimaciÃ³n de Trabajo Restante

### Random Generator (ÃšNICA TAREA PENDIENTE)

**Tiempo**: 2-3 horas

**Tareas**:
1. Implementar LFSR de 32 bits (1 hora)
2. Conectar a MUX Writeback (30 min)
3. Conectar seÃ±ales de control (30 min)
4. Testing (1 hora)

**DespuÃ©s de esto**: Data Path 100% completo âœ…

---

## Referencias

- [[Instruction Register]] - Almacenamiento de instrucciÃ³n
- [[Instruction Decoder]] - DecodificaciÃ³n completa
- [[Register File]] - Banco de registros
- [[ALU]] - Operaciones aritmÃ©ticas/lÃ³gicas
- [[Branch Control]] - Control de PC
- [[Random Generator]] - LFSR (faltante)
- [[MUX Writeback]] - SelecciÃ³n de writeback
- [[Control Unit]] - Orquestador externo
- [[Memory Control]] - Interfaz con RAM
- DocumentaciÃ³n: `s-mips.pdf` - EspecificaciÃ³n completa
- CÃ³digo: `s-mips.circ` lÃ­neas 8882-9970

---
**Ãšltima actualizaciÃ³n**: 2025-12-09
**Estado**: ğŸŸ¡ 90% IMPLEMENTADO
**Faltante**: Random Generator (2-3 horas)
**Prioridad**: ğŸŸ¢ BAJA (completar despuÃ©s de Control Unit y Memory Control)
