TimeQuest Timing Analyzer report for ProcesadorBase
Wed Mar 22 12:27:04 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_clock[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'counter_clock[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'counter_clock[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'counter_clock[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'counter_clock[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'counter_clock[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorBase                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; CLOCK_50         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }         ;
; counter_clock[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clock[2] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 14.98 MHz  ; 14.98 MHz       ; counter_clock[2] ;                                                               ;
; 823.72 MHz ; 380.08 MHz      ; CLOCK_50         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -65.769 ; -9384.558     ;
; CLOCK_50         ; -1.518  ; -5.004        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -2.695 ; -2.695        ;
; counter_clock[2] ; 0.445  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.631 ; -10.185       ;
; counter_clock[2] ; -0.611 ; -195.520      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -65.769 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.811     ;
; -65.760 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.796     ;
; -65.758 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.794     ;
; -65.743 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.785     ;
; -65.734 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.770     ;
; -65.732 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.768     ;
; -65.638 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.680     ;
; -65.632 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.669     ;
; -65.629 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.665     ;
; -65.627 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.663     ;
; -65.616 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.653     ;
; -65.612 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.649     ;
; -65.607 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.647     ;
; -65.606 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.643     ;
; -65.594 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.636     ;
; -65.591 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.632     ;
; -65.590 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.627     ;
; -65.586 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.623     ;
; -65.585 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.621     ;
; -65.583 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.619     ;
; -65.581 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.621     ;
; -65.565 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.606     ;
; -65.563 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.604     ;
; -65.537 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.578     ;
; -65.510 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.549     ;
; -65.501 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.538     ;
; -65.499 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.539     ;
; -65.487 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.527     ;
; -65.485 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.522     ;
; -65.484 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.523     ;
; -65.481 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.518     ;
; -65.476 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.516     ;
; -65.473 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.513     ;
; -65.461 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.501     ;
; -65.460 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.501     ;
; -65.457 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.494     ;
; -65.441 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.478     ;
; -65.437 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 66.474     ;
; -65.432 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.472     ;
; -65.432 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.473     ;
; -65.416 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.457     ;
; -65.388 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 66.429     ;
; -65.379 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.418     ;
; -65.368 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.408     ;
; -65.356 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.396     ;
; -65.355 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.394     ;
; -65.353 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.389     ;
; -65.352 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.392     ;
; -65.352 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.392     ;
; -65.352 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.392     ;
; -65.350 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.386     ;
; -65.342 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.381     ;
; -65.335 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.374     ;
; -65.329 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.368     ;
; -65.327 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.363     ;
; -65.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.366     ;
; -65.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.366     ;
; -65.326 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.366     ;
; -65.324 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.364     ;
; -65.324 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.360     ;
; -65.316 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.355     ;
; -65.312 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.350     ;
; -65.312 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.352     ;
; -65.310 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.348     ;
; -65.286 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.324     ;
; -65.284 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 66.318     ;
; -65.284 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.322     ;
; -65.267 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.306     ;
; -65.258 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.004     ; 66.292     ;
; -65.254 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 66.289     ;
; -65.248 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.286     ;
; -65.247 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.285     ;
; -65.241 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.280     ;
; -65.229 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.268     ;
; -65.228 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 66.263     ;
; -65.224 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.266     ;
; -65.224 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.263     ;
; -65.222 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.258     ;
; -65.222 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.260     ;
; -65.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.261     ;
; -65.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.261     ;
; -65.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.261     ;
; -65.221 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.259     ;
; -65.219 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.255     ;
; -65.215 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.251     ;
; -65.213 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.249     ;
; -65.211 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.250     ;
; -65.203 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~62  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.242     ;
; -65.201 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~47  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 66.236     ;
; -65.195 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 66.237     ;
; -65.192 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~76  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.231     ;
; -65.186 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.222     ;
; -65.184 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.220     ;
; -65.181 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.219     ;
; -65.180 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 66.219     ;
; -65.179 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 66.217     ;
; -65.178 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 66.214     ;
; -65.177 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.217     ;
; -65.177 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.217     ;
; -65.177 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 66.217     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.518 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.973      ;
; -1.507 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.962      ;
; -1.347 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.802      ;
; -1.235 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.690      ;
; -1.092 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.547      ;
; -1.092 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.547      ;
; -1.091 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.546      ;
; -1.081 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.536      ;
; -1.081 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.536      ;
; -1.080 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.535      ;
; -0.921 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.376      ;
; -0.921 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.376      ;
; -0.920 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.375      ;
; -0.809 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.264      ;
; -0.809 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.264      ;
; -0.808 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.417      ; 2.263      ;
; -0.542 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 2.004      ;
; -0.539 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 2.001      ;
; -0.214 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.252      ;
; -0.211 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.249      ;
; -0.145 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.183      ;
; -0.024 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.062      ;
; -0.022 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; 0.098  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.940      ;
; 0.128  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.910      ;
; 0.132  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.906      ;
; 0.182  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 1.280      ;
; 0.222  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 1.240      ;
; 0.307  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 2.947  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 2.863      ; 0.731      ;
; 3.447  ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 2.863      ; 0.731      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.695 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.445  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.530  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 1.240      ;
; 0.570  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 1.280      ;
; 0.620  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.624  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.654  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.940      ;
; 0.774  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.776  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.897  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.183      ;
; 0.963  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 0.966  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 1.291  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 2.001      ;
; 1.294  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 2.004      ;
; 1.560  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.263      ;
; 1.561  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.264      ;
; 1.561  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.264      ;
; 1.672  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.375      ;
; 1.673  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.376      ;
; 1.673  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.376      ;
; 1.832  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.535      ;
; 1.833  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.536      ;
; 1.833  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.536      ;
; 1.843  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.546      ;
; 1.844  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.547      ;
; 1.844  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.547      ;
; 1.987  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.690      ;
; 2.099  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.802      ;
; 2.259  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.962      ;
; 2.270  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.417      ; 2.973      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.634 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.975 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.267      ;
; 1.015 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.407 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.413 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.448 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.487 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.493 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.779      ;
; 1.510 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.909      ;
; 1.647 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.935      ;
; 1.670 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.727 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.743 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.036      ;
; 1.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.054      ;
; 1.769 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.055      ;
; 1.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.807 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.093      ;
; 1.808 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.094      ;
; 1.823 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.116      ;
; 1.848 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.134      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.902 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.188      ;
; 1.903 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.189      ;
; 1.910 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.928 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.214      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.981 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.267      ;
; 1.982 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.268      ;
; 1.983 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.269      ;
; 1.990 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.276      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.061 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.062 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.063 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.349      ;
; 2.070 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.356      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
; 2.103 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 2.389      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 10.020 ; 10.020 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.249  ; 7.249  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.892  ; 7.892  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.478  ; 7.478  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 8.194  ; 8.194  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.220  ; 7.220  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.271  ; 7.271  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.359  ; 7.359  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 9.744  ; 9.744  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.403  ; 8.403  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.980  ; 7.980  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.842  ; 7.842  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.009  ; 8.009  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.825  ; 7.825  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 7.657  ; 7.657  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 8.555  ; 8.555  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 10.020 ; 10.020 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 4.585  ; 4.585  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 4.585  ; 4.585  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -5.089 ; -5.089 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -6.341 ; -6.341 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -6.712 ; -6.712 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -5.939 ; -5.939 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -5.811 ; -5.811 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -5.439 ; -5.439 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -5.184 ; -5.184 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -5.804 ; -5.804 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -5.965 ; -5.965 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -5.515 ; -5.515 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -5.089 ; -5.089 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -5.157 ; -5.157 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -5.129 ; -5.129 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -5.133 ; -5.133 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -5.339 ; -5.339 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -6.145 ; -6.145 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -5.584 ; -5.584 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; -0.595 ; -0.595 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; -0.595 ; -0.595 ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.626  ; 8.626  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 73.563 ; 73.563 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 73.589 ; 73.589 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 73.811 ; 73.811 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 73.925 ; 73.925 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 73.954 ; 73.954 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 74.971 ; 74.971 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 74.971 ; 74.971 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 73.537 ; 73.537 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 73.717 ; 73.717 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 74.738 ; 74.738 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 74.596 ; 74.596 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 74.728 ; 74.728 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 74.910 ; 74.910 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 74.093 ; 74.093 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 73.958 ; 73.958 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 73.728 ; 73.728 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 73.772 ; 73.772 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 73.773 ; 73.773 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 73.968 ; 73.968 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 74.078 ; 74.078 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 74.093 ; 74.093 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 75.335 ; 75.335 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 74.792 ; 74.792 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 75.335 ; 75.335 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 75.005 ; 75.005 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 74.753 ; 74.753 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 74.392 ; 74.392 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 74.791 ; 74.791 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 75.168 ; 75.168 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 73.579 ; 73.579 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 73.383 ; 73.383 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 72.528 ; 72.528 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 72.512 ; 72.512 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 72.154 ; 72.154 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 73.465 ; 73.465 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 71.576 ; 71.576 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 72.220 ; 72.220 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 73.201 ; 73.201 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 72.268 ; 72.268 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 73.054 ; 73.054 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 72.622 ; 72.622 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 73.434 ; 73.434 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 72.623 ; 72.623 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 73.107 ; 73.107 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 73.579 ; 73.579 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 18.458 ; 18.458 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 17.323 ; 17.323 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 13.246 ; 13.246 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 12.849 ; 12.849 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 12.831 ; 12.831 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 13.419 ; 13.419 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 13.474 ; 13.474 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 12.608 ; 12.608 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 13.138 ; 13.138 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 18.458 ; 18.458 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 15.185 ; 15.185 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 17.261 ; 17.261 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 18.202 ; 18.202 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 15.691 ; 15.691 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 18.239 ; 18.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 17.290 ; 17.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 17.440 ; 17.440 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 72.285 ; 72.285 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 72.245 ; 72.245 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.626  ; 8.626  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 9.924  ; 9.924  ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 9.924  ; 9.924  ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 9.953  ; 9.953  ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 10.178 ; 10.178 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 10.288 ; 10.288 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 10.316 ; 10.316 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 10.315 ; 10.315 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 10.317 ; 10.317 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 10.209 ; 10.209 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 11.654 ; 11.654 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 10.209 ; 10.209 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 10.407 ; 10.407 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 11.427 ; 11.427 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 11.271 ; 11.271 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 11.405 ; 11.405 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 11.588 ; 11.588 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 10.215 ; 10.215 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 10.447 ; 10.447 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 10.215 ; 10.215 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 10.259 ; 10.259 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 10.260 ; 10.260 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 10.458 ; 10.458 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 10.565 ; 10.565 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 10.580 ; 10.580 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 9.115  ; 9.115  ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 9.508  ; 9.508  ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 10.057 ; 10.057 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 9.724  ; 9.724  ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 9.480  ; 9.480  ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 9.115  ; 9.115  ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 9.537  ; 9.537  ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 9.893  ; 9.893  ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 8.092  ; 8.092  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 10.160 ; 10.160 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 10.157 ; 10.157 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 9.613  ; 9.613  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 11.228 ; 11.228 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 11.414 ; 11.414 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 9.745  ; 9.745  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 9.950  ; 9.950  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 9.961  ; 9.961  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 9.398  ; 9.398  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 9.892  ; 9.892  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 9.997  ; 9.997  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 10.738 ; 10.738 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 8.092  ; 8.092  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 8.784  ; 8.784  ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 8.687  ; 8.687  ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 8.622  ; 8.622  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 10.210 ; 10.210 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 9.528  ; 9.528  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 9.541  ; 9.541  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 9.113  ; 9.113  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 9.647  ; 9.647  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 9.662  ; 9.662  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 8.622  ; 8.622  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 9.179  ; 9.179  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 9.774  ; 9.774  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 9.587  ; 9.587  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 10.451 ; 10.451 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 10.008 ; 10.008 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 8.661  ; 8.661  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 10.355 ; 10.355 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 10.569 ; 10.569 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 9.187  ; 9.187  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 9.777  ; 9.777  ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 9.742  ; 9.742  ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 72.191 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 72.191 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 72.201 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 72.783 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 72.793 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.346 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.108 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 73.365 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 73.375 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 73.020 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 73.020 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 72.995 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 73.010 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 73.023 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 73.005 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 72.736 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 72.412 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+---------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                     ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 9.688  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.688  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.698  ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 10.280 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 10.290 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 10.843 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 10.605 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 10.862 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 10.872 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.519 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 10.519 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 10.494 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 10.509 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 10.522 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 10.504 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 10.235 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.911  ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 72.191    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 72.191    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 72.201    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 72.783    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 72.793    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 73.346    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 73.108    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 73.365    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 73.375    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 73.020    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 73.020    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 72.995    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 73.010    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 73.023    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 73.005    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 72.736    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 72.412    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 9.688     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 9.688     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 9.698     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 10.280    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 10.290    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 10.843    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 10.605    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 10.862    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 10.872    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 10.519    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 10.519    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 10.494    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 10.509    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 10.522    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 10.504    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 10.235    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 9.911     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+--------------------------------------------+
; Fast Model Setup Summary                   ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; counter_clock[2] ; -24.137 ; -3426.471     ;
; CLOCK_50         ; 0.145   ; 0.000         ;
+------------------+---------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.725 ; -1.725        ;
; counter_clock[2] ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; CLOCK_50         ; -1.380 ; -8.380        ;
; counter_clock[2] ; -0.500 ; -160.000      ;
+------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_clock[2]'                                                                                                                                                                        ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                                    ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; -24.137 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.168     ;
; -24.134 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.165     ;
; -24.131 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.162     ;
; -24.130 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.164     ;
; -24.129 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.160     ;
; -24.113 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.148     ;
; -24.088 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.123     ;
; -24.075 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.105     ;
; -24.072 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.102     ;
; -24.069 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.099     ;
; -24.068 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.101     ;
; -24.067 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.097     ;
; -24.064 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.095     ;
; -24.061 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.092     ;
; -24.058 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.089     ;
; -24.057 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.091     ;
; -24.056 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.087     ;
; -24.055 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.085     ;
; -24.052 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.082     ;
; -24.051 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.085     ;
; -24.049 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.081     ;
; -24.049 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.079     ;
; -24.048 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.081     ;
; -24.047 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 25.077     ;
; -24.044 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 25.080     ;
; -24.040 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.075     ;
; -24.034 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.068     ;
; -24.031 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.065     ;
; -24.029 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.063     ;
; -24.026 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.060     ;
; -24.015 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.050     ;
; -24.006 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~48  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 25.040     ;
; -24.003 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.035     ;
; -24.002 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.034     ;
; -23.987 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 25.018     ;
; -23.982 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 25.017     ;
; -23.976 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 25.008     ;
; -23.972 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.005     ;
; -23.971 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.004     ;
; -23.971 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.004      ; 25.007     ;
; -23.967 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.998     ;
; -23.967 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 25.000     ;
; -23.962 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~46  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.003      ; 24.997     ;
; -23.961 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.995     ;
; -23.956 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.990     ;
; -23.952 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~99  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.985     ;
; -23.949 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.980     ;
; -23.948 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.982     ;
; -23.947 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.980     ;
; -23.946 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.977     ;
; -23.941 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.972     ;
; -23.940 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.971     ;
; -23.930 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.962     ;
; -23.929 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.961     ;
; -23.921 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.952     ;
; -23.920 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~96  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.951     ;
; -23.915 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.949     ;
; -23.914 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.948     ;
; -23.909 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.941     ;
; -23.907 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~28  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.941     ;
; -23.907 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~93  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.003     ; 24.936     ;
; -23.905 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~63  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.938     ;
; -23.898 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~95  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.930     ;
; -23.898 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.930     ;
; -23.898 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.931     ;
; -23.897 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.929     ;
; -23.891 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.921     ;
; -23.890 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~77  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.923     ;
; -23.889 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.000      ; 24.921     ;
; -23.888 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~29  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.918     ;
; -23.888 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.918     ;
; -23.887 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.917     ;
; -23.886 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.919     ;
; -23.885 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.915     ;
; -23.884 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.917     ;
; -23.884 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.914     ;
; -23.883 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.913     ;
; -23.882 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.912     ;
; -23.879 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.909     ;
; -23.876 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.906     ;
; -23.876 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.907     ;
; -23.875 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.908     ;
; -23.875 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.909     ;
; -23.874 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.904     ;
; -23.874 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~32  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.905     ;
; -23.873 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.904     ;
; -23.871 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~64  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.902     ;
; -23.868 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~35  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.899     ;
; -23.867 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.901     ;
; -23.867 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[9]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.901     ;
; -23.867 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~51  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.897     ;
; -23.866 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[0]  ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~67  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.001     ; 24.897     ;
; -23.866 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.899     ;
; -23.864 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~83  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; -0.002     ; 24.894     ;
; -23.862 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~82  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.895     ;
; -23.861 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~66  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.894     ;
; -23.858 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[10] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~80  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.892     ;
; -23.853 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~34  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.002      ; 24.887     ;
; -23.853 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~44  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.886     ;
; -23.852 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15] ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~60  ; counter_clock[2] ; counter_clock[2] ; 1.000        ; 0.001      ; 24.885     ;
+---------+-------------------------------------------------------+------------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; 0.145 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 1.170      ;
; 0.149 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.165      ;
; 0.200 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.114      ;
; 0.260 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 1.055      ;
; 0.284 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 1.031      ;
; 0.288 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.026      ;
; 0.305 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 1.010      ;
; 0.305 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 1.010      ;
; 0.309 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.005      ;
; 0.309 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 1.005      ;
; 0.339 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 0.975      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 0.954      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.282      ; 0.954      ;
; 0.399 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.916      ;
; 0.420 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.895      ;
; 0.420 ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.283      ; 0.895      ;
; 0.502 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 0.819      ;
; 0.502 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 0.819      ;
; 0.506 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.526      ;
; 0.523 ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.509      ;
; 0.526 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.506      ;
; 0.584 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.448      ;
; 0.587 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.445      ;
; 0.619 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.413      ;
; 0.637 ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.395      ;
; 0.640 ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.392      ;
; 0.665 ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 0.797 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 0.524      ;
; 0.800 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 0.521      ;
; 2.105 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.500        ; 1.799      ; 0.367      ;
; 2.605 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 1.000        ; 1.799      ; 0.367      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -1.725 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.225 ; counter_clock[2]                                                      ; counter_clock[2]                                                      ; counter_clock[2] ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; 0.080  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 0.521      ;
; 0.083  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 0.524      ;
; 0.215  ; counter_clock[0]                                                      ; counter_clock[0]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_clock[1]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; counter_clock[0]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; counter_clock[0]                                                      ; counter_clock[1]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.261  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.293  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.296  ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.354  ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; counter_clock[1]                                                      ; counter_clock[2]                                                      ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.374  ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; CLOCK_50         ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.378  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 0.819      ;
; 0.378  ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat                ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 0.819      ;
; 0.460  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.895      ;
; 0.460  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.895      ;
; 0.481  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 0.916      ;
; 0.520  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 0.954      ;
; 0.520  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 0.954      ;
; 0.541  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 0.975      ;
; 0.571  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.005      ;
; 0.571  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.005      ;
; 0.575  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 1.010      ;
; 0.575  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 1.010      ;
; 0.592  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.026      ;
; 0.596  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 1.031      ;
; 0.620  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[13]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 1.055      ;
; 0.680  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[14]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.114      ;
; 0.731  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[15]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.282      ; 1.165      ;
; 0.735  ; ProcesadorBase:proc0|unidad_control:cu0|ir_actual[12]                 ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ; counter_clock[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 1.170      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_clock[2]'                                                                                                                                                                    ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; ProcesadorBase:proc0|unidad_control:cu0|multi:ge|estat ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.397      ;
; 0.359 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.497 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.532 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.688      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.706      ;
; 0.567 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.602 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.637 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.651 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.659 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.815      ;
; 0.672 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.686 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.838      ;
; 0.694 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.850      ;
; 0.710 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.721 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.873      ;
; 0.729 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.885      ;
; 0.745 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.764 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[8]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.780 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.799 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[7]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[15]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.951      ;
; 0.801 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[1]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[9]      ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[2]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[10]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[4]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[12]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.815 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[3]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[11]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[6]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[14]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[5]      ; ProcesadorBase:proc0|unidad_control:cu0|new_pc[13]     ; counter_clock[2] ; counter_clock[2] ; 0.000        ; 0.000      ; 0.968      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|SRAM_WE_N     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.NOTHING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WAITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:memory0|SRAMController:sram_controller|estat.WRITING ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[0]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[1]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_clock[2]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|SRAM_WE_N|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.NOTHING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WAITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; memory0|sram_controller|estat.WRITING|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_clock[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_clock[2] ; Rise       ; ProcesadorBase:proc0|datapath:d0|regfile:reg0|registro~21  ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------+------------------+-------+-------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+-------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.291 ; 4.291 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 3.253 ; 3.253 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 3.528 ; 3.528 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 3.278 ; 3.278 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 3.638 ; 3.638 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 3.254 ; 3.254 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 3.228 ; 3.228 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 3.274 ; 3.274 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 4.158 ; 4.158 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 3.684 ; 3.684 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 3.504 ; 3.504 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 3.457 ; 3.457 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 3.564 ; 3.564 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 3.469 ; 3.469 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 3.458 ; 3.458 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 3.760 ; 3.760 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.291 ; 4.291 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 1.502 ; 1.502 ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 1.502 ; 1.502 ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.370 ; -2.370 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.855 ; -2.855 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -3.038 ; -3.038 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.674 ; -2.674 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.670 ; -2.670 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.519 ; -2.519 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.370 ; -2.370 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.617 ; -2.617 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.629 ; -2.629 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.535 ; -2.535 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.372 ; -2.372 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.399 ; -2.399 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.377 ; -2.377 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.392 ; -2.392 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.475 ; -2.475 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.800 ; -2.800 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.556 ; -2.556 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.160  ; 0.160  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.160  ; 0.160  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.492  ; 4.492  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 28.748 ; 28.748 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 28.570 ; 28.570 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 28.597 ; 28.597 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 28.671 ; 28.671 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 28.721 ; 28.721 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 28.748 ; 28.748 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 28.748 ; 28.748 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 28.748 ; 28.748 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 29.179 ; 29.179 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 29.179 ; 29.179 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 28.663 ; 28.663 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 28.713 ; 28.713 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 29.077 ; 29.077 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 29.011 ; 29.011 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 29.126 ; 29.126 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 29.137 ; 29.137 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 28.887 ; 28.887 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 28.820 ; 28.820 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 28.734 ; 28.734 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 28.776 ; 28.776 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 28.776 ; 28.776 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 28.828 ; 28.828 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 28.870 ; 28.870 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 28.887 ; 28.887 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 29.386 ; 29.386 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 29.127 ; 29.127 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 29.386 ; 29.386 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 29.271 ; 29.271 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 29.087 ; 29.087 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 28.959 ; 28.959 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 29.128 ; 29.128 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 29.269 ; 29.269 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 28.838 ; 28.838 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 28.568 ; 28.568 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 28.287 ; 28.287 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 28.298 ; 28.298 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 28.159 ; 28.159 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 28.689 ; 28.689 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 27.931 ; 27.931 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 28.164 ; 28.164 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 28.655 ; 28.655 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 28.236 ; 28.236 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 28.529 ; 28.529 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 28.401 ; 28.401 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 28.838 ; 28.838 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 28.395 ; 28.395 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 28.588 ; 28.588 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 28.738 ; 28.738 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 7.986  ; 7.986  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 7.589  ; 7.589  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 6.073  ; 6.073  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 5.906  ; 5.906  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 5.887  ; 5.887  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 6.165  ; 6.165  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 6.234  ; 6.234  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 5.774  ; 5.774  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 6.001  ; 6.001  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 7.986  ; 7.986  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 6.795  ; 6.795  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 7.624  ; 7.624  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 7.887  ; 7.887  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 7.015  ; 7.015  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 7.914  ; 7.914  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 7.567  ; 7.567  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 7.597  ; 7.597  ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 28.240 ; 28.240 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 28.186 ; 28.186 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.492 ; 4.492 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.755 ; 4.755 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.755 ; 4.755 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 4.783 ; 4.783 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 4.906 ; 4.906 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 4.933 ; 4.933 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.916 ; 4.916 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 5.445 ; 5.445 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.916 ; 4.916 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.987 ; 4.987 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 5.347 ; 5.347 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 5.269 ; 5.269 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 5.386 ; 5.386 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 5.397 ; 5.397 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.815 ; 4.815 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.898 ; 4.898 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.815 ; 4.815 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.912 ; 4.912 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.953 ; 4.953 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 4.967 ; 4.967 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.410 ; 4.410 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.579 ; 4.579 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 4.837 ; 4.837 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 4.719 ; 4.719 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.537 ; 4.537 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.410 ; 4.410 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.577 ; 4.577 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.138 ; 4.138 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.910 ; 4.910 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.892 ; 4.892 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 4.709 ; 4.709 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 5.347 ; 5.347 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 5.438 ; 5.438 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.780 ; 4.780 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.847 ; 4.847 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.621 ; 4.621 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.846 ; 4.846 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 5.260 ; 5.260 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.138 ; 4.138 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.400 ; 4.400 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.360 ; 4.360 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.351 ; 4.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.687 ; 4.687 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.731 ; 4.731 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.555 ; 4.555 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.738 ; 4.738 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.837 ; 4.837 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.351 ; 4.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.576 ; 4.576 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.793 ; 4.793 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.760 ; 4.760 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 5.074 ; 5.074 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.398 ; 4.398 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.995 ; 4.995 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 5.103 ; 5.103 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.568 ; 4.568 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.801 ; 4.801 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.777 ; 4.777 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Output Enable Times                                                             ;
+--------------+------------------+--------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.157 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.157 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.167 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.370 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.380 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.576 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.503 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.590 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.600 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.455 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.455 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.433 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 28.445 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 28.460 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.443 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.348 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.214 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------+------------------+-------+------+------------+------------------+
; Data Port    ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-------+------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.751 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.751 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.761 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.964 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.974 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 5.170 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 5.097 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 5.184 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 5.194 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 5.048 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 5.048 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 5.026 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 5.038 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 5.053 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 5.036 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 4.941 ;      ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.807 ;      ; Rise       ; counter_clock[2] ;
+--------------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Output Disable Times                                                                    ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 28.157    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 28.157    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 28.167    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 28.370    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 28.380    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 28.576    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 28.503    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 28.590    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 28.600    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 28.455    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 28.455    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 28.433    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 28.445    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 28.460    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 28.443    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 28.348    ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 28.214    ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                            ;
+--------------+------------------+-----------+-----------+------------+------------------+
; Data Port    ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+--------------+------------------+-----------+-----------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 4.751     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 4.751     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 4.761     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 4.964     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 4.974     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 5.170     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 5.097     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 5.184     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 5.194     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 5.048     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 5.048     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 5.026     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 5.038     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 5.053     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 5.036     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 4.941     ;           ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 4.807     ;           ; Rise       ; counter_clock[2] ;
+--------------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack  ; -65.769   ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50         ; -1.518    ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  counter_clock[2] ; -65.769   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS   ; -9389.562 ; -2.695 ; 0.0      ; 0.0     ; -205.705            ;
;  CLOCK_50         ; -5.004    ; -2.695 ; N/A      ; N/A     ; -10.185             ;
;  counter_clock[2] ; -9384.558 ; 0.000  ; N/A      ; N/A     ; -195.520            ;
+-------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; 10.020 ; 10.020 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; 7.249  ; 7.249  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; 7.892  ; 7.892  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; 7.478  ; 7.478  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; 8.194  ; 8.194  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; 7.220  ; 7.220  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; 7.271  ; 7.271  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; 7.359  ; 7.359  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; 9.744  ; 9.744  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; 8.403  ; 8.403  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; 7.980  ; 7.980  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; 7.842  ; 7.842  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; 8.009  ; 8.009  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; 7.825  ; 7.825  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; 7.657  ; 7.657  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; 8.555  ; 8.555  ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; 10.020 ; 10.020 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 4.585  ; 4.585  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 4.585  ; 4.585  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+--------------+------------------+--------+--------+------------+------------------+
; Data Port    ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+--------------+------------------+--------+--------+------------+------------------+
; SRAM_DQ[*]   ; counter_clock[2] ; -2.370 ; -2.370 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]  ; counter_clock[2] ; -2.855 ; -2.855 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]  ; counter_clock[2] ; -3.038 ; -3.038 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]  ; counter_clock[2] ; -2.674 ; -2.674 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]  ; counter_clock[2] ; -2.670 ; -2.670 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]  ; counter_clock[2] ; -2.519 ; -2.519 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]  ; counter_clock[2] ; -2.370 ; -2.370 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]  ; counter_clock[2] ; -2.617 ; -2.617 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]  ; counter_clock[2] ; -2.629 ; -2.629 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]  ; counter_clock[2] ; -2.535 ; -2.535 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]  ; counter_clock[2] ; -2.372 ; -2.372 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10] ; counter_clock[2] ; -2.399 ; -2.399 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11] ; counter_clock[2] ; -2.377 ; -2.377 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12] ; counter_clock[2] ; -2.392 ; -2.392 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13] ; counter_clock[2] ; -2.475 ; -2.475 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14] ; counter_clock[2] ; -2.800 ; -2.800 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15] ; counter_clock[2] ; -2.556 ; -2.556 ; Rise       ; counter_clock[2] ;
; SW[*]        ; counter_clock[2] ; 0.160  ; 0.160  ; Rise       ; counter_clock[2] ;
;  SW[9]       ; counter_clock[2] ; 0.160  ; 0.160  ; Rise       ; counter_clock[2] ;
+--------------+------------------+--------+--------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+----------------+------------------+--------+--------+------------+------------------+
; Data Port      ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+----------------+------------------+--------+--------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 8.626  ; 8.626  ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 73.563 ; 73.563 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 73.589 ; 73.589 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 73.811 ; 73.811 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 73.925 ; 73.925 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 73.954 ; 73.954 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 73.956 ; 73.956 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 74.971 ; 74.971 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 74.971 ; 74.971 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 73.537 ; 73.537 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 73.717 ; 73.717 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 74.738 ; 74.738 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 74.596 ; 74.596 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 74.728 ; 74.728 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 74.910 ; 74.910 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 74.093 ; 74.093 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 73.958 ; 73.958 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 73.728 ; 73.728 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 73.772 ; 73.772 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 73.773 ; 73.773 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 73.968 ; 73.968 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 74.078 ; 74.078 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 74.093 ; 74.093 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 75.335 ; 75.335 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 74.792 ; 74.792 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 75.335 ; 75.335 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 75.005 ; 75.005 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 74.753 ; 74.753 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 74.392 ; 74.392 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 74.791 ; 74.791 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 75.168 ; 75.168 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 73.579 ; 73.579 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 73.383 ; 73.383 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 72.528 ; 72.528 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 72.512 ; 72.512 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 72.154 ; 72.154 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 73.465 ; 73.465 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 71.576 ; 71.576 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 72.220 ; 72.220 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 73.201 ; 73.201 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 72.268 ; 72.268 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 73.054 ; 73.054 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 72.622 ; 72.622 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 73.434 ; 73.434 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 72.623 ; 72.623 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 73.107 ; 73.107 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 73.579 ; 73.579 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 18.458 ; 18.458 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 17.323 ; 17.323 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 13.246 ; 13.246 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 12.849 ; 12.849 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 12.831 ; 12.831 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 13.419 ; 13.419 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 13.474 ; 13.474 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 12.608 ; 12.608 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 13.138 ; 13.138 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 18.458 ; 18.458 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 15.185 ; 15.185 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 17.261 ; 17.261 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 18.202 ; 18.202 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 15.691 ; 15.691 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 18.239 ; 18.239 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 17.290 ; 17.290 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 17.440 ; 17.440 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 72.285 ; 72.285 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 72.245 ; 72.245 ; Rise       ; counter_clock[2] ;
+----------------+------------------+--------+--------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------+------------------+-------+-------+------------+------------------+
; Data Port      ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+----------------+------------------+-------+-------+------------+------------------+
; SRAM_WE_N      ; CLOCK_50         ; 4.492 ; 4.492 ; Rise       ; CLOCK_50         ;
; HEX0[*]        ; counter_clock[2] ; 4.755 ; 4.755 ; Rise       ; counter_clock[2] ;
;  HEX0[0]       ; counter_clock[2] ; 4.755 ; 4.755 ; Rise       ; counter_clock[2] ;
;  HEX0[1]       ; counter_clock[2] ; 4.783 ; 4.783 ; Rise       ; counter_clock[2] ;
;  HEX0[2]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX0[3]       ; counter_clock[2] ; 4.906 ; 4.906 ; Rise       ; counter_clock[2] ;
;  HEX0[4]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
;  HEX0[5]       ; counter_clock[2] ; 4.933 ; 4.933 ; Rise       ; counter_clock[2] ;
;  HEX0[6]       ; counter_clock[2] ; 4.935 ; 4.935 ; Rise       ; counter_clock[2] ;
; HEX1[*]        ; counter_clock[2] ; 4.916 ; 4.916 ; Rise       ; counter_clock[2] ;
;  HEX1[0]       ; counter_clock[2] ; 5.445 ; 5.445 ; Rise       ; counter_clock[2] ;
;  HEX1[1]       ; counter_clock[2] ; 4.916 ; 4.916 ; Rise       ; counter_clock[2] ;
;  HEX1[2]       ; counter_clock[2] ; 4.987 ; 4.987 ; Rise       ; counter_clock[2] ;
;  HEX1[3]       ; counter_clock[2] ; 5.347 ; 5.347 ; Rise       ; counter_clock[2] ;
;  HEX1[4]       ; counter_clock[2] ; 5.269 ; 5.269 ; Rise       ; counter_clock[2] ;
;  HEX1[5]       ; counter_clock[2] ; 5.386 ; 5.386 ; Rise       ; counter_clock[2] ;
;  HEX1[6]       ; counter_clock[2] ; 5.397 ; 5.397 ; Rise       ; counter_clock[2] ;
; HEX2[*]        ; counter_clock[2] ; 4.815 ; 4.815 ; Rise       ; counter_clock[2] ;
;  HEX2[0]       ; counter_clock[2] ; 4.898 ; 4.898 ; Rise       ; counter_clock[2] ;
;  HEX2[1]       ; counter_clock[2] ; 4.815 ; 4.815 ; Rise       ; counter_clock[2] ;
;  HEX2[2]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX2[3]       ; counter_clock[2] ; 4.859 ; 4.859 ; Rise       ; counter_clock[2] ;
;  HEX2[4]       ; counter_clock[2] ; 4.912 ; 4.912 ; Rise       ; counter_clock[2] ;
;  HEX2[5]       ; counter_clock[2] ; 4.953 ; 4.953 ; Rise       ; counter_clock[2] ;
;  HEX2[6]       ; counter_clock[2] ; 4.967 ; 4.967 ; Rise       ; counter_clock[2] ;
; HEX3[*]        ; counter_clock[2] ; 4.410 ; 4.410 ; Rise       ; counter_clock[2] ;
;  HEX3[0]       ; counter_clock[2] ; 4.579 ; 4.579 ; Rise       ; counter_clock[2] ;
;  HEX3[1]       ; counter_clock[2] ; 4.837 ; 4.837 ; Rise       ; counter_clock[2] ;
;  HEX3[2]       ; counter_clock[2] ; 4.719 ; 4.719 ; Rise       ; counter_clock[2] ;
;  HEX3[3]       ; counter_clock[2] ; 4.537 ; 4.537 ; Rise       ; counter_clock[2] ;
;  HEX3[4]       ; counter_clock[2] ; 4.410 ; 4.410 ; Rise       ; counter_clock[2] ;
;  HEX3[5]       ; counter_clock[2] ; 4.577 ; 4.577 ; Rise       ; counter_clock[2] ;
;  HEX3[6]       ; counter_clock[2] ; 4.722 ; 4.722 ; Rise       ; counter_clock[2] ;
; SRAM_ADDR[*]   ; counter_clock[2] ; 4.138 ; 4.138 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[0]  ; counter_clock[2] ; 4.910 ; 4.910 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[1]  ; counter_clock[2] ; 4.892 ; 4.892 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[2]  ; counter_clock[2] ; 4.709 ; 4.709 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[3]  ; counter_clock[2] ; 5.347 ; 5.347 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[4]  ; counter_clock[2] ; 5.438 ; 5.438 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[5]  ; counter_clock[2] ; 4.780 ; 4.780 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[6]  ; counter_clock[2] ; 4.847 ; 4.847 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[7]  ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[8]  ; counter_clock[2] ; 4.621 ; 4.621 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[9]  ; counter_clock[2] ; 4.816 ; 4.816 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[10] ; counter_clock[2] ; 4.846 ; 4.846 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[11] ; counter_clock[2] ; 5.260 ; 5.260 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[12] ; counter_clock[2] ; 4.138 ; 4.138 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[13] ; counter_clock[2] ; 4.400 ; 4.400 ; Rise       ; counter_clock[2] ;
;  SRAM_ADDR[14] ; counter_clock[2] ; 4.360 ; 4.360 ; Rise       ; counter_clock[2] ;
; SRAM_DQ[*]     ; counter_clock[2] ; 4.351 ; 4.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[0]    ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[1]    ; counter_clock[2] ; 4.687 ; 4.687 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[2]    ; counter_clock[2] ; 4.731 ; 4.731 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[3]    ; counter_clock[2] ; 4.555 ; 4.555 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[4]    ; counter_clock[2] ; 4.738 ; 4.738 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[5]    ; counter_clock[2] ; 4.837 ; 4.837 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[6]    ; counter_clock[2] ; 4.351 ; 4.351 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[7]    ; counter_clock[2] ; 4.576 ; 4.576 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[8]    ; counter_clock[2] ; 4.793 ; 4.793 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[9]    ; counter_clock[2] ; 4.760 ; 4.760 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[10]   ; counter_clock[2] ; 5.074 ; 5.074 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[11]   ; counter_clock[2] ; 4.905 ; 4.905 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[12]   ; counter_clock[2] ; 4.398 ; 4.398 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[13]   ; counter_clock[2] ; 4.995 ; 4.995 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[14]   ; counter_clock[2] ; 5.103 ; 5.103 ; Rise       ; counter_clock[2] ;
;  SRAM_DQ[15]   ; counter_clock[2] ; 4.568 ; 4.568 ; Rise       ; counter_clock[2] ;
; SRAM_LB_N      ; counter_clock[2] ; 4.801 ; 4.801 ; Rise       ; counter_clock[2] ;
; SRAM_UB_N      ; counter_clock[2] ; 4.777 ; 4.777 ; Rise       ; counter_clock[2] ;
+----------------+------------------+-------+-------+------------+------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11           ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; CLOCK_50         ; CLOCK_50         ; 11           ; 0        ; 0        ; 0        ;
; counter_clock[2] ; CLOCK_50         ; 21           ; 1        ; 0        ; 0        ;
; counter_clock[2] ; counter_clock[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 383   ; 383  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 8966  ; 8966 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 22 12:27:04 2023
Info: Command: quartus_sta proc -c ProcesadorBase
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorBase.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_clock[2] counter_clock[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -65.769
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -65.769     -9384.558 counter_clock[2] 
    Info (332119):    -1.518        -5.004 CLOCK_50 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -2.695 CLOCK_50 
    Info (332119):     0.445         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -10.185 CLOCK_50 
    Info (332119):    -0.611      -195.520 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.137     -3426.471 counter_clock[2] 
    Info (332119):     0.145         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.725        -1.725 CLOCK_50 
    Info (332119):     0.215         0.000 counter_clock[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -8.380 CLOCK_50 
    Info (332119):    -0.500      -160.000 counter_clock[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Wed Mar 22 12:27:04 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


