[面試] 聯發科(MTK)數位IC設計研替面試問題分享 - 看板 Tech_Job - 批踢踢實業坊作者royt (lulu)看板Tech_Job標題[面試] 聯發科(MTK)數位IC設計研替面試問題分享時間Sat Oct  8 17:48:56 2016(代PO)各位板友好 稍微分享一些面試時被問到的問題希望有助於往後求職者事前的準備 謝謝1.  解釋論文2.  某相關專業科目只有X等第 成績似乎不太好?3.  Setup time &amp; hold time, 誰受clock frequency影響較深?為何如此?4.  Write-back &amp; Write-through cache, 各舉一個優點5.  Branch predictor的實做方式6.  增加clock frequency的電路設計方式7.  如何降低數位電路的功耗?8.  合成時 cross boundary optimization的優點與缺點9.  合成後的power estimation 和實際做出來的chip有何差異?10. 如何從合成後的電路數據來評估你的電路設計?11. DFT對於flip-flop的clock以及reset有何限制?12. 簡述SoC的design flow13. 如何處理asynchronous clock domains之間的訊號傳輸?14. 如何驗證你自己實做的電路是正確的?15. 是否有解過DRC &amp; LVS?16. 各種team內部可能會出現的狀況的應對方式17. 個人生活習慣問題--※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.25.121※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1475920140.A.317.html推 jay123peter: 推推 odahawk: 這些我都大概知道怎麼回答，不過聯發科不會收我推 mmonkeyboyy: 3 setup 4 WB low latency high TP 5 mmu tlb→ mmonkeyboyy: 4 WT low read latency→ mmonkeyboyy: 6 current vdd etc 7 clock gate 8 timing messed up→ mmonkeyboyy: 9 no temp.→ mmonkeyboyy: 10 cycle memory access 11 racing→ mmonkeyboyy: 12 you know, 13 ack 14 test 15bluff 16go to hell→ mmonkeyboyy: 17 lazy推 kyuudonut: go to hell是怎樣XDD推 ps0411: m大這樣回答應該不會上推 nicefumin: 這每一題都可以講一陣子，對研替來說有些不好回答呢推 mmonkeyboyy: 反正我當過兵了  不用研替XD→ mmonkeyboyy: 至於答題正確度來說  嗯  看怎樣看問題的→ mmonkeyboyy: 有某家很無聊公司的人就上面某題弄過很久→ mmonkeyboyy: 不招就不招  不用這樣弄人  這些題目都快有制度回答→ mmonkeyboyy: 印度人都有本數位電路答題聖經了推 mmonkeyboyy: 好多問題解到後面都變成公說公有理 婆說你不講理→ mmonkeyboyy: 另一種就是經驗  但這也都是從前輩那學來的推 mmonkeyboyy: 但P大我到是想知道怎樣答的人才是會上XD→ kclvpc: 數位電路答題聖經是哪本?推 loseptt: 發哥94讚→ bestchiao: 同k大 也想問推 mmonkeyboyy: 我也想告訴大家我有  可惜我不是印度人 沒有XD→ mmonkeyboyy: 但我可以提供一個網站 也是類似的意思→ mmonkeyboyy: http://www.asic.co.in/→ mmonkeyboyy: 這裡kk基本的電話面試問題就都有了→ mmonkeyboyy: verfication/deign就是這些了  DFT DFM ARCH.不在這推文自動更新已關閉