PPC MP+PPO481
"Fre LwSyncdWW Rfe PosRR DpAddrdW PosWW PosWR PosRR DpCtrlIsyncdR"
Cycle=Rfe PosRR DpAddrdW PosWW PosWR PosRR DpCtrlIsyncdR Fre LwSyncdWW
Relax=
Safe=Rfe Fre PosWW PosWR PosRR LwSyncdWW DpAddrdW DpCtrlIsyncdR
Prefetch=1:x=T
Com=Rf Fr
Orig=Fre LwSyncdWW Rfe PosRR DpAddrdW PosWW PosWR PosRR DpCtrlIsyncdR
{
0:r2=x; 0:r4=y;
1:r2=y; 1:r6=z; 1:r11=x;
}
 P0           | P1             ;
 li r1,1      | lwz r1,0(r2)   ;
 stw r1,0(r2) | lwz r3,0(r2)   ;
 lwsync       | xor r4,r3,r3   ;
 li r3,1      | li r5,1        ;
 stw r3,0(r4) | stwx r5,r4,r6  ;
              | li r7,2        ;
              | stw r7,0(r6)   ;
              | lwz r8,0(r6)   ;
              | lwz r9,0(r6)   ;
              | cmpw r9,r9     ;
              | beq  LC00      ;
              | LC00:          ;
              | isync          ;
              | lwz r10,0(r11) ;
exists
(z=2 /\ 1:r1=1 /\ 1:r10=0)
