Most modern processors with deep execution pipelines, such as the x86, instead provide <EM>precise interrupts</EM>: the hardware first completes all instructions that occur, in program order, before the interrupted instruction. The hardware annuls any instruction that occurs, in program order, after the interrupt or trap, even if the instruction is in progress when the processor detects the interrupt 
<P></P>
<P><SPAN class=extract>&#22823;&#22810;&#25968;&#25317;&#26377;&#28145;&#24230;&#25191;&#34892;&#27969;&#27700;&#32447;&#29616;&#20195;&#22788;&#29702;&#22120;&#65288;&#22914;x86&#65289;&#37117;&#20250;&#36873;&#25321;&#20351;&#29992;&#31934;&#30830;&#20013;&#26029;&#65288;precise interrupt&#65289;&#26469;&#32500;&#25252;&#20013;&#26029;&#30456;&#20851;&#30340;&#34892;&#20026;</SPAN></P>
<P><SPAN class=extract>&#31934;&#30830;&#20013;&#26029;&#30828;&#20214;&#20250;&#30830;&#20445;&#22312;&#20013;&#26029;&#25351;&#20196;&#34987;&#25191;&#34892;&#20043;&#21069;&#24320;&#22987;&#25191;&#34892;&#30340;&#25152;&#26377;&#25351;&#20196;&#37117;&#34987;&#25191;&#34892;&#23436;</SPAN></P>
<P><SPAN class=extract>&#31934;&#30830;&#20013;&#26029;&#20250;&#25512;&#36831;&#25152;&#26377;&#22312;&#20013;&#26029;&#21457;&#29983;&#20043;&#21518;&#21457;&#29983;&#30340;&#25351;&#20196;&#65292;&#23601;&#31639;&#20013;&#26029;&#26159;&#22312;&#35813;&#25351;&#20196;&#25191;&#34892;&#36807;&#31243;&#20013;&#34987;&#26816;&#27979;&#21040;&#30340;&#65292;&#21482;&#35201;&#20013;&#26029;&#21457;&#29983;&#22312;&#25351;&#20196;&#25191;&#34892;&#20043;&#21069;&#65292;&#37027;&#20040;&#35813;&#25351;&#20196;&#30340;&#25191;&#34892;&#23601;&#20250;&#34987;&#25512;&#36831;</SPAN>