Описание разработанного ядра конвейерного процессора RISC-V, выполняющее 10 ассемблерных инструкций:
Модуль ядра имеет два входа: clk_50 – вход тактового сигнала 50МГц от кварцевого генератора, arstn – асинхронный сброс по активному нижнему уровню.
Выходы – 32-битная шина out – содержимое регистра a0. Инструкции хранятся в отдельном блоке instr_mem (ассемблерный код зашивается вместе с сигналом сброса). 
В качестве программы в instr_mem зашита программа по вычислению выражения 3*10-2*14 с использованием циклов.
 В модуле отсутствует отдельный блок памяти для временного хранения данных. Все данные, получаемые в ходе выполнения программы, хранятся в регистровом файле. 
Поддерживаемые ядром инструкции:
· 5 инструкций R-type (регистровые): add, or, srl, sub, sltu;
· 2 инструкции I-type (с непосредственными значенями): addi, lui; 
· 2 инструкции B-type (условные переходы): beq, bne; 
· инструкция jal (безусловный переход).

Проект был создан в Quartus II 13.0sp1 Web Edition. Выбрано FPGA Cyclone IV E EP4CE6F17I7. Проект полностью описан на языке SystemVerilog. Имя главного модуля – pipeline_processor.
 В состав главного модуля входят также подмодули: brench_logic, hazard_unit, instr_mem, my_ALU, offset_res, registers. 
Также в проекте используется IP-ядро (altera megafunction) ALTPLL (фазовая автоподстройка частоты) для умножения частоты до 80МГц (рабочая частота ядра процессора).

В файле README.docx также приведено описание модуля, а также микроархитектура ядра процессора.