Partition Merge report for top
Wed Oct 01 18:04:17 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Partition Merge Summary                                                         ;
+-----------------------------------+---------------------------------------------+
; Partition Merge Status            ; Successful - Wed Oct 01 18:04:17 2014       ;
; Quartus II 64-Bit Version         ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                     ; top                                         ;
; Top-level Entity Name             ; top                                         ;
; Family                            ; Stratix IV                                  ;
; Logic utilization                 ; N/A                                         ;
;     Combinational ALUTs           ; 30,345                                      ;
;     Memory ALUTs                  ; 0                                           ;
;     Dedicated logic registers     ; 25,906                                      ;
; Total registers                   ; 25994                                       ;
; Total pins                        ; 233                                         ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 4,482,785                                   ;
; DSP block 18-bit elements         ; 4                                           ;
; Total GXB Receiver Channel PCS    ; 0                                           ;
; Total GXB Receiver Channel PMA    ; 0                                           ;
; Total GXB Transmitter Channel PCS ; 0                                           ;
; Total GXB Transmitter Channel PMA ; 0                                           ;
; Total PLLs                        ; 10                                          ;
; Total DLLs                        ; 0                                           ;
+-----------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                        ;
+-------------------------------------------------+---------------+-----------+----------------+-------------------+----------------------------------------------------------------------------------------------------------+---------+
; Name                                            ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                                                        ; Details ;
+-------------------------------------------------+---------------+-----------+----------------+-------------------+----------------------------------------------------------------------------------------------------------+---------+
; altpll_refclk2:PLL125_inst|c1                   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; altpll_refclk2:PLL125_inst|altpll:altpll_component|altpll_refclk2_altpll:auto_generated|wire_pll1_clk[1] ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[0].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[0].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[1].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[1].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[2].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.FSMReceive[2].S5_write_0                                        ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[0].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[0].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[1].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[1].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[2].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ethlink:ethlink_inst|allregs.dout.clk125.enet_FSMReceive[2].S5_write_0                                   ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                      ; N/A     ;
; ethlink:ethlink_inst|outputs.received_signal[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                      ; N/A     ;
+-------------------------------------------------+---------------+-----------+----------------+-------------------+----------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                         ;
+-----------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                     ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-----------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimated ALUTs Used                          ; 30096   ; 96               ; 153                            ; 0                              ;
;     -- Combinational ALUTs                    ; 30096   ; 96               ; 153                            ; 0                              ;
;     -- Memory ALUTs                           ; 0       ; 0                ; 0                              ; 0                              ;
;     -- LUT_REGs                               ; 0       ; 0                ; 0                              ; 0                              ;
; Dedicated logic registers                     ; 25527   ; 86               ; 293                            ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Estimated ALUTs Unavailable                   ; 263     ; 2                ; 4                              ; 0                              ;
;     -- Due to unpartnered combinational logic ; 263     ; 2                ; 4                              ; 0                              ;
;     -- Due to Memory ALUTs                    ; 0       ; 0                ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Total combinational functions                 ; 30096   ; 96               ; 153                            ; 0                              ;
; Combinational ALUT usage by number of inputs  ;         ;                  ;                                ;                                ;
;     -- 7 input functions                      ; 263     ; 2                ; 4                              ; 0                              ;
;     -- 6 input functions                      ; 4222    ; 10               ; 29                             ; 0                              ;
;     -- 5 input functions                      ; 6323    ; 21               ; 21                             ; 0                              ;
;     -- 4 input functions                      ; 6175    ; 11               ; 28                             ; 0                              ;
;     -- <=3 input functions                    ; 13113   ; 52               ; 71                             ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Combinational ALUTs by mode                   ;         ;                  ;                                ;                                ;
;     -- normal mode                            ; 22774   ; 84               ; 109                            ; 0                              ;
;     -- extended LUT mode                      ; 263     ; 2                ; 4                              ; 0                              ;
;     -- arithmetic mode                        ; 6816    ; 10               ; 40                             ; 0                              ;
;     -- shared arithmetic mode                 ; 243     ; 0                ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Estimated ALUT/register pairs used            ; 41835   ; 120              ; 356                            ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Total registers                               ; 25615   ; 86               ; 293                            ; 0                              ;
;     -- Dedicated logic registers              ; 25527   ; 86               ; 293                            ; 0                              ;
;     -- I/O registers                          ; 88      ; 0                ; 0                              ; 0                              ;
;     -- LUT_REGs                               ; 0       ; 0                ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Estimated ALMs:  partially or completely used ; 21291   ; 60               ; 180                            ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Virtual pins                                  ; 0       ; 0                ; 0                              ; 0                              ;
; I/O pins                                      ; 233     ; 0                ; 0                              ; 0                              ;
; DSP block 9-bit elements                      ; 4       ; 0                ; 0                              ; 0                              ;
; Total block memory bits                       ; 4481889 ; 0                ; 896                            ; 0                              ;
; Total block memory implementation bits        ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                          ; 1       ; 0                ; 0                              ; 0                              ;
; PLL                                           ; 0       ; 0                ; 0                              ; 10                             ;
; SERDES receiver                               ; 0       ; 0                ; 0                              ; 4                              ;
; SERDES transmitter                            ; 0       ; 0                ; 0                              ; 4                              ;
; Double data rate I/O input circuitry          ; 20      ; 0                ; 0                              ; 0                              ;
; Double data rate I/O output circuitry         ; 24      ; 0                ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Connections                                   ;         ;                  ;                                ;                                ;
;     -- Input Connections                      ; 26169   ; 127              ; 492                            ; 53                             ;
;     -- Registered Input Connections           ; 24772   ; 96               ; 325                            ; 0                              ;
;     -- Output Connections                     ; 373     ; 176              ; 1                              ; 26291                          ;
;     -- Registered Output Connections          ; 56      ; 176              ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Internal Connections                          ;         ;                  ;                                ;                                ;
;     -- Total Connections                      ; 254465  ; 789              ; 1720                           ; 26379                          ;
;     -- Registered Connections                 ; 151201  ; 602              ; 1046                           ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; External Connections                          ;         ;                  ;                                ;                                ;
;     -- Top                                    ; 80      ; 119              ; 162                            ; 26181                          ;
;     -- sld_hub:auto_hub                       ; 119     ; 16               ; 168                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0         ; 162     ; 168              ; 0                              ; 163                            ;
;     -- hard_block:auto_generated_inst         ; 26181   ; 0                ; 163                            ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Partition Interface                           ;         ;                  ;                                ;                                ;
;     -- Input Ports                            ; 101     ; 19               ; 71                             ; 53                             ;
;     -- Output Ports                           ; 105     ; 37               ; 24                             ; 57                             ;
;     -- Bidir Ports                            ; 40      ; 0                ; 0                              ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Registered Ports                              ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports                 ; 0       ; 4                ; 19                             ; 0                              ;
;     -- Registered Output Ports                ; 0       ; 27               ; 15                             ; 0                              ;
;                                               ;         ;                  ;                                ;                                ;
; Port Connectivity                             ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND              ; 0       ; 1                ; 2                              ; 0                              ;
;     -- Output Ports driven by GND             ; 0       ; 1                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC              ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC             ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source             ; 0       ; 1                ; 35                             ; 0                              ;
;     -- Output Ports with no Source            ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout             ; 0       ; 2                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout            ; 0       ; 15               ; 15                             ; 0                              ;
+-----------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                          ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; BCRST                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- BCRST                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- BCRST~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE0                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE0                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE0~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE1                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE1                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE1~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE10                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE10                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE10~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE11                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE11                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE11~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE12                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE12                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE12~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE13                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE13                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE13~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE2                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE2                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE2~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE3                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE3                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE3~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE4                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE4                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE4~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE5                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE5                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE5~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE6                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE6                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE6~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE7                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE7                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE7~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE8                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE8                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE8~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CHOKE9                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CHOKE9                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CHOKE9~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; CPU_RESET_n                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CPU_RESET_n                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CPU_RESET_n~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ECRST                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ECRST                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ECRST~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_GTX_CLK[0]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_GTX_CLK[0]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_GTX_CLK[0]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_GTX_CLK[1]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_GTX_CLK[1]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_GTX_CLK[1]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_GTX_CLK[2]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_GTX_CLK[2]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_GTX_CLK[2]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_GTX_CLK[3]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_GTX_CLK[3]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_GTX_CLK[3]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDC[0]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_MDC[0]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_MDC[0]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDC[1]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_MDC[1]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_MDC[1]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDC[2]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_MDC[2]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_MDC[2]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDC[3]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_MDC[3]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_MDC[3]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDIO[0]                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET_MDIO[0]                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\enet_IOBUF:0:enet_IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDIO[1]                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET_MDIO[1]                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\enet_IOBUF:1:enet_IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDIO[2]                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET_MDIO[2]                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\enet_IOBUF:2:enet_IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_MDIO[3]                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ENET_MDIO[3]                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\enet_IOBUF:3:enet_IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RST_n[0]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_RST_n[0]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_RST_n[0]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RST_n[1]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_RST_n[1]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_RST_n[1]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RST_n[2]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_RST_n[2]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_RST_n[2]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RST_n[3]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_RST_n[3]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_RST_n[3]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_CLK[0]                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_CLK[0]                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_CLK[0]~input                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_CLK[1]                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_CLK[1]                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_CLK[1]~input                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_CLK[2]                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_CLK[2]                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_CLK[2]~input                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_CLK[3]                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_CLK[3]                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_CLK[3]~input                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_DV[0]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_DV[0]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_DV[0]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_DV[1]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_DV[1]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_DV[1]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_DV[2]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_DV[2]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_DV[2]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_DV[3]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_DV[3]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_DV[3]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][0]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][0]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][0]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][1]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][1]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][1]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][2]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][2]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][2]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][3]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][3]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][3]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][4]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][4]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][4]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][5]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][5]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][5]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][6]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][6]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][6]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[0][7]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[0][7]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[0][7]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][0]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][0]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][0]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][1]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][1]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][1]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][2]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][2]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][2]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][3]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][3]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][3]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][4]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][4]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][4]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][5]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][5]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][5]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][6]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][6]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][6]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[1][7]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[1][7]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[1][7]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][0]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][0]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][0]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][1]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][1]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][1]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][2]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][2]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][2]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][3]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][3]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][3]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][4]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][4]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][4]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][5]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][5]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][5]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][6]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][6]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][6]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[2][7]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[2][7]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[2][7]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][0]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][0]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][0]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][1]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][1]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][1]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][2]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][2]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][2]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][3]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][3]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][3]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][4]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][4]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][4]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][5]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][5]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][5]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][6]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][6]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][6]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_D[3][7]                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_D[3][7]                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_D[3][7]~input                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_ER[0]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_ER[0]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_ER[0]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_ER[1]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_ER[1]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_ER[1]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_ER[2]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_ER[2]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_ER[2]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_RX_ER[3]                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ENET_RX_ER[3]                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ENET_RX_ER[3]~input                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][0]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][0]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][0]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][1]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][1]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][1]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][2]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][2]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][2]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][3]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][3]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][3]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][4]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][4]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][4]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][5]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][5]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][5]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][6]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][6]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][6]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[0][7]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[0][7]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[0][7]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][0]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][0]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][0]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][1]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][1]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][1]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][2]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][2]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][2]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][3]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][3]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][3]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][4]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][4]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][4]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][5]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][5]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][5]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][6]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][6]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][6]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[1][7]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[1][7]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[1][7]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][0]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][0]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][0]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][1]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][1]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][1]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][2]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][2]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][2]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][3]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][3]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][3]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][4]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][4]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][4]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][5]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][5]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][5]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][6]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][6]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][6]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[2][7]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[2][7]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[2][7]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][0]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][0]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][0]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][1]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][1]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][1]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][2]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][2]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][2]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][3]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][3]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][3]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][4]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][4]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][4]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][5]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][5]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][5]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][6]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][6]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][6]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_D[3][7]                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_D[3][7]                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_D[3][7]~output                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_EN[0]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_EN[0]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_EN[0]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_EN[1]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_EN[1]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_EN[1]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_EN[2]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_EN[2]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_EN[2]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_EN[3]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_EN[3]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_EN[3]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_ER[0]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_ER[0]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_ER[0]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_ER[1]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_ER[1]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_ER[1]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_ER[2]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_ER[2]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_ER[2]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ENET_TX_ER[3]                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ENET_TX_ER[3]                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ENET_TX_ER[3]~output                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR0                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR0                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR0~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR1                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR1                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR1~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR10                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR10                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR10~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR11                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR11                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR11~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR12                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR12                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR12~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR13                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR13                                                                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR13~input                                                                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR2                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR2                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR2~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR3                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR3                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR3~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR4                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR4                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR4~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR5                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR5                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR5~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR6                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR6                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR6~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR7                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR7                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR7~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR8                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR8                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR8~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ERROR9                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ERROR9                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ERROR9~input                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[0]                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[0]                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[0]~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[1]                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[1]                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[1]~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[2]                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[2]                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[2]~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDC[3]                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_MDC[3]                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_MDC[3]~output                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[0]                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[0]                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\IOBUF:0:IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[1]                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[1]                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\IOBUF:1:IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[2]                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[2]                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\IOBUF:2:IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_MDIO[3]                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ETH_MDIO[3]                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- altiobuf1:\IOBUF:3:IOBUF|altiobuf1_iobuf_bidir_hto:altiobuf1_iobuf_bidir_hto_component|obufa           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RST_n                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_RST_n                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_RST_n~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RX_p[0]                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_RX_p[0]                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_RX_p[0]~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RX_p[1]                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_RX_p[1]                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_RX_p[1]~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RX_p[2]                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_RX_p[2]                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_RX_p[2]~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_RX_p[3]                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ETH_RX_p[3]                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ETH_RX_p[3]~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_TX_p[0]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_TX_p[0]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_TX_p[0]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_TX_p[1]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_TX_p[1]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_TX_p[1]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_TX_p[2]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_TX_p[2]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_TX_p[2]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; ETH_TX_p[3]                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ETH_TX_p[3]                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ETH_TX_p[3]~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU0                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU0                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU0~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU1                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU1                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU1~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU2                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU2                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU2~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU3                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU3                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU3~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU4                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU4                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU4~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU5                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU5                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU5~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; LTU_TRIGGER                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LTU_TRIGGER                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LTU_TRIGGER~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; Led1                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Led1                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Led1~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; Led3                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Led3                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Led3~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OSC_50_B2                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OSC_50_B2                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OSC_50_B2~input                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[10]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[10]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[10]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[11]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[11]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[11]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[12]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[12]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[12]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[13]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[13]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[13]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[14]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[14]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[14]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[15]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[15]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[15]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[16]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[16]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[16]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[17]                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[17]                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[17]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[1]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[1]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[1]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[2]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[2]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[2]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[3]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[3]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[3]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[4]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[4]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[4]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[5]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[5]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[5]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[6]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[6]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[6]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[7]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[7]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[7]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[8]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[8]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[8]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_A[9]                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_A[9]                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_A[9]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_CS_n                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_CS_n                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_CS_n~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_DC_DACK                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_DC_DACK                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_DC_DACK~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_DC_DREQ                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_DC_DREQ                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DC_DREQ~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_DC_IRQ                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_DC_IRQ                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DC_IRQ~input                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[0]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[0]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[0]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[10]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[10]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[10]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[11]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[11]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[11]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[12]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[12]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[12]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[13]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[13]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[13]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[14]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[14]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[14]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[15]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[15]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[15]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[16]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[16]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[16]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[17]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[17]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[17]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[18]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[18]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[18]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[19]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[19]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[19]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[1]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[1]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[1]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[20]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[20]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[20]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[21]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[21]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[21]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[22]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[22]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[22]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[23]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[23]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[23]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[24]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[24]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[24]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[25]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[25]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[25]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[26]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[26]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[26]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[27]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[27]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[27]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[28]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[28]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[28]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[29]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[29]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[29]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[2]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[2]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[2]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[30]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[30]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[30]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[31]                                                                                                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[31]                                                                                              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[31]~output                                                                                       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[3]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[3]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[3]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[4]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[4]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[4]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[5]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[5]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[5]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[6]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[6]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[6]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[7]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[7]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[7]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[8]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[8]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[8]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_D[9]                                                                                                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_D[9]                                                                                               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_D[9]~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_HC_DACK                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_HC_DACK                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_HC_DACK~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_HC_DREQ                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_HC_DREQ                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_HC_DREQ~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_HC_IRQ                                                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_HC_IRQ                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_HC_IRQ~input                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_OE_n                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_OE_n                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_OE_n~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_RESET_n                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_RESET_n                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_RESET_n~output                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; OTG_WE_n                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_WE_n                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_WE_n~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SMA_CLKIN_p                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SMA_CLKIN_p                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SMA_CLKIN_p~input                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[0]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[1]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[2]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[3]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[4]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[5]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[6]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; SW[7]                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; UART_CTS                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_CTS                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_CTS~input                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; UART_RTS                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_RTS                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_RTS~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; UART_RXD                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- UART_RXD                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- UART_RXD~input                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; UART_TXD                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UART_TXD                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UART_TXD~output                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_ntrst                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_ntrst                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_ntrst~input                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; from_NIM                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- from_NIM                                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- from_NIM~input                                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; led2                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- led2                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- led2~output                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.PLL125_inst_c1                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_0_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_1_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_2_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_3_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_4_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_5_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.ethlink_inst_outputs.received_signal_6_                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                               ;           ;               ;          ;                                            ;
; sw0                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- sw0                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- sw0~input                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                               ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                   ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Resource                                      ; Usage                                                                                                    ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Estimated ALUTs Used                          ; 30345                                                                                                    ;
;     -- Combinational ALUTs                    ; 30345                                                                                                    ;
;     -- Memory ALUTs                           ; 0                                                                                                        ;
;     -- LUT_REGs                               ; 0                                                                                                        ;
; Dedicated logic registers                     ; 25906                                                                                                    ;
;                                               ;                                                                                                          ;
; Estimated ALUTs Unavailable                   ; 269                                                                                                      ;
;     -- Due to unpartnered combinational logic ; 269                                                                                                      ;
;     -- Due to Memory ALUTs                    ; 0                                                                                                        ;
;                                               ;                                                                                                          ;
; Total combinational functions                 ; 30345                                                                                                    ;
; Combinational ALUT usage by number of inputs  ;                                                                                                          ;
;     -- 7 input functions                      ; 269                                                                                                      ;
;     -- 6 input functions                      ; 4261                                                                                                     ;
;     -- 5 input functions                      ; 6365                                                                                                     ;
;     -- 4 input functions                      ; 6214                                                                                                     ;
;     -- <=3 input functions                    ; 13236                                                                                                    ;
;                                               ;                                                                                                          ;
; Combinational ALUTs by mode                   ;                                                                                                          ;
;     -- normal mode                            ; 22967                                                                                                    ;
;     -- extended LUT mode                      ; 269                                                                                                      ;
;     -- arithmetic mode                        ; 6866                                                                                                     ;
;     -- shared arithmetic mode                 ; 243                                                                                                      ;
;                                               ;                                                                                                          ;
; Estimated ALUT/register pairs used            ; 37671                                                                                                    ;
;                                               ;                                                                                                          ;
; Total registers                               ; 25994                                                                                                    ;
;     -- Dedicated logic registers              ; 25906                                                                                                    ;
;     -- I/O registers                          ; 176                                                                                                      ;
;     -- LUT_REGs                               ; 0                                                                                                        ;
;                                               ;                                                                                                          ;
;                                               ;                                                                                                          ;
; I/O pins                                      ; 233                                                                                                      ;
; Total MLAB memory bits                        ; 0                                                                                                        ;
; Total block memory bits                       ; 4482785                                                                                                  ;
; DSP block 18-bit elements                     ; 4                                                                                                        ;
; Total PLLs                                    ; 10                                                                                                       ;
;     -- PLLs                                   ; 10                                                                                                       ;
;                                               ;                                                                                                          ;
; SERDES transmitters                           ; 4                                                                                                        ;
; SERDES receivers                              ; 4                                                                                                        ;
; Maximum fan-out node                          ; altpll_refclk2:PLL125_inst|altpll:altpll_component|altpll_refclk2_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                               ; 22572                                                                                                    ;
; Total fan-out                                 ; 253386                                                                                                   ;
; Average fan-out                               ; 4.29                                                                                                     ;
+-----------------------------------------------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                        ; Type      ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------+
; USBinterface:usbinterface_inst|altRamOfMask:ram_inst|altsyncram:altsyncram_component|altsyncram_9to2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                              ; AUTO      ; True Dual Port   ; 64           ; 112          ; 64           ; 112          ; 7168   ; None                         ;
; ethlink:ethlink_inst|latencyram_2:LatencyRam_inst|altlatencyram_2:altlatencyram_2_inst|altsyncram:altsyncram_component|altsyncram_8gm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                            ; AUTO      ; True Dual Port   ; 65536        ; 6            ; 65536        ; 6            ; 393216 ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                 ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                   ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:0:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                 ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                   ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:1:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                 ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|altshift_taps:allregs.dout.rclk[1].rxportwrenaI_rtl_0|shift_taps_ghv:auto_generated|altsyncram_8kc1:altsyncram4|ALTSYNCRAM                                                                                                                                                     ; AUTO      ; Simple Dual Port ; 3            ; 85           ; 3            ; 85           ; 255    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                   ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:2:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                 ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|altshift_taps:allregs.dout.clk2.rxportenaI_rtl_0|shift_taps_9hv:auto_generated|altsyncram_pjc1:altsyncram4|ALTSYNCRAM                                                                                                                                                          ; AUTO      ; Simple Dual Port ; 3            ; 32           ; 3            ; 32           ; 96     ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                     ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                    ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_rgmii:\enet_MAC:3:enet_MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                           ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                             ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_sev:auto_generated|altsyncram_0gc1:altsyncram4|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                           ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                             ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_sev:auto_generated|altsyncram_0gc1:altsyncram4|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                           ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx1:\L1:1:rxfifo|altdcfiforx1:altdcfiforx1_inst|dcfifo:dcfifo_component|dcfifo_slt1:auto_generated|altsyncram_du91:fifo_ram|ALTSYNCRAM                                                                                                                                             ; AUTO      ; Simple Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|rxport1:rxport|dcfiforx2:\L1:1:rxparamfifo|altdcfiforx2:altdcfiforx2_inst|dcfifo:dcfifo_component|dcfifo_vit1:auto_generated|altsyncram_lu91:fifo_ram|ALTSYNCRAM                                                                                                                                        ; AUTO      ; Simple Dual Port ; 16           ; 64           ; 16           ; 64           ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_sev:auto_generated|altsyncram_0gc1:altsyncram4|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxdatabuf1:rxdatabuf|altrxdatabuf1:altrxdatabuf1_inst|dcfifo:dcfifo_component|dcfifo_lot1:auto_generated|altsyncram_11a1:fifo_ram|ALTSYNCRAM                                                                                                                                           ; AUTO      ; Simple Dual Port ; 4096         ; 10           ; 4096         ; 10           ; 40960  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|rxframe1:rxframe|rxtagbuf1:rxtagbuf|altrxtagbuf1:altrxtagbuf1_inst|dcfifo:dcfifo_component|dcfifo_nkt1:auto_generated|altsyncram_nu91:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txframe1:txframe|maclut:mlut|dpram2:dpram|altdpram2:altdpram2_inst|altsyncram:altsyncram_component|altsyncram_gf12:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:1:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txbackfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                               ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dcfifo2:\L1:2:txparamfifo|altdcfifo2:altdcfifo2_inst|dcfifo:dcfifo_component|dcfifo_3gt1:auto_generated|altsyncram_gn71:fifo_ram|ALTSYNCRAM                                                                                                                                              ; AUTO      ; Simple Dual Port ; 16           ; 48           ; 16           ; 48           ; 768    ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:1:txdatabuf|altdpram1_8_8:\DPRAM_8_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_05r1:auto_generated|ALTSYNCRAM                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 4096         ; 8            ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|mac_gmii:mac|txrxint:txrx|txport1:txport|dpram1:\L1:2:txdatabuf|altdpram1_64_8:\DPRAM_64_8:dpram1_inst|altsyncram:altsyncram_component|altsyncram_d3r1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO      ; Simple Dual Port ; 512          ; 64           ; 4096         ; 8            ; 32768  ; None                         ;
; ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_sev:auto_generated|altsyncram_0gc1:altsyncram4|ALTSYNCRAM ; AUTO      ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None                         ;
; ethlink:ethlink_inst|sendfifo:SENDFIFO_inst|altsendfifo:altsendfifo_inst|dcfifo:dcfifo_component|dcfifo_9ot1:auto_generated|altsyncram_j4a1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO      ; Simple Dual Port ; 1024         ; 192          ; 1024         ; 192          ; 196608 ; None                         ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1184:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; M9K block ; Simple Dual Port ; 128          ; 7            ; 128          ; 7            ; 896    ; None                         ;
; trigger:trigger_inst|calibfifo:\FIFOCALIB:0:FIFOCALIB|altcalibfifo:altcalibfifo_inst|dcfifo:dcfifo_component|dcfifo_dft1:auto_generated|altsyncram_pu91:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 56           ; 32           ; 56           ; 1792   ; None                         ;
; trigger:trigger_inst|calibfifo:\FIFOCALIB:1:FIFOCALIB|altcalibfifo:altcalibfifo_inst|dcfifo:dcfifo_component|dcfifo_dft1:auto_generated|altsyncram_pu91:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 56           ; 32           ; 56           ; 1792   ; None                         ;
; trigger:trigger_inst|calibfifo:\FIFOCALIB:2:FIFOCALIB|altcalibfifo:altcalibfifo_inst|dcfifo:dcfifo_component|dcfifo_dft1:auto_generated|altsyncram_pu91:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 56           ; 32           ; 56           ; 1792   ; None                         ;
; trigger:trigger_inst|calibfifo:\FIFOCALIB:6:FIFOCALIB|altcalibfifo:altcalibfifo_inst|dcfifo:dcfifo_component|dcfifo_dft1:auto_generated|altsyncram_pu91:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 32           ; 56           ; 32           ; 56           ; 1792   ; None                         ;
; trigger:trigger_inst|fifo1trigger:RANDOMFIFO|altfifo1trigger:altfifo1trigger_inst|dcfifo:dcfifo_component|dcfifo_8ft1:auto_generated|altsyncram_fu91:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; None                         ;
; trigger:trigger_inst|fifo2trigger:FIFO2|altfifo2trigger:altfifo2trigger_inst|dcfifo:dcfifo_component|dcfifo_pkt1:auto_generated|altsyncram_31a1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO      ; Simple Dual Port ; 1024         ; 40           ; 1024         ; 40           ; 40960  ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:0:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:1:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:2:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:3:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:4:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:5:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; trigger:trigger_inst|ram2trigger:\alignRAM:6:alignRAM|altram2trigger:altram2trigger_inst|altsyncram:altsyncram_component|altsyncram_6jm2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO      ; True Dual Port   ; 16384        ; 37           ; 16384        ; 37           ; 606208 ; None                         ;
; usb_portmux:usb_portmux_inst|dcfifo:f2s_fifo|dcfifo_f9d1:auto_generated|altsyncram_8n71:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096   ; None                         ;
; usb_portmux:usb_portmux_inst|dcfifo:s2f_fifo|dcfifo_pkc1:auto_generated|altsyncram_8n71:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO      ; Simple Dual Port ; 128          ; 32           ; 128          ; 32           ; 4096   ; None                         ;
; usb_portmux:usb_portmux_inst|usb_control:usb_ctrl|usb_control_cpu:cpu|usb_control_cpu_bht_module:usb_control_cpu_bht|altsyncram:the_altsyncram|altsyncram_c1r1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO      ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512    ; usb_control_cpu_bht_ram.mif  ;
; usb_portmux:usb_portmux_inst|usb_control:usb_ctrl|usb_control_cpu:cpu|usb_control_cpu_register_bank_a_module:usb_control_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cfq1:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; usb_control_cpu_rf_ram_a.mif ;
; usb_portmux:usb_portmux_inst|usb_control:usb_ctrl|usb_control_cpu:cpu|usb_control_cpu_register_bank_b_module:usb_control_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dfq1:auto_generated|ALTSYNCRAM                                                                                                                                                            ; AUTO      ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; usb_control_cpu_rf_ram_b.mif ;
; usb_portmux:usb_portmux_inst|usb_control:usb_ctrl|usb_control_mem:mem|altsyncram:the_altsyncram|altsyncram_ntb2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                   ; AUTO      ; True Dual Port   ; 1536         ; 32           ; 1536         ; 32           ; 49152  ; firmware.hex                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------+


+---------------------------------------------------------------------+
; Partition Merge DSP Block Usage Summary                             ;
+-------------------------------------------------------+-------------+
; Statistic                                             ; Number Used ;
+-------------------------------------------------------+-------------+
; Simple Multipliers (9-bit)                            ; 0           ;
; Simple Multipliers (12-bit)                           ; 0           ;
; Simple Multipliers (18-bit)                           ; 0           ;
; Simple Multipliers (36-bit)                           ; 0           ;
; Multiply Accumulators (18-bit)                        ; 0           ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ;
; Two-Multipliers Adders (18-bit)                       ; 0           ;
; Loopback Multipliers (18-bit)                         ; 0           ;
; Four-Multipliers Adders (18-bit)                      ; 0           ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ;
; Shift DSP Blocks (32-bit)                             ; 1           ;
; Double DSP Blocks                                     ; 0           ;
; DSP Blocks                                            ; --          ;
; DSP Block 18-bit Elements                             ; 4           ;
; Signed Multipliers                                    ; 0           ;
; Unsigned Multipliers                                  ; 0           ;
; Mixed Sign Multipliers                                ; 0           ;
; Variable Sign Multipliers                             ; 4           ;
; Dedicated Shift Register Chains                       ; 0           ;
; Dedicated Output Adder Chains                         ; 0           ;
+-------------------------------------------------------+-------------+
Note: number of DSP Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Oct 01 18:04:05 2014
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off top -c top --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 15 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 18 node(s), including 0 DDIO, 10 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:altlvds_tx_component|lvds_tx_8c51:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:altlvds_tx_component|lvds_tx_8c51:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:altlvds_tx_component|lvds_tx_8c51:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:altlvds_tx_component|lvds_tx_8c51:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines.
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines.
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines.
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:0:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:1:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:2:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines.
Warning (15899): PLL "ethlink:ethlink_inst|mac_sgmii:\MAC:3:MAC|sgmii1:sgmii|alttse1:alttse1_inst|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:altlvds_rx_component|lvds_rx_b352:auto_generated|pll" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected
Warning (21074): Design contains 33 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "sw0"
    Warning (15610): No output dependent on input pin "SW[0]"
    Warning (15610): No output dependent on input pin "SW[1]"
    Warning (15610): No output dependent on input pin "UART_RXD"
    Warning (15610): No output dependent on input pin "UART_CTS"
    Warning (15610): No output dependent on input pin "ENET_RX_ER[3]"
    Warning (15610): No output dependent on input pin "ENET_RX_ER[2]"
    Warning (15610): No output dependent on input pin "ENET_RX_ER[1]"
    Warning (15610): No output dependent on input pin "ENET_RX_ER[0]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[3][4]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[3][5]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[3][6]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[3][7]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[2][4]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[2][5]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[2][6]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[2][7]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[1][4]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[1][5]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[1][6]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[1][7]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[0][4]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[0][5]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[0][6]"
    Warning (15610): No output dependent on input pin "ENET_RX_D[0][7]"
    Warning (15610): No output dependent on input pin "SMA_CLKIN_p"
    Warning (15610): No output dependent on input pin "from_NIM"
    Warning (15610): No output dependent on input pin "ECRST"
    Warning (15610): No output dependent on input pin "BCRST"
    Warning (15610): No output dependent on input pin "OTG_DC_DREQ"
    Warning (15610): No output dependent on input pin "OTG_DC_IRQ"
    Warning (15610): No output dependent on input pin "OTG_HC_DREQ"
    Warning (15610): No output dependent on input pin "OTG_HC_IRQ"
Info (21057): Implemented 46957 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 101 input pins
    Info (21059): Implemented 97 output pins
    Info (21060): Implemented 40 bidirectional pins
    Info (21061): Implemented 44422 logic cells
    Info (21064): Implemented 2230 RAM segments
    Info (21065): Implemented 10 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 686 megabytes
    Info: Processing ended: Wed Oct 01 18:04:19 2014
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:13


