## 实验目的

&emsp;&emsp;1. 掌握IEEE754单精度浮点数的格式；

&emsp;&emsp;2. 掌握IEEE754单精度浮点数加减法运算的过程；

&emsp;&emsp;3. 了解CPU运算器的设计方法。


## 实验内容

&emsp;&emsp;在提供的模板工程上，设计支持IEEE754单精度浮点数加减法的运算器。

&emsp;&emsp;要求及说明：

&emsp;&emsp;（1）实现<u>规格化数据</u>的加减法运算；

&emsp;&emsp;（2）模板工程自带测试用例，必做题只要求通过<u>前5组（共10个）</u>测试用例；

&emsp;&emsp;（3）实现方式不限（原码运算、补码运算均可；组合逻辑、时序逻辑均可）；

&emsp;&emsp;（4）不考虑$\pm \infty$和$NaN$等特殊数据作为输入或运算结果的情况；

&emsp;&emsp;（5）不能使用Vivado库或任何第三方提供的IP核。
