# Verilog没有葵花宝典_20190425

- 1. 什么是竞争和冒险？
- 2. 设计一个2-4译码器。
- 3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？
- 4. 如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？
  - 4.1 反相器inv
  - 4.2 缓冲器buffer 
  - 4.3 两输入与门and2
  - 4.4 两输入或门or2
  - 4.5 四输入的mux  mux4
  - 4.6 一位全加器 fa

# 打卡day4

#### 1. 什么是竞争和冒险？

- 当一个逻辑门的两个输入端的信号同时向相反方向变化时，从变化开始到达稳定状态所需的时间不同，称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象。

#### 2. 设计一个2-4译码器。

- 在数字系统中，经常需要将一种编码转换为另一种编码，以满足特定的需求，完成这种功能的电路称为码转化电路。译码器就属于其中一种。二译码就是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的有效输出信号，具有译码功能的逻辑电路称为译码器。而2-4译码器是唯一地址译码器，是将一系列的代码转换成与之一一对应有效的信号。常用于计算机中对存储单元地址的译码。

```verilog
module cy4(input[1:0] A,//输入端口声明
           input E,//输入端口声明
           output reg[3:0]Y//输出端口声明
          );
always @(A,E)
if(E == 1)  Y <= 4'b1111;      
else 
   begin
     case(A)
      2'b00: Y <= 4'b1110;
      2'b01: Y <= 4'b1101;
      2'b10: Y <= 4'b1011;
      2'b11: Y <= 4'b0111;
     endcase
   end
endmodule 
```

[https://blog.csdn.net/qq_41982581/article/details/82498287](https://blog.csdn.net/qq_41982581/article/details/82498287)

#### 3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？

- [全加器概念-百度百科]全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
需要学习一下别人的，再补上。

#### 4. 如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？
##### 4.1 反相器inv
##### 4.2 缓冲器buffer 
##### 4.3 两输入与门and2
##### 4.4 两输入或门or2
##### 4.5 四输入的mux  mux4
##### 4.6 一位全加器 fa

- 需要再学习一下。
