2行政院國家科學委員會專題研究計畫成果報告
基於影像處理之行車視訊壓縮記錄系統之研究
The Study of the Video Compression System Based on Image
Processing Technique for Driving Vehicles
計畫編號：NSC 95-2221-E-003-003
執行期限：95年 8月 1日至 96年 7月 31日
主持人：蘇崇彥 國立台灣師範大學工業教育學系
摘要
本研究計畫是基於 H.264 視訊壓縮技
術，應用於行車視訊壓縮記錄系統中，目
的在於提供良好的壓縮效能，以及即時的
影像壓縮記錄功能。本系統包括影像的擷
取、DSP 數位訊號處理器，和儲存已壓縮
影像硬碟。利用攝影機擷取即時的行車影
像，透過 DSP數位訊號處理器以 H.264技
術壓縮，並將已壓縮之畫面存入系統的儲
存硬碟中。實驗結果顯示，在 CIF格式下，
本系統可以達到每秒壓縮30張畫面以上的
效能。
關鍵詞：快速影像壓縮、H.264、DSP影像
處理
Abstract
This research is based on H.264 video
coding technology and applied for driving
vehicles. The objective of this work is to
provide a real-time and high-performance
H.264 video encoder system. This system
includes a video camera, a DSP processing
unit and a hardware disk for saving the coded
image. We capture video sequences by the
camera; encode the video sequences in H.264
format on a DSP processor and save the
coded image in the hardware disk.
Experimental results show that this system
achieves the compression performance of
more than 30 frames per second in CIF size
video format.
Keywords: Fast Video Compression, H.264,
DSP image processing
一、研究目的
近年來，科技的進步及產業的快速發
展，使得硬體成本降低、電腦技術有所突
破，各類電子產品越做越輕巧，原本只能
用於大樓或飛機等專業領域的安全監控系
統，得以應用於一般車輛。現今的汽車產
業中，汽車製造商為了保護車輛駕駛人的
行車安全，降低事故的發生率，各種行車
安全輔助系統被大量的開發，甚至有部分
產品在新上市的車款被列為標準配備。例
如在車輛的前後加裝測距感應器，防止前
後方的碰撞。或是車輛的側邊加裝偵測
器，偵測後方來車，減少車輛駕駛人視覺
死角可能造成的危險。雖說上述設備都能
夠輔助車輛的安全駕駛，但就人類主觀的
感覺而言，以視覺為基礎的系統，是最具
方便性，如同人類的眼睛。對於車輛事故
的判定，肇事原因的釐清會有很大的幫助。
目前大部份的影像記錄系統可分為兩
類：（一）小型的影像攝影機，市面上有
相當多這類的產品。如：DV數位攝影機、
V8攝影機。缺點是能記錄時間不長，且多
以 MPEG-2 的規格壓縮，檔案的大小也過
大。（二）以數個影像擷取模組搭配一台
個人電腦。此類產品在各大樓或是巷弄的
路口皆可看見，雖可長時間記錄影像，但
個人電腦體積較大且不適合車輛使用，因
此，近幾年有相關業者開始引入工業界常
用的嵌入式系統(Embedded System)，並整
合支援網際網路通訊協定之微處理器、影
像擷取模組及通訊模組，成為一個體積輕
巧也能獨立運作的監視設備。
德州儀器於 2007 年發表一款以
DaVinci 技術為基礎的多媒體數位訊號處
理器，強調在視訊影像的處理表現上有相
4機的架設位置相當的重要，CCD攝影機所
拍攝到的行車畫面必須與車輛駕駛人視野
所見的範圍相同。如圖 4所示，CCD攝影
機位置正對車輛前方。
系統平台所使用的 CCD 攝影機支援
多種尺寸的影像，如：4CIF (704x576)、VGA
(640x480) 、 CIF (352x288) 、 QCIF
(176x144)；且能以 yuv 4:2:2或是 yuv 4:2:0
兩種格式拍攝。為了在壓縮的速度、效能
與影像品質間取得平衡，我們拍攝的行車
畫面採用 CIF大小以及 yuv 4:2:0格式。
圖 4 CCD攝影機擺放位置圖
(三) 影像檔案存取
從圖 3 可得知，我們所使用的系統平
台有兩組類比的影像擷取通道，故能支援
多通道的影像輸入；以及一顆外部的 FPGA
Cyclone，用以控制 SRAM 和外部的 IDE
硬碟。攝影機所擷取到的畫面透過
DMDK642壓縮成 H.264格式後，經由外部
的 FPGA 平行處理，將壓縮完成的畫面存
在 IDE 硬碟中，減少系統記憶體資源的浪
費。有了此項重要的硬體元件，即便我們
進行長時間的拍攝，也能有相當充足的資
料儲存空間。透過外部的 FPGA Cyclone協
助，同時也無需擔心硬體平台的中央處理
器會因處理過多的資料運算及搬移而導致
系統無法以即時的速度運作。
三、H.264壓縮演算法
H.264 是一種高效能的視訊編碼標
準，它所採用的基本方法則類似於現有標
準，如 H.263 和 MPEG-4。它把每張影像
以 16x16 的大小分割成多個像素巨集區塊
(macroblock)，再將每個巨集區塊切割成不
同大小的區塊(block)，透過不同大小的區
塊使得影像的處理能夠以區塊層級進行。
利用影像的時間與空間冗餘性，透過空間
預測、離散餘弦轉換 (discrete cosine
transform)、量化 (quantization) 以及熵編
碼 (entropy-coding)或是可變長度編碼
(variable-length coding)技術，對區塊進行編
碼。區塊在連續影像中的高度時間相關聯
性(temporal correlation) ，對連續影像之間
的變動部份進行編碼，這可藉由移動估測
(motion estimation) 和 補 償 (motion
compensation)來達成。最後對殘值區塊
（residual blocks）進行編碼；殘值區塊是
原始區塊和預測區塊之間的差值，編碼方
式還是透過轉換、量化以及熵編碼技術。
(一) H.264演算法改良
綜觀整個 H.264 編碼器，整體複雜度
最高、需要消耗最多編碼時間的部份是移
動估測(motion estimation)[9]。有兩個方法
可以減少計算的複雜度，一個是去加快估
測演算法，前人已經提出許多快速的搜尋
演算法。例如：六角演算法(hexagon-based
search，HBS)[10]、非對稱十字型多層次六
角格點搜尋演算法（unsymmetrical-cross
muti-hexagon search，UMHexagonS）[11]
等等。另一個方法則是提早終止移動估
測。此方法主要是預測區塊的 DCT係數量
化後會為 0，稱為零區塊(zero block)，在[12]
和[13]這兩個方法可以有效的消除部分的
計算量。
在[12]中，J. F. Yang等人提出了一個
零移動偵測 (zero motion detection，ZMD)
演算法，去偵測零區塊。此演算法是預先
訂定一個門檻值，當區塊的絕對誤差總和
(sum of absolute difference，SAD)值小於門
檻值時，即可省略後續的計算。可惜的是
ZMD無法應用於H.264上，它是設計給 8x8
大小的區塊使用，在 H.264 中會因不同的
編碼模式而有不同的區塊大小。因此 L.
Yang 等人改良了 ZMD演算法，提出了可
變區塊大小零移動偵測演算法 (variable
block-size zero motion detection，VBZMD)
[13]，因應不同的區塊大小定義不同的門檻
值。然而固定大小的門檻值似乎不能滿足
不同的影像檔案。
6果，H.264編碼的流程以及程式碼必需做適
當的修改，同時須善用 DSP的指令集和線
性組合語言。先就編碼流程來討論，在
H.264 當中會有七種區塊的大小 16x16、
16x8、8x16、8x8、8x4、4x8、4x4，當影
像的畫面切割的越小，我們所處裡的細節
也就越細膩，相對的就要付出更高的計算
量。為了加快編碼的執行速度，我們對於
小細節的計算就不能有太多的著墨，區塊
大小的切割就不能到太細膩。在 P 畫面
（inter frame）進行移動估測上所使用的參
考畫面只使用一張，不使用多張參考畫
面；也不使用雙向預測的 B 畫面進行編
碼。在 H.264 中還有一有效增進編碼效能
的方法叫 R-D 最佳化（ rate-distortion
optimization），它是根據 Lagrangian 係數
在不同編碼模式底下找到最小的 R-D值，
但相對的也需付出極高的計算複雜度與計
算量[14]，因此我們也只好將其捨棄不用。
程式的修改方面，首先將 JM 7.1的各
項編碼參數，由外部檔案讀取改為由函式
設定。DSP 數位訊號處理器擁有強大的平
行處理能力，將編碼過程中最耗時、計算
量最大的部份，改用 DSP 的線性組合語
言，由循序性的資料運算改為平行處理。
如：DCT、IDCT、SAD及移動向量計算等
部份[8]。此外，使用 TI C64x IMGLIB改寫
部 份 函 式 。 TI C64x IMGLIB 是 為
TMS320C64x 系列設計經由最佳化後的影
像處理函式庫，它可以大幅縮短影像處理
的時間。如：IMG_sad_16x16、IMG_sad_8x8
等，可快速的取得16x16或 8x8區塊的SAD
值；簡化程式的運算進而縮短編碼時間。
除了軟體的程式修改外，硬體平台的
資源分配亦相當重要，我們所使用的
DM642開發平台其記憶體可分為外部和內
部的部分，內部記憶體是以快取(cache)為
主，有第一層 L1（level-1）和第二層 L2
（level-2）快取記憶體。使用者只能對 L2
快取記憶體做規劃，它有六種規劃的方
式，大致上可分為儲存空間、快取或是兩
者混合 [15]。L2 快取記憶體的大小為
256kBytes，在實做過程中，我們把 L2 快
取記憶體空間一部份當做快取來做為資料
搬移的緩衝區，另一部份當做內部記憶體
來存放資料，如圖 7 所示。所使用的是
011，128k做為 SRAM、128k做為 Cache。
圖 7 DM642 L2快取配置圖[15]
另一個重點在於使用加強型直接記憶
體存取（extended data memory access，
EDMA）控制器。在 H.264編碼的過程中，
會有大量的資料存放在 SDRAM，若單純
只靠快取控制器來做資料的排程，會有不
少的時間花在資料的搬移。舉例來說，一
些較常用的資料取出後其記憶體位置可能
會被較少用的資料取代，然而常用的資料
馬上又要被取出，整個系統的效率就有可
能會因此而下降。在初始化時，事先設定
好 DMA 通道，程式執行時即可一個接一
個不停進行 DMA 傳輸，資料、陣列或是
區塊傳輸也就越順利。
四、結果與討論
本研究系統影像輸入裝置採用 CCD
攝影機，輸入影像格式為 YUV420，影像
大小(320 pixels ×240 pixels)，以即時的方式
輸入影像進行處理。採用的硬體平台是由
德州儀器與 ATEME 所共同針對多媒體處
理開發出來的嵌入式系統，稱之為
DMDK642。H.264壓縮程式碼是 ITU官方
網站上提供，使用是 JM 7.1版[5]。經由上
述的方法進行程式碼的修改、及硬體平台
的設定，接著對系統進行測試。
(一) 系統壓縮效能與分析
先使用 CIF 大小的測試影像來測試修
改後的 H.264 編碼器的壓縮效能。測式條
件為：1. RD 最佳化關閉。2. 編碼模式為
IP….P的結構，第 1張畫面為 I畫面（intra
frame），後序的畫面為 P 畫面（ inter
frame），搜尋範圍為 8個像素點，參考畫
面為一張。3. 區塊的大小為 16x16、16x8、
8事先未考慮到車輛在行駛中會因路面的不
平而有跳動，造成攝影機的晃動，使得攝
影機的位置偏移，造成行車影像的可見範
圍減小。圖 10為我們所使用的測試條件與
壓縮紀錄， 10分鐘左右的拍攝其總共所需
的位元（bits）為 287511830，I畫面為 63568
個 bits，P畫面為 287448262個 bits。在 30Hz
所需要的 Bit rate 為每秒 479.19 千位元
（kbit/s）。
(三) 結論
本研究計劃延續第一年計劃，在 PC上
執行模擬測試後，透過程式的修改、善用
DSP 平台的資源與功能，將系統建構在一
嵌入式系統中。本計劃所提供之系統主要
是利用一個 ATEME 所生產之數位信號處
理器，編號 DMDK642，來進行行車影像壓
縮工作，CCD攝影機所擷取到的畫面，經
由 DSP 的壓縮，將行車畫面儲存至硬碟
內。系統平台內建的硬碟容量高達 40G
bytes，可儲存資料量多達 24小時以上，壓
縮後的資料亦可透過外接盒或是程式的撰
寫，將影像讀取出來觀看。在影像壓縮方
面，本系統使用將程式進行適度的修改，
實驗結果顯示，經多執行緒處理後，其壓
縮速度每秒可以高達 30張以上 352240、
YUV420格式之畫面。
未來可以將此計劃之系統以線性組合
語言改寫，及加強畫面中細節部份的處
理，提昇影像品質；並以模組化、商品化
設計，如：FPGA來進行設計，剔除發展平
台上沒用到的部份，或將部份功能改成單
一特殊功能處理器，以增加執行速度，減
少能量損耗，降低硬體成本。
五、計畫成果自評
本計劃目前成果與預期目標尚有一點
差距，整體進度完成約百分之八十五左
右，其尚未完成之功能簡單描述如下：本
計劃所使用之平台為德州儀器所生產的
DMDK642，其主要功能為提供多媒體之信
號處理，強調高效能，並且每秒鐘可以處
理四個通道，每個通道高達三十張frame
rate的資料，但由於程式未進行最佳化，
DSP之實際效能尚未完全發揮，使得只能
處理單一通道單隻攝影機的資訊。其次，
為加快程式的處理，犧牲掉畫面較細節的
部份，使得部份畫面因光影的快速變化，
導致影像品質較差。未來可考慮實際道路
行車狀況，如：車輛行進間的跳動，造成
攝影機的偏移、系統的斷電等問題。
計畫參與人員在執行本計劃後，對於
DSP的程式設計有比較深層的瞭解，在參
與計劃的之前，對DSP的程式僅有些許的
認識，但對於實質上的設計應用，並未有
太多的經驗，經過本計劃的參與後，除了
加強DSP的程式設計概念之外，亦對DSP
與週邊整合之功能有所涉獵，所學甚多。
誌謝
本計畫之得以順利進行，須感謝國科會的
經費補助以及台灣師大在電腦與實驗設備
上的支援。
參考文獻
[1] Texas Instruments, “TMS320DM6446 Digital
Media System-on-Chip,” March, 2007.
[2] ISO/IEC 14496-10 and ITU-T Rec. H.264,
Advanced Video Coding, 2003.。
[3] Text of ISO/IEC 14496 10 Advanced Video
Coding 3rd Edition, July 2004, Redmond, WA,
USA.
[4] C.-Y. Su, “An enhanced detection algorithm for 
all-zero blocks in h.264 video coding,” IEEE
Trans. Consumer Electronics, vol. 52, no. 2,
pp.598-605, May 2006.
[5] JVT Reference Software Version 7.1. [Online].
Available:
http://iphome.hhi.de/suehring/tml/download/old_j
m/
[6] ATEME, “DMEK642/DMDK642/DMCK User’s 
Manual,” July, 2003.
[7] http://msdn2.microsoft.com/zh-tw/visualc/defaul
t.aspx
[8] Z. Wei, C. Cai, “Realization and Optimization of 
DSP Based H.264 Encoder,” IEEE International
Symposium on Circuits and Systems, ISCAS, May
2006.
[9] Y. W. Huang, S. Y. Chien, B. Y. Hsieh, and L.
G. Chen, “An eficient and low power architecture 
design for motion estimation using global
elimination algorithm,” in Proc. Acoustics, Speech,

