Fitter report for DE10_LITE_D8M_VIP
Thu Jun 15 12:57:25 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem|altsyncram_g3s3:auto_generated|ALTSYNCRAM
 30. |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem|altsyncram_p1s3:auto_generated|ALTSYNCRAM
 31. |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem|altsyncram_j3s3:auto_generated|ALTSYNCRAM
 32. |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem|altsyncram_c3s3:auto_generated|ALTSYNCRAM
 33. |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem|altsyncram_f3s3:auto_generated|ALTSYNCRAM
 34. Fitter DSP Block Usage Summary
 35. DSP Block Details
 36. Routing Usage Summary
 37. LAB Logic Elements
 38. LAB-wide Signals
 39. LAB Signals Sourced
 40. LAB Signals Sourced Out
 41. LAB Distinct Inputs
 42. I/O Rules Summary
 43. I/O Rules Details
 44. I/O Rules Matrix
 45. Fitter Device Options
 46. Operating Settings and Conditions
 47. Estimated Delay Added for Hold Timing Summary
 48. Estimated Delay Added for Hold Timing Details
 49. Fitter Messages
 50. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 15 12:57:25 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; DE10_LITE_D8M_VIP                           ;
; Top-level Entity Name              ; DE10_LITE_D8M_VIP                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 13,162 / 49,760 ( 26 % )                    ;
;     Total combinational functions  ; 10,155 / 49,760 ( 20 % )                    ;
;     Dedicated logic registers      ; 8,895 / 49,760 ( 18 % )                     ;
; Total registers                    ; 8962                                        ;
; Total pins                         ; 171 / 360 ( 48 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,371,030 / 1,677,312 ( 82 % )              ;
; Embedded Multiplier 9-bit elements ; 34 / 288 ( 12 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.6%      ;
;     Processor 3            ;  11.0%      ;
;     Processor 4            ;  10.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; Qsys:u0|Qsys_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                              ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity            ; Ignored From ; Ignored To        ; Ignored Value          ; Ignored Source             ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[0]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[10]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[11]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[12]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[13]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[14]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[15]~reg0  ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[1]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[2]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[3]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[4]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[5]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[6]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[7]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[8]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Input Register         ; Qsys_sdram                ;              ; za_data[9]~reg0   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[0]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[10]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[11]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[12]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[13]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[14]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[15]        ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[1]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[2]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[3]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[4]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[5]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[6]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[7]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[8]         ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Qsys_sdram                ;              ; m_data[9]         ; ON                     ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_vipitc131_common_sync ;              ; data_out_sync0[1] ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------+--------------+-------------------+------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 20415 ) ; 0.00 % ( 0 / 20415 )       ; 0.00 % ( 0 / 20415 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 20415 ) ; 0.00 % ( 0 / 20415 )       ; 0.00 % ( 0 / 20415 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19941 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 203 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 258 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.pin.


+-------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                 ;
+---------------------------------------------+---------------------------------+
; Resource                                    ; Usage                           ;
+---------------------------------------------+---------------------------------+
; Total logic elements                        ; 13,162 / 49,760 ( 26 % )        ;
;     -- Combinational with no register       ; 4267                            ;
;     -- Register only                        ; 3007                            ;
;     -- Combinational with a register        ; 5888                            ;
;                                             ;                                 ;
; Logic element usage by number of LUT inputs ;                                 ;
;     -- 4 input functions                    ; 4368                            ;
;     -- 3 input functions                    ; 3275                            ;
;     -- <=2 input functions                  ; 2512                            ;
;     -- Register only                        ; 3007                            ;
;                                             ;                                 ;
; Logic elements by mode                      ;                                 ;
;     -- normal mode                          ; 8051                            ;
;     -- arithmetic mode                      ; 2104                            ;
;                                             ;                                 ;
; Total registers*                            ; 8,962 / 51,509 ( 17 % )         ;
;     -- Dedicated logic registers            ; 8,895 / 49,760 ( 18 % )         ;
;     -- I/O registers                        ; 67 / 1,749 ( 4 % )              ;
;                                             ;                                 ;
; Total LABs:  partially or completely used   ; 1,086 / 3,110 ( 35 % )          ;
; Virtual pins                                ; 0                               ;
; I/O pins                                    ; 171 / 360 ( 48 % )              ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                  ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )                 ;
;                                             ;                                 ;
; M9Ks                                        ; 182 / 182 ( 100 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                   ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                   ;
; Total block memory bits                     ; 1,371,030 / 1,677,312 ( 82 % )  ;
; Total block memory implementation bits      ; 1,677,312 / 1,677,312 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 34 / 288 ( 12 % )               ;
; PLLs                                        ; 1 / 4 ( 25 % )                  ;
; Global signals                              ; 20                              ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                   ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                   ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                   ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                   ;
; Average interconnect usage (total/H/V)      ; 8.9% / 9.2% / 8.5%              ;
; Peak interconnect usage (total/H/V)         ; 29.9% / 30.9% / 28.4%           ;
; Maximum fan-out                             ; 5688                            ;
; Highest non-global fan-out                  ; 808                             ;
; Total fan-out                               ; 67952                           ;
; Average fan-out                             ; 3.06                            ;
+---------------------------------------------+---------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                            ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                       ;                                ;
; Total logic elements                         ; 12842 / 49760 ( 26 % ) ; 135 / 49760 ( < 1 % ) ; 185 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 4111                   ; 62                    ; 94                    ; 0                              ;
;     -- Register only                         ; 2982                   ; 7                     ; 18                    ; 0                              ;
;     -- Combinational with a register         ; 5749                   ; 66                    ; 73                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 4229                   ; 60                    ; 79                    ; 0                              ;
;     -- 3 input functions                     ; 3213                   ; 19                    ; 43                    ; 0                              ;
;     -- <=2 input functions                   ; 2418                   ; 49                    ; 45                    ; 0                              ;
;     -- Register only                         ; 2982                   ; 7                     ; 18                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                       ;                                ;
;     -- normal mode                           ; 7770                   ; 123                   ; 158                   ; 0                              ;
;     -- arithmetic mode                       ; 2090                   ; 5                     ; 9                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Total registers                              ; 8798                   ; 73                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers             ; 8731 / 49760 ( 18 % )  ; 73 / 49760 ( < 1 % )  ; 91 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 134                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 1058 / 3110 ( 34 % )   ; 13 / 3110 ( < 1 % )   ; 17 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                        ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 171                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 34 / 288 ( 12 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 1371030                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 1677312                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 182 / 182 ( 100 % )    ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 14 / 24 ( 58 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 4 / 24 ( 16 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )      ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 35 / 500 ( 7 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                        ;                       ;                       ;                                ;
; Connections                                  ;                        ;                       ;                       ;                                ;
;     -- Input Connections                     ; 6172                   ; 73                    ; 140                   ; 2                              ;
;     -- Registered Input Connections          ; 5964                   ; 34                    ; 99                    ; 0                              ;
;     -- Output Connections                    ; 303                    ; 6                     ; 211                   ; 5867                           ;
;     -- Registered Output Connections         ; 7                      ; 4                     ; 211                   ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                       ;                                ;
;     -- Total Connections                     ; 67608                  ; 601                   ; 1062                  ; 5878                           ;
;     -- Registered Connections                ; 31368                  ; 321                   ; 739                   ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; External Connections                         ;                        ;                       ;                       ;                                ;
;     -- Top                                   ; 270                    ; 33                    ; 303                   ; 5869                           ;
;     -- pzdyqx:nabboc                         ; 33                     ; 0                     ; 46                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 303                    ; 46                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5869                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                       ;                                ;
;     -- Input Ports                           ; 68                     ; 11                    ; 87                    ; 2                              ;
;     -- Output Ports                          ; 108                    ; 4                     ; 104                   ; 5                              ;
;     -- Bidir Ports                           ; 39                     ; 0                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 3                     ; 60                    ; 0                              ;
;                                              ;                        ;                       ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10      ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; GSENSOR_INT[1]  ; Y14   ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; GSENSOR_INT[2]  ; Y13   ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]          ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]          ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50   ; P11   ; 3        ; 34           ; 0            ; 28           ; 2624                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50   ; N14   ; 6        ; 78           ; 29           ; 21           ; 44                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_CLK  ; W10   ; 3        ; 24           ; 0            ; 28           ; 368                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[0] ; W9    ; 3        ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[1] ; V8    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[2] ; W8    ; 3        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[3] ; V7    ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[4] ; W7    ; 3        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[5] ; W6    ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[6] ; V5    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[7] ; W5    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[8] ; AA15  ; 4        ; 54           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_D[9] ; AA14  ; 4        ; 51           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_HS   ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MIPI_PIXEL_VS   ; AB10  ; 4        ; 38           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]           ; C10   ; 7        ; 51           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]           ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]           ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]           ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]           ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]           ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]           ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]           ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]           ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]           ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAMERA_PWDN_n ; Y7    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_CS_N  ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK  ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_CS_n     ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_MCLK     ; AA6   ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_REFCLK   ; AB11  ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIPI_RESET_n  ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; CAMERA_I2C_SCL  ; AA7   ; 3        ; 29           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SCLK~2 (inverted)                                          ;
; CAMERA_I2C_SDA  ; Y6    ; 3        ; 20           ; 0            ; 28           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SDAT~2 (inverted)                                          ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                 ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                   ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                   ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                   ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                   ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                   ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                   ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                    ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                    ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                    ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                    ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                    ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                    ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                    ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                    ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                    ;
; GSENSOR_SDI     ; V11   ; 4        ; 38           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; GSENSOR_SDO     ; V12   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                           ;
; MIPI_I2C_SCL    ; AA5   ; 3        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen ;
; MIPI_I2C_SDA    ; Y4    ; 3        ; 24           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 48 ( 58 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 48 ( 42 % ) ; 3.3V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 3.3V          ; --           ;
; 6        ; 40 / 60 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; MIPI_I2C_SCL                         ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; MIPI_MCLK                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; CAMERA_I2C_SCL                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; MIPI_RESET_n                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; MIPI_PIXEL_HS                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; MIPI_PIXEL_D[9]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; MIPI_PIXEL_D[8]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; MIPI_PIXEL_VS                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; MIPI_REFCLK                          ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                           ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; MIPI_PIXEL_D[6]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; MIPI_PIXEL_D[3]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; MIPI_PIXEL_D[1]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                          ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                          ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; MIPI_PIXEL_D[7]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; MIPI_PIXEL_D[5]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; MIPI_PIXEL_D[4]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; MIPI_PIXEL_D[2]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; MIPI_PIXEL_D[0]                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; MIPI_PIXEL_CLK                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; MIPI_I2C_SDA                         ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; CAMERA_I2C_SDA                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; CAMERA_PWDN_n                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; MIPI_CS_n                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; GSENSOR_INT[2]                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; GSENSOR_INT[1]                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                              ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock2                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                     ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 270 (7500 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 5       ; 4       ; u0|altpll_0|sd1|pll7|clk[1] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[2] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)      ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[3] ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] ; clock4       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)      ; 1.50 (208 ps)    ; 50/50      ; C3      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[4] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; DRAM_ADDR[0]    ; Missing drive strength ;
; DRAM_ADDR[1]    ; Missing drive strength ;
; DRAM_ADDR[2]    ; Missing drive strength ;
; DRAM_ADDR[3]    ; Missing drive strength ;
; DRAM_ADDR[4]    ; Missing drive strength ;
; DRAM_ADDR[5]    ; Missing drive strength ;
; DRAM_ADDR[6]    ; Missing drive strength ;
; DRAM_ADDR[7]    ; Missing drive strength ;
; DRAM_ADDR[8]    ; Missing drive strength ;
; DRAM_ADDR[9]    ; Missing drive strength ;
; DRAM_ADDR[10]   ; Missing drive strength ;
; DRAM_ADDR[11]   ; Missing drive strength ;
; DRAM_ADDR[12]   ; Missing drive strength ;
; DRAM_BA[0]      ; Missing drive strength ;
; DRAM_BA[1]      ; Missing drive strength ;
; DRAM_CAS_N      ; Missing drive strength ;
; DRAM_CKE        ; Missing drive strength ;
; DRAM_CLK        ; Missing drive strength ;
; DRAM_CS_N       ; Missing drive strength ;
; DRAM_LDQM       ; Missing drive strength ;
; DRAM_RAS_N      ; Missing drive strength ;
; DRAM_UDQM       ; Missing drive strength ;
; DRAM_WE_N       ; Missing drive strength ;
; HEX0[0]         ; Missing drive strength ;
; HEX0[1]         ; Missing drive strength ;
; HEX0[2]         ; Missing drive strength ;
; HEX0[3]         ; Missing drive strength ;
; HEX0[4]         ; Missing drive strength ;
; HEX0[5]         ; Missing drive strength ;
; HEX0[6]         ; Missing drive strength ;
; HEX0[7]         ; Missing drive strength ;
; HEX1[0]         ; Missing drive strength ;
; HEX1[1]         ; Missing drive strength ;
; HEX1[2]         ; Missing drive strength ;
; HEX1[3]         ; Missing drive strength ;
; HEX1[4]         ; Missing drive strength ;
; HEX1[5]         ; Missing drive strength ;
; HEX1[6]         ; Missing drive strength ;
; HEX1[7]         ; Missing drive strength ;
; HEX2[0]         ; Missing drive strength ;
; HEX2[1]         ; Missing drive strength ;
; HEX2[2]         ; Missing drive strength ;
; HEX2[3]         ; Missing drive strength ;
; HEX2[4]         ; Missing drive strength ;
; HEX2[5]         ; Missing drive strength ;
; HEX2[6]         ; Missing drive strength ;
; HEX2[7]         ; Missing drive strength ;
; HEX3[0]         ; Missing drive strength ;
; HEX3[1]         ; Missing drive strength ;
; HEX3[2]         ; Missing drive strength ;
; HEX3[3]         ; Missing drive strength ;
; HEX3[4]         ; Missing drive strength ;
; HEX3[5]         ; Missing drive strength ;
; HEX3[6]         ; Missing drive strength ;
; HEX3[7]         ; Missing drive strength ;
; HEX4[0]         ; Missing drive strength ;
; HEX4[1]         ; Missing drive strength ;
; HEX4[2]         ; Missing drive strength ;
; HEX4[3]         ; Missing drive strength ;
; HEX4[4]         ; Missing drive strength ;
; HEX4[5]         ; Missing drive strength ;
; HEX4[6]         ; Missing drive strength ;
; HEX4[7]         ; Missing drive strength ;
; HEX5[0]         ; Missing drive strength ;
; HEX5[1]         ; Missing drive strength ;
; HEX5[2]         ; Missing drive strength ;
; HEX5[3]         ; Missing drive strength ;
; HEX5[4]         ; Missing drive strength ;
; HEX5[5]         ; Missing drive strength ;
; HEX5[6]         ; Missing drive strength ;
; HEX5[7]         ; Missing drive strength ;
; LEDR[0]         ; Missing drive strength ;
; LEDR[1]         ; Missing drive strength ;
; LEDR[2]         ; Missing drive strength ;
; LEDR[3]         ; Missing drive strength ;
; LEDR[4]         ; Missing drive strength ;
; LEDR[5]         ; Missing drive strength ;
; LEDR[6]         ; Missing drive strength ;
; LEDR[7]         ; Missing drive strength ;
; LEDR[8]         ; Missing drive strength ;
; LEDR[9]         ; Missing drive strength ;
; VGA_B[0]        ; Missing drive strength ;
; VGA_B[1]        ; Missing drive strength ;
; VGA_B[2]        ; Missing drive strength ;
; VGA_B[3]        ; Missing drive strength ;
; VGA_G[0]        ; Missing drive strength ;
; VGA_G[1]        ; Missing drive strength ;
; VGA_G[2]        ; Missing drive strength ;
; VGA_G[3]        ; Missing drive strength ;
; VGA_HS          ; Missing drive strength ;
; VGA_R[0]        ; Missing drive strength ;
; VGA_R[1]        ; Missing drive strength ;
; VGA_R[2]        ; Missing drive strength ;
; VGA_R[3]        ; Missing drive strength ;
; VGA_VS          ; Missing drive strength ;
; GSENSOR_CS_N    ; Missing drive strength ;
; GSENSOR_SCLK    ; Missing drive strength ;
; CAMERA_PWDN_n   ; Missing drive strength ;
; MIPI_CS_n       ; Missing drive strength ;
; MIPI_MCLK       ; Missing drive strength ;
; MIPI_REFCLK     ; Missing drive strength ;
; MIPI_RESET_n    ; Missing drive strength ;
; GSENSOR_SDI     ; Missing drive strength ;
; GSENSOR_SDO     ; Missing drive strength ;
; ARDUINO_IO[2]   ; Missing drive strength ;
; ARDUINO_IO[3]   ; Missing drive strength ;
; ARDUINO_IO[4]   ; Missing drive strength ;
; ARDUINO_IO[5]   ; Missing drive strength ;
; ARDUINO_IO[6]   ; Missing drive strength ;
; ARDUINO_IO[7]   ; Missing drive strength ;
; ARDUINO_IO[8]   ; Missing drive strength ;
; ARDUINO_IO[9]   ; Missing drive strength ;
; ARDUINO_IO[10]  ; Missing drive strength ;
; ARDUINO_IO[11]  ; Missing drive strength ;
; ARDUINO_IO[12]  ; Missing drive strength ;
; ARDUINO_IO[13]  ; Missing drive strength ;
; ARDUINO_IO[14]  ; Missing drive strength ;
; ARDUINO_IO[15]  ; Missing drive strength ;
; ARDUINO_RESET_N ; Missing drive strength ;
; DRAM_DQ[0]      ; Missing drive strength ;
; DRAM_DQ[1]      ; Missing drive strength ;
; DRAM_DQ[2]      ; Missing drive strength ;
; DRAM_DQ[3]      ; Missing drive strength ;
; DRAM_DQ[4]      ; Missing drive strength ;
; DRAM_DQ[5]      ; Missing drive strength ;
; DRAM_DQ[6]      ; Missing drive strength ;
; DRAM_DQ[7]      ; Missing drive strength ;
; DRAM_DQ[8]      ; Missing drive strength ;
; DRAM_DQ[9]      ; Missing drive strength ;
; DRAM_DQ[10]     ; Missing drive strength ;
; DRAM_DQ[11]     ; Missing drive strength ;
; DRAM_DQ[12]     ; Missing drive strength ;
; DRAM_DQ[13]     ; Missing drive strength ;
; DRAM_DQ[14]     ; Missing drive strength ;
; DRAM_DQ[15]     ; Missing drive strength ;
; ARDUINO_IO[0]   ; Missing drive strength ;
; ARDUINO_IO[1]   ; Missing drive strength ;
; CAMERA_I2C_SCL  ; Missing drive strength ;
; CAMERA_I2C_SDA  ; Missing drive strength ;
; MIPI_I2C_SCL    ; Missing drive strength ;
; MIPI_I2C_SDA    ; Missing drive strength ;
+-----------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                                            ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
; |DE10_LITE_D8M_VIP                                                                                                                                                                        ; 13162 (10)  ; 8895 (12)                 ; 67 (67)       ; 1371030     ; 182  ; 1          ; 34           ; 2       ; 16        ; 171  ; 0            ; 4267 (1)     ; 3007 (9)          ; 5888 (0)         ; 0          ; |DE10_LITE_D8M_VIP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; DE10_LITE_D8M_VIP                                                      ; work         ;
;    |FpsMonitor:uFps|                                                                                                                                                                      ; 77 (77)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 5 (5)             ; 39 (39)          ; 0          ; |DE10_LITE_D8M_VIP|FpsMonitor:uFps                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FpsMonitor                                                             ; work         ;
;    |Qsys:u0|                                                                                                                                                                              ; 12755 (0)   ; 8675 (0)                  ; 0 (0)         ; 1371030     ; 182  ; 0          ; 34           ; 2       ; 16        ; 0    ; 0            ; 4077 (0)     ; 2968 (0)          ; 5710 (0)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys                                                                   ; Qsys         ;
;       |EEE_IMGPROC:eee_imgproc_0|                                                                                                                                                         ; 3291 (372)  ; 2622 (189)                ; 0 (0)         ; 37598       ; 11   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 666 (181)    ; 1435 (29)         ; 1190 (154)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; EEE_IMGPROC                                                            ; Qsys         ;
;          |MSG_FIFO:MSG_FIFO_inst|                                                                                                                                                         ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MSG_FIFO                                                               ; work         ;
;             |scfifo:scfifo_component|                                                                                                                                                     ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; scfifo                                                                 ; work         ;
;                |scfifo_9a21:auto_generated|                                                                                                                                               ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 43 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; scfifo_9a21                                                            ; work         ;
;                   |a_dpfifo_s121:dpfifo|                                                                                                                                                  ; 63 (37)     ; 37 (14)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 43 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; a_dpfifo_s121                                                          ; work         ;
;                      |altsyncram_38b1:FIFOram|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram_38b1                                                        ; work         ;
;                      |cntr_3l6:usedw_counter|                                                                                                                                             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_3l6:usedw_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cntr_3l6                                                               ; work         ;
;                      |cntr_mka:rd_ptr_msb|                                                                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_mka:rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; cntr_mka                                                               ; work         ;
;                      |cntr_nka:wr_ptr|                                                                                                                                                    ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; cntr_nka                                                               ; work         ;
;          |SATURATION:sat|                                                                                                                                                                 ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; SATURATION                                                             ; work         ;
;          |STREAM_REG:in_reg|                                                                                                                                                              ; 43 (43)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; STREAM_REG                                                             ; work         ;
;          |STREAM_REG:out_reg|                                                                                                                                                             ; 71 (71)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 24 (24)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; STREAM_REG                                                             ; work         ;
;          |rgb_to_hsv:rgb_hsv|                                                                                                                                                             ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; rgb_to_hsv                                                             ; rgb_to_hsv   ;
;             |rgb_to_hsv_internal:rgb_to_hsv_internal_inst|                                                                                                                                ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; rgb_to_hsv_internal                                                    ; rgb_to_hsv   ;
;                |rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|                                                                                                                          ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; rgb_to_hsv_function_wrapper                                            ; rgb_to_hsv   ;
;                   |rgb_to_hsv_function:thergb_to_hsv_function|                                                                                                                            ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; rgb_to_hsv_function                                                    ; rgb_to_hsv   ;
;                      |bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|                                                                                                                   ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; bb_rgb_to_hsv_B1_start                                                 ; rgb_to_hsv   ;
;                         |bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|                                                                                      ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; bb_rgb_to_hsv_B1_start_stall_region                                    ; rgb_to_hsv   ;
;                            |i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|                                               ; 2613 (0)    ; 2347 (0)                  ; 0 (0)         ; 29406       ; 10   ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 266 (0)      ; 1406 (0)          ; 941 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv                       ; rgb_to_hsv   ;
;                               |i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|                          ; 53 (0)      ; 38 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 39 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x                                                                                                                                                                                                                                                                                                                                                  ; i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34             ; rgb_to_hsv   ;
;                                  |i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x| ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 30 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x                                                                                                                                                                                           ; i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo   ; rgb_to_hsv   ;
;                                     |acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|                                                                         ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 30 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37                                                                                                               ; acl_data_fifo                                                          ; rgb_to_hsv   ;
;                                        |acl_fifo:fifo|                                                                                                                                    ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 30 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo                                                                                                 ; acl_fifo                                                               ; rgb_to_hsv   ;
;                                           |scfifo:scfifo_component|                                                                                                                       ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 30 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component                                                                         ; scfifo                                                                 ; work         ;
;                                              |scfifo_g961:auto_generated|                                                                                                                 ; 44 (0)      ; 31 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 30 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated                                              ; scfifo_g961                                                            ; work         ;
;                                                 |a_dpfifo_ac31:dpfifo|                                                                                                                    ; 44 (27)     ; 31 (14)                   ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 30 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo                         ; a_dpfifo_ac31                                                          ; work         ;
;                                                    |altsyncram_nlg1:FIFOram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|altsyncram_nlg1:FIFOram ; altsyncram_nlg1                                                        ; work         ;
;                                                    |cntr_337:usedw_counter|                                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|cntr_337:usedw_counter  ; cntr_337                                                               ; work         ;
;                                                    |cntr_m2b:rd_ptr_msb|                                                                                                                  ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|cntr_m2b:rd_ptr_msb     ; cntr_m2b                                                               ; work         ;
;                                                    |cntr_n2b:wr_ptr|                                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|cntr_n2b:wr_ptr         ; cntr_n2b                                                               ; work         ;
;                                  |i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector|       ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector                                                                                                                                                                                                 ; i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector ; rgb_to_hsv   ;
;                                     |acl_full_detector:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector|acl_full_detector:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_full_detector                                                                                                     ; acl_full_detector                                                      ; rgb_to_hsv   ;
;                               |i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|                            ; 2562 (808)  ; 2309 (504)                ; 0 (0)         ; 27614       ; 9    ; 0          ; 28           ; 2       ; 13        ; 0    ; 0            ; 253 (243)    ; 1405 (71)         ; 904 (668)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x                                                                                                                                                                                                                                                                                                                                                    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13               ; rgb_to_hsv   ;
;                                  |altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                                     |altsyncram_g3s3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem|altsyncram_g3s3:auto_generated                                                                                                                                                                                                                                                                    ; altsyncram_g3s3                                                        ; work         ;
;                                  |altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                                     |altsyncram_p1s3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem|altsyncram_p1s3:auto_generated                                                                                                                                                                                                                                                                    ; altsyncram_p1s3                                                        ; work         ;
;                                  |altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7424        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                                     |altsyncram_j3s3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7424        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem|altsyncram_j3s3:auto_generated                                                                                                                                                                                                                                                                    ; altsyncram_j3s3                                                        ; work         ;
;                                  |altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                                     |altsyncram_c3s3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem|altsyncram_c3s3:auto_generated                                                                                                                                                                                                                                                                    ; altsyncram_c3s3                                                        ; work         ;
;                                  |altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                                     |altsyncram_f3s3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem|altsyncram_f3s3:auto_generated                                                                                                                                                                                                                                                                    ; altsyncram_f3s3                                                        ; work         ;
;                                  |altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 150         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem                                                                                                                                                                                                                                                                          ; altsyncram                                                             ; work         ;
;                                     |altsyncram_aro3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 150         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated                                                                                                                                                                                                                                           ; altsyncram_aro3                                                        ; work         ;
;                                  |altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 208         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem                                                                                                                                                                                                                                                                                  ; altsyncram                                                             ; work         ;
;                                     |altsyncram_gro3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 208         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_gro3                                                        ; work         ;
;                                  |altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem                                                                                                                                                                                                                                                                                      ; altsyncram                                                             ; work         ;
;                                     |altsyncram_euo3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_euo3                                                        ; work         ;
;                                  |altsyncram:redist93_i_acl_8_rgb_to_hsv_q_50_mem_dmem|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist93_i_acl_8_rgb_to_hsv_q_50_mem_dmem                                                                                                                                                                                                                                                                                               ; altsyncram                                                             ; work         ;
;                                     |altsyncram_qro3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist93_i_acl_8_rgb_to_hsv_q_50_mem_dmem|altsyncram_qro3:auto_generated                                                                                                                                                                                                                                                                ; altsyncram_qro3                                                        ; work         ;
;                                  |altsyncram:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_mem_dmem|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 120         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_mem_dmem                                                                                                                                                                                                                                                                                  ; altsyncram                                                             ; work         ;
;                                     |altsyncram_0ro3:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 120         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_mem_dmem|altsyncram_0ro3:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_0ro3                                                        ; work         ;
;                                  |dspba_delay:allOnes_uid322_i_div_rgb_to_hsv_delay|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:allOnes_uid322_i_div_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                  ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_acl_15_rgb_to_hsv_delay|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_acl_15_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_acl_17_rgb_to_hsv_delay|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_acl_17_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_cmp_rgb_to_hsv_delay|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_cmp_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                                 ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond426_not_demorgan_rgb_to_hsv_delay|                                                                                                 ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond426_not_demorgan_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond427_rgb_to_hsv_delay|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond427_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond428_rgb_to_hsv_delay|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond428_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond429_rgb_to_hsv_delay|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond429_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond430_rgb_to_hsv_delay|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond430_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_or_cond431_rgb_to_hsv_delay|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond431_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_reduction_rgb_to_hsv_2_rgb_to_hsv_delay|                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_reduction_rgb_to_hsv_2_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_reduction_rgb_to_hsv_7_rgb_to_hsv_delay|                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_reduction_rgb_to_hsv_7_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_unnamed_rgb_to_hsv23_delay|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_unnamed_rgb_to_hsv23_delay                                                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_unnamed_rgb_to_hsv25_delay|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_unnamed_rgb_to_hsv25_delay                                                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:i_unnamed_rgb_to_hsv27_delay|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_unnamed_rgb_to_hsv27_delay                                                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:normYIsOneC2_uid304_i_div_rgb_to_hsv_delay|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:normYIsOneC2_uid304_i_div_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:normYIsOne_uid308_i_div_rgb_to_hsv_delay|                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:normYIsOne_uid308_i_div_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                               ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist100_sync_in_aunroll_x_in_c1_eni1_3_1|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist100_sync_in_aunroll_x_in_c1_eni1_3_1                                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist101_sync_in_aunroll_x_in_c1_eni1_3_2|                                                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist101_sync_in_aunroll_x_in_c1_eni1_3_2                                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist102_sync_in_aunroll_x_in_i_valid_51|                                                                                                  ; 51 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist102_sync_in_aunroll_x_in_i_valid_51                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist103_i_conv_i_i_i29_rgb_to_hsv_sel_x_b_1|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist103_i_conv_i_i_i29_rgb_to_hsv_sel_x_b_1                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist104_bgTrunc_i_sub_rgb_to_hsv_sel_x_b_1|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist104_bgTrunc_i_sub_rgb_to_hsv_sel_x_b_1                                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist13_ts3_uid409_invPolyEval_BitSelect_for_b_tessel1_2_b_1|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist13_ts3_uid409_invPolyEval_BitSelect_for_b_tessel1_2_b_1                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist16_ts3_uid409_invPolyEval_BitSelect_for_b_tessel0_0_b_1|                                                                              ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist16_ts3_uid409_invPolyEval_BitSelect_for_b_tessel0_0_b_1                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist17_leftShiftStage0_uid624_i_shl_rgb_to_hsv_rgb_to_hsv22_shift_x_p2_q_15|                                                              ; 120 (120)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 115 (115)         ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist17_leftShiftStage0_uid624_i_shl_rgb_to_hsv_rgb_to_hsv22_shift_x_p2_q_15                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist18_prodResY_uid330_i_div_rgb_to_hsv_result_add_1_0_BitSelect_for_b_c_1|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist18_prodResY_uid330_i_div_rgb_to_hsv_result_add_1_0_BitSelect_for_b_c_1                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist19_prodResY_uid330_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_b_c_1|                                                               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist19_prodResY_uid330_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_b_c_1                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist20_prodResY_uid330_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_a_c_1|                                                               ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist20_prodResY_uid330_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_a_c_1                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist21_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_1_0_p1_of_2_q_1|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist21_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_1_0_p1_of_2_q_1                                                                                                                                                                                                                                                                  ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist22_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_1_0_BitSelect_for_b_c_1|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist22_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_1_0_BitSelect_for_b_c_1                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist23_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_b_c_1|                                                              ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist23_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_b_c_1                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist24_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_a_c_1|                                                              ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist24_prodXInvY_uid319_i_div_rgb_to_hsv_result_add_0_0_BitSelect_for_a_c_1                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist25_lev2_a0_uid605_pT3_uid405_invPolyEval_BitSelect_for_b_c_1|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist25_lev2_a0_uid605_pT3_uid405_invPolyEval_BitSelect_for_b_c_1                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist26_lev2_a0_uid605_pT3_uid405_invPolyEval_BitSelect_for_a_c_1|                                                                         ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist26_lev2_a0_uid605_pT3_uid405_invPolyEval_BitSelect_for_a_c_1                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist27_ts3_uid409_invPolyEval_p1_of_2_q_1|                                                                                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist27_ts3_uid409_invPolyEval_p1_of_2_q_1                                                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist28_ts3_uid409_invPolyEval_BitSelect_for_a_c_1|                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist28_ts3_uid409_invPolyEval_BitSelect_for_a_c_1                                                                                                                                                                                                                                                                                    ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist29_memoryC3_uid383_invTabGen_lutmem_r_1|                                                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist29_memoryC3_uid383_invTabGen_lutmem_r_1                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist2_rVStage_uid351_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_c_1|                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist2_rVStage_uid351_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_c_1                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist30_memoryC1_uid377_invTabGen_lutmem_r_1|                                                                                              ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist30_memoryC1_uid377_invTabGen_lutmem_r_1                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist31_memoryC0_uid374_invTabGen_lutmem_r_1|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist31_memoryC0_uid374_invTabGen_lutmem_r_1                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist32_memoryC0_uid373_invTabGen_lutmem_r_1|                                                                                              ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist32_memoryC0_uid373_invTabGen_lutmem_r_1                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist33_prodResY_uid330_i_div_rgb_to_hsv_im9_q_1|                                                                                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist33_prodResY_uid330_i_div_rgb_to_hsv_im9_q_1                                                                                                                                                                                                                                                                                      ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist34_prodResY_uid330_i_div_rgb_to_hsv_im6_q_2|                                                                                          ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 64 (64)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist34_prodResY_uid330_i_div_rgb_to_hsv_im6_q_2                                                                                                                                                                                                                                                                                      ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist35_prodResY_uid330_i_div_rgb_to_hsv_im3_q_1|                                                                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist35_prodResY_uid330_i_div_rgb_to_hsv_im3_q_1                                                                                                                                                                                                                                                                                      ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist36_prodResY_uid330_i_div_rgb_to_hsv_im0_q_1|                                                                                          ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist36_prodResY_uid330_i_div_rgb_to_hsv_im0_q_1                                                                                                                                                                                                                                                                                      ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist37_prodXInvY_uid319_i_div_rgb_to_hsv_im9_q_1|                                                                                         ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist37_prodXInvY_uid319_i_div_rgb_to_hsv_im9_q_1                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist38_prodXInvY_uid319_i_div_rgb_to_hsv_im6_q_2|                                                                                         ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 52 (52)           ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist38_prodXInvY_uid319_i_div_rgb_to_hsv_im6_q_2                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist39_prodXInvY_uid319_i_div_rgb_to_hsv_im3_q_1|                                                                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist39_prodXInvY_uid319_i_div_rgb_to_hsv_im3_q_1                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist3_rVStage_uid345_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_b_1|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist3_rVStage_uid345_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_b_1                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist40_prodXInvY_uid319_i_div_rgb_to_hsv_im0_q_1|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist40_prodXInvY_uid319_i_div_rgb_to_hsv_im0_q_1                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist41_i_mul_add66_rgb_to_hsv_BitSelect_for_a_b_2|                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist41_i_mul_add66_rgb_to_hsv_BitSelect_for_a_b_2                                                                                                                                                                                                                                                                                    ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist42_lowRangeB_uid601_pT3_uid405_invPolyEval_b_1|                                                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist42_lowRangeB_uid601_pT3_uid405_invPolyEval_b_1                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist44_sm1_uid598_pT3_uid405_invPolyEval_q_1|                                                                                             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist44_sm1_uid598_pT3_uid405_invPolyEval_q_1                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist45_sm0_uid597_pT3_uid405_invPolyEval_q_1|                                                                                             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist45_sm0_uid597_pT3_uid405_invPolyEval_q_1                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist46_sm0_uid596_pT3_uid405_invPolyEval_q_1|                                                                                             ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist46_sm0_uid596_pT3_uid405_invPolyEval_q_1                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist48_topRangeY_uid533_pT3_uid405_invPolyEval_b_1|                                                                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist48_topRangeY_uid533_pT3_uid405_invPolyEval_b_1                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist49_osig_uid518_pT2_uid398_invPolyEval_b_1|                                                                                            ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist49_osig_uid518_pT2_uid398_invPolyEval_b_1                                                                                                                                                                                                                                                                                        ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist4_rVStage_uid345_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_c_1|                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist4_rVStage_uid345_zCount_uid301_i_div_rgb_to_hsv_merged_bit_select_c_1                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist50_highABits_uid515_pT2_uid398_invPolyEval_b_1|                                                                                       ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist50_highABits_uid515_pT2_uid398_invPolyEval_b_1                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist52_lev1_a1high_uid508_pT2_uid398_invPolyEval_q_2|                                                                                     ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist52_lev1_a1high_uid508_pT2_uid398_invPolyEval_q_2                                                                                                                                                                                                                                                                                 ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist53_lowRangeA_uid506_pT2_uid398_invPolyEval_b_2|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist53_lowRangeA_uid506_pT2_uid398_invPolyEval_b_2                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist56_sm0_uid498_pT2_uid398_invPolyEval_q_1|                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist56_sm0_uid498_pT2_uid398_invPolyEval_q_1                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist57_sm0_uid497_pT2_uid398_invPolyEval_q_1|                                                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist57_sm0_uid497_pT2_uid398_invPolyEval_q_1                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist5_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_c_1|                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist5_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_c_1                                                                                                                                                                                                                                ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist60_s2_uid403_invPolyEval_b_1|                                                                                                         ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist60_s2_uid403_invPolyEval_b_1                                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist61_s1_uid396_invPolyEval_b_1|                                                                                                         ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist61_s1_uid396_invPolyEval_b_1                                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_inputreg|                                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_inputreg                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist63_rVStage_uid369_zCount_uid301_i_div_rgb_to_hsv_b_1|                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist63_rVStage_uid369_zCount_uid301_i_div_rgb_to_hsv_b_1                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist64_vCount_uid364_zCount_uid301_i_div_rgb_to_hsv_q_1|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist64_vCount_uid364_zCount_uid301_i_div_rgb_to_hsv_q_1                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist65_vCount_uid358_zCount_uid301_i_div_rgb_to_hsv_q_2|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist65_vCount_uid358_zCount_uid301_i_div_rgb_to_hsv_q_2                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist67_vCount_uid346_zCount_uid301_i_div_rgb_to_hsv_q_4|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist67_vCount_uid346_zCount_uid301_i_div_rgb_to_hsv_q_4                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist69_resFinalPostMux_uid335_i_div_rgb_to_hsv_b_1|                                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist69_resFinalPostMux_uid335_i_div_rgb_to_hsv_b_1                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist6_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_d_1|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist6_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_d_1                                                                                                                                                                                                                                ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6_inputreg|                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6_inputreg                                                                                                                                                                                                                                                                                 ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6_outputreg|                                                                                    ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6_outputreg                                                                                                                                                                                                                                                                                ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6|                                                                                              ; 68 (68)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 65 (65)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist70_resFinal_uid329_i_div_rgb_to_hsv_q_6                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist71_resFinal_uid329_i_div_rgb_to_hsv_q_7|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist71_resFinal_uid329_i_div_rgb_to_hsv_q_7                                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist72_prodPostRightShiftPostRndRange_uid327_i_div_rgb_to_hsv_b_1|                                                                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist72_prodPostRightShiftPostRndRange_uid327_i_div_rgb_to_hsv_b_1                                                                                                                                                                                                                                                                    ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist73_prodPostRightShiftPost_uid321_i_div_rgb_to_hsv_b_1|                                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist73_prodPostRightShiftPost_uid321_i_div_rgb_to_hsv_b_1                                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist74_prodPostRightShiftPost_uid321_i_div_rgb_to_hsv_b_2|                                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist74_prodPostRightShiftPost_uid321_i_div_rgb_to_hsv_b_2                                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist75_normYIsOne_uid308_i_div_rgb_to_hsv_q_19|                                                                                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist75_normYIsOne_uid308_i_div_rgb_to_hsv_q_19                                                                                                                                                                                                                                                                                       ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist76_normYIsOneC2_uid307_i_div_rgb_to_hsv_b_2|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist76_normYIsOneC2_uid307_i_div_rgb_to_hsv_b_2                                                                                                                                                                                                                                                                                      ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist77_normYNoLeadOne_uid303_i_div_rgb_to_hsv_b_1|                                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist77_normYNoLeadOne_uid303_i_div_rgb_to_hsv_b_1                                                                                                                                                                                                                                                                                    ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist79_i_shl_i_i4_rgb_to_hsv_vt_select_26_b_1|                                                                                            ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist79_i_shl_i_i4_rgb_to_hsv_vt_select_26_b_1                                                                                                                                                                                                                                                                                        ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist7_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_3|                                                                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist7_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_3                                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist80_i_s_coerce268269274_zext_rgb_to_hsv_vt_select_0_b_51|                                                                              ; 51 (51)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 50 (50)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist80_i_s_coerce268269274_zext_rgb_to_hsv_vt_select_0_b_51                                                                                                                                                                                                                                                                          ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist81_i_reduction_rgb_to_hsv_7_rgb_to_hsv_q_2|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist81_i_reduction_rgb_to_hsv_7_rgb_to_hsv_q_2                                                                                                                                                                                                                                                                                       ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist82_i_or_cond427_rgb_to_hsv_q_3|                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist82_i_or_cond427_rgb_to_hsv_q_3                                                                                                                                                                                                                                                                                                   ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist83_i_mux_rgb_to_hsv_vt_select_0_b_1|                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist83_i_mux_rgb_to_hsv_vt_select_0_b_1                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist84_i_div_rgb_to_hsv_vt_select_23_b_1|                                                                                                 ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist84_i_div_rgb_to_hsv_vt_select_23_b_1                                                                                                                                                                                                                                                                                             ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_inputreg|                                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_inputreg                                                                                                                                                                                                                                                                                 ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist86_i_conv52_rgb_to_hsv_vt_join_q_1|                                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist86_i_conv52_rgb_to_hsv_vt_join_q_1                                                                                                                                                                                                                                                                                               ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist87_i_conv52_rgb_to_hsv_vt_join_q_5|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist87_i_conv52_rgb_to_hsv_vt_join_q_5                                                                                                                                                                                                                                                                                               ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_inputreg|                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_inputreg                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_outputreg|                                                                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_outputreg                                                                                                                                                                                                                                                                                    ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist89_i_conv52_rgb_to_hsv_vt_join_q_37|                                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist89_i_conv52_rgb_to_hsv_vt_join_q_37                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist8_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_9|                                                                                ; 42 (42)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist8_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_9                                                                                                                                                                                                                                                                            ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist90_i_conv4_i_i_i_rgb_to_hsv_vt_select_16_b_1|                                                                                         ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist90_i_conv4_i_i_i_rgb_to_hsv_vt_select_16_b_1                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist91_i_cmp_rgb_to_hsv_q_49|                                                                                                             ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist91_i_cmp_rgb_to_hsv_q_49                                                                                                                                                                                                                                                                                                         ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist92_i_cmp_i_i_i87_rgb_to_hsv_q_1|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist92_i_cmp_i_i_i87_rgb_to_hsv_q_1                                                                                                                                                                                                                                                                                                  ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_inputreg|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_inputreg                                                                                                                                                                                                                                                                                 ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_outputreg|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_outputreg                                                                                                                                                                                                                                                                                ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist95_i_acl_18_rgb_to_hsv_vt_select_2_b_1|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist95_i_acl_18_rgb_to_hsv_vt_select_2_b_1                                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist96_sync_in_aunroll_x_in_c1_eni1_1_1|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist96_sync_in_aunroll_x_in_c1_eni1_1_1                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist97_sync_in_aunroll_x_in_c1_eni1_1_2|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist97_sync_in_aunroll_x_in_c1_eni1_1_2                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist98_sync_in_aunroll_x_in_c1_eni1_2_1|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist98_sync_in_aunroll_x_in_c1_eni1_2_1                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist99_sync_in_aunroll_x_in_c1_eni1_2_2|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist99_sync_in_aunroll_x_in_c1_eni1_2_2                                                                                                                                                                                                                                                                                              ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:redist9_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_16|                                                                               ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 49 (49)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist9_yAddr_uid311_i_div_rgb_to_hsv_merged_bit_select_b_16                                                                                                                                                                                                                                                                           ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:vCount_uid340_zCount_uid301_i_div_rgb_to_hsv_delay|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:vCount_uid340_zCount_uid301_i_div_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                     ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |dspba_delay:yIsZero_uid309_i_div_rgb_to_hsv_delay|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:yIsZero_uid309_i_div_rgb_to_hsv_delay                                                                                                                                                                                                                                                                                                  ; dspba_delay                                                            ; rgb_to_hsv   ;
;                                  |lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im0_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im0_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                                               ; work         ;
;                                     |mult_60u:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated                                                                                                                                                                                                                                                                    ; mult_60u                                                               ; work         ;
;                                  |lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im3_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im3_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                                               ; work         ;
;                                     |mult_uvt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im3_component|mult_uvt:auto_generated                                                                                                                                                                                                                                                                    ; mult_uvt                                                               ; work         ;
;                                  |lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im6_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im6_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                                               ; work         ;
;                                     |mult_uvt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated                                                                                                                                                                                                                                                                    ; mult_uvt                                                               ; work         ;
;                                  |lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im9_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im9_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                                               ; work         ;
;                                     |mult_vvt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im9_component|mult_vvt:auto_generated                                                                                                                                                                                                                                                                    ; mult_vvt                                                               ; work         ;
;                                  |lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im0_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im0_component                                                                                                                                                                                                                                                                                           ; lpm_mult                                                               ; work         ;
;                                     |mult_60u:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated                                                                                                                                                                                                                                                                   ; mult_60u                                                               ; work         ;
;                                  |lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im3_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im3_component                                                                                                                                                                                                                                                                                           ; lpm_mult                                                               ; work         ;
;                                     |mult_00u:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im3_component|mult_00u:auto_generated                                                                                                                                                                                                                                                                   ; mult_00u                                                               ; work         ;
;                                  |lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im6_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im6_component                                                                                                                                                                                                                                                                                           ; lpm_mult                                                               ; work         ;
;                                     |mult_uvt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated                                                                                                                                                                                                                                                                   ; mult_uvt                                                               ; work         ;
;                                  |lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im9_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im9_component                                                                                                                                                                                                                                                                                           ; lpm_mult                                                               ; work         ;
;                                     |mult_10u:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im9_component|mult_10u:auto_generated                                                                                                                                                                                                                                                                   ; mult_10u                                                               ; work         ;
;                                  |lpm_mult:sm0_uid432_pT1_uid391_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid432_pT1_uid391_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_vot:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid432_pT1_uid391_invPolyEval_component|mult_vot:auto_generated                                                                                                                                                                                                                                                                       ; mult_vot                                                               ; work         ;
;                                  |lpm_mult:sm0_uid497_pT2_uid398_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid497_pT2_uid398_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_vot:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid497_pT2_uid398_invPolyEval_component|mult_vot:auto_generated                                                                                                                                                                                                                                                                       ; mult_vot                                                               ; work         ;
;                                  |lpm_mult:sm0_uid498_pT2_uid398_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid498_pT2_uid398_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_2mt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid498_pT2_uid398_invPolyEval_component|mult_2mt:auto_generated                                                                                                                                                                                                                                                                       ; mult_2mt                                                               ; work         ;
;                                  |lpm_mult:sm0_uid596_pT3_uid405_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid596_pT3_uid405_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_vot:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid596_pT3_uid405_invPolyEval_component|mult_vot:auto_generated                                                                                                                                                                                                                                                                       ; mult_vot                                                               ; work         ;
;                                  |lpm_mult:sm0_uid597_pT3_uid405_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid597_pT3_uid405_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_2pt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid597_pT3_uid405_invPolyEval_component|mult_2pt:auto_generated                                                                                                                                                                                                                                                                       ; mult_2pt                                                               ; work         ;
;                                  |lpm_mult:sm1_uid499_pT2_uid398_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid499_pT2_uid398_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_1mt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid499_pT2_uid398_invPolyEval_component|mult_1mt:auto_generated                                                                                                                                                                                                                                                                       ; mult_1mt                                                               ; work         ;
;                                  |lpm_mult:sm1_uid598_pT3_uid405_invPolyEval_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid598_pT3_uid405_invPolyEval_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                                               ; work         ;
;                                     |mult_1pt:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid598_pT3_uid405_invPolyEval_component|mult_1pt:auto_generated                                                                                                                                                                                                                                                                       ; mult_1pt                                                               ; work         ;
;       |Qsys_alt_vip_vfb_0:alt_vip_vfb_0|                                                                                                                                                  ; 1996 (205)  ; 1516 (109)                ; 0 (0)         ; 72192       ; 9    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (94)     ; 393 (10)          ; 1124 (108)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys_alt_vip_vfb_0                                                     ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_current_packet_id_au|                                                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_current_packet_id_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_length_cnt_4_id_3254_line897|                                                                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_length_cnt_4_id_3254_line897                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_length_cnt_id_3256_line897|                                                                                                                           ; 22 (22)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_length_cnt_id_3256_line897                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_length_cnt_id_3265_line897|                                                                                                                           ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_length_cnt_id_3265_line897                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_packet_read_address_au|                                                                                                                               ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_packet_read_address_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_reader_read_address_au|                                                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_read_address_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_first_packet_id_au|                                                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_first_packet_id_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_length_counter_au|                                                                                                                                    ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_length_counter_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_next_to_last_packet_id_au|                                                                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_next_to_last_packet_id_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_overflow_trigger_au|                                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_overflow_trigger_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_packet_write_address_au|                                                                                                                              ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_packet_write_address_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_word_counter_au|                                                                                                                                      ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_word_counter_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_word_counter_trigger_au|                                                                                                                              ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_word_counter_trigger_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:vfb_writer_write_address_au|                                                                                                                                     ; 33 (33)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AU:wrap_packet_id_id_3247_line1077|                                                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:wrap_packet_id_id_3247_line1077                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; ALT_CUSP181_AU                                                         ; qsys         ;
;          |ALT_CUSP181_AVALON_ST_OUTPUT:dout|                                                                                                                                              ; 31 (31)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; ALT_CUSP181_AVALON_ST_OUTPUT                                           ; qsys         ;
;          |alt_cusp181_avalon_mm_bursting_master_fifo:read_master|                                                                                                                         ; 336 (233)   ; 248 (157)                 ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (74)      ; 39 (34)           ; 211 (125)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_avalon_mm_bursting_master_fifo                             ; qsys         ;
;             |alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|                                                                                                                      ; 56 (0)      ; 46 (0)                    ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 4 (0)             ; 42 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_general_fifo                                               ; qsys         ;
;                |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                       ; 35 (32)     ; 26 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (1)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                   |alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_one_bit_delay                                              ; qsys         ;
;                |alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                                                                   ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_ram_fifo                                                   ; qsys         ;
;                   |altsyncram:ram|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                             ; work         ;
;                      |altsyncram_c5l1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altsyncram_c5l1                                                        ; work         ;
;             |alt_cusp181_general_fifo:cmd_fifo|                                                                                                                                           ; 47 (0)      ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 44 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_general_fifo                                               ; qsys         ;
;                |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                |alt_cusp181_logic_fifo:\single_clock_small_gen:logic_fifo|                                                                                                                ; 45 (44)     ; 43 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 42 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\single_clock_small_gen:logic_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_logic_fifo                                                 ; qsys         ;
;                   |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\single_clock_small_gen:logic_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;          |alt_cusp181_avalon_mm_bursting_master_fifo:write_master|                                                                                                                        ; 482 (255)   ; 385 (190)                 ; 0 (0)         ; 47616       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (64)      ; 92 (82)           ; 294 (109)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_avalon_mm_bursting_master_fifo                             ; qsys         ;
;             |alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|                                                                                                                         ; 53 (0)      ; 46 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 2 (0)             ; 44 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_cusp181_general_fifo                                               ; qsys         ;
;                |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                       ; 33 (30)     ; 26 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (0)             ; 24 (24)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                   |alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_one_bit_delay                                              ; qsys         ;
;                |alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                                                                   ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_ram_fifo                                                   ; qsys         ;
;                   |altsyncram:ram|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram                                                             ; work         ;
;                      |altsyncram_c5l1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram_c5l1                                                        ; work         ;
;             |alt_cusp181_general_fifo:cmd_fifo|                                                                                                                                           ; 174 (6)     ; 149 (2)                   ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (4)       ; 8 (0)             ; 141 (2)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_general_fifo                                               ; qsys         ;
;                |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                       ; 33 (30)     ; 25 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (0)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                   |alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_one_bit_delay                                              ; qsys         ;
;                |alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|                                                                                  ; 97 (94)     ; 89 (87)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 89 (87)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_logic_fifo                                                 ; qsys         ;
;                   |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                |alt_cusp181_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_one_bit_delay:\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_one_bit_delay                                              ; qsys         ;
;                |alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|                                                                                                                   ; 36 (18)     ; 31 (18)                   ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 3 (0)             ; 28 (18)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_ram_fifo                                                   ; qsys         ;
;                   |alt_cusp181_fifo_usedw_calculator:usedw_calculator|                                                                                                                    ; 18 (15)     ; 13 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_fifo_usedw_calculator                                      ; qsys         ;
;                      |alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer|                                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|alt_cusp181_one_bit_delay:\single_clock_gen:wrreq_delayer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_one_bit_delay                                              ; qsys         ;
;                   |altsyncram:ram|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                                             ; work         ;
;                      |altsyncram_80l1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14848       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram_80l1                                                        ; work         ;
;          |alt_cusp181_avalon_st_input:din|                                                                                                                                                ; 148 (148)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 26 (26)           ; 80 (80)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_st_input:din                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_avalon_st_input                                            ; qsys         ;
;          |alt_cusp181_cmp:fu_id_4494_line325_93|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_4494_line325_93                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_4510_line325_52|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_4510_line325_52                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_4526_line201_52|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_4526_line201_52                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_4696_line202_58|                                                                                                                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_4696_line202_58                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_5804_line563_105|                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_5804_line563_105                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_5987_line933_38|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_5987_line933_38                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_6225_line1062_114|                                                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_6225_line1062_114                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_6241_line1063_112|                                                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_6241_line1063_112                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_6323_line1188_29|                                                                                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_6323_line1188_29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_cmp:fu_id_6458_line1248_53|                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_cmp:fu_id_6458_line1248_53                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_cmp                                                        ; qsys         ;
;          |alt_cusp181_muxbin2:msg_buffer_id_3153_line170_d_muxinst|                                                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_buffer_id_3153_line170_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_buffer_reply_id_3148_line162_d_muxinst|                                                                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_buffer_reply_id_3148_line162_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_field_height_id_3161_line174_d_muxinst|                                                                                                                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_field_height_id_3161_line174_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_field_interlace_id_3165_line176_d_muxinst|                                                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_field_interlace_id_3165_line176_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_field_width_id_3157_line172_d_muxinst|                                                                                                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_field_width_id_3157_line172_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_first_packet_id_3177_line222_d_muxinst|                                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_first_packet_id_3177_line222_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_next_to_last_packet_id_3181_line223_d_muxinst|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_next_to_last_packet_id_3181_line223_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_samples_in_field_id_3169_line178_d_muxinst|                                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_samples_in_field_id_3169_line178_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:msg_words_in_field_id_3173_line180_d_muxinst|                                                                                                               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:msg_words_in_field_id_3173_line180_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_1532_d_muxinst|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_1532_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_1533_d_muxinst|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_1533_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_1534_d_muxinst|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_1534_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_1535_d_muxinst|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_1535_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_153_d_muxinst|                                                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_153_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:output_reg_d_muxinst|                                                                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:output_reg_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:packetdimensions_reg_1312_d_muxinst|                                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:packetdimensions_reg_1312_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:packetdimensions_reg_1313_d_muxinst|                                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:packetdimensions_reg_1313_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:packetdimensions_reg_131_d_muxinst|                                                                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:packetdimensions_reg_131_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:packetdimensions_reg_d_muxinst|                                                                                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:packetdimensions_reg_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_reader_length_cnt_id_3256_line897_a_muxinst|                                                                                                            ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_reader_length_cnt_id_3256_line897_a_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_reader_length_cnt_id_3265_line897_a_muxinst|                                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_reader_length_cnt_id_3265_line897_a_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_writer_packet_write_address_au_l_muxinst|                                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_writer_packet_write_address_au_l_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_writer_packets_sample_length_reg_d_muxinst|                                                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_writer_packets_sample_length_reg_d_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:vfb_writer_write_address_au_l_muxinst|                                                                                                                      ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_writer_write_address_au_l_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:write_master_len_be_muxinst|                                                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:write_master_len_be_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxbin2:write_master_push_input_muxinst|                                                                                                                            ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:write_master_push_input_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_muxbin2                                                    ; qsys         ;
;          |alt_cusp181_muxhot16:dout_takeb_trigger_muxinst|                                                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:dout_takeb_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:dout_wdata_muxinst|                                                                                                                                        ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:dout_wdata_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:pc0_usenextpc_trigger_muxinst|                                                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:pc0_usenextpc_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:pc1_hold_trigger_muxinst|                                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:pc1_hold_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:pc1_usenextpc_trigger_muxinst|                                                                                                                             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:pc1_usenextpc_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:read_master_pull_pull_trigger_muxinst|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:read_master_pull_pull_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_muxhot16:write_master_cenable_trigger_muxinst|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:write_master_cenable_trigger_muxinst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_muxhot16                                                   ; qsys         ;
;          |alt_cusp181_pc:pc0|                                                                                                                                                             ; 14 (7)      ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_pc                                                         ; qsys         ;
;             |lpm_counter:\d2:lpm_counter_component|                                                                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc0|lpm_counter:\d2:lpm_counter_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_counter                                                            ; work         ;
;                |cntr_qll:auto_generated|                                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc0|lpm_counter:\d2:lpm_counter_component|cntr_qll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cntr_qll                                                               ; work         ;
;          |alt_cusp181_pc:pc1|                                                                                                                                                             ; 9 (2)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_pc                                                         ; qsys         ;
;             |lpm_counter:\d2:lpm_counter_component|                                                                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc1|lpm_counter:\d2:lpm_counter_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_counter                                                            ; work         ;
;                |cntr_qll:auto_generated|                                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc1|lpm_counter:\d2:lpm_counter_component|cntr_qll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; cntr_qll                                                               ; work         ;
;          |alt_cusp181_pulling_width_adapter:read_master_pull|                                                                                                                             ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 26 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pulling_width_adapter:read_master_pull                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_pulling_width_adapter                                      ; qsys         ;
;          |alt_cusp181_reg:burst_trigger_0_id_3212_line563|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:burst_trigger_0_id_3212_line563                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1113_0_id_3268|                                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1113_0_id_3268                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1113_0_stage_1_id_7906|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1113_0_stage_1_id_7906                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1113_0_stage_2_id_7909|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1113_0_stage_2_id_7909                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1113_0_stage_3_id_7912|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1113_0_stage_3_id_7912                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1203_0_id_3263|                                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1203_0_id_3263                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1203_0_stage_1_id_7918|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1203_0_stage_1_id_7918                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1203_0_stage_2_id_7921|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1203_0_stage_2_id_7921                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond1203_0_stage_3_id_7924|                                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1203_0_stage_3_id_7924                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond290_0_id_3218|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond290_0_id_3218                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond568_0_id_3214|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond568_0_id_3214                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:cond588_0_id_3206|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond588_0_id_3206                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:drop_0_id_3208_line345|                                                                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:drop_0_id_3208_line345                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:empty_image_0_comb_id_7915|                                                                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:empty_image_0_comb_id_7915                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:iscontrolpacket_0_id_3198_line202|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:iscontrolpacket_0_id_3198_line202                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:isnotimagedata_0_id_3196_line144|                                                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:isnotimagedata_0_id_3196_line144                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:ispreviousendpacket_0_comb_id_7828|                                                                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:ispreviousendpacket_0_comb_id_7828                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:ispreviousendpacket_1_comb_id_7840|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:ispreviousendpacket_1_comb_id_7840                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:ispreviousendpacket_2_comb_id_7858|                                                                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:ispreviousendpacket_2_comb_id_7858                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadaccesswire_3_comb_id_7843|                                                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadaccesswire_3_comb_id_7843                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadaccesswire_4_comb_id_7846|                                                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadaccesswire_4_comb_id_7846                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadaccesswire_6_comb_id_7861|                                                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadaccesswire_6_comb_id_7861                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadaccesswire_7_comb_id_7864|                                                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadaccesswire_7_comb_id_7864                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_1_comb_id_7831|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_1_comb_id_7831                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_2_comb_id_7837|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_2_comb_id_7837                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_4_comb_id_7849|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_4_comb_id_7849                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_5_comb_id_7855|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_5_comb_id_7855                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_7_comb_id_7867|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_7_comb_id_7867                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_1_8_comb_id_7873|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_1_8_comb_id_7873                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_2_1_comb_id_7834|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_2_1_comb_id_7834                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_2_2_comb_id_7852|                                                                                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_2_2_comb_id_7852                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:justreadqueue_2_3_comb_id_7870|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_2_3_comb_id_7870                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:loop_repeat_0_id_3210_line367|                                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:loop_repeat_0_id_3210_line367                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:loop_repeat_0_id_3261_line1148|                                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:loop_repeat_0_id_3261_line1148                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_buffer_id_3153_line170|                                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_buffer_id_3153_line170                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_buffer_reply_id_3148_line162|                                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_buffer_reply_id_3148_line162                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_field_height_id_3161_line174|                                                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_field_height_id_3161_line174                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_field_interlace_id_3165_line176|                                                                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_field_interlace_id_3165_line176                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_field_width_id_3157_line172|                                                                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_field_width_id_3157_line172                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_first_packet_id_3177_line222|                                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_first_packet_id_3177_line222                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_next_to_last_packet_id_3181_line223|                                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_next_to_last_packet_id_3181_line223                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_packets_sample_length_reg|                                                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_packets_sample_length_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_packets_word_length_reg|                                                                                                                                    ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_packets_word_length_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_samples_in_field_id_3169_line178|                                                                                                                           ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_samples_in_field_id_3169_line178                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:msg_words_in_field_id_3173_line180|                                                                                                                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_words_in_field_id_3173_line180                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:no_last_burst_0_id_3200_line301|                                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:no_last_burst_0_id_3200_line301                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:no_last_burst_0_id_3204_line585|                                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:no_last_burst_0_id_3204_line585                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_2226_comb_0_id_7882|                                                                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_2226_comb_0_id_7882                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_2226_comb_id_7879|                                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_2226_comb_id_7879                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_3252_comb_0_id_7897|                                                                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_3252_comb_0_id_7897                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_3252_comb_id_7894|                                                                                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_3252_comb_id_7894                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_4405_comb_id_7885|                                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_4405_comb_id_7885                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_4420_comb_id_7900|                                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_4420_comb_id_7900                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:op_4421_comb_id_7903|                                                                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_4421_comb_id_7903                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1532|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1532                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1533|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1533                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1534|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1534                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1535|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1535                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1536|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1536                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1537|                                                                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1537                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_1538|                                                                                                                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1538                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg_153|                                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_153                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:output_reg|                                                                                                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:packetdimensions_reg_1312|                                                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg_1312                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:packetdimensions_reg_1313|                                                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg_1313                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:packetdimensions_reg_131|                                                                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg_131                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:packetdimensions_reg|                                                                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:read_to_write_ack_id_3223_line156|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:read_to_write_ack_id_3223_line156                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:read_to_write_buf_id_3226_line160|                                                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:read_to_write_buf_id_3226_line160                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:reader_packets_sample_length_0_id_3241_line878|                                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:reader_packets_sample_length_0_id_3241_line878                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:reader_packets_word_length_0_id_3243_line880|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:reader_packets_word_length_0_id_3243_line880                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:repeat_0_id_3259_line1140|                                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:repeat_0_id_3259_line1140                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_buffer_id_3220_line865|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_buffer_id_3220_line865                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_field_height_0_id_3233_line775|                                                                                                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_field_height_0_id_3233_line775                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_field_interlace_0_id_3237_line777|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_field_interlace_0_id_3237_line777                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_field_width_0_id_3229_line773|                                                                                                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_field_width_0_id_3229_line773                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_length_cnt_3_id_3250_line897|                                                                                                                        ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_length_cnt_3_id_3250_line897                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_next_to_last_packet_id_0_id_3239_line876|                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_next_to_last_packet_id_0_id_3239_line876                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_packet_base_address_0_id_3245_line873|                                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_packet_base_address_0_id_3245_line873                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_samples_in_field_0_id_3231_line889|                                                                                                                  ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_samples_in_field_0_id_3231_line889                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_word_cnt_0_id_3252_line898|                                                                                                                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_word_cnt_0_id_3252_line898                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_reader_words_in_field_0_id_3235_line891|                                                                                                                    ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_words_in_field_0_id_3235_line891                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_buffer_id_3185_line228|                                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_buffer_id_3185_line228                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_field_height_reg|                                                                                                                                    ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (12)           ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_height_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_field_interlace_reg|                                                                                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_interlace_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_field_width_reg|                                                                                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_width_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_just_read_reg|                                                                                                                                       ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_just_read_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_overflow_flag_reg|                                                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_overflow_flag_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_packet_base_address_0_id_3194_line204|                                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packet_base_address_0_id_3194_line204                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_packets_sample_length_reg|                                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packets_sample_length_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:vfb_writer_packets_word_length_reg|                                                                                                                             ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packets_word_length_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:word_counter_trigger_flag_0_comb_id_7876|                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:word_counter_trigger_flag_0_comb_id_7876                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; alt_cusp181_reg                                                        ; qsys         ;
;          |alt_cusp181_reg:write_to_read_ack_id_3191_line164|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:write_to_read_ack_id_3191_line164                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cusp181_reg                                                        ; qsys         ;
;       |Qsys_altpll_0:altpll_0|                                                                                                                                                            ; 10 (6)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 6 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys_altpll_0                                                          ; Qsys         ;
;          |Qsys_altpll_0_altpll_u3t2:sd1|                                                                                                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Qsys_altpll_0_altpll_u3t2                                              ; Qsys         ;
;          |Qsys_altpll_0_stdsync_sv6:stdsync2|                                                                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Qsys_altpll_0_stdsync_sv6                                              ; Qsys         ;
;             |Qsys_altpll_0_dffpipe_l2c:dffpipe3|                                                                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_stdsync_sv6:stdsync2|Qsys_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_altpll_0_dffpipe_l2c                                              ; Qsys         ;
;       |Qsys_jtag_uart:jtag_uart|                                                                                                                                                          ; 164 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (17)      ; 24 (4)            ; 91 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_jtag_uart                                                         ; Qsys         ;
;          |Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_jtag_uart_scfifo_r                                                ; Qsys         ;
;             |scfifo:rfifo|                                                                                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                                 ; work         ;
;                |scfifo_9621:auto_generated|                                                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; scfifo_9621                                                            ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; a_dpfifo_bb01                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                                           ; work         ;
;                         |cntr_337:count_usedw|                                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; cntr_337                                                               ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram_dtn1                                                        ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cntr_n2b                                                               ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; cntr_n2b                                                               ; work         ;
;          |Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_jtag_uart_scfifo_w                                                ; Qsys         ;
;             |scfifo:wfifo|                                                                                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; scfifo                                                                 ; work         ;
;                |scfifo_9621:auto_generated|                                                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; scfifo_9621                                                            ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; a_dpfifo_bb01                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                                           ; work         ;
;                         |cntr_337:count_usedw|                                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; cntr_337                                                               ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram_dtn1                                                        ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; cntr_n2b                                                               ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; cntr_n2b                                                               ; work         ;
;          |alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|                                                                                                                             ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 20 (20)           ; 32 (32)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_jtag_atlantic                                                      ; work         ;
;       |Qsys_key:key|                                                                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_key:key                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_key                                                               ; Qsys         ;
;       |Qsys_led:led|                                                                                                                                                                      ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_led:led                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_led                                                               ; Qsys         ;
;       |Qsys_mipi_pwdn_n:mipi_pwdn_n|                                                                                                                                                      ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mipi_pwdn_n:mipi_pwdn_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys_mipi_pwdn_n                                                       ; Qsys         ;
;       |Qsys_mipi_pwdn_n:mipi_reset_n|                                                                                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mipi_pwdn_n:mipi_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys_mipi_pwdn_n                                                       ; Qsys         ;
;       |Qsys_mm_interconnect_0:mm_interconnect_0|                                                                                                                                          ; 1021 (0)    ; 632 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (0)      ; 238 (0)           ; 510 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_mm_interconnect_0                                                 ; Qsys         ;
;          |Qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                                                     ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_mm_interconnect_0_cmd_demux                                       ; Qsys         ;
;          |Qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys_mm_interconnect_0_cmd_demux_001                                   ; Qsys         ;
;          |Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                                                                                 ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 52 (48)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_mm_interconnect_0_cmd_mux_004                                     ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                               ; Qsys         ;
;          |Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_007|                                                                                                                                 ; 59 (57)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 6 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_007                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_mm_interconnect_0_cmd_mux_004                                     ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                               ; Qsys         ;
;          |Qsys_mm_interconnect_0_router:router|                                                                                                                                           ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys_mm_interconnect_0_router                                          ; Qsys         ;
;          |Qsys_mm_interconnect_0_router_001:router_001|                                                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys_mm_interconnect_0_router_001                                      ; Qsys         ;
;          |Qsys_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys_mm_interconnect_0_rsp_demux_004                                   ; Qsys         ;
;          |Qsys_mm_interconnect_0_rsp_demux_004:rsp_demux_007|                                                                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_rsp_demux_004:rsp_demux_007                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys_mm_interconnect_0_rsp_demux_004                                   ; Qsys         ;
;          |Qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                                         ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 112 (112)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_mm_interconnect_0_rsp_mux                                         ; Qsys         ;
;          |Qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                                                                                 ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys_mm_interconnect_0_rsp_mux_001                                     ; Qsys         ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo|                                                                                                                        ; 99 (99)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 31 (31)           ; 61 (61)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo|                                                                                                                          ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:i2c_opencores_camera_avalon_slave_0_agent_rsp_fifo|                                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_camera_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:i2c_opencores_mipi_avalon_slave_0_agent_rsp_fifo|                                                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_mipi_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                                                                               ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                                                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                                                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:mipi_pwdn_n_s1_agent_rsp_fifo|                                                                                                                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mipi_pwdn_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo|                                                                                                                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mipi_reset_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|                                                                                                                ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                                                                       ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                                                                                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo|                                                                                                            ; 37 (37)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 25 (25)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo|                                                                                                              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                                                                  ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                                                                           ; 69 (0)      ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 59 (0)            ; 9 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_st_handshake_clock_crosser                               ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                    ; 69 (65)     ; 68 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 59 (58)           ; 9 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_st_clock_crosser                                         ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                                                                           ; 33 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 15 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_st_handshake_clock_crosser                               ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                    ; 33 (29)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (14)           ; 15 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_st_clock_crosser                                         ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                                                                           ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 34 (0)            ; 39 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_st_handshake_clock_crosser                               ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                    ; 74 (70)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (32)           ; 39 (37)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_st_clock_crosser                                         ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                                                               ; 53 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 21 (0)            ; 31 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_st_handshake_clock_crosser                               ; Qsys         ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                    ; 53 (49)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 21 (20)           ; 31 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                         ; Qsys         ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                          ; Qsys         ;
;          |altera_merlin_master_agent:nios2_gen2_data_master_agent|                                                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                                             ; Qsys         ;
;          |altera_merlin_slave_agent:eee_imgproc_0_s1_agent|                                                                                                                               ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:eee_imgproc_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                              ; Qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:eee_imgproc_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_burst_uncompressor                                       ; Qsys         ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:led_s1_agent|                                                                                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:mipi_reset_n_s1_agent|                                                                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mipi_reset_n_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent|                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_agent|                                                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                              ; Qsys         ;
;          |altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent|                                                                                                                   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                              ; Qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:terasic_auto_focus_0_mm_ctrl_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                                       ; Qsys         ;
;          |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:eee_imgproc_0_s1_translator|                                                                                                                     ; 39 (39)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eee_imgproc_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:i2c_opencores_camera_avalon_slave_0_translator|                                                                                                  ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_camera_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:i2c_opencores_mipi_avalon_slave_0_translator|                                                                                                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_mipi_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                                          ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 22 (22)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                                                                               ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                               ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:mipi_pwdn_n_s1_translator|                                                                                                                       ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mipi_pwdn_n_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:mipi_reset_n_s1_translator|                                                                                                                      ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:mipi_reset_n_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator|                                                                                                           ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 28 (28)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                                                                                ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:terasic_auto_focus_0_mm_ctrl_translator|                                                                                                         ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:terasic_auto_focus_0_mm_ctrl_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                                                                             ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                                         ; Qsys         ;
;          |altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|                                                                                                                   ; 37 (37)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 25 (25)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                                          ; Qsys         ;
;          |altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|                                                                                                            ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                                          ; Qsys         ;
;       |Qsys_mm_interconnect_1:mm_interconnect_1|                                                                                                                                          ; 817 (0)     ; 532 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 89 (0)            ; 472 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_mm_interconnect_1                                                 ; Qsys         ;
;          |Qsys_mm_interconnect_1_cmd_mux:cmd_mux|                                                                                                                                         ; 147 (141)   ; 12 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (45)      ; 1 (1)             ; 97 (95)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_mm_interconnect_1_cmd_mux                                         ; Qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                                ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                                               ; Qsys         ;
;          |Qsys_mm_interconnect_1_rsp_demux:rsp_demux|                                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_mm_interconnect_1_rsp_demux                                       ; Qsys         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                                                                                ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 70 (70)           ; 101 (101)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                                                                  ; 134 (134)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 15 (15)           ; 105 (105)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                                  ; Qsys         ;
;          |altera_merlin_burst_adapter:sdram_s1_burst_adapter|                                                                                                                             ; 211 (0)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 1 (0)             ; 106 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_burst_adapter                                            ; Qsys         ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                                                                             ; 211 (211)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 1 (1)             ; 106 (106)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_burst_adapter_13_1                                       ; Qsys         ;
;          |altera_merlin_master_agent:alt_vip_vfb_0_read_master_agent|                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:alt_vip_vfb_0_read_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                                             ; Qsys         ;
;          |altera_merlin_master_agent:alt_vip_vfb_0_write_master_agent|                                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:alt_vip_vfb_0_write_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                                             ; Qsys         ;
;          |altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator|                                                                                                           ; 36 (36)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 30 (30)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                                        ; Qsys         ;
;          |altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|                                                                                                          ; 69 (69)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 45 (45)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_translator                                        ; Qsys         ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                                                                       ; 30 (3)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (3)       ; 1 (0)             ; 9 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                              ; Qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                               ; 27 (27)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                                       ; Qsys         ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                                                                         ; 56 (56)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 50 (50)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_width_adapter                                            ; Qsys         ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                                                                         ; 42 (42)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 29 (29)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_width_adapter                                            ; Qsys         ;
;       |Qsys_nios2_gen2:nios2_gen2|                                                                                                                                                        ; 2604 (41)   ; 1540 (39)                 ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1063 (2)     ; 356 (0)           ; 1185 (32)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Qsys_nios2_gen2                                                        ; Qsys         ;
;          |Qsys_nios2_gen2_cpu:cpu|                                                                                                                                                        ; 2570 (2172) ; 1501 (1227)               ; 0 (0)         ; 62720       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1061 (938)   ; 356 (308)         ; 1153 (926)       ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Qsys_nios2_gen2_cpu                                                    ; Qsys         ;
;             |Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Qsys_nios2_gen2_cpu_bht_module                                         ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                                             ; work         ;
;                   |altsyncram_vhc1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram_vhc1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_nios2_gen2_cpu_dc_data_module                                     ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                             ; work         ;
;                   |altsyncram_aoe1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_aoe1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_nios2_gen2_cpu_dc_tag_module                                      ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                             ; work         ;
;                   |altsyncram_9tb1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 640         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_9tb1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys_nios2_gen2_cpu_dc_victim_module                                   ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                   |altsyncram_hec1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_hec1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|                                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_nios2_gen2_cpu_ic_data_module                                     ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                             ; work         ;
;                   |altsyncram_2uc1:auto_generated|                                                                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_2uc1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys_nios2_gen2_cpu_ic_tag_module                                      ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                             ; work         ;
;                   |altsyncram_1lc1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_1lc1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Qsys_nios2_gen2_cpu_mult_cell                                          ; Qsys         ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add_bbo2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                               |mult_9401:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; mult_9401                                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add_bbo2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                               |mult_9b01:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; mult_9b01                                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add_bbo2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                               |mult_9b01:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; mult_9b01                                                              ; work         ;
;             |Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|                                                                                                             ; 396 (88)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (8)      ; 48 (1)            ; 226 (79)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Qsys_nios2_gen2_cpu_nios2_oci                                          ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|                                                                                      ; 135 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 42 (0)            ; 54 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys_nios2_gen2_cpu_debug_slave_wrapper                                ; Qsys         ;
;                   |Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|                                                                                     ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 33 (30)           ; 16 (15)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_debug_slave_sysclk                                 ; Qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_std_synchronizer                                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_std_synchronizer                                                ; work         ;
;                   |Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|                                                                                           ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 9 (5)             ; 50 (50)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Qsys_nios2_gen2_cpu_debug_slave_tck                                    ; Qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer                                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer                                                ; work         ;
;                   |sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|                                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_virtual_jtag_basic                                                 ; work         ;
;                |Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg|                                                                                            ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys_nios2_gen2_cpu_nios2_avalon_reg                                   ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break|                                                                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Qsys_nios2_gen2_cpu_nios2_oci_break                                    ; Qsys         ;
;                |Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|                                                                                              ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (2)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Qsys_nios2_gen2_cpu_nios2_oci_debug                                    ; Qsys         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_std_synchronizer                                                ; work         ;
;                |Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|                                                                                                    ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 49 (49)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_nios2_gen2_cpu_nios2_ocimem                                       ; Qsys         ;
;                   |Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys_nios2_gen2_cpu_ociram_sp_ram_module                               ; Qsys         ;
;                      |altsyncram:the_altsyncram|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                             ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_0n61                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_nios2_gen2_cpu_register_bank_a_module                             ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                             ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_5tb1                                                        ; work         ;
;             |Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys_nios2_gen2_cpu_register_bank_b_module                             ; Qsys         ;
;                |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                             ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_5tb1                                                        ; work         ;
;       |Qsys_onchip_memory2_0:onchip_memory2_0|                                                                                                                                            ; 72 (2)      ; 2 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (2)       ; 2 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys_onchip_memory2_0                                                  ; Qsys         ;
;          |altsyncram:the_altsyncram|                                                                                                                                                      ; 70 (0)      ; 2 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                                             ; work         ;
;             |altsyncram_7pc1:auto_generated|                                                                                                                                              ; 70 (2)      ; 2 (2)                     ; 0 (0)         ; 1048576     ; 128  ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram_7pc1                                                        ; work         ;
;                |decode_c7a:decode3|                                                                                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|decode_c7a:decode3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; decode_c7a                                                             ; work         ;
;                |mux_93b:mux2|                                                                                                                                                             ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|mux_93b:mux2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; mux_93b                                                                ; work         ;
;       |Qsys_sdram:sdram|                                                                                                                                                                  ; 336 (228)   ; 209 (121)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (126)    ; 61 (3)            ; 148 (92)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys_sdram                                                             ; Qsys         ;
;          |Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|                                                                                                                ; 115 (115)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 58 (58)           ; 56 (56)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys_sdram_input_efifo_module                                          ; Qsys         ;
;       |Qsys_sw:sw|                                                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Qsys_sw                                                                ; Qsys         ;
;       |Qsys_timer:timer|                                                                                                                                                                  ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 19 (19)           ; 102 (102)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_timer:timer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys_timer                                                             ; Qsys         ;
;       |Qsys_uart_0:uart_0|                                                                                                                                                                ; 135 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 11 (0)            ; 83 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Qsys_uart_0                                                            ; Qsys         ;
;          |Qsys_uart_0_regs:the_Qsys_uart_0_regs|                                                                                                                                          ; 50 (50)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 8 (8)             ; 29 (29)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_regs:the_Qsys_uart_0_regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Qsys_uart_0_regs                                                       ; Qsys         ;
;          |Qsys_uart_0_rx:the_Qsys_uart_0_rx|                                                                                                                                              ; 56 (54)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 2 (1)             ; 36 (36)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_rx:the_Qsys_uart_0_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Qsys_uart_0_rx                                                         ; Qsys         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_rx:the_Qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_std_synchronizer                                                ; work         ;
;          |Qsys_uart_0_tx:the_Qsys_uart_0_tx|                                                                                                                                              ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 26 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_tx:the_Qsys_uart_0_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Qsys_uart_0_tx                                                         ; Qsys         ;
;       |TERASIC_AUTO_FOCUS:terasic_auto_focus_0|                                                                                                                                           ; 736 (236)   ; 326 (113)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 379 (113)    ; 62 (15)           ; 295 (108)        ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; TERASIC_AUTO_FOCUS                                                     ; Qsys         ;
;          |I2C_VCM_Config:vcm_i2c|                                                                                                                                                         ; 101 (42)    ; 56 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (9)       ; 4 (0)             ; 52 (33)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; I2C_VCM_Config                                                         ; Qsys         ;
;             |I2C_VCM_Controller:u0|                                                                                                                                                       ; 59 (59)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 4 (4)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; I2C_VCM_Controller                                                     ; Qsys         ;
;          |VCM_CTRL_P:vcm_ctrl|                                                                                                                                                            ; 409 (225)   ; 157 (132)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (83)     ; 43 (43)           ; 145 (93)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; VCM_CTRL_P                                                             ; Qsys         ;
;             |F_VCM:f|                                                                                                                                                                     ; 105 (105)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 40 (40)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; F_VCM                                                                  ; Qsys         ;
;             |lpm_mult:Mult0|                                                                                                                                                              ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                |multcore:mult_core|                                                                                                                                                       ; 30 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; multcore                                                               ; work         ;
;                   |mpar_add:padder|                                                                                                                                                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; mpar_add                                                               ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lpm_add_sub                                                            ; work         ;
;                         |add_sub_arg:auto_generated|                                                                                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_arg:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; add_sub_arg                                                            ; work         ;
;             |lpm_mult:Mult1|                                                                                                                                                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 4 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                |multcore:mult_core|                                                                                                                                                       ; 32 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)      ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; multcore                                                               ; work         ;
;                   |mpar_add:padder|                                                                                                                                                       ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; mpar_add                                                               ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lpm_add_sub                                                            ; work         ;
;                         |add_sub_brg:auto_generated|                                                                                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; add_sub_brg                                                            ; work         ;
;             |lpm_mult:Mult2|                                                                                                                                                              ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_mult                                                               ; work         ;
;                |multcore:mult_core|                                                                                                                                                       ; 23 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (11)      ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; multcore                                                               ; work         ;
;                   |mpar_add:padder|                                                                                                                                                       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; mpar_add                                                               ; work         ;
;                      |lpm_add_sub:adder[0]|                                                                                                                                               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lpm_add_sub                                                            ; work         ;
;                         |add_sub_1qg:auto_generated|                                                                                                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_1qg:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; add_sub_1qg                                                            ; work         ;
;       |TERASIC_CAMERA:terasic_camera_0|                                                                                                                                                   ; 625 (149)   ; 407 (29)                  ; 0 (0)         ; 129464      ; 16   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (107)    ; 167 (23)          ; 243 (19)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; TERASIC_CAMERA                                                         ; Qsys         ;
;          |CAMERA_RGB:CAMERA_RGB_inst|                                                                                                                                                     ; 315 (0)     ; 241 (0)                   ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 78 (0)            ; 165 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; CAMERA_RGB                                                             ; Qsys         ;
;             |Bayer2RGB:Bayer2RGB_inst|                                                                                                                                                    ; 266 (173)   ; 180 (159)                 ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (47)      ; 58 (58)           ; 140 (68)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Bayer2RGB                                                              ; Qsys         ;
;                |Bayer_LineBuffer:Bayer_LineBuffer_Inst|                                                                                                                                   ; 27 (0)      ; 21 (0)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Bayer_LineBuffer                                                       ; Qsys         ;
;                   |altshift_taps:ALTSHIFT_TAPS_component|                                                                                                                                 ; 27 (0)      ; 21 (0)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altshift_taps                                                          ; work         ;
;                      |shift_taps_3021:auto_generated|                                                                                                                                     ; 27 (0)      ; 21 (1)                    ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; shift_taps_3021                                                        ; work         ;
;                         |altsyncram_cic1:altsyncram2|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 22968       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram_cic1                                                        ; work         ;
;                         |cntr_fog:cntr3|                                                                                                                                                  ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cntr_fog                                                               ; work         ;
;                         |cntr_p8f:cntr1|                                                                                                                                                  ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; cntr_p8f                                                               ; work         ;
;                            |cmpr_tsb:cmpr6|                                                                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|cmpr_tsb:cmpr6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; cmpr_tsb                                                               ; work         ;
;                |add2:add2_avg3|                                                                                                                                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; add2                                                                   ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; parallel_add                                                           ; work         ;
;                      |par_add_u9e:auto_generated|                                                                                                                                         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg3|parallel_add:parallel_add_component|par_add_u9e:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; par_add_u9e                                                            ; work         ;
;                |add2:add2_avg4|                                                                                                                                                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; add2                                                                   ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; parallel_add                                                           ; work         ;
;                      |par_add_u9e:auto_generated|                                                                                                                                         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add2:add2_avg4|parallel_add:parallel_add_component|par_add_u9e:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; par_add_u9e                                                            ; work         ;
;                |add4:add4_avg2|                                                                                                                                                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; add4                                                                   ; Qsys         ;
;                   |parallel_add:parallel_add_component|                                                                                                                                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 25 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2|parallel_add:parallel_add_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; parallel_add                                                           ; work         ;
;                      |par_add_1ae:auto_generated|                                                                                                                                         ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 25 (25)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|add4:add4_avg2|parallel_add:parallel_add_component|par_add_1ae:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; par_add_1ae                                                            ; work         ;
;             |CAMERA_Bayer:CAMERA_Bayer_inst|                                                                                                                                              ; 65 (65)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 20 (20)           ; 41 (41)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; CAMERA_Bayer                                                           ; Qsys         ;
;          |rgb_fifo:rgb_fifo_inst|                                                                                                                                                         ; 173 (0)     ; 137 (0)                   ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 66 (0)            ; 71 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; rgb_fifo                                                               ; Qsys         ;
;             |dcfifo:dcfifo_component|                                                                                                                                                     ; 173 (0)     ; 137 (0)                   ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 66 (0)            ; 71 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; dcfifo                                                                 ; work         ;
;                |dcfifo_6kh1:auto_generated|                                                                                                                                               ; 173 (43)    ; 137 (43)                  ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (2)       ; 66 (21)           ; 71 (3)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; dcfifo_6kh1                                                            ; work         ;
;                   |a_graycounter_qvb:wrptr_g1p|                                                                                                                                           ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; a_graycounter_qvb                                                      ; work         ;
;                   |a_graycounter_uh6:rdptr_g1p|                                                                                                                                           ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 19 (19)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_uh6:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; a_graycounter_uh6                                                      ; work         ;
;                   |alt_synch_pipe_bpl:rs_dgwp|                                                                                                                                            ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_bpl:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_synch_pipe_bpl                                                     ; work         ;
;                      |dffpipe_se9:dffpipe12|                                                                                                                                              ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_bpl:rs_dgwp|dffpipe_se9:dffpipe12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; dffpipe_se9                                                            ; work         ;
;                   |alt_synch_pipe_cpl:ws_dgrp|                                                                                                                                            ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; alt_synch_pipe_cpl                                                     ; work         ;
;                      |dffpipe_te9:dffpipe15|                                                                                                                                              ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; dffpipe_te9                                                            ; work         ;
;                   |altsyncram_r541:fifo_ram|                                                                                                                                              ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 10 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram_r541                                                        ; work         ;
;                      |altsyncram:ram_block11a0|                                                                                                                                           ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 10 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                             ; work         ;
;                         |altsyncram_71j3:auto_generated|                                                                                                                                  ; 15 (7)      ; 6 (6)                     ; 0 (0)         ; 106496      ; 12   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 10 (4)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altsyncram_71j3                                                        ; work         ;
;                            |decode_5j9:rden_decode_b|                                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_5j9:rden_decode_b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; decode_5j9                                                             ; work         ;
;                            |decode_c7a:decode2|                                                                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_c7a:decode2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; decode_c7a                                                             ; work         ;
;                   |cmpr_2h5:rdempty_eq_comp1_msb|                                                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|cmpr_2h5:rdempty_eq_comp1_msb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; cmpr_2h5                                                               ; work         ;
;                   |cmpr_3h5:rdempty_eq_comp_lsb|                                                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|cmpr_3h5:rdempty_eq_comp_lsb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; cmpr_3h5                                                               ; work         ;
;                   |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; mux_9d7                                                                ; work         ;
;                   |mux_9d7:rdemp_eq_comp_msb_mux|                                                                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; mux_9d7                                                                ; work         ;
;                   |mux_9d7:wrfull_eq_comp_lsb_mux|                                                                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; mux_9d7                                                                ; work         ;
;                   |mux_9d7:wrfull_eq_comp_msb_mux|                                                                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|mux_9d7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; mux_9d7                                                                ; work         ;
;       |alt_vipitc131_IS2Vid:alt_vip_itc_0|                                                                                                                                                ; 408 (112)   ; 262 (54)                  ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (58)     ; 86 (9)            ; 176 (45)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; alt_vipitc131_IS2Vid                                                   ; Qsys         ;
;          |alt_vipitc131_IS2Vid_statemachine:statemachine|                                                                                                                                 ; 35 (35)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_IS2Vid_statemachine:statemachine                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_vipitc131_IS2Vid_statemachine                                      ; Qsys         ;
;          |alt_vipitc131_common_fifo:input_fifo|                                                                                                                                           ; 201 (0)     ; 173 (0)                   ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 76 (0)            ; 97 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_vipitc131_common_fifo                                              ; Qsys         ;
;             |dcfifo:input_fifo|                                                                                                                                                           ; 201 (0)     ; 173 (0)                   ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 76 (0)            ; 97 (0)           ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; dcfifo                                                                 ; work         ;
;                |dcfifo_isj1:auto_generated|                                                                                                                                               ; 201 (69)    ; 173 (57)                  ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (8)       ; 76 (38)           ; 97 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; dcfifo_isj1                                                            ; work         ;
;                   |a_gray2bin_tsa:rdptr_g_gray2bin|                                                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; a_gray2bin_tsa                                                         ; work         ;
;                   |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; a_gray2bin_tsa                                                         ; work         ;
;                   |a_gray2bin_tsa:wrptr_g_gray2bin|                                                                                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; a_gray2bin_tsa                                                         ; work         ;
;                   |a_gray2bin_tsa:ws_dgrp_gray2bin|                                                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_gray2bin_tsa:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; a_gray2bin_tsa                                                         ; work         ;
;                   |a_graycounter_ovb:wrptr_g1p|                                                                                                                                           ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; a_graycounter_ovb                                                      ; work         ;
;                   |a_graycounter_sh6:rdptr_g1p|                                                                                                                                           ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; a_graycounter_sh6                                                      ; work         ;
;                   |alt_synch_pipe_9pl:rs_dgwp|                                                                                                                                            ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_synch_pipe_9pl                                                     ; work         ;
;                      |dffpipe_qe9:dffpipe15|                                                                                                                                              ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; dffpipe_qe9                                                            ; work         ;
;                   |alt_synch_pipe_apl:ws_dgrp|                                                                                                                                            ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_synch_pipe_apl                                                     ; work         ;
;                      |dffpipe_re9:dffpipe18|                                                                                                                                              ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; dffpipe_re9                                                            ; work         ;
;                   |altsyncram_uc61:fifo_ram|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 19456       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_uc61                                                        ; work         ;
;                   |dffpipe_3dc:rdaclr|                                                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dffpipe_3dc                                                            ; work         ;
;                   |dffpipe_pe9:rs_brp|                                                                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dffpipe_pe9                                                            ; work         ;
;                   |dffpipe_pe9:rs_bwp|                                                                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dffpipe_pe9                                                            ; work         ;
;                   |dffpipe_pe9:ws_brp|                                                                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dffpipe_pe9                                                            ; work         ;
;                   |dffpipe_pe9:ws_bwp|                                                                                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; dffpipe_pe9                                                            ; work         ;
;                   |mux_9d7:rdemp_eq_comp_lsb_mux|                                                                                                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|mux_9d7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; mux_9d7                                                                ; work         ;
;                   |mux_9d7:rdemp_eq_comp_msb_mux|                                                                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|mux_9d7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; mux_9d7                                                                ; work         ;
;          |alt_vipitc131_common_generic_count:h_counter|                                                                                                                                   ; 29 (29)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_vipitc131_common_generic_count                                     ; Qsys         ;
;          |alt_vipitc131_common_generic_count:v_counter|                                                                                                                                   ; 29 (29)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 12 (12)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_vipitc131_common_generic_count                                     ; Qsys         ;
;          |alt_vipitc131_common_sync:enable_sync|                                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_sync:enable_sync                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_vipitc131_common_sync                                              ; Qsys         ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                                ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_reset_synchronizer                                              ; Qsys         ;
;       |altera_reset_controller:rst_controller_002|                                                                                                                                        ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                                ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                                              ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_reset_synchronizer                                              ; Qsys         ;
;       |altera_reset_controller:rst_controller|                                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_reset_controller                                                ; Qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                              ; Qsys         ;
;       |i2c_opencores:i2c_opencores_camera|                                                                                                                                                ; 264 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 3 (0)             ; 126 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; i2c_opencores                                                          ; Qsys         ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                                                                             ; 264 (73)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (19)     ; 3 (2)             ; 126 (44)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; i2c_master_top                                                         ; Qsys         ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                                                                        ; 199 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (30)     ; 1 (0)             ; 82 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; i2c_master_byte_ctrl                                                   ; Qsys         ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                                                                       ; 143 (143)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 1 (1)             ; 56 (56)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                                    ; Qsys         ;
;       |i2c_opencores:i2c_opencores_mipi|                                                                                                                                                  ; 274 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 0 (0)             ; 131 (0)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; i2c_opencores                                                          ; Qsys         ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                                                                             ; 274 (87)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (32)     ; 0 (0)             ; 131 (47)         ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; i2c_master_top                                                         ; Qsys         ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                                                                        ; 195 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (30)     ; 0 (0)             ; 84 (26)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; i2c_master_byte_ctrl                                                   ; Qsys         ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                                                                       ; 139 (139)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 58 (58)          ; 0          ; |DE10_LITE_D8M_VIP|Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; i2c_master_bit_ctrl                                                    ; Qsys         ;
;    |pzdyqx:nabboc|                                                                                                                                                                        ; 135 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 7 (0)             ; 66 (0)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; pzdyqx                                                                 ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                                                      ; 135 (13)    ; 73 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (4)       ; 7 (1)             ; 66 (8)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; pzdyqx_impl                                                            ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                                                                  ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; GHVD5181                                                               ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                                                                           ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LQYT7093                                                               ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; KIFI3548                                                               ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                                                                              ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LQYT7093                                                               ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                                                                              ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PUDL0439                                                               ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                                     ; 185 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (1)       ; 18 (0)            ; 73 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub                                                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                                                   ; 184 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 18 (0)            ; 73 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; alt_sld_fab_with_jtag_input                                            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                                             ; 184 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 18 (0)            ; 73 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab                                                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                                         ; 184 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (1)       ; 18 (4)            ; 73 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_alt_sld_fab                                                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                                              ; 179 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 14 (0)            ; 73 (0)           ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab_sldfabric                                      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                                          ; 179 (130)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (72)      ; 14 (12)           ; 73 (47)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_jtag_hub                                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                                            ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_rom_sr                                                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                                          ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |DE10_LITE_D8M_VIP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_shadow_jsm                                                         ; altera_sld   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; ADC_CLK_10      ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_CS_N    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_INT[1]  ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_INT[2]  ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SCLK    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; CAMERA_PWDN_n   ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_CS_n       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_MCLK       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_REFCLK     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; MIPI_RESET_n    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SDI     ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; GSENSOR_SDO     ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[9]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[12]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[15]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 514 ps ; (1) 351 ps ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[1]   ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; CAMERA_I2C_SCL  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; CAMERA_I2C_SDA  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; MIPI_I2C_SCL    ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MIPI_I2C_SDA    ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MAX10_CLK2_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_VS   ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[0]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_CLK  ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --         ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[8]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[7]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[9]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[6]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[5]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[4]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; SW[3]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[2]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; KEY[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; SW[1]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; MIPI_PIXEL_HS   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[5] ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[6] ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[7] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[8] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MIPI_PIXEL_D[9] ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                                                                                                                                                                              ;                   ;         ;
; GSENSOR_INT[1]                                                                                                                                                                                                                                          ;                   ;         ;
; GSENSOR_INT[2]                                                                                                                                                                                                                                          ;                   ;         ;
; GSENSOR_SDI                                                                                                                                                                                                                                             ;                   ;         ;
; GSENSOR_SDO                                                                                                                                                                                                                                             ;                   ;         ;
; ARDUINO_IO[2]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[3]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[4]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[5]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[6]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[7]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[8]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[9]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[10]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[11]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[12]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[13]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[14]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[15]                                                                                                                                                                                                                                          ;                   ;         ;
; ARDUINO_RESET_N                                                                                                                                                                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                             ;                   ;         ;
; ARDUINO_IO[0]                                                                                                                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[1]                                                                                                                                                                                                                                           ;                   ;         ;
;      - Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_rx:the_Qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                          ; 0                 ; 6       ;
; CAMERA_I2C_SCL                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                                                     ; 1                 ; 6       ;
; CAMERA_I2C_SDA                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                                                     ; 0                 ; 6       ;
;      - Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|ACK1~0                                                                                                                                              ; 0                 ; 6       ;
;      - Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|ACK2~2                                                                                                                                              ; 0                 ; 6       ;
; MIPI_I2C_SCL                                                                                                                                                                                                                                            ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                                                       ; 1                 ; 6       ;
; MIPI_I2C_SDA                                                                                                                                                                                                                                            ;                   ;         ;
;      - Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                                                       ; 1                 ; 6       ;
; MAX10_CLK1_50                                                                                                                                                                                                                                           ;                   ;         ;
; MAX10_CLK2_50                                                                                                                                                                                                                                           ;                   ;         ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                           ;                   ;         ;
;      - FpsMonitor:uFps|pre_vs                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - FpsMonitor:uFps|rfps_l[3]~2                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - FpsMonitor:uFps|rfps_h[3]~1                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - MIPI_PIXEL_VS_d~feeder                                                                                                                                                                                                                           ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|concat~0                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[0]                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out[9]~73                                                                                                                                                                              ; 0                 ; 6       ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                          ;                   ;         ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_write                                                                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a0 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a4 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a7 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ram_block5a9 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[12]                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[11]                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[10]                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[9]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[8]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[7]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[6]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[5]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[4]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[3]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[2]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[1]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|counter_reg_bit[0]        ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[4]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[5]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[6]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[7]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[9]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_G[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[9]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[10]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[11]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[10]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[11]                                                                                                                                      ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[9]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[7]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[8]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[5]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[6]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[7]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[8]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[0]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[1]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[2]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[3]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[4]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[0]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[1]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[2]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[3]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[4]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[5]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[6]                                                                                                                                       ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a0                                  ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a7                                  ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a16                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a26                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a33                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a42                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a52                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a59                                 ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a68                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a78                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a85                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a94                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[24]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[0]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[1]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[2]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[3]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[4]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[5]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[6]                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[7]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[8]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|wrptr_g[9]                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[25]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a10                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[6]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[7]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[8]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_VALID                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[7]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[9]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[9]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a6                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a4                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[4]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[6]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a5                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a2                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[2]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[5]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a3                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[3]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a0                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[0]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a1                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[1]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a12                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[12]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a11                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[11]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a9                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[9]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[10]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a7                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|counter8a8                                                                                         ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[8]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe17a[7]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[0]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[0]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[1]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[2]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[3]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_X[6]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[1]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[2]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_Y[3]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[4]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[6]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[2]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[5]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[3]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[0]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[1]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[11]                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[12]                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[9]                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[10]                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[7]                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|delayed_wrptr_g[8]                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[0]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[1]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[2]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[3]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[4]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[5]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[6]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[7]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[8]                                                                                                                                                                                           ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[9]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[10]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[11]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[12]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[13]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[14]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[15]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|parity9                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[5]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[6]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[7]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[8]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_VALID                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[7]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[8]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[9]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[9]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[10]                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[11]                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[10]                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[11]                                                                                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[4]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[6]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[2]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[5]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[3]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[0]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[1]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[12]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[11]                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[9]                                                                    ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[10]                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[8]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|alt_synch_pipe_cpl:ws_dgrp|dffpipe_te9:dffpipe15|dffe16a[7]                                                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[0]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[0]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[1]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[2]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[3]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[4]                                                                                                                                     ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[5]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_X[6]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[1]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[2]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[4]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_Y[3]                                                                                                                                     ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[23]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[22]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[19]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[18]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[17]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[16]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[21]                                                                                                                                                                                          ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[20]                                                                                                                                                                                          ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[6]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[7]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[9]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_R[11]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[3]                                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[2]                                                                                   ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[1]                                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_qvb:wrptr_g1p|sub_parity10a[0]                                                                                   ; 0                 ; 0       ;
;      - MIPI_PIXEL_VS_d                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - MIPI_PIXEL_HS_d                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[11]                                                                                                                                            ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[10]                                                                                                                                            ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[7]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[6]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[5]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[4]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[9]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|RGB_B[8]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|in_rgb_active_area                                                                                                                                   ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|xfer_rgb_data                                                                                                                                        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][4]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][6]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][5]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][4]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][3]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][2]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][1]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][0]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][5]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][7]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][6]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][8]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][7]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][9]                                                                                                                                              ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][8]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][10]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][9]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[8][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[0][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[6][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[2][11]                                                                                                                                             ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[5][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[3][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[7][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[1][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][10]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][11]                                                                                                                                             ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|pre_CAMERA_FVAL                                                                                                                                ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|pre_CAMERA_LVAL                                                                                                                                ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][3]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][2]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][1]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|D[4][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|dffe4                                    ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[6]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[5]                                                                                                                                  ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[4]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[3]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[2]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[7]                                                                                                                                  ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[8]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[9]                                                                                                                                  ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[10]                                                                                                                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_DATA[11]                                                                                                                                 ; 1                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[9]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[8]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[7]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[6]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[5]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[4]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[3]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[2]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[1]        ; 0                 ; 0       ;
;      - Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[0]        ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[4]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[3]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[2]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[1]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[0]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[6]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[7]                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - MIPI_PIXEL_D_d[8]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - MIPI_PIXEL_D_d[9]                                                                                                                                                                                                                                ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - Qsys:u0|Qsys_key:key|read_mux_out[0]                                                                                                                                                                                                             ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[8]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[7]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[9]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[6]                                                                                                                                                                                                               ; 1                 ; 6       ;
; SW[5]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[5]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[4]                                                                                                                                                                                                               ; 1                 ; 6       ;
; SW[3]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[3]                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[2]                                                                                                                                                                                                               ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - Qsys:u0|Qsys_key:key|read_mux_out[1]                                                                                                                                                                                                             ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                                                   ;                   ;         ;
;      - Qsys:u0|Qsys_sw:sw|read_mux_out[1]                                                                                                                                                                                                               ; 1                 ; 6       ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                           ;                   ;         ;
;      - MIPI_PIXEL_HS_d~feeder                                                                                                                                                                                                                           ; 0                 ; 0       ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[4]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[3]                                                                                                                                                                                                                                ; 0                 ; 0       ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[2]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[1]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[0]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[5]                                                                                                                                                                                                                                ; 1                 ; 0       ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[6]~feeder                                                                                                                                                                                                                         ; 1                 ; 0       ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[7]                                                                                                                                                                                                                                ; 0                 ; 0       ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[8]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                                         ;                   ;         ;
;      - MIPI_PIXEL_D_d[9]~feeder                                                                                                                                                                                                                         ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; FpsMonitor:uFps|LessThan0~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y48_N26     ; 35      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_h[3]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y49_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_l[3]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y49_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_P11                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_P11                ; 2614    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_N14                ; 44      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; PIN_W10                ; 368     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|Equal4~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y30_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_3l6:usedw_counter|_~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y27_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_mka:rd_ptr_msb|_~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y28_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|cntr_nka:wr_ptr|_~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X8_Y28_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|full_dff~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X20_Y28_N2      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y28_N0       ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|max[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y31_N4      ; 8       ; Latch enable                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|min[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y31_N0      ; 8       ; Latch enable                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y25_N28     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X24_Y31_N9          ; 3       ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X24_Y31_N9          ; 61      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out[3]~28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y31_N16     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|valid_out~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X6_Y27_N0       ; 21      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y28_N30     ; 53      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|bb_col[7]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y28_N4      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y28_N20     ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|concat~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y28_N0      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|reg_status[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y28_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|_~11               ; LCCOMB_X3_Y35_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|_~8                ; LCCOMB_X4_Y36_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|pulse_ram_output~2 ; LCCOMB_X3_Y35_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|valid_wreq         ; LCCOMB_X4_Y36_N6       ; 17      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|Add7~16                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y32_N22     ; 1       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:i_or_cond426_not_demorgan_rgb_to_hsv_delay|delay_signals[0][0]                                                                                                                                                                                                                                                                    ; FF_X23_Y32_N29         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist5_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_c_1|delay_signals[0][2]                                                                                                                                                                                                       ; FF_X57_Y34_N11         ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|dspba_delay:redist6_rightShiftStageSel6Dto4_uid728_prodPostRightShift_uid320_i_div_rgb_to_hsv_merged_bit_select_d_1|delay_signals[0][0]                                                                                                                                                                                                       ; FF_X57_Y35_N1          ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|i_acl_26_rgb_to_hsv_q[0]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y37_N2       ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|rShiftCount_uid318_i_div_rgb_to_hsv_o[6]                                                                                                                                                                                                                                                                                                      ; FF_X60_Y34_N13         ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_eq                                                                                                                                                                                                                                                                                ; FF_X54_Y34_N23         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[12]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y28_N4      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x[0]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y32_N28     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x[0]~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y31_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x_max[7]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y31_N10     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|x_min[8]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y31_N24     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[1]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y32_N30     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_max[10]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y28_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y_min[10]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X10_Y31_N16     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_length_cnt_id_3256_line897|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y21_N16     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_length_cnt_id_3265_line897|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y18_N16     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_reader_packet_read_address_au|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y17_N28     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_length_counter_au|trigger~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y13_N2      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_packet_write_address_au|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y11_N16     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_word_counter_au|trigger~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y13_N0      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|trigger~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X44_Y10_N28     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout|endofpacket_int                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X49_Y21_N27         ; 36      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y22_N20     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y22_N4      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~33                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X55_Y22_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[7]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y22_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\single_clock_small_gen:logic_fifo|shift_register[0][49]~43                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y17_N30     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|av_burstcount_int[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y16_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|av_burstcount_int[2]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y16_N20     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|pipeline2_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X58_Y18_N28     ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|split_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X60_Y16_N1          ; 94      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|split_valid~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y16_N6      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|update_outstanding_reads~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y19_N24     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~33                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X64_Y13_N6      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~35                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X71_Y10_N2      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|\dual_clock_or_large_gen:ram_fifo_rdena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X55_Y11_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|\dual_clock_or_large_gen:ram_fifo_rdreq                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X55_Y11_N26     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y13_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y11_N18     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|wrusedw_reg~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y11_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[0][23]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y11_N16     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[1][14]~31                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y11_N0      ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_logic_fifo:\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|shift_register[2][10]~61                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y11_N2      ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|alt_cusp181_fifo_usedw_calculator:usedw_calculator|rdusedw_reg~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y10_N8      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|av_address_int[24]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y14_N6      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|av_burstcount_int[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X61_Y14_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|cmd_fifo_wrreq~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y11_N22     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|pipeline2_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y14_N4      ; 54      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|split_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X60_Y14_N17         ; 71      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|split_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X59_Y14_N8      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|update_outstanding_writes~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X61_Y13_N8      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|wdata_fifo_rdreq                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y13_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|wdata_fifo_wrreq                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y10_N28     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|wdata_rdena~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y14_N0      ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_st_input:din|fifo_data[1][15]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y8_N10       ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_st_input:din|fifo_data[2][24]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y8_N20       ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_st_input:din|take_comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y10_N16     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxbin2:vfb_writer_packet_write_address_au_sload_muxinst|Selector0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y15_N26     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_muxhot16:vfb_reader_packet_read_address_au_sload_muxinst|Selector0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X51_Y20_N22     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc0|ena_pc~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y10_N22     ; 63      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc0|load_pc~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y10_N16     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc1|ena_pc~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y20_N2      ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pc:pc1|load_pc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y20_N26     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_pulling_width_adapter:read_master_pull|buffers[0][0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y22_N30     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:cond1203_0_stage_1_id_7918|trigger~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y22_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:empty_image_0_comb_id_7915|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y18_N6      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:ispreviousendpacket_0_comb_id_7828|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y11_N30     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:ispreviousendpacket_2_comb_id_7858|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y11_N18     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:justreadqueue_2_2_comb_id_7852|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y11_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_packets_word_length_reg|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y11_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:msg_words_in_field_id_3173_line180|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y11_N2      ; 78      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:no_last_burst_0_id_3200_line301|trigger~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y11_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:no_last_burst_0_id_3204_line585|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y11_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_3252_comb_0_id_7897|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y10_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:op_3252_comb_id_7894|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y11_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:output_reg_1538|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y18_N12     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg_131|trigger~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:packetdimensions_reg|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y11_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:read_to_write_buf_id_3226_line160|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y18_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_buffer_id_3220_line865|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X51_Y18_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_reader_field_height_0_id_3233_line775|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y18_N20     ; 83      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_height_reg|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y12_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_interlace_reg|q[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y12_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_interlace_reg|trigger~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y12_N28     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_field_width_reg|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y10_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_just_read_reg|trigger~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y11_N16     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packet_base_address_0_id_3194_line204|trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y11_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packets_sample_length_reg|trigger~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X50_Y15_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_reg:vfb_writer_packets_word_length_reg|trigger~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y15_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcf0[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X44_Y12_N13         ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X44_Y11_N25         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[28]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X45_Y12_N13         ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[50]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X43_Y12_N31         ; 141     ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X44_Y10_N27         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X43_Y10_N23         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc0_decoder_pcw[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X44_Y11_N15         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X49_Y20_N3          ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X49_Y20_N7          ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X49_Y20_N9          ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcf0[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X49_Y20_N15         ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X49_Y20_N23         ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[44]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X51_Y22_N11         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_decoder_pcw[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X50_Y21_N3          ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|pc1_enable_q~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y21_N0      ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y33_N18     ; 1516    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_1                  ; 5677    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_1                  ; 175     ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PLL_1                  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y19_N25         ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y26_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y26_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y30_N8      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N22     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y30_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:Qsys_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y30_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y23_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X29_Y26_N5          ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y23_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y30_N6      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X32_Y23_N25         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y26_N18     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_led:led|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y22_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y24_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y24_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y25_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|Qsys_mm_interconnect_0_cmd_mux_004:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y25_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y24_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eee_imgproc_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y24_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y25_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y25_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y25_N10     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y27_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y28_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y25_N8      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y24_N26     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y27_N2      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y21_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y21_N10     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y22_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X65_Y13_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux:cmd_mux|packet_in_progress~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X64_Y16_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X64_Y16_N30     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|Qsys_mm_interconnect_1_rsp_demux:rsp_demux|src0_valid~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X59_Y21_N20     ; 17      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y17_N18     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~203                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~204                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~205                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~206                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~207                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X74_Y20_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X71_Y20_N8      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X60_Y17_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y17_N26     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y17_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y17_N12     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y17_N2      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y17_N6      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y17_N30     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always8~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y17_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X64_Y17_N11         ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X61_Y17_N15         ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y17_N16     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X64_Y16_N16     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y16_N28     ; 70      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_vfb_0_read_master_translator|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X62_Y15_N0      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|burstcount_register_lint[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y13_N24     ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:alt_vip_vfb_0_write_master_translator|burstcount_register_lint[3]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y13_N2      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y17_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byte_cnt_reg[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y16_N10     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X65_Y16_N23         ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_addr_cnt[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y19_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y16_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y16_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y21_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y17_N6      ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y17_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X32_Y17_N9          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X32_Y13_N17         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y18_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X18_Y19_N13         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X21_Y17_N21         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y17_N5          ; 808     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_pipe_flush_waddr[7]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y19_N20     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y17_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y18_N16     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y16_N20     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X10_Y17_N19         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y19_N6      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X14_Y17_N27         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y13_N26     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[16]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y13_N2      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|D_src2[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y13_N0      ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X16_Y17_N9          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y19_N28     ; 150     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y17_N30     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y17_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_dc_raw_hazard~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y17_N12     ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X4_Y20_N10      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|jxuir                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X32_Y29_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y29_N16     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y29_N10     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y29_N16     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_sysclk:the_Qsys_nios2_gen2_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X34_Y32_N29         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[12]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y32_N0      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[24]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y32_N8      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|Qsys_nios2_gen2_cpu_debug_slave_tck:the_Qsys_nios2_gen2_cpu_debug_slave_tck|sr[36]~32                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y32_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y32_N30     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_debug_slave_wrapper:the_Qsys_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Qsys_nios2_gen2_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y32_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_avalon_reg:the_Qsys_nios2_gen2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y28_N4      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_break:the_Qsys_nios2_gen2_cpu_nios2_oci_break|break_readreg[8]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y29_N14     ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y33_N23         ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X29_Y29_N30     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|MonDReg[17]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y29_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y27_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y27_N10     ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X26_Y27_N5          ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y20_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X12_Y22_N25         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|d_address_offset_field[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y17_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y17_N16     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y17_N8      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y21_N22     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y33_N0      ; 1280    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y25_N5          ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y22_N0      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y22_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X13_Y22_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X13_Y22_N24     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y22_N18      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|d_writedata[14]~33                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y21_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|decode_c7a:decode3|w_anode1075w[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X54_Y32_N26     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|decode_c7a:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y32_N10     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|decode_c7a:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y32_N20     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|decode_c7a:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y32_N24     ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y25_N8      ; 132     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X70_Y16_N22     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Qsys_sdram_input_efifo_module:the_Qsys_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X70_Y16_N4      ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y17_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X75_Y16_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y17_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X75_Y16_N8      ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_addr[9]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X76_Y17_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X76_Y17_N7          ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X74_Y17_N3          ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y22_N0      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y22_N4      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y22_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y22_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y22_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_timer:timer|snap_strobe~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_regs:the_Qsys_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y20_N22     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_regs:the_Qsys_uart_0_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y20_N16     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_rx:the_Qsys_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y17_N16     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_rx:the_Qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y17_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_tx:the_Qsys_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N28     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|Qsys_uart_0:uart_0|Qsys_uart_0_tx:the_Qsys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y16_N18     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SCLK~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X39_Y15_N22     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|I2C_SDAT~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y17_N30     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD[13]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y19_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD_COUNTER[4]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y19_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|LessThan0~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y15_N16     ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y4_N27          ; 39      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mSetup_ST.0000                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X43_Y19_N15         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|LessThan0~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y30_N4      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X45_Y30_N31         ; 24      ; Async. clear, Latch enable                         ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|LessThan2~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y24_N18     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|STEP_UP[9]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y30_N20     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|SUM[23]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y29_N2      ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y29_N0      ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|peakSUM[31]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y30_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|rSUM[31]~97                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y29_N16     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y25_N24     ; 24      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y25_N24     ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_h[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y27_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_w[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y27_N0      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_x_start[5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y27_N18     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_active_y_start[11]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y27_N8      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|process_start_tiggle~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y29_N20     ; 73      ; Async. clear, Clock enable, Sync. load             ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|s_readdata[7]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y25_N18     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|scal[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X39_Y27_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|th[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X40_Y27_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|x_cnt[6]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y26_N6      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|y_cnt[10]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y26_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_fog:cntr3|counter_reg_bit[9]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y1_N28      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|cntr_p8f:cntr1|cout_actual                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y4_N2       ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|dffe4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X27_Y1_N27          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|always4~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y3_N10      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|always5~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y3_N26      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|BAYER_VALID                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X23_Y4_N21          ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y4_N26      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|always3~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y4_N24      ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[7]~28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y4_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|y_cnt[9]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y4_N4       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|fifo_w_data[24]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y1_N4       ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_5j9:rden_decode_b|w_anode896w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y4_N14       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_5j9:rden_decode_b|w_anode910w[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y4_N2        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_5j9:rden_decode_b|w_anode919w[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y4_N30       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_5j9:rden_decode_b|w_anode928w[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y4_N12       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_c7a:decode2|w_anode1075w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y5_N0        ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_c7a:decode2|w_anode1088w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y5_N28       ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_c7a:decode2|w_anode1096w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y5_N16       ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|decode_c7a:decode2|w_anode1104w[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y5_N10       ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X6_Y4_N10       ; 47      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X6_Y5_N30       ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|Equal19~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X8_Y25_N10      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|_~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X6_Y25_N18      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X6_Y25_N5           ; 85      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:h_counter|count[0]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y21_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_generic_count:v_counter|count[8]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y23_N16      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|frames_in_sync[6]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y25_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|reset_counters                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X7_Y25_N21          ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|rst_vid_clk_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X7_Y22_N31          ; 87      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X25_Y19_N17         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X34_Y33_N21         ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X34_Y33_N1          ; 159     ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X34_Y33_N1          ; 664     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X40_Y33_N5          ; 164     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X40_Y33_N5          ; 1165    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|cr[2]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y21_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|cr[6]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y21_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|ctr[4]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y17_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y17_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y16_N8      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|prer[10]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y21_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|prer[7]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y21_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|txr[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[1]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y21_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[4]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y20_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|ctr[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y20_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y21_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y20_N26     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X40_Y20_N27         ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y21_N28     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X41_Y20_N15         ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|prer[15]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y21_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|prer[5]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y20_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|txr[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y20_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; JTAG_X43_Y40_N0        ; 205     ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y39_N16     ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X75_Y43_N17         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X75_Y42_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X75_Y42_N17         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X76_Y42_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X76_Y42_N17         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X77_Y42_N17         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X77_Y41_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X77_Y41_N9          ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X77_Y39_N15         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X75_Y43_N16     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y35_N24     ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y35_N4      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X38_Y32_N17         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X38_Y35_N13         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y35_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N2      ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y32_N16     ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y35_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X37_Y31_N9          ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y34_N24     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y34_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y34_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y33_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y33_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y33_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y32_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y34_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y34_N8      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y33_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y34_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y33_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y33_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y34_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y34_N16     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y34_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y33_N13         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X35_Y33_N27         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y33_N1          ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X37_Y34_N25         ; 67      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N21         ; 37      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y33_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                       ; PIN_P11            ; 2614    ; 49                                   ; Global Clock         ; GCLK19           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                       ; PIN_N14            ; 44      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|max[0]~3                                                                                                                                                           ; LCCOMB_X21_Y31_N4  ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|min[0]~3                                                                                                                                                           ; LCCOMB_X21_Y31_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]                                                                                                                                                     ; FF_X24_Y31_N9      ; 3       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0                                                                                                                                          ; LCCOMB_X40_Y33_N18 ; 1516    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1]                                                                                                                                       ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2]                                                                                                                                       ; PLL_1              ; 5677    ; 120                                  ; Global Clock         ; GCLK18           ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3]                                                                                                                                       ; PLL_1              ; 175     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4]                                                                                                                                       ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest ; FF_X30_Y33_N23     ; 6       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                        ; LCCOMB_X40_Y33_N0  ; 1280    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK                                                                                                                                ; FF_X40_Y4_N27      ; 39      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C                                                                                                                                     ; FF_X45_Y30_N31     ; 24      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0                                                                                                                                                              ; LCCOMB_X46_Y25_N24 ; 24      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                       ; FF_X34_Y33_N1      ; 664     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                   ; FF_X40_Y33_N5      ; 1165    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                        ; JTAG_X43_Y40_N0    ; 205     ; 5                                    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                 ; LCCOMB_X77_Y39_N16 ; 17      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                 ; FF_X77_Y41_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|A_mem_stall ; 808     ;
+------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|MSG_FIFO:MSG_FIFO_inst|scfifo:scfifo_component|scfifo_9a21:auto_generated|a_dpfifo_s121:dpfifo|altsyncram_38b1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                                            ; M9K_X5_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv34:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv_aunroll_x|i_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv36_data_fifo_aunroll_x|acl_data_fifo:thei_acl_sfc_exit_c1_wt_entry_rgb_to_hsv_c1_exit_rgb_to_hsv37|acl_fifo:fifo|scfifo:scfifo_component|scfifo_g961:auto_generated|a_dpfifo_ac31:dpfifo|altsyncram_nlg1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096    ; 64                          ; 28                          ; 64                          ; 28                          ; 1792                ; 1    ; None                                                            ; M9K_X5_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem|altsyncram_g3s3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; ROM              ; Single Clock ; 256          ; 36           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 9216    ; 256                         ; 36                          ; --                          ; --                          ; 9216                ; 1    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enA0ZinvTabGen_lutmem.hex ; M9K_X73_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem|altsyncram_p1s3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; ROM              ; Single Clock ; 256          ; 2            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 512     ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enA1ZinvTabGen_lutmem.hex ; M9K_X53_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem|altsyncram_j3s3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; ROM              ; Single Clock ; 256          ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 7424    ; 256                         ; 29                          ; --                          ; --                          ; 7424                ; 1    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enA2ZinvTabGen_lutmem.hex ; M9K_X73_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem|altsyncram_c3s3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; ROM              ; Single Clock ; 256          ; 21           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 5376    ; 256                         ; 21                          ; --                          ; --                          ; 5376                ; 1    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enA3ZinvTabGen_lutmem.hex ; M9K_X53_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem|altsyncram_f3s3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; M9K  ; ROM              ; Single Clock ; 256          ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3584    ; 256                         ; 14                          ; --                          ; --                          ; 3584                ; 1    ; i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enA4ZinvTabGen_lutmem.hex ; M9K_X53_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                           ; M9K  ; Simple Dual Port ; Single Clock ; 25           ; 6            ; 25           ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 150     ; 25                          ; 6                           ; 25                          ; 6                           ; 150                 ; 1    ; None                                                            ; M9K_X53_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                   ; M9K  ; Simple Dual Port ; Single Clock ; 26           ; 8            ; 26           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 208     ; 26                          ; 8                           ; 26                          ; 8                           ; 208                 ; 1    ; None                                                            ; M9K_X53_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; M9K  ; Simple Dual Port ; Single Clock ; 28           ; 32           ; 28           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 896     ; 28                          ; 32                          ; 28                          ; 32                          ; 896                 ; 1    ; None                                                            ; M9K_X53_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist93_i_acl_8_rgb_to_hsv_q_50_mem_dmem|altsyncram_qro3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                ; M9K  ; Simple Dual Port ; Single Clock ; 48           ; 8            ; 48           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 384     ; 48                          ; 8                           ; 48                          ; 8                           ; 384                 ; 1    ; None                                                            ; M9K_X5_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist94_i_acl_24_rgb_to_hsv_vt_select_2_b_43_mem_dmem|altsyncram_0ro3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                   ; M9K  ; Simple Dual Port ; Single Clock ; 40           ; 3            ; 40           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 120     ; 40                          ; 3                           ; 40                          ; 3                           ; 120                 ; 1    ; None                                                            ; M9K_X5_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768   ; 1024                        ; 24                          ; 1024                        ; 24                          ; 24576               ; 3    ; None                                                            ; M9K_X53_Y22_N0, M9K_X53_Y21_N0, M9K_X53_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                            ; M9K_X73_Y8_N0, M9K_X73_Y7_N0, M9K_X73_Y9_N0, M9K_X73_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 37           ; 512          ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 18944   ; 512                         ; 29                          ; 512                         ; 29                          ; 14848               ; 2    ; None                                                            ; M9K_X53_Y12_N0, M9K_X53_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                            ; M9K_X33_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                            ; M9K_X33_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                                                            ; M9K_X5_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_data_module:Qsys_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                                            ; M9K_X33_Y15_N0, M9K_X33_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_tag_module:Qsys_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_9tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1    ; None                                                            ; M9K_X33_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_dc_victim_module:Qsys_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                            ; M9K_X33_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_data_module:Qsys_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                            ; M9K_X5_Y21_N0, M9K_X5_Y22_N0, M9K_X5_Y23_N0, M9K_X5_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_ic_tag_module:Qsys_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; None                                                            ; M9K_X5_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_ocimem:the_Qsys_nios2_gen2_cpu_nios2_ocimem|Qsys_nios2_gen2_cpu_ociram_sp_ram_module:Qsys_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                                                            ; M9K_X33_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_a_module:Qsys_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                            ; M9K_X5_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_register_bank_b_module:Qsys_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                            ; M9K_X5_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|Qsys_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_7pc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128  ; None                                                            ; M9K_X33_Y9_N0, M9K_X33_Y22_N0, M9K_X33_Y19_N0, M9K_X33_Y10_N0, M9K_X33_Y17_N0, M9K_X33_Y21_N0, M9K_X33_Y12_N0, M9K_X33_Y11_N0, M9K_X73_Y42_N0, M9K_X73_Y43_N0, M9K_X73_Y45_N0, M9K_X73_Y38_N0, M9K_X53_Y27_N0, M9K_X53_Y4_N0, M9K_X53_Y5_N0, M9K_X53_Y10_N0, M9K_X73_Y12_N0, M9K_X73_Y11_N0, M9K_X73_Y6_N0, M9K_X73_Y13_N0, M9K_X53_Y48_N0, M9K_X53_Y50_N0, M9K_X53_Y47_N0, M9K_X53_Y51_N0, M9K_X73_Y50_N0, M9K_X53_Y49_N0, M9K_X73_Y44_N0, M9K_X53_Y53_N0, M9K_X53_Y1_N0, M9K_X53_Y2_N0, M9K_X33_Y7_N0, M9K_X53_Y8_N0, M9K_X53_Y3_N0, M9K_X33_Y6_N0, M9K_X33_Y5_N0, M9K_X33_Y8_N0, M9K_X5_Y31_N0, M9K_X5_Y30_N0, M9K_X5_Y29_N0, M9K_X5_Y24_N0, M9K_X33_Y20_N0, M9K_X5_Y18_N0, M9K_X5_Y15_N0, M9K_X5_Y17_N0, M9K_X33_Y35_N0, M9K_X33_Y37_N0, M9K_X33_Y34_N0, M9K_X33_Y36_N0, M9K_X5_Y36_N0, M9K_X5_Y32_N0, M9K_X5_Y33_N0, M9K_X5_Y38_N0, M9K_X73_Y1_N0, M9K_X73_Y2_N0, M9K_X73_Y5_N0, M9K_X53_Y7_N0, M9K_X53_Y15_N0, M9K_X73_Y15_N0, M9K_X73_Y21_N0, M9K_X73_Y16_N0, M9K_X33_Y31_N0, M9K_X33_Y32_N0, M9K_X33_Y33_N0, M9K_X33_Y29_N0, M9K_X73_Y40_N0, M9K_X73_Y39_N0, M9K_X53_Y30_N0, M9K_X53_Y41_N0, M9K_X33_Y24_N0, M9K_X33_Y23_N0, M9K_X33_Y25_N0, M9K_X33_Y28_N0, M9K_X33_Y16_N0, M9K_X53_Y19_N0, M9K_X53_Y17_N0, M9K_X53_Y16_N0, M9K_X53_Y39_N0, M9K_X53_Y40_N0, M9K_X53_Y31_N0, M9K_X53_Y38_N0, M9K_X73_Y22_N0, M9K_X73_Y24_N0, M9K_X73_Y23_N0, M9K_X73_Y25_N0, M9K_X53_Y6_N0, M9K_X53_Y14_N0, M9K_X53_Y18_N0, M9K_X53_Y9_N0, M9K_X33_Y38_N0, M9K_X53_Y45_N0, M9K_X53_Y44_N0, M9K_X53_Y46_N0, M9K_X53_Y23_N0, M9K_X53_Y42_N0, M9K_X53_Y43_N0, M9K_X73_Y41_N0, M9K_X73_Y37_N0, M9K_X73_Y34_N0, M9K_X73_Y31_N0, M9K_X73_Y35_N0, M9K_X73_Y27_N0, M9K_X53_Y28_N0, M9K_X53_Y24_N0, M9K_X53_Y26_N0, M9K_X73_Y52_N0, M9K_X73_Y49_N0, M9K_X73_Y47_N0, M9K_X73_Y53_N0, M9K_X73_Y3_N0, M9K_X73_Y4_N0, M9K_X73_Y14_N0, M9K_X53_Y11_N0, M9K_X73_Y28_N0, M9K_X73_Y29_N0, M9K_X73_Y30_N0, M9K_X73_Y32_N0, M9K_X53_Y33_N0, M9K_X53_Y32_N0, M9K_X73_Y36_N0, M9K_X53_Y36_N0, M9K_X53_Y52_N0, M9K_X73_Y48_N0, M9K_X73_Y46_N0, M9K_X73_Y51_N0, M9K_X73_Y18_N0, M9K_X73_Y19_N0, M9K_X73_Y20_N0, M9K_X73_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|Bayer2RGB:Bayer2RGB_inst|Bayer_LineBuffer:Bayer_LineBuffer_Inst|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_3021:auto_generated|altsyncram_cic1:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 36           ; 638          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 22968   ; 638                         ; 36                          ; 638                         ; 36                          ; 22968               ; 4    ; None                                                            ; M9K_X33_Y3_N0, M9K_X33_Y4_N0, M9K_X33_Y2_N0, M9K_X33_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 26           ; 4096         ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 106496  ; 4096                        ; 26                          ; 4096                        ; 26                          ; 106496              ; 12   ; None                                                            ; M9K_X5_Y1_N0, M9K_X5_Y4_N0, M9K_X5_Y2_N0, M9K_X5_Y3_N0, M9K_X5_Y5_N0, M9K_X5_Y8_N0, M9K_X5_Y7_N0, M9K_X5_Y6_N0, M9K_X5_Y12_N0, M9K_X5_Y9_N0, M9K_X5_Y10_N0, M9K_X5_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 25           ; 1024         ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 25600   ; 1024                        ; 19                          ; 1024                        ; 19                          ; 19456               ; 3    ; None                                                            ; M9K_X5_Y26_N0, M9K_X5_Y27_N0, M9K_X5_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid373_invTabGen_lutmem_dmem|altsyncram_g3s3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000000000000000000000000000000000100) (4) (4) (04)    ;(111111110000000011111111000000010100) (-1774007754) (-267390956) (-15-1500-15-14-12)   ;(111111100000001111111000000100000010) (534889920) (-532709118) (-1-15-120-7-14-15-14)   ;(111111010000100011100101010100000101) (-1439358077) (-795978491) (-2-15-7-1-10-10-15-11)   ;(111111000000111111000000111111000101) (889164519) (-1057222715) (-3-150-3-150-3-11)   ;(111110110001100010000101011001010100) (511758994) (-1316465068) (-4-14-7-7-10-9-10-12)   ;(111110100010001100101100111100101001) (-1415746679) (-1573728471) (-5-13-12-13-30-13-7)   ;(111110010010111110110010001000010101) (941294191) (-1829035499) (-6-130-4-13-13-14-11)   ;
;8;(111110000011111000001111100001000010) (-965152732) (-2082408382) (-7-12-1-150-7-11-14)    ;(111101110100111000111111110000100111) (28325103) (1961098279) (74E3FC27)   ;(111101100110000000111101100110000101) (-1841696339) (1711528325) (6603D985)   ;(111101010111010000000011110101100001) (572552893) (1463827809) (57403D61)   ;(111101001000100110001101010111111100) (-1101330874) (1217975804) (4898D5FC)   ;(111100111010000011010101001011010000) (-1386683272) (973951696) (3A0D52D0)   ;(111100101011100111010110010010000101) (1052294909) (731735173) (2B9D6485)   ;(111100011101010010001011110011110010) (-772830934) (491306226) (1D48BCF2)   ;
;16;(111100001111000011110000111100010011) (1703607423) (252645139) (F0F0F13)    ;(111100000000111100000000111100000101) (74007405) (15732485) (F00F05)   ;(111011110010111010110111001000000000) (-169779944) (1928032768) (72EB7200)   ;(111011100101000000001110111001010100) (-1942283820) (1694559828) (6500EE54)   ;(111011010111001100000011101101100001) (566551893) (1462778721) (57303B61)   ;(111011001001011110010001000110010011) (-1011273025) (1232671123) (49791193)   ;(111010111011110110110010101001100000) (-1223309452) (1004218976) (3BDB2A60)   ;(111010101110010101100100000000111111) (1330472781) (777404479) (2E56403F)   ;
;24;(111010100000111010100000111010100101) (-222560051) (552210085) (20EA0EA5)    ;(111010010011100101100101001000000010) (-1949516294) (328618498) (13965202)   ;(111010000110010110101100011110111011) (626543673) (106612667) (65AC7BB)   ;(111001111001001101110010111000100110) (-662150732) (-113824218) (-6-12-8-13-1-13-10)   ;(111001101100001010110100010010000110) (1929831724) (-332708730) (-1-3-13-4-11-11-7-10)   ;(111001011111001101101100101100000101) (232734923) (-550057211) (-20-12-9-3-4-15-11)   ;(111001010010010110011000001010110011) (-1256509219) (-765885773) (-2-13-10-6-7-13-4-13)   ;(111001000101100100110010110110000010) (1356783416) (-980210302) (-3-10-6-12-13-2-7-14)   ;
;32;(111000111000111000111000111000111101) (1440412945) (-1193046467) (-4-7-1-12-7-1-12-3)    ;(111000101100010010100110100010001011) (-207829917) (-1404409717) (-5-3-11-5-9-7-7-5)   ;(111000011111110001111000000011100110) (-1868593784) (-1614315290) (-60-3-8-7-15-1-10)   ;(111000010011010110101001110010011011) (991189399) (-1822778213) (-6-12-10-5-6-3-6-5)   ;(111000000111000000111000000111000101) (-634626129) (-2029813307) (-7-8-15-12-7-14-3-11)   ;(110111111010110000011111011101000111) (817922563) (2059532103) (7AC1F747)   ;(110111101110100101011100010011001110) (-797108628) (1855309006) (6E95C4CE)   ;(110111100010011111101011001011001000) (2090047662) (1652470472) (627EB2C8)   ;
;40;(110111010110011111001000101001100101) (489621497) (1451002469) (567C8A65)    ;(110111001010100011110001010110010000) (-903871028) (1250891152) (4A8F1590)   ;(110110111110101101100001111011110001) (-934517231) (1052122865) (3EB61EF1)   ;(110110110010111100010111000111100011) (1979303447) (854684131) (32F171E3)   ;(110110100111010000001101101001111000) (425187874) (658561656) (2740DA78)   ;(110110011011101001000010010101110000) (-943944736) (463742320) (1BA42570)   ;(110110010000000110110010000000111010) (2006620072) (270213178) (101B203A)   ;(110110000100101001011001100011110001) (451314361) (77961457) (4A598F1)   ;
;48;(110101111001010000110101111001010101) (-657120653) (-113025451) (-6-11-12-10-1-10-11)    ;(110101101101111101000011111111001110) (2092227234) (-302759986) (-1-20-11-120-3-2)   ;(110101100010101110000000110101100111) (773196065) (-491254425) (-1-13-4-7-15-2-9-9)   ;(110101010111100011101001011111001000) (-739296774) (-678520888) (-2-8-7-1-6-8-3-8)   ;(110101001100011101111011000000111001) (-2047080411) (-864571335) (-3-3-8-8-4-15-12-7)   ;(110101000001011100110010100010011100) (946781048) (-1049417572) (-3-14-8-12-13-7-6-4)   ;(110100110110100000001101001101101100) (1009857424) (-1233071252) (-4-9-7-15-2-12-9-4)   ;(110100101011101000001000001110111000) (-280192462) (-1415543880) (-5-4-5-15-7-12-4-8)   ;
;56;(110100100000110100100000110100100101) (-1565887685) (-1596846811) (-5-15-2-13-15-2-13-11)    ;(110100010110000101010100001111100111) (1269914913) (-1776991257) (-6-9-14-10-11-12-1-9)   ;(110100001011011010011111110011000001) (-2950533) (-1955988287) (-7-4-9-60-3-3-15)   ;(110100000000110100000000110100000101) (-1271320429) (-2133848827) (-7-15-2-15-15-2-15-11)   ;(110011110110010001110100101010001100) (-1156132564) (-163100020) (-9-11-8-11-5-7-4)   ;(110011101011110011111000101110111010) (1880895190) (-338719814) (-1-4-30-7-4-4-6)   ;(110011100001011010001010011101110110) (649313084) (-513235082) (-1-14-9-7-5-8-8-10)   ;(110011010111000100100111010100101110) (-778338026) (-686656210) (-2-8-14-13-8-10-13-2)   ;
;64;(110011001100110011001100110011010001) (-2019664161) (-858993455) (-3-3-3-3-3-3-2-15)    ;(110011000010100101111000011011001011) (1057860127) (-1030256949) (-3-13-6-8-7-9-3-5)   ;(110010111000011100100111110000001010) (1404181882) (-1200456694) (-4-7-8-13-8-3-15-6)   ;(110010101110010111011000010111110110) (-2991364) (-1369602570) (-5-1-10-2-7-100-10)   ;(110010100100010110000111111001101111) (-1204216973) (-1537704337) (-5-11-10-7-8-1-9-1)   ;(110010011010011000110011111111010010) (1895310888) (-1704771630) (-6-5-9-12-120-2-14)   ;(110010010000011111011010010011101100) (701995520) (-1870813972) (-6-15-8-2-5-11-1-4)   ;(110010000110101001111000100100000101) (-683622429) (-2035840763) (-7-9-5-8-7-6-15-11)   ;
;72;(110001111100111000001100011111010010) (1027692778) (2095106002) (7CE0C7D2)    ;(110001110011001010010011110101111101) (-130214369) (1932082557) (73293D7D)   ;(110001101001100000001100011010011100) (-1302307710) (1770047132) (6980C69C)   ;(110001011111111001110100000000110101) (1624156417) (1608990773) (5FE74035)   ;(110001010110010111001000011110111010) (479620024) (1448904634) (565C87BA)   ;(110001001100111000000111101100000101) (-677408243) (1289779973) (4CE07B05)   ;(110001000011011100101111100001011010) (-1812909516) (1131608154) (4372F85A)   ;(110000111010000100111101111001100100) (-1385177448) (974380644) (3A13DE64)   ;
;80;(110000110000110000110000110000110101) (1765638769) (818089013) (30C30C35)    ;(110000100111100000000110000101000000) (445093204) (662724928) (27806140)   ;(110000011110010010111011110101011101) (-672230761) (508280157) (1E4BBD5D)   ;(110000010101001001010000000011000101) (-1783766991) (354746565) (152500C5)   ;(110000001100000011000000110000010000) (1403006020) (202116112) (C0C0C10)   ;(110000000011000000001100000000110100) (300140064) (50380852) (300C034)   ;(101111111010000000101111111010000101) (758126261) (2047016581) (7A02FE85)   ;(101111110001000100101010100010110001) (-337926683) (1897048241) (7112A8B1)   ;
;88;(101111101000001011111010000011000010) (-1428730642) (1747951810) (682FA0C2)    ;(101111011111010110011100100100011011) (1578860785) (1599719707) (5F59C91B)   ;(101111010110100100010000010001110100) (496718516) (1452344436) (56910474)   ;(101111001101110101010011010111011111) (-582250911) (1305818591) (4DD535DF)   ;(101111000101001001100100000011000000) (-1636043348) (1160134848) (452640C0)   ;(101110111100100001000000100011010001) (-1148930271) (1015285969) (3C8408D1)   ;(101110110011111011100111001000011110) (2078503740) (871264798) (33EE721E)   ;(101110101011011001010110000100000101) (1036293109) (728064261) (2B656105)   ;
;96;(101110100010111010001011101000110011) (-22832233) (585677363) (22E8BA33)    ;(101110011010011110000110001010100101) (-1058906051) (444097189) (1A7862A5)   ;(101110010010000101000011111110100111) (-2089929649) (303316903) (12143FA7)   ;(101110001001101111000011011011010010) (1157033322) (163329746) (9BC36D2)   ;(101110000001011100000010111000001010) (134027012) (24129034) (1702E0A)   ;(101101111001001100000000101101111101) (-663772203) (-114291843) (-6-12-15-15-4-8-3)   ;(101101110000111110111011010110100110) (-1701045132) (-251939418) (-150-4-4-10-5-10)   ;(101101101000110100110001001101000101) (1581801023) (-388820155) (-1-7-2-12-14-12-11-11)   ;
;104;(101101100000101101100000101101100101) (572595063) (-524940443) (-1-15-4-9-15-4-9-11)    ;(101101011000101001001000010101010110) (-431707956) (-660306602) (-2-7-5-11-7-10-10-10)   ;(101101010000100111100110100010101110) (-1435346226) (-794924882) (-2-15-6-1-9-7-5-2)   ;(101101001000101000111001110101001000) (1862873322) (-928801464) (-3-7-5-12-6-2-11-8)   ;(101101000000101101000000101101000101) (867162319) (-1061942459) (-3-15-4-11-15-4-11-11)   ;(101100111000110011111001101100000101) (1433421275) (-1194353915) (-4-7-30-6-4-15-11)   ;(101100110000111101100011010100101101) (445138325) (-1326041811) (-4-150-9-12-10-13-3)   ;(101100101001001001111100001010100010) (-518552888) (-1457012062) (-5-6-13-8-3-13-5-14)   ;
;112;(101100100001011001000010110010001010) (-1499267918) (-1587270518) (-5-14-9-11-13-3-7-6)    ;(101100011001101010110101110001001001) (1817329277) (-1716822967) (-6-6-5-4-10-3-11-7)   ;(101100010001111111010011101110000101) (841908771) (-1845675131) (-6-140-2-12-4-7-11)   ;(101100001010010110011011010000011101) (-108994799) (-1973832675) (-7-5-10-6-4-11-14-3)   ;(101100000010110000001011000000110000) (-1075196776) (-2101301200) (-7-13-3-15-4-15-130)   ;(101011111011001100100001101000011001) (-463362747) (-80602599) (-4-12-13-14-5-14-7)   ;(101011110011101011011101110001101100) (-1424421624) (-206709652) (-12-5-2-2-3-9-4)   ;(101011101100001100111110000111111010) (1931950290) (-332144134) (-1-3-12-12-1-140-6)   ;
;120;(101011100100110001000001010111001110) (978202234) (-456911410) (-1-11-3-11-14-10-3-2)    ;(101011011101010111100110001100101000) (44650966) (-581016792) (-2-2-10-1-9-12-13-8)   ;(101011010110000000101011010110000101) (-882277877) (-704465531) (-2-9-15-13-4-10-7-11)   ;(101011001110101100001111100010010110) (-1828636256) (-827262826) (-3-1-4-150-7-6-10)   ;(101011000111011010010001100001000101) (1544370919) (-949413819) (-3-8-9-6-14-7-11-11)   ;(101011000000001010110000000010110000) (824757072) (-1070923600) (-3-15-13-4-15-15-50)   ;(101010111000111101101001111000101100) (1445222924) (-1191797204) (-4-70-9-6-1-13-4)   ;(101010110001110010111101110101000010) (532462372) (-1312039614) (-4-14-3-4-2-2-11-14)   ;
;128;(101010101010101010101010101010101111) (-377768873) (-1431655761) (-5-5-5-5-5-5-5-1)    ;(101010100011100100101111001101100010) (-1285722588) (-1550650526) (-5-12-6-130-12-9-14)   ;(101010011100100001001010010001111110) (2105795342) (-1669028738) (-6-3-7-11-5-11-8-2)   ;(101010010101011111111010101101011000) (1202398694) (-1786795176) (-6-10-80-5-4-10-8)   ;(101010001110100000111111010101110101) (305445731) (-1903954571) (-7-1-7-120-10-8-11)   ;(101010000111100100010111000010001101) (-591056619) (-2020511603) (-7-8-6-14-8-15-7-3)   ;(101010000000101010000000101010000101) (-1283321629) (-2136470907) (-7-15-5-7-15-5-7-11)   ;(101001111001110001111011000101110011) (719279619) (2043130227) (79C7B173)   ;
;136;(101001110010111100000101001110011011) (-168399311) (1928352667) (72F0539B)    ;(101001101100001000011101111101110010) (-1032093382) (1814159218) (6C21DF72)   ;(101001100101010111000100001110010111) (-1915409317) (1700545431) (655C4397)   ;(101001011110100111110110111011010111) (1500183679) (1587506903) (5E9F6ED7)   ;(101001010111111010110101000000101101) (625166407) (1475039277) (57EB502D)   ;(101001010001001111111101011010111111) (-29730371) (1363138239) (513FD6BF)   ;(101001001010100111001111000111011101) (-900312913) (1251799517) (4A9CF1DD)   ;(101001000100000000101001000100000101) (-1746973243) (1141018885) (44029105)   ;
;144;(101000111101011100001010001111011011) (-1055812859) (1030792155) (3D70A3DB)    ;(101000110110111001110001101000110001) (-1918319531) (921115185) (36E71A31)   ;(101000110000011001011110001111111111) (1736394481) (811983871) (3065E3FF)   ;(101000101001111011001111000101101000) (878203254) (703394152) (29ECF168)   ;(101000100011011111000011001010110101) (42063969) (595342005) (237C32B5)   ;(101000011101000100111001100001011010) (-790253164) (487823450) (1D13985A)   ;(101000010110101100110001001011101111) (-1640355939) (380834543) (16B312EF)   ;(101000010000010110101001001100110011) (2026511463) (274371379) (105A9333)   ;
;152;(101000001010000010100000101000001110) (1202405016) (168430094) (A0A0A0E)    ;(101000000011110000010110100010001011) (360264213) (63006859) (3C1688B)   ;(100111111101100000001001111111011100) (-237660044) (-41902116) (-2-7-15-60-2-4)   ;(100111110111010001111010000101010111) (-1056057251) (-146300585) (-8-11-8-5-14-10-9)   ;(100111110001000101100101111001110110) (-1672320612) (-250192266) (-14-14-9-10-1-8-10)   ;(100111101010111011001100100011011001) (1790333849) (-353580839) (-1-5-1-3-3-7-2-7)   ;(100111100100110010101101001001000010) (979740620) (-456469950) (-1-11-3-5-2-13-11-14)   ;(100111011110101100000110110010010110) (171255744) (-558863210) (-2-1-4-15-9-3-6-10)   ;
;160;(100111011000100111011000100111011101) (-435505747) (-660764195) (-2-7-6-2-7-6-2-3)    ;(100111010010100100100001110001000001) (-1238394381) (-762176447) (-2-13-6-13-14-3-11-15)   ;(100111001100100011100001011000010000) (-2039397464) (-863103472) (-3-3-7-1-14-9-150)   ;(100111000110100100010110100110110111) (1456421481) (-963548745) (-3-9-6-14-9-6-4-9)   ;(100111000000100111000000100111000101) (859161519) (-1063515707) (-3-15-6-3-15-6-3-11)   ;(100110111010101011011110100011101001) (1623070221) (-1163007767) (-4-5-5-2-1-7-1-7)   ;(100110110100110001101111100111110011) (831280633) (-1262028301) (-4-11-3-90-60-13)   ;(100110101110111001110010111111010100) (41333594) (-1360580652) (-5-1-1-8-130-2-12)   ;
;168;(100110101001000011100111110110011010) (-526817498) (-1458668134) (-5-6-15-1-8-2-6-6)    ;(100110100011001111001101011001110100) (-1313140966) (-1556294028) (-5-12-12-3-2-9-8-12)   ;(100110011101011100100010110110110000) (-2095867472) (-1653461584) (-6-2-8-13-13-2-50)   ;(100110010111101011100111011010111001) (1418146437) (-1750174023) (-6-8-5-1-8-9-4-7)   ;(100110010001111100011010010100011010) (838995598) (-1846434534) (-6-140-14-5-10-14-6)   ;(100110001100001110111010110001111001) (81399337) (-1942246279) (-7-3-12-4-5-3-8-7)   ;(100110000110100011001000000010011100) (-692226600) (-2037612388) (-7-9-7-3-7-15-6-4)   ;(100110000000111001000001010101100110) (-1264314288) (-2132535962) (-7-15-1-11-14-10-9-10)   ;
;176;(100101111011010000100101111011010101) (878006381) (2067947221) (7B425ED5)    ;(100101110101101001110101000100000011) (109199459) (1973899523) (75A75103)   ;(100101110000000100101110000000101010) (-437890892) (1880285226) (7012E02A)   ;(100101101010100001010000000010011011) (-1201250711) (1787101339) (6A85009B)   ;(100101100100111111011010011011000101) (-1965127639) (1694344901) (64FDA6C5)   ;(100101011111011111001100011100110001) (1589659813) (1602012977) (5F7CC731)   ;(100101011010000000100101011010000101) (1052969557) (1510102661) (5A025685)   ;(100101010100100011100100100101111110) (295960928) (1418611070) (548E497E)   ;
;184;(100101001111001000001001010011110110) (-437371282) (1327535350) (4F2094F6)    ;(100101001001101110010010110111100000) (-991256908) (1236872672) (49B92DE0)   ;(100101000100010110000000100101001000) (-1721479138) (1146620232) (44580948)   ;(100100111110111111010001110001010101) (-912718467) (1056775253) (3EFD1C55)   ;(100100111001101010000101110001000101) (-1437878487) (967334981) (39A85C45)   ;(100100110100010110011011111001101111) (2131369861) (878296687) (3459BE6F)   ;(100100101111000100010011100001000100) (1409266808) (789657668) (2F113844)   ;(100100101001110011101011111101001101) (868570219) (701415245) (29CEBF4D)   ;
;192;(100100100100100100100100100100101001) (149477155) (613566761) (24924929)    ;(100100011111010110111100101110010000) (-568221676) (526109584) (1F5BCB90)   ;(100100011010001010110011110001010001) (-1082331175) (439041105) (1A2B3C51)   ;(100100010101000000001001000101010100) (-1794856772) (352358740) (15009154)   ;(100100001111110110111100000010010101) (1766740225) (266059925) (FDBC095)   ;(100100001010101111001100000000101000) (1257140050) (180142120) (ABCC028)   ;(100100000101101000111000011000111000) (550703070) (94602808) (5A38638)   ;(100100000000100100000000100100000101) (44004405) (9439493) (900905)   ;
;200;(100011111011100000100011111011100101) (897986401) (2072133349) (7B823EE5)    ;(100011110110011110100001111001000100) (193966160) (1987714628) (767A1E44)   ;(100011110001011101111001110110100100) (-306734300) (1903664548) (71779DA4)   ;(100011101100011110101011001110011011) (-1005919311) (1819980699) (6C7AB39B)   ;(100011100111100000110101011011010101) (-1701797619) (1736660693) (678356D5)   ;(100011100010100100010111111000010010) (2096793374) (1653702162) (62917E12)   ;(100011011101101001010010000000100111) (1403736399) (1571102759) (5DA52027)   ;(100011011000101111100011001111111101) (909948127) (1488860157) (58BE33FD)   ;
;208;(100011010011110111001011000010010001) (219646573) (1406972049) (53DCB091)    ;(100011001111000000001000110011110100) (-447377284) (1325436148) (4F008CF4)   ;(100011001010001010011100000001001010) (-935143536) (1244250186) (4A29C04A)   ;(100011000101010110000100000111001100) (-1621442934) (1163411916) (455841CC)   ;(100011000000100011000000100011000101) (-2104479343) (1082919109) (408C08C5)   ;(100010111011110001010000110010010010) (-1228728370) (1002769554) (3BC50C92)   ;(100010110111000000110100010010100101) (-1889292347) (922961061) (370344A5)   ;(100010110010010001101010100010000010) (1926556906) (843491458) (3246A882)   ;
;216;(100010101101100011110010111110111111) (1248660381) (764358591) (2D8F2FBF)    ;(100010101000110111001101001000000011) (772183707) (685560323) (28DCD203)   ;(100010100100001011111000011100001001) (118736115) (607094537) (242F8709)   ;(100010011111100001110100011010011110) (-553324060) (528959134) (1F87469E)   ;(100010011010111001000000100010011111) (-1023963059) (451152031) (1AE4089F)   ;(100010010110010001011100010011111011) (-1673624923) (373671163) (1645C4FB)   ;(100010010001101011000111001110110011) (-2141895633) (296514483) (11AC73B3)   ;(100010001101000110000000110011011000) (1506006330) (219679960) (D180CD8)   ;
;224;(100010001000100010001000100010001101) (1042104215) (143165581) (888888D)    ;(100010000011111111011101111100000101) (377357405) (66969349) (3FDDF05)   ;(100001111111011110000000100010000011) (-41773575) (-8910717) (-8-7-15-7-7-13)   ;(100001111010111101101111110101011110) (-502201242) (-84476578) (-50-90-2-10-2)   ;(100001110110011110101011010111110111) (-1141245011) (-159730185) (-9-8-5-4-100-9)   ;(100001110010000000110010101011000101) (-1577152473) (-234673467) (-13-15-12-13-5-3-11)   ;(100001101101100100000101010001001100) (2061241632) (-309308340) (-1-2-6-15-10-11-11-4)   ;(100001101001001000100010101100011111) (1627614955) (-383636705) (-1-6-13-13-13-4-14-1)   ;
;232;(100001100100101110001010011111100010) (973313260) (-457660446) (-1-11-4-7-5-8-1-14)    ;(100001100000010100111100001101001010) (541931030) (-531381430) (-1-15-10-12-3-12-11-6)   ;(100001011011111100110111011000010111) (-108137455) (-604801513) (-2-40-12-8-9-14-9)   ;(100001010111100101111011100100011011) (-737076049) (-677922533) (-2-8-6-8-4-6-14-5)   ;(100001010011010000001000010100111000) (-1162708014) (-750746312) (-2-12-11-15-7-10-12-8)   ;(100001001110111011011101001101011100) (-1809458948) (-823274660) (-3-1-1-2-2-12-10-4)   ;(100001001010100111111001110010000101) (2059873019) (-895509371) (-3-5-60-6-3-7-11)   ;(100001000110010101011101100110111111) (1437511491) (-967452225) (-3-9-10-10-2-6-4-1)   ;
;240;(100001000010000100001000010000100101) (1016258859) (-1039104987) (-3-13-14-15-7-11-13-11)    ;(100000111101110011111001010011100000) (1933418208) (-1110469408) (-4-2-30-6-11-20)   ;(100000111001100100110000010100101000) (1514308318) (-1181547224) (-4-6-6-12-15-10-13-8)   ;(100000110101010110101100111001000001) (896252971) (-1252340159) (-4-10-10-5-3-1-11-15)   ;(100000110001001001101110100101111101) (481270445) (-1322849923) (-4-14-13-9-1-6-8-3)   ;(100000101100111101110101000000111101) (-154644055) (-1393078211) (-5-30-8-10-15-12-3)   ;(100000101000110010111111101111110000) (-567518372) (-1463026704) (-5-7-3-40-4-10)   ;(100000100100101001001110011000001111) (-1179131113) (-1532697073) (-5-11-5-11-1-9-15-1)   ;
;248;(100000100000100000100000100000100101) (-1589890085) (-1602090971) (-5-15-7-13-15-7-13-11)    ;(100000011100011000110101101111000101) (2095328871) (-1671210043) (-6-3-9-12-10-4-3-11)   ;(100000011000010010001101101010010100) (1686828390) (-1740055916) (-6-7-11-7-2-5-6-12)   ;(100000010100001100100111111001000000) (1079150244) (-1808630208) (-6-11-12-13-8-1-120)   ;(100000010000001000000100000010000101) (674713371) (-1876934523) (-6-15-13-15-11-15-7-11)   ;(100000001100000100100001101100101101) (69088621) (-1944970451) (-7-3-14-13-14-4-13-3)   ;(100000001000000010000000100000001100) (-333322820) (-2012739572) (-7-7-15-7-15-7-15-4)   ;(100000000100000000100000000100000100) (-934926430) (-2080243452) (-7-11-15-13-15-14-15-12)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC0_uid374_invTabGen_lutmem_dmem|altsyncram_p1s3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01) (1) (1) (01)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;16;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;24;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;32;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;40;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;48;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;56;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;80;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;88;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;96;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;104;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;112;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;120;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;128;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;136;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;144;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;152;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;160;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;168;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;176;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;184;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;192;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;200;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;208;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;216;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;224;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;232;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;240;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;248;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC1_uid377_invTabGen_lutmem_dmem|altsyncram_j3s3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000000000000000000000000100) (2000000004) (268435460) (10000004)    ;(10000000111111101000001000010) (2007750102) (270520386) (101FD042)   ;(10000001111110100000111111110) (2017640776) (272581118) (103F41FE)   ;(10000010111100101011010101010) (2027453252) (274618026) (105E56AA)   ;(10000011111010000111110110100) (2037207664) (276631476) (107D0FB4)   ;(10000100110110110111010000111) (2046667207) (278621831) (109B6E87)   ;(10000101110010111010001111010) (2056272172) (280589434) (10B9747A)   ;(10000110101110010001011110000) (2065621360) (282534640) (10D722F0)   ;
;8;(10000111101000111101100110001) (2075075461) (284457777) (10F47B31)    ;(10001000100010111111010010010) (2104277222) (286359186) (11117E92)   ;(10001001011100010111001011010) (2113427132) (288239194) (112E2E5A)   ;(10001010010101000101111000011) (2122505703) (290098115) (114A8BC3)   ;(10001011001101001100000001111) (2131514017) (291936271) (1166980F)   ;(10001100000100101010001100100) (2140452144) (293753956) (11825464)   ;(10001100111011100001000000010) (2147341002) (295551490) (119DC202)   ;(10001101110001110001000001000) (-2138806286) (297329160) (11B8E208)   ;
;16;(10001110100111011010110011011) (-2130234663) (299087259) (11D3B59B)    ;(10001111011100011110111010111) (-2121530569) (300826071) (11EE3DD7)   ;(10010000010000111101111011101) (-2092891561) (302545885) (12087BDD)   ;(10010001000100111000010110111) (-2084497029) (304246967) (122270B7)   ;(10010001111000001110101110111) (-2077950729) (305929591) (123C1D77)   ;(10010010101011000001100110000) (-2069665836) (307594032) (12558330)   ;(10010011011101010001011011010) (-2061445964) (309240538) (126EA2DA)   ;(10010100001110111110101111010) (-2053290724) (310869370) (12877D7A)   ;
;24;(10010101000000001010000010001) (-2044955275) (312480785) (12A01411)    ;(10010101110000110011110010101) (-2038903671) (314075029) (12B86795)   ;(10010110100000111100011110101) (-2030892931) (315652341) (12D078F5)   ;(10010111010000100100100100001) (-2022922855) (317212961) (12E84921)   ;(10010111111111101100100000000) (-2017212896) (318757120) (12FFD900)   ;(10011000101110010100110000011) (-1989342693) (320285059) (13172983)   ;(10011001011100011101110001010) (-1981531684) (321797002) (132E3B8A)   ;(10011010001010000111111100110) (-1973759550) (323293158) (13450FE6)   ;
;32;(10011010110111010011110000010) (-1968243694) (324773762) (135BA782)    ;(10011011100100000001100101101) (-1960565841) (326239021) (1372032D)   ;(10011100010000010001111000001) (-1952945595) (327689153) (138823C1)   ;(10011100111100000101000001001) (-1947562285) (329124361) (139E0A09)   ;(10011101100111011011011001010) (-1940233984) (330544842) (13B3B6CA)   ;(10011110010010010101011011011) (-1932741963) (331950811) (13C92ADB)   ;(10011110111100110011011110101) (-1927503931) (333342453) (13DE66F5)   ;(10011111100110110101111100001) (-1920301555) (334719969) (13F36BE1)   ;
;40;(10100000010000011101001011001) (-1892932165) (336083545) (14083A59)    ;(10100000111001101001100100000) (-1887815856) (337433376) (141CD320)   ;(10100001100010011011011100011) (-1880733953) (338769635) (143136E3)   ;(10100010001010110011001100001) (-1873704155) (340092513) (14456661)   ;(10100010110010110001001000100) (-1868706192) (341402180) (14596244)   ;(10100011011010010101101000001) (-1861741795) (342698817) (146D2B41)   ;(10100100000001100001000000111) (-1854826289) (343982599) (1480C207)   ;(10100100101000010011100110010) (-1849943834) (345253682) (14942732)   ;
;48;(10100101001110101101101111010) (-1843311724) (346512250) (14A75B7A)    ;(10100101110100101111101111101) (-1838509721) (347758461) (14BA5F7D)   ;(10100110011010011001111010011) (-1831735573) (348992467) (14CD33D3)   ;(10100110111111101100100100110) (-1827212850) (350214438) (14DFD926)   ;(10100111100100101000000010000) (-1820517276) (351424528) (14F25010)   ;(10101000001001001100100100111) (-1793852849) (352622887) (15049927)   ;(10101000101101011010100000000) (-1789434896) (353809664) (1516B500)   ;(10101001010001010010000111001) (-1782845225) (354985017) (1528A439)   ;
;56;(10101001110100110011101010111) (-1778503769) (356149079) (153A6757)    ;(10101010010111111111011110101) (-1772189931) (357302005) (154BFEF5)   ;(10101010111010110101110100100) (-1767701652) (358443940) (155D6BA4)   ;(10101011011101010110111100000) (-1761440556) (359575008) (156EADE0)   ;(10101011111111100011001000000) (-1757224196) (360695360) (157FC640)   ;(10101100100001011010101000001) (-1750834795) (361805121) (1590B541)   ;(10101101000010111101101110110) (-1744691730) (362904438) (15A17B76)   ;(10101101100100001100101010110) (-1740552770) (363993430) (15B21956)   ;
;64;(10101110000101000111101011100) (-1734459762) (365072220) (15C28F5C)    ;(10101110100101101111000011010) (-1730410264) (366140954) (15D2DE1A)   ;(10101111000110000010111111101) (-1724364521) (367199741) (15E305FD)   ;(10101111100110000011110000010) (-1720363694) (368248706) (15F30782)   ;(10110000000101110001100101110) (-1694405840) (369287982) (1602E32E)   ;(10110000100101001100101100101) (-1690452751) (370317669) (16129965)   ;(10110001000100010101010110100) (-1684542032) (371337908) (16222AB4)   ;(10110001100011001011101110101) (-1680653731) (372348789) (16319775)   ;
;72;(10110010000001110000000101101) (-1674807241) (373350445) (1640E02D)    ;(10110010100000000010101000001) (-1670964795) (374342977) (16500541)   ;(10110010111110000011100101001) (-1667363845) (375326505) (165F0729)   ;(10110011011011110011001001101) (-1661604181) (376301133) (166DE64D)   ;(10110011111001010001100010000) (-1657845876) (377266960) (167CA310)   ;(10110100010110011110111100110) (-1652330550) (378224102) (168B3DE6)   ;(10110100110011011011100110101) (-1648633831) (379172661) (1699B735)   ;(10110101010000000111101100110) (-1642959750) (380112742) (16A80F66)   ;
;80;(10110101101100100011011010001) (-1639523975) (381044433) (16B646D1)    ;(10110110001000101110111101001) (-1633910545) (381967849) (16C45DE9)   ;(10110110100100101010100001010) (-1630514884) (382883082) (16D2550A)   ;(10110111000000010110010010000) (-1624941076) (383790224) (16E02C90)   ;(10110111011011110010011011101) (-1621604961) (384689373) (16EDE4DD)   ;(10110111110110111111001010000) (-1618290176) (385580624) (16FB7E50)   ;(10111000010001111100101000011) (-1592792793) (386464067) (1708F943)   ;(10111000101100101011000011000) (-1589514266) (387339800) (17165618)   ;
;88;(10111001000111001010100100010) (-1584254854) (388207906) (17239522)    ;(10111001100001011011010110100) (-1580834032) (389068468) (1730B6B4)   ;(10111001111011011101100110010) (-1577631834) (389921586) (173DBB32)   ;(10111010010101010001011100101) (-1572445951) (390767333) (174AA2E5)   ;(10111010101110110111000101100) (-1569300242) (391605804) (17576E2C)   ;(10111011001000001110101010101) (-1563950771) (392437077) (17641D55)   ;(10111011100001011000010110001) (-1560837035) (393261233) (1770B0B1)   ;(10111011111010010100010010000) (-1557743076) (394078352) (177D2890)   ;
;96;(10111100010011000010101000111) (-1552664789) (394888519) (17898547)    ;(10111100101011100011100101000) (-1549623846) (395691816) (1795C728)   ;(10111101000011110111001111100) (-1544600122) (396488316) (17A1EE7C)   ;(10111101011011111101110001000) (-1541591686) (397278088) (17ADFB88)   ;(10111101110011110111010011011) (-1538600063) (398061211) (17B9EE9B)   ;(10111110001011100100000001011) (-1533623283) (398837771) (17C5C80B)   ;(10111110100011000100000010001) (-1530663275) (399607825) (17D18811)   ;(10111110111010010111100000010) (-1527739894) (400371458) (17DD2F02)   ;
;104;(10111111010001011110100011110) (-1522830860) (401128734) (17E8BD1E)    ;(10111111101000011001010101101) (-1519936041) (401879725) (17F432AD)   ;(10111111111111000111111111001) (-1517259525) (402624505) (17FF8FF9)   ;(11000000010101101010101000100) (-1292414792) (403363140) (180AD544)   ;(11000000101100000001011000110) (-1289565990) (404095686) (181602C6)   ;(11000001000010001100011010001) (-1284752975) (404822225) (182118D1)   ;(11000001011000001011110100000) (-1281953656) (405542816) (182C17A0)   ;(11000001101101111111101110110) (-1279389730) (406257526) (1836FF76)   ;
;112;(11000010000011101000010010000) (-1274617076) (406966416) (1841D090)    ;(11000010011001000101100110110) (-1271861830) (407669558) (184C8B36)   ;(11000010101110010111110010011) (-1269339673) (408366995) (18572F93)   ;(11000011000011011110111110101) (-1264630531) (409058805) (1861BDF5)   ;(11000011011000011011010010101) (-1261934071) (409745045) (186C3695)   ;(11000011101101001100110101000) (-1259452646) (410425768) (187699A8)   ;(11000100000001110011101110101) (-1254803731) (411101045) (1880E775)   ;(11000100010110010000000101110) (-1252347240) (411770926) (188B202E)   ;
;120;(11000100101010100010000000100) (-1249725292) (412435460) (18954404)    ;(11000100111110101001101000010) (-1247315794) (413094722) (189F5342)   ;(11000101010010100111000010011) (-1242720273) (413748755) (18A94E13)   ;(11000101100110011010010110100) (-1240335032) (414397620) (18B334B4)   ;(11000101111010000011101010111) (-1237763769) (415041367) (18BD0757)   ;(11000110001101100011000110110) (-1233424230) (415680054) (18C6C636)   ;(11000110100000111000110000101) (-1230896691) (416313733) (18D07185)   ;(11000110110100000100101110100) (-1228562732) (416942452) (18DA0974)   ;
;128;(11000111000111000111000110110) (-1224260230) (417566262) (18E38E36)    ;(11000111011010000000000000111) (-1221767289) (418185223) (18ED0007)   ;(11000111101100101111100010100) (-1219509872) (418799380) (18F65F14)   ;(11000111111111010101110001101) (-1217241681) (419408781) (18FFAB8D)   ;(11001000010001110010110100111) (-1192804649) (420013479) (1908E5A7)   ;(11001000100100000110110000111) (-1190560689) (420613511) (19120D87)   ;(11001000110110010001101101001) (-1188345745) (421208937) (191B2369)   ;(11001001001000010011101111010) (-1183943724) (421799802) (1924277A)   ;
;136;(11001001011010001100111101101) (-1181752541) (422386157) (192D19ED)    ;(11001001101011111101011100001) (-1179591955) (422968033) (1935FAE1)   ;(11001001111101100101010001011) (-1177422083) (423545483) (193ECA8B)   ;(11001010001111000100100100001) (-1173262855) (424118561) (19478921)   ;(11001010100000011011011000011) (-1170933993) (424687299) (195036C3)   ;(11001010110001101001110011101) (-1168815661) (425251741) (1958D39D)   ;(11001011000010101111111100011) (-1164709553) (425811939) (19615FE3)   ;(11001011010011101101110110011) (-1162611633) (426367923) (1969DBB3)   ;
;144;(11001011100100100011101000101) (-1160523791) (426919749) (19724745)    ;(11001011110101010001010111001) (-1158446025) (427467449) (197AA2B9)   ;(11001100000101110111000111100) (-1154400222) (428011068) (1982EE3C)   ;(11001100010110010100111110101) (-1152342531) (428550645) (198B29F5)   ;(11001100100110101011000010001) (-1150314275) (429086225) (19935611)   ;(11001100110110111001010101011) (-1148296043) (429617835) (199B72AB)   ;(11001101000110111111111110000) (-1144289536) (430145520) (19A37FF0)   ;(11001101010110111111000010011) (-1142290273) (430669331) (19AB7E13)   ;
;152;(11001101100110110110100100111) (-1140300849) (431189287) (19B36D27)    ;(11001101110110100110101011101) (-1138320761) (431705437) (19BB4D5D)   ;(11001110000110001111011010110) (-1134349970) (432217814) (19C31ED6)   ;(11001110010101110000110110101) (-1132406631) (432726453) (19CAE1B5)   ;(11001110100101001011000100111) (-1130454249) (433231399) (19D29627)   ;(11001110110100011110001000101) (-1128531191) (433732677) (19DA3C45)   ;(11001111000011101010000110100) (-1124615232) (434230324) (19E1D434)   ;(11001111010010101111000011011) (-1122710263) (434724379) (19E95E1B)   ;
;160;(11001111100001101101000011111) (-1120812259) (435214879) (19F0DA1F)    ;(11001111110000100100001100011) (-1118923153) (435701859) (19F84863)   ;(11001111111111010100011111101) (-1117242921) (436185341) (19FFA8FD)   ;(11010000001101111110000010101) (-1093391271) (436665365) (1A06FC15)   ;(11010000011100100000111001011) (-1091526583) (437141963) (1A0E41CB)   ;(11010000101010111101001000101) (-1089692191) (437615173) (1A157A45)   ;(11010000111001010010110100000) (-1087844656) (438085024) (1A1CA5A0)   ;(11010001000111100001111110101) (-1084225531) (438551541) (1A23C3F5)   ;
;168;(11010001010101101010101101111) (-1082414739) (439014767) (1A2AD56F)    ;(11010001100011101101000100111) (-1080612249) (439474727) (1A31DA27)   ;(11010001110001101001000111000) (-1078816226) (439931448) (1A38D238)   ;(11010001111111011110111000110) (-1077230590) (440384966) (1A3FBDC6)   ;(11010010001101001110011101001) (-1073450945) (440835305) (1A469CE9)   ;(11010010011010110111111001001) (-1071699585) (441282505) (1A4D6FC9)   ;(11010010101000011011001111101) (-1069934121) (441726589) (1A54367D)   ;(11010010110101111000100011010) (-1068396864) (442167578) (1A5AF11A)   ;
;176;(11010011000011001111111000101) (-1064649591) (442605509) (1A619FC5)    ;(11010011010000100001010100011) (-1062926053) (443040419) (1A6842A3)   ;(11010011011101101100110111001) (-1061412625) (443472313) (1A6ED9B9)   ;(11010011101010110010100110110) (-1059704830) (443901238) (1A756536)   ;(11010011110111110010100101111) (-1058204839) (444327215) (1A7BE52F)   ;(11010100000100101100111000011) (-1054512593) (444750275) (1A8259C3)   ;(11010100010001100001100000010) (-1052825894) (445170434) (1A88C302)   ;(11010100011110010000100010010) (-1051346874) (445587730) (1A8F2112)   ;
;184;(11010100101010111010000000111) (-1049695289) (446002183) (1A957407)    ;(11010100110111011101111111011) (-1048231523) (446413819) (1A9BBBFB)   ;(11010101000011111100100001010) (-1044592884) (446822666) (1AA1F90A)   ;(11010101010000010101101000110) (-1042941790) (447228742) (1AA82B46)   ;(11010101011100101001011001110) (-1041515980) (447632078) (1AAE52CE)   ;(11010101101000110111111000001) (-1039899595) (448032705) (1AB46FC1)   ;(11010101110101000001000101110) (-1038466240) (448430638) (1ABA822E)   ;(11010110000001000101000101001) (-1034862245) (448825897) (1AC08A29)   ;
;192;(11010110001101000011111010011) (-1033463573) (449218515) (1AC687D3)    ;(11010110011000111101101000100) (-1031891792) (449608516) (1ACC7B44)   ;(11010110100100110010010010010) (-1030505074) (449995922) (1AD26492)   ;(11010110110000100001111001100) (-1028925582) (450380748) (1AD843CC)   ;(11010110111100001100100001111) (-1027552879) (450763023) (1ADE190F)   ;(11010111000111110010001110101) (-1024205131) (451142773) (1AE3E475)   ;(11010111010011010011000001011) (-1022644283) (451520011) (1AE9A60B)   ;(11010111011110101110111101101) (-1021310541) (451894765) (1AEF5DED)   ;
;200;(11010111101010000110000110100) (-1019761232) (452267060) (1AF50C34)    ;(11010111110101011000011110010) (-1018436934) (452636914) (1AFAB0F2)   ;(11011000000000100110000111010) (-994921224) (453004346) (1B004C3A)   ;(11011000001011101111000100111) (-993610249) (453369383) (1B05DE27)   ;(11011000010110110011011000111) (-992303989) (453732039) (1B0B66C7)   ;(11011000100001110011000110010) (-990804234) (454092338) (1B10E632)   ;(11011000101100101110001111011) (-989511123) (454450299) (1B165C7B)   ;(11011000110111100100110110111) (-988222629) (454805943) (1B1BC9B7)   ;
;208;(11011001000010010110111111001) (-984740525) (455159289) (1B212DF9)    ;(11011001001101000100101010110) (-983462770) (455510358) (1B268956)   ;(11011001010111101101111100100) (-982211552) (455859172) (1B2BDBE4)   ;(11011001100010010010110110000) (-980744636) (456205744) (1B3125B0)   ;(11011001101100110011011001110) (-979503980) (456550094) (1B3666CE)   ;(11011001110111001111101011011) (-978249763) (456892251) (1B3B9F5B)   ;(11011010000001100111101100011) (-974819753) (457232227) (1B40CF63)   ;(11011010001011111011011110011) (-973593933) (457570035) (1B45F6F3)   ;
;216;(11011010010110001011000100000) (-972354256) (457905696) (1B4B1620)    ;(11011010100000010110100000101) (-970940891) (458239237) (1B502D05)   ;(11011010101010011101110101101) (-969731641) (458570669) (1B553BAD)   ;(11011010110100100001000100110) (-968526250) (458900006) (1B5A4226)   ;(11011010111110100000010000100) (-967327092) (459227268) (1B5F4084)   ;(11011011001000011011011011101) (-963933961) (459552477) (1B6436DD)   ;(11011011010010010010100111100) (-962744822) (459875644) (1B69253C)   ;(11011011011100000101110111000) (-961561626) (460196792) (1B6E0BB8)   ;
;224;(11011011100101110101001011110) (-960402160) (460515934) (1B72EA5E)    ;(11011011101111100000101000001) (-959226795) (460833089) (1B77C141)   ;(11011011111001001000001110110) (-957857130) (461148278) (1B7C9076)   ;(11011100000010101011111111001) (-954713525) (461461497) (1B8157F9)   ;(11011100001100001011111110110) (-953553530) (461772790) (1B8617F6)   ;(11011100010101101000001101001) (-952417145) (462082153) (1B8AD069)   ;(11011100011111000000101100110) (-951266750) (462389606) (1B8F8166)   ;(11011100101000010101100000011) (-949941893) (462695171) (1B942B03)   ;
;232;(11011100110001100110101001110) (-948820780) (462998862) (1B98CD4E)    ;(11011100111010110100001001010) (-947703184) (463300682) (1B9D684A)   ;(11011101000011111110000011001) (-944591265) (463600665) (1BA1FC19)   ;(11011101001101000100011000011) (-943462993) (463898819) (1BA688C3)   ;(11011101010110000111001001101) (-942360181) (464195149) (1BAB0E4D)   ;(11011101011111000110011001110) (-941260980) (464489678) (1BAF8CCE)   ;(11011101101000000010001010101) (-939965171) (464782421) (1BB40455)   ;(11011101110000111010011110011) (-938894933) (465073395) (1BB874F3)   ;
;240;(11011101111001101111010110100) (-937810032) (465362612) (1BBCDEB4)    ;(11011110000010100000110100101) (-934726651) (465650085) (1BC141A5)   ;(11011110001011001110111001110) (-933650580) (465935822) (1BC59DCE)   ;(11011110010011111001101000011) (-932595793) (466219843) (1BC9F343)   ;(11011110011100100001000010110) (-931526270) (466502166) (1BCE4216)   ;(11011110100101000101001010010) (-930462174) (466782802) (1BD28A52)   ;(11011110101101100101111111011) (-929421523) (467061755) (1BD6CBFB)   ;(11011110110110000011100101111) (-928363839) (467339055) (1BDB072F)   ;
;248;(11011110111110011101111101000) (-927331546) (467614696) (1BDF3BE8)    ;(11011111000110110101001000111) (-924302189) (467888711) (1BE36A47)   ;(11011111001111001001001000111) (-923256189) (468161095) (1BE79247)   ;(11011111010111011010000000000) (-922235296) (468431872) (1BEBB400)   ;(11011111011111100111101111110) (-921219720) (468701054) (1BEFCF7E)   ;(11011111100111110010011001000) (-920204986) (468968648) (1BF3E4C8)   ;(11011111101111111001111110000) (-919195536) (469234672) (1BF7F3F0)   ;(11011111110111111110100000010) (-918190894) (469499138) (1BFBFD02)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC2_uid380_invTabGen_lutmem_dmem|altsyncram_c3s3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(011111111111111101011) (3777753) (1048555) (FFFEB)    ;(011111101000001001111) (3750117) (1036367) (FD04F)   ;(011111010000101101001) (3720551) (1024361) (FA169)   ;(011110111001100111110) (3671476) (1012542) (F733E)   ;(011110100010111001000) (3642710) (1000904) (F45C8)   ;(011110001100011111110) (3614376) (989438) (F18FE)   ;(011101110110011101011) (3566353) (978155) (EECEB)   ;(011101100000101111011) (3540573) (967035) (EC17B)   ;
;8;(011101001011011000000) (3513300) (956096) (E96C0)    ;(011100110110010100010) (3466242) (945314) (E6CA2)   ;(011100100001100100001) (3441441) (934689) (E4321)   ;(011100001101001000111) (3415107) (924231) (E1A47)   ;(011011111000111111011) (3370773) (913915) (DF1FB)   ;(011011100101001011011) (3345133) (903771) (DCA5B)   ;(011011010001101000001) (3321501) (893761) (DA341)   ;(011010111110010111110) (3276276) (883902) (D7CBE)   ;
;16;(011010101011011001100) (3253314) (874188) (D56CC)    ;(011010011000101101111) (3230557) (864623) (D316F)   ;(011010000110010010000) (3206220) (855184) (D0C90)   ;(011001110100001000100) (3164104) (845892) (CE844)   ;(011001100010010000001) (3142201) (836737) (CC481)   ;(011001010000100110010) (3120462) (827698) (CA132)   ;(011000111111001110001) (3077161) (818801) (C7E71)   ;(011000101110000110000) (3056060) (810032) (C5C30)   ;
;24;(011000011101001101000) (3035150) (801384) (C3A68)    ;(011000001100100010011) (3014423) (792851) (C1913)   ;(010111111100000111101) (2774075) (784445) (BF83D)   ;(010111101011111011110) (2753736) (776158) (BD7DE)   ;(010111011011111111110) (2733776) (767998) (BB7FE)   ;(010111001100010000011) (2714203) (759939) (B9883)   ;(010110111100101110010) (2674562) (751986) (B7972)   ;(010110101101011100101) (2655345) (744165) (B5AE5)   ;
;32;(010110011110010111001) (2636271) (736441) (B3CB9)    ;(010110001111011111010) (2617372) (728826) (B1EFA)   ;(010110000000110011100) (2600634) (721308) (B019C)   ;(010101110010010100010) (2562242) (713890) (AE4A2)   ;(010101100100000011111) (2544037) (706591) (AC81F)   ;(010101010101111101101) (2525755) (699373) (AABED)   ;(010101001000000101000) (2510050) (692264) (A9028)   ;(010100111010010111110) (2472276) (685246) (A74BE)   ;
;40;(010100101100110110111) (2454667) (678327) (A59B7)    ;(010100011111100000100) (2437404) (671492) (A3F04)   ;(010100010010010110110) (2422266) (664758) (A24B6)   ;(010100000101010111100) (2405274) (658108) (A0ABC)   ;(010011111000100100001) (2370441) (651553) (9F121)   ;(010011101011111011100) (2353734) (645084) (9D7DC)   ;(010011011111011100010) (2337342) (638690) (9BEE2)   ;(010011010011001010001) (2323121) (632401) (9A651)   ;
;48;(010011000111000000001) (2307001) (626177) (98E01)    ;(010010111010111111110) (2272776) (620030) (975FE)   ;(010010101111001011001) (2257131) (613977) (95E59)   ;(010010100011011111101) (2243375) (607997) (946FD)   ;(010010010111111101000) (2227750) (602088) (92FE8)   ;(010010001100100100100) (2214444) (596260) (91924)   ;(010010000001010110010) (2201262) (590514) (902B2)   ;(010001110110001111100) (2166174) (584828) (8EC7C)   ;
;56;(010001101011010100010) (2153242) (579234) (8D6A2)    ;(010001100000100000110) (2140406) (573702) (8C106)   ;(010001010101110100011) (2125643) (568227) (8ABA3)   ;(010001001011010011000) (2113230) (562840) (89698)   ;(010001000000111001000) (2100710) (557512) (881C8)   ;(010000110110101000100) (2066504) (552260) (86D44)   ;(010000101100011101110) (2054356) (547054) (858EE)   ;(010000100010011011111) (2042337) (541919) (844DF)   ;
;64;(010000011000100100010) (2030442) (536866) (83122)    ;(010000001110110010000) (2016620) (531856) (81D90)   ;(010000000101001001000) (2005110) (526920) (80A48)   ;(001111111011100111111) (1773477) (522047) (7F73F)   ;(001111110010001100101) (1762145) (517221) (7E465)   ;(001111101000111011000) (1750730) (512472) (7D1D8)   ;(001111011111101101100) (1737554) (507756) (7BF6C)   ;(001111010110101010011) (1726523) (503123) (7AD53)   ;
;72;(001111001101101100101) (1715545) (498533) (79B65)    ;(001111000100110110101) (1704665) (494005) (789B5)   ;(001110111100000110011) (1674063) (489523) (77833)   ;(001110110011011100101) (1663345) (485093) (766E5)   ;(001110101010111011100) (1652734) (480732) (755DC)   ;(001110100010011111110) (1642376) (476414) (744FE)   ;(001110011010001010101) (1632125) (472149) (73455)   ;(001110010001111010011) (1621723) (467923) (723D3)   ;
;80;(001110001001110011000) (1611630) (463768) (71398)    ;(001110000001110000000) (1601600) (459648) (70380)   ;(001101111001110010111) (1571627) (455575) (6F397)   ;(001101110001111100110) (1561746) (451558) (6E3E6)   ;(001101101010001100011) (1552143) (447587) (6D463)   ;(001101100010100010000) (1542420) (443664) (6C510)   ;(001101011010111101011) (1532753) (439787) (6B5EB)   ;(001101010011011101000) (1523350) (435944) (6A6E8)   ;
;88;(001101001100000010100) (1514024) (432148) (69814)    ;(001101000100101110111) (1504567) (428407) (68977)   ;(001100111101011111010) (1475372) (424698) (67AFA)   ;(001100110110010110001) (1466261) (421041) (66CB1)   ;(001100101111010001011) (1457213) (417419) (65E8B)   ;(001100101000010001111) (1450217) (413839) (6508F)   ;(001100100001011000010) (1441302) (410306) (642C2)   ;(001100011010100100000) (1432440) (406816) (63520)   ;
;96;(001100010011110100011) (1423643) (403363) (627A3)    ;(001100001101001000001) (1415101) (399937) (61A41)   ;(001100000110100000011) (1406403) (396547) (60D03)   ;(001011111111111111001) (1377771) (393209) (5FFF9)   ;(001011111001100011101) (1371435) (389917) (5F31D)   ;(001011110011001010001) (1363121) (386641) (5E651)   ;(001011101100110111001) (1354671) (383417) (5D9B9)   ;(001011100110100111101) (1346475) (380221) (5CD3D)   ;
;104;(001011100000011100111) (1340347) (377063) (5C0E7)    ;(001011011010010110110) (1332266) (373942) (5B4B6)   ;(001011010100010011101) (1324235) (370845) (5A89D)   ;(001011001110010100110) (1316246) (367782) (59CA6)   ;(001011001000011100010) (1310342) (364770) (590E2)   ;(001011000010100110100) (1302464) (361780) (58534)   ;(001010111100110101000) (1274650) (358824) (579A8)   ;(001010110111000111001) (1267071) (355897) (56E39)   ;
;112;(001010110001011101101) (1261355) (353005) (562ED)    ;(001010101011110110011) (1253663) (350131) (557B3)   ;(001010100110010101100) (1246254) (347308) (54CAC)   ;(001010100000110111100) (1240674) (344508) (541BC)   ;(001010011011011100110) (1233346) (341734) (536E6)   ;(001010010110000110111) (1226067) (338999) (52C37)   ;(001010010000110010111) (1220627) (336279) (52197)   ;(001010001011100010111) (1213427) (333591) (51717)   ;
;120;(001010000110011000101) (1206305) (330949) (50CC5)    ;(001010000001001111111) (1201177) (328319) (5027F)   ;(001001111100001011001) (1174131) (325721) (4F859)   ;(001001110111001001101) (1167115) (323149) (4EE4D)   ;(001001110010001011101) (1162135) (320605) (4E45D)   ;(001001101101010000111) (1155207) (318087) (4DA87)   ;(001001101000011000110) (1150306) (315590) (4D0C6)   ;(001001100011100100110) (1143446) (313126) (4C726)   ;
;128;(001001011110110100110) (1136646) (310694) (4BDA6)    ;(001001011010000110100) (1132064) (308276) (4B434)   ;(001001010101011011011) (1125333) (305883) (4AADB)   ;(001001010000110011100) (1120634) (303516) (4A19C)   ;(001001001100001110001) (1114161) (301169) (49871)   ;(001001000111101101111) (1107557) (298863) (48F6F)   ;(001001000011001111100) (1103174) (296572) (4867C)   ;(001000111110110011110) (1076636) (294302) (47D9E)   ;
;136;(001000111010011001100) (1072314) (292044) (474CC)    ;(001000110110000011111) (1066037) (289823) (46C1F)   ;(001000110001110001111) (1061617) (287631) (4638F)   ;(001000101101100000001) (1055401) (285441) (45B01)   ;(001000101001010010011) (1051223) (283283) (45293)   ;(001000100101001000001) (1045101) (281153) (44A41)   ;(001000100000111111100) (1040774) (279036) (441FC)   ;(001000011100111011000) (1034730) (276952) (439D8)   ;
;144;(001000011000110111110) (1030676) (274878) (431BE)    ;(001000010100110111011) (1024673) (272827) (429BB)   ;(001000010000111001110) (1020716) (270798) (421CE)   ;(001000001100111110001) (1014761) (268785) (419F1)   ;(001000001001000100010) (1011042) (266786) (41222)   ;(001000000101001110100) (1005164) (264820) (40A74)   ;(001000000001011011110) (1001336) (262878) (402DE)   ;(000111111101101000100) (775504) (260932) (3FB44)   ;
;152;(000111111001111001111) (771717) (259023) (3F3CF)    ;(000111110110001100101) (766145) (257125) (3EC65)   ;(000111110010100001110) (762416) (255246) (3E50E)   ;(000111101110111010000) (756720) (253392) (3DDD0)   ;(000111101011010011000) (753230) (251544) (3D698)   ;(000111100111101111010) (747572) (249722) (3CF7A)   ;(000111100100001110101) (744165) (247925) (3C875)   ;(000111100000101111111) (740577) (246143) (3C17F)   ;
;160;(000111011101010010000) (735220) (244368) (3BA90)    ;(000111011001110101011) (731653) (242603) (3B3AB)   ;(000111010110011100110) (726346) (240870) (3ACE6)   ;(000111010011000110010) (723062) (239154) (3A632)   ;(000111001111110010000) (717620) (237456) (39F90)   ;(000111001100011110101) (714365) (235765) (398F5)   ;(000111001001001101010) (711152) (234090) (3926A)   ;(000111000101111111001) (705771) (232441) (38BF9)   ;
;168;(000111000010110001011) (702613) (230795) (3858B)    ;(000110111111100101101) (677455) (229165) (37F2D)   ;(000110111100011100110) (674346) (227558) (378E6)   ;(000110111001010101010) (671252) (225962) (372AA)   ;(000110110110010000011) (666203) (224387) (36C83)   ;(000110110011001011111) (663137) (222815) (3665F)   ;(000110110000001001001) (660111) (221257) (36049)   ;(000110101101001010001) (655121) (219729) (35A51)   ;
;176;(000110101010001100011) (652143) (218211) (35463)    ;(000110100111001110001) (647161) (216689) (34E71)   ;(000110100100010101001) (644251) (215209) (348A9)   ;(000110100001011100000) (641340) (213728) (342E0)   ;(000110011110100100110) (636446) (212262) (33D26)   ;(000110011011101110001) (633561) (210801) (33771)   ;(000110011000111010101) (630725) (209365) (331D5)   ;(000110010110000111110) (626076) (207934) (32C3E)   ;
;184;(000110010011010110110) (623266) (206518) (326B6)    ;(000110010000100111011) (620473) (205115) (3213B)   ;(000110001101111001011) (615713) (203723) (31BCB)   ;(000110001011001110010) (613162) (202354) (31672)   ;(000110001000100100011) (610443) (200995) (31123)   ;(000110000101111010010) (605722) (199634) (30BD2)   ;(000110000011010010010) (603222) (198290) (30692)   ;(000110000000101101011) (600553) (196971) (3016B)   ;
;192;(000101111110001001011) (576113) (195659) (2FC4B)    ;(000101111011100101101) (573455) (194349) (2F72D)   ;(000101111001000011010) (571032) (193050) (2F21A)   ;(000101110110100011011) (566433) (191771) (2ED1B)   ;(000101110100000101010) (564052) (190506) (2E82A)   ;(000101110001100111001) (561471) (189241) (2E339)   ;(000101101111001100000) (557140) (188000) (2DE60)   ;(000101101100110010000) (554620) (186768) (2D990)   ;
;200;(000101101010011000010) (552302) (185538) (2D4C2)    ;(000101101000000000000) (550000) (184320) (2D000)   ;(000101100101101001110) (545516) (183118) (2CB4E)   ;(000101100011010011011) (543233) (181915) (2C69B)   ;(000101100000111111011) (540773) (180731) (2C1FB)   ;(000101011110101100100) (536544) (179556) (2BD64)   ;(000101011100011011000) (534330) (178392) (2B8D8)   ;(000101011010001010110) (532126) (177238) (2B456)   ;
;208;(000101010111111100010) (527742) (176098) (2AFE2)    ;(000101010101101110101) (525565) (174965) (2AB75)   ;(000101010011100001111) (523417) (173839) (2A70F)   ;(000101010001010111000) (521270) (172728) (2A2B8)   ;(000101001111001110000) (517160) (171632) (29E70)   ;(000101001101000100100) (515044) (170532) (29A24)   ;(000101001010111011111) (512737) (169439) (295DF)   ;(000101001000110101101) (510655) (168365) (291AD)   ;
;216;(000101000110110001000) (506610) (167304) (28D88)    ;(000101000100101011111) (504537) (166239) (2895F)   ;(000101000010101000001) (502501) (165185) (28541)   ;(000101000000100110001) (500461) (164145) (28131)   ;(000100111110100101110) (476456) (163118) (27D2E)   ;(000100111100100101110) (474456) (162094) (2792E)   ;(000100111010100111101) (472475) (161085) (2753D)   ;(000100111000101001101) (470515) (160077) (2714D)   ;
;224;(000100110110101101000) (466550) (159080) (26D68)    ;(000100110100110001000) (464610) (158088) (26988)   ;(000100110010110100110) (462646) (157094) (265A6)   ;(000100110000111101000) (460750) (156136) (261E8)   ;(000100101111000010111) (457027) (155159) (25E17)   ;(000100101101001011010) (455132) (154202) (25A5A)   ;(000100101011010101000) (453250) (153256) (256A8)   ;(000100101001011111001) (451371) (152313) (252F9)   ;
;232;(000100100111101001101) (447515) (151373) (24F4D)    ;(000100100101110111011) (445673) (150459) (24BBB)   ;(000100100100000011100) (444034) (149532) (2481C)   ;(000100100010010000100) (442204) (148612) (24484)   ;(000100100000100000000) (440400) (147712) (24100)   ;(000100011110110000110) (436606) (146822) (23D86)   ;(000100011101000010000) (435020) (145936) (23A10)   ;(000100011011010011010) (433232) (145050) (2369A)   ;
;240;(000100011001100101000) (431450) (144168) (23328)    ;(000100010111110111111) (427677) (143295) (22FBF)   ;(000100010110001101000) (426150) (142440) (22C68)   ;(000100010100100010110) (424426) (141590) (22916)   ;(000100010010111000110) (422706) (140742) (225C6)   ;(000100010001001110110) (421166) (139894) (22276)   ;(000100001111100111100) (417474) (139068) (21F3C)   ;(000100001101111110110) (415766) (138230) (21BF6)   ;
;248;(000100001100011001100) (414314) (137420) (218CC)    ;(000100001010110010101) (412625) (136597) (21595)   ;(000100001001001110011) (411163) (135795) (21273)   ;(000100000111101010001) (407521) (134993) (20F51)   ;(000100000110000110011) (406063) (134195) (20C33)   ;(000100000100100011110) (404436) (133406) (2091E)   ;(000100000011000001100) (403014) (132620) (2060C)   ;(000100000001011111011) (401373) (131835) (202FB)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE10_LITE_D8M_VIP|Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:memoryC3_uid383_invTabGen_lutmem_dmem|altsyncram_f3s3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10000001000010) (20102) (8258) (2042)    ;(10000010111010) (20272) (8378) (20BA)   ;(10000100111000) (20470) (8504) (2138)   ;(10000110110000) (20660) (8624) (21B0)   ;(10001000100111) (21047) (8743) (2227)   ;(10001010100000) (21240) (8864) (22A0)   ;(10001100001111) (21417) (8975) (230F)   ;(10001110000100) (21604) (9092) (2384)   ;
;8;(10001111100111) (21747) (9191) (23E7)    ;(10010001010100) (22124) (9300) (2454)   ;(10010011000010) (22302) (9410) (24C2)   ;(10010100100010) (22442) (9506) (2522)   ;(10010110010011) (22623) (9619) (2593)   ;(10010111101100) (22754) (9708) (25EC)   ;(10011001010100) (23124) (9812) (2654)   ;(10011010110110) (23266) (9910) (26B6)   ;
;16;(10011100010110) (23426) (10006) (2716)    ;(10011101101010) (23552) (10090) (276A)   ;(10011111001110) (23716) (10190) (27CE)   ;(10100000100011) (24043) (10275) (2823)   ;(10100001110100) (24164) (10356) (2874)   ;(10100011010110) (24326) (10454) (28D6)   ;(10100100100111) (24447) (10535) (2927)   ;(10100101111000) (24570) (10616) (2978)   ;
;24;(10100111001000) (24710) (10696) (29C8)    ;(10101000100011) (25043) (10787) (2A23)   ;(10101001110011) (25163) (10867) (2A73)   ;(10101011000010) (25302) (10946) (2AC2)   ;(10101100000010) (25402) (11010) (2B02)   ;(10101101010001) (25521) (11089) (2B51)   ;(10101110100110) (25646) (11174) (2BA6)   ;(10101111100000) (25740) (11232) (2BE0)   ;
;32;(10110000100101) (26045) (11301) (2C25)    ;(10110001101000) (26150) (11368) (2C68)   ;(10110010110000) (26260) (11440) (2CB0)   ;(10110011111110) (26376) (11518) (2CFE)   ;(10110100110010) (26462) (11570) (2D32)   ;(10110101111110) (26576) (11646) (2D7E)   ;(10110110111010) (26672) (11706) (2DBA)   ;(10110111111100) (26774) (11772) (2DFC)   ;
;40;(10111000110111) (27067) (11831) (2E37)    ;(10111001111010) (27172) (11898) (2E7A)   ;(10111010110011) (27263) (11955) (2EB3)   ;(10111011110000) (27360) (12016) (2EF0)   ;(10111100100110) (27446) (12070) (2F26)   ;(10111101011010) (27532) (12122) (2F5A)   ;(10111110011011) (27633) (12187) (2F9B)   ;(10111111000001) (27701) (12225) (2FC1)   ;
;48;(10111111111100) (27774) (12284) (2FFC)    ;(11000000111011) (30073) (12347) (303B)   ;(11000001101010) (30152) (12394) (306A)   ;(11000010011100) (30234) (12444) (309C)   ;(11000011010111) (30327) (12503) (30D7)   ;(11000100001010) (30412) (12554) (310A)   ;(11000100110100) (30464) (12596) (3134)   ;(11000101110000) (30560) (12656) (3170)   ;
;56;(11000110010001) (30621) (12689) (3191)    ;(11000110111110) (30676) (12734) (31BE)   ;(11000111111010) (30772) (12794) (31FA)   ;(11001000011110) (31036) (12830) (321E)   ;(11001001001011) (31113) (12875) (324B)   ;(11001001101110) (31156) (12910) (326E)   ;(11001010101001) (31251) (12969) (32A9)   ;(11001011011100) (31334) (13020) (32DC)   ;
;64;(11001011111001) (31371) (13049) (32F9)    ;(11001100101011) (31453) (13099) (332B)   ;(11001101001101) (31515) (13133) (334D)   ;(11001101110001) (31561) (13169) (3371)   ;(11001110011111) (31637) (13215) (339F)   ;(11001110111011) (31673) (13243) (33BB)   ;(11001111110010) (31762) (13298) (33F2)   ;(11010000001010) (32012) (13322) (340A)   ;
;72;(11010000110001) (32061) (13361) (3431)    ;(11010001010010) (32122) (13394) (3452)   ;(11010001111011) (32173) (13435) (347B)   ;(11010010100110) (32246) (13478) (34A6)   ;(11010010111101) (32275) (13501) (34BD)   ;(11010011100010) (32342) (13538) (34E2)   ;(11010100000000) (32400) (13568) (3500)   ;(11010100110000) (32460) (13616) (3530)   ;
;80;(11010101000100) (32504) (13636) (3544)    ;(11010101101001) (32551) (13673) (3569)   ;(11010110001111) (32617) (13711) (358F)   ;(11010110101010) (32652) (13738) (35AA)   ;(11010111001000) (32710) (13768) (35C8)   ;(11010111100001) (32741) (13793) (35E1)   ;(11010111111100) (32774) (13820) (35FC)   ;(11011000100011) (33043) (13859) (3623)   ;
;88;(11011001000110) (33106) (13894) (3646)    ;(11011001011101) (33135) (13917) (365D)   ;(11011001111110) (33176) (13950) (367E)   ;(11011010010111) (33227) (13975) (3697)   ;(11011010110101) (33265) (14005) (36B5)   ;(11011011010011) (33323) (14035) (36D3)   ;(11011011100111) (33347) (14055) (36E7)   ;(11011011111011) (33373) (14075) (36FB)   ;
;96;(11011100010000) (33420) (14096) (3710)    ;(11011100110011) (33463) (14131) (3733)   ;(11011101011001) (33531) (14169) (3759)   ;(11011101101110) (33556) (14190) (376E)   ;(11011101110110) (33566) (14198) (3776)   ;(11011110011001) (33631) (14233) (3799)   ;(11011110101010) (33652) (14250) (37AA)   ;(11011111000001) (33701) (14273) (37C1)   ;
;104;(11011111010111) (33727) (14295) (37D7)    ;(11011111101001) (33751) (14313) (37E9)   ;(11100000001001) (34011) (14345) (3809)   ;(11100000100101) (34045) (14373) (3825)   ;(11100000101111) (34057) (14383) (382F)   ;(11100001000101) (34105) (14405) (3845)   ;(11100001011001) (34131) (14425) (3859)   ;(11100001110001) (34161) (14449) (3871)   ;
;112;(11100010000101) (34205) (14469) (3885)    ;(11100010100101) (34245) (14501) (38A5)   ;(11100010110010) (34262) (14514) (38B2)   ;(11100011000100) (34304) (14532) (38C4)   ;(11100011011011) (34333) (14555) (38DB)   ;(11100011101000) (34350) (14568) (38E8)   ;(11100100000101) (34405) (14597) (3905)   ;(11100100011101) (34435) (14621) (391D)   ;
;120;(11100100100010) (34442) (14626) (3922)    ;(11100100110111) (34467) (14647) (3937)   ;(11100101001010) (34512) (14666) (394A)   ;(11100101011011) (34533) (14683) (395B)   ;(11100101101110) (34556) (14702) (396E)   ;(11100101111110) (34576) (14718) (397E)   ;(11100110010110) (34626) (14742) (3996)   ;(11100110100101) (34645) (14757) (39A5)   ;
;128;(11100110101101) (34655) (14765) (39AD)    ;(11100111000010) (34702) (14786) (39C2)   ;(11100111010110) (34726) (14806) (39D6)   ;(11100111101001) (34751) (14825) (39E9)   ;(11101000000000) (35000) (14848) (3A00)   ;(11101000000011) (35003) (14851) (3A03)   ;(11101000010001) (35021) (14865) (3A11)   ;(11101000100001) (35041) (14881) (3A21)   ;
;136;(11101000111100) (35074) (14908) (3A3C)    ;(11101001001010) (35112) (14922) (3A4A)   ;(11101001001100) (35114) (14924) (3A4C)   ;(11101001101001) (35151) (14953) (3A69)   ;(11101001111000) (35170) (14968) (3A78)   ;(11101010000001) (35201) (14977) (3A81)   ;(11101010010001) (35221) (14993) (3A91)   ;(11101010010110) (35226) (14998) (3A96)   ;
;144;(11101010100101) (35245) (15013) (3AA5)    ;(11101010110100) (35264) (15028) (3AB4)   ;(11101010111101) (35275) (15037) (3ABD)   ;(11101011001111) (35317) (15055) (3ACF)   ;(11101011100100) (35344) (15076) (3AE4)   ;(11101011101011) (35353) (15083) (3AEB)   ;(11101011101100) (35354) (15084) (3AEC)   ;(11101100001000) (35410) (15112) (3B08)   ;
;152;(11101100001110) (35416) (15118) (3B0E)    ;(11101100011110) (35436) (15134) (3B1E)   ;(11101100101110) (35456) (15150) (3B2E)   ;(11101100110101) (35465) (15157) (3B35)   ;(11101101001001) (35511) (15177) (3B49)   ;(11101101010100) (35524) (15188) (3B54)   ;(11101101010101) (35525) (15189) (3B55)   ;(11101101011001) (35531) (15193) (3B59)   ;
;160;(11101101101011) (35553) (15211) (3B6B)    ;(11101110000011) (35603) (15235) (3B83)   ;(11101110001000) (35610) (15240) (3B88)   ;(11101110001101) (35615) (15245) (3B8D)   ;(11101110010001) (35621) (15249) (3B91)   ;(11101110100000) (35640) (15264) (3BA0)   ;(11101110101101) (35655) (15277) (3BAD)   ;(11101110101111) (35657) (15279) (3BAF)   ;
;168;(11101111000000) (35700) (15296) (3BC0)    ;(11101111010000) (35720) (15312) (3BD0)   ;(11101111010110) (35726) (15318) (3BD6)   ;(11101111100001) (35741) (15329) (3BE1)   ;(11101111100110) (35746) (15334) (3BE6)   ;(11101111110111) (35767) (15351) (3BF7)   ;(11110000001000) (36010) (15368) (3C08)   ;(11110000000111) (36007) (15367) (3C07)   ;
;176;(11110000001101) (36015) (15373) (3C0D)    ;(11110000100110) (36046) (15398) (3C26)   ;(11110000011101) (36035) (15389) (3C1D)   ;(11110000100111) (36047) (15399) (3C27)   ;(11110000101110) (36056) (15406) (3C2E)   ;(11110000111111) (36077) (15423) (3C3F)   ;(11110001000100) (36104) (15428) (3C44)   ;(11110001010000) (36120) (15440) (3C50)   ;
;184;(11110001011010) (36132) (15450) (3C5A)    ;(11110001100101) (36145) (15461) (3C65)   ;(11110001110000) (36160) (15472) (3C70)   ;(11110001101111) (36157) (15471) (3C6F)   ;(11110001110010) (36162) (15474) (3C72)   ;(11110010000101) (36205) (15493) (3C85)   ;(11110010010010) (36222) (15506) (3C92)   ;(11110010001111) (36217) (15503) (3C8F)   ;
;192;(11110010010001) (36221) (15505) (3C91)    ;(11110010100001) (36241) (15521) (3CA1)   ;(11110010101110) (36256) (15534) (3CAE)   ;(11110010110100) (36264) (15540) (3CB4)   ;(11110010110100) (36264) (15540) (3CB4)   ;(11110011000100) (36304) (15556) (3CC4)   ;(11110011000011) (36303) (15555) (3CC3)   ;(11110011000101) (36305) (15557) (3CC5)   ;
;200;(11110011010010) (36322) (15570) (3CD2)    ;(11110011011100) (36334) (15580) (3CDC)   ;(11110011011110) (36336) (15582) (3CDE)   ;(11110011110001) (36361) (15601) (3CF1)   ;(11110011110111) (36367) (15607) (3CF7)   ;(11110011111111) (36377) (15615) (3CFF)   ;(11110100000111) (36407) (15623) (3D07)   ;(11110100001111) (36417) (15631) (3D0F)   ;
;208;(11110100010000) (36420) (15632) (3D10)    ;(11110100010111) (36427) (15639) (3D17)   ;(11110100011110) (36436) (15646) (3D1E)   ;(11110100100001) (36441) (15649) (3D21)   ;(11110100011110) (36436) (15646) (3D1E)   ;(11110100101000) (36450) (15656) (3D28)   ;(11110100110110) (36466) (15670) (3D36)   ;(11110100111001) (36471) (15673) (3D39)   ;
;216;(11110100111000) (36470) (15672) (3D38)    ;(11110101000101) (36505) (15685) (3D45)   ;(11110101001110) (36516) (15694) (3D4E)   ;(11110101010100) (36524) (15700) (3D54)   ;(11110101010100) (36524) (15700) (3D54)   ;(11110101011001) (36531) (15705) (3D59)   ;(11110101010111) (36527) (15703) (3D57)   ;(11110101011111) (36537) (15711) (3D5F)   ;
;224;(11110101100011) (36543) (15715) (3D63)    ;(11110101101011) (36553) (15723) (3D6B)   ;(11110101111101) (36575) (15741) (3D7D)   ;(11110101110000) (36560) (15728) (3D70)   ;(11110110000010) (36602) (15746) (3D82)   ;(11110110000111) (36607) (15751) (3D87)   ;(11110110001010) (36612) (15754) (3D8A)   ;(11110110001111) (36617) (15759) (3D8F)   ;
;232;(11110110011001) (36631) (15769) (3D99)    ;(11110110001111) (36617) (15759) (3D8F)   ;(11110110011111) (36637) (15775) (3D9F)   ;(11110110101100) (36654) (15788) (3DAC)   ;(11110110101110) (36656) (15790) (3DAE)   ;(11110110101001) (36651) (15785) (3DA9)   ;(11110110101001) (36651) (15785) (3DA9)   ;(11110110110010) (36662) (15794) (3DB2)   ;
;240;(11110110111111) (36677) (15807) (3DBF)    ;(11110111001000) (36710) (15816) (3DC8)   ;(11110111000101) (36705) (15813) (3DC5)   ;(11110111000110) (36706) (15814) (3DC6)   ;(11110111001000) (36710) (15816) (3DC8)   ;(11110111010101) (36725) (15829) (3DD5)   ;(11110111010000) (36720) (15824) (3DD0)   ;(11110111100001) (36741) (15841) (3DE1)   ;
;248;(11110111011000) (36730) (15832) (3DD8)    ;(11110111100101) (36745) (15845) (3DE5)   ;(11110111100011) (36743) (15843) (3DE3)   ;(11110111101000) (36750) (15848) (3DE8)   ;(11110111101101) (36755) (15853) (3DED)   ;(11110111110010) (36762) (15858) (3DF2)   ;(11110111111001) (36771) (15865) (3DF9)   ;(11111000000110) (37006) (15878) (3E06)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 16          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 18          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 34          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 10          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                                                                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                             ;                            ; DSPMULT_X28_Y12_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                                                                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                             ;                            ; DSPMULT_X28_Y10_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                                                                                                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_mult_cell:the_Qsys_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                             ;                            ; DSPMULT_X28_Y14_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im9_component|mult_vvt:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im9_component|mult_vvt:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y35_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im3_component|mult_uvt:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im3_component|mult_uvt:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y36_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y39_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodResY_uid330_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y38_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im9_component|mult_10u:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im9_component|mult_10u:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y34_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im3_component|mult_00u:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im3_component|mult_00u:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y35_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im0_component|mult_60u:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y37_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:prodXInvY_uid319_i_div_rgb_to_hsv_im6_component|mult_uvt:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y36_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid598_pT3_uid405_invPolyEval_component|mult_1pt:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid598_pT3_uid405_invPolyEval_component|mult_1pt:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid596_pT3_uid405_invPolyEval_component|mult_vot:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid596_pT3_uid405_invPolyEval_component|mult_vot:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid597_pT3_uid405_invPolyEval_component|mult_2pt:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid597_pT3_uid405_invPolyEval_component|mult_2pt:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid499_pT2_uid398_invPolyEval_component|mult_1mt:auto_generated|result[0]        ; Simple Multiplier (9-bit)  ; DSPOUT_X68_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm1_uid499_pT2_uid398_invPolyEval_component|mult_1mt:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid497_pT2_uid398_invPolyEval_component|mult_vot:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid497_pT2_uid398_invPolyEval_component|mult_vot:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid498_pT2_uid398_invPolyEval_component|mult_2mt:auto_generated|result[0]        ; Simple Multiplier (9-bit)  ; DSPOUT_X68_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid498_pT2_uid398_invPolyEval_component|mult_2mt:auto_generated|mac_mult1     ;                            ; DSPMULT_X68_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid432_pT1_uid391_invPolyEval_component|mult_vot:auto_generated|result[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|lpm_mult:sm0_uid432_pT1_uid391_invPolyEval_component|mult_vot:auto_generated|mac_mult1     ;                            ; DSPMULT_X48_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 20,034 / 148,641 ( 13 % ) ;
; C16 interconnects     ; 352 / 5,382 ( 7 % )       ;
; C4 interconnects      ; 8,714 / 106,704 ( 8 % )   ;
; Direct links          ; 3,837 / 148,641 ( 3 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )         ;
; Local interconnects   ; 6,249 / 49,760 ( 13 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 511 / 5,406 ( 9 % )       ;
; R4 interconnects      ; 12,478 / 147,764 ( 8 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.12) ; Number of LABs  (Total = 1086) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 69                             ;
; 2                                           ; 35                             ;
; 3                                           ; 42                             ;
; 4                                           ; 30                             ;
; 5                                           ; 20                             ;
; 6                                           ; 14                             ;
; 7                                           ; 19                             ;
; 8                                           ; 23                             ;
; 9                                           ; 26                             ;
; 10                                          ; 30                             ;
; 11                                          ; 32                             ;
; 12                                          ; 49                             ;
; 13                                          ; 53                             ;
; 14                                          ; 57                             ;
; 15                                          ; 77                             ;
; 16                                          ; 510                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.06) ; Number of LABs  (Total = 1086) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 555                            ;
; 1 Clock                            ; 953                            ;
; 1 Clock enable                     ; 386                            ;
; 1 Sync. clear                      ; 42                             ;
; 1 Sync. load                       ; 66                             ;
; 2 Async. clears                    ; 46                             ;
; 2 Clock enables                    ; 156                            ;
; 2 Clocks                           ; 34                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.41) ; Number of LABs  (Total = 1086) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 24                             ;
; 2                                            ; 64                             ;
; 3                                            ; 14                             ;
; 4                                            ; 23                             ;
; 5                                            ; 24                             ;
; 6                                            ; 29                             ;
; 7                                            ; 11                             ;
; 8                                            ; 18                             ;
; 9                                            ; 8                              ;
; 10                                           ; 13                             ;
; 11                                           ; 14                             ;
; 12                                           ; 19                             ;
; 13                                           ; 19                             ;
; 14                                           ; 19                             ;
; 15                                           ; 18                             ;
; 16                                           ; 38                             ;
; 17                                           ; 25                             ;
; 18                                           ; 32                             ;
; 19                                           ; 33                             ;
; 20                                           ; 50                             ;
; 21                                           ; 33                             ;
; 22                                           ; 53                             ;
; 23                                           ; 48                             ;
; 24                                           ; 52                             ;
; 25                                           ; 56                             ;
; 26                                           ; 57                             ;
; 27                                           ; 53                             ;
; 28                                           ; 56                             ;
; 29                                           ; 34                             ;
; 30                                           ; 40                             ;
; 31                                           ; 30                             ;
; 32                                           ; 77                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.49) ; Number of LABs  (Total = 1086) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 110                            ;
; 2                                               ; 62                             ;
; 3                                               ; 69                             ;
; 4                                               ; 45                             ;
; 5                                               ; 60                             ;
; 6                                               ; 48                             ;
; 7                                               ; 74                             ;
; 8                                               ; 87                             ;
; 9                                               ; 69                             ;
; 10                                              ; 70                             ;
; 11                                              ; 81                             ;
; 12                                              ; 67                             ;
; 13                                              ; 52                             ;
; 14                                              ; 37                             ;
; 15                                              ; 33                             ;
; 16                                              ; 66                             ;
; 17                                              ; 9                              ;
; 18                                              ; 11                             ;
; 19                                              ; 8                              ;
; 20                                              ; 8                              ;
; 21                                              ; 5                              ;
; 22                                              ; 4                              ;
; 23                                              ; 2                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 2                              ;
; 27                                              ; 1                              ;
; 28                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.57) ; Number of LABs  (Total = 1086) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 9                              ;
; 2                                            ; 43                             ;
; 3                                            ; 42                             ;
; 4                                            ; 70                             ;
; 5                                            ; 31                             ;
; 6                                            ; 47                             ;
; 7                                            ; 26                             ;
; 8                                            ; 30                             ;
; 9                                            ; 39                             ;
; 10                                           ; 38                             ;
; 11                                           ; 39                             ;
; 12                                           ; 52                             ;
; 13                                           ; 46                             ;
; 14                                           ; 49                             ;
; 15                                           ; 35                             ;
; 16                                           ; 51                             ;
; 17                                           ; 47                             ;
; 18                                           ; 43                             ;
; 19                                           ; 44                             ;
; 20                                           ; 43                             ;
; 21                                           ; 34                             ;
; 22                                           ; 29                             ;
; 23                                           ; 21                             ;
; 24                                           ; 27                             ;
; 25                                           ; 29                             ;
; 26                                           ; 23                             ;
; 27                                           ; 13                             ;
; 28                                           ; 13                             ;
; 29                                           ; 16                             ;
; 30                                           ; 9                              ;
; 31                                           ; 11                             ;
; 32                                           ; 10                             ;
; 33                                           ; 7                              ;
; 34                                           ; 5                              ;
; 35                                           ; 4                              ;
; 36                                           ; 5                              ;
; 37                                           ; 2                              ;
; 38                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 171          ; 35           ; 171          ; 0            ; 0            ; 175       ; 171          ; 0            ; 175       ; 175       ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 69           ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 175       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 140          ; 4            ; 175          ; 175          ; 0         ; 4            ; 175          ; 0         ; 0         ; 175          ; 175          ; 175          ; 175          ; 106          ; 175          ; 175          ; 106          ; 175          ; 175          ; 157          ; 175          ; 175          ; 175          ; 175          ; 175          ; 175          ; 0         ; 175          ; 175          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+-----------------------------+-----------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; u0|altpll_0|sd1|pll7|clk[2] ; u0|altpll_0|sd1|pll7|clk[2] ; 119.2             ;
; MAX10_CLK1_50               ; MAX10_CLK1_50               ; 21.7              ;
; I/O                         ; MIPI_PIXEL_CLK              ; 18.0              ;
; u0|altpll_0|sd1|pll7|clk[2] ; MAX10_CLK1_50               ; 9.8               ;
; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; 7.7               ;
+-----------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout|endofpacket_int                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CLK_DIV[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 5.768             ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|CAMERA_RGB:CAMERA_RGB_inst|CAMERA_Bayer:CAMERA_Bayer_inst|x_cnt[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.211             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[0]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.647             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[26]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.630             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[0]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.621             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a0~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0.621             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a4~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0.619             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_i[0]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.614             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_i[1]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.614             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_i[2]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.614             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_r:the_Qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.564             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_jtag_uart:jtag_uart|Qsys_jtag_uart_scfifo_w:the_Qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.537             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[21]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[17]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AU:vfb_writer_write_address_au|r_val[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0.482             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[1]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.472             ;
; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|a_graycounter_uh6:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|TERASIC_CAMERA:terasic_camera_0|rgb_fifo:rgb_fifo_inst|dcfifo:dcfifo_component|dcfifo_6kh1:auto_generated|altsyncram_r541:fifo_ram|altsyncram:ram_block11a0|altsyncram_71j3:auto_generated|ram_block1a25~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0.472             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_rdcnt_i[2]              ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~portb_address_reg0             ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_rdcnt_i[1]              ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~portb_address_reg0             ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_rdcnt_i[0]          ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~portb_address_reg0         ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_i[3]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_rdcnt_i[4]  ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~portb_address_reg0 ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_rdcnt_i[3]              ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~portb_address_reg0             ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_rdcnt_i[0]              ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~portb_address_reg0             ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_rdcnt_i[4]              ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~portb_address_reg0             ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_rdcnt_i[3]          ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~portb_address_reg0         ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_rdcnt_i[2]          ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~portb_address_reg0         ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_rdcnt_i[1]          ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~portb_address_reg0         ; 0.469             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_rdcnt_i[4]          ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~portb_address_reg0         ; 0.469             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[6]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[5]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_wraddr_q[0]             ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~porta_address_reg0             ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_wraddr_q[1]             ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~porta_address_reg0             ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_wraddr_q[2]             ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~porta_address_reg0             ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_wraddr_q[3]             ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~porta_address_reg0             ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist88_i_conv52_rgb_to_hsv_vt_join_q_36_wraddr_q[4]             ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist88_i_conv52_rgb_to_hsv_vt_join_q_36_mem_dmem|altsyncram_euo3:auto_generated|ram_block1a0~porta_address_reg0             ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_wraddr_q[0]         ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~porta_address_reg0         ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_wraddr_q[1]         ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~porta_address_reg0         ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_wraddr_q[2]         ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~porta_address_reg0         ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_wraddr_q[3]         ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~porta_address_reg0         ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_wraddr_q[4]         ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist85_i_conv97_rgb_to_hsv_vt_select_7_b_28_mem_dmem|altsyncram_gro3:auto_generated|ram_block1a1~porta_address_reg0         ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_wraddr_q[0] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~porta_address_reg0 ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_wraddr_q[1] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~porta_address_reg0 ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_wraddr_q[2] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~porta_address_reg0 ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_wraddr_q[3] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~porta_address_reg0 ; 0.468             ;
; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_wraddr_q[4] ; Qsys:u0|EEE_IMGPROC:eee_imgproc_0|rgb_to_hsv:rgb_hsv|rgb_to_hsv_internal:rgb_to_hsv_internal_inst|rgb_to_hsv_function_wrapper:rgb_to_hsv_internal|rgb_to_hsv_function:thergb_to_hsv_function|bb_rgb_to_hsv_B1_start:thebb_rgb_to_hsv_B1_start|bb_rgb_to_hsv_B1_start_stall_region:thebb_rgb_to_hsv_B1_start_stall_region|i_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv:thei_sfc_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv_aunroll_x|i_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13:thei_sfc_logic_c1_wt_entry_rgb_to_hsv_c1_enter_rgb_to_hsv13_aunroll_x|altsyncram:redist62_r_uid371_zCount_uid301_i_div_rgb_to_hsv_q_27_mem_dmem|altsyncram_aro3:auto_generated|ram_block1a0~porta_address_reg0 ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[7]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[6]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[7]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[8]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[8]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[7]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[4]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[3]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[2]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[9]                                                                                                                                                                                                                                                                                                                                                                                                                 ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:\write_used_gen:wdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a27~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[8]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[5]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[4]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[3]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[2]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[9]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[6]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[5]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[4]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[3]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[2]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|wrpointer[1]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:write_master|alt_cusp181_general_fifo:cmd_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_80l1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 0.468             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0.468             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[6]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[5]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[8]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[7]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[4]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[3]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[2]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|rdpointer[9]                                                                                                                                                                                                                                                                                                                                                                                                               ; Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|alt_cusp181_avalon_mm_bursting_master_fifo:read_master|alt_cusp181_general_fifo:\read_used_gen_gen:rdata_fifo|alt_cusp181_ram_fifo:\dual_clock_or_large_gen:ram_fifo|altsyncram:ram|altsyncram_c5l1:auto_generated|ram_block1a19~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.442             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.417             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.417             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.417             ;
; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_bht_module:Qsys_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0.417             ;
; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|a_graycounter_sh6:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Qsys:u0|alt_vipitc131_IS2Vid:alt_vip_itc_0|alt_vipitc131_common_fifo:input_fifo|dcfifo:input_fifo|dcfifo_isj1:auto_generated|altsyncram_uc61:fifo_ram|ram_block11a0~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0.350             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "DE10_LITE_D8M_VIP"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" has been set to clock2 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
Info (15535): Implemented PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" as MAX 10 PLL type File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 270 degrees (7500 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] port File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] port File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] port File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] port File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 27 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_vipitc131_common_sync
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
        Info (332166): set_false_path -to [get_keepers *data_out_sync0*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_6kh1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_isj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe18|dffe19a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe15|dffe16a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE10_LITE_D8M_VIP.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -multiply_by 2 -phase 270.00 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[2]} {u0|altpll_0|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[3]} {u0|altpll_0|sd1|pll7|clk[3]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[4]} {u0|altpll_0|sd1|pll7|clk[4]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE10_LITE_D8M_VIP.SDC(80): clk_vga_ext could not be matched with a clock File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
Warning (332049): Ignored set_output_delay at DE10_LITE_D8M_VIP.SDC(80): Argument -clock is not an object ID File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
    Info (332050): set_output_delay -max -clock clk_vga_ext  0.3 [get_ports {VGA_R* VGA_G* VGA_B* VGA_HS VGA_VS}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 80
Warning (332049): Ignored set_output_delay at DE10_LITE_D8M_VIP.SDC(81): Argument -clock is not an object ID File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 81
    Info (332050): set_output_delay -min -clock clk_vga_ext -1.6 [get_ports {VGA_R* VGA_G* VGA_B* VGA_HS VGA_VS}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.SDC Line: 81
Info (332104): Reading SDC File: 'c:/users/hubert/desktop/balancebug/vision/eee2rover-master/de10_lite_d8m_vip_16/db/ip/qsys/submodules/qsys_nios2_gen2_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/hubert/desktop/balancebug/vision/eee2rover-master/de10_lite_d8m_vip_16/db/ip/qsys/submodules/alt_vipitc131_cvo.sdc'
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(64): u0|alt_vip_itc_0|mode_banks|u_calculate_mode_dynamic|* could not be matched with a net File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(64): Argument <through> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
    Info (332050): set_multicycle_path -setup -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 2 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 64
Warning (332049): Ignored set_multicycle_path at alt_vipitc131_cvo.sdc(65): Argument <through> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 65
    Info (332050): set_multicycle_path -hold -start -through [get_nets "${inst}|mode_banks|u_calculate_mode_dynamic|*"] 1 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 65
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(68): *alt_vipitc131_IS2Vid:*|is_mode_match[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(68): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_mode_match[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 68
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(69): *alt_vipitc131_IS2Vid:*|is_interlaced[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(69): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_interlaced[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 69
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(70): *alt_vipitc131_IS2Vid:*|is_serial_output[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(70): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_serial_output[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 70
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(71): *alt_vipitc131_IS2Vid:*|is_sample_count[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(71): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sample_count[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 71
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(72): *alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(72): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f0[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 72
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(73): *alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(73): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_line_count_f1[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 73
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(74): *alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(74): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_front_porch[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 74
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(75): *alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(75): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_sync_length[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 75
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(76): *alt_vipitc131_IS2Vid:*|is_h_blank[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(76): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_h_blank[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 76
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(77): *alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(77): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_front_porch[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 77
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(78): *alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(78): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_sync_length[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 78
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(79): *alt_vipitc131_IS2Vid:*|is_v_blank[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(79): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v_blank[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 79
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(80): *alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(80): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_front_porch[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 80
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(81): *alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(81): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_sync_length[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 81
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(82): *alt_vipitc131_IS2Vid:*|is_v1_blank[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(82): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_blank[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 82
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(83): *alt_vipitc131_IS2Vid:*|is_ap_line[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(83): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_ap_line[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 83
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(84): *alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(84): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_rising_edge[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 84
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(85): *alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(85): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_rising_edge[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 85
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(86): *alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(86): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_f_falling_edge[*][*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 86
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(87): *alt_vipitc131_IS2Vid:*|is_standard[*][* could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(87): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_standard[*][*}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 87
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(88): *alt_vipitc131_IS2Vid:*|is_sof_sample[*][* could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(88): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_sample[*][*}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 88
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(89): *alt_vipitc131_IS2Vid:*|is_sof_subsample[*][* could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(89): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_subsample[*][*}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 89
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(90): *alt_vipitc131_IS2Vid:*|is_sof_line[*][* could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(90): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_sof_line[*][*}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 90
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(91): *alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][* could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(91): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_vcoclk_divider_value[*][*}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 91
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(92): *alt_vipitc131_IS2Vid:*|is_anc_line[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(92): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_anc_line[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 92
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(93): *alt_vipitc131_IS2Vid:*|is_v1_anc_line[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(93): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_v1_anc_line[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 93
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(94): *alt_vipitc131_IS2Vid:*|is_valid_mode[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(94): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|is_valid_mode[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 94
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(95): *alt_vipitc131_IS2Vid:*|dirty_mode[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(95): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|dirty_mode[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 95
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(98): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(98): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:clear_underflow_sticky_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 98
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(99): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(99): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:enable_resync_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 99
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(101): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(101): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlocked_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 101
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(102): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(102): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:genlock_enable_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 102
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(103): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(103): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:underflow_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 103
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(104): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(104): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_waitrequest_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 104
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(105): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(105): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:av_write_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 105
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(106): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(106): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_trigger_sync:mode_change_trigger_sync|alt_vipitc131_common_sync:toggle_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 106
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(107): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(107): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_locked_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 107
Warning (332174): Ignored filter at alt_vipitc131_cvo.sdc(108): *alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*] could not be matched with a keeper File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
Warning (332049): Ignored set_false_path at alt_vipitc131_cvo.sdc(108): Argument <to> is an empty collection File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
    Info (332050): set_false_path -to [get_keepers {*alt_vipitc131_IS2Vid:*|alt_vipitc131_common_sync:sync_generation_generate.sof_cvi_sync|data_out_sync0[*]}] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/Qsys/submodules/alt_vipitc131_cvo.sdc Line: 108
Info (332104): Reading SDC File: 'c:/users/hubert/desktop/balancebug/vision/eee2rover-master/de10_lite_d8m_vip_16/db/ip/qsys/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/users/hubert/desktop/balancebug/vision/eee2rover-master/de10_lite_d8m_vip_16/db/ip/qsys/submodules/altera_reset_controller.sdc'
Warning (332060): Node: Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Qsys:u0|EEE_IMGPROC:eee_imgproc_0|curr_color.10 is being clocked by Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]
Warning (332060): Node: Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout|startofpacket was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|VCM_END is being clocked by Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|ALT_CUSP181_AVALON_ST_OUTPUT:dout|startofpacket
Warning (332060): Node: Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP_f[1]~13 is being clocked by Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C
Warning (332060): Node: Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|min[7] is being clocked by Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[10]
Warning (332060): Node: Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|SD_COUNTER[0] is being clocked by Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clk_dram_ext
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):   40.000 MIPI_PIXEL_CLK
    Info (332111):   40.000 MIPI_PIXEL_CLK_ext
    Info (332111):   10.000 u0|altpll_0|sd1|pll7|clk[1]
    Info (332111):   10.000 u0|altpll_0|sd1|pll7|clk[2]
    Info (332111):   40.000 u0|altpll_0|sd1|pll7|clk[3]
    Info (332111):   50.000 u0|altpll_0|sd1|pll7|clk[4]
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[3] (placed in counter C1 of PLL_1) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|wire_pll7_clk[4] (placed in counter C3 of PLL_1) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|I2C_VCM_Controller:u0|comb~1
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|I2C_VCM_Config:vcm_i2c|mI2C_CTRL_CLK~0 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_vcm_config.v Line: 61
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 8
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|rVS File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/vcm_ctrl_p.v Line: 40
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|SUM[23]~0 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/vcm_ctrl_p.v Line: 53
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|always0~1
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|V_C  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[2]~0 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[4]~1 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[5]~2 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[1]~3 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[0]~4 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[7]~5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[3]~6 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[6]~7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[9]~8 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|VCM_CTRL_P:vcm_ctrl|F_VCM:f|STEP[8]~9 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/f_vcm.v Line: 6
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|max[0]~3  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/HLS_RGB_TO_HSV/SATURATION.v Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|SATURATION:sat|min[0]~3  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/HLS_RGB_TO_HSV/SATURATION.v Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_out[1]  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[0] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[1] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[2] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[3] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[4] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[5] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[6] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[7] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[8] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|y[9] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 228
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|Qsys_alt_vip_vfb_0:alt_vip_vfb_0|r01038uv1mgcqkxzh2i4cwr9q8h49tn~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|focus_mode File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/terasic_auto_focus.v Line: 80
        Info (176357): Destination node Qsys:u0|TERASIC_AUTO_FOCUS:terasic_auto_focus_0|process_start File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/terasic_auto_focus.v Line: 79
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_valid File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 15
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:out_reg|data_out[1] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 17
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|STREAM_REG:in_reg|data_valid File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/ip/EEE_IMGPROC/STREAM_REG.v Line: 15
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[0] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 409
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[8] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 409
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[1] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 409
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[9] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 409
        Info (176357): Destination node Qsys:u0|EEE_IMGPROC:eee_imgproc_0|s_readdata[2] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/eee_imgproc.v Line: 409
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 150
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 150
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 175
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 228
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 290
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 175
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sto_condition File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 228
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_camera|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_stop File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_bit_ctrl.v Line: 290
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|sr[7] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_byte_ctrl.v Line: 176
        Info (176357): Destination node Qsys:u0|i2c_opencores:i2c_opencores_mipi|i2c_master_top:i2c_master_top_inst|cr[3] File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/i2c_master_top.v Line: 200
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Qsys:u0|Qsys_nios2_gen2:nios2_gen2|Qsys_nios2_gen2_cpu:cpu|Qsys_nios2_gen2_cpu_nios2_oci:the_Qsys_nios2_gen2_cpu_nios2_oci|Qsys_nios2_gen2_cpu_nios2_oci_debug:the_Qsys_nios2_gen2_cpu_nios2_oci_debug|resetrequest  File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_nios2_gen2_cpu.v Line: 597
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 51 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
Warning (15064): PLL "Qsys:u0|Qsys_altpll_0:altpll_0|Qsys_altpll_0_altpll_u3t2:sd1|pll7" output port clk[4] feeds output pin "MIPI_REFCLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/db/ip/qsys/submodules/qsys_altpll_0.v Line: 150
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:16
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:38
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X11_Y11 to location X21_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 25.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Adding SDC requirements for alt_vipitc131_IS2Vid instance u0|alt_vip_itc_0
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 69 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 11
    Info (169178): Pin GSENSOR_INT[1] uses I/O standard 3.3-V LVTTL at Y14 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
    Info (169178): Pin GSENSOR_INT[2] uses I/O standard 3.3-V LVTTL at Y13 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 54
    Info (169178): Pin GSENSOR_SDI uses I/O standard 3.3-V LVTTL at V11 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 56
    Info (169178): Pin GSENSOR_SDO uses I/O standard 3.3-V LVTTL at V12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 57
    Info (169178): Pin ARDUINO_IO[2] uses I/O standard 3.3-V LVTTL at AB7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[3] uses I/O standard 3.3-V LVTTL at AB8 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[4] uses I/O standard 3.3-V LVTTL at AB9 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[5] uses I/O standard 3.3-V LVTTL at Y10 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[6] uses I/O standard 3.3-V LVTTL at AA11 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[7] uses I/O standard 3.3-V LVTTL at AA12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[8] uses I/O standard 3.3-V LVTTL at AB17 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[9] uses I/O standard 3.3-V LVTTL at AA17 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[10] uses I/O standard 3.3-V LVTTL at AB19 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[11] uses I/O standard 3.3-V LVTTL at AA19 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[12] uses I/O standard 3.3-V LVTTL at Y19 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[13] uses I/O standard 3.3-V LVTTL at AB20 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[14] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[15] uses I/O standard 3.3-V LVTTL at AA20 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_RESET_N uses I/O standard 3.3-V LVTTL at F16 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 61
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at Y21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at Y20 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AA22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AA21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at Y22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at W22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at W20 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at V21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at P21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at J22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at H21 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at H22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at G22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at G20 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at G19 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F22 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 22
    Info (169178): Pin ARDUINO_IO[0] uses I/O standard 3.3-V LVTTL at AB5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin ARDUINO_IO[1] uses I/O standard 3.3-V LVTTL at AB6 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169178): Pin CAMERA_I2C_SCL uses I/O standard 3.3-V LVTTL at AA7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 64
    Info (169178): Pin CAMERA_I2C_SDA uses I/O standard 3.3-V LVTTL at Y6 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 65
    Info (169178): Pin MIPI_I2C_SCL uses I/O standard 3.3-V LVTTL at AA5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 68
    Info (169178): Pin MIPI_I2C_SDA uses I/O standard 3.3-V LVTTL at Y4 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 69
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 12
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 13
    Info (169178): Pin MIPI_PIXEL_VS uses I/O standard 3.3-V LVTTL at AB10 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 74
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin MIPI_PIXEL_CLK uses I/O standard 3.3-V LVTTL at W10 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 71
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 37
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 37
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 43
    Info (169178): Pin MIPI_PIXEL_HS uses I/O standard 3.3-V LVTTL at AA9 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 73
    Info (169178): Pin MIPI_PIXEL_D[4] uses I/O standard 3.3-V LVTTL at W7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[3] uses I/O standard 3.3-V LVTTL at V7 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[2] uses I/O standard 3.3-V LVTTL at W8 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[1] uses I/O standard 3.3-V LVTTL at V8 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[0] uses I/O standard 3.3-V LVTTL at W9 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[5] uses I/O standard 3.3-V LVTTL at W6 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[6] uses I/O standard 3.3-V LVTTL at V5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[7] uses I/O standard 3.3-V LVTTL at W5 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[8] uses I/O standard 3.3-V LVTTL at AA15 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
    Info (169178): Pin MIPI_PIXEL_D[9] uses I/O standard 3.3-V LVTTL at AA14 File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 72
Warning (169064): Following 19 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GSENSOR_SDI has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 56
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 57
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[10] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[11] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[13] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 61
    Info (169065): Pin ARDUINO_IO[0] has a permanently enabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/DE10_LITE_D8M_VIP.v Line: 60
Info (144001): Generated suppressed messages file C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 99 warnings
    Info: Peak virtual memory: 5862 megabytes
    Info: Processing ended: Thu Jun 15 12:57:31 2023
    Info: Elapsed time: 00:02:05
    Info: Total CPU time (on all processors): 00:03:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hubert/Desktop/BalanceBug/vision/EEE2Rover-master/DE10_LITE_D8M_VIP_16/output_files/DE10_LITE_D8M_VIP.fit.smsg.


