fifo_8b.v,verilog,xil_defaultlib,../../../../UART.srcs/sources_1/ip/fifo_8b/sim/fifo_8b.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
