Fitter report for test_depl_plateforme
Mon Dec 03 22:49:55 2018
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 03 22:49:55 2018       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; test_depl_plateforme                        ;
; Top-level Entity Name           ; main                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC5C6F27C7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,241 / 29,080 ( 8 % )                      ;
; Total registers                 ; 2681                                        ;
; Total pins                      ; 116 / 364 ( 32 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 464,476 / 4,567,040 ( 10 % )                ;
; Total RAM Blocks                ; 67 / 446 ( 15 % )                           ;
; Total DSP Blocks                ; 5 / 150 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 1 / 12 ( 8 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                           ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|delay_data[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|q_a[0]                                                                                                                                                                                                                                                                             ; PORTADATAOUT     ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|delay_data[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|q_a[1]                                                                                                                                                                                                                                                                             ; PORTADATAOUT     ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|delay_data[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|q_a[2]                                                                                                                                                                                                                                                                             ; PORTADATAOUT     ;                       ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[4]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[6]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[6]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[8]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[8]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[10]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[10]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[11]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|counter_reg_bit[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_en_nios:en_nios|data_out                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_en_nios:en_nios|data_out~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|saved_grant[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|saved_grant[0]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_position_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_position_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:brique_morte_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:brique_morte_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_nios_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_nios_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_nios_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_nios_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fincalcul_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fincalcul_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fincalcul_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fincalcul_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[5]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|count[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_dc_index_wb_inv                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_dc_index_wb_inv~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[5]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[6]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[7]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[8]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[11]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[11]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[20]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_baddr[20]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_regnum_b_cmp_D                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[7]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[16]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[16]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[24]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[25]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[25]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[31]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_st_data[31]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[17]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[22]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[23]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[18]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_pc[18]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_extra_pc[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_extra_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[18]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_pc[18]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[20]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[21]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[26]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[30]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_alu_result[30]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[15]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[15]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[16]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[16]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[24]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[24]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[25]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_st_data[25]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg:the_Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg:the_Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]~DUPLICATE                                                                                                                    ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]~DUPLICATE                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[21]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[21]~DUPLICATE                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[24]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[24]~DUPLICATE                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                                                                   ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[4]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[5]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[5]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[7]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|W_debug_mode~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|d_readdata_d1[14]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|d_readdata_d1[14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_tag[6]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Niosballe:inst11|Niosballe_x_position:x_position|data_out[9]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_x_position:x_position|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_x_position:x_position|data_out[10]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_x_position:x_position|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Niosballe:inst11|Niosballe_x_position:y_position|data_out[2]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_x_position:y_position|data_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Niosballe:inst11|Niosballe_x_position:y_position|data_out[3]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Niosballe:inst11|Niosballe_x_position:y_position|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; afficheur:inst1|print_bricks:inst2|type_brick_mem[0]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; afficheur:inst1|print_bricks:inst2|type_brick_mem[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; afficheur:inst1|print_bricks:inst2|type_brick_mem[1]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; afficheur:inst1|print_bricks:inst2|type_brick_mem[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:addr_ctr|cntr_rin:auto_generated|counter_reg_bit[5]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:addr_ctr|cntr_rin:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:wait_ctr|cntr_vgn:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:wait_ctr|cntr_vgn:auto_generated|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|state_reg[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|state_reg[2]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; move_plateforme:inst|pos_out[2]                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; move_plateforme:inst|pos_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; move_plateforme:inst|pos_out[3]                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; move_plateforme:inst|pos_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; move_plateforme:inst|pos_out[4]                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; move_plateforme:inst|pos_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; move_plateforme:inst|pos_out[7]                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; move_plateforme:inst|pos_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                            ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|h_count[2]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|h_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[1]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[2]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[5]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[11]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|v_count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|y[5]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|y[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|y[8]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg_xxx:inst8|hdmi_generator:u_vga_generator|y[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6939 ) ; 0.00 % ( 0 / 6939 )        ; 0.00 % ( 0 / 6939 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6939 ) ; 0.00 % ( 0 / 6939 )        ; 0.00 % ( 0 / 6939 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6530 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 224 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/paulb/Desktop/Supelec/Majeure/AA_PROJET_FPGA_6/output_files/test_depl_plateforme.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,241 / 29,080        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,241                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,525 / 29,080        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 851                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,261                 ;       ;
;         [c] ALMs used for registers                         ; 413                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 310 / 29,080          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 25                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 355 / 2,908           ; 12 %  ;
;     -- Logic LABs                                           ; 355                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,703                 ;       ;
;     -- 7 input functions                                    ; 43                    ;       ;
;     -- 6 input functions                                    ; 564                   ;       ;
;     -- 5 input functions                                    ; 617                   ;       ;
;     -- 4 input functions                                    ; 635                   ;       ;
;     -- <=3 input functions                                  ; 1,844                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 368                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,681                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,527 / 58,160        ; 4 %   ;
;         -- Secondary logic registers                        ; 154 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,552                 ;       ;
;         -- Routing optimization registers                   ; 129                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 116 / 364             ; 32 %  ;
;     -- Clock pins                                           ; 3 / 14                ; 21 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 67 / 446              ; 15 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 464,476 / 4,567,040   ; 10 %  ;
; Total block memory implementation bits                      ; 686,080 / 4,567,040   ; 15 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 5 / 150               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.4% / 3.4% / 3.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.2% / 16.6% / 15.2% ;       ;
; Maximum fan-out                                             ; 2444                  ;       ;
; Highest non-global fan-out                                  ; 1367                  ;       ;
; Total fan-out                                               ; 25728                 ;       ;
; Average fan-out                                             ; 3.64                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2099 / 29080 ( 7 % )  ; 62 / 29080 ( < 1 % ) ; 81 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2099                  ; 62                   ; 81                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2353 / 29080 ( 8 % )  ; 75 / 29080 ( < 1 % ) ; 99 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 809                   ; 14                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1171                  ; 38                   ; 53                   ; 0                              ;
;         [c] ALMs used for registers                         ; 373                   ; 23                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 280 / 29080 ( < 1 % ) ; 13 / 29080 ( < 1 % ) ; 18 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )    ; 0 / 29080 ( 0 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 25                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 330 / 2908 ( 11 % )   ; 13 / 2908 ( < 1 % )  ; 25 / 2908 ( < 1 % )  ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 330                   ; 13                   ; 25                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 3476                  ; 94                   ; 133                  ; 0                              ;
;     -- 7 input functions                                    ; 40                    ; 3                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 521                   ; 13                   ; 30                   ; 0                              ;
;     -- 5 input functions                                    ; 577                   ; 15                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 602                   ; 18                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 1736                  ; 45                   ; 63                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 320                   ; 34                   ; 14                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 2364 / 58160 ( 4 % )  ; 72 / 58160 ( < 1 % ) ; 91 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 147 / 58160 ( < 1 % ) ; 1 / 58160 ( < 1 % )  ; 6 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 2389                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 122                   ; 1                    ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 114                   ; 0                    ; 0                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 464476                ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 686080                ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 67 / 446 ( 15 % )     ; 0 / 446 ( 0 % )      ; 0 / 446 ( 0 % )      ; 0 / 446 ( 0 % )                ;
; DSP block                                                   ; 5 / 150 ( 3 % )       ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 2814                  ; 63                   ; 152                  ; 1                              ;
;     -- Registered Input Connections                         ; 2570                  ; 28                   ; 105                  ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 5                    ; 231                  ; 2769                           ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 231                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 24654                 ; 570                  ; 1068                 ; 2813                           ;
;     -- Registered Connections                               ; 12683                 ; 350                  ; 782                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 32                    ; 1                    ; 205                  ; 2601                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 205                   ; 37                   ; 2                    ; 139                            ;
;     -- hard_block:auto_generated_inst                       ; 2601                  ; 30                   ; 139                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 45                    ; 11                   ; 87                   ; 5                              ;
;     -- Output Ports                                         ; 99                    ; 4                    ; 104                  ; 12                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK   ; N20   ; 6A       ; 68           ; 32           ; 43           ; 2445                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; LEFT  ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RESET ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RIGHT ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; START ; P11   ; 3B       ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW_0  ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW_1  ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DECOD1[0]      ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[1]      ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[2]      ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[3]      ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[4]      ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[5]      ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD1[6]      ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[0]      ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[1]      ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[2]      ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[3]      ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[4]      ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[5]      ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD2[6]      ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[0]      ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[1]      ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[2]      ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[3]      ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[4]      ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[5]      ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD3[6]      ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[0]      ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[1]      ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[2]      ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[3]      ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[4]      ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[5]      ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DECOD4[6]      ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_DE        ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[0]      ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[10]     ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[11]     ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[12]     ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[13]     ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[14]     ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[15]     ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[16]     ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[17]     ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[18]     ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[19]     ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[1]      ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[20]     ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[21]     ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[22]     ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[23]     ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[2]      ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[3]      ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[4]      ; V24   ; 5B       ; 68           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[5]      ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[6]      ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[7]      ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[8]      ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_D[9]      ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_HS        ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_PCLK      ; Y25   ; 5B       ; 68           ; 24           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_VS        ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_G_LIFE[0] ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_G_LIFE[1] ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_G_LIFE[2] ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[0] ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[1] ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[2] ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[3] ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[4] ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[5] ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[6] ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS_R_TIME[7] ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LOST           ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[0]      ; B25   ; 6A       ; 68           ; 47           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[10]     ; G20   ; 6A       ; 68           ; 52           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[11]     ; F21   ; 6A       ; 68           ; 52           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[12]     ; E21   ; 6A       ; 68           ; 52           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[13]     ; F22   ; 6A       ; 68           ; 52           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[14]     ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[15]     ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[16]     ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[17]     ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[1]      ; B26   ; 6A       ; 68           ; 47           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[2]      ; H19   ; 6A       ; 68           ; 49           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[3]      ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[4]      ; D25   ; 6A       ; 68           ; 49           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[5]      ; C25   ; 6A       ; 68           ; 49           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[6]      ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[7]      ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[8]      ; D22   ; 6A       ; 68           ; 51           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[9]      ; E23   ; 6A       ; 68           ; 51           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_CE_n      ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_LB_N      ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_OE_N      ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_UB_N      ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_WE_N      ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WON            ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; inGame         ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; SRAM_D[0]  ; E24   ; 6A       ; 68           ; 40           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[10] ; H22   ; 6A       ; 68           ; 45           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[11] ; J23   ; 6A       ; 68           ; 45           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[12] ; F23   ; 6A       ; 68           ; 45           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[13] ; G22   ; 6A       ; 68           ; 45           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[14] ; L22   ; 6A       ; 68           ; 47           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[15] ; K21   ; 6A       ; 68           ; 47           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[1]  ; E25   ; 6A       ; 68           ; 40           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[2]  ; K24   ; 6A       ; 68           ; 41           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[3]  ; K23   ; 6A       ; 68           ; 41           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[4]  ; F24   ; 6A       ; 68           ; 41           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[5]  ; G24   ; 6A       ; 68           ; 41           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[6]  ; L23   ; 6A       ; 68           ; 43           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[7]  ; L24   ; 6A       ; 68           ; 43           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[8]  ; H23   ; 6A       ; 68           ; 43           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
; SRAM_D[9]  ; H24   ; 6A       ; 68           ; 43           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write (inverted) ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 17 / 80 ( 21 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 28 / 32 ( 88 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 40 / 48 ( 83 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDS_G_LIFE[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; DECOD2[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; DECOD4[3]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; DECOD4[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; HDMI_D[20]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; HDMI_D[1]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; DECOD2[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESET                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; HDMI_D[21]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; HDMI_D[19]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; SW_0                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; DECOD2[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; DECOD4[6]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; DECOD4[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; DECOD4[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; HDMI_D[22]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; DECOD3[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; DECOD3[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; HDMI_D[23]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; DECOD2[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW_1                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; DECOD2[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; DECOD2[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; DECOD2[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDS_G_LIFE[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; SRAM_A[0]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; SRAM_A[1]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; SRAM_A[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; SRAM_A[8]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; SRAM_A[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDS_G_LIFE[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; SRAM_A[12]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; SRAM_A[9]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; SRAM_D[0]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; SRAM_D[1]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; LOST                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; SRAM_A[11]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F22      ; 261        ; 6A       ; SRAM_A[13]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; SRAM_D[12]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; SRAM_D[4]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDS_R_TIME[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDS_R_TIME[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; SRAM_A[10]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; SRAM_D[13]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; SRAM_D[5]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; SRAM_WE_N                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDS_R_TIME[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; WON                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; SRAM_A[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H20      ; 252        ; 6A       ; SRAM_A[3]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; SRAM_D[10]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; SRAM_D[8]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; SRAM_D[9]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; SRAM_LB_N                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDS_R_TIME[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDS_R_TIME[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDS_R_TIME[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; SRAM_A[6]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; SRAM_A[7]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; SRAM_D[11]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; SRAM_A[14]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; SRAM_A[15]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDS_R_TIME[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDS_R_TIME[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; SRAM_D[15]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; SRAM_D[3]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; SRAM_D[2]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; inGame                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; SRAM_D[14]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; SRAM_D[6]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; SRAM_D[7]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; SRAM_OE_N                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; SRAM_A[17]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; SRAM_UB_N                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLK                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; SRAM_CE_n                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; SRAM_A[16]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; HDMI_D[14]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; START                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; HDMI_D[16]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; HDMI_D[12]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; HDMI_D[13]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; HDMI_D[15]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; HDMI_D[10]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; HDMI_D[17]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; HDMI_D[11]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; HDMI_D[18]                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; HDMI_D[7]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; HDMI_D[8]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; HDMI_D[9]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; DECOD3[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; HDMI_D[6]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; HDMI_VS                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; HDMI_HS                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; DECOD1[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; DECOD1[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; DECOD1[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; DECOD3[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; DECOD3[3]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; HDMI_D[0]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; HDMI_D[4]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; HDMI_D[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; DECOD1[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; DECOD3[6]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; DECOD3[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; HDMI_D[2]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; HDMI_D[3]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RIGHT                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; LEFT                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; DECOD1[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; DECOD1[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; DECOD1[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; DECOD4[1]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; DECOD4[0]                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; HDMI_PCLK                       ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y26      ; 205        ; 5B       ; HDMI_DE                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; SRAM_WE_N      ; Incomplete set of assignments ;
; inGame         ; Incomplete set of assignments ;
; SRAM_OE_N      ; Incomplete set of assignments ;
; SRAM_UB_N      ; Incomplete set of assignments ;
; SRAM_LB_N      ; Incomplete set of assignments ;
; SRAM_CE_n      ; Incomplete set of assignments ;
; HDMI_PCLK      ; Incomplete set of assignments ;
; HDMI_DE        ; Incomplete set of assignments ;
; HDMI_HS        ; Incomplete set of assignments ;
; HDMI_VS        ; Incomplete set of assignments ;
; WON            ; Incomplete set of assignments ;
; LOST           ; Incomplete set of assignments ;
; DECOD1[0]      ; Incomplete set of assignments ;
; DECOD1[1]      ; Incomplete set of assignments ;
; DECOD1[2]      ; Incomplete set of assignments ;
; DECOD1[3]      ; Incomplete set of assignments ;
; DECOD1[4]      ; Incomplete set of assignments ;
; DECOD1[5]      ; Incomplete set of assignments ;
; DECOD1[6]      ; Incomplete set of assignments ;
; DECOD2[0]      ; Incomplete set of assignments ;
; DECOD2[1]      ; Incomplete set of assignments ;
; DECOD2[2]      ; Incomplete set of assignments ;
; DECOD2[3]      ; Incomplete set of assignments ;
; DECOD2[4]      ; Incomplete set of assignments ;
; DECOD2[5]      ; Incomplete set of assignments ;
; DECOD2[6]      ; Incomplete set of assignments ;
; DECOD3[0]      ; Incomplete set of assignments ;
; DECOD3[1]      ; Incomplete set of assignments ;
; DECOD3[2]      ; Incomplete set of assignments ;
; DECOD3[3]      ; Incomplete set of assignments ;
; DECOD3[4]      ; Incomplete set of assignments ;
; DECOD3[5]      ; Incomplete set of assignments ;
; DECOD3[6]      ; Incomplete set of assignments ;
; DECOD4[0]      ; Incomplete set of assignments ;
; DECOD4[1]      ; Incomplete set of assignments ;
; DECOD4[2]      ; Incomplete set of assignments ;
; DECOD4[3]      ; Incomplete set of assignments ;
; DECOD4[4]      ; Incomplete set of assignments ;
; DECOD4[5]      ; Incomplete set of assignments ;
; DECOD4[6]      ; Incomplete set of assignments ;
; HDMI_D[23]     ; Incomplete set of assignments ;
; HDMI_D[22]     ; Incomplete set of assignments ;
; HDMI_D[21]     ; Incomplete set of assignments ;
; HDMI_D[20]     ; Incomplete set of assignments ;
; HDMI_D[19]     ; Incomplete set of assignments ;
; HDMI_D[18]     ; Incomplete set of assignments ;
; HDMI_D[17]     ; Incomplete set of assignments ;
; HDMI_D[16]     ; Incomplete set of assignments ;
; HDMI_D[15]     ; Incomplete set of assignments ;
; HDMI_D[14]     ; Incomplete set of assignments ;
; HDMI_D[13]     ; Incomplete set of assignments ;
; HDMI_D[12]     ; Incomplete set of assignments ;
; HDMI_D[11]     ; Incomplete set of assignments ;
; HDMI_D[10]     ; Incomplete set of assignments ;
; HDMI_D[9]      ; Incomplete set of assignments ;
; HDMI_D[8]      ; Incomplete set of assignments ;
; HDMI_D[7]      ; Incomplete set of assignments ;
; HDMI_D[6]      ; Incomplete set of assignments ;
; HDMI_D[5]      ; Incomplete set of assignments ;
; HDMI_D[4]      ; Incomplete set of assignments ;
; HDMI_D[3]      ; Incomplete set of assignments ;
; HDMI_D[2]      ; Incomplete set of assignments ;
; HDMI_D[1]      ; Incomplete set of assignments ;
; HDMI_D[0]      ; Incomplete set of assignments ;
; LEDS_G_LIFE[2] ; Incomplete set of assignments ;
; LEDS_G_LIFE[1] ; Incomplete set of assignments ;
; LEDS_G_LIFE[0] ; Incomplete set of assignments ;
; LEDS_R_TIME[0] ; Incomplete set of assignments ;
; LEDS_R_TIME[1] ; Incomplete set of assignments ;
; LEDS_R_TIME[2] ; Incomplete set of assignments ;
; LEDS_R_TIME[3] ; Incomplete set of assignments ;
; LEDS_R_TIME[4] ; Incomplete set of assignments ;
; LEDS_R_TIME[5] ; Incomplete set of assignments ;
; LEDS_R_TIME[6] ; Incomplete set of assignments ;
; LEDS_R_TIME[7] ; Incomplete set of assignments ;
; SRAM_A[17]     ; Incomplete set of assignments ;
; SRAM_A[16]     ; Incomplete set of assignments ;
; SRAM_A[15]     ; Incomplete set of assignments ;
; SRAM_A[14]     ; Incomplete set of assignments ;
; SRAM_A[13]     ; Incomplete set of assignments ;
; SRAM_A[12]     ; Incomplete set of assignments ;
; SRAM_A[11]     ; Incomplete set of assignments ;
; SRAM_A[10]     ; Incomplete set of assignments ;
; SRAM_A[9]      ; Incomplete set of assignments ;
; SRAM_A[8]      ; Incomplete set of assignments ;
; SRAM_A[7]      ; Incomplete set of assignments ;
; SRAM_A[6]      ; Incomplete set of assignments ;
; SRAM_A[5]      ; Incomplete set of assignments ;
; SRAM_A[4]      ; Incomplete set of assignments ;
; SRAM_A[3]      ; Incomplete set of assignments ;
; SRAM_A[2]      ; Incomplete set of assignments ;
; SRAM_A[1]      ; Incomplete set of assignments ;
; SRAM_A[0]      ; Incomplete set of assignments ;
; SRAM_D[15]     ; Incomplete set of assignments ;
; SRAM_D[14]     ; Incomplete set of assignments ;
; SRAM_D[13]     ; Incomplete set of assignments ;
; SRAM_D[12]     ; Incomplete set of assignments ;
; SRAM_D[11]     ; Incomplete set of assignments ;
; SRAM_D[10]     ; Incomplete set of assignments ;
; SRAM_D[9]      ; Incomplete set of assignments ;
; SRAM_D[8]      ; Incomplete set of assignments ;
; SRAM_D[7]      ; Incomplete set of assignments ;
; SRAM_D[6]      ; Incomplete set of assignments ;
; SRAM_D[5]      ; Incomplete set of assignments ;
; SRAM_D[4]      ; Incomplete set of assignments ;
; SRAM_D[3]      ; Incomplete set of assignments ;
; SRAM_D[2]      ; Incomplete set of assignments ;
; SRAM_D[1]      ; Incomplete set of assignments ;
; SRAM_D[0]      ; Incomplete set of assignments ;
; CLK            ; Incomplete set of assignments ;
; SW_1           ; Incomplete set of assignments ;
; SW_0           ; Incomplete set of assignments ;
; RESET          ; Incomplete set of assignments ;
; LEFT           ; Incomplete set of assignments ;
; RIGHT          ; Incomplete set of assignments ;
; START          ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                             ;                             ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                             ; Integer PLL                 ;
;     -- PLL Location                                                                                                         ; FRACTIONALPLL_X68_Y54_N0    ;
;     -- PLL Feedback clock type                                                                                              ; none                        ;
;     -- PLL Bandwidth                                                                                                        ; Auto                        ;
;         -- PLL Bandwidth Range                                                                                              ; 2100000 to 1400000 Hz       ;
;     -- Reference Clock Frequency                                                                                            ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                           ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                    ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                   ; Direct                      ;
;     -- PLL Freq Min Lock                                                                                                    ; 50.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                    ; 133.333333 MHz              ;
;     -- PLL Enable                                                                                                           ; On                          ;
;     -- PLL Fractional Division                                                                                              ; N/A                         ;
;     -- M Counter                                                                                                            ; 12                          ;
;     -- N Counter                                                                                                            ; 2                           ;
;     -- PLL Refclk Select                                                                                                    ;                             ;
;             -- PLL Refclk Select Location                                                                                   ; PLLREFCLKSELECT_X68_Y60_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                           ; clk_3                       ;
;             -- PLL Reference Clock Input 1 source                                                                           ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                              ; N/A                         ;
;             -- CORECLKIN source                                                                                             ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                           ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                            ; N/A                         ;
;             -- RXIQCLKIN source                                                                                             ; N/A                         ;
;             -- CLKIN(0) source                                                                                              ; N/A                         ;
;             -- CLKIN(1) source                                                                                              ; N/A                         ;
;             -- CLKIN(2) source                                                                                              ; N/A                         ;
;             -- CLKIN(3) source                                                                                              ; CLK~input                   ;
;     -- PLL Output Counter                                                                                                   ;                             ;
;         -- pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                       ; 25.0 MHz                    ;
;             -- Output Clock Location                                                                                        ; PLLOUTPUTCOUNTER_X68_Y58_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                       ; Off                         ;
;             -- Duty Cycle                                                                                                   ; 50.0000                     ;
;             -- Phase Shift                                                                                                  ; 0.000000 degrees            ;
;             -- C Counter                                                                                                    ; 12                          ;
;             -- C Counter PH Mux PRST                                                                                        ; 0                           ;
;             -- C Counter PRST                                                                                               ; 1                           ;
;                                                                                                                             ;                             ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                            ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |main                                                                                                                                   ; 2241.0 (2.3)         ; 2524.0 (2.7)                     ; 308.5 (0.4)                                       ; 25.5 (0.0)                       ; 0.0 (0.0)            ; 3703 (5)            ; 2681 (1)                  ; 0 (0)         ; 464476            ; 67    ; 5          ; 116  ; 0            ; |main                                                                                                                                                                                                                                                                                                                                                                                                                          ; main                                              ; work         ;
;    |Compteur_score:inst17|                                                                                                              ; 34.8 (0.5)           ; 35.0 (0.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (1)              ; 58 (1)                    ; 0 (0)         ; 28                ; 1     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17                                                                                                                                                                                                                                                                                                                                                                                                    ; Compteur_score                                    ; work         ;
;       |additionneur:inst4|                                                                                                              ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|additionneur:inst4                                                                                                                                                                                                                                                                                                                                                                                 ; additionneur                                      ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|                                                                                            ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|additionneur:inst4|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                                                                               ; lpm_add_sub                                       ; work         ;
;             |add_sub_pih:auto_generated|                                                                                                ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|additionneur:inst4|lpm_add_sub:LPM_ADD_SUB_component|add_sub_pih:auto_generated                                                                                                                                                                                                                                                                                                                    ; add_sub_pih                                       ; work         ;
;       |counter:inst3|                                                                                                                   ; 12.0 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter:inst3                                                                                                                                                                                                                                                                                                                                                                                      ; counter                                           ; work         ;
;          |lpm_counter:LPM_COUNTER_component|                                                                                            ; 12.0 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter:inst3|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                                                    ; lpm_counter                                       ; work         ;
;             |cntr_gcj:auto_generated|                                                                                                   ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter:inst3|lpm_counter:LPM_COUNTER_component|cntr_gcj:auto_generated                                                                                                                                                                                                                                                                                                                            ; cntr_gcj                                          ; work         ;
;       |counter_2:inst7|                                                                                                                 ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter_2:inst7                                                                                                                                                                                                                                                                                                                                                                                    ; counter_2                                         ; work         ;
;          |lpm_counter:LPM_COUNTER_component|                                                                                            ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter                                       ; work         ;
;             |cntr_fcj:auto_generated|                                                                                                   ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated                                                                                                                                                                                                                                                                                                                          ; cntr_fcj                                          ; work         ;
;       |lpm_rom:inst8|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28                ; 1     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|lpm_rom:inst8                                                                                                                                                                                                                                                                                                                                                                                      ; lpm_rom                                           ; work         ;
;          |altrom:srom|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28                ; 1     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|lpm_rom:inst8|altrom:srom                                                                                                                                                                                                                                                                                                                                                                          ; altrom                                            ; work         ;
;             |altsyncram:rom_block|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28                ; 1     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|lpm_rom:inst8|altrom:srom|altsyncram:rom_block                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                        ; work         ;
;                |altsyncram_7c71:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28                ; 1     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|lpm_rom:inst8|altrom:srom|altsyncram:rom_block|altsyncram_7c71:auto_generated                                                                                                                                                                                                                                                                                                                      ; altsyncram_7c71                                   ; work         ;
;       |score:inst5|                                                                                                                     ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Compteur_score:inst17|score:inst5                                                                                                                                                                                                                                                                                                                                                                                        ; score                                             ; work         ;
;    |Niosballe:inst11|                                                                                                                   ; 1525.4 (0.0)         ; 1756.3 (0.0)                     ; 255.3 (0.0)                                       ; 24.4 (0.0)                       ; 0.0 (0.0)            ; 2372 (0)            ; 2231 (0)                  ; 0 (0)         ; 64128             ; 15    ; 3          ; 0    ; 0            ; |main|Niosballe:inst11                                                                                                                                                                                                                                                                                                                                                                                                         ; Niosballe                                         ; niosballe    ;
;       |Niosballe_adr_brique:adr_brique|                                                                                                 ; 6.0 (6.0)            ; 6.8 (6.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_adr_brique:adr_brique                                                                                                                                                                                                                                                                                                                                                                         ; Niosballe_adr_brique                              ; Niosballe    ;
;       |Niosballe_brique_morte:brique_morte|                                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_brique_morte:brique_morte                                                                                                                                                                                                                                                                                                                                                                     ; Niosballe_brique_morte                            ; Niosballe    ;
;       |Niosballe_brique_morte:en|                                                                                                       ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_brique_morte:en                                                                                                                                                                                                                                                                                                                                                                               ; Niosballe_brique_morte                            ; Niosballe    ;
;       |Niosballe_en_nios:en_nios|                                                                                                       ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_en_nios:en_nios                                                                                                                                                                                                                                                                                                                                                                               ; Niosballe_en_nios                                 ; Niosballe    ;
;       |Niosballe_en_nios:fincalcul|                                                                                                     ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_en_nios:fincalcul                                                                                                                                                                                                                                                                                                                                                                             ; Niosballe_en_nios                                 ; Niosballe    ;
;       |Niosballe_en_nios:perdu|                                                                                                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_en_nios:perdu                                                                                                                                                                                                                                                                                                                                                                                 ; Niosballe_en_nios                                 ; Niosballe    ;
;       |Niosballe_jtag_uart_0:jtag_uart_0|                                                                                               ; 61.1 (14.5)          ; 78.0 (15.2)                      ; 16.9 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (32)            ; 108 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                       ; Niosballe_jtag_uart_0                             ; Niosballe    ;
;          |Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|                                                            ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                     ; Niosballe_jtag_uart_0_scfifo_r                    ; Niosballe    ;
;             |scfifo:rfifo|                                                                                                              ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                        ; scfifo                                            ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                             ; scfifo_3291                                       ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                        ; a_dpfifo_5771                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.6 (3.6)            ; 7.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                           ; cntr_vg7                                          ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                ; altsyncram_7pu1                                   ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                  ; cntr_jgb                                          ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                        ; cntr_jgb                                          ; work         ;
;          |Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|                                                            ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                     ; Niosballe_jtag_uart_0_scfifo_w                    ; Niosballe    ;
;             |scfifo:wfifo|                                                                                                              ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                        ; scfifo                                            ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                             ; scfifo_3291                                       ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.1 (0.0)           ; 13.0 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                        ; a_dpfifo_5771                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.1 (3.1)            ; 7.0 (4.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                           ; cntr_vg7                                          ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                ; altsyncram_7pu1                                   ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                  ; cntr_jgb                                          ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                        ; cntr_jgb                                          ; work         ;
;          |alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|                                                                    ; 21.9 (21.9)          ; 36.8 (36.8)                      ; 14.9 (14.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                 ; work         ;
;       |Niosballe_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 429.1 (0.0)          ; 445.8 (0.0)                      ; 19.2 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 778 (0)             ; 421 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0                       ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 19.9 (19.9)          ; 22.0 (22.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                          ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_cmd_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 7.7 (6.1)            ; 8.5 (7.0)                        ; 0.8 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (13)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                               ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                              ; 17.0 (14.9)          ; 17.0 (14.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                              ; 18.0 (15.3)          ; 18.0 (15.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (43)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                              ; 4.7 (2.7)            ; 4.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                              ; 4.7 (3.0)            ; 4.7 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                              ; 7.0 (5.3)            ; 7.0 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                              ; 6.3 (4.7)            ; 6.3 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                              ; 6.2 (4.7)            ; 6.2 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                              ; 4.5 (2.8)            ; 4.5 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                              ; 6.1 (4.8)            ; 6.2 (4.8)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (7)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                              ; 6.3 (4.0)            ; 6.3 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                              ; 6.0 (3.7)            ; 6.0 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_cmd_mux               ; Niosballe    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_router:router|                                                                                    ; 15.9 (15.9)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; Niosballe_mm_interconnect_0_router                ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_router:router_001|                                                                                ; 13.1 (13.1)          ; 14.6 (14.6)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                             ; Niosballe_mm_interconnect_0_router                ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                          ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_009|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_009                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                       ; Niosballe_mm_interconnect_0_rsp_demux             ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 30.8 (30.8)          ; 34.5 (34.5)                      ; 4.2 (4.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 77 (77)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; Niosballe_mm_interconnect_0_rsp_mux               ; Niosballe    ;
;          |Niosballe_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                              ; 29.4 (29.4)          ; 32.6 (32.6)                      ; 3.8 (3.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                           ; Niosballe_mm_interconnect_0_rsp_mux               ; Niosballe    ;
;          |altera_avalon_sc_fifo:adr_brique_s1_agent_rsp_fifo|                                                                           ; 4.5 (4.5)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adr_brique_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:brique_morte_s1_agent_rsp_fifo|                                                                         ; 4.3 (4.3)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:brique_morte_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:en_nios_s1_agent_rsp_fifo|                                                                              ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_nios_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:en_s1_agent_rsp_fifo|                                                                                   ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:fincalcul_s1_agent_rsp_fifo|                                                                            ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fincalcul_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 4.2 (4.2)            ; 4.4 (4.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:perdu_s1_agent_rsp_fifo|                                                                                ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:perdu_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:pos_raquette_s1_agent_rsp_fifo|                                                                         ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pos_raquette_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:sram_de2_0_s0_agent_rsp_fifo|                                                                           ; 8.7 (8.7)            ; 8.8 (8.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_de2_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:x_position_s1_agent_rsp_fifo|                                                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_position_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_avalon_sc_fifo:y_position_s1_agent_rsp_fifo|                                                                           ; 4.3 (4.3)            ; 4.4 (4.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_position_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; Niosballe    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; Niosballe    ;
;          |altera_merlin_slave_agent:adr_brique_s1_agent|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adr_brique_s1_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:brique_morte_s1_agent|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:brique_morte_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:en_nios_s1_agent|                                                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:en_nios_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:en_s1_agent|                                                                                        ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:en_s1_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:fincalcul_s1_agent|                                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fincalcul_s1_agent                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:perdu_s1_agent|                                                                                     ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:perdu_s1_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:pos_raquette_s1_agent|                                                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pos_raquette_s1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:sram_de2_0_s0_agent|                                                                                ; 7.2 (4.6)            ; 7.2 (4.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (8)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_de2_0_s0_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; Niosballe    ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_de2_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; Niosballe    ;
;          |altera_merlin_slave_agent:x_position_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:x_position_s1_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_agent:y_position_s1_agent|                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:y_position_s1_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; Niosballe    ;
;          |altera_merlin_slave_translator:adr_brique_s1_translator|                                                                      ; 6.3 (6.3)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adr_brique_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:brique_morte_s1_translator|                                                                    ; 3.8 (3.8)            ; 4.1 (4.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:brique_morte_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:en_nios_s1_translator|                                                                         ; 4.6 (4.6)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_nios_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:en_s1_translator|                                                                              ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:en_s1_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:fincalcul_s1_translator|                                                                       ; 4.6 (4.6)            ; 4.7 (4.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fincalcul_s1_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 7.4 (7.4)            ; 8.1 (8.1)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 6.1 (6.1)            ; 10.8 (10.8)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:perdu_s1_translator|                                                                           ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:perdu_s1_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:pos_raquette_s1_translator|                                                                    ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pos_raquette_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:sram_de2_0_s0_translator|                                                                      ; 11.1 (11.1)          ; 12.2 (12.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:x_position_s1_translator|                                                                      ; 7.5 (7.5)            ; 7.6 (7.6)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_position_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_slave_translator:y_position_s1_translator|                                                                      ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:y_position_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; Niosballe    ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                               ; 9.8 (9.8)            ; 10.7 (10.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                     ; Niosballe    ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                        ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                                     ; altera_merlin_traffic_limiter                     ; Niosballe    ;
;          |altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|                                                                  ; 26.4 (26.4)          ; 27.0 (27.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter                                                                                                                                                                                                                                                                                               ; altera_merlin_width_adapter                       ; Niosballe    ;
;          |altera_merlin_width_adapter:sram_de2_0_s0_rsp_width_adapter|                                                                  ; 8.3 (8.3)            ; 9.0 (9.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_rsp_width_adapter                                                                                                                                                                                                                                                                                               ; altera_merlin_width_adapter                       ; Niosballe    ;
;       |Niosballe_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 997.3 (11.7)         ; 1186.6 (11.5)                    ; 210.8 (0.7)                                       ; 21.4 (0.9)                       ; 0.0 (0.0)            ; 1406 (1)            ; 1636 (39)                 ; 0 (0)         ; 63104             ; 13    ; 3          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; Niosballe_nios2_gen2_0                            ; Niosballe    ;
;          |Niosballe_nios2_gen2_0_cpu:cpu|                                                                                               ; 985.6 (859.9)        ; 1175.1 (1006.8)                  ; 210.1 (166.4)                                     ; 20.6 (19.6)                      ; 0.0 (0.0)            ; 1405 (1236)         ; 1597 (1318)               ; 0 (0)         ; 63104             ; 13    ; 3          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; Niosballe_nios2_gen2_0_cpu                        ; Niosballe    ;
;             |Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                                 ; Niosballe_nios2_gen2_0_cpu_bht_module             ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                   |altsyncram_pdj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                        ; altsyncram_pdj1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_dc_data_module:Niosballe_nios2_gen2_0_cpu_dc_data|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_data_module:Niosballe_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                         ; Niosballe_nios2_gen2_0_cpu_dc_data_module         ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_data_module:Niosballe_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_4kl1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_data_module:Niosballe_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                ; altsyncram_4kl1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_dc_tag_module:Niosballe_nios2_gen2_0_cpu_dc_tag|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_tag_module:Niosballe_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                           ; Niosballe_nios2_gen2_0_cpu_dc_tag_module          ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_tag_module:Niosballe_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                        ; work         ;
;                   |altsyncram_7pi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_tag_module:Niosballe_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_7pi1:auto_generated                                                                                                                                                                                                  ; altsyncram_7pi1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_dc_victim_module:Niosballe_nios2_gen2_0_cpu_dc_victim|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_victim_module:Niosballe_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                     ; Niosballe_nios2_gen2_0_cpu_dc_victim_module       ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_victim_module:Niosballe_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                        ; work         ;
;                   |altsyncram_baj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_victim_module:Niosballe_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                            ; altsyncram_baj1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_ic_data_module:Niosballe_nios2_gen2_0_cpu_ic_data|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_data_module:Niosballe_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                         ; Niosballe_nios2_gen2_0_cpu_ic_data_module         ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_data_module:Niosballe_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_spj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_data_module:Niosballe_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                ; altsyncram_spj1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_ic_tag_module:Niosballe_nios2_gen2_0_cpu_ic_tag|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_tag_module:Niosballe_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                           ; Niosballe_nios2_gen2_0_cpu_ic_tag_module          ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_tag_module:Niosballe_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                        ; work         ;
;                   |altsyncram_vgj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_tag_module:Niosballe_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vgj1:auto_generated                                                                                                                                                                                                  ; altsyncram_vgj1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                        ; Niosballe_nios2_gen2_0_cpu_mult_cell              ; Niosballe    ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                     ; altera_mult_add                                   ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                              ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                               ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                           ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                     ; altera_mult_add                                   ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                              ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                               ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                           ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                     ; altera_mult_add                                   ; work         ;
;                   |altera_mult_add_37p2:auto_generated|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                 ; altera_mult_add_37p2                              ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; altera_mult_add_rtl                               ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; ama_multiplier_function                           ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|                                             ; 125.7 (30.8)         ; 168.4 (31.1)                     ; 43.7 (0.3)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 169 (5)             ; 279 (83)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; Niosballe_nios2_gen2_0_cpu_nios2_oci              ; Niosballe    ;
;                |Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 37.2 (0.0)           ; 66.1 (0.0)                       ; 29.9 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper    ; Niosballe    ;
;                   |Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 3.6 (3.7)            ; 24.1 (22.6)                      ; 20.5 (18.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk     ; Niosballe    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                   |Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|                           ; 32.2 (31.6)          ; 40.4 (38.9)                      ; 9.3 (8.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck                                                            ; Niosballe_nios2_gen2_0_cpu_debug_slave_tck        ; Niosballe    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:Niosballe_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 1.4 (1.4)            ; 1.6 (1.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Niosballe_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg:the_Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg:the_Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg       ; Niosballe    ;
;                |Niosballe_nios2_gen2_0_cpu_nios2_oci_break:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_break|                              ; 0.5 (0.5)            ; 12.6 (12.6)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_oci_break:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; Niosballe_nios2_gen2_0_cpu_nios2_oci_break        ; Niosballe    ;
;                |Niosballe_nios2_gen2_0_cpu_nios2_oci_debug:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 4.5 (3.9)            ; 5.5 (4.8)                        ; 1.0 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_oci_debug:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; Niosballe_nios2_gen2_0_cpu_nios2_oci_debug        ; Niosballe    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_oci_debug:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                |Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 48.5 (48.5)          ; 48.5 (48.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; Niosballe_nios2_gen2_0_cpu_nios2_ocimem           ; Niosballe    ;
;                   |Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module:Niosballe_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module:Niosballe_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module   ; Niosballe    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module:Niosballe_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module:Niosballe_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_register_bank_a_module:Niosballe_nios2_gen2_0_cpu_register_bank_a|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_a_module:Niosballe_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; Niosballe_nios2_gen2_0_cpu_register_bank_a_module ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_a_module:Niosballe_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_a_module:Niosballe_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                ; altsyncram_voi1                                   ; work         ;
;             |Niosballe_nios2_gen2_0_cpu_register_bank_b_module:Niosballe_nios2_gen2_0_cpu_register_bank_b|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_b_module:Niosballe_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; Niosballe_nios2_gen2_0_cpu_register_bank_b_module ; Niosballe    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_b_module:Niosballe_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_b_module:Niosballe_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                ; altsyncram_voi1                                   ; work         ;
;       |Niosballe_pos_raquette:pos_raquette|                                                                                             ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_pos_raquette:pos_raquette                                                                                                                                                                                                                                                                                                                                                                     ; Niosballe_pos_raquette                            ; Niosballe    ;
;       |Niosballe_x_position:x_position|                                                                                                 ; 7.6 (7.6)            ; 8.6 (8.6)                        ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_x_position:x_position                                                                                                                                                                                                                                                                                                                                                                         ; Niosballe_x_position                              ; Niosballe    ;
;       |Niosballe_x_position:y_position|                                                                                                 ; 7.4 (7.4)            ; 8.3 (8.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|Niosballe_x_position:y_position                                                                                                                                                                                                                                                                                                                                                                         ; Niosballe_x_position                              ; Niosballe    ;
;       |SRAM_DE2:sram_de2_0|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|SRAM_DE2:sram_de2_0                                                                                                                                                                                                                                                                                                                                                                                     ; SRAM_DE2                                          ; niosballe    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.5 (3.2)            ; 7.9 (4.3)                        ; 4.4 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; Niosballe    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; Niosballe    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|Niosballe:inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; Niosballe    ;
;    |afficheur:inst1|                                                                                                                    ; 202.4 (0.0)          ; 212.9 (0.0)                      ; 11.7 (0.0)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 378 (0)             ; 46 (0)                    ; 0 (0)         ; 399360            ; 49    ; 0          ; 0    ; 0            ; |main|afficheur:inst1                                                                                                                                                                                                                                                                                                                                                                                                          ; afficheur                                         ; work         ;
;       |lpm_or:inst10|                                                                                                                   ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|lpm_or:inst10                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_or                                            ; work         ;
;       |lpm_or:inst11|                                                                                                                   ; 2.3 (2.3)            ; 4.0 (4.0)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|lpm_or:inst11                                                                                                                                                                                                                                                                                                                                                                                            ; lpm_or                                            ; work         ;
;       |lpm_or:inst9|                                                                                                                    ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|lpm_or:inst9                                                                                                                                                                                                                                                                                                                                                                                             ; lpm_or                                            ; work         ;
;       |memory_ball:inst7|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_ball:inst7                                                                                                                                                                                                                                                                                                                                                                                        ; memory_ball                                       ; work         ;
;          |ball_rom:inst|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_ball:inst7|ball_rom:inst                                                                                                                                                                                                                                                                                                                                                                          ; ball_rom                                          ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_ball:inst7|ball_rom:inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                        ; work         ;
;                |altsyncram_9i24:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_ball:inst7|ball_rom:inst|altsyncram:altsyncram_component|altsyncram_9i24:auto_generated                                                                                                                                                                                                                                                                                                           ; altsyncram_9i24                                   ; work         ;
;       |memory_brick:inst1|                                                                                                              ; 24.7 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 344064            ; 42    ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1                                                                                                                                                                                                                                                                                                                                                                                       ; memory_brick                                      ; work         ;
;          |brick_rom:inst1|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst1                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_pc34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 12    ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst1|altsyncram:altsyncram_component|altsyncram_pc34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_pc34                                   ; work         ;
;          |brick_rom:inst2|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst2                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_rc34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst2|altsyncram:altsyncram_component|altsyncram_rc34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_rc34                                   ; work         ;
;          |brick_rom:inst3|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst3                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_3g34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst3|altsyncram:altsyncram_component|altsyncram_3g34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_3g34                                   ; work         ;
;          |brick_rom:inst4|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst4                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_cj34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst4|altsyncram:altsyncram_component|altsyncram_cj34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_cj34                                   ; work         ;
;          |brick_rom:inst5|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst5                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst5|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_ig34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst5|altsyncram:altsyncram_component|altsyncram_ig34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_ig34                                   ; work         ;
;          |brick_rom:inst6|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst6                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst6|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_3k34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst6|altsyncram:altsyncram_component|altsyncram_3k34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_3k34                                   ; work         ;
;          |brick_rom:inst7|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst7                                                                                                                                                                                                                                                                                                                                                                       ; brick_rom                                         ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst7|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                       ; altsyncram                                        ; work         ;
;                |altsyncram_8d34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|brick_rom:inst7|altsyncram:altsyncram_component|altsyncram_8d34:auto_generated                                                                                                                                                                                                                                                                                                        ; altsyncram_8d34                                   ; work         ;
;          |mux_rom_brick:inst|                                                                                                           ; 24.7 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|mux_rom_brick:inst                                                                                                                                                                                                                                                                                                                                                                    ; mux_rom_brick                                     ; work         ;
;             |lpm_mux:LPM_MUX_component|                                                                                                 ; 24.7 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|mux_rom_brick:inst|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                                                          ; lpm_mux                                           ; work         ;
;                |mux_u1e:auto_generated|                                                                                                 ; 24.7 (24.7)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_brick:inst1|mux_rom_brick:inst|lpm_mux:LPM_MUX_component|mux_u1e:auto_generated                                                                                                                                                                                                                                                                                                                   ; mux_u1e                                           ; work         ;
;       |memory_platform:inst4|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_platform:inst4                                                                                                                                                                                                                                                                                                                                                                                    ; memory_platform                                   ; work         ;
;          |platform_rom:inst|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_platform:inst4|platform_rom:inst                                                                                                                                                                                                                                                                                                                                                                  ; platform_rom                                      ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_platform:inst4|platform_rom:inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                        ; work         ;
;                |altsyncram_2a34:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|memory_platform:inst4|platform_rom:inst|altsyncram:altsyncram_component|altsyncram_2a34:auto_generated                                                                                                                                                                                                                                                                                                   ; altsyncram_2a34                                   ; work         ;
;       |print_ball:inst8|                                                                                                                ; 37.4 (37.4)          ; 40.2 (40.2)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 77 (77)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_ball:inst8                                                                                                                                                                                                                                                                                                                                                                                         ; print_ball                                        ; work         ;
;       |print_bricks:inst2|                                                                                                              ; 99.5 (17.5)          ; 101.3 (19.3)                     ; 2.0 (2.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 199 (34)            ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2                                                                                                                                                                                                                                                                                                                                                                                       ; print_bricks                                      ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 39.0 (0.0)           ; 39.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                       ; lpm_divide                                        ; work         ;
;             |lpm_divide_ibm:auto_generated|                                                                                             ; 39.0 (0.0)           ; 39.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                                                                                                                                                                                                                                                                                                         ; lpm_divide_ibm                                    ; work         ;
;                |sign_div_unsign_olh:divider|                                                                                            ; 39.0 (0.0)           ; 39.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                                                                                                                                                                                                                                                                                             ; sign_div_unsign_olh                               ; work         ;
;                   |alt_u_div_mve:divider|                                                                                               ; 39.0 (39.0)          ; 39.5 (39.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                                                                                                                                                                                                                                                                                       ; alt_u_div_mve                                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                       ; lpm_divide                                        ; work         ;
;             |lpm_divide_hbm:auto_generated|                                                                                             ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                                                                                                                                                                                                                                                                                         ; lpm_divide_hbm                                    ; work         ;
;                |sign_div_unsign_nlh:divider|                                                                                            ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                                                                                                                                             ; sign_div_unsign_nlh                               ; work         ;
;                   |alt_u_div_kve:divider|                                                                                               ; 42.5 (42.5)          ; 42.5 (42.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_bricks:inst2|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                                                                                                                                                                                                                                       ; alt_u_div_kve                                     ; work         ;
;       |print_plateforme:inst5|                                                                                                          ; 34.0 (34.0)          ; 35.3 (35.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur:inst1|print_plateforme:inst5                                                                                                                                                                                                                                                                                                                                                                                   ; print_plateforme                                  ; work         ;
;    |afficheur_score:inst10|                                                                                                             ; 253.0 (0.0)          ; 255.5 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 504 (0)             ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |main|afficheur_score:inst10                                                                                                                                                                                                                                                                                                                                                                                                   ; afficheur_score                                   ; work         ;
;       |controleur:inst5|                                                                                                                ; 241.3 (15.8)         ; 241.3 (15.8)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 479 (24)            ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5                                                                                                                                                                                                                                                                                                                                                                                  ; controleur                                        ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                        ; work         ;
;             |lpm_divide_rcm:auto_generated|                                                                                             ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div0|lpm_divide_rcm:auto_generated                                                                                                                                                                                                                                                                                                                                    ; lpm_divide_rcm                                    ; work         ;
;                |sign_div_unsign_1nh:divider|                                                                                            ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div0|lpm_divide_rcm:auto_generated|sign_div_unsign_1nh:divider                                                                                                                                                                                                                                                                                                        ; sign_div_unsign_1nh                               ; work         ;
;                   |alt_u_div_82f:divider|                                                                                               ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div0|lpm_divide_rcm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider                                                                                                                                                                                                                                                                                  ; alt_u_div_82f                                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 111.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 225 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                        ; work         ;
;             |lpm_divide_gpo:auto_generated|                                                                                             ; 111.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 225 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div1|lpm_divide_gpo:auto_generated                                                                                                                                                                                                                                                                                                                                    ; lpm_divide_gpo                                    ; work         ;
;                |abs_divider_pbg:divider|                                                                                                ; 111.5 (3.0)          ; 111.5 (3.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 225 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div1|lpm_divide_gpo:auto_generated|abs_divider_pbg:divider                                                                                                                                                                                                                                                                                                            ; abs_divider_pbg                                   ; work         ;
;                   |alt_u_div_20f:divider|                                                                                               ; 101.0 (101.0)        ; 101.0 (101.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 202 (202)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div1|lpm_divide_gpo:auto_generated|abs_divider_pbg:divider|alt_u_div_20f:divider                                                                                                                                                                                                                                                                                      ; alt_u_div_20f                                     ; work         ;
;                   |lpm_abs_6p9:my_abs_num|                                                                                              ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div1|lpm_divide_gpo:auto_generated|abs_divider_pbg:divider|lpm_abs_6p9:my_abs_num                                                                                                                                                                                                                                                                                     ; lpm_abs_6p9                                       ; work         ;
;          |lpm_divide:Div2|                                                                                                              ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                        ; work         ;
;             |lpm_divide_epo:auto_generated|                                                                                             ; 108.5 (0.0)          ; 108.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div2|lpm_divide_epo:auto_generated                                                                                                                                                                                                                                                                                                                                    ; lpm_divide_epo                                    ; work         ;
;                |abs_divider_nbg:divider|                                                                                                ; 108.5 (1.0)          ; 108.5 (1.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (4)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div2|lpm_divide_epo:auto_generated|abs_divider_nbg:divider                                                                                                                                                                                                                                                                                                            ; abs_divider_nbg                                   ; work         ;
;                   |alt_u_div_uve:divider|                                                                                               ; 99.0 (99.0)          ; 99.0 (99.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 198 (198)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div2|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|alt_u_div_uve:divider                                                                                                                                                                                                                                                                                      ; alt_u_div_uve                                     ; work         ;
;                   |lpm_abs_7p9:my_abs_num|                                                                                              ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|controleur:inst5|lpm_divide:Div2|lpm_divide_epo:auto_generated|abs_divider_nbg:divider|lpm_abs_7p9:my_abs_num                                                                                                                                                                                                                                                                                     ; lpm_abs_7p9                                       ; work         ;
;       |decod7s:inst|                                                                                                                    ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|decod7s:inst                                                                                                                                                                                                                                                                                                                                                                                      ; decod7s                                           ; work         ;
;       |decod7s:inst1|                                                                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|decod7s:inst1                                                                                                                                                                                                                                                                                                                                                                                     ; decod7s                                           ; work         ;
;       |decod7s:inst2|                                                                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|decod7s:inst2                                                                                                                                                                                                                                                                                                                                                                                     ; decod7s                                           ; work         ;
;       |decod7s:inst3|                                                                                                                   ; -0.2 (-0.2)          ; 2.3 (2.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|afficheur_score:inst10|decod7s:inst3                                                                                                                                                                                                                                                                                                                                                                                     ; decod7s                                           ; work         ;
;    |counter_life:inst5|                                                                                                                 ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|counter_life:inst5                                                                                                                                                                                                                                                                                                                                                                                                       ; counter_life                                      ; work         ;
;       |lpm_counter:LPM_COUNTER_component|                                                                                               ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|counter_life:inst5|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                                                                     ; lpm_counter                                       ; work         ;
;          |cntr_3si:auto_generated|                                                                                                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|counter_life:inst5|lpm_counter:LPM_COUNTER_component|cntr_3si:auto_generated                                                                                                                                                                                                                                                                                                                                             ; cntr_3si                                          ; work         ;
;    |edge_detector:inst18|                                                                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|edge_detector:inst18                                                                                                                                                                                                                                                                                                                                                                                                     ; edge_detector                                     ; work         ;
;    |edge_detector:inst27|                                                                                                               ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|edge_detector:inst27                                                                                                                                                                                                                                                                                                                                                                                                     ; edge_detector                                     ; work         ;
;    |edge_detector:inst3|                                                                                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|edge_detector:inst3                                                                                                                                                                                                                                                                                                                                                                                                      ; edge_detector                                     ; work         ;
;    |edge_detector:inst4|                                                                                                                ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|edge_detector:inst4                                                                                                                                                                                                                                                                                                                                                                                                      ; edge_detector                                     ; work         ;
;    |edge_detector:inst7|                                                                                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|edge_detector:inst7                                                                                                                                                                                                                                                                                                                                                                                                      ; edge_detector                                     ; work         ;
;    |etat_briques:inst14|                                                                                                                ; 17.5 (1.0)           ; 20.5 (1.3)                       ; 3.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (2)              ; 25 (1)                    ; 0 (0)         ; 960               ; 2     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14                                                                                                                                                                                                                                                                                                                                                                                                      ; etat_briques                                      ; work         ;
;       |decrementeurvie:inst|                                                                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|decrementeurvie:inst                                                                                                                                                                                                                                                                                                                                                                                 ; decrementeurvie                                   ; work         ;
;       |etat_brick_charger:inst3|                                                                                                        ; 11.3 (0.0)           ; 12.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3                                                                                                                                                                                                                                                                                                                                                                             ; etat_brick_charger                                ; work         ;
;          |etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|                                                      ; 11.3 (6.0)           ; 12.3 (6.8)                       ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (10)             ; 21 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component                                                                                                                                                                                                                                                                                                     ; etat_brick_charger_meminit_8ll                    ; work         ;
;             |lpm_counter:addr_ctr|                                                                                                      ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:addr_ctr                                                                                                                                                                                                                                                                                ; lpm_counter                                       ; work         ;
;                |cntr_rin:auto_generated|                                                                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:addr_ctr|cntr_rin:auto_generated                                                                                                                                                                                                                                                        ; cntr_rin                                          ; work         ;
;             |lpm_counter:wait_ctr|                                                                                                      ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:wait_ctr                                                                                                                                                                                                                                                                                ; lpm_counter                                       ; work         ;
;                |cntr_vgn:auto_generated|                                                                                                ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:wait_ctr|cntr_vgn:auto_generated                                                                                                                                                                                                                                                        ; cntr_vgn                                          ; work         ;
;       |mux_etatbriques:inst50|                                                                                                          ; 3.5 (0.0)            ; 5.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|mux_etatbriques:inst50                                                                                                                                                                                                                                                                                                                                                                               ; mux_etatbriques                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 3.5 (0.0)            ; 5.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|mux_etatbriques:inst50|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                                                                     ; lpm_mux                                           ; work         ;
;             |mux_k1e:auto_generated|                                                                                                    ; 3.5 (3.5)            ; 5.2 (5.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|mux_etatbriques:inst50|lpm_mux:LPM_MUX_component|mux_k1e:auto_generated                                                                                                                                                                                                                                                                                                                              ; mux_k1e                                           ; work         ;
;       |ram_bricks:inst2|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|ram_bricks:inst2                                                                                                                                                                                                                                                                                                                                                                                     ; ram_bricks                                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|ram_bricks:inst2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                        ; work         ;
;             |altsyncram_m304:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 192               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|ram_bricks:inst2|altsyncram:altsyncram_component|altsyncram_m304:auto_generated                                                                                                                                                                                                                                                                                                                      ; altsyncram_m304                                   ; work         ;
;       |rom_bricks_levels:inst8|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|rom_bricks_levels:inst8                                                                                                                                                                                                                                                                                                                                                                              ; rom_bricks_levels                                 ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                        ; work         ;
;             |altsyncram_u324:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |main|etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_u324                                   ; work         ;
;    |leds_life:inst22|                                                                                                                   ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|leds_life:inst22                                                                                                                                                                                                                                                                                                                                                                                                         ; leds_life                                         ; work         ;
;    |leds_time:inst2|                                                                                                                    ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|leds_time:inst2                                                                                                                                                                                                                                                                                                                                                                                                          ; leds_time                                         ; work         ;
;    |move_plateforme:inst|                                                                                                               ; 11.8 (11.8)          ; 11.8 (11.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|move_plateforme:inst                                                                                                                                                                                                                                                                                                                                                                                                     ; move_plateforme                                   ; work         ;
;    |pll_test_25:inst100|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pll_test_25:inst100                                                                                                                                                                                                                                                                                                                                                                                                      ; pll_test_25                                       ; pll_test_25  ;
;       |pll_test_25_0002:pll_test_25_inst|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst                                                                                                                                                                                                                                                                                                                                                                    ; pll_test_25_0002                                  ; pll_test_25  ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                            ; altera_pll                                        ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.5 (0.0)           ; 73.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                            ; pzdyqx                                            ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.5 (6.5)           ; 73.5 (7.5)                       ; 12.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 73 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                               ; pzdyqx_impl                                       ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 28.0 (11.8)          ; 33.5 (15.3)                      ; 5.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                 ; GHVD5181                                          ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.2 (16.2)          ; 18.2 (18.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                               ; LQYT7093                                          ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                             ; KIFI3548                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 11.2 (11.2)          ; 16.0 (16.0)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                             ; LQYT7093                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                             ; PUDL0439                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 80.5 (0.5)           ; 98.0 (0.5)                       ; 17.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 80.0 (0.0)           ; 97.5 (0.0)                       ; 17.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 80.0 (0.0)           ; 97.5 (0.0)                       ; 17.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                      ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 80.0 (2.0)           ; 97.5 (4.0)                       ; 17.5 (2.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 97 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                  ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 78.0 (0.0)           ; 93.5 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 78.0 (55.4)          ; 93.5 (68.3)                      ; 15.5 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (93)            ; 90 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                         ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.8 (11.8)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                 ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 13.0 (13.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                               ; sld_shadow_jsm                                    ; altera_sld   ;
;    |start_gestion:inst12|                                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|start_gestion:inst12                                                                                                                                                                                                                                                                                                                                                                                                     ; start_gestion                                     ; work         ;
;    |vpg_xxx:inst8|                                                                                                                      ; 41.7 (0.0)           ; 42.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vpg_xxx:inst8                                                                                                                                                                                                                                                                                                                                                                                                            ; vpg_xxx                                           ; work         ;
;       |hdmi_generator:u_vga_generator|                                                                                                  ; 41.7 (41.7)          ; 42.5 (42.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |main|vpg_xxx:inst8|hdmi_generator:u_vga_generator                                                                                                                                                                                                                                                                                                                                                                             ; hdmi_generator                                    ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SRAM_WE_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; inGame         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_OE_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_UB_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_LB_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_CE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_PCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_DE        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WON            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LOST           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DECOD4[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_D[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_G_LIFE[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_G_LIFE[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_G_LIFE[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS_R_TIME[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[15]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[14]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[13]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[12]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[11]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[10]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[9]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[8]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[7]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[6]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[5]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[4]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[3]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[2]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[0]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW_1           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW_0           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEFT           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RIGHT          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; START          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_D[15]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[15]       ; 0                 ; 0       ;
; SRAM_D[14]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[14]       ; 1                 ; 0       ;
; SRAM_D[13]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[13]       ; 1                 ; 0       ;
; SRAM_D[12]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[12]       ; 1                 ; 0       ;
; SRAM_D[11]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[11]       ; 0                 ; 0       ;
; SRAM_D[10]                                                                                                                                              ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[10]       ; 1                 ; 0       ;
; SRAM_D[9]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[9]        ; 1                 ; 0       ;
; SRAM_D[8]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[8]~feeder ; 1                 ; 0       ;
; SRAM_D[7]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[7]        ; 0                 ; 0       ;
; SRAM_D[6]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[6]        ; 1                 ; 0       ;
; SRAM_D[5]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[5]        ; 1                 ; 0       ;
; SRAM_D[4]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[4]        ; 1                 ; 0       ;
; SRAM_D[3]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[3]        ; 0                 ; 0       ;
; SRAM_D[2]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[2]        ; 1                 ; 0       ;
; SRAM_D[1]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[1]        ; 1                 ; 0       ;
; SRAM_D[0]                                                                                                                                               ;                   ;         ;
;      - Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_readdata_pre[0]        ; 1                 ; 0       ;
; CLK                                                                                                                                                     ;                   ;         ;
; SW_1                                                                                                                                                    ;                   ;         ;
;      - etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|ram_block1a0                          ; 1                 ; 0       ;
;      - Compteur_score:inst17|lpm_rom:inst8|altrom:srom|altsyncram:rom_block|altsyncram_7c71:auto_generated|ram_block1a0                                 ; 1                 ; 0       ;
; SW_0                                                                                                                                                    ;                   ;         ;
;      - etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|ram_block1a0                          ; 0                 ; 0       ;
;      - Compteur_score:inst17|lpm_rom:inst8|altrom:srom|altsyncram:rom_block|altsyncram_7c71:auto_generated|ram_block1a0                                 ; 0                 ; 0       ;
; RESET                                                                                                                                                   ;                   ;         ;
;      - edge_detector:inst18|reg1~feeder                                                                                                                 ; 1                 ; 0       ;
; LEFT                                                                                                                                                    ;                   ;         ;
;      - move_plateforme:inst|position[2]~1                                                                                                               ; 1                 ; 0       ;
;      - move_plateforme:inst|position~3                                                                                                                  ; 1                 ; 0       ;
; RIGHT                                                                                                                                                   ;                   ;         ;
;      - move_plateforme:inst|position[2]~1                                                                                                               ; 1                 ; 0       ;
;      - move_plateforme:inst|position~3                                                                                                                  ; 1                 ; 0       ;
; START                                                                                                                                                   ;                   ;         ;
;      - edge_detector:inst7|reg1~0                                                                                                                       ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                       ; Location                    ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_N20                     ; 2436    ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Compteur_score:inst17|counter:inst3|lpm_counter:LPM_COUNTER_component|cntr_gcj:auto_generated|_~0                                                                                                                                                                                                                                                                                          ; LABCELL_X21_Y14_N45         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Compteur_score:inst17|counter_2:inst7|lpm_counter:LPM_COUNTER_component|cntr_fcj:auto_generated|_~0                                                                                                                                                                                                                                                                                        ; LABCELL_X41_Y14_N54         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Compteur_score:inst17|inst19                                                                                                                                                                                                                                                                                                                                                               ; FF_X31_Y14_N14              ; 15      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Compteur_score:inst17|score:inst5|cnt[6]~0                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y14_N48         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_adr_brique:adr_brique|always0~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y18_N42         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                              ; LABCELL_X18_Y16_N48         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                              ; LABCELL_X11_Y10_N57         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|ac~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X2_Y7_N36           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y9_N15          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y5_N15           ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                               ; LABCELL_X2_Y5_N30           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y5_N12           ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y16_N45         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                 ; FF_X11_Y9_N35               ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y9_N12          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                  ; FF_X17_Y16_N50              ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y16_N51         ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X23_Y20_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                              ; LABCELL_X23_Y20_N9          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                          ; LABCELL_X31_Y24_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X30_Y24_N24         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X32_Y19_N0         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y19_N9         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X32_Y21_N3         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X31_Y20_N27         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X28_Y20_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                              ; LABCELL_X28_Y18_N12         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X28_Y22_N48         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                              ; LABCELL_X28_Y22_N0          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X31_Y22_N39         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                              ; LABCELL_X31_Y22_N6          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X32_Y21_N27        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X28_Y21_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; LABCELL_X31_Y23_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y23_N6         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                          ; LABCELL_X33_Y21_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X33_Y21_N33         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                          ; LABCELL_X31_Y19_N36         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X31_Y19_N21         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LABCELL_X23_Y21_N51         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|Niosballe_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                  ; LABCELL_X22_Y21_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adr_brique_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                            ; LABCELL_X28_Y18_N36         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:brique_morte_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                          ; LABCELL_X31_Y20_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_nios_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                               ; LABCELL_X27_Y20_N33         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:en_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y21_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fincalcul_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                             ; LABCELL_X27_Y21_N51         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                            ; LABCELL_X22_Y21_N57         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                             ; LABCELL_X22_Y20_N51         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:perdu_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y22_N27         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pos_raquette_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                          ; MLABCELL_X32_Y19_N45        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_de2_0_s0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                            ; MLABCELL_X32_Y24_N36        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_position_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                            ; LABCELL_X28_Y19_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:y_position_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                            ; LABCELL_X27_Y19_N21         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_de2_0_s0_agent|comb~0                                                                                                                                                                                                                                                                        ; MLABCELL_X32_Y24_N27        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_de2_0_s0_agent|rp_valid                                                                                                                                                                                                                                                                      ; MLABCELL_X32_Y24_N21        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sram_de2_0_s0_translator|av_write                                                                                                                                                                                                                                                            ; LABCELL_X35_Y24_N9          ; 17      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|pending_response_count[1]~0                                                                                                                                                                                                                                  ; LABCELL_X35_Y21_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                               ; LABCELL_X30_Y21_N45         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|pending_response_count[1]~0                                                                                                                                                                                                                           ; LABCELL_X30_Y24_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                        ; LABCELL_X28_Y24_N24         ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|data_reg[5]~0                                                                                                                                                                                                                                                   ; LABCELL_X30_Y24_N33         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                         ; FF_X31_Y24_N47              ; 62      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_rsp_width_adapter|always10~0                                                                                                                                                                                                                                                      ; MLABCELL_X32_Y24_N3         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X21_Y23_N45         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X19_Y25_N57        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                  ; MLABCELL_X19_Y25_N39        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y25_N45         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                             ; FF_X22_Y25_N50              ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                    ; FF_X21_Y21_N28              ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y26_N6          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[13]~1                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y24_N33         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_inst_result[30]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y24_N51         ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                            ; FF_X23_Y27_N5               ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                            ; FF_X23_Y25_N20              ; 851     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                ; MLABCELL_X19_Y25_N36        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                         ; LABCELL_X28_Y26_N30         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y32_N45         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y28_N15         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                 ; FF_X31_Y28_N56              ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                     ; MLABCELL_X32_Y30_N24        ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                ; FF_X30_Y28_N11              ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y30_N51         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                            ; FF_X27_Y28_N14              ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_src2[10]~2                                                                                                                                                                                                                                                                                           ; LABCELL_X23_Y29_N51         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|E_st_data[23]~8                                                                                                                                                                                                                                                                                        ; LABCELL_X15_Y24_N24         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y30_N45         ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X32_Y30_N0         ; 172     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                 ; MLABCELL_X32_Y30_N48        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y29_N33         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                               ; FF_X23_Y26_N11              ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                              ; FF_X30_Y26_N50              ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|M_exc_break~0                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y26_N39         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X9_Y13_N17               ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; MLABCELL_X8_Y12_N36         ; 16      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X9_Y13_N42          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; MLABCELL_X8_Y13_N57         ; 40      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk:the_Niosballe_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X8_Y12_N5                ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[11]~10                    ; LABCELL_X1_Y10_N3           ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[11]~9                     ; LABCELL_X1_Y10_N0           ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~13                    ; LABCELL_X13_Y14_N3          ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~15                    ; LABCELL_X13_Y14_N45         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~20                    ; LABCELL_X13_Y14_N24         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Niosballe_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                    ; MLABCELL_X8_Y12_N57         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg:the_Niosballe_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; MLABCELL_X14_Y17_N21        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_oci_break:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[0]~0                                                                                                             ; LABCELL_X9_Y13_N36          ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_oci_break:the_Niosballe_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[0]~1                                                                                                             ; LABCELL_X11_Y14_N3          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                         ; LABCELL_X9_Y13_N39          ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[19]~4                                                                                                                        ; MLABCELL_X8_Y13_N45         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]~3                                                                                                                        ; LABCELL_X9_Y13_N54          ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LABCELL_X11_Y17_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                       ; MLABCELL_X14_Y17_N3         ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X27_Y22_N53              ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|d_address_offset_field[0]~2                                                                                                                                                                                                                                                                            ; LABCELL_X21_Y23_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                                   ; LABCELL_X22_Y25_N36         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y25_N9          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                       ; LABCELL_X21_Y23_N0          ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y13_N39         ; 1366    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; FF_X25_Y22_N2               ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y24_N45         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y24_N54         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y24_N48         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y27_N54         ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                            ; LABCELL_X36_Y24_N21         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|d_writedata[20]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y25_N57         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_x_position:x_position|always0~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y19_N21         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|Niosballe_x_position:y_position|always0~1                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X32_Y20_N51        ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y17_N57        ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Niosballe:inst11|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; FF_X10_Y13_N28              ; 543     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; afficheur:inst1|print_ball:inst8|to_print~1                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y19_N45         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; afficheur:inst1|print_bricks:inst2|LessThan0~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y18_N42         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; afficheur:inst1|print_plateforme:inst5|to_print~3                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y18_N54         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; afficheur_score:inst10|controleur:inst5|Add1~1                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y3_N48          ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; afficheur_score:inst10|controleur:inst5|Mult0~339                                                                                                                                                                                                                                                                                                                                          ; DSP_X52_Y7_N0               ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; afficheur_score:inst10|decod7s:inst1|BusOut[1]~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X61_Y1_N45          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; afficheur_score:inst10|decod7s:inst2|BusOut[4]~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y9_N51          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; afficheur_score:inst10|decod7s:inst|BusOut[0]~0                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X60_Y1_N51         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3               ; 210     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3               ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; counter_life:inst5|lpm_counter:LPM_COUNTER_component|cntr_3si:auto_generated|_~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y17_N39        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; edge_detector:inst18|output                                                                                                                                                                                                                                                                                                                                                                ; FF_X36_Y14_N14              ; 114     ; Async. clear, Clock enable, Sync. load             ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:addr_ctr|cntr_rin:auto_generated|_~0                                                                                                                                                                                                                      ; LABCELL_X30_Y15_N24         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|lpm_counter:wait_ctr|cntr_vgn:auto_generated|cout_actual                                                                                                                                                                                                              ; MLABCELL_X32_Y16_N51        ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|rom_addr_state[0]~0                                                                                                                                                                                                                                                   ; LABCELL_X31_Y14_N36         ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|rom_data_capture_state[0]~0                                                                                                                                                                                                                                           ; LABCELL_X30_Y15_N0          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|etat_brick_charger:inst3|etat_brick_charger_meminit_8ll:etat_brick_charger_meminit_8ll_component|wire_addr_ctr_sclr~0                                                                                                                                                                                                                                                  ; LABCELL_X30_Y15_N27         ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|inst7                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y14_N57         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; etat_briques:inst14|mux_etatbriques:inst50|lpm_mux:LPM_MUX_component|mux_k1e:auto_generated|l1_w6_n0_mux_dataout~0                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y14_N0          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; inst20                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y17_N36        ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; inst28                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y17_N51        ; 22      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; move_plateforme:inst|position[2]~2                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y18_N51         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X68_Y58_N1 ; 61      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                        ; LABCELL_X18_Y10_N51         ; 17      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                        ; FF_X31_Y15_N56              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                        ; FF_X31_Y15_N38              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                        ; FF_X30_Y17_N41              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                        ; FF_X30_Y17_N56              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                        ; FF_X21_Y10_N8               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                        ; FF_X21_Y10_N26              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                        ; FF_X18_Y10_N50              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                        ; FF_X19_Y10_N23              ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                     ; FF_X18_Y10_N44              ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                           ; LABCELL_X31_Y15_N54         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X1_Y3_N27           ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X2_Y1_N3            ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                      ; FF_X4_Y4_N25                ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                     ; FF_X4_Y4_N53                ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y1_N51           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y1_N9            ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X4_Y4_N24           ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X1_Y3_N30           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X2_Y1_N48           ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                   ; FF_X3_Y4_N5                 ; 66      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                                                      ; LABCELL_X7_Y4_N48           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                        ; LABCELL_X2_Y3_N12           ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                           ; LABCELL_X2_Y4_N24           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                           ; LABCELL_X1_Y6_N39           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                          ; LABCELL_X2_Y4_N51           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                             ; MLABCELL_X3_Y4_N21          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                              ; LABCELL_X9_Y3_N12           ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                                                ; LABCELL_X9_Y11_N15          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                      ; LABCELL_X2_Y4_N54           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                    ; MLABCELL_X3_Y6_N36          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                    ; MLABCELL_X3_Y6_N57          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                      ; MLABCELL_X14_Y14_N24        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                 ; MLABCELL_X14_Y14_N57        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                        ; FF_X4_Y2_N14                ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                       ; FF_X2_Y3_N2                 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                        ; FF_X2_Y3_N38                ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                        ; FF_X4_Y2_N35                ; 62      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                 ; LABCELL_X2_Y3_N39           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                       ; FF_X2_Y3_N26                ; 48      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                     ; LABCELL_X2_Y4_N42           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|Equal0~2                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X41_Y19_N36         ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|Equal3~2                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X42_Y22_N39        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|always0~11                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X43_Y22_N24         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|always0~7                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y19_N48         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg_xxx:inst8|hdmi_generator:u_vga_generator|y[3]~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X41_Y19_N30         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; CLK                                                                                          ; PIN_N20                     ; 2436    ; Global Clock         ; GCLK11           ; --                        ;
; pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X68_Y58_N1 ; 61      ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; 1367    ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|A_mem_stall                       ; 851     ;
; Niosballe:inst11|altera_reset_controller:rst_controller|r_sync_rst                                                    ; 543     ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                       ; Location                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Compteur_score:inst17|lpm_rom:inst8|altrom:srom|altsyncram:rom_block|altsyncram_7c71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 4            ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 28    ; 4                           ; 7                           ; --                          ; --                          ; 28                  ; 1           ; 0     ; levels_nb_bricks.mif      ; M10K_X39_Y10_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                                               ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_r:the_Niosballe_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                      ; M10K_X20_Y19_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|Niosballe_jtag_uart_0_scfifo_w:the_Niosballe_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                      ; M10K_X5_Y5_N0                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_bht_module:Niosballe_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                      ; M10K_X29_Y29_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_data_module:Niosballe_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None                      ; M10K_X20_Y24_N0, M10K_X20_Y25_N0                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_tag_module:Niosballe_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_7pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 768   ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1           ; 0     ; None                      ; M10K_X29_Y25_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_dc_victim_module:Niosballe_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                      ; M10K_X20_Y23_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_data_module:Niosballe_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                      ; M10K_X29_Y26_N0, M10K_X29_Y27_N0, M10K_X29_Y23_N0, M10K_X29_Y24_N0                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_ic_tag_module:Niosballe_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0     ; None                      ; M10K_X39_Y27_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_nios2_ocimem:the_Niosballe_nios2_gen2_0_cpu_nios2_ocimem|Niosballe_nios2_gen2_0_cpu_ociram_sp_ram_module:Niosballe_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                      ; M10K_X12_Y17_N0                                                                                                                                                                                            ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                                            ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_a_module:Niosballe_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                      ; M10K_X20_Y29_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_register_bank_b_module:Niosballe_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                      ; M10K_X20_Y28_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; afficheur:inst1|memory_ball:inst7|ball_rom:inst|altsyncram:altsyncram_component|altsyncram_9i24:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO ; ROM              ; Single Clock ; 512          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 6144  ; 512                         ; 12                          ; --                          ; --                          ; 6144                ; 1           ; 0     ; ./image/ball.mif          ; M10K_X39_Y23_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst1|altsyncram:altsyncram_component|altsyncram_pc34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_bleu.mif   ; M10K_X29_Y12_N0, M10K_X29_Y17_N0, M10K_X20_Y12_N0, M10K_X29_Y19_N0, M10K_X20_Y11_N0, M10K_X44_Y10_N0, M10K_X44_Y22_N0, M10K_X20_Y15_N0, M10K_X39_Y16_N0, M10K_X39_Y13_N0, M10K_X12_Y12_N0, M10K_X39_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst2|altsyncram:altsyncram_component|altsyncram_rc34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_cyan.mif   ; M10K_X29_Y12_N0, M10K_X44_Y17_N0, M10K_X20_Y12_N0, M10K_X44_Y16_N0, M10K_X20_Y11_N0, M10K_X20_Y14_N0, M10K_X44_Y22_N0, M10K_X29_Y10_N0, M10K_X39_Y16_N0, M10K_X39_Y17_N0, M10K_X12_Y12_N0, M10K_X39_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst3|altsyncram:altsyncram_component|altsyncram_3g34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_jaune.mif  ; M10K_X20_Y18_N0, M10K_X44_Y17_N0, M10K_X20_Y17_N0, M10K_X44_Y16_N0, M10K_X20_Y10_N0, M10K_X20_Y14_N0, M10K_X12_Y11_N0, M10K_X29_Y10_N0, M10K_X39_Y11_N0, M10K_X39_Y17_N0, M10K_X12_Y16_N0, M10K_X39_Y14_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst4|altsyncram:altsyncram_component|altsyncram_cj34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_orange.mif ; M10K_X20_Y20_N0, M10K_X20_Y18_N0, M10K_X20_Y16_N0, M10K_X20_Y17_N0, M10K_X29_Y11_N0, M10K_X20_Y10_N0, M10K_X29_Y15_N0, M10K_X12_Y11_N0, M10K_X29_Y20_N0, M10K_X39_Y11_N0, M10K_X20_Y13_N0, M10K_X12_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst5|altsyncram:altsyncram_component|altsyncram_ig34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_rouge.mif  ; M10K_X20_Y20_N0, M10K_X12_Y15_N0, M10K_X20_Y16_N0, M10K_X29_Y21_N0, M10K_X29_Y11_N0, M10K_X44_Y14_N0, M10K_X29_Y15_N0, M10K_X39_Y12_N0, M10K_X29_Y20_N0, M10K_X39_Y15_N0, M10K_X20_Y13_N0, M10K_X39_Y22_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst6|altsyncram:altsyncram_component|altsyncram_3k34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_violet.mif ; M10K_X29_Y16_N0, M10K_X12_Y15_N0, M10K_X20_Y21_N0, M10K_X29_Y21_N0, M10K_X12_Y14_N0, M10K_X44_Y14_N0, M10K_X44_Y12_N0, M10K_X39_Y12_N0, M10K_X29_Y18_N0, M10K_X39_Y15_N0, M10K_X12_Y13_N0, M10K_X39_Y22_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_brick:inst1|brick_rom:inst7|altsyncram:altsyncram_component|altsyncram_8d34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 12          ; 0     ; ./image/bricks_noir.mif   ; M10K_X29_Y16_N0, M10K_X29_Y17_N0, M10K_X20_Y21_N0, M10K_X29_Y19_N0, M10K_X12_Y14_N0, M10K_X44_Y10_N0, M10K_X44_Y12_N0, M10K_X20_Y15_N0, M10K_X29_Y18_N0, M10K_X39_Y13_N0, M10K_X12_Y13_N0, M10K_X39_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; afficheur:inst1|memory_platform:inst4|platform_rom:inst|altsyncram:altsyncram_component|altsyncram_2a34:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0     ; ./image/plateforme.mif    ; M10K_X39_Y20_N0, M10K_X44_Y19_N0, M10K_X44_Y20_N0, M10K_X39_Y21_N0, M10K_X39_Y19_N0, M10K_X44_Y21_N0                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; etat_briques:inst14|ram_bricks:inst2|altsyncram:altsyncram_component|altsyncram_m304:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 64           ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 192   ; 64                          ; 3                           ; --                          ; --                          ; 192                 ; 1           ; 0     ; None                      ; M10K_X29_Y14_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; etat_briques:inst14|rom_bricks_levels:inst8|altsyncram:altsyncram_component|altsyncram_u324:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 3            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 768   ; 256                         ; 3                           ; --                          ; --                          ; 768                 ; 1           ; 0     ; levels.mif                ; M10K_X29_Y13_N0                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 4           ;
; Independent 18x18 plus 36       ; 1           ;
; Total number of DSP blocks      ; 5           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 5           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                 ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; afficheur_score:inst10|controleur:inst5|Mult0~mac                                                                                                                                                                                                                                                                                    ; Independent 18x18 plus 36 ; DSP_X52_Y7_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; afficheur_score:inst10|controleur:inst5|Mult1~8                                                                                                                                                                                                                                                                                      ; Two Independent 18x18     ; DSP_X52_Y3_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X16_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X16_Y31_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_mult_cell:the_Niosballe_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18     ; DSP_X16_Y27_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 8,380 / 217,884 ( 4 % ) ;
; C12 interconnects            ; 103 / 10,080 ( 1 % )    ;
; C2 interconnects             ; 2,674 / 87,208 ( 3 % )  ;
; C4 interconnects             ; 1,911 / 41,360 ( 5 % )  ;
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 781 / 217,884 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Local interconnects          ; 1,630 / 58,160 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 274 / 9,228 ( 3 % )     ;
; R14/C12 interconnect drivers ; 347 / 15,096 ( 2 % )    ;
; R3 interconnects             ; 3,777 / 94,896 ( 4 % )  ;
; R6 interconnects             ; 5,520 / 194,640 ( 3 % ) ;
; Spine clocks                 ; 6 / 180 ( 3 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 116          ; 0            ; 116          ; 0            ; 0            ; 120       ; 116          ; 0            ; 120       ; 120       ; 0            ; 109          ; 0            ; 0            ; 0            ; 0            ; 109          ; 0            ; 0            ; 0            ; 0            ; 109          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 120          ; 4            ; 120          ; 120          ; 0         ; 4            ; 120          ; 0         ; 0         ; 120          ; 11           ; 120          ; 120          ; 120          ; 120          ; 11           ; 120          ; 120          ; 120          ; 120          ; 11           ; 120          ; 120          ; 120          ; 120          ; 120          ; 120          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inGame              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_CE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_PCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_DE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WON                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LOST                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD2[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD3[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DECOD4[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_G_LIFE[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_G_LIFE[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_G_LIFE[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS_R_TIME[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SRAM_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW_1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW_0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEFT                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RIGHT               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; START               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 234.2             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 18.0              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 1.256             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|DRsize.010                                                   ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[15]                                                       ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                             ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                             ; 1.160             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                             ; 1.148             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                             ; 1.141             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; 1.136             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[1]                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.136             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                               ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                               ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                               ; 1.132             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                                                                   ; 1.127             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                                                                                   ; 1.127             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                                                                                   ; 1.127             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                                                                                   ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                           ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                                                      ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; 1.108             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                        ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                        ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                      ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                                      ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 1.087             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                      ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                        ; 1.073             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                        ; 1.059             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                   ; 1.049             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                   ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                        ; 1.048             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                      ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                   ; 1.047             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                      ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                      ; 1.045             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; 1.042             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                            ; 1.041             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                        ; 1.037             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                                       ; 1.037             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[5]                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[4]                                                        ; 1.036             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[5]                                                        ; 1.036             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                        ; 1.035             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                      ; 1.030             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 1.028             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[22]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; 1.028             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                       ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                        ; 1.023             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                                                                   ; 1.019             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[21]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; 1.019             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                        ; 1.006             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 1.001             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                   ; 0.995             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                        ; 0.986             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                       ; 0.983             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                   ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                               ; 0.976             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[22]                                                       ; 0.974             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[9]                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[8]                                                        ; 0.973             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                        ; 0.970             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                        ; 0.967             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 0.967             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                       ; 0.965             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; 0.965             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; 0.964             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[17]                                                       ; 0.964             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; 0.964             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; 0.964             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[23]                                                       ; 0.964             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; 0.958             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[29]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                        ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.954             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[19]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; 0.952             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[27]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; 0.952             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[17]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[16]                                                       ; 0.952             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[25]                                                       ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|sr[24]                                                       ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; 0.947             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                                   ; 0.938             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                      ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                      ; 0.933             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                   ; 0.928             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                        ; 0.919             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                         ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                      ; 0.870             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                           ; 0.823             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                        ; 0.800             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                            ; 0.792             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                           ; 0.789             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 0.786             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 0.786             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                        ; 0.786             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                                        ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                         ; 0.785             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                             ; 0.783             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                   ; 0.783             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                   ; 0.779             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                                   ; 0.774             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                   ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                   ; 0.773             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                            ; 0.770             ;
; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; Niosballe:inst11|Niosballe_nios2_gen2_0:nios2_gen2_0|Niosballe_nios2_gen2_0_cpu:cpu|Niosballe_nios2_gen2_0_cpu_nios2_oci:the_Niosballe_nios2_gen2_0_cpu_nios2_oci|Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper:the_Niosballe_nios2_gen2_0_cpu_debug_slave_wrapper|Niosballe_nios2_gen2_0_cpu_debug_slave_tck:the_Niosballe_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 0.764             ;
; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                                                                      ; Niosballe:inst11|Niosballe_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:Niosballe_jtag_uart_0_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                                                                      ; 0.763             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                           ; 0.763             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                       ; 0.762             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                                      ; 0.755             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                           ; 0.739             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "test_depl_plateforme"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll_test_25:inst100|pll_test_25_0002:pll_test_25_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 54 fanout uses global clock CLKCTRL_G8
    Info (11162): CLK~inputCLKENA0 with 2767 fanout uses global clock CLKCTRL_G11
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Nios_balle/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Nios_balle/synthesis/submodules/Niosballe_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Niosballe:inst11|Niosballe_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_de2_0_s0_cmd_width_adapter|byteen_reg[1] is being clocked by CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst100|pll_test_25_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 13 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:32
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:50
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X11_Y24 to location X22_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during the Fitter is 6.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:40
Info (144001): Generated suppressed messages file C:/Users/paulb/Desktop/Supelec/Majeure/AA_PROJET_FPGA_6/output_files/test_depl_plateforme.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6263 megabytes
    Info: Processing ended: Mon Dec 03 22:50:01 2018
    Info: Elapsed time: 00:04:37
    Info: Total CPU time (on all processors): 00:05:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/paulb/Desktop/Supelec/Majeure/AA_PROJET_FPGA_6/output_files/test_depl_plateforme.fit.smsg.


