clk report for vexrisc_full
Wed Jan  6 16:13:49 2021
Quartus Prime Version 20.3.0 Build 158 09/24/2020 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Command Info
  3. Summary of Paths
  4. Path #1: Setup slack is 0.219 
  5. Path #2: Setup slack is 0.225 
  6. Path #3: Setup slack is 0.233 
  7. Path #4: Setup slack is 0.253 
  8. Path #5: Setup slack is 0.260 
  9. Path #6: Setup slack is 0.261 
 10. Path #7: Setup slack is 0.266 
 11. Path #8: Setup slack is 0.269 
 12. Path #9: Setup slack is 0.274 
 13. Path #10: Setup slack is 0.277 



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 0.219 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||clk} -to_clock [get_clocks {clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {clk} 

Snapshot:
    final

Delay Models:
    1 Slow vid1 100C Model
    1 Slow vid1 0C Model
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                        ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.219 ; decode_to_execute_INSTRUCTION[23]        ; decode_to_execute_RS1[13]                    ; clk          ; clk         ; 3.700        ; -0.041     ; 3.490      ; 1 Slow vid1 0C Model            ;
; 0.225 ; decode_to_execute_INSTRUCTION[23]        ; decode_to_execute_RS1[17]                    ; clk          ; clk         ; 3.700        ; -0.048     ; 3.476      ; 1 Slow vid1 0C Model            ;
; 0.233 ; decode_to_execute_INSTRUCTION[23]        ; decode_to_execute_RS1[14]                    ; clk          ; clk         ; 3.700        ; -0.011     ; 3.505      ; 1 Slow vid1 0C Model            ;
; 0.253 ; dataCache_1_|stageB_mmuRsp_isIoAccess    ; dataCache_1_|stage0_colisions_regNextWhen[0] ; clk          ; clk         ; 3.700        ; -0.092     ; 3.382      ; 1 Slow vid1 100C Model          ;
; 0.260 ; decode_to_execute_INSTRUCTION[24]        ; decode_to_execute_RS1[13]                    ; clk          ; clk         ; 3.700        ; -0.058     ; 3.432      ; 1 Slow vid1 0C Model            ;
; 0.261 ; execute_to_memory_REGFILE_WRITE_DATA[15] ; dataCache_1_|stageB_waysHits[0]              ; clk          ; clk         ; 3.700        ; -0.016     ; 3.515      ; 1 Slow vid1 0C Model            ;
; 0.266 ; decode_to_execute_INSTRUCTION[24]        ; decode_to_execute_RS1[17]                    ; clk          ; clk         ; 3.700        ; -0.065     ; 3.418      ; 1 Slow vid1 0C Model            ;
; 0.269 ; execute_to_memory_REGFILE_WRITE_DATA[15] ; dataCache_1_|stageB_waysHits[0]              ; clk          ; clk         ; 3.700        ; -0.016     ; 3.507      ; 1 Slow vid1 0C Model            ;
; 0.274 ; decode_to_execute_INSTRUCTION[24]        ; decode_to_execute_RS1[14]                    ; clk          ; clk         ; 3.700        ; -0.028     ; 3.447      ; 1 Slow vid1 0C Model            ;
; 0.277 ; decode_to_execute_RS2[4]                 ; decode_to_execute_RS1[13]                    ; clk          ; clk         ; 3.700        ; -0.060     ; 3.413      ; 1 Slow vid1 0C Model            ;
+-------+------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 0.219 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[23] ;
; To Node                         ; decode_to_execute_RS1[13]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.345                             ;
; Data Required Time              ; 5.564                             ;
; Slack                           ; 0.219                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.041 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.490  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.350       ; 73         ; 0.000 ; 1.350 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.429       ; 70         ; 0.335 ; 0.476 ;
;    Cell                ;        ; 15    ; 0.763       ; 22         ; 0.000 ; 0.303 ;
;    uTco                ;        ; 1     ; 0.298       ; 9          ; 0.298 ; 0.298 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.198       ; 72         ; 0.000 ; 1.198 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                              ;
; 1.855   ; 1.855   ;    ;      ;        ;                      ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4              ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.855 ;   1.350 ; RR ; IC   ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|clk                         ;
;   1.855 ;   0.000 ; RR ; CELL ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]                             ;
; 5.345   ; 3.490   ;    ;      ;        ;                      ;                    ; data path                                                     ;
;   2.153 ;   0.298 ; FF ; uTco ; 3      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|q                           ;
;   2.488 ;   0.335 ; FF ; IC   ; 1      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|datac                                             ;
;   2.567 ;   0.079 ; FR ; CELL ; 2      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|combout                                           ;
;   2.929 ;   0.362 ; RR ; IC   ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|datac                                           ;
;   3.023 ;   0.094 ; RR ; CELL ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|combout                                         ;
;   3.460 ;   0.437 ; RR ; IC   ; 5      ; LABCELL_X152_Y56_N12 ; Combinational cell ; add_5~151|datad                                               ;
;   3.763 ;   0.303 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27 ; Combinational cell ; add_5~116|cout                                                ;
;   3.763 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30 ; Combinational cell ; add_5~121|cin                                                 ;
;   3.789 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33 ; Combinational cell ; add_5~126|cout                                                ;
;   3.789 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36 ; Combinational cell ; add_5~131|cin                                                 ;
;   3.812 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39 ; Combinational cell ; add_5~71|cout                                                 ;
;   3.812 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42 ; Combinational cell ; add_5~76|cin                                                  ;
;   3.886 ;   0.074 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N42 ; Combinational cell ; add_5~76|sumout                                               ;
;   4.358 ;   0.472 ; RR ; IC   ; 1      ; LABCELL_X149_Y55_N12 ; Combinational cell ; _zz_33_[0]~48|datae                                           ;
;   4.400 ;   0.042 ; RR ; CELL ; 1      ; LABCELL_X149_Y55_N12 ; Combinational cell ; _zz_33_[0]~48|combout                                         ;
;   4.876 ;   0.476 ; RR ; IC   ; 1      ; LABCELL_X153_Y51_N21 ; Combinational cell ; _zz_33_[0]~128|datag                                          ;
;   4.946 ;   0.070 ; RR ; CELL ; 3      ; LABCELL_X153_Y51_N21 ; Combinational cell ; _zz_33_[0]~128|combout                                        ;
;   4.947 ;   0.001 ; RR ; CELL ; 1      ; LABCELL_X153_Y51_N21 ; Combinational cell ; _zz_33_[0]~128~la_lab/laboutt[13]                             ;
;   5.294 ;   0.347 ; RR ; IC   ; 1      ; LABCELL_X154_Y52_N15 ; Combinational cell ; decode_RS1[0]~122|datae                                       ;
;   5.345 ;   0.051 ; RR ; CELL ; 1      ; LABCELL_X154_Y52_N15 ; Combinational cell ; decode_RS1[0]~122|combout                                     ;
;   5.345 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16      ; ALM Register       ; decode_to_execute_RS1[13]|d                                   ;
;   5.345 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16      ; ALM Register       ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.514   ; 1.814   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.374 ;   1.198 ; RR ; IC   ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]|clk                                 ;
;   5.374 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
;   5.496 ;   0.122 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.514 ;   0.018 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.484   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.564   ; 0.080   ;    ; uTsu ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #2: Setup slack is 0.225 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[23] ;
; To Node                         ; decode_to_execute_RS1[17]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.331                             ;
; Data Required Time              ; 5.556                             ;
; Slack                           ; 0.225                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.048 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.476  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.350       ; 73         ; 0.000 ; 1.350 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.354       ; 68         ; 0.325 ; 0.537 ;
;    Cell                ;        ; 19    ; 0.824       ; 24         ; 0.000 ; 0.303 ;
;    uTco                ;        ; 1     ; 0.298       ; 9          ; 0.298 ; 0.298 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.191       ; 71         ; 0.000 ; 1.191 ;
;    Cell                ;        ; 3     ; 0.476       ; 29         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                              ;
; 1.855   ; 1.855   ;    ;      ;        ;                      ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4              ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.855 ;   1.350 ; RR ; IC   ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|clk                         ;
;   1.855 ;   0.000 ; RR ; CELL ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]                             ;
; 5.331   ; 3.476   ;    ;      ;        ;                      ;                    ; data path                                                     ;
;   2.153 ;   0.298 ; FF ; uTco ; 3      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|q                           ;
;   2.488 ;   0.335 ; FF ; IC   ; 1      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|datac                                             ;
;   2.567 ;   0.079 ; FR ; CELL ; 2      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|combout                                           ;
;   2.929 ;   0.362 ; RR ; IC   ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|datac                                           ;
;   3.023 ;   0.094 ; RR ; CELL ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|combout                                         ;
;   3.460 ;   0.437 ; RR ; IC   ; 5      ; LABCELL_X152_Y56_N12 ; Combinational cell ; add_5~151|datad                                               ;
;   3.763 ;   0.303 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27 ; Combinational cell ; add_5~116|cout                                                ;
;   3.763 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30 ; Combinational cell ; add_5~121|cin                                                 ;
;   3.789 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33 ; Combinational cell ; add_5~126|cout                                                ;
;   3.789 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36 ; Combinational cell ; add_5~131|cin                                                 ;
;   3.812 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39 ; Combinational cell ; add_5~71|cout                                                 ;
;   3.812 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42 ; Combinational cell ; add_5~76|cin                                                  ;
;   3.835 ;   0.023 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N45 ; Combinational cell ; add_5~81|cout                                                 ;
;   3.835 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N48 ; Combinational cell ; add_5~86|cin                                                  ;
;   3.858 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N51 ; Combinational cell ; add_5~91|cout                                                 ;
;   3.858 ;   0.000 ; FF ; CELL ; 2      ; LABCELL_X152_Y56_N54 ; Combinational cell ; add_5~96|cin                                                  ;
;   3.932 ;   0.074 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N54 ; Combinational cell ; add_5~96|sumout                                               ;
;   4.257 ;   0.325 ; RR ; IC   ; 1      ; LABCELL_X153_Y58_N54 ; Combinational cell ; _zz_33_[0]~59|datad                                           ;
;   4.317 ;   0.060 ; RR ; CELL ; 1      ; LABCELL_X153_Y58_N54 ; Combinational cell ; _zz_33_[0]~59|combout                                         ;
;   4.854 ;   0.537 ; RR ; IC   ; 1      ; LABCELL_X153_Y51_N39 ; Combinational cell ; _zz_33_[0]~113|datag                                          ;
;   4.922 ;   0.068 ; RR ; CELL ; 2      ; LABCELL_X153_Y51_N39 ; Combinational cell ; _zz_33_[0]~113|combout                                        ;
;   4.923 ;   0.001 ; RR ; CELL ; 2      ; LABCELL_X153_Y51_N39 ; Combinational cell ; _zz_33_[0]~113~la_lab/laboutb[4]                              ;
;   5.281 ;   0.358 ; RR ; IC   ; 1      ; LABCELL_X153_Y54_N27 ; Combinational cell ; decode_RS1[0]~107|datae                                       ;
;   5.331 ;   0.050 ; RR ; CELL ; 1      ; LABCELL_X153_Y54_N27 ; Combinational cell ; decode_RS1[0]~107|combout                                     ;
;   5.331 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28      ; ALM Register       ; decode_to_execute_RS1[17]|d                                   ;
;   5.331 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28      ; ALM Register       ; decode_to_execute_RS1[17]                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.507   ; 1.807   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.367 ;   1.191 ; RR ; IC   ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]|clk                                 ;
;   5.367 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]                                     ;
;   5.489 ;   0.122 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.507 ;   0.018 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.477   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.556   ; 0.079   ;    ; uTsu ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #3: Setup slack is 0.233 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[23] ;
; To Node                         ; decode_to_execute_RS1[14]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.360                             ;
; Data Required Time              ; 5.593                             ;
; Slack                           ; 0.233                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.011 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.505  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.350       ; 73         ; 0.000 ; 1.350 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.396       ; 68         ; 0.210 ; 0.602 ;
;    Cell                ;        ; 15    ; 0.811       ; 23         ; 0.000 ; 0.303 ;
;    uTco                ;        ; 1     ; 0.298       ; 9          ; 0.298 ; 0.298 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.203       ; 72         ; 0.000 ; 1.203 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                              ;
; 1.855   ; 1.855   ;    ;      ;        ;                      ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4              ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.855 ;   1.350 ; RR ; IC   ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|clk                         ;
;   1.855 ;   0.000 ; RR ; CELL ; 1      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]                             ;
; 5.360   ; 3.505   ;    ;      ;        ;                      ;                    ; data path                                                     ;
;   2.153 ;   0.298 ; FF ; uTco ; 3      ; FF_X149_Y56_N22      ; ALM Register       ; decode_to_execute_INSTRUCTION[23]|q                           ;
;   2.488 ;   0.335 ; FF ; IC   ; 1      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|datac                                             ;
;   2.567 ;   0.079 ; FR ; CELL ; 2      ; LABCELL_X148_Y58_N18 ; Combinational cell ; Mux_1900~26|combout                                           ;
;   2.929 ;   0.362 ; RR ; IC   ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|datac                                           ;
;   3.023 ;   0.094 ; RR ; CELL ; 1      ; LABCELL_X148_Y58_N54 ; Combinational cell ; _zz_347_[2]~9|combout                                         ;
;   3.460 ;   0.437 ; RR ; IC   ; 5      ; LABCELL_X152_Y56_N12 ; Combinational cell ; add_5~151|datad                                               ;
;   3.763 ;   0.303 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27 ; Combinational cell ; add_5~116|cout                                                ;
;   3.763 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30 ; Combinational cell ; add_5~121|cin                                                 ;
;   3.789 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33 ; Combinational cell ; add_5~126|cout                                                ;
;   3.789 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36 ; Combinational cell ; add_5~131|cin                                                 ;
;   3.812 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39 ; Combinational cell ; add_5~71|cout                                                 ;
;   3.812 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42 ; Combinational cell ; add_5~76|cin                                                  ;
;   3.897 ;   0.085 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N45 ; Combinational cell ; add_5~81|sumout                                               ;
;   4.347 ;   0.450 ; RR ; IC   ; 1      ; LABCELL_X153_Y53_N12 ; Combinational cell ; _zz_33_[0]~50|datac                                           ;
;   4.428 ;   0.081 ; RR ; CELL ; 1      ; LABCELL_X153_Y53_N12 ; Combinational cell ; _zz_33_[0]~50|combout                                         ;
;   4.638 ;   0.210 ; RR ; IC   ; 1      ; LABCELL_X153_Y53_N51 ; Combinational cell ; _zz_33_[0]~123|datag                                          ;
;   4.706 ;   0.068 ; RR ; CELL ; 2      ; LABCELL_X153_Y53_N51 ; Combinational cell ; _zz_33_[0]~123|combout                                        ;
;   4.707 ;   0.001 ; RR ; CELL ; 2      ; LABCELL_X153_Y53_N51 ; Combinational cell ; _zz_33_[0]~123~la_lab/laboutb[12]                             ;
;   5.309 ;   0.602 ; RR ; IC   ; 1      ; LABCELL_X154_Y59_N57 ; Combinational cell ; decode_RS1[0]~117|datae                                       ;
;   5.360 ;   0.051 ; RR ; CELL ; 1      ; LABCELL_X154_Y59_N57 ; Combinational cell ; decode_RS1[0]~117|combout                                     ;
;   5.360 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58      ; ALM Register       ; decode_to_execute_RS1[14]|d                                   ;
;   5.360 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58      ; ALM Register       ; decode_to_execute_RS1[14]                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.544   ; 1.844   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.379 ;   1.203 ; RR ; IC   ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]|clk                                 ;
;   5.379 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]                                     ;
;   5.534 ;   0.155 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.544 ;   0.010 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.514   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.593   ; 0.079   ;    ; uTsu ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #4: Setup slack is 0.253 
===============================================================================
+--------------------------------------------------------------------------------+
; Path Summary                                                                   ;
+---------------------------------+----------------------------------------------+
; Property                        ; Value                                        ;
+---------------------------------+----------------------------------------------+
; From Node                       ; dataCache_1_|stageB_mmuRsp_isIoAccess        ;
; To Node                         ; dataCache_1_|stage0_colisions_regNextWhen[0] ;
; Launch Clock                    ; clk                                          ;
; Latch Clock                     ; clk                                          ;
; Data Arrival Time               ; 5.379                                        ;
; Data Required Time              ; 5.632                                        ;
; Slack                           ; 0.253                                        ;
; Worst-Case Operating Conditions ; 1 Slow vid1 100C Model                       ;
+---------------------------------+----------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.092 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.382  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.475       ; 74         ; 0.000 ; 1.475 ;
;    Cell                ;        ; 3     ; 0.522       ; 26         ; 0.000 ; 0.321 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.760       ; 82         ; 0.217 ; 0.822 ;
;    Cell                ;        ; 8     ; 0.368       ; 11         ; 0.000 ; 0.074 ;
;    uTco                ;        ; 1     ; 0.254       ; 8          ; 0.254 ; 0.254 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.271       ; 72         ; 0.000 ; 1.271 ;
;    Cell                ;        ; 3     ; 0.486       ; 28         ; 0.000 ; 0.321 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                              ;
; 1.997   ; 1.997   ;    ;      ;        ;                       ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4               ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|i                                                   ;
;   0.321 ;   0.321 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|o                                                   ;
;   0.522 ;   0.201 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.997 ;   1.475 ; RR ; IC   ; 1      ; FF_X158_Y48_N4        ; ALM Register       ; dataCache_1_|stageB_mmuRsp_isIoAccess|clk                     ;
;   1.997 ;   0.000 ; RR ; CELL ; 1      ; FF_X158_Y48_N4        ; ALM Register       ; dataCache_1_|stageB_mmuRsp_isIoAccess                         ;
; 5.379   ; 3.382   ;    ;      ;        ;                       ;                    ; data path                                                     ;
;   2.251 ;   0.254 ; FF ; uTco ; 47     ; FF_X158_Y48_N4        ; ALM Register       ; dataCache_1_|stageB_mmuRsp_isIoAccess|q                       ;
;   2.949 ;   0.698 ; FF ; IC   ; 1      ; LABCELL_X159_Y55_N57  ; Combinational cell ; dataCache_1_|dataWriteCmd_payload_address[0]~0|datac          ;
;   3.022 ;   0.073 ; FF ; CELL ; 5      ; LABCELL_X159_Y55_N57  ; Combinational cell ; dataCache_1_|dataWriteCmd_payload_address[0]~0|combout        ;
;   3.357 ;   0.335 ; FF ; IC   ; 1      ; MLABCELL_X161_Y55_N27 ; Combinational cell ; dataCache_1_|dataWriteCmd_payload_address[0]~9|dataf          ;
;   3.405 ;   0.048 ; FR ; CELL ; 34     ; MLABCELL_X161_Y55_N27 ; Combinational cell ; dataCache_1_|dataWriteCmd_payload_address[0]~9|combout        ;
;   4.227 ;   0.822 ; RR ; IC   ; 1      ; LABCELL_X147_Y57_N42  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1xsyn_5|datac                ;
;   4.301 ;   0.074 ; RF ; CELL ; 1      ; LABCELL_X147_Y57_N42  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1xsyn_5|combout              ;
;   4.525 ;   0.224 ; FF ; IC   ; 1      ; LABCELL_X147_Y57_N18  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1|datae                      ;
;   4.568 ;   0.043 ; FF ; CELL ; 1      ; LABCELL_X147_Y57_N18  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1|combout                    ;
;   5.032 ;   0.464 ; FF ; IC   ; 1      ; LABCELL_X152_Y59_N18  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1xsyn|datad                  ;
;   5.100 ;   0.068 ; FF ; CELL ; 1      ; LABCELL_X152_Y59_N18  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~1xsyn|combout                ;
;   5.317 ;   0.217 ; FF ; IC   ; 1      ; LABCELL_X152_Y59_N45  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~0xsyn_4|datad                ;
;   5.379 ;   0.062 ; FR ; CELL ; 1      ; LABCELL_X152_Y59_N45  ; Combinational cell ; dataCache_1_|stage0_colisions[0]~0xsyn_4|combout              ;
;   5.379 ;   0.000 ; RR ; CELL ; 1      ; FF_X152_Y59_N46       ; ALM Register       ; dataCache_1_|stage0_colisions_regNextWhen[0]|d                ;
;   5.379 ;   0.000 ; RR ; CELL ; 1      ; FF_X152_Y59_N46       ; ALM Register       ; dataCache_1_|stage0_colisions_regNextWhen[0]                  ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.605   ; 1.905   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.021 ;   0.321 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.186 ;   0.165 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.457 ;   1.271 ; RR ; IC   ; 1      ; FF_X152_Y59_N46     ; ALM Register     ; dataCache_1_|stage0_colisions_regNextWhen[0]|clk              ;
;   5.457 ;   0.000 ; RR ; CELL ; 1      ; FF_X152_Y59_N46     ; ALM Register     ; dataCache_1_|stage0_colisions_regNextWhen[0]                  ;
;   5.588 ;   0.131 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.605 ;   0.017 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.575   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.632   ; 0.057   ;    ; uTsu ; 1      ; FF_X152_Y59_N46     ; ALM Register     ; dataCache_1_|stage0_colisions_regNextWhen[0]                  ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #5: Setup slack is 0.260 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[24] ;
; To Node                         ; decode_to_execute_RS1[13]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.304                             ;
; Data Required Time              ; 5.564                             ;
; Slack                           ; 0.260                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.058 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.432  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.367       ; 73         ; 0.000 ; 1.367 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.320       ; 68         ; 0.194 ; 0.476 ;
;    Cell                ;        ; 15    ; 0.817       ; 24         ; 0.000 ; 0.322 ;
;    uTco                ;        ; 1     ; 0.295       ; 9          ; 0.295 ; 0.295 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.198       ; 72         ; 0.000 ; 1.198 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                              ;
; 1.872   ; 1.872   ;    ;      ;        ;                       ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4               ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.872 ;   1.367 ; RR ; IC   ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|clk                         ;
;   1.872 ;   0.000 ; RR ; CELL ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]                             ;
; 5.304   ; 3.432   ;    ;      ;        ;                       ;                    ; data path                                                     ;
;   2.167 ;   0.295 ; RR ; uTco ; 3      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|q                           ;
;   2.539 ;   0.372 ; RR ; IC   ; 1      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|datac                                             ;
;   2.648 ;   0.109 ; RF ; CELL ; 2      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|combout                                           ;
;   2.842 ;   0.194 ; FF ; IC   ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|datad                                          ;
;   2.941 ;   0.099 ; FR ; CELL ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|combout                                        ;
;   3.400 ;   0.459 ; RR ; IC   ; 4      ; LABCELL_X152_Y56_N15  ; Combinational cell ; add_5~156|datac                                               ;
;   3.722 ;   0.322 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27  ; Combinational cell ; add_5~116|cout                                                ;
;   3.722 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30  ; Combinational cell ; add_5~121|cin                                                 ;
;   3.748 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33  ; Combinational cell ; add_5~126|cout                                                ;
;   3.748 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36  ; Combinational cell ; add_5~131|cin                                                 ;
;   3.771 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39  ; Combinational cell ; add_5~71|cout                                                 ;
;   3.771 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|cin                                                  ;
;   3.845 ;   0.074 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|sumout                                               ;
;   4.317 ;   0.472 ; RR ; IC   ; 1      ; LABCELL_X149_Y55_N12  ; Combinational cell ; _zz_33_[0]~48|datae                                           ;
;   4.359 ;   0.042 ; RR ; CELL ; 1      ; LABCELL_X149_Y55_N12  ; Combinational cell ; _zz_33_[0]~48|combout                                         ;
;   4.835 ;   0.476 ; RR ; IC   ; 1      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128|datag                                          ;
;   4.905 ;   0.070 ; RR ; CELL ; 3      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128|combout                                        ;
;   4.906 ;   0.001 ; RR ; CELL ; 1      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128~la_lab/laboutt[13]                             ;
;   5.253 ;   0.347 ; RR ; IC   ; 1      ; LABCELL_X154_Y52_N15  ; Combinational cell ; decode_RS1[0]~122|datae                                       ;
;   5.304 ;   0.051 ; RR ; CELL ; 1      ; LABCELL_X154_Y52_N15  ; Combinational cell ; decode_RS1[0]~122|combout                                     ;
;   5.304 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16       ; ALM Register       ; decode_to_execute_RS1[13]|d                                   ;
;   5.304 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16       ; ALM Register       ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.514   ; 1.814   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.374 ;   1.198 ; RR ; IC   ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]|clk                                 ;
;   5.374 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
;   5.496 ;   0.122 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.514 ;   0.018 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.484   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.564   ; 0.080   ;    ; uTsu ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #6: Setup slack is 0.261 
===============================================================================
+----------------------------------------------------------------------------+
; Path Summary                                                               ;
+---------------------------------+------------------------------------------+
; Property                        ; Value                                    ;
+---------------------------------+------------------------------------------+
; From Node                       ; execute_to_memory_REGFILE_WRITE_DATA[15] ;
; To Node                         ; dataCache_1_|stageB_waysHits[0]          ;
; Launch Clock                    ; clk                                      ;
; Latch Clock                     ; clk                                      ;
; Data Arrival Time               ; 5.394                                    ;
; Data Required Time              ; 5.655                                    ;
; Slack                           ; 0.261                                    ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model                     ;
+---------------------------------+------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.515  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.374       ; 73         ; 0.000 ; 1.374 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 8     ; 2.605       ; 74         ; 0.177 ; 0.514 ;
;    Cell                ;        ; 12    ; 0.623       ; 18         ; 0.000 ; 0.213 ;
;    uTco                ;        ; 1     ; 0.287       ; 8          ; 0.287 ; 0.287 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.222       ; 72         ; 0.000 ; 1.222 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                         ;
; 1.879   ; 1.879   ;    ;      ;        ;                      ;                    ; clock path                                                               ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                           ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4              ; I/O pad            ; clk                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|i                                                              ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|o                                                              ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2            ;
;   1.879 ;   1.374 ; RR ; IC   ; 1      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]|clk                             ;
;   1.879 ;   0.000 ; RR ; CELL ; 1      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]                                 ;
; 5.394   ; 3.515   ;    ;      ;        ;                      ;                    ; data path                                                                ;
;   2.166 ;   0.287 ; RR ; uTco ; 9      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]|q                               ;
;   2.680 ;   0.514 ; RR ; IC   ; 1      ; LABCELL_X154_Y50_N33 ; Combinational cell ; reduce_nor_119~2|dataf                                                   ;
;   2.712 ;   0.032 ; RF ; CELL ; 1      ; LABCELL_X154_Y50_N33 ; Combinational cell ; reduce_nor_119~2|combout                                                 ;
;   2.912 ;   0.200 ; FF ; IC   ; 1      ; LABCELL_X154_Y50_N48 ; Combinational cell ; i11097|datac                                                             ;
;   3.001 ;   0.089 ; FR ; CELL ; 9      ; LABCELL_X154_Y50_N48 ; Combinational cell ; i11097|combout                                                           ;
;   3.388 ;   0.387 ; RR ; IC   ; 1      ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3|dataa                                                      ;
;   3.601 ;   0.213 ; RF ; CELL ; 2      ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3|combout                                                    ;
;   3.602 ;   0.001 ; FF ; CELL ; 12     ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3~la_lab/laboutb[8]                                          ;
;   3.957 ;   0.355 ; FF ; IC   ; 1      ; LABCELL_X158_Y49_N51 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[22]~1xsyn|datad              ;
;   4.028 ;   0.071 ; FF ; CELL ; 10     ; LABCELL_X158_Y49_N51 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[22]~1xsyn|combout            ;
;   4.399 ;   0.371 ; FF ; IC   ; 1      ; LABCELL_X158_Y48_N51 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[22]~5xsyn|datah              ;
;   4.430 ;   0.031 ; FF ; CELL ; 2      ; LABCELL_X158_Y48_N51 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[22]~5xsyn|combout            ;
;   4.431 ;   0.001 ; FF ; CELL ; 2      ; LABCELL_X158_Y48_N51 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[22]~5xsyn~la_lab/laboutb[12] ;
;   4.609 ;   0.178 ; FF ; IC   ; 1      ; LABCELL_X158_Y48_N30 ; Combinational cell ; dataCache_1_|_zz_8_[0]~9|datad                                           ;
;   4.681 ;   0.072 ; FR ; CELL ; 1      ; LABCELL_X158_Y48_N30 ; Combinational cell ; dataCache_1_|_zz_8_[0]~9|combout                                         ;
;   5.104 ;   0.423 ; RR ; IC   ; 1      ; LABCELL_X158_Y47_N18 ; Combinational cell ; dataCache_1_|_zz_8_[0]~9xsyn|datad                                       ;
;   5.164 ;   0.060 ; RR ; CELL ; 1      ; LABCELL_X158_Y47_N18 ; Combinational cell ; dataCache_1_|_zz_8_[0]~9xsyn|combout                                     ;
;   5.341 ;   0.177 ; RR ; IC   ; 1      ; LABCELL_X158_Y47_N12 ; Combinational cell ; dataCache_1_|_zz_8_[0]~0|datad                                           ;
;   5.394 ;   0.053 ; RF ; CELL ; 1      ; LABCELL_X158_Y47_N12 ; Combinational cell ; dataCache_1_|_zz_8_[0]~0|combout                                         ;
;   5.394 ;   0.000 ; FF ; CELL ; 1      ; FF_X158_Y47_N14      ; ALM Register       ; dataCache_1_|stageB_waysHits[0]|d                                        ;
;   5.394 ;   0.000 ; FF ; CELL ; 1      ; FF_X158_Y47_N14      ; ALM Register       ; dataCache_1_|stageB_waysHits[0]                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.563   ; 1.863   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.398 ;   1.222 ; RR ; IC   ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]|clk                           ;
;   5.398 ;   0.000 ; RR ; CELL ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]                               ;
;   5.553 ;   0.155 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.563 ;   0.010 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.533   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.655   ; 0.122   ;    ; uTsu ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]                               ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #7: Setup slack is 0.266 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[24] ;
; To Node                         ; decode_to_execute_RS1[17]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.290                             ;
; Data Required Time              ; 5.556                             ;
; Slack                           ; 0.266                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.065 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.418  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.367       ; 73         ; 0.000 ; 1.367 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.245       ; 66         ; 0.194 ; 0.537 ;
;    Cell                ;        ; 19    ; 0.878       ; 26         ; 0.000 ; 0.322 ;
;    uTco                ;        ; 1     ; 0.295       ; 9          ; 0.295 ; 0.295 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.191       ; 71         ; 0.000 ; 1.191 ;
;    Cell                ;        ; 3     ; 0.476       ; 29         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                              ;
; 1.872   ; 1.872   ;    ;      ;        ;                       ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4               ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.872 ;   1.367 ; RR ; IC   ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|clk                         ;
;   1.872 ;   0.000 ; RR ; CELL ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]                             ;
; 5.290   ; 3.418   ;    ;      ;        ;                       ;                    ; data path                                                     ;
;   2.167 ;   0.295 ; RR ; uTco ; 3      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|q                           ;
;   2.539 ;   0.372 ; RR ; IC   ; 1      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|datac                                             ;
;   2.648 ;   0.109 ; RF ; CELL ; 2      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|combout                                           ;
;   2.842 ;   0.194 ; FF ; IC   ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|datad                                          ;
;   2.941 ;   0.099 ; FR ; CELL ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|combout                                        ;
;   3.400 ;   0.459 ; RR ; IC   ; 4      ; LABCELL_X152_Y56_N15  ; Combinational cell ; add_5~156|datac                                               ;
;   3.722 ;   0.322 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27  ; Combinational cell ; add_5~116|cout                                                ;
;   3.722 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30  ; Combinational cell ; add_5~121|cin                                                 ;
;   3.748 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33  ; Combinational cell ; add_5~126|cout                                                ;
;   3.748 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36  ; Combinational cell ; add_5~131|cin                                                 ;
;   3.771 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39  ; Combinational cell ; add_5~71|cout                                                 ;
;   3.771 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|cin                                                  ;
;   3.794 ;   0.023 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N45  ; Combinational cell ; add_5~81|cout                                                 ;
;   3.794 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N48  ; Combinational cell ; add_5~86|cin                                                  ;
;   3.817 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N51  ; Combinational cell ; add_5~91|cout                                                 ;
;   3.817 ;   0.000 ; FF ; CELL ; 2      ; LABCELL_X152_Y56_N54  ; Combinational cell ; add_5~96|cin                                                  ;
;   3.891 ;   0.074 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N54  ; Combinational cell ; add_5~96|sumout                                               ;
;   4.216 ;   0.325 ; RR ; IC   ; 1      ; LABCELL_X153_Y58_N54  ; Combinational cell ; _zz_33_[0]~59|datad                                           ;
;   4.276 ;   0.060 ; RR ; CELL ; 1      ; LABCELL_X153_Y58_N54  ; Combinational cell ; _zz_33_[0]~59|combout                                         ;
;   4.813 ;   0.537 ; RR ; IC   ; 1      ; LABCELL_X153_Y51_N39  ; Combinational cell ; _zz_33_[0]~113|datag                                          ;
;   4.881 ;   0.068 ; RR ; CELL ; 2      ; LABCELL_X153_Y51_N39  ; Combinational cell ; _zz_33_[0]~113|combout                                        ;
;   4.882 ;   0.001 ; RR ; CELL ; 2      ; LABCELL_X153_Y51_N39  ; Combinational cell ; _zz_33_[0]~113~la_lab/laboutb[4]                              ;
;   5.240 ;   0.358 ; RR ; IC   ; 1      ; LABCELL_X153_Y54_N27  ; Combinational cell ; decode_RS1[0]~107|datae                                       ;
;   5.290 ;   0.050 ; RR ; CELL ; 1      ; LABCELL_X153_Y54_N27  ; Combinational cell ; decode_RS1[0]~107|combout                                     ;
;   5.290 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28       ; ALM Register       ; decode_to_execute_RS1[17]|d                                   ;
;   5.290 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28       ; ALM Register       ; decode_to_execute_RS1[17]                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.507   ; 1.807   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.367 ;   1.191 ; RR ; IC   ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]|clk                                 ;
;   5.367 ;   0.000 ; RR ; CELL ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]                                     ;
;   5.489 ;   0.122 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.507 ;   0.018 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.477   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.556   ; 0.079   ;    ; uTsu ; 1      ; FF_X153_Y54_N28     ; ALM Register     ; decode_to_execute_RS1[17]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #8: Setup slack is 0.269 
===============================================================================
+----------------------------------------------------------------------------+
; Path Summary                                                               ;
+---------------------------------+------------------------------------------+
; Property                        ; Value                                    ;
+---------------------------------+------------------------------------------+
; From Node                       ; execute_to_memory_REGFILE_WRITE_DATA[15] ;
; To Node                         ; dataCache_1_|stageB_waysHits[0]          ;
; Launch Clock                    ; clk                                      ;
; Latch Clock                     ; clk                                      ;
; Data Arrival Time               ; 5.386                                    ;
; Data Required Time              ; 5.655                                    ;
; Slack                           ; 0.269                                    ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model                     ;
+---------------------------------+------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.507  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.374       ; 73         ; 0.000 ; 1.374 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 8     ; 2.520       ; 72         ; 0.200 ; 0.514 ;
;    Cell                ;        ; 12    ; 0.700       ; 20         ; 0.000 ; 0.213 ;
;    uTco                ;        ; 1     ; 0.287       ; 8          ; 0.287 ; 0.287 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.222       ; 72         ; 0.000 ; 1.222 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                      ;
; 1.879   ; 1.879   ;    ;      ;        ;                      ;                    ; clock path                                                            ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                        ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4              ; I/O pad            ; clk                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|i                                                           ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input|o                                                           ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47  ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2         ;
;   1.879 ;   1.374 ; RR ; IC   ; 1      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]|clk                          ;
;   1.879 ;   0.000 ; RR ; CELL ; 1      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]                              ;
; 5.386   ; 3.507   ;    ;      ;        ;                      ;                    ; data path                                                             ;
;   2.166 ;   0.287 ; RR ; uTco ; 9      ; FF_X157_Y54_N32      ; ALM Register       ; execute_to_memory_REGFILE_WRITE_DATA[15]|q                            ;
;   2.680 ;   0.514 ; RR ; IC   ; 1      ; LABCELL_X154_Y50_N33 ; Combinational cell ; reduce_nor_119~2|dataf                                                ;
;   2.712 ;   0.032 ; RF ; CELL ; 1      ; LABCELL_X154_Y50_N33 ; Combinational cell ; reduce_nor_119~2|combout                                              ;
;   2.912 ;   0.200 ; FF ; IC   ; 1      ; LABCELL_X154_Y50_N48 ; Combinational cell ; i11097|datac                                                          ;
;   3.001 ;   0.089 ; FR ; CELL ; 9      ; LABCELL_X154_Y50_N48 ; Combinational cell ; i11097|combout                                                        ;
;   3.388 ;   0.387 ; RR ; IC   ; 1      ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3|dataa                                                   ;
;   3.601 ;   0.213 ; RF ; CELL ; 2      ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3|combout                                                 ;
;   3.602 ;   0.001 ; FF ; CELL ; 12     ; LABCELL_X157_Y50_N42 ; Combinational cell ; _zz_103_[2]~3~la_lab/laboutb[8]                                       ;
;   3.949 ;   0.347 ; FF ; IC   ; 1      ; LABCELL_X157_Y48_N42 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~12xsyn_52|dataf       ;
;   3.981 ;   0.032 ; FF ; CELL ; 1      ; LABCELL_X157_Y48_N42 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~12xsyn_52|combout     ;
;   4.188 ;   0.207 ; FF ; IC   ; 1      ; LABCELL_X157_Y48_N6  ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~12xsyn_53|datae       ;
;   4.240 ;   0.052 ; FR ; CELL ; 10     ; LABCELL_X157_Y48_N6  ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~12xsyn_53|combout     ;
;   4.563 ;   0.323 ; RR ; IC   ; 1      ; MLABCELL_X156_Y47_N9 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~24|datae              ;
;   4.619 ;   0.056 ; RR ; CELL ; 2      ; MLABCELL_X156_Y47_N9 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~24|combout            ;
;   4.620 ;   0.001 ; RR ; CELL ; 1      ; MLABCELL_X156_Y47_N9 ; Combinational cell ; DBusCachedPlugin_mmuBus_rsp_physicalAddress[12]~24~la_mlab/laboutt[5] ;
;   4.874 ;   0.254 ; RR ; IC   ; 1      ; LABCELL_X157_Y47_N30 ; Combinational cell ; dataCache_1_|_zz_8_[0]~3|dataf                                        ;
;   4.906 ;   0.032 ; RR ; CELL ; 1      ; LABCELL_X157_Y47_N30 ; Combinational cell ; dataCache_1_|_zz_8_[0]~3|combout                                      ;
;   5.194 ;   0.288 ; RR ; IC   ; 1      ; LABCELL_X158_Y47_N12 ; Combinational cell ; dataCache_1_|_zz_8_[0]~0|datab                                        ;
;   5.386 ;   0.192 ; RF ; CELL ; 1      ; LABCELL_X158_Y47_N12 ; Combinational cell ; dataCache_1_|_zz_8_[0]~0|combout                                      ;
;   5.386 ;   0.000 ; FF ; CELL ; 1      ; FF_X158_Y47_N14      ; ALM Register       ; dataCache_1_|stageB_waysHits[0]|d                                     ;
;   5.386 ;   0.000 ; FF ; CELL ; 1      ; FF_X158_Y47_N14      ; ALM Register       ; dataCache_1_|stageB_waysHits[0]                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.563   ; 1.863   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.398 ;   1.222 ; RR ; IC   ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]|clk                           ;
;   5.398 ;   0.000 ; RR ; CELL ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]                               ;
;   5.553 ;   0.155 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.563 ;   0.010 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.533   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.655   ; 0.122   ;    ; uTsu ; 1      ; FF_X158_Y47_N14     ; ALM Register     ; dataCache_1_|stageB_waysHits[0]                               ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #9: Setup slack is 0.274 
===============================================================================
+---------------------------------------------------------------------+
; Path Summary                                                        ;
+---------------------------------+-----------------------------------+
; Property                        ; Value                             ;
+---------------------------------+-----------------------------------+
; From Node                       ; decode_to_execute_INSTRUCTION[24] ;
; To Node                         ; decode_to_execute_RS1[14]         ;
; Launch Clock                    ; clk                               ;
; Latch Clock                     ; clk                               ;
; Data Arrival Time               ; 5.319                             ;
; Data Required Time              ; 5.593                             ;
; Slack                           ; 0.274                             ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model              ;
+---------------------------------+-----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.028 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.447  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.367       ; 73         ; 0.000 ; 1.367 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.287       ; 66         ; 0.194 ; 0.602 ;
;    Cell                ;        ; 15    ; 0.865       ; 25         ; 0.000 ; 0.322 ;
;    uTco                ;        ; 1     ; 0.295       ; 9          ; 0.295 ; 0.295 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.203       ; 72         ; 0.000 ; 1.203 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                              ;
; 1.872   ; 1.872   ;    ;      ;        ;                       ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4               ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.872 ;   1.367 ; RR ; IC   ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|clk                         ;
;   1.872 ;   0.000 ; RR ; CELL ; 1      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]                             ;
; 5.319   ; 3.447   ;    ;      ;        ;                       ;                    ; data path                                                     ;
;   2.167 ;   0.295 ; RR ; uTco ; 3      ; FF_X151_Y56_N31       ; ALM Register       ; decode_to_execute_INSTRUCTION[24]|q                           ;
;   2.539 ;   0.372 ; RR ; IC   ; 1      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|datac                                             ;
;   2.648 ;   0.109 ; RF ; CELL ; 2      ; MLABCELL_X151_Y58_N39 ; Combinational cell ; Mux_1900~25|combout                                           ;
;   2.842 ;   0.194 ; FF ; IC   ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|datad                                          ;
;   2.941 ;   0.099 ; FR ; CELL ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|combout                                        ;
;   3.400 ;   0.459 ; RR ; IC   ; 4      ; LABCELL_X152_Y56_N15  ; Combinational cell ; add_5~156|datac                                               ;
;   3.722 ;   0.322 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27  ; Combinational cell ; add_5~116|cout                                                ;
;   3.722 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30  ; Combinational cell ; add_5~121|cin                                                 ;
;   3.748 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33  ; Combinational cell ; add_5~126|cout                                                ;
;   3.748 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36  ; Combinational cell ; add_5~131|cin                                                 ;
;   3.771 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39  ; Combinational cell ; add_5~71|cout                                                 ;
;   3.771 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|cin                                                  ;
;   3.856 ;   0.085 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N45  ; Combinational cell ; add_5~81|sumout                                               ;
;   4.306 ;   0.450 ; RR ; IC   ; 1      ; LABCELL_X153_Y53_N12  ; Combinational cell ; _zz_33_[0]~50|datac                                           ;
;   4.387 ;   0.081 ; RR ; CELL ; 1      ; LABCELL_X153_Y53_N12  ; Combinational cell ; _zz_33_[0]~50|combout                                         ;
;   4.597 ;   0.210 ; RR ; IC   ; 1      ; LABCELL_X153_Y53_N51  ; Combinational cell ; _zz_33_[0]~123|datag                                          ;
;   4.665 ;   0.068 ; RR ; CELL ; 2      ; LABCELL_X153_Y53_N51  ; Combinational cell ; _zz_33_[0]~123|combout                                        ;
;   4.666 ;   0.001 ; RR ; CELL ; 2      ; LABCELL_X153_Y53_N51  ; Combinational cell ; _zz_33_[0]~123~la_lab/laboutb[12]                             ;
;   5.268 ;   0.602 ; RR ; IC   ; 1      ; LABCELL_X154_Y59_N57  ; Combinational cell ; decode_RS1[0]~117|datae                                       ;
;   5.319 ;   0.051 ; RR ; CELL ; 1      ; LABCELL_X154_Y59_N57  ; Combinational cell ; decode_RS1[0]~117|combout                                     ;
;   5.319 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58       ; ALM Register       ; decode_to_execute_RS1[14]|d                                   ;
;   5.319 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58       ; ALM Register       ; decode_to_execute_RS1[14]                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.544   ; 1.844   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.379 ;   1.203 ; RR ; IC   ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]|clk                                 ;
;   5.379 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]                                     ;
;   5.534 ;   0.155 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.544 ;   0.010 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.514   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.593   ; 0.079   ;    ; uTsu ; 1      ; FF_X154_Y59_N58     ; ALM Register     ; decode_to_execute_RS1[14]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



Path #10: Setup slack is 0.277 
===============================================================================
+-------------------------------------------------------------+
; Path Summary                                                ;
+---------------------------------+---------------------------+
; Property                        ; Value                     ;
+---------------------------------+---------------------------+
; From Node                       ; decode_to_execute_RS2[4]  ;
; To Node                         ; decode_to_execute_RS1[13] ;
; Launch Clock                    ; clk                       ;
; Latch Clock                     ; clk                       ;
; Data Arrival Time               ; 5.287                     ;
; Data Required Time              ; 5.564                     ;
; Slack                           ; 0.277                     ;
; Worst-Case Operating Conditions ; 1 Slow vid1 0C Model      ;
+---------------------------------+---------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 3.700  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.060 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.413  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.369       ; 73         ; 0.000 ; 1.369 ;
;    Cell                ;        ; 3     ; 0.505       ; 27         ; 0.000 ; 0.326 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.347       ; 69         ; 0.163 ; 0.476 ;
;    Cell                ;        ; 16    ; 0.773       ; 23         ; 0.000 ; 0.322 ;
;    uTco                ;        ; 1     ; 0.293       ; 9          ; 0.293 ; 0.293 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 1.198       ; 72         ; 0.000 ; 1.198 ;
;    Cell                ;        ; 3     ; 0.476       ; 28         ; 0.000 ; 0.326 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                              ;
; 1.874   ; 1.874   ;    ;      ;        ;                       ;                    ; clock path                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AP4               ; I/O pad            ; clk                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|i                                                   ;
;   0.326 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input|o                                                   ;
;   0.505 ;   0.179 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47   ; I/O input buffer   ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   1.874 ;   1.369 ; RR ; IC   ; 1      ; FF_X154_Y56_N10       ; ALM Register       ; decode_to_execute_RS2[4]|clk                                  ;
;   1.874 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y56_N10       ; ALM Register       ; decode_to_execute_RS2[4]                                      ;
; 5.287   ; 3.413   ;    ;      ;        ;                       ;                    ; data path                                                     ;
;   2.167 ;   0.293 ; RR ; uTco ; 1      ; FF_X154_Y56_N10       ; ALM Register       ; decode_to_execute_RS2[4]|q                                    ;
;   2.330 ;   0.163 ; RR ; IC   ; 1      ; LABCELL_X154_Y56_N3   ; Combinational cell ; execute_RS2[4]|datae                                          ;
;   2.368 ;   0.038 ; RR ; CELL ; 2      ; LABCELL_X154_Y56_N3   ; Combinational cell ; execute_RS2[4]|combout                                        ;
;   2.369 ;   0.001 ; RR ; CELL ; 4      ; LABCELL_X154_Y56_N3   ; Combinational cell ; execute_RS2[4]~la_lab/laboutt[2]                              ;
;   2.799 ;   0.430 ; RR ; IC   ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|datac                                          ;
;   2.924 ;   0.125 ; RR ; CELL ; 1      ; MLABCELL_X151_Y58_N48 ; Combinational cell ; _zz_347_[2]~10|combout                                        ;
;   3.383 ;   0.459 ; RR ; IC   ; 4      ; LABCELL_X152_Y56_N15  ; Combinational cell ; add_5~156|datac                                               ;
;   3.705 ;   0.322 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N27  ; Combinational cell ; add_5~116|cout                                                ;
;   3.705 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N30  ; Combinational cell ; add_5~121|cin                                                 ;
;   3.731 ;   0.026 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N33  ; Combinational cell ; add_5~126|cout                                                ;
;   3.731 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X152_Y56_N36  ; Combinational cell ; add_5~131|cin                                                 ;
;   3.754 ;   0.023 ; RF ; CELL ; 1      ; LABCELL_X152_Y56_N39  ; Combinational cell ; add_5~71|cout                                                 ;
;   3.754 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|cin                                                  ;
;   3.828 ;   0.074 ; FR ; CELL ; 1      ; LABCELL_X152_Y56_N42  ; Combinational cell ; add_5~76|sumout                                               ;
;   4.300 ;   0.472 ; RR ; IC   ; 1      ; LABCELL_X149_Y55_N12  ; Combinational cell ; _zz_33_[0]~48|datae                                           ;
;   4.342 ;   0.042 ; RR ; CELL ; 1      ; LABCELL_X149_Y55_N12  ; Combinational cell ; _zz_33_[0]~48|combout                                         ;
;   4.818 ;   0.476 ; RR ; IC   ; 1      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128|datag                                          ;
;   4.888 ;   0.070 ; RR ; CELL ; 3      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128|combout                                        ;
;   4.889 ;   0.001 ; RR ; CELL ; 1      ; LABCELL_X153_Y51_N21  ; Combinational cell ; _zz_33_[0]~128~la_lab/laboutt[13]                             ;
;   5.236 ;   0.347 ; RR ; IC   ; 1      ; LABCELL_X154_Y52_N15  ; Combinational cell ; decode_RS1[0]~122|datae                                       ;
;   5.287 ;   0.051 ; RR ; CELL ; 1      ; LABCELL_X154_Y52_N15  ; Combinational cell ; decode_RS1[0]~122|combout                                     ;
;   5.287 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16       ; ALM Register       ; decode_to_execute_RS1[13]|d                                   ;
;   5.287 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16       ; ALM Register       ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                              ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; Element Type     ; Element                                                       ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+
; 3.700   ; 3.700   ;    ;      ;        ;                     ;                  ; latch edge time                                               ;
; 5.514   ; 1.814   ;    ;      ;        ;                     ;                  ; clock path                                                    ;
;   3.700 ;   0.000 ;    ;      ;        ;                     ;                  ; source latency                                                ;
;   3.700 ;   0.000 ;    ;      ; 1      ; PIN_AP4             ; I/O pad          ; clk                                                           ;
;   3.700 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|i                                                   ;
;   4.026 ;   0.326 ; RR ; CELL ; 1      ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input|o                                                   ;
;   4.176 ;   0.150 ; RR ; CELL ; 1838   ; IOIBUF_X165_Y37_N47 ; I/O input buffer ; clk~input~io48tilelvds_0/m1_25_0__io12buf2_to_iopll__ioclkin2 ;
;   5.374 ;   1.198 ; RR ; IC   ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]|clk                                 ;
;   5.374 ;   0.000 ; RR ; CELL ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
;   5.496 ;   0.122 ;    ;      ;        ;                     ;                  ; clock pessimism removed                                       ;
;   5.514 ;   0.018 ;    ;      ;        ;                     ;                  ; advanced clock effects                                        ;
; 5.484   ; -0.030  ;    ;      ;        ;                     ;                  ; clock uncertainty                                             ;
; 5.564   ; 0.080   ;    ; uTsu ; 1      ; FF_X154_Y52_N16     ; ALM Register     ; decode_to_execute_RS1[13]                                     ;
+---------+---------+----+------+--------+---------------------+------------------+---------------------------------------------------------------+



