---
Created: 2023-11-02
Programming language: "[[Verilog]]"
Related: 
Completed:
---
---
La sintassi di Verilog è:
- Case sensitive (es. `reset` e `Reset` non sono lo stesso segnale)
- Nessun nome può iniziare con numeri (es. `2mux` non è un nome valido)
- Gli whitespaces sono ignorati
- Commenti
	`// singola linea`
	`/* commento
	 `  multilinea */`
