[VIC]
N_84_mux_cascade_=ltout:in0
N_97_cascade_=ltout:in1
fifo_inst.rx_fifo_inst.un1_rDataCount_axbxc3_1_1_cascade_=ltout:in2
fifo_inst.rx_fifo_inst.un1_rDataCount_c2_1_1_0_cascade_=ltout:in3
fifo_inst.tx_fifo_inst.un1_rDataCount_c2_1_cascade_=ltout:in3
fifo_inst_ft2232h_inst_un1_rFifoState_12_0_i_cascade_=ltout:in1
fifo_inst_ft2232h_inst_un1_rFifoState_1_sqmuxa_0_i_cascade_=ltout:in1
fifo_inst_tx_fifo_inst_wRamWrEn_cascade_=ltout:in3
rUartTxEn_4_cascade_=ltout:in1
uart_inst0.rx_uart_fifo_inst.rDataCount_RNI3V391Z0Z_2_cascade_=ltout:in1
uart_inst0.rx_uart_fifo_inst.un24_rRamWrAddr_0_sqmuxa_0_cascade_=ltout:in3
uart_inst0.rx_uart_fifo_inst.wRamRdEn_cascade_=ltout:in3
uart_inst0.tx_uart_fifo_inst.N_100_cascade_=ltout:in0
uart_inst0.tx_uart_fifo_inst.N_91_cascade_=ltout:in0
uart_inst0.tx_uart_fifo_inst.N_99_cascade_=ltout:in0
uart_inst0.tx_uart_fifo_inst.m15_xZ0Z0_cascade_=ltout:in1
uart_inst0.tx_uart_fifo_inst.m54_eZ0Z_5_cascade_=ltout:in2
uart_inst0.tx_uart_fifo_inst.m58_eZ0Z_5_cascade_=ltout:in2
uart_inst0.tx_uart_fifo_inst.m65_bmZ0_cascade_=ltout:in1
uart_inst0.tx_uart_fifo_inst.m68_eZ0Z_5_cascade_=ltout:in2
uart_inst0.tx_uart_fifo_inst.m72_eZ0Z_5_cascade_=ltout:in2
uart_inst0.tx_uart_fifo_inst.m78_nsZ0Z_1_cascade_=ltout:in3
uart_inst0.tx_uart_fifo_inst.m8_xZ0Z0_cascade_=ltout:in1
uart_inst0.tx_uart_fifo_inst.rDataCount_RNIJHQM1Z0Z_2_cascade_=ltout:in1
uart_inst0.tx_uart_fifo_inst.un1_rDataCount_c2_d_cascade_=ltout:in3
uart_inst0.tx_uart_fifo_inst.un20_rRamRdAddr_0_sqmuxa_5_cascade_=ltout:in3
uart_inst0.tx_uart_fifo_inst.un20_rRamRdAddr_0_sqmuxa_7_cascade_=ltout:in2
uart_inst0.tx_uart_fifo_inst.un24_rRamWrAddr_0_sqmuxa_0_cascade_=ltout:in3
uart_inst0.uart_inst0.N_136_0_cascade_=ltout:in1
uart_inst0.uart_inst0.N_143_0_cascade_=ltout:in1
uart_inst0.uart_inst0.N_147_0_cascade_=ltout:in0
uart_inst0.uart_inst0.N_157_cascade_=ltout:in0
uart_inst0.uart_inst0.N_257_0_cascade_=ltout:in1
uart_inst0.uart_inst0.N_258_0_cascade_=ltout:in1
uart_inst0.uart_inst0.N_273_cascade_=ltout:in0
uart_inst0.uart_inst0.N_276_cascade_=ltout:in2
uart_inst0.uart_inst0.N_277_cascade_=ltout:in1
uart_inst0.uart_inst0.N_280_cascade_=ltout:in1
uart_inst0.uart_inst0.N_283_cascade_=ltout:in1
uart_inst0.uart_inst0.rx_state_srsts_0_o2_3_3_cascade_=ltout:in2
uart_inst0.uart_inst0.tx_countdown_0_sqmuxa_1_13_11_3_cascade_=ltout:in1
uart_inst0.uart_inst0.tx_countdown_RNO_0Z0Z_3_cascade_=ltout:in3
uart_inst0.uart_inst0.tx_m5_0_2_cascade_=ltout:in3
uart_inst0.uart_inst0.tx_state_ns_0_0_0_cascade_=ltout:in2
uart_inst0.uart_inst0.un1_rx_bits_remaining_c3_cascade_=ltout:in3
uart_inst0.uart_inst0.un1_rx_clk_divider_0_cascade_=ltout:in1
uart_inst0.uart_inst0.un1_rx_clk_divider_7_cascade_=ltout:in0
uart_inst0.uart_inst0.un1_rx_state49_i_cascade_=ltout:in2
uart_inst0.uart_inst0.un1_tx_bits_remaining_ac0_1_a0_0_cascade_=ltout:in3
uart_inst0.wTxRdEmpty_cascade_=ltout:in3
wUartRxEmpty_cascade_=ltout:in2
