0.6
2019.2
Nov  6 2019
21:57:16
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.sim/sim_1/behav/xsim/glbl.v,1573089660,verilog,,,,glbl,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sim_1/new/test_cpu_top.v,1688065638,verilog,,,,test_cpu_top,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/alu.v,1688101356,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/alu_ctr.v,,alu,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/alu_ctr.v,1688098631,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/alu_top.v,,alu_ctr,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/alu_top.v,1688064973,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/data_mem.v,,alu_top,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/data_mem.v,1688095936,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/id.v,,data_mem,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/id.v,1688065001,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/ie.v,,id,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/ie.v,1688065012,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/inst_rom.v,,ie,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/inst_rom.v,1688065017,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/mux_alu_asrc.v,,inst_rom,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/mux_alu_asrc.v,1688065026,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/mux_alu_bsrc.v,,mux_alu_asrc,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/mux_alu_bsrc.v,1688065035,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/next_pc.v,,mux_alu_bsrc,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/next_pc.v,1688065040,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/pc_reg.v,,next_pc,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/pc_reg.v,1688065049,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/reg_file.v,,pc_reg,,,,,,,,
D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sources_1/new/reg_file.v,1688065138,verilog,,D:/Vivado/RISC-V_single_cycle_CPU/RISC-V_single_cycle_CPU.srcs/sim_1/new/test_cpu_top.v,,reg_file,,,,,,,,
