---
title: 基础知识-常用数字电路verilog描述
date: 2024-04-08 12:05:56
categories:
- CPU设计实战
tags:
- 常用数字电路
- 译码器
- 编码器
- 多路选择器
- TBD
---

# 基础逻辑门

# 运算符的优先级

# 译码器

## RTL

```verilog
// one-hot
module decoder_2_4(
    input  [1:0] in,
    output [3:0] out
)
    assign out[0] = (in == 2'd0);
    assign out[1] = (in == 2'd1);
    assign out[2] = (in == 2'd2);
    assign out[3] = (in == 2'd3);
endmodule
```



## schematic

<font color=red>待补充</font>

## 译码器在CPU设计中的使用场景

{% asset_img image-20240415105631238.png %}

# 编码器

<font color=red>补充完整</font>

## RTL

### 非at-most-one-hot的写法

```verilog
 module encoder_4_2
    (
        input  [3:0] in,
        output [1:0] out,
    )
    assign out = in[0] ? 2'd0:
                 in[1] ? 2'd1:
                 in[2] ? 2'd2:
                       ? 3'd3;
endmodule   
```

带有优先级结构

### at-most-one-hot的写法

```verilog
module encoder_4_2
    (
        input  [3:0] in,
        output [1:0] out,
    )
    assign out = ({2{in[0]}} & 2'd0)
                |({2{in[1]}} & 2'd1)
                |({2{in[2]}} & 2'd2)
                |({2{in[3]}} & 2'd3);
endmodule   
```

## schematic

## 编码器在CPU设计中的使用场景

根据指令译码后的结果生成ALU模块的操作码alu_op。由于处理器中的译码部件在任何时刻只处理一条指令，因此alu_op的编码可以采用`at-most-one-hot`

这样做的好处是：

MIPS的多条指令可能对应的只是ALU的同一种操作，将不同指令间相同的操作提取出来，可以生成相同的ALU操作码，这样在设计

{% asset_img image-20240415111559687.png %}

