{
  "submodule": "PE",
  "ports": {
    "clk": {
      "direction": "input",
      "type": "logic",
      "width": 1
    },
    "reset": {
      "direction": "input",
      "type": "logic",
      "width": 1
    },
    "data_in_a": {
      "direction": "input",
      "type": "logic",
      "width": 16
    },
    "data_in_b": {
      "direction": "input",
      "type": "logic",
      "width": 16
    },
    "acc_in": {
      "direction": "input",
      "type": "logic",
      "width": 32
    },
    "val_in": {
      "direction": "input",
      "type": "logic",
      "width": 1
    },
    "rdy_in": {
      "direction": "input",
      "type": "logic",
      "width": 1
    },
    "data_out_a": {
      "direction": "output",
      "type": "logic",
      "width": 16
    },
    "data_out_b": {
      "direction": "output",
      "type": "logic",
      "width": 16
    },
    "acc_out": {
      "direction": "output",
      "type": "logic",
      "width": 32
    },
    "val_out": {
      "direction": "output",
      "type": "logic",
      "width": 1
    },
    "rdy_out": {
      "direction": "output",
      "type": "logic",
      "width": 1
    }
  }
}