# 基于 Verilog HDL 的 MIPS-CPU 简易实现

本项目为《WHU-计算组成原理实验设计课程》作业

**本仓库已废弃！！！！**

代码已经完全进行重写，见[新仓库](https://github.com/SalHe/mips-cpu)

## 目录

- src
  
  用于存放本实验中的 Verilog HDL 源代码。
  代码编译及仿真在本项目中主要使用ModelSim，本配置了对应的工程文件。

- asm

  用于存放用于测试CPU的汇编代码，可以使用[MARS](http://courses.missouristate.edu/KenVollmar/MARS/)(已配套在[tools](./tools)目录中)将其编译为机器码或进行模拟。

- refs

  用于存放相关的引用资料，比如课程所发课件，工具等。

- tools

  用于存放所使用到的相关工具。


## See also

- [新仓库](https://github.com/SalHe/mips-cpu)

## 特别声明

本代码只会更多地考虑实现功能为主，不考虑代码的规范化美观性等（因为给定的初版代码实在风格独特，本人难以习得），故不建议将本代码使用在任何地方。