0.6
2018.3
Dec  7 2018
00:33:28
D:/general/University/VHDL/UART/UART.srcs/sim_1/new/RX_tb.vhd,1747431416,vhdl,,,,tb_rx,,,,,,,,
D:/general/University/VHDL/UART/UART.srcs/sim_1/new/tb_TX.vhd,1747408405,vhdl,,,,tb_tx,,,,,,,,
D:/general/University/VHDL/UART/UART.srcs/sim_1/new/tb_main.vhd,1747422790,vhdl,,,,tb_main,,,,,,,,
D:/general/University/VHDL/UART/UART.srcs/sources_1/new/RX.vhd,1747431535,vhdl,,,,rx,,,,,,,,
D:/general/University/VHDL/UART/UART.srcs/sources_1/new/TX.vhd,1747422462,vhdl,,,,tx,,,,,,,,
D:/general/University/VHDL/UART/UART.srcs/sources_1/new/main.vhd,1747415332,vhdl,,,,main,,,,,,,,
