# Verilog-example
블로그에 학습 내용 정리 및 공유를 위한 간단한 베릴로그 코드 예제 모음입니다.

디지털 회로 개발을 하면서 마주할 수 있는 문제들을 단순한 학습용도로 정리, 구성하였습니다.

해당 코드들은 상용 시뮬레이터(i.e VCS)로 빌드, 테스트하지 않은 코드입니다.

# Prerequsite
본 repo는 아래와 같은 환경에서 작성 및 Test 하였습니다.

Ubuntu 22.04 LTS

Verilator 

Vivado ML 2023.2

# How to use
Repository tree는 다음과 같이 구성 되었습니다.

* src : Systemverilog Design Source File
* tb : Vivado / Verilator 빌드 Directory 및 SystemVerilog TB
* include : include files, macro files

본인의 코드를 자유롭게 src 및 tb에 추가해서 Build, Simulation 해 볼수 있습니다.

# License
본 repo는 누구나 자유롭게 사용할 수 있습니다.

버그나 문의 사항이 있으면 알려주세요
blog : https://silvertiger94.tistory.com/
