# task0  
## 处理器核端口介绍  
### system_input 
时钟与复位。系统时钟，至关重要
### power manangement I/O  
功耗管理单元，可以控制处理器进入休眠状态，或进入调试模式。
```Verilog
//-----------------------------------------------------------------------------
// RESET AND DEBUG
//-----------------------------------------------------------------------------

wire SYSRESETREQ;//这个应该是输入信号
reg cpuresetn;//复位按键？为0时复位

always @(posedge clk or negedge RSTn)begin
        //按下总的复位键时，立刻给CPU传入一个复位信号
        if (~RSTn) cpuresetn <= 1'b0;
        //按下用户定义的一个复位按键时同样给CPU复位
        else if (SYSRESETREQ) cpuresetn <= 1'b0;
        //否则就保持打开状态
        else cpuresetn <= 1'b1;
end

//这段没看懂在干什么
wire CDBGPWRUPREQ;
reg CDBGPWRUPACK;

always @(posedge clk or negedge RSTn)begin
        if (~RSTn) CDBGPWRUPACK <= 1'b0;
        else CDBGPWRUPACK <= CDBGPWRUPREQ;
end
```
### system bus  
负责所有数据的传输。需要利用此总线接口构建整个soc。
### interpret  
负责处理系统中断。处理器核在这里提供了两种中断,IRQ中断和NMI中断。其中NMI是不可屏蔽中断，通常用于处理一些紧急情况。
### systick  
计数模块。在完成计数后给处理器提供一个中断信号，从而让内核可以调用中断处理函数。
### debug端口  
## 处理器核关键信号说明  
- HXXXX：与总线有关的信号  
## 