TimeQuest Timing Analyzer report for lab11part2
Thu Oct 12 14:18:42 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab11part2                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.33 MHz ; 50.33 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.434 ; -269.907      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -127.423              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -9.434 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.895      ;
; -9.434 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.895      ;
; -9.434 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.895      ;
; -9.434 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.895      ;
; -9.434 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.895      ;
; -9.427 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.888      ;
; -9.427 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.888      ;
; -9.427 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.888      ;
; -9.427 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.888      ;
; -9.427 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.888      ;
; -9.354 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.815      ;
; -9.354 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.815      ;
; -9.354 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.815      ;
; -9.354 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.815      ;
; -9.354 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.815      ;
; -9.046 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.507      ;
; -9.046 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.507      ;
; -9.046 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.507      ;
; -9.046 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.507      ;
; -9.046 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.507      ;
; -8.985 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.446      ;
; -8.985 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.446      ;
; -8.985 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.446      ;
; -8.985 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.446      ;
; -8.985 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 9.446      ;
; -7.972 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.076     ; 8.434      ;
; -7.972 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.076     ; 8.434      ;
; -7.972 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.076     ; 8.434      ;
; -7.972 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.076     ; 8.434      ;
; -7.972 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.076     ; 8.434      ;
; -7.799 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.261      ;
; -7.799 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.261      ;
; -7.799 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.261      ;
; -7.799 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.261      ;
; -7.799 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.261      ;
; -7.763 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.225      ;
; -7.763 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.225      ;
; -7.763 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.225      ;
; -7.763 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.225      ;
; -7.763 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.225      ;
; -7.758 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.220      ;
; -7.758 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.220      ;
; -7.758 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.220      ;
; -7.758 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.220      ;
; -7.758 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.220      ;
; -7.724 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.186      ;
; -7.724 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.186      ;
; -7.724 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.186      ;
; -7.724 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.186      ;
; -7.724 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.076     ; 8.186      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.713 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.075     ; 8.176      ;
; -7.682 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 8.143      ;
; -7.682 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 8.143      ;
; -7.682 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 8.143      ;
; -7.682 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 8.143      ;
; -7.682 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.077     ; 8.143      ;
; -7.513 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.968      ;
; -7.513 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.968      ;
; -7.513 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.968      ;
; -7.513 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.968      ;
; -7.513 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.968      ;
; -7.500 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.955      ;
; -7.500 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.955      ;
; -7.500 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.955      ;
; -7.500 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.955      ;
; -7.500 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.083     ; 7.955      ;
; -7.489 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.077     ; 7.950      ;
; -7.489 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.077     ; 7.950      ;
; -7.489 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.077     ; 7.950      ;
; -7.489 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.077     ; 7.950      ;
; -7.489 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.077     ; 7.950      ;
; -7.344 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 7.805      ;
; -7.344 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 7.805      ;
; -7.344 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 7.805      ;
; -7.344 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 7.805      ;
; -7.344 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.077     ; 7.805      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; minA[4]    ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; minA[3]    ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; minA[2]    ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; minA[1]    ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; minA[0]    ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; y          ; y                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; found~reg0 ; found~reg0                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.908 ; min[4]     ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.194      ;
; 0.910 ; min[1]     ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.912 ; min[0]     ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.198      ;
; 0.918 ; min[3]     ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.984 ; y          ; found~reg0                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 1.067 ; minA[3]    ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.068 ; minA[4]    ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.070 ; minA[1]    ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.356      ;
; 1.071 ; minA[0]    ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.093 ; y          ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.093 ; y          ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.093 ; y          ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.093 ; y          ; midA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.093 ; y          ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.093 ; y          ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.152 ; midA[0]    ; mem_addr[0]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.440      ;
; 1.153 ; midA[4]    ; mem_addr[4]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.441      ;
; 1.171 ; minA[2]    ; min[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.458      ;
; 1.192 ; midA[4]    ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.479      ;
; 1.233 ; maxA[3]    ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.266 ; midA[0]    ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.276 ; midA[3]    ; mem_addr[3]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.564      ;
; 1.278 ; midA[2]    ; mem_addr[2]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.566      ;
; 1.282 ; midA[1]    ; mem_addr[1]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.570      ;
; 1.293 ; midA[3]    ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 1.573      ;
; 1.346 ; y          ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.346 ; y          ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.346 ; y          ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.346 ; y          ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.437 ; maxA[2]    ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.723      ;
; 1.475 ; midA[2]    ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.761      ;
; 1.482 ; max[1]     ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.531 ; min[4]     ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.535 ; min[1]     ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.538 ; min[0]     ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.824      ;
; 1.540 ; min[3]     ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.540 ; midA[1]    ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 1.820      ;
; 1.549 ; maxA[0]    ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.835      ;
; 1.590 ; max[0]     ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.617 ; y          ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.617 ; y          ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.617 ; y          ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.903      ;
; 1.625 ; midA[4]    ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; -0.500       ; 0.077      ; 1.452      ;
; 1.642 ; y          ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.922      ;
; 1.642 ; y          ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 1.922      ;
; 1.675 ; maxA[4]    ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.704 ; min[2]     ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.989      ;
; 1.713 ; max[3]     ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.716 ; maxA[1]    ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.002      ;
; 1.719 ; max[4]     ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.725 ; maxA[3]    ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.732 ; midA[0]    ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.018      ;
; 1.785 ; midA[3]    ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.065      ;
; 1.863 ; minA[2]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.892 ; midA[4]    ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 2.179      ;
; 1.892 ; minA[2]    ; midA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.905 ; minA[3]    ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.190      ;
; 1.916 ; maxA[2]    ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.202      ;
; 1.954 ; minA[3]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.239      ;
; 1.954 ; midA[2]    ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.240      ;
; 1.955 ; max[1]     ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.241      ;
; 1.965 ; minA[4]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.250      ;
; 1.973 ; midA[0]    ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.259      ;
; 2.002 ; minA[4]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.287      ;
; 2.011 ; minA[1]    ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.296      ;
; 2.012 ; max[2]     ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.298      ;
; 2.013 ; midA[1]    ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 2.293      ;
; 2.049 ; y          ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 2.336      ;
; 2.049 ; y          ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 2.336      ;
; 2.049 ; y          ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 2.336      ;
; 2.049 ; y          ; min[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 2.336      ;
; 2.049 ; y          ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 2.336      ;
; 2.171 ; minA[2]    ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.457      ;
; 2.189 ; maxA[1]    ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.475      ;
; 2.205 ; max[3]     ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.491      ;
; 2.218 ; minA[1]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.503      ;
; 2.236 ; midA[0]    ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.077      ; 2.063      ;
; 2.251 ; minA[2]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.537      ;
; 2.251 ; minA[0]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.537      ;
; 2.256 ; maxA[0]    ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.542      ;
; 2.297 ; max[0]     ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.583      ;
; 2.316 ; midA[2]    ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.077      ; 2.143      ;
; 2.342 ; minA[3]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.627      ;
; 2.358 ; midA[0]    ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.644      ;
; 2.363 ; y          ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.649      ;
; 2.363 ; y          ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.649      ;
; 2.363 ; y          ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.649      ;
; 2.374 ; y          ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 2.654      ;
; 2.374 ; y          ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 2.654      ;
; 2.375 ; maxA[4]    ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.661      ;
; 2.378 ; min[3]     ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 2.663      ;
; 2.397 ; minA[0]    ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.683      ;
; 2.419 ; max[4]     ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.705      ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; found~reg0                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; found~reg0                                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; maxA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; maxA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; maxA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; maxA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; maxA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; maxA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; maxA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; maxA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; maxA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; maxA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; max[0]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; max[0]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; max[1]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; max[1]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; max[2]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; max[2]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; max[3]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; max[3]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; max[4]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; max[4]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mem_addr[0]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[0]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mem_addr[1]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[1]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mem_addr[2]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[2]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mem_addr[3]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[3]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mem_addr[4]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[4]~reg0                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; midA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; midA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; midA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; midA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; midA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; midA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; midA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; midA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; midA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; midA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; minA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; minA[0]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; minA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; minA[1]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; minA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; minA[2]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; minA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; minA[3]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; minA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; minA[4]                                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; min[0]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; min[0]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; min[1]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; min[1]                                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; min[2]                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.346 ; 9.346 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.099 ; 9.099 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.346 ; 9.346 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.101 ; 9.101 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.147 ; 9.147 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.907 ; 8.907 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.796 ; 8.796 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.950 ; 8.950 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
; resetn    ; clk        ; 2.225 ; 2.225 ; Rise       ; clk             ;
; run       ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -4.705 ; -4.705 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -5.376 ; -5.376 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -5.802 ; -5.802 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -5.377 ; -5.377 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -5.537 ; -5.537 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -5.309 ; -5.309 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -5.155 ; -5.155 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -5.075 ; -5.075 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -4.705 ; -4.705 ; Rise       ; clk             ;
; resetn    ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
; run       ; clk        ; -3.721 ; -3.721 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.880 ; -118.021      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -117.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -3.880 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.348      ;
; -3.880 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.348      ;
; -3.880 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.348      ;
; -3.880 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.348      ;
; -3.880 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[3]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.348      ;
; -3.845 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.313      ;
; -3.845 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.313      ;
; -3.845 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.313      ;
; -3.845 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.313      ;
; -3.845 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[2]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.313      ;
; -3.841 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.309      ;
; -3.841 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.309      ;
; -3.841 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.309      ;
; -3.841 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.309      ;
; -3.841 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[1]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.309      ;
; -3.731 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.199      ;
; -3.731 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.199      ;
; -3.731 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.199      ;
; -3.731 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.199      ;
; -3.731 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.199      ;
; -3.723 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.191      ;
; -3.723 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.191      ;
; -3.723 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.191      ;
; -3.723 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.191      ;
; -3.723 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; midA[0]          ; clk          ; clk         ; 0.500        ; -0.064     ; 4.191      ;
; -3.379 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 3.847      ;
; -3.379 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 3.847      ;
; -3.379 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 3.847      ;
; -3.379 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 3.847      ;
; -3.379 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[4]          ; clk          ; clk         ; 0.500        ; -0.064     ; 3.847      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[0]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[1]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[2]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[3]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.377 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; mem_addr[4]~reg0 ; clk          ; clk         ; 0.500        ; -0.063     ; 3.846      ;
; -3.357 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.825      ;
; -3.357 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.825      ;
; -3.357 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.825      ;
; -3.357 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.825      ;
; -3.357 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[4]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.825      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[3]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.333 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[1]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.801      ;
; -3.284 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.751      ;
; -3.284 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.751      ;
; -3.284 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.751      ;
; -3.284 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.751      ;
; -3.284 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[0]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.751      ;
; -3.268 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.736      ;
; -3.268 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.736      ;
; -3.268 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.736      ;
; -3.268 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.736      ;
; -3.268 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[2]           ; clk          ; clk         ; 0.500        ; -0.064     ; 3.736      ;
; -3.217 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.065     ; 3.684      ;
; -3.217 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.065     ; 3.684      ;
; -3.217 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.065     ; 3.684      ;
; -3.217 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.065     ; 3.684      ;
; -3.217 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; min[0]           ; clk          ; clk         ; 0.500        ; -0.065     ; 3.684      ;
; -3.202 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.663      ;
; -3.202 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.663      ;
; -3.202 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.663      ;
; -3.202 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.663      ;
; -3.202 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[3]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.663      ;
; -3.196 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.657      ;
; -3.196 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.657      ;
; -3.196 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.657      ;
; -3.196 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.657      ;
; -3.196 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[1]          ; clk          ; clk         ; 0.500        ; -0.071     ; 3.657      ;
; -3.154 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.621      ;
; -3.154 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.621      ;
; -3.154 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.621      ;
; -3.154 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.621      ;
; -3.154 ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; maxA[2]          ; clk          ; clk         ; 0.500        ; -0.065     ; 3.621      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; minA[4]    ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minA[3]    ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minA[2]    ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minA[1]    ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; minA[0]    ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; y          ; y                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; found~reg0 ; found~reg0                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.366 ; y          ; found~reg0                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.376 ; min[4]     ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; min[1]     ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; min[0]     ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; min[3]     ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.438 ; midA[4]    ; mem_addr[4]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.591      ;
; 0.447 ; midA[4]    ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.452 ; maxA[3]    ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; midA[0]    ; mem_addr[0]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.605      ;
; 0.462 ; midA[0]    ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.613      ;
; 0.466 ; minA[3]    ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; minA[4]    ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; minA[0]    ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; minA[1]    ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.473 ; minA[2]    ; min[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; midA[3]    ; mem_addr[3]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.626      ;
; 0.474 ; midA[2]    ; mem_addr[2]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.627      ;
; 0.477 ; midA[1]    ; mem_addr[1]~reg0                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.630      ;
; 0.514 ; midA[3]    ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.659      ;
; 0.516 ; y          ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; y          ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; y          ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; y          ; midA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; y          ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; y          ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; maxA[2]    ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.546 ; max[1]     ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.556 ; midA[2]    ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.707      ;
; 0.580 ; maxA[0]    ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.590 ; midA[1]    ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.735      ;
; 0.592 ; max[0]     ; max[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.606 ; maxA[4]    ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; y          ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; y          ; minA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; y          ; minA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; y          ; minA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; min[2]     ; minA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.619 ; max[4]     ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; max[3]     ; max[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.623 ; maxA[1]    ; max[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.628 ; min[4]     ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.631 ; min[0]     ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.632 ; midA[0]    ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.783      ;
; 0.632 ; min[3]     ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; min[1]     ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.648 ; maxA[3]    ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.708 ; y          ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.859      ;
; 0.708 ; y          ; minA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.859      ;
; 0.708 ; y          ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.859      ;
; 0.710 ; minA[2]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.710 ; midA[3]    ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.855      ;
; 0.714 ; midA[4]    ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; maxA[2]    ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.717 ; minA[2]    ; midA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.869      ;
; 0.729 ; minA[4]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; max[1]     ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.882      ;
; 0.731 ; y          ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.876      ;
; 0.731 ; y          ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.876      ;
; 0.731 ; midA[0]    ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.882      ;
; 0.739 ; max[2]     ; max[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.891      ;
; 0.743 ; minA[3]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.895      ;
; 0.744 ; midA[2]    ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.895      ;
; 0.754 ; minA[3]    ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.773 ; minA[4]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; midA[1]    ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; -0.007     ; 0.919      ;
; 0.778 ; minA[1]    ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.807 ; maxA[1]    ; maxA[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.816 ; max[3]     ; maxA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.824 ; minA[2]    ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.840 ; minA[1]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.849 ; maxA[0]    ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.001      ;
; 0.857 ; minA[0]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.010      ;
; 0.859 ; minA[2]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.011      ;
; 0.861 ; max[0]     ; maxA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.013      ;
; 0.862 ; y          ; min[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.014      ;
; 0.862 ; y          ; max[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.014      ;
; 0.862 ; y          ; min[4]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.014      ;
; 0.862 ; y          ; min[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.014      ;
; 0.862 ; y          ; min[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.014      ;
; 0.872 ; min[2]     ; min[2]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.873 ; maxA[4]    ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.025      ;
; 0.885 ; midA[0]    ; min[0]                                                                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.036      ;
; 0.886 ; max[4]     ; maxA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.890 ; min[4]     ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.892 ; minA[3]    ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.900 ; minA[0]    ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.053      ;
; 0.909 ; min[3]     ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.912 ; midA[4]    ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; -0.500       ; 0.064      ; 0.614      ;
; 0.920 ; min[3]     ; midA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.927 ; max[2]     ; maxA[2]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.934 ; min[4]     ; midA[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.941 ; min[1]     ; midA[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.950 ; midA[4]    ; midA[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
+-------+------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; memory_block:mem|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; found~reg0                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; found~reg0                                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; maxA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; maxA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; maxA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; maxA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; maxA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; maxA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; maxA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; maxA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; maxA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; maxA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; max[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; max[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; max[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; max[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; max[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; max[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; max[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; max[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; max[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; max[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr[0]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[0]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr[1]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[1]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr[2]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[2]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr[3]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[3]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mem_addr[4]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_addr[4]~reg0                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; midA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; midA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; midA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; midA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; midA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; midA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; midA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; midA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; midA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; midA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; minA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; minA[0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; minA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; minA[1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; minA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; minA[2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; minA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; minA[3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; minA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; minA[4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; min[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; min[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; min[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; min[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; min[2]                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.692 ; 3.692 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.718 ; 3.718 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.670 ; 3.670 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.333 ; 3.333 ; Rise       ; clk             ;
; resetn    ; clk        ; 0.474 ; 0.474 ; Rise       ; clk             ;
; run       ; clk        ; 1.823 ; 1.823 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.471 ; -2.471 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.347 ; -2.347 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -2.176 ; -2.176 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.141 ; -2.141 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; resetn    ; clk        ; -0.220 ; -0.220 ; Rise       ; clk             ;
; run       ; clk        ; -1.703 ; -1.703 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.434   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -9.434   ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -269.907 ; 0.0   ; 0.0      ; 0.0     ; -127.423            ;
;  clk             ; -269.907 ; 0.000 ; N/A      ; N/A     ; -127.423            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.346 ; 9.346 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.099 ; 9.099 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.346 ; 9.346 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.101 ; 9.101 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.147 ; 9.147 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.907 ; 8.907 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.796 ; 8.796 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.950 ; 8.950 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.216 ; 8.216 ; Rise       ; clk             ;
; resetn    ; clk        ; 2.225 ; 2.225 ; Rise       ; clk             ;
; run       ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.471 ; -2.471 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.347 ; -2.347 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -2.176 ; -2.176 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.141 ; -2.141 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; resetn    ; clk        ; -0.220 ; -0.220 ; Rise       ; clk             ;
; run       ; clk        ; -1.703 ; -1.703 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 7.358 ; 7.358 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; found        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
; mem_addr[*]  ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  mem_addr[0] ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  mem_addr[1] ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  mem_addr[2] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  mem_addr[3] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  mem_addr[4] ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 263      ; 7520     ; 5        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 263      ; 7520     ; 5        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 289   ; 289  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 12 14:18:31 2017
Info: Command: quartus_sta lab11part2 -c lab11part2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab11part2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.434      -269.907 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -127.423 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.880      -118.021 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -117.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Thu Oct 12 14:18:42 2017
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:03


