{
  "module_name": "dsi.h",
  "hash_id": "d6c3a54eb9ccd7941d4a47b1b86428d301795e0ee79eb1da4c623ea80f40d85e",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/tegra/dsi.h",
  "human_readable_source": " \n \n\n#ifndef DRM_TEGRA_DSI_H\n#define DRM_TEGRA_DSI_H\n\n#define DSI_INCR_SYNCPT\t\t\t0x00\n#define DSI_INCR_SYNCPT_CONTROL\t\t0x01\n#define DSI_INCR_SYNCPT_ERROR\t\t0x02\n#define DSI_CTXSW\t\t\t0x08\n#define DSI_RD_DATA\t\t\t0x09\n#define DSI_WR_DATA\t\t\t0x0a\n#define DSI_POWER_CONTROL\t\t0x0b\n#define DSI_POWER_CONTROL_ENABLE\t(1 << 0)\n#define DSI_INT_ENABLE\t\t\t0x0c\n#define DSI_INT_STATUS\t\t\t0x0d\n#define DSI_INT_MASK\t\t\t0x0e\n#define DSI_HOST_CONTROL\t\t0x0f\n#define DSI_HOST_CONTROL_FIFO_RESET\t(1 << 21)\n#define DSI_HOST_CONTROL_CRC_RESET\t(1 << 20)\n#define DSI_HOST_CONTROL_TX_TRIG_SOL\t(0 << 12)\n#define DSI_HOST_CONTROL_TX_TRIG_FIFO\t(1 << 12)\n#define DSI_HOST_CONTROL_TX_TRIG_HOST\t(2 << 12)\n#define DSI_HOST_CONTROL_RAW\t\t(1 << 6)\n#define DSI_HOST_CONTROL_HS\t\t(1 << 5)\n#define DSI_HOST_CONTROL_FIFO_SEL\t(1 << 4)\n#define DSI_HOST_CONTROL_IMM_BTA\t(1 << 3)\n#define DSI_HOST_CONTROL_PKT_BTA\t(1 << 2)\n#define DSI_HOST_CONTROL_CS\t\t(1 << 1)\n#define DSI_HOST_CONTROL_ECC\t\t(1 << 0)\n#define DSI_CONTROL\t\t\t0x10\n#define DSI_CONTROL_HS_CLK_CTRL\t\t(1 << 20)\n#define DSI_CONTROL_CHANNEL(c)\t\t(((c) & 0x3) << 16)\n#define DSI_CONTROL_FORMAT(f)\t\t(((f) & 0x3) << 12)\n#define DSI_CONTROL_TX_TRIG(x)\t\t(((x) & 0x3) <<  8)\n#define DSI_CONTROL_LANES(n)\t\t(((n) & 0x3) <<  4)\n#define DSI_CONTROL_DCS_ENABLE\t\t(1 << 3)\n#define DSI_CONTROL_SOURCE(s)\t\t(((s) & 0x1) <<  2)\n#define DSI_CONTROL_VIDEO_ENABLE\t(1 << 1)\n#define DSI_CONTROL_HOST_ENABLE\t\t(1 << 0)\n#define DSI_SOL_DELAY\t\t\t0x11\n#define DSI_MAX_THRESHOLD\t\t0x12\n#define DSI_TRIGGER\t\t\t0x13\n#define DSI_TRIGGER_HOST\t\t(1 << 1)\n#define DSI_TRIGGER_VIDEO\t\t(1 << 0)\n#define DSI_TX_CRC\t\t\t0x14\n#define DSI_STATUS\t\t\t0x15\n#define DSI_STATUS_IDLE\t\t\t(1 << 10)\n#define DSI_STATUS_UNDERFLOW\t\t(1 <<  9)\n#define DSI_STATUS_OVERFLOW\t\t(1 <<  8)\n#define DSI_INIT_SEQ_CONTROL\t\t0x1a\n#define DSI_INIT_SEQ_DATA_0\t\t0x1b\n#define DSI_INIT_SEQ_DATA_1\t\t0x1c\n#define DSI_INIT_SEQ_DATA_2\t\t0x1d\n#define DSI_INIT_SEQ_DATA_3\t\t0x1e\n#define DSI_INIT_SEQ_DATA_4\t\t0x1f\n#define DSI_INIT_SEQ_DATA_5\t\t0x20\n#define DSI_INIT_SEQ_DATA_6\t\t0x21\n#define DSI_INIT_SEQ_DATA_7\t\t0x22\n#define DSI_PKT_SEQ_0_LO\t\t0x23\n#define DSI_PKT_SEQ_0_HI\t\t0x24\n#define DSI_PKT_SEQ_1_LO\t\t0x25\n#define DSI_PKT_SEQ_1_HI\t\t0x26\n#define DSI_PKT_SEQ_2_LO\t\t0x27\n#define DSI_PKT_SEQ_2_HI\t\t0x28\n#define DSI_PKT_SEQ_3_LO\t\t0x29\n#define DSI_PKT_SEQ_3_HI\t\t0x2a\n#define DSI_PKT_SEQ_4_LO\t\t0x2b\n#define DSI_PKT_SEQ_4_HI\t\t0x2c\n#define DSI_PKT_SEQ_5_LO\t\t0x2d\n#define DSI_PKT_SEQ_5_HI\t\t0x2e\n#define DSI_DCS_CMDS\t\t\t0x33\n#define DSI_PKT_LEN_0_1\t\t\t0x34\n#define DSI_PKT_LEN_2_3\t\t\t0x35\n#define DSI_PKT_LEN_4_5\t\t\t0x36\n#define DSI_PKT_LEN_6_7\t\t\t0x37\n#define DSI_PHY_TIMING_0\t\t0x3c\n#define DSI_PHY_TIMING_1\t\t0x3d\n#define DSI_PHY_TIMING_2\t\t0x3e\n#define DSI_BTA_TIMING\t\t\t0x3f\n\n#define DSI_TIMING_FIELD(value, period, hwinc) \\\n\t((DIV_ROUND_CLOSEST(value, period) - (hwinc)) & 0xff)\n\n#define DSI_TIMEOUT_0\t\t\t0x44\n#define DSI_TIMEOUT_LRX(x)\t\t(((x) & 0xffff) << 16)\n#define DSI_TIMEOUT_HTX(x)\t\t(((x) & 0xffff) <<  0)\n#define DSI_TIMEOUT_1\t\t\t0x45\n#define DSI_TIMEOUT_PR(x)\t\t(((x) & 0xffff) << 16)\n#define DSI_TIMEOUT_TA(x)\t\t(((x) & 0xffff) <<  0)\n#define DSI_TO_TALLY\t\t\t0x46\n#define DSI_TALLY_TA(x)\t\t\t(((x) & 0xff) << 16)\n#define DSI_TALLY_LRX(x)\t\t(((x) & 0xff) <<  8)\n#define DSI_TALLY_HTX(x)\t\t(((x) & 0xff) <<  0)\n#define DSI_PAD_CONTROL_0\t\t0x4b\n#define DSI_PAD_CONTROL_VS1_PDIO(x)\t(((x) & 0xf) <<  0)\n#define DSI_PAD_CONTROL_VS1_PDIO_CLK\t(1 <<  8)\n#define DSI_PAD_CONTROL_VS1_PULLDN(x)\t(((x) & 0xf) << 16)\n#define DSI_PAD_CONTROL_VS1_PULLDN_CLK\t(1 << 24)\n#define DSI_PAD_CONTROL_CD\t\t0x4c\n#define DSI_PAD_CD_STATUS\t\t0x4d\n#define DSI_VIDEO_MODE_CONTROL\t\t0x4e\n#define DSI_PAD_CONTROL_1\t\t0x4f\n#define DSI_PAD_CONTROL_2\t\t0x50\n#define DSI_PAD_OUT_CLK(x)\t\t(((x) & 0x7) <<  0)\n#define DSI_PAD_LP_DN(x)\t\t(((x) & 0x7) <<  4)\n#define DSI_PAD_LP_UP(x)\t\t(((x) & 0x7) <<  8)\n#define DSI_PAD_SLEW_DN(x)\t\t(((x) & 0x7) << 12)\n#define DSI_PAD_SLEW_UP(x)\t\t(((x) & 0x7) << 16)\n#define DSI_PAD_CONTROL_3\t\t0x51\n#define  DSI_PAD_PREEMP_PD_CLK(x)\t(((x) & 0x3) << 12)\n#define  DSI_PAD_PREEMP_PU_CLK(x)\t(((x) & 0x3) << 8)\n#define  DSI_PAD_PREEMP_PD(x)\t\t(((x) & 0x3) << 4)\n#define  DSI_PAD_PREEMP_PU(x)\t\t(((x) & 0x3) << 0)\n#define DSI_PAD_CONTROL_4\t\t0x52\n#define DSI_GANGED_MODE_CONTROL\t\t0x53\n#define DSI_GANGED_MODE_CONTROL_ENABLE\t(1 << 0)\n#define DSI_GANGED_MODE_START\t\t0x54\n#define DSI_GANGED_MODE_SIZE\t\t0x55\n#define DSI_RAW_DATA_BYTE_COUNT\t\t0x56\n#define DSI_ULTRA_LOW_POWER_CONTROL\t0x57\n#define DSI_INIT_SEQ_DATA_8\t\t0x58\n#define DSI_INIT_SEQ_DATA_9\t\t0x59\n#define DSI_INIT_SEQ_DATA_10\t\t0x5a\n#define DSI_INIT_SEQ_DATA_11\t\t0x5b\n#define DSI_INIT_SEQ_DATA_12\t\t0x5c\n#define DSI_INIT_SEQ_DATA_13\t\t0x5d\n#define DSI_INIT_SEQ_DATA_14\t\t0x5e\n#define DSI_INIT_SEQ_DATA_15\t\t0x5f\n\n \nenum tegra_dsi_format {\n\tTEGRA_DSI_FORMAT_16P,\n\tTEGRA_DSI_FORMAT_18NP,\n\tTEGRA_DSI_FORMAT_18P,\n\tTEGRA_DSI_FORMAT_24P,\n};\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}