<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1565693339">
  <File Type="RDS-PROPCONSTRS" Name="converter_wrapper_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="converter_wrapper.tcl"/>
  <File Type="RDS-RDS" Name="converter_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="converter_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="converter_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="converter_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="converter_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="converter_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/converter/converter.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/converter/hdl/converter_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PIPUSERFILESDIR/inputData.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/quant_0/src/chrominance_table.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/quant_0/src/luminance_table.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/converter/ip/converter_quant_0_0/src/chrominance_table.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/converter/ip/converter_quant_0_0/src/luminance_table.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/controller_0/controller_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="converter_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/AxiLiteZynqBRAMDemo2/ZYBO_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../exemplary_projects/AxiLiteZynqBRAMDemo2/ZYBO_Master.xdc"/>
        <Attr Name="ImportTime" Val="1392743006"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/top.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="converter_blk_mem_gen_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_rst_ps7_0_50M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_quant_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_AXILiteToBRAMIntf_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_DCT_2D_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_controller_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_blk_mem_gen_1_1"/>
  <BlockFileSet Type="BlockSrcs" Name="converter_system_ila_0_0"/>
</GenRun>
