# Reading C:/intelFPGA_lite/16.1/modelsim_ase/tcl/vsim/pref.tcl
# do KPN_Modules_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/16.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:14:02 on Apr 15,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module.v 
# -- Compiling module top_module
# 
# Top level modules:
# 	top_module
# End time: 21:14:02 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:15:20 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v 
# -- Compiling module fifo_module_testbench
# 
# Top level modules:
# 	fifo_module_testbench
# End time: 21:15:20 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:15:20 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:15:20 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# vsim work.fifo_module_testbench 
# Start time: 21:15:26 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entro
# Entro
# Entro
# Entro
# Entro
# Entro
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:18:12 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:18:12 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:18:19 on Apr 15,2017, Elapsed time: 0:02:53
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 21:18:19 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
vsim work.fifo_module_testbench
# End time: 21:19:08 on Apr 15,2017, Elapsed time: 0:00:49
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 21:19:08 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entro
# Debe escribir    10
# Entro
# Entro
# Debe escribir    20
# Entro
# Entro
# Debe escribir    30
# Entro
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:23:48 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:23:48 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:24:01 on Apr 15,2017, Elapsed time: 0:04:53
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 21:24:01 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entro
# Debe escribir    10
# Debe escribirlo en  x
# Entro
# Entro
# Debe escribir    20
# Debe escribirlo en  x
# Entro
# Entro
# Debe escribir    30
# Debe escribirlo en  x
# Entro
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:56 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:26:56 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:27:00 on Apr 15,2017, Elapsed time: 0:02:59
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 21:27:00 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entro
# Debe escribir    10
# Debe escribirlo en  x
# Entro
# Entro
# Debe escribir    20
# Debe escribirlo en  x
# Entro
# Entro
# Debe escribir    30
# Debe escribirlo en  x
# Entro
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:30:56 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:30:56 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:31:03 on Apr 15,2017, Elapsed time: 0:04:03
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 21:31:03 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Escribe en:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:33:47 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:33:48 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:33:53 on Apr 15,2017, Elapsed time: 0:02:50
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:33:53 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Lee lo siguiente:     x
# Escribe en:  0
# Lee lo siguiente:    10
# Escribe en:  1
# Lee lo siguiente:    10
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:36:37 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v 
# -- Compiling module fifo_module_testbench
# 
# Top level modules:
# 	fifo_module_testbench
# End time: 21:36:37 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:36:37 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:36:37 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:36:42 on Apr 15,2017, Elapsed time: 0:02:49
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:36:42 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Lee lo siguiente:    10
# Escribe en:  1
# Lee lo siguiente:    10
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:40:31 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:40:31 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:40:36 on Apr 15,2017, Elapsed time: 0:03:54
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:40:36 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Lee lo que está en:  0
# Lee lo siguiente:    10
# Escribe en:  1
# Lee lo que está en:  0
# Lee lo siguiente:    10
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:43:42 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:43:42 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:43:47 on Apr 15,2017, Elapsed time: 0:03:11
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:43:47 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Lee lo que esta en:  0
# Lee lo siguiente:    10
# Entra a leer
# Escribe en:  1
# Lee lo que esta en:  0
# Lee lo siguiente:    10
# Entra a leer
# Entra a leer
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:47:28 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:47:28 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:47:34 on Apr 15,2017, Elapsed time: 0:03:47
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:47:34 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Entra a leer
# Lee lo que esta en:  0
# Escribe en:  1
# Entra a leer
# Lee lo que esta en:  0
# Entra a leer
# Lee lo que esta en:  0
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:50:13 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:50:13 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:50:19 on Apr 15,2017, Elapsed time: 0:02:45
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:50:19 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Entra a leer
# El r_ptr_next es en:  1
# Escribe en:  1
# Entra a leer
# El r_ptr_next es en:  1
# Entra a leer
# El r_ptr_next es en:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:53:27 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:53:28 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:53:32 on Apr 15,2017, Elapsed time: 0:03:13
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:53:32 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Entra a leer:    10
# Escribe en:  1
# Entra a leer:    10
# Entra a leer:    10
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:56:03 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:56:04 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:56:08 on Apr 15,2017, Elapsed time: 0:02:36
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:56:08 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:58:21 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 21:58:21 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 21:58:27 on Apr 15,2017, Elapsed time: 0:02:19
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 21:58:27 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:00:19 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:00:19 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:00:26 on Apr 15,2017, Elapsed time: 0:01:59
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:00:26 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:05:04 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:05:04 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:05:09 on Apr 15,2017, Elapsed time: 0:04:43
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:05:09 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# Escribe en:  x
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:06:44 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:06:45 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:06:50 on Apr 15,2017, Elapsed time: 0:01:41
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:06:50 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# Escribe en:  x
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# El r_ptr_next que se asigna a r_ptr_reg es:  x
# El r_ptr_next antes es:  x
# El r_ptr_next despues es:  x
# Escribe en:  x
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:08:31 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:08:31 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:08:36 on Apr 15,2017, Elapsed time: 0:01:46
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:08:36 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# Escribe en:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:16:19 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:16:20 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:16:25 on Apr 15,2017, Elapsed time: 0:07:49
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:16:25 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# Escribe en:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next que se asigna a r_ptr_reg es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  1
# El r_ptr_next despues es:  2
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
restart
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
add wave -position insertpoint  \
sim:/fifo_module_testbench/clk_test \
sim:/fifo_module_testbench/rd_test \
sim:/fifo_module_testbench/wr_test \
sim:/fifo_module_testbench/entry_1_test \
sim:/fifo_module_testbench/output_1_test
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# Escribe en:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next que se asigna a r_ptr_reg es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  1
# El r_ptr_next despues es:  2
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:19:13 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:19:13 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:19:18 on Apr 15,2017, Elapsed time: 0:02:53
# Errors: 0, Warnings: 2
# vsim work.fifo_module_testbench 
# Start time: 22:19:18 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
add wave -position insertpoint  \
sim:/fifo_module_testbench/clk_test \
sim:/fifo_module_testbench/rd_test \
sim:/fifo_module_testbench/wr_test \
sim:/fifo_module_testbench/entry_1_test \
sim:/fifo_module_testbench/output_1_test
run -all
# Lee:     x
# Escribe :    10
# Lee:    10
# Escribe :    20
# Lee:    10
# Escribe :    30
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:23:35 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:23:35 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:23:40 on Apr 15,2017, Elapsed time: 0:04:22
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:23:40 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  1
# El r_ptr_reg es:  0
# El r_ptr_reg es:  1
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:25:22 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:25:22 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:25:57 on Apr 15,2017, Elapsed time: 0:02:17
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:25:57 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# El r_ptr_reg es:  1
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:30:03 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:30:03 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:31:40 on Apr 15,2017, Elapsed time: 0:05:43
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:31:40 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:31:50 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:31:50 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:31:54 on Apr 15,2017, Elapsed time: 0:00:14
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:31:54 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:34:54 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:34:54 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:35:01 on Apr 15,2017, Elapsed time: 0:03:07
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:35:01 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  1
# Entra aqui
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:37:48 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# ** Warning: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v(85): (vlog-2182) 'yaEntro' might be read before written in always_comb or always @* block.
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:37:48 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
vsim work.fifo_module_testbench
# End time: 22:37:52 on Apr 15,2017, Elapsed time: 0:02:51
# Errors: 0, Warnings: 2
# vsim work.fifo_module_testbench 
# Start time: 22:37:52 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  0
# Entra aqui
# Entra aqui
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:40:32 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# ** Warning: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v(85): (vlog-2182) 'yaEntro' might be read before written in always_comb or always @* block.
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:40:32 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
vsim work.fifo_module_testbench
# End time: 22:40:37 on Apr 15,2017, Elapsed time: 0:02:45
# Errors: 0, Warnings: 2
# vsim work.fifo_module_testbench 
# Start time: 22:40:37 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:42:08 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# ** Warning: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v(85): (vlog-2182) 'yaEntro' might be read before written in always_comb or always @* block.
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:42:08 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
vsim work.fifo_module_testbench
# End time: 22:42:13 on Apr 15,2017, Elapsed time: 0:01:36
# Errors: 0, Warnings: 2
# vsim work.fifo_module_testbench 
# Start time: 22:42:13 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  0
# Entra aqui
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:44:38 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:44:38 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:44:43 on Apr 15,2017, Elapsed time: 0:02:30
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:44:43 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_reg es:  0
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  0
# Entra aqui
# El r_ptr_reg es:  1
# Entra aqui
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:46:48 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:46:49 on Apr 15,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:46:56 on Apr 15,2017, Elapsed time: 0:02:13
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:46:56 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# Escribe en:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:51:36 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:51:36 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:51:41 on Apr 15,2017, Elapsed time: 0:04:45
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:51:41 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# Escribe en:  0
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  1
# El r_ptr_next que se asigna a r_ptr_reg es:  0
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# El r_ptr_next antes es:  0
# El r_ptr_next despues es:  1
# Escribe en:  2
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:53:42 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:53:42 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:53:47 on Apr 15,2017, Elapsed time: 0:02:06
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:53:47 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
# ** Warning: (vsim-3017) C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(18): [TFMPC] - Too few port connections. Expected 6, found 5.
#    Time: 0 ps  Iteration: 0  Instance: /fifo_module_testbench/DUT File: C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
run -all
# Escribe en:  0
# Entra a escribir
# Entra a leer
# Escribe en:  1
# Entra a escribir
# Entra a leer
# Entra a leer
# Escribe en:  2
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:56:12 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 22:56:12 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 22:56:17 on Apr 15,2017, Elapsed time: 0:02:30
# Errors: 0, Warnings: 1
# vsim work.fifo_module_testbench 
# Start time: 22:56:17 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
restart
run -all
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(65)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 65
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:01:06 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v 
# -- Compiling module fifo_module_testbench
# 
# Top level modules:
# 	fifo_module_testbench
# End time: 23:01:06 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:01:12 on Apr 15,2017, Elapsed time: 0:04:55
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:01:12 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
add wave -position insertpoint  \
sim:/fifo_module_testbench/clk_test \
sim:/fifo_module_testbench/rd_test \
sim:/fifo_module_testbench/wr_test \
sim:/fifo_module_testbench/entry_1_test \
sim:/fifo_module_testbench/output_1_test
restart
add wave -position insertpoint  \
sim:/fifo_module_testbench/clk_test \
sim:/fifo_module_testbench/rd_test \
sim:/fifo_module_testbench/wr_test \
sim:/fifo_module_testbench/entry_1_test \
sim:/fifo_module_testbench/output_1_test
run -all
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:05:39 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:05:39 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:05:44 on Apr 15,2017, Elapsed time: 0:04:32
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:05:44 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entra a escribir
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:07:56 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:07:56 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:08:02 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v 
# -- Compiling module fifo_module_testbench
# 
# Top level modules:
# 	fifo_module_testbench
# End time: 23:08:02 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:08:06 on Apr 15,2017, Elapsed time: 0:02:22
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:08:06 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entra a escribir
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:10:47 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:10:47 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:10:53 on Apr 15,2017, Elapsed time: 0:02:47
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:10:53 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:13:53 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:13:53 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:13:57 on Apr 15,2017, Elapsed time: 0:03:04
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:13:57 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# El FIFO esta vacio
# Entra a escribir
# El FIFO esta vacio
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:23:25 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:23:25 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:23:30 on Apr 15,2017, Elapsed time: 0:09:33
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:23:30 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# El FIFO esta vacio
# El FIFO esta vacio
# El FIFO esta vacio
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:25:50 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:25:50 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:25:55 on Apr 15,2017, Elapsed time: 0:02:25
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:25:55 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# El FIFO esta vacio
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:31:20 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:31:20 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:31:25 on Apr 15,2017, Elapsed time: 0:05:30
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:31:25 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# El FIFO esta vacio
# Entra a escribir
# Entra a leer
# Entra a escribir
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:34:16 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:34:16 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:34:26 on Apr 15,2017, Elapsed time: 0:03:01
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:34:26 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Lee lo siguiente:     x
# El FIFO esta vacio
# Entra a escribir
# Lee lo siguiente:    10
# Entra a leer
# Entra a escribir
# Lee lo siguiente:    10
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
vlog -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 23:46:49 on Apr 15,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_update.v 
# -- Compiling module fifo_module_update
# 
# Top level modules:
# 	fifo_module_update
# End time: 23:46:49 on Apr 15,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.fifo_module_testbench
# End time: 23:46:55 on Apr 15,2017, Elapsed time: 0:12:29
# Errors: 0, Warnings: 0
# vsim work.fifo_module_testbench 
# Start time: 23:46:55 on Apr 15,2017
# Loading work.fifo_module_testbench
# Loading work.fifo_module_update
run -all
# Lee lo siguiente:     x
# El FIFO esta vacio
# Entra a escribir
# Lee lo siguiente:    10
# Entra a leer
# Entra a escribir
# Lee lo siguiente:    20
# Entra a leer
# Entra a escribir
# ** Note: $stop    : C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v(71)
#    Time: 700 ps  Iteration: 0  Instance: /fifo_module_testbench
# Break in Module fifo_module_testbench at C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_module_testbench.v line 71
# End time: 23:52:41 on Apr 15,2017, Elapsed time: 0:05:46
# Errors: 0, Warnings: 0
