#Substrate Graph
# noVertices
30
# noArcs
94
# Vertices: id availableCpu routingCapacity isCenter
0 1208 1208 1
1 125 125 0
2 75 75 0
3 124 124 1
4 798 798 1
5 150 150 0
6 150 150 0
7 150 150 0
8 37 37 0
9 1272 1272 1
10 124 124 1
11 167 167 1
12 623 623 1
13 124 124 1
14 25 25 0
15 37 37 0
16 867 867 1
17 124 124 1
18 348 348 1
19 37 37 0
20 124 124 1
21 279 279 1
22 37 37 0
23 150 150 0
24 37 37 0
25 150 150 0
26 150 150 0
27 573 573 1
28 150 150 0
29 279 279 1
# Arcs: idS idT delay bandwidth
0 1 2 75
1 0 2 75
0 3 1 62
3 0 1 62
0 4 21 218
4 0 21 218
0 7 1 75
7 0 1 75
0 8 1 37
8 0 1 37
0 10 1 62
10 0 1 62
0 11 3 93
11 0 3 93
0 23 1 75
23 0 1 75
0 26 2 75
26 0 2 75
0 17 4 62
17 0 4 62
0 9 5 312
9 0 5 312
0 13 7 62
13 0 7 62
1 2 1 50
2 1 1 50
2 14 1 25
14 2 1 25
3 9 1 62
9 3 1 62
4 5 1 75
5 4 1 75
4 6 1 75
6 4 1 75
4 16 1 218
16 4 1 218
4 20 1 62
20 4 1 62
4 25 8 75
25 4 8 75
4 28 5 75
28 4 5 75
5 16 6 75
16 5 6 75
6 16 11 75
16 6 11 75
7 9 4 75
9 7 4 75
9 12 2 156
12 9 2 156
9 13 1 62
13 9 1 62
9 17 1 62
17 9 1 62
9 27 2 156
27 9 2 156
9 16 6 250
16 9 6 250
9 10 2 62
10 9 2 62
9 23 3 75
23 9 3 75
11 15 2 37
15 11 2 37
11 22 1 37
22 11 1 37
12 18 1 125
18 12 1 125
12 21 1 93
21 12 1 93
12 29 3 93
29 12 3 93
12 27 1 156
27 12 1 156
16 19 1 37
19 16 1 37
16 25 1 75
25 16 1 75
16 28 1 75
28 16 1 75
16 20 5 62
20 16 5 62
18 24 1 37
24 18 1 37
18 29 5 93
29 18 5 93
18 21 3 93
21 18 3 93
21 27 2 93
27 21 2 93
26 27 1 75
27 26 1 75
27 29 1 93
29 27 1 93
