Classic Timing Analyzer report for Soma_Subtrator
Thu May 02 19:43:26 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.745 ns   ; B[0] ; numero[1] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To        ;
+-------+-------------------+-----------------+------+-----------+
; N/A   ; None              ; 10.745 ns       ; B[0] ; numero[1] ;
; N/A   ; None              ; 10.732 ns       ; B[1] ; numero[1] ;
; N/A   ; None              ; 10.662 ns       ; A[1] ; numero[1] ;
; N/A   ; None              ; 10.576 ns       ; A[0] ; numero[1] ;
; N/A   ; None              ; 10.407 ns       ; B[2] ; numero[1] ;
; N/A   ; None              ; 10.387 ns       ; A[2] ; numero[1] ;
; N/A   ; None              ; 10.032 ns       ; S0   ; numero[1] ;
; N/A   ; None              ; 9.911 ns        ; S1   ; numero[1] ;
; N/A   ; None              ; 9.770 ns        ; B[3] ; numero[1] ;
; N/A   ; None              ; 9.740 ns        ; B[1] ; numero[6] ;
; N/A   ; None              ; 9.737 ns        ; B[0] ; numero[6] ;
; N/A   ; None              ; 9.678 ns        ; A[3] ; numero[1] ;
; N/A   ; None              ; 9.667 ns        ; B[1] ; numero[0] ;
; N/A   ; None              ; 9.654 ns        ; A[1] ; numero[6] ;
; N/A   ; None              ; 9.621 ns        ; B[1] ; numero[5] ;
; N/A   ; None              ; 9.580 ns        ; B[0] ; numero[5] ;
; N/A   ; None              ; 9.579 ns        ; B[1] ; numero[4] ;
; N/A   ; None              ; 9.574 ns        ; A[1] ; numero[0] ;
; N/A   ; None              ; 9.568 ns        ; A[0] ; numero[6] ;
; N/A   ; None              ; 9.553 ns        ; B[0] ; numero[4] ;
; N/A   ; None              ; 9.528 ns        ; A[1] ; numero[5] ;
; N/A   ; None              ; 9.486 ns        ; A[1] ; numero[4] ;
; N/A   ; None              ; 9.461 ns        ; A[0] ; numero[0] ;
; N/A   ; None              ; 9.415 ns        ; A[0] ; numero[5] ;
; N/A   ; None              ; 9.415 ns        ; B[2] ; numero[6] ;
; N/A   ; None              ; 9.395 ns        ; A[2] ; numero[6] ;
; N/A   ; None              ; 9.384 ns        ; A[0] ; numero[4] ;
; N/A   ; None              ; 9.351 ns        ; B[0] ; numero[0] ;
; N/A   ; None              ; 9.342 ns        ; B[2] ; numero[0] ;
; N/A   ; None              ; 9.322 ns        ; A[2] ; numero[0] ;
; N/A   ; None              ; 9.296 ns        ; B[2] ; numero[5] ;
; N/A   ; None              ; 9.276 ns        ; A[2] ; numero[5] ;
; N/A   ; None              ; 9.254 ns        ; B[2] ; numero[4] ;
; N/A   ; None              ; 9.234 ns        ; A[2] ; numero[4] ;
; N/A   ; None              ; 9.024 ns        ; S0   ; numero[6] ;
; N/A   ; None              ; 8.994 ns        ; A[1] ; status    ;
; N/A   ; None              ; 8.903 ns        ; S1   ; numero[6] ;
; N/A   ; None              ; 8.867 ns        ; S0   ; numero[5] ;
; N/A   ; None              ; 8.863 ns        ; B[1] ; status    ;
; N/A   ; None              ; 8.840 ns        ; S0   ; numero[4] ;
; N/A   ; None              ; 8.778 ns        ; B[3] ; numero[6] ;
; N/A   ; None              ; 8.764 ns        ; S1   ; numero[0] ;
; N/A   ; None              ; 8.746 ns        ; S1   ; numero[5] ;
; N/A   ; None              ; 8.719 ns        ; S1   ; numero[4] ;
; N/A   ; None              ; 8.718 ns        ; S1   ; numero[2] ;
; N/A   ; None              ; 8.717 ns        ; B[0] ; numero[2] ;
; N/A   ; None              ; 8.705 ns        ; B[3] ; numero[0] ;
; N/A   ; None              ; 8.697 ns        ; S0   ; numero[2] ;
; N/A   ; None              ; 8.686 ns        ; A[3] ; numero[6] ;
; N/A   ; None              ; 8.659 ns        ; B[3] ; numero[5] ;
; N/A   ; None              ; 8.617 ns        ; B[3] ; numero[4] ;
; N/A   ; None              ; 8.613 ns        ; A[3] ; numero[0] ;
; N/A   ; None              ; 8.613 ns        ; S0   ; numero[0] ;
; N/A   ; None              ; 8.593 ns        ; B[0] ; numero[3] ;
; N/A   ; None              ; 8.592 ns        ; S1   ; numero[3] ;
; N/A   ; None              ; 8.571 ns        ; S0   ; numero[3] ;
; N/A   ; None              ; 8.567 ns        ; A[3] ; numero[5] ;
; N/A   ; None              ; 8.548 ns        ; A[0] ; numero[2] ;
; N/A   ; None              ; 8.528 ns        ; A[1] ; numero[2] ;
; N/A   ; None              ; 8.527 ns        ; B[1] ; overflow  ;
; N/A   ; None              ; 8.525 ns        ; A[3] ; numero[4] ;
; N/A   ; None              ; 8.434 ns        ; A[1] ; overflow  ;
; N/A   ; None              ; 8.424 ns        ; A[0] ; numero[3] ;
; N/A   ; None              ; 8.415 ns        ; B[1] ; sinal[0]  ;
; N/A   ; None              ; 8.408 ns        ; A[2] ; numero[2] ;
; N/A   ; None              ; 8.404 ns        ; A[1] ; numero[3] ;
; N/A   ; None              ; 8.324 ns        ; B[2] ; numero[2] ;
; N/A   ; None              ; 8.322 ns        ; A[1] ; sinal[0]  ;
; N/A   ; None              ; 8.321 ns        ; A[0] ; overflow  ;
; N/A   ; None              ; 8.287 ns        ; A[2] ; numero[3] ;
; N/A   ; None              ; 8.286 ns        ; B[1] ; numero[2] ;
; N/A   ; None              ; 8.265 ns        ; S1   ; status    ;
; N/A   ; None              ; 8.211 ns        ; B[0] ; overflow  ;
; N/A   ; None              ; 8.209 ns        ; A[0] ; sinal[0]  ;
; N/A   ; None              ; 8.203 ns        ; B[2] ; numero[3] ;
; N/A   ; None              ; 8.202 ns        ; B[2] ; overflow  ;
; N/A   ; None              ; 8.199 ns        ; B[3] ; status    ;
; N/A   ; None              ; 8.182 ns        ; A[2] ; overflow  ;
; N/A   ; None              ; 8.162 ns        ; B[1] ; numero[3] ;
; N/A   ; None              ; 8.148 ns        ; B[2] ; status    ;
; N/A   ; None              ; 8.146 ns        ; A[2] ; status    ;
; N/A   ; None              ; 8.131 ns        ; A[3] ; status    ;
; N/A   ; None              ; 8.099 ns        ; B[0] ; sinal[0]  ;
; N/A   ; None              ; 8.090 ns        ; B[2] ; sinal[0]  ;
; N/A   ; None              ; 8.070 ns        ; A[2] ; sinal[0]  ;
; N/A   ; None              ; 7.835 ns        ; A[0] ; status    ;
; N/A   ; None              ; 7.609 ns        ; B[0] ; status    ;
; N/A   ; None              ; 7.453 ns        ; B[3] ; sinal[0]  ;
; N/A   ; None              ; 7.442 ns        ; A[3] ; overflow  ;
; N/A   ; None              ; 7.361 ns        ; A[3] ; sinal[0]  ;
; N/A   ; None              ; 7.323 ns        ; S0   ; status    ;
; N/A   ; None              ; 7.285 ns        ; S0   ; sinal[0]  ;
; N/A   ; None              ; 7.227 ns        ; B[3] ; overflow  ;
; N/A   ; None              ; 7.205 ns        ; S1   ; sinal[0]  ;
+-------+-------------------+-----------------+------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 02 19:43:26 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Soma_Subtrator -c Soma_Subtrator --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Longest tpd from source pin "B[0]" to destination pin "numero[1]" is 10.745 ns
    Info: 1: + IC(0.000 ns) + CELL(0.807 ns) = 0.807 ns; Loc. = PIN_T10; Fanout = 5; PIN Node = 'B[0]'
    Info: 2: + IC(3.993 ns) + CELL(0.366 ns) = 5.166 ns; Loc. = LCCOMB_X26_Y1_N0; Fanout = 3; COMB Node = 'ULA:inst|Soma_Subtrator:inst8|fulladder:inst6|inst8'
    Info: 3: + IC(0.298 ns) + CELL(0.225 ns) = 5.689 ns; Loc. = LCCOMB_X26_Y1_N6; Fanout = 5; COMB Node = 'ULA:inst|Vector_MUX:inst13|MUX_3pra1:inst5|inst~0'
    Info: 4: + IC(0.368 ns) + CELL(0.366 ns) = 6.423 ns; Loc. = LCCOMB_X27_Y1_N20; Fanout = 1; COMB Node = 'Decodificador:inst1|inst40~0'
    Info: 5: + IC(2.340 ns) + CELL(1.982 ns) = 10.745 ns; Loc. = PIN_A8; Fanout = 0; PIN Node = 'numero[1]'
    Info: Total cell delay = 3.746 ns ( 34.86 % )
    Info: Total interconnect delay = 6.999 ns ( 65.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Thu May 02 19:43:26 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


