
Lab2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  0000038c  00000420  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000038c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800102  00800102  00000422  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000422  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000454  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  00000494  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b45  00000000  00000000  00000514  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007fa  00000000  00000000  00001059  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000607  00000000  00000000  00001853  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000108  00000000  00000000  00001e5c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000441  00000000  00000000  00001f64  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000344  00000000  00000000  000023a5  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  000026e9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3c 00 	jmp	0x78	; 0x78 <__ctors_end>
   4:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   8:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  10:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  14:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  18:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  1c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  20:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  24:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  28:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  2c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  30:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  34:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  38:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  3c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  40:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  44:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  48:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  4c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  50:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  54:	0c 94 71 01 	jmp	0x2e2	; 0x2e2 <__vector_21>
  58:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  5c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  60:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  64:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  68:	b3 00       	.word	0x00b3	; ????
  6a:	84 00       	.word	0x0084	; ????
  6c:	8a 00       	.word	0x008a	; ????
  6e:	90 00       	.word	0x0090	; ????
  70:	96 00       	.word	0x0096	; ????
  72:	9c 00       	.word	0x009c	; ????
  74:	a2 00       	.word	0x00a2	; ????
  76:	a8 00       	.word	0x00a8	; ????

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_copy_data>:
  84:	11 e0       	ldi	r17, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	ec e8       	ldi	r30, 0x8C	; 140
  8c:	f3 e0       	ldi	r31, 0x03	; 3
  8e:	02 c0       	rjmp	.+4      	; 0x94 <__do_copy_data+0x10>
  90:	05 90       	lpm	r0, Z+
  92:	0d 92       	st	X+, r0
  94:	a2 30       	cpi	r26, 0x02	; 2
  96:	b1 07       	cpc	r27, r17
  98:	d9 f7       	brne	.-10     	; 0x90 <__do_copy_data+0xc>

0000009a <__do_clear_bss>:
  9a:	21 e0       	ldi	r18, 0x01	; 1
  9c:	a2 e0       	ldi	r26, 0x02	; 2
  9e:	b1 e0       	ldi	r27, 0x01	; 1
  a0:	01 c0       	rjmp	.+2      	; 0xa4 <.do_clear_bss_start>

000000a2 <.do_clear_bss_loop>:
  a2:	1d 92       	st	X+, r1

000000a4 <.do_clear_bss_start>:
  a4:	a5 30       	cpi	r26, 0x05	; 5
  a6:	b2 07       	cpc	r27, r18
  a8:	e1 f7       	brne	.-8      	; 0xa2 <.do_clear_bss_loop>
  aa:	0e 94 6e 01 	call	0x2dc	; 0x2dc <main>
  ae:	0c 94 c4 01 	jmp	0x388	; 0x388 <_exit>

000000b2 <__bad_interrupt>:
  b2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b6 <ADC_init>:
#include <avr/io.h>
#include <util/delay.h>
#include <avr/interrupt.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  b6:	0f 93       	push	r16
	ADMUX = 0;
  b8:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  bc:	81 11       	cpse	r24, r1
  be:	06 c0       	rjmp	.+12     	; 0xcc <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  c0:	ac e7       	ldi	r26, 0x7C	; 124
  c2:	b0 e0       	ldi	r27, 0x00	; 0
  c4:	8c 91       	ld	r24, X
  c6:	8f 7d       	andi	r24, 0xDF	; 223
  c8:	8c 93       	st	X, r24
  ca:	05 c0       	rjmp	.+10     	; 0xd6 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  cc:	ac e7       	ldi	r26, 0x7C	; 124
  ce:	b0 e0       	ldi	r27, 0x00	; 0
  d0:	8c 91       	ld	r24, X
  d2:	80 62       	ori	r24, 0x20	; 32
  d4:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  d6:	61 30       	cpi	r22, 0x01	; 1
  d8:	19 f0       	breq	.+6      	; 0xe0 <ADC_init+0x2a>
  da:	65 30       	cpi	r22, 0x05	; 5
  dc:	39 f0       	breq	.+14     	; 0xec <ADC_init+0x36>
  de:	0b c0       	rjmp	.+22     	; 0xf6 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  e0:	ac e7       	ldi	r26, 0x7C	; 124
  e2:	b0 e0       	ldi	r27, 0x00	; 0
  e4:	8c 91       	ld	r24, X
  e6:	80 6c       	ori	r24, 0xC0	; 192
  e8:	8c 93       	st	X, r24
		break;
  ea:	05 c0       	rjmp	.+10     	; 0xf6 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
  ec:	ac e7       	ldi	r26, 0x7C	; 124
  ee:	b0 e0       	ldi	r27, 0x00	; 0
  f0:	8c 91       	ld	r24, X
  f2:	80 64       	ori	r24, 0x40	; 64
  f4:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
  f6:	50 e0       	ldi	r21, 0x00	; 0
  f8:	48 30       	cpi	r20, 0x08	; 8
  fa:	51 05       	cpc	r21, r1
  fc:	78 f5       	brcc	.+94     	; 0x15c <ADC_init+0xa6>
  fe:	fa 01       	movw	r30, r20
 100:	ec 5c       	subi	r30, 0xCC	; 204
 102:	ff 4f       	sbci	r31, 0xFF	; 255
 104:	0c 94 be 01 	jmp	0x37c	; 0x37c <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 108:	ec e7       	ldi	r30, 0x7C	; 124
 10a:	f0 e0       	ldi	r31, 0x00	; 0
 10c:	80 81       	ld	r24, Z
 10e:	81 60       	ori	r24, 0x01	; 1
 110:	80 83       	st	Z, r24
		break;
 112:	29 c0       	rjmp	.+82     	; 0x166 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 114:	ec e7       	ldi	r30, 0x7C	; 124
 116:	f0 e0       	ldi	r31, 0x00	; 0
 118:	80 81       	ld	r24, Z
 11a:	82 60       	ori	r24, 0x02	; 2
 11c:	80 83       	st	Z, r24
		break;
 11e:	23 c0       	rjmp	.+70     	; 0x166 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 120:	ec e7       	ldi	r30, 0x7C	; 124
 122:	f0 e0       	ldi	r31, 0x00	; 0
 124:	80 81       	ld	r24, Z
 126:	83 60       	ori	r24, 0x03	; 3
 128:	80 83       	st	Z, r24
		break;
 12a:	1d c0       	rjmp	.+58     	; 0x166 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 12c:	ec e7       	ldi	r30, 0x7C	; 124
 12e:	f0 e0       	ldi	r31, 0x00	; 0
 130:	80 81       	ld	r24, Z
 132:	84 60       	ori	r24, 0x04	; 4
 134:	80 83       	st	Z, r24
		break;
 136:	17 c0       	rjmp	.+46     	; 0x166 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 138:	ec e7       	ldi	r30, 0x7C	; 124
 13a:	f0 e0       	ldi	r31, 0x00	; 0
 13c:	80 81       	ld	r24, Z
 13e:	85 60       	ori	r24, 0x05	; 5
 140:	80 83       	st	Z, r24
		break;
 142:	11 c0       	rjmp	.+34     	; 0x166 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 144:	ec e7       	ldi	r30, 0x7C	; 124
 146:	f0 e0       	ldi	r31, 0x00	; 0
 148:	80 81       	ld	r24, Z
 14a:	86 60       	ori	r24, 0x06	; 6
 14c:	80 83       	st	Z, r24
		break;
 14e:	0b c0       	rjmp	.+22     	; 0x166 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 150:	ec e7       	ldi	r30, 0x7C	; 124
 152:	f0 e0       	ldi	r31, 0x00	; 0
 154:	80 81       	ld	r24, Z
 156:	87 60       	ori	r24, 0x07	; 7
 158:	80 83       	st	Z, r24
		break;
 15a:	05 c0       	rjmp	.+10     	; 0x166 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 15c:	ec e7       	ldi	r30, 0x7C	; 124
 15e:	f0 e0       	ldi	r31, 0x00	; 0
 160:	80 81       	ld	r24, Z
 162:	86 60       	ori	r24, 0x06	; 6
 164:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 166:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 16a:	21 11       	cpse	r18, r1
 16c:	06 c0       	rjmp	.+12     	; 0x17a <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 16e:	ea e7       	ldi	r30, 0x7A	; 122
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 7f       	andi	r24, 0xF7	; 247
 176:	80 83       	st	Z, r24
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 17a:	ea e7       	ldi	r30, 0x7A	; 122
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	88 60       	ori	r24, 0x08	; 8
 182:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 184:	00 31       	cpi	r16, 0x10	; 16
 186:	d9 f0       	breq	.+54     	; 0x1be <ADC_init+0x108>
 188:	38 f4       	brcc	.+14     	; 0x198 <ADC_init+0xe2>
 18a:	04 30       	cpi	r16, 0x04	; 4
 18c:	61 f0       	breq	.+24     	; 0x1a6 <ADC_init+0xf0>
 18e:	08 30       	cpi	r16, 0x08	; 8
 190:	81 f0       	breq	.+32     	; 0x1b2 <ADC_init+0xfc>
 192:	02 30       	cpi	r16, 0x02	; 2
 194:	61 f5       	brne	.+88     	; 0x1ee <ADC_init+0x138>
 196:	30 c0       	rjmp	.+96     	; 0x1f8 <ADC_init+0x142>
 198:	00 34       	cpi	r16, 0x40	; 64
 19a:	e9 f0       	breq	.+58     	; 0x1d6 <ADC_init+0x120>
 19c:	00 38       	cpi	r16, 0x80	; 128
 19e:	09 f1       	breq	.+66     	; 0x1e2 <ADC_init+0x12c>
 1a0:	00 32       	cpi	r16, 0x20	; 32
 1a2:	29 f5       	brne	.+74     	; 0x1ee <ADC_init+0x138>
 1a4:	12 c0       	rjmp	.+36     	; 0x1ca <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1a6:	ea e7       	ldi	r30, 0x7A	; 122
 1a8:	f0 e0       	ldi	r31, 0x00	; 0
 1aa:	80 81       	ld	r24, Z
 1ac:	82 60       	ori	r24, 0x02	; 2
 1ae:	80 83       	st	Z, r24
		break;
 1b0:	23 c0       	rjmp	.+70     	; 0x1f8 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1b2:	ea e7       	ldi	r30, 0x7A	; 122
 1b4:	f0 e0       	ldi	r31, 0x00	; 0
 1b6:	80 81       	ld	r24, Z
 1b8:	83 60       	ori	r24, 0x03	; 3
 1ba:	80 83       	st	Z, r24
		break;
 1bc:	1d c0       	rjmp	.+58     	; 0x1f8 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1be:	ea e7       	ldi	r30, 0x7A	; 122
 1c0:	f0 e0       	ldi	r31, 0x00	; 0
 1c2:	80 81       	ld	r24, Z
 1c4:	84 60       	ori	r24, 0x04	; 4
 1c6:	80 83       	st	Z, r24
		break;
 1c8:	17 c0       	rjmp	.+46     	; 0x1f8 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1ca:	ea e7       	ldi	r30, 0x7A	; 122
 1cc:	f0 e0       	ldi	r31, 0x00	; 0
 1ce:	80 81       	ld	r24, Z
 1d0:	85 60       	ori	r24, 0x05	; 5
 1d2:	80 83       	st	Z, r24
		break;
 1d4:	11 c0       	rjmp	.+34     	; 0x1f8 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1d6:	ea e7       	ldi	r30, 0x7A	; 122
 1d8:	f0 e0       	ldi	r31, 0x00	; 0
 1da:	80 81       	ld	r24, Z
 1dc:	86 60       	ori	r24, 0x06	; 6
 1de:	80 83       	st	Z, r24
		break;
 1e0:	0b c0       	rjmp	.+22     	; 0x1f8 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 1e2:	ea e7       	ldi	r30, 0x7A	; 122
 1e4:	f0 e0       	ldi	r31, 0x00	; 0
 1e6:	80 81       	ld	r24, Z
 1e8:	87 60       	ori	r24, 0x07	; 7
 1ea:	80 83       	st	Z, r24
		break;
 1ec:	05 c0       	rjmp	.+10     	; 0x1f8 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 1ee:	ea e7       	ldi	r30, 0x7A	; 122
 1f0:	f0 e0       	ldi	r31, 0x00	; 0
 1f2:	80 81       	ld	r24, Z
 1f4:	87 60       	ori	r24, 0x07	; 7
 1f6:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 1f8:	ea e7       	ldi	r30, 0x7A	; 122
 1fa:	f0 e0       	ldi	r31, 0x00	; 0
 1fc:	80 81       	ld	r24, Z
 1fe:	80 6c       	ori	r24, 0xC0	; 192
 200:	80 83       	st	Z, r24
}
 202:	0f 91       	pop	r16
 204:	08 95       	ret

00000206 <dato_a_mostrar>:
	_delay_ms(1);
}

void dato_a_mostrar(char a)
{
	PORTD = a;
 206:	8b b9       	out	0x0b, r24	; 11
 208:	08 95       	ret

0000020a <inicio>:
#include "LCD8bits.h"

void inicio(char a)
{
	PORTC &= ~(1<<PORTC0);  //RS = 0, se le indica que es modo comando
 20a:	98 b1       	in	r25, 0x08	; 8
 20c:	9e 7f       	andi	r25, 0xFE	; 254
 20e:	98 b9       	out	0x08, r25	; 8
	dato_a_mostrar(a);
 210:	0e 94 03 01 	call	0x206	; 0x206 <dato_a_mostrar>
	PORTC |= (1<<PORTC1);    // E = 1, se le indica que envie los datos
 214:	88 b1       	in	r24, 0x08	; 8
 216:	82 60       	ori	r24, 0x02	; 2
 218:	88 b9       	out	0x08, r24	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 21a:	8f e9       	ldi	r24, 0x9F	; 159
 21c:	9f e0       	ldi	r25, 0x0F	; 15
 21e:	01 97       	sbiw	r24, 0x01	; 1
 220:	f1 f7       	brne	.-4      	; 0x21e <inicio+0x14>
 222:	00 c0       	rjmp	.+0      	; 0x224 <inicio+0x1a>
 224:	00 00       	nop
	_delay_ms(1);
	PORTC &= ~(1<<PORTC1);   // E = 0,  se le indica que se cierra el envio de datos
 226:	88 b1       	in	r24, 0x08	; 8
 228:	8d 7f       	andi	r24, 0xFD	; 253
 22a:	88 b9       	out	0x08, r24	; 8
 22c:	8f e9       	ldi	r24, 0x9F	; 159
 22e:	9f e0       	ldi	r25, 0x0F	; 15
 230:	01 97       	sbiw	r24, 0x01	; 1
 232:	f1 f7       	brne	.-4      	; 0x230 <inicio+0x26>
 234:	00 c0       	rjmp	.+0      	; 0x236 <inicio+0x2c>
 236:	00 00       	nop
 238:	08 95       	ret

0000023a <Lcd_Init8bits>:
}


void Lcd_Init8bits()
{
	PORTC &= ~(1<<PORTC0);   //RS = 0, se le indica que es modo comando
 23a:	88 b1       	in	r24, 0x08	; 8
 23c:	8e 7f       	andi	r24, 0xFE	; 254
 23e:	88 b9       	out	0x08, r24	; 8
	PORTC &= ~(1<<PORTC1);   //E = 0
 240:	88 b1       	in	r24, 0x08	; 8
 242:	8d 7f       	andi	r24, 0xFD	; 253
 244:	88 b9       	out	0x08, r24	; 8
 246:	2f ef       	ldi	r18, 0xFF	; 255
 248:	89 ef       	ldi	r24, 0xF9	; 249
 24a:	90 e0       	ldi	r25, 0x00	; 0
 24c:	21 50       	subi	r18, 0x01	; 1
 24e:	80 40       	sbci	r24, 0x00	; 0
 250:	90 40       	sbci	r25, 0x00	; 0
 252:	e1 f7       	brne	.-8      	; 0x24c <Lcd_Init8bits+0x12>
 254:	00 c0       	rjmp	.+0      	; 0x256 <Lcd_Init8bits+0x1c>
 256:	00 00       	nop
	_delay_ms(20);     //Peque?os delay que indica el fabricante del LCD
	inicio(0x30);     //Comando que se repite 3 veces, que indica el fabricante de la LCD
 258:	80 e3       	ldi	r24, 0x30	; 48
 25a:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
 25e:	8f e1       	ldi	r24, 0x1F	; 31
 260:	9e e4       	ldi	r25, 0x4E	; 78
 262:	01 97       	sbiw	r24, 0x01	; 1
 264:	f1 f7       	brne	.-4      	; 0x262 <Lcd_Init8bits+0x28>
 266:	00 c0       	rjmp	.+0      	; 0x268 <Lcd_Init8bits+0x2e>
 268:	00 00       	nop
	_delay_ms(5);
	inicio(0x30);
 26a:	80 e3       	ldi	r24, 0x30	; 48
 26c:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
 270:	8f e1       	ldi	r24, 0x1F	; 31
 272:	9e e4       	ldi	r25, 0x4E	; 78
 274:	01 97       	sbiw	r24, 0x01	; 1
 276:	f1 f7       	brne	.-4      	; 0x274 <Lcd_Init8bits+0x3a>
 278:	00 c0       	rjmp	.+0      	; 0x27a <Lcd_Init8bits+0x40>
 27a:	00 00       	nop
	_delay_ms(5);
	inicio(0x30);
 27c:	80 e3       	ldi	r24, 0x30	; 48
 27e:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
 282:	8f e3       	ldi	r24, 0x3F	; 63
 284:	9c e9       	ldi	r25, 0x9C	; 156
 286:	01 97       	sbiw	r24, 0x01	; 1
 288:	f1 f7       	brne	.-4      	; 0x286 <Lcd_Init8bits+0x4c>
 28a:	00 c0       	rjmp	.+0      	; 0x28c <Lcd_Init8bits+0x52>
 28c:	00 00       	nop
	_delay_ms(10);

	inicio(0x38);  //Comando que indica el fabricante del LCD, usando la matriz de 5X8
 28e:	88 e3       	ldi	r24, 0x38	; 56
 290:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
	inicio(0x0C);  //Comando que indica el fabricante del LCD, display encendido
 294:	8c e0       	ldi	r24, 0x0C	; 12
 296:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
	inicio(0x01);  //Comando que indica el fabricante del LCD, Limpiar LCD
 29a:	81 e0       	ldi	r24, 0x01	; 1
 29c:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
	inicio(0x06);  //Comando que indica el fabricante del LCD, comenzar a almacenar en DDRAM
 2a0:	86 e0       	ldi	r24, 0x06	; 6
 2a2:	0e 94 05 01 	call	0x20a	; 0x20a <inicio>
 2a6:	08 95       	ret

000002a8 <setup>:



/***Subrutinas NON-Interrupt***/

void setup(){
 2a8:	0f 93       	push	r16
	 cli();
 2aa:	f8 94       	cli
	   UCSR0B = 0;                //Comunicación serial
 2ac:	10 92 c1 00 	sts	0x00C1, r1	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	   
	   //Puerto D
	   
	   DDRD = 0xFF;		//Salidas
 2b0:	8f ef       	ldi	r24, 0xFF	; 255
 2b2:	8a b9       	out	0x0a, r24	; 10
	   PORTD =0x00;		//
 2b4:	1b b8       	out	0x0b, r1	; 11
	   
	   //Puerto C
	   DDRC |= (1<<PORTC0)|(1<<PORTC1);		//Salidas
 2b6:	87 b1       	in	r24, 0x07	; 7
 2b8:	83 60       	ori	r24, 0x03	; 3
 2ba:	87 b9       	out	0x07, r24	; 7
	   PORTC &= ~((1<<PORTC0)|(1<<PORTC1));
 2bc:	88 b1       	in	r24, 0x08	; 8
 2be:	8c 7f       	andi	r24, 0xFC	; 252
 2c0:	88 b9       	out	0x08, r24	; 8
	   Lcd_Init8bits();
 2c2:	0e 94 1d 01 	call	0x23a	; 0x23a <Lcd_Init8bits>
	   
	   ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 2c6:	40 91 00 01 	lds	r20, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 2ca:	00 e8       	ldi	r16, 0x80	; 128
 2cc:	21 e0       	ldi	r18, 0x01	; 1
 2ce:	65 e0       	ldi	r22, 0x05	; 5
 2d0:	81 e0       	ldi	r24, 0x01	; 1
 2d2:	0e 94 5b 00 	call	0xb6	; 0xb6 <ADC_init>
	   sei();
 2d6:	78 94       	sei
	   
}
 2d8:	0f 91       	pop	r16
 2da:	08 95       	ret

000002dc <main>:
/*** Prototipos ***/
void setup();

int main(void)
{
	setup();
 2dc:	0e 94 54 01 	call	0x2a8	; 0x2a8 <setup>
 2e0:	ff cf       	rjmp	.-2      	; 0x2e0 <main+0x4>

000002e2 <__vector_21>:
	   
}


/***Subrutinas Interrupt***/
ISR(ADC_vect){
 2e2:	1f 92       	push	r1
 2e4:	0f 92       	push	r0
 2e6:	0f b6       	in	r0, 0x3f	; 63
 2e8:	0f 92       	push	r0
 2ea:	11 24       	eor	r1, r1
 2ec:	0f 93       	push	r16
 2ee:	2f 93       	push	r18
 2f0:	3f 93       	push	r19
 2f2:	4f 93       	push	r20
 2f4:	5f 93       	push	r21
 2f6:	6f 93       	push	r22
 2f8:	7f 93       	push	r23
 2fa:	8f 93       	push	r24
 2fc:	9f 93       	push	r25
 2fe:	af 93       	push	r26
 300:	bf 93       	push	r27
 302:	ef 93       	push	r30
 304:	ff 93       	push	r31
	
	//Guardamos el valor de ADC
	valorADC = ADCH;        // Leemos solo ADCH por justificación izquierda
 306:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 30a:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <valorADC>
	
	//Actualizamos el DutyCycle dependiendo de que canal se haya leido
	switch(canal_ADC){
 30e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 312:	88 23       	and	r24, r24
 314:	19 f0       	breq	.+6      	; 0x31c <__vector_21+0x3a>
 316:	81 30       	cpi	r24, 0x01	; 1
 318:	31 f0       	breq	.+12     	; 0x326 <__vector_21+0x44>
 31a:	09 c0       	rjmp	.+18     	; 0x32e <__vector_21+0x4c>
		case 0:
		 POT1 =valorADC;    //Guardamos el valor del pot1
 31c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <valorADC>
 320:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <POT1>
		break;
 324:	04 c0       	rjmp	.+8      	; 0x32e <__vector_21+0x4c>
		case 1:
		POT2=valorADC;		//Guardamos el valor del pot2
 326:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <valorADC>
 32a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
		default:
		break;
	}
	
	//Multiplexeo de canales de ADC para la proxuma lectura.
	if (canal_ADC>=4){
 32e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 332:	84 30       	cpi	r24, 0x04	; 4
 334:	20 f0       	brcs	.+8      	; 0x33e <__vector_21+0x5c>
		canal_ADC=3;
 336:	83 e0       	ldi	r24, 0x03	; 3
 338:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 33c:	05 c0       	rjmp	.+10     	; 0x348 <__vector_21+0x66>
	}
	else {
		canal_ADC++;	//pasamos al siguiente canal
 33e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 342:	8f 5f       	subi	r24, 0xFF	; 255
 344:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	}
	
	//Reconfiguracion del ADC
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 348:	40 91 00 01 	lds	r20, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 34c:	00 e8       	ldi	r16, 0x80	; 128
 34e:	21 e0       	ldi	r18, 0x01	; 1
 350:	65 e0       	ldi	r22, 0x05	; 5
 352:	81 e0       	ldi	r24, 0x01	; 1
 354:	0e 94 5b 00 	call	0xb6	; 0xb6 <ADC_init>
 358:	ff 91       	pop	r31
 35a:	ef 91       	pop	r30
 35c:	bf 91       	pop	r27
 35e:	af 91       	pop	r26
 360:	9f 91       	pop	r25
 362:	8f 91       	pop	r24
 364:	7f 91       	pop	r23
 366:	6f 91       	pop	r22
 368:	5f 91       	pop	r21
 36a:	4f 91       	pop	r20
 36c:	3f 91       	pop	r19
 36e:	2f 91       	pop	r18
 370:	0f 91       	pop	r16
 372:	0f 90       	pop	r0
 374:	0f be       	out	0x3f, r0	; 63
 376:	0f 90       	pop	r0
 378:	1f 90       	pop	r1
 37a:	18 95       	reti

0000037c <__tablejump2__>:
 37c:	ee 0f       	add	r30, r30
 37e:	ff 1f       	adc	r31, r31
 380:	05 90       	lpm	r0, Z+
 382:	f4 91       	lpm	r31, Z
 384:	e0 2d       	mov	r30, r0
 386:	09 94       	ijmp

00000388 <_exit>:
 388:	f8 94       	cli

0000038a <__stop_program>:
 38a:	ff cf       	rjmp	.-2      	; 0x38a <__stop_program>
