本项目计划实现一个基于MIPS指令集具有5级流水线的32位CPU，仅用于学习用途。