set tool_name "Questa Intel FPGA (VHDL)"
set corner_file_list {
    {{"Slow Model"} {Filtre_FIR.vho Filtre_FIR_vhd.sdo}}
}
