TimeQuest Timing Analyzer report for lab06
Fri Mar 11 21:31:20 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_div:P_CLK|tmp'
 14. Slow 1200mV 85C Model Hold: 'clk50MHz'
 15. Slow 1200mV 85C Model Hold: 'clk_div:P_CLK|tmp'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk50MHz'
 32. Slow 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'
 33. Slow 1200mV 0C Model Hold: 'clk50MHz'
 34. Slow 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk50MHz'
 50. Fast 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'
 51. Fast 1200mV 0C Model Hold: 'clk50MHz'
 52. Fast 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab06                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk50MHz          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz }          ;
; clk_div:P_CLK|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:P_CLK|tmp } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 193.76 MHz ; 193.76 MHz      ; clk50MHz          ;      ;
; 362.98 MHz ; 362.98 MHz      ; clk_div:P_CLK|tmp ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -4.161 ; -114.424      ;
; clk_div:P_CLK|tmp ; -1.755 ; -27.325       ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -0.121 ; -0.121        ;
; clk_div:P_CLK|tmp ; 0.358  ; 0.000         ;
+-------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk50MHz          ; -3.000 ; -36.000              ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.161 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 5.095      ;
; -4.155 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 5.089      ;
; -4.063 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.633      ;
; -4.057 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.627      ;
; -4.045 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.979      ;
; -4.044 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.327      ;
; -4.039 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.973      ;
; -4.038 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.321      ;
; -4.028 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.962      ;
; -4.022 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.956      ;
; -4.018 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.588      ;
; -4.012 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.582      ;
; -4.009 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.579      ;
; -4.004 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.574      ;
; -3.959 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.529      ;
; -3.952 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.886      ;
; -3.952 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.522      ;
; -3.947 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.517      ;
; -3.946 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.880      ;
; -3.946 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.865      ;
; -3.941 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.511      ;
; -3.940 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.859      ;
; -3.929 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.863      ;
; -3.928 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.211      ;
; -3.923 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.857      ;
; -3.922 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.205      ;
; -3.918 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.849      ;
; -3.916 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.850      ;
; -3.912 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.843      ;
; -3.912 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.846      ;
; -3.911 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.194      ;
; -3.910 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.844      ;
; -3.906 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.840      ;
; -3.905 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.188      ;
; -3.904 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.838      ;
; -3.902 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.472      ;
; -3.901 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.820      ;
; -3.898 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.832      ;
; -3.896 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.466      ;
; -3.895 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.814      ;
; -3.894 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.828      ;
; -3.893 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.463      ;
; -3.892 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.811      ;
; -3.888 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.822      ;
; -3.888 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.458      ;
; -3.887 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.806      ;
; -3.860 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.794      ;
; -3.854 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.788      ;
; -3.843 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.413      ;
; -3.842 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.761      ;
; -3.836 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.770      ;
; -3.836 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.406      ;
; -3.835 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.118      ;
; -3.835 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.754      ;
; -3.831 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.401      ;
; -3.830 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.764      ;
; -3.830 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.749      ;
; -3.829 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.112      ;
; -3.825 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.395      ;
; -3.824 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.743      ;
; -3.813 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.747      ;
; -3.807 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.741      ;
; -3.802 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.733      ;
; -3.801 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.285      ; 5.081      ;
; -3.800 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.734      ;
; -3.799 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.082      ;
; -3.796 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.727      ;
; -3.796 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.730      ;
; -3.795 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.285      ; 5.075      ;
; -3.795 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.078      ;
; -3.794 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.728      ;
; -3.793 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.076      ;
; -3.790 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.724      ;
; -3.789 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.072      ;
; -3.788 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.722      ;
; -3.787 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.070      ;
; -3.786 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.356      ;
; -3.785 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.704      ;
; -3.782 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.716      ;
; -3.781 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.064      ;
; -3.780 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.350      ;
; -3.779 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.698      ;
; -3.778 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.712      ;
; -3.777 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.060      ;
; -3.777 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.347      ;
; -3.776 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.695      ;
; -3.772 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.706      ;
; -3.772 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.342      ;
; -3.771 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.054      ;
; -3.771 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.690      ;
; -3.749 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.680      ;
; -3.744 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.678      ;
; -3.743 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.674      ;
; -3.743 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.026      ;
; -3.738 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.672      ;
; -3.737 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.288      ; 5.020      ;
; -3.736 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.670      ;
; -3.730 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 4.664      ;
; -3.727 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 4.658      ;
; -3.727 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.297      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.755 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.688      ;
; -1.717 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.650      ;
; -1.709 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.642      ;
; -1.652 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.587      ;
; -1.642 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.574      ;
; -1.617 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.552      ;
; -1.616 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.549      ;
; -1.578 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.511      ;
; -1.578 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.511      ;
; -1.559 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.493      ;
; -1.536 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.468      ;
; -1.524 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.458      ;
; -1.513 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.446      ;
; -1.512 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.445      ;
; -1.512 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.445      ;
; -1.512 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.445      ;
; -1.511 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.444      ;
; -1.504 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.436      ;
; -1.489 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.423      ;
; -1.477 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.412      ;
; -1.475 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.408      ;
; -1.474 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.407      ;
; -1.474 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.407      ;
; -1.474 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.407      ;
; -1.473 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.406      ;
; -1.469 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.404      ;
; -1.468 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.403      ;
; -1.467 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.400      ;
; -1.466 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.399      ;
; -1.466 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.399      ;
; -1.466 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.399      ;
; -1.465 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.398      ;
; -1.460 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.395      ;
; -1.451 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.384      ;
; -1.451 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.384      ;
; -1.441 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.373      ;
; -1.436 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.369      ;
; -1.434 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.368      ;
; -1.434 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.368      ;
; -1.432 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.366      ;
; -1.429 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.363      ;
; -1.428 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.362      ;
; -1.423 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.356      ;
; -1.414 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.349      ;
; -1.414 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.349      ;
; -1.413 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.348      ;
; -1.413 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.348      ;
; -1.411 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.346      ;
; -1.411 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.346      ;
; -1.397 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.330      ;
; -1.397 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.329      ;
; -1.391 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.325      ;
; -1.390 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.324      ;
; -1.389 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.324      ;
; -1.389 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.323      ;
; -1.389 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.323      ;
; -1.388 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.320      ;
; -1.384 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.318      ;
; -1.381 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.315      ;
; -1.380 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.315      ;
; -1.379 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.314      ;
; -1.379 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.314      ;
; -1.378 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.313      ;
; -1.378 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.313      ;
; -1.377 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.312      ;
; -1.371 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.303      ;
; -1.348 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.282      ;
; -1.345 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.278      ;
; -1.342 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.276      ;
; -1.337 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.272      ;
; -1.330 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.263      ;
; -1.318 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.250      ;
; -1.316 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.250      ;
; -1.316 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.248      ;
; -1.316 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.248      ;
; -1.315 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.248      ;
; -1.313 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.247      ;
; -1.310 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.244      ;
; -1.310 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.244      ;
; -1.309 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.243      ;
; -1.309 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.243      ;
; -1.309 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.243      ;
; -1.307 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.241      ;
; -1.304 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.237      ;
; -1.298 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.232      ;
; -1.295 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.228      ;
; -1.281 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.215      ;
; -1.278 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.210      ;
; -1.278 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.210      ;
; -1.272 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.204      ;
; -1.270 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.203      ;
; -1.270 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.202      ;
; -1.270 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.202      ;
; -1.266 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.199      ;
; -1.261 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.193      ;
; -1.251 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.185      ;
; -1.251 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.185      ;
; -1.250 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.184      ;
; -1.249 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.183      ;
; -1.243 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.177      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.121 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 2.413      ; 2.678      ;
; 0.422  ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; -0.500       ; 2.413      ; 2.721      ;
; 0.496  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.078      ;
; 0.498  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.080      ;
; 0.556  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 0.789      ;
; 0.557  ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 0.790      ;
; 0.557  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 0.790      ;
; 0.558  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 0.791      ;
; 0.560  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.778      ;
; 0.563  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.781      ;
; 0.570  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.593  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.175      ;
; 0.595  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.177      ;
; 0.608  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.190      ;
; 0.610  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.192      ;
; 0.610  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.192      ;
; 0.612  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.194      ;
; 0.705  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.287      ;
; 0.705  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.287      ;
; 0.707  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 0.925      ;
; 0.707  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.289      ;
; 0.707  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.289      ;
; 0.722  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.304      ;
; 0.722  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.304      ;
; 0.724  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.306      ;
; 0.724  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.306      ;
; 0.816  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.398      ;
; 0.817  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.399      ;
; 0.818  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.400      ;
; 0.819  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.401      ;
; 0.831  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 1.064      ;
; 0.832  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 1.065      ;
; 0.832  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.414      ;
; 0.834  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.416      ;
; 0.834  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.416      ;
; 0.836  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.418      ;
; 0.844  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.062      ;
; 0.844  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 1.077      ;
; 0.845  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 1.079      ;
; 0.846  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.850  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.068      ;
; 0.852  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.070      ;
; 0.858  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.058      ; 1.076      ;
; 0.861  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.058      ; 1.078      ;
; 0.864  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.082      ;
; 0.867  ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[0]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.085      ;
; 0.928  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.510      ;
; 0.929  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.511      ;
; 0.930  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.512      ;
; 0.931  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.513      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.577      ;
; 0.396 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 0.978      ;
; 0.423 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.005      ;
; 0.543 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.762      ;
; 0.544 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.763      ;
; 0.545 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.764      ;
; 0.552 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.769      ;
; 0.553 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.771      ;
; 0.563 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.782      ;
; 0.569 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.786      ;
; 0.575 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.793      ;
; 0.578 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.798      ;
; 0.589 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.807      ;
; 0.597 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.815      ;
; 0.598 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.180      ;
; 0.602 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.820      ;
; 0.623 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.205      ;
; 0.681 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.899      ;
; 0.682 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.901      ;
; 0.683 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.901      ;
; 0.686 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.063      ; 0.906      ;
; 0.686 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.904      ;
; 0.690 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.909      ;
; 0.696 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.915      ;
; 0.698 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.917      ;
; 0.699 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.916      ;
; 0.714 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|Vcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.933      ;
; 0.716 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 0.935      ;
; 0.831 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.413      ;
; 0.842 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.424      ;
; 0.846 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.428      ;
; 0.853 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.071      ;
; 0.862 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.082      ;
; 0.868 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.087      ;
; 0.870 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.089      ;
; 0.873 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.091      ;
; 0.881 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 1.100      ;
; 0.889 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.471      ;
; 0.891 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.109      ;
; 0.891 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.109      ;
; 0.916 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.133      ;
; 0.929 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.146      ;
; 0.951 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.533      ;
; 0.963 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.183      ;
; 0.965 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.183      ;
; 0.974 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.193      ;
; 0.981 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.199      ;
; 0.982 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.200      ;
; 0.983 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.201      ;
; 0.983 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.201      ;
; 0.999 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.217      ;
; 1.004 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.222      ;
; 1.050 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.268      ;
; 1.055 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.273      ;
; 1.077 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.295      ;
; 1.085 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.303      ;
; 1.092 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.310      ;
; 1.095 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.313      ;
; 1.099 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 1.318      ;
; 1.104 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.322      ;
; 1.121 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.339      ;
; 1.126 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.344      ;
; 1.142 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.063      ; 1.362      ;
; 1.150 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.425      ; 1.732      ;
; 1.155 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.373      ;
; 1.157 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.375      ;
; 1.165 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.383      ;
; 1.187 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.405      ;
; 1.205 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.423      ;
; 1.219 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 1.438      ;
; 1.226 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.444      ;
; 1.273 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.491      ;
; 1.278 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.496      ;
; 1.283 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.501      ;
; 1.301 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.519      ;
; 1.301 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.519      ;
; 1.306 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.524      ;
; 1.306 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.524      ;
; 1.306 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.524      ;
; 1.334 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 1.553      ;
; 1.335 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.062      ; 1.554      ;
; 1.345 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.563      ;
; 1.348 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.566      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[31]|clk     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[27]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                  ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 2.566 ; 2.994 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -1.463 ; -1.898 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 7.388 ; 7.344 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 9.667 ; 9.985 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 9.411 ; 9.717 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 9.667 ; 9.963 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 9.661 ; 9.966 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 9.659 ; 9.985 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 7.173 ; 7.131 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 7.156 ; 7.175 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 7.156 ; 7.175 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 7.401 ; 7.410 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 7.395 ; 7.414 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 7.393 ; 7.431 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 8.871 ; 9.012 ; 9.287 ; 9.461 ;
; button[1]  ; rgb[6]      ; 9.127 ; 9.258 ; 9.543 ; 9.707 ;
; button[1]  ; rgb[7]      ; 9.121 ; 9.261 ; 9.537 ; 9.710 ;
; button[1]  ; rgb[10]     ; 9.119 ; 9.280 ; 9.535 ; 9.729 ;
; button[2]  ; rgb[2]      ; 8.431 ; 8.578 ; 8.870 ; 8.942 ;
; button[2]  ; rgb[6]      ; 8.687 ; 8.824 ; 9.126 ; 9.188 ;
; button[2]  ; rgb[7]      ; 8.681 ; 8.827 ; 9.120 ; 9.191 ;
; button[2]  ; rgb[10]     ; 8.679 ; 8.846 ; 9.118 ; 9.210 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 7.930 ; 7.997 ; 8.334 ; 8.431 ;
; button[1]  ; rgb[6]      ; 8.175 ; 8.232 ; 8.579 ; 8.666 ;
; button[1]  ; rgb[7]      ; 8.169 ; 8.236 ; 8.573 ; 8.670 ;
; button[1]  ; rgb[10]     ; 8.167 ; 8.253 ; 8.571 ; 8.687 ;
; button[2]  ; rgb[2]      ; 7.606 ; 7.670 ; 7.981 ; 8.075 ;
; button[2]  ; rgb[6]      ; 7.851 ; 7.905 ; 8.226 ; 8.310 ;
; button[2]  ; rgb[7]      ; 7.845 ; 7.909 ; 8.220 ; 8.314 ;
; button[2]  ; rgb[10]     ; 7.843 ; 7.926 ; 8.218 ; 8.331 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 217.25 MHz ; 217.25 MHz      ; clk50MHz          ;      ;
; 401.61 MHz ; 401.61 MHz      ; clk_div:P_CLK|tmp ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -3.603 ; -98.903       ;
; clk_div:P_CLK|tmp ; -1.490 ; -20.965       ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -0.152 ; -0.152        ;
; clk_div:P_CLK|tmp ; 0.313  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk50MHz          ; -3.000 ; -36.000             ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.603 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.544      ;
; -3.585 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.526      ;
; -3.518 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.127      ;
; -3.503 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.444      ;
; -3.500 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.109      ;
; -3.493 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.434      ;
; -3.485 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.426      ;
; -3.484 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.744      ;
; -3.478 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.087      ;
; -3.475 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.416      ;
; -3.471 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.080      ;
; -3.466 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.726      ;
; -3.460 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.069      ;
; -3.453 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.062      ;
; -3.424 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.033      ;
; -3.419 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.360      ;
; -3.418 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.027      ;
; -3.406 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.015      ;
; -3.403 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.344      ;
; -3.401 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.342      ;
; -3.400 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 4.009      ;
; -3.399 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.327      ;
; -3.393 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.334      ;
; -3.385 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.326      ;
; -3.384 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.644      ;
; -3.384 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.322      ;
; -3.381 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.309      ;
; -3.378 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.319      ;
; -3.378 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.987      ;
; -3.375 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.316      ;
; -3.374 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.634      ;
; -3.371 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.980      ;
; -3.369 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.310      ;
; -3.366 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.626      ;
; -3.366 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.304      ;
; -3.360 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.301      ;
; -3.360 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.969      ;
; -3.359 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.287      ;
; -3.358 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.299      ;
; -3.356 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.616      ;
; -3.353 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.962      ;
; -3.352 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.280      ;
; -3.351 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.292      ;
; -3.341 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.269      ;
; -3.340 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.281      ;
; -3.334 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.262      ;
; -3.331 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.272      ;
; -3.324 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.933      ;
; -3.319 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.260      ;
; -3.318 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.927      ;
; -3.313 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.254      ;
; -3.306 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.915      ;
; -3.305 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.233      ;
; -3.303 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.244      ;
; -3.301 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.242      ;
; -3.300 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.560      ;
; -3.300 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.909      ;
; -3.299 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.227      ;
; -3.293 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.234      ;
; -3.287 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.215      ;
; -3.285 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.226      ;
; -3.284 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.222      ;
; -3.282 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.542      ;
; -3.281 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.209      ;
; -3.278 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.219      ;
; -3.278 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.887      ;
; -3.275 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.216      ;
; -3.274 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.534      ;
; -3.271 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.880      ;
; -3.269 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.210      ;
; -3.266 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.204      ;
; -3.265 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.262      ; 4.522      ;
; -3.260 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.201      ;
; -3.260 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.869      ;
; -3.259 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.519      ;
; -3.259 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.187      ;
; -3.258 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.199      ;
; -3.256 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.516      ;
; -3.253 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.862      ;
; -3.252 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.180      ;
; -3.251 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.192      ;
; -3.250 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.510      ;
; -3.247 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.262      ; 4.504      ;
; -3.241 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.501      ;
; -3.241 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.169      ;
; -3.240 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.181      ;
; -3.239 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.499      ;
; -3.234 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.067     ; 4.162      ;
; -3.233 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.171      ;
; -3.232 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.492      ;
; -3.231 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.172      ;
; -3.224 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.833      ;
; -3.221 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|tmp         ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.045     ; 4.171      ;
; -3.221 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.481      ;
; -3.219 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.160      ;
; -3.218 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.386     ; 3.827      ;
; -3.215 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.057     ; 4.153      ;
; -3.213 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.154      ;
; -3.212 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.153      ;
; -3.212 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.265      ; 4.472      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.490 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.431      ;
; -1.469 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.410      ;
; -1.462 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.403      ;
; -1.384 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.326      ;
; -1.372 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.314      ;
; -1.356 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.296      ;
; -1.329 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.270      ;
; -1.328 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.269      ;
; -1.300 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.241      ;
; -1.289 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.231      ;
; -1.264 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.204      ;
; -1.246 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.188      ;
; -1.243 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.184      ;
; -1.235 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.176      ;
; -1.235 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.175      ;
; -1.233 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.175      ;
; -1.232 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.173      ;
; -1.231 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.172      ;
; -1.231 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.172      ;
; -1.231 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.172      ;
; -1.230 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.171      ;
; -1.222 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.164      ;
; -1.213 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.154      ;
; -1.213 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.154      ;
; -1.212 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.153      ;
; -1.212 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.153      ;
; -1.212 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.153      ;
; -1.212 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.154      ;
; -1.204 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.145      ;
; -1.203 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.144      ;
; -1.203 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.144      ;
; -1.203 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.144      ;
; -1.202 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.143      ;
; -1.191 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.133      ;
; -1.183 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.123      ;
; -1.181 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.122      ;
; -1.180 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.122      ;
; -1.179 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.120      ;
; -1.176 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.118      ;
; -1.175 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.117      ;
; -1.174 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.116      ;
; -1.173 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.114      ;
; -1.172 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.114      ;
; -1.172 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.113      ;
; -1.171 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.112      ;
; -1.171 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.113      ;
; -1.171 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.113      ;
; -1.168 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.109      ;
; -1.164 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.105      ;
; -1.164 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.105      ;
; -1.163 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.104      ;
; -1.161 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.102      ;
; -1.159 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.101      ;
; -1.159 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.101      ;
; -1.159 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.101      ;
; -1.158 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.100      ;
; -1.156 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.098      ;
; -1.155 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.097      ;
; -1.150 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.092      ;
; -1.149 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.090      ;
; -1.142 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.082      ;
; -1.129 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.070      ;
; -1.115 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.055      ;
; -1.105 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.046      ;
; -1.100 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.042      ;
; -1.100 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.040      ;
; -1.098 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.039      ;
; -1.093 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.035      ;
; -1.091 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.032      ;
; -1.085 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.026      ;
; -1.082 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.024      ;
; -1.080 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.021      ;
; -1.080 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.021      ;
; -1.078 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.018      ;
; -1.076 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.017      ;
; -1.075 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.017      ;
; -1.075 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.017      ;
; -1.074 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.016      ;
; -1.074 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.016      ;
; -1.074 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.016      ;
; -1.073 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.014      ;
; -1.072 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.012      ;
; -1.071 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.011      ;
; -1.057 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.998      ;
; -1.053 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.994      ;
; -1.051 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 1.991      ;
; -1.050 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.992      ;
; -1.050 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 1.990      ;
; -1.049 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.991      ;
; -1.048 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.990      ;
; -1.047 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.988      ;
; -1.046 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.988      ;
; -1.045 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.986      ;
; -1.045 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.987      ;
; -1.045 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 1.987      ;
; -1.044 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 1.984      ;
; -1.043 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 1.983      ;
; -1.042 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.983      ;
; -1.041 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.982      ;
; -1.039 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 1.980      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                     ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.152 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 2.222      ; 2.424      ;
; 0.346  ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; -0.500       ; 2.222      ; 2.422      ;
; 0.431  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 0.961      ;
; 0.438  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 0.968      ;
; 0.500  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.711      ;
; 0.501  ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.712      ;
; 0.502  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.713      ;
; 0.502  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.713      ;
; 0.504  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.703      ;
; 0.512  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.048      ;
; 0.525  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.055      ;
; 0.527  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.057      ;
; 0.531  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.061      ;
; 0.534  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.064      ;
; 0.538  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.068      ;
; 0.614  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.144      ;
; 0.614  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.144      ;
; 0.621  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.151      ;
; 0.621  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.151      ;
; 0.627  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.157      ;
; 0.627  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.157      ;
; 0.634  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.164      ;
; 0.634  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.164      ;
; 0.641  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.839      ;
; 0.706  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.236      ;
; 0.710  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.240      ;
; 0.713  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.243      ;
; 0.717  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.247      ;
; 0.719  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.249      ;
; 0.723  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.253      ;
; 0.726  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.256      ;
; 0.730  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.260      ;
; 0.747  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.958      ;
; 0.747  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.958      ;
; 0.749  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.947      ;
; 0.749  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.960      ;
; 0.754  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.952      ;
; 0.756  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.954      ;
; 0.756  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.067      ; 0.967      ;
; 0.757  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.051      ; 0.959      ;
; 0.764  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.962      ;
; 0.766  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.964      ;
; 0.767  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.767  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.768  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.768  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.769  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.770  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.968      ;
; 0.771  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.051      ; 0.966      ;
; 0.771  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.969      ;
; 0.773  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.971      ;
; 0.774  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.774  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.777  ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[0]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.975      ;
; 0.802  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.332      ;
; 0.805  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.335      ;
; 0.809  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.339      ;
; 0.812  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.386      ; 1.342      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.358 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 0.887      ;
; 0.383 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 0.912      ;
; 0.491 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.689      ;
; 0.491 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.689      ;
; 0.493 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.691      ;
; 0.496 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.694      ;
; 0.506 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.703      ;
; 0.509 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.707      ;
; 0.517 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.717      ;
; 0.521 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.719      ;
; 0.524 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.721      ;
; 0.528 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.726      ;
; 0.535 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.733      ;
; 0.539 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.737      ;
; 0.548 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.077      ;
; 0.565 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.094      ;
; 0.623 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.821      ;
; 0.625 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.823      ;
; 0.625 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.823      ;
; 0.629 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.827      ;
; 0.629 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.827      ;
; 0.631 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.055      ; 0.830      ;
; 0.637 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.835      ;
; 0.639 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.837      ;
; 0.641 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.838      ;
; 0.656 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.854      ;
; 0.657 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|Vcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.055      ; 0.856      ;
; 0.757 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.286      ;
; 0.763 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.961      ;
; 0.766 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.295      ;
; 0.766 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.964      ;
; 0.770 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.968      ;
; 0.772 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.970      ;
; 0.772 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.301      ;
; 0.773 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.972      ;
; 0.777 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.975      ;
; 0.779 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.977      ;
; 0.783 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.981      ;
; 0.797 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.995      ;
; 0.805 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.003      ;
; 0.805 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.003      ;
; 0.815 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.344      ;
; 0.835 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.032      ;
; 0.852 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.049      ;
; 0.852 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.050      ;
; 0.859 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.057      ;
; 0.863 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.061      ;
; 0.868 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.066      ;
; 0.869 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.399      ;
; 0.872 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.070      ;
; 0.873 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.071      ;
; 0.875 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.073      ;
; 0.878 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.076      ;
; 0.882 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.079      ;
; 0.889 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.087      ;
; 0.893 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.091      ;
; 0.948 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.146      ;
; 0.952 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.150      ;
; 0.955 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.153      ;
; 0.958 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.156      ;
; 0.962 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.160      ;
; 0.971 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.169      ;
; 0.988 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.186      ;
; 1.008 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.206      ;
; 1.012 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.210      ;
; 1.013 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.211      ;
; 1.041 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.239      ;
; 1.042 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.055      ; 1.241      ;
; 1.044 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.242      ;
; 1.047 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.245      ;
; 1.047 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.245      ;
; 1.053 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.385      ; 1.582      ;
; 1.060 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.258      ;
; 1.107 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.305      ;
; 1.118 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.316      ;
; 1.131 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.329      ;
; 1.147 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.345      ;
; 1.151 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.349      ;
; 1.161 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.358      ;
; 1.165 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.363      ;
; 1.166 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.364      ;
; 1.169 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.367      ;
; 1.170 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.368      ;
; 1.204 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.402      ;
; 1.204 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.402      ;
; 1.208 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.405      ;
; 1.208 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.405      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[31]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|tmp|clk             ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                   ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 2.241 ; 2.592 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -1.240 ; -1.595 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 6.857 ; 6.878 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 8.991 ; 9.171 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 8.759 ; 8.935 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 8.991 ; 9.164 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 8.984 ; 9.157 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 8.984 ; 9.171 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 6.664 ; 6.683 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 6.691 ; 6.691 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 6.691 ; 6.691 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 6.914 ; 6.910 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 6.908 ; 6.903 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 6.907 ; 6.917 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 8.226 ; 8.304 ; 8.570 ; 8.677 ;
; button[1]  ; rgb[6]      ; 8.458 ; 8.533 ; 8.802 ; 8.906 ;
; button[1]  ; rgb[7]      ; 8.451 ; 8.526 ; 8.795 ; 8.899 ;
; button[1]  ; rgb[10]     ; 8.451 ; 8.540 ; 8.795 ; 8.913 ;
; button[2]  ; rgb[2]      ; 7.816 ; 7.905 ; 8.176 ; 8.206 ;
; button[2]  ; rgb[6]      ; 8.048 ; 8.134 ; 8.408 ; 8.435 ;
; button[2]  ; rgb[7]      ; 8.041 ; 8.127 ; 8.401 ; 8.428 ;
; button[2]  ; rgb[10]     ; 8.041 ; 8.141 ; 8.401 ; 8.442 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 7.383 ; 7.407 ; 7.719 ; 7.770 ;
; button[1]  ; rgb[6]      ; 7.606 ; 7.626 ; 7.942 ; 7.989 ;
; button[1]  ; rgb[7]      ; 7.600 ; 7.619 ; 7.936 ; 7.982 ;
; button[1]  ; rgb[10]     ; 7.599 ; 7.633 ; 7.935 ; 7.996 ;
; button[2]  ; rgb[2]      ; 7.080 ; 7.106 ; 7.392 ; 7.446 ;
; button[2]  ; rgb[6]      ; 7.303 ; 7.325 ; 7.615 ; 7.665 ;
; button[2]  ; rgb[7]      ; 7.297 ; 7.318 ; 7.609 ; 7.658 ;
; button[2]  ; rgb[10]     ; 7.296 ; 7.332 ; 7.608 ; 7.672 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -1.883 ; -48.523       ;
; clk_div:P_CLK|tmp ; -0.502 ; -5.523        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -0.199 ; -0.199        ;
; clk_div:P_CLK|tmp ; 0.187  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk50MHz          ; -3.000 ; -37.948             ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.883 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.835      ;
; -1.859 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.614      ;
; -1.856 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.808      ;
; -1.835 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.590      ;
; -1.834 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.589      ;
; -1.833 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.785      ;
; -1.830 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.971      ;
; -1.815 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.767      ;
; -1.813 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.568      ;
; -1.806 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.750      ;
; -1.805 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.560      ;
; -1.803 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.944      ;
; -1.791 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.546      ;
; -1.788 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.740      ;
; -1.785 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.540      ;
; -1.782 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.726      ;
; -1.781 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.725      ;
; -1.780 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.732      ;
; -1.780 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.921      ;
; -1.779 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.534      ;
; -1.778 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.730      ;
; -1.767 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.522      ;
; -1.766 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.521      ;
; -1.765 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.717      ;
; -1.762 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.903      ;
; -1.760 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.704      ;
; -1.758 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.710      ;
; -1.757 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.709      ;
; -1.756 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.511      ;
; -1.756 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.708      ;
; -1.752 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.696      ;
; -1.748 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.700      ;
; -1.747 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.699      ;
; -1.745 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.500      ;
; -1.740 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.689      ;
; -1.738 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.682      ;
; -1.737 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.492      ;
; -1.735 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.876      ;
; -1.732 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.684      ;
; -1.732 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.676      ;
; -1.728 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.677      ;
; -1.727 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.868      ;
; -1.726 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.678      ;
; -1.726 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.670      ;
; -1.725 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.866      ;
; -1.724 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.676      ;
; -1.723 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.675      ;
; -1.723 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.478      ;
; -1.720 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.672      ;
; -1.717 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.472      ;
; -1.714 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.658      ;
; -1.713 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.657      ;
; -1.712 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.664      ;
; -1.712 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.853      ;
; -1.711 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.466      ;
; -1.710 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.662      ;
; -1.705 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.846      ;
; -1.704 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.845      ;
; -1.703 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.647      ;
; -1.703 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.844      ;
; -1.699 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.651      ;
; -1.699 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.454      ;
; -1.698 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.453      ;
; -1.697 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.649      ;
; -1.695 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.836      ;
; -1.692 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.636      ;
; -1.690 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.642      ;
; -1.689 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.641      ;
; -1.688 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.443      ;
; -1.688 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.640      ;
; -1.687 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.151      ; 2.825      ;
; -1.684 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.628      ;
; -1.680 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.632      ;
; -1.679 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.631      ;
; -1.679 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.820      ;
; -1.677 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.432      ;
; -1.675 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.151      ; 2.813      ;
; -1.673 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.814      ;
; -1.672 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.621      ;
; -1.671 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.812      ;
; -1.670 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.811      ;
; -1.669 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.424      ;
; -1.664 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.616      ;
; -1.664 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.608      ;
; -1.660 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.609      ;
; -1.659 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.800      ;
; -1.658 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.610      ;
; -1.658 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.602      ;
; -1.657 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.798      ;
; -1.656 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.608      ;
; -1.655 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.607      ;
; -1.655 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.410      ;
; -1.652 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.604      ;
; -1.652 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.604      ;
; -1.649 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.601      ;
; -1.649 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.232     ; 2.404      ;
; -1.648 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.597      ;
; -1.646 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.154      ; 2.787      ;
; -1.645 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.038     ; 2.594      ;
; -1.644 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.596      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.502 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.453      ;
; -0.500 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.451      ;
; -0.486 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.436      ;
; -0.483 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.434      ;
; -0.476 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.427      ;
; -0.472 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.424      ;
; -0.457 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.408      ;
; -0.429 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.380      ;
; -0.428 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.380      ;
; -0.423 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.373      ;
; -0.416 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.367      ;
; -0.415 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.366      ;
; -0.415 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.366      ;
; -0.411 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.363      ;
; -0.404 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.354      ;
; -0.397 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.348      ;
; -0.396 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.347      ;
; -0.389 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.340      ;
; -0.377 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.328      ;
; -0.375 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.327      ;
; -0.374 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.326      ;
; -0.373 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.325      ;
; -0.372 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.324      ;
; -0.372 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.324      ;
; -0.372 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.324      ;
; -0.371 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.323      ;
; -0.369 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.320      ;
; -0.369 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.320      ;
; -0.369 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.320      ;
; -0.369 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.320      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.319      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.319      ;
; -0.367 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.318      ;
; -0.365 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.317      ;
; -0.363 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.314      ;
; -0.355 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.305      ;
; -0.354 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.305      ;
; -0.349 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.300      ;
; -0.345 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.297      ;
; -0.341 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.291      ;
; -0.338 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.289      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.288      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.288      ;
; -0.330 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.282      ;
; -0.329 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.281      ;
; -0.328 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.280      ;
; -0.327 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.279      ;
; -0.327 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.279      ;
; -0.327 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.278      ;
; -0.326 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.278      ;
; -0.326 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.276      ;
; -0.324 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.276      ;
; -0.324 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.275      ;
; -0.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.274      ;
; -0.322 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.273      ;
; -0.316 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.267      ;
; -0.315 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.266      ;
; -0.314 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.265      ;
; -0.308 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.259      ;
; -0.304 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.256      ;
; -0.304 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.255      ;
; -0.303 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.254      ;
; -0.299 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.249      ;
; -0.298 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.248      ;
; -0.295 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.245      ;
; -0.288 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.238      ;
; -0.281 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.232      ;
; -0.280 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.230      ;
; -0.279 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.229      ;
; -0.276 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.227      ;
; -0.274 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.225      ;
; -0.273 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.225      ;
; -0.273 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.225      ;
; -0.273 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.225      ;
; -0.273 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.225      ;
; -0.272 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.224      ;
; -0.270 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.221      ;
; -0.265 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.216      ;
; -0.263 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.214      ;
; -0.262 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.213      ;
; -0.261 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.213      ;
; -0.260 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.210      ;
; -0.259 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.209      ;
; -0.258 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.037     ; 1.208      ;
; -0.254 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.205      ;
; -0.253 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.205      ;
; -0.252 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.204      ;
; -0.251 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.203      ;
; -0.250 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.202      ;
; -0.249 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.201      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                     ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.199 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 1.405      ; 1.425      ;
; 0.268  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.584      ;
; 0.271  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.587      ;
; 0.298  ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.425      ;
; 0.298  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.426      ;
; 0.299  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.426      ;
; 0.300  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.419      ;
; 0.305  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.323  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.639      ;
; 0.326  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.642      ;
; 0.334  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.650      ;
; 0.335  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.651      ;
; 0.337  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.653      ;
; 0.338  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.654      ;
; 0.374  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.493      ;
; 0.388  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.704      ;
; 0.389  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.705      ;
; 0.391  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.707      ;
; 0.392  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.708      ;
; 0.401  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.717      ;
; 0.401  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.717      ;
; 0.404  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.720      ;
; 0.404  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.720      ;
; 0.407  ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; -0.500       ; 1.405      ; 1.531      ;
; 0.448  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.575      ;
; 0.448  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.575      ;
; 0.453  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.769      ;
; 0.454  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.770      ;
; 0.455  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.583      ;
; 0.456  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.772      ;
; 0.457  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.773      ;
; 0.458  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.586      ;
; 0.461  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.580      ;
; 0.464  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.782      ;
; 0.467  ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[0]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.032      ; 0.583      ;
; 0.467  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.783      ;
; 0.467  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.785      ;
; 0.469  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.032      ; 0.586      ;
; 0.470  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.232      ; 0.786      ;
; 0.511  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.638      ;
; 0.511  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.630      ;
; 0.514  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.641      ;
; 0.514  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.633      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.523      ;
; 0.221 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.536      ;
; 0.283 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.405      ;
; 0.289 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.409      ;
; 0.293 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.412      ;
; 0.298 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.418      ;
; 0.306 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.621      ;
; 0.307 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.436      ;
; 0.321 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.443      ;
; 0.334 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.649      ;
; 0.351 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.471      ;
; 0.352 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.472      ;
; 0.352 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.472      ;
; 0.353 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.037      ; 0.476      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.480      ;
; 0.361 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.480      ;
; 0.362 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.482      ;
; 0.365 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|Vcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.486      ;
; 0.439 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.754      ;
; 0.439 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.754      ;
; 0.445 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.760      ;
; 0.458 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.774      ;
; 0.465 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.594      ;
; 0.478 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.598      ;
; 0.485 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.604      ;
; 0.497 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.812      ;
; 0.504 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.623      ;
; 0.519 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.644      ;
; 0.531 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.656      ;
; 0.538 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.660      ;
; 0.556 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.676      ;
; 0.561 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.681      ;
; 0.572 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.692      ;
; 0.589 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.710      ;
; 0.593 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.713      ;
; 0.594 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.714      ;
; 0.595 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.715      ;
; 0.598 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.231      ; 0.913      ;
; 0.598 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.718      ;
; 0.601 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.721      ;
; 0.605 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.725      ;
; 0.616 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.736      ;
; 0.622 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.742      ;
; 0.624 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.744      ;
; 0.635 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.755      ;
; 0.653 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.773      ;
; 0.668 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.788      ;
; 0.687 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.807      ;
; 0.691 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.811      ;
; 0.692 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.812      ;
; 0.694 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.814      ;
; 0.696 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.816      ;
; 0.699 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.819      ;
; 0.701 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.821      ;
; 0.702 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.821      ;
; 0.712 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.832      ;
; 0.712 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.832      ;
; 0.718 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.838      ;
; 0.728 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.847      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[31]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[27]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                   ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 1.413 ; 2.044 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.817 ; -1.406 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 4.524 ; 4.372 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 5.630 ; 5.984 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 5.479 ; 5.817 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 5.630 ; 5.976 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 5.624 ; 5.977 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 5.629 ; 5.984 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 4.396 ; 4.250 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 4.304 ; 4.368 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 4.304 ; 4.368 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 4.448 ; 4.521 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 4.442 ; 4.523 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 4.447 ; 4.529 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 5.247 ; 5.427 ; 5.833 ; 6.032 ;
; button[1]  ; rgb[6]      ; 5.398 ; 5.586 ; 5.984 ; 6.191 ;
; button[1]  ; rgb[7]      ; 5.392 ; 5.587 ; 5.978 ; 6.192 ;
; button[1]  ; rgb[10]     ; 5.397 ; 5.594 ; 5.983 ; 6.199 ;
; button[2]  ; rgb[2]      ; 4.988 ; 5.160 ; 5.593 ; 5.719 ;
; button[2]  ; rgb[6]      ; 5.139 ; 5.319 ; 5.744 ; 5.878 ;
; button[2]  ; rgb[7]      ; 5.133 ; 5.320 ; 5.738 ; 5.879 ;
; button[2]  ; rgb[10]     ; 5.138 ; 5.327 ; 5.743 ; 5.886 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 4.727 ; 4.849 ; 5.306 ; 5.447 ;
; button[1]  ; rgb[6]      ; 4.871 ; 5.002 ; 5.450 ; 5.600 ;
; button[1]  ; rgb[7]      ; 4.865 ; 5.004 ; 5.444 ; 5.602 ;
; button[1]  ; rgb[10]     ; 4.870 ; 5.010 ; 5.449 ; 5.608 ;
; button[2]  ; rgb[2]      ; 4.533 ; 4.644 ; 5.092 ; 5.222 ;
; button[2]  ; rgb[6]      ; 4.677 ; 4.797 ; 5.236 ; 5.375 ;
; button[2]  ; rgb[7]      ; 4.671 ; 4.799 ; 5.230 ; 5.377 ;
; button[2]  ; rgb[10]     ; 4.676 ; 4.805 ; 5.235 ; 5.383 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+--------------------+----------+--------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -4.161   ; -0.199 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz          ; -4.161   ; -0.199 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:P_CLK|tmp ; -1.755   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -141.749 ; -0.199 ; 0.0      ; 0.0     ; -79.948             ;
;  clk50MHz          ; -114.424 ; -0.199 ; N/A      ; N/A     ; -37.948             ;
;  clk_div:P_CLK|tmp ; -27.325  ; 0.000  ; N/A      ; N/A     ; -42.000             ;
+--------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 2.566 ; 2.994 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.817 ; -1.406 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 7.388 ; 7.344 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 9.667 ; 9.985 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 9.411 ; 9.717 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 9.667 ; 9.963 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 9.661 ; 9.966 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 9.659 ; 9.985 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 4.396 ; 4.250 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 4.304 ; 4.368 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 4.304 ; 4.368 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 4.448 ; 4.521 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 4.442 ; 4.523 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 4.447 ; 4.529 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 8.871 ; 9.012 ; 9.287 ; 9.461 ;
; button[1]  ; rgb[6]      ; 9.127 ; 9.258 ; 9.543 ; 9.707 ;
; button[1]  ; rgb[7]      ; 9.121 ; 9.261 ; 9.537 ; 9.710 ;
; button[1]  ; rgb[10]     ; 9.119 ; 9.280 ; 9.535 ; 9.729 ;
; button[2]  ; rgb[2]      ; 8.431 ; 8.578 ; 8.870 ; 8.942 ;
; button[2]  ; rgb[6]      ; 8.687 ; 8.824 ; 9.126 ; 9.188 ;
; button[2]  ; rgb[7]      ; 8.681 ; 8.827 ; 9.120 ; 9.191 ;
; button[2]  ; rgb[10]     ; 8.679 ; 8.846 ; 9.118 ; 9.210 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[2]      ; 4.727 ; 4.849 ; 5.306 ; 5.447 ;
; button[1]  ; rgb[6]      ; 4.871 ; 5.002 ; 5.450 ; 5.600 ;
; button[1]  ; rgb[7]      ; 4.865 ; 5.004 ; 5.444 ; 5.602 ;
; button[1]  ; rgb[10]     ; 4.870 ; 5.010 ; 5.449 ; 5.608 ;
; button[2]  ; rgb[2]      ; 4.533 ; 4.644 ; 5.092 ; 5.222 ;
; button[2]  ; rgb[6]      ; 4.677 ; 4.797 ; 5.236 ; 5.375 ;
; button[2]  ; rgb[7]      ; 4.671 ; 4.799 ; 5.230 ; 5.377 ;
; button[2]  ; rgb[10]     ; 4.676 ; 4.805 ; 5.235 ; 5.383 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Horiz_Sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vert_Sync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Horiz_Sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Vert_Sync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Horiz_Sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Vert_Sync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk50MHz          ; clk50MHz          ; 1584     ; 0        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk50MHz          ; 1        ; 1        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 389      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk50MHz          ; clk50MHz          ; 1584     ; 0        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk50MHz          ; 1        ; 1        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 389      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Mar 11 21:31:17 2016
Info: Command: quartus_sta lab06 -c lab06
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab06.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:P_CLK|tmp clk_div:P_CLK|tmp
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.161
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.161            -114.424 clk50MHz 
    Info (332119):    -1.755             -27.325 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is -0.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.121              -0.121 clk50MHz 
    Info (332119):     0.358               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.603             -98.903 clk50MHz 
    Info (332119):    -1.490             -20.965 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is -0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.152              -0.152 clk50MHz 
    Info (332119):     0.313               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.883
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.883             -48.523 clk50MHz 
    Info (332119):    -0.502              -5.523 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is -0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.199              -0.199 clk50MHz 
    Info (332119):     0.187               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.948 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Fri Mar 11 21:31:20 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


