# SPDX-License-Identifier: GPL-2.0-only
# Amlogic clock drivers

# Amlogic Clock controllers

obj-$(CONFIG_COMMON_CLK_AXG) += axg.o axg-aoclk.o
obj-$(CONFIG_COMMON_CLK_AXG_AUDIO) += axg-audio.o
obj-$(CONFIG_COMMON_CLK_MESON8B) += meson8b.o

CLK_MODULE_NAME = meson_clk
obj-$(CONFIG_MESON_CLKC_MODULE) = $(CLK_MODULE_NAME).o
$(CLK_MODULE_NAME)-y = clkcs_init.o

$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_AO_CLKC) += meson-aoclk.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_CPU_DYNDIV) += clk-cpu-dyndiv.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_DUALDIV) += clk-dualdiv.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_EE_CLKC) += meson-eeclk.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_MPLL) += clk-mpll.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_PHASE) += clk-phase.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_PLL) += clk-pll.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_REGMAP) += clk-regmap.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_SCLK_DIV) += sclk-div.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_MESON_VID_PLL_DIV) += vid-pll-div.o

$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_G12A) += g12a.o g12a-aoclk.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_TM2) += tm2.o tm2-aoclk.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_SC2) += sc2.o sc2_clk_regmap.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_T5D) += t5d/t5d.o t5d/t5d-periph.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_T5D) += t5d/t5d-aoclk.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_T7) += t7.o sc2_clk_regmap.o
$(CLK_MODULE_NAME)-$(CONFIG_COMMON_CLK_S4) += s4.o
