Fitter report for FinalProject
Mon Dec 05 16:31:20 2022
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |FinalProject|QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_v2h1:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 05 16:31:19 2022       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; FinalProject                                ;
; Top-level Entity Name              ; FinalProject                                ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,434 / 114,480 ( 6 % )                     ;
;     Total combinational functions  ; 6,541 / 114,480 ( 6 % )                     ;
;     Dedicated logic registers      ; 4,624 / 114,480 ( 4 % )                     ;
; Total registers                    ; 4743                                        ;
; Total pins                         ; 244 / 529 ( 46 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 120,704 / 3,981,312 ( 3 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                           ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processor 3            ;   2.2%      ;
;     Processor 4            ;   2.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[0]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[1]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[2]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[3]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[4]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[5]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[6]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[7]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[8]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[9]                                                           ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[10]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[11]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[12]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[13]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[14]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15]                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|q_a[15]                                                          ; PORTADATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[16]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[17]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[18]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[19]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[20]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[21]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[22]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[23]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[24]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[25]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[26]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[27]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[28]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[29]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[30]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src1[31]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|D_bht_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|altsyncram:the_altsyncram|altsyncram_nkh1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|D_bht_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|altsyncram:the_altsyncram|altsyncram_nkh1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[16]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[17]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[18]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[19]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[20]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[21]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[22]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[23]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[24]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[25]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[26]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[27]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[28]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[29]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[30]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_data[31]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_dqm[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[2]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_dqm[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[3]~output                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[16]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[16]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[17]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[17]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[18]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[18]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[19]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[19]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[20]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[20]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[21]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[21]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[22]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[22]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[23]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[23]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[24]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[24]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[25]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[25]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[26]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[26]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[27]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[27]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[28]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[28]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[29]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[29]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[30]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[30]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|za_data[31]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[31]~input                                                                                                                                                                                                                                                                                                                              ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                           ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; QsysSystem_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; QsysSystem_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12243 ) ; 0.00 % ( 0 / 12243 )       ; 0.00 % ( 0 / 12243 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12243 ) ; 0.00 % ( 0 / 12243 )       ; 0.00 % ( 0 / 12243 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11775 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/16.1/FinalProject/output_files/FinalProject.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 7,434 / 114,480 ( 6 % )     ;
;     -- Combinational with no register       ; 2810                        ;
;     -- Register only                        ; 893                         ;
;     -- Combinational with a register        ; 3731                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3554                        ;
;     -- 3 input functions                    ; 1816                        ;
;     -- <=2 input functions                  ; 1171                        ;
;     -- Register only                        ; 893                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 6072                        ;
;     -- arithmetic mode                      ; 469                         ;
;                                             ;                             ;
; Total registers*                            ; 4,743 / 117,053 ( 4 % )     ;
;     -- Dedicated logic registers            ; 4,624 / 114,480 ( 4 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 595 / 7,155 ( 8 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 244 / 529 ( 46 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 24 / 432 ( 6 % )            ;
; Total block memory bits                     ; 120,704 / 3,981,312 ( 3 % ) ;
; Total block memory implementation bits      ; 221,184 / 3,981,312 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )           ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global signals                              ; 9                           ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.6% / 3.5%          ;
; Peak interconnect usage (total/H/V)         ; 38.5% / 40.2% / 38.5%       ;
; Maximum fan-out                             ; 4413                        ;
; Highest non-global fan-out                  ; 751                         ;
; Total fan-out                               ; 41274                       ;
; Average fan-out                             ; 3.29                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                             ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                        ;                                ;
; Total logic elements                         ; 7124 / 114480 ( 6 % ) ; 130 / 114480 ( < 1 % ) ; 180 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 2663                  ; 58                     ; 89                     ; 0                              ;
;     -- Register only                         ; 871                   ; 8                      ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 3590                  ; 64                     ; 77                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 3422                  ; 54                     ; 78                     ; 0                              ;
;     -- 3 input functions                     ; 1750                  ; 22                     ; 44                     ; 0                              ;
;     -- <=2 input functions                   ; 1081                  ; 46                     ; 44                     ; 0                              ;
;     -- Register only                         ; 871                   ; 8                      ; 14                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                        ;                                ;
;     -- normal mode                           ; 5797                  ; 118                    ; 157                    ; 0                              ;
;     -- arithmetic mode                       ; 456                   ; 4                      ; 9                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total registers                              ; 4580                  ; 72                     ; 91                     ; 0                              ;
;     -- Dedicated logic registers             ; 4461 / 114480 ( 4 % ) ; 72 / 114480 ( < 1 % )  ; 91 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 567 / 7155 ( 8 % )    ; 13 / 7155 ( < 1 % )    ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 244                   ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 532 ( < 1 % )     ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 120704                ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 221184                ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 24 / 432 ( 5 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                        ;                                ;
; Connections                                  ;                       ;                        ;                        ;                                ;
;     -- Input Connections                     ; 4867                  ; 73                     ; 140                    ; 1                              ;
;     -- Registered Input Connections          ; 4629                  ; 30                     ; 100                    ; 0                              ;
;     -- Output Connections                    ; 313                   ; 5                      ; 224                    ; 4539                           ;
;     -- Registered Output Connections         ; 6                     ; 3                      ; 224                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                        ;                                ;
;     -- Total Connections                     ; 40170                 ; 571                    ; 1066                   ; 4551                           ;
;     -- Registered Connections                ; 19607                 ; 294                    ; 757                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; External Connections                         ;                       ;                        ;                        ;                                ;
;     -- Top                                   ; 294                   ; 31                     ; 315                    ; 4540                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                      ; 47                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 315                   ; 47                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 4540                  ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                        ;                                ;
;     -- Input Ports                           ; 75                    ; 11                     ; 87                     ; 1                              ;
;     -- Output Ports                          ; 177                   ; 4                      ; 104                    ; 4                              ;
;     -- Bidir Ports                           ; 51                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                      ; 60                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                      ; 3                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                      ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                      ; 68                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 73                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                      ; 73                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]   ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]   ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]   ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]   ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]   ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]   ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]   ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]   ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]    ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]    ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]    ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]    ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]    ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]    ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]    ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]    ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]    ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_CLK            ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[0]             ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]             ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]             ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]             ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]             ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]             ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]             ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]             ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]             ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]            ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]            ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]            ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]            ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]            ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]            ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]            ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]            ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]             ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]             ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]             ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]             ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]             ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]             ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]             ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]             ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]             ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK              ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[0]           ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[10]          ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[11]          ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[12]          ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[13]          ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[14]          ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[15]          ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevLSB[16]          ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[17]          ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[18]          ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[19]          ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[1]           ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[20]          ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[21]          ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[22]          ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[23]          ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevLSB[24]          ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[25]          ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[26]          ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[27]          ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[28]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[29]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[2]           ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[30]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[31]          ; Y15   ; 3        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevLSB[3]           ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[4]           ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[5]           ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[6]           ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[7]           ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevLSB[8]           ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevLSB[9]           ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[0]           ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[10]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[11]          ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[12]          ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[13]          ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[14]          ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[15]          ; AF14  ; 3        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevMSB[16]          ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[17]          ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[18]          ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[19]          ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[1]           ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[20]          ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[21]          ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[22]          ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[23]          ; AB14  ; 3        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevMSB[24]          ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[25]          ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[26]          ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[27]          ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[28]          ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[29]          ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[2]           ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[30]          ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[31]          ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevMSB[3]           ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[4]           ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[5]           ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[6]           ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[7]           ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SevMSB[8]           ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SevMSB[9]           ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ba[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ba[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cas_n    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cke      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cs_n     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ras_n    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_we_n     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[0]        ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[10]       ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[11]       ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[12]       ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[13]       ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[14]       ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[15]       ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[16]       ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[17]       ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[18]       ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[19]       ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[1]        ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[2]        ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[3]        ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[4]        ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[5]        ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[6]        ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[7]        ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[8]        ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ADDR[9]        ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_CE_N           ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_LB_N           ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_OE_N           ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_UB_N           ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_WE_N           ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_BLANK       ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[0]        ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[1]        ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[2]        ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[3]        ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[4]        ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[5]        ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[6]        ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_B[7]        ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_CLK         ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[0]        ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[1]        ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[2]        ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[3]        ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[4]        ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[5]        ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[6]        ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_G[7]        ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_HS          ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[0]        ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[1]        ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[2]        ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[3]        ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[4]        ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[5]        ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[6]        ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_R[7]        ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_SYNC        ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_VS          ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SD_CMD            ; AD14  ; 3        ; 56           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line (inverted) ;
; SD_DAT            ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0 (inverted)       ;
; SD_DAT3           ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                          ;
; sdram_wire_dq[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe                                                                                                                                                              ;
; sdram_wire_dq[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                ;
; sdram_wire_dq[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                ;
; sdram_wire_dq[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                ;
; sdram_wire_dq[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                ;
; sdram_wire_dq[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                ;
; sdram_wire_dq[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                ;
; sdram_wire_dq[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                ;
; sdram_wire_dq[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                ;
; sdram_wire_dq[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                ;
; sdram_wire_dq[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                ;
; sdram_wire_dq[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                 ;
; sdram_wire_dq[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                ;
; sdram_wire_dq[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                ;
; sdram_wire_dq[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                ;
; sdram_wire_dq[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                ;
; sdram_wire_dq[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                ;
; sdram_wire_dq[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                ;
; sdram_wire_dq[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                ;
; sdram_wire_dq[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                ;
; sdram_wire_dq[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                ;
; sdram_wire_dq[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                ;
; sdram_wire_dq[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                 ;
; sdram_wire_dq[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                ;
; sdram_wire_dq[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                ;
; sdram_wire_dq[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                 ;
; sdram_wire_dq[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                 ;
; sdram_wire_dq[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                 ;
; sdram_wire_dq[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                 ;
; sdram_wire_dq[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                 ;
; sdram_wire_dq[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                 ;
; sdram_wire_dq[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                 ;
; sram_DQ[0]        ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[10]       ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[11]       ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[12]       ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[13]       ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[14]       ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[15]       ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[1]        ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[2]        ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[3]        ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[4]        ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[5]        ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[6]        ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[7]        ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[8]        ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
; sram_DQ[9]        ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write (inverted)                                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; vga_out_B[5]            ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; vga_out_B[7]            ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; vga_out_B[4]            ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; vga_out_B[3]            ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; vga_out_B[1]            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; vga_out_B[0]            ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; vga_out_HS              ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; vga_out_R[0]            ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; vga_out_R[3]            ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; vga_out_B[2]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 2.5V          ; --           ;
; 3        ; 38 / 73 ( 52 % ) ; 2.5V          ; --           ;
; 4        ; 33 / 71 ( 46 % ) ; 2.5V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 29 / 72 ( 40 % ) ; 2.5V          ; --           ;
; 8        ; 29 / 71 ( 41 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; vga_out_B[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; vga_out_B[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; vga_out_CLK                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sdram_wire_dq[11]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; sram_ADDR[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; sdram_wire_addr[11]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; sdram_wire_cke                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sdram_wire_addr[7]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; SevMSB[30]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; SevMSB[21]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; SevMSB[18]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; SevMSB[16]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; SevMSB[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; SevLSB[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; SevLSB[16]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; SevLSB[17]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sdram_wire_dq[10]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sdram_wire_dq[12]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sdram_wire_dq[14]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; sram_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; sram_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; sram_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; sram_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; sram_ADDR[18]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; sram_ADDR[17]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; sram_ADDR[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; SevMSB[23]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; SevMSB[20]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; SevMSB[17]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; SevMSB[19]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; SevMSB[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; SevMSB[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; SevLSB[26]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; sdram_wire_dq[13]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sdram_wire_dq[15]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; sram_ADDR[13]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; sram_UB_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; sram_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; sram_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; sram_ADDR[16]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT3                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; SevMSB[22]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; SevMSB[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; sram_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; sram_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; sram_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; sram_LB_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; sram_OE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; sram_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; SevLSB[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; SevMSB[24]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; SevMSB[8]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; SevLSB[28]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; sram_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; sram_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; sram_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; sram_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; sram_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; sram_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; sram_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; SevMSB[25]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; SevMSB[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; SevMSB[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; sram_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; sram_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; sram_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; sram_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; sram_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; sram_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; sram_CE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; SevMSB[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; SevLSB[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; SevMSB[28]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; SevMSB[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; SevMSB[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; SevLSB[29]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; sram_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; sram_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; sram_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; SevMSB[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; SevMSB[26]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; SevMSB[29]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; SevMSB[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; SevMSB[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; sram_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; sram_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; sram_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; SevLSB[23]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; SevMSB[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; SevMSB[14]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; SevMSB[11]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; SevMSB[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; vga_out_G[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; vga_out_B[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; vga_out_B[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; vga_out_G[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; vga_out_G[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; vga_out_SYNC                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; vga_out_B[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; vga_out_B[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; vga_out_VS                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; vga_out_R[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; vga_out_B[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; vga_out_B[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; vga_out_R[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; vga_out_R[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; SevLSB[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; vga_out_G[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; vga_out_G[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; vga_out_BLANK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; vga_out_R[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; SevLSB[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; vga_out_G[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; vga_out_R[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; vga_out_G[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; vga_out_HS                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; SevLSB[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; vga_out_R[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; vga_out_R[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; vga_out_G[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; SevLSB[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; vga_out_R[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; SevLSB[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; sdram_wire_dqm[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; sdram_wire_dq[23]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; sdram_wire_dq[17]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; SevLSB[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; SevLSB[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; sdram_wire_dq[21]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; sdram_wire_dq[22]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; sdram_wire_dq[16]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; SevLSB[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; sdram_wire_dq[19]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; sdram_wire_dq[20]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; sdram_wire_dqm[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sdram_wire_addr[3]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; sdram_wire_dq[18]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; sdram_wire_dq[26]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; sdram_wire_dq[27]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; sdram_wire_dq[28]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; sdram_wire_ba[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sdram_wire_addr[10]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sdram_wire_addr[0]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; sdram_wire_dq[25]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; sdram_wire_dq[29]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; sdram_wire_cs_n                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; sram_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; sram_ADDR[19]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; sdram_wire_dq[31]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; sdram_wire_dqm[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sdram_wire_dq[7]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; sdram_wire_dq[30]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; sdram_wire_dq[24]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; sdram_wire_ras_n                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; sdram_wire_ba[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sdram_wire_addr[2]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; SevLSB[25]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; SevLSB[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; SevLSB[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sdram_wire_dq[6]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sdram_wire_dq[5]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sdram_wire_dq[4]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sdram_wire_dq[2]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sdram_wire_addr[4]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; sdram_wire_we_n                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; sdram_wire_cas_n                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sdram_wire_addr[1]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; SevLSB[24]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sdram_wire_dq[3]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sdram_wire_dq[1]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sdram_wire_dq[0]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; sdram_wire_dqm[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sdram_wire_addr[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sdram_wire_addr[5]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; SevLSB[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; SevLSB[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; SevLSB[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; SevLSB[19]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; SevLSB[21]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; SevLSB[22]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sdram_wire_dq[8]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sdram_wire_dq[9]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sdram_wire_addr[8]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sdram_wire_addr[9]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; sdram_wire_addr[12]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; SevMSB[31]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; SevLSB[31]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; SevLSB[30]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; SevLSB[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; SevLSB[18]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; SevLSB[20]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                         ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ; QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; Softcore|clk|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                               ; Softcore|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                                       ;
; PLL mode                      ; Normal                                                                                                                          ; Normal                                                                                                                                            ;
; Compensate clock              ; clock0                                                                                                                          ; clock1                                                                                                                                            ;
; Compensated input/output pins ; --                                                                                                                              ; --                                                                                                                                                ;
; Switchover type               ; --                                                                                                                              ; --                                                                                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                                                                        ; 50.0 MHz                                                                                                                                          ;
; Input frequency 1             ; --                                                                                                                              ; --                                                                                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                        ; 50.0 MHz                                                                                                                                          ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                       ; 600.0 MHz                                                                                                                                         ;
; VCO post scale K counter      ; 2                                                                                                                               ; 2                                                                                                                                                 ;
; VCO frequency control         ; Auto                                                                                                                            ; Auto                                                                                                                                              ;
; VCO phase shift step          ; 250 ps                                                                                                                          ; 208 ps                                                                                                                                            ;
; VCO multiply                  ; --                                                                                                                              ; --                                                                                                                                                ;
; VCO divide                    ; --                                                                                                                              ; --                                                                                                                                                ;
; Freq min lock                 ; 30.0 MHz                                                                                                                        ; 25.0 MHz                                                                                                                                          ;
; Freq max lock                 ; 65.02 MHz                                                                                                                       ; 54.18 MHz                                                                                                                                         ;
; M VCO Tap                     ; 4                                                                                                                               ; 0                                                                                                                                                 ;
; M Initial                     ; 2                                                                                                                               ; 1                                                                                                                                                 ;
; M value                       ; 10                                                                                                                              ; 12                                                                                                                                                ;
; N value                       ; 1                                                                                                                               ; 1                                                                                                                                                 ;
; Charge pump current           ; setting 1                                                                                                                       ; setting 1                                                                                                                                         ;
; Loop filter resistance        ; setting 27                                                                                                                      ; setting 27                                                                                                                                        ;
; Loop filter capacitance       ; setting 0                                                                                                                       ; setting 0                                                                                                                                         ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                            ; 680 kHz to 980 kHz                                                                                                                                ;
; Bandwidth type                ; Medium                                                                                                                          ; Medium                                                                                                                                            ;
; Real time reconfigurable      ; Off                                                                                                                             ; Off                                                                                                                                               ;
; Scan chain MIF file           ; --                                                                                                                              ; --                                                                                                                                                ;
; Preserve PLL counter order    ; Off                                                                                                                             ; Off                                                                                                                                               ;
; PLL location                  ; PLL_1                                                                                                                           ; PLL_3                                                                                                                                             ;
; Inclk0 signal                 ; CLOCK_50                                                                                                                        ; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                 ;
; Inclk1 signal                 ; --                                                                                                                              ; --                                                                                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                   ; Global Clock                                                                                                                                      ;
; Inclk1 signal type            ; --                                                                                                                              ; --                                                                                                                                                ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------+
; Name                                                                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------+
; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                   ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; Softcore|clk|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]           ;
; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1]                   ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; Softcore|clk|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]           ;
; QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; Softcore|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; LEDR[0]             ; Incomplete set of assignments ;
; LEDR[1]             ; Incomplete set of assignments ;
; LEDR[2]             ; Incomplete set of assignments ;
; LEDR[3]             ; Incomplete set of assignments ;
; LEDR[4]             ; Incomplete set of assignments ;
; LEDR[5]             ; Incomplete set of assignments ;
; LEDR[6]             ; Incomplete set of assignments ;
; LEDR[7]             ; Incomplete set of assignments ;
; LEDR[8]             ; Incomplete set of assignments ;
; LEDR[9]             ; Incomplete set of assignments ;
; LEDR[10]            ; Incomplete set of assignments ;
; LEDR[11]            ; Incomplete set of assignments ;
; LEDR[12]            ; Incomplete set of assignments ;
; LEDR[13]            ; Incomplete set of assignments ;
; LEDR[14]            ; Incomplete set of assignments ;
; LEDR[15]            ; Incomplete set of assignments ;
; LEDR[16]            ; Incomplete set of assignments ;
; LEDR[17]            ; Incomplete set of assignments ;
; LEDG[0]             ; Incomplete set of assignments ;
; LEDG[1]             ; Incomplete set of assignments ;
; LEDG[2]             ; Incomplete set of assignments ;
; LEDG[3]             ; Incomplete set of assignments ;
; LEDG[4]             ; Incomplete set of assignments ;
; LEDG[5]             ; Incomplete set of assignments ;
; LEDG[6]             ; Incomplete set of assignments ;
; LEDG[7]             ; Incomplete set of assignments ;
; DRAM_CLK            ; Incomplete set of assignments ;
; SevMSB[0]           ; Incomplete set of assignments ;
; SevMSB[1]           ; Incomplete set of assignments ;
; SevMSB[2]           ; Incomplete set of assignments ;
; SevMSB[3]           ; Incomplete set of assignments ;
; SevMSB[4]           ; Incomplete set of assignments ;
; SevMSB[5]           ; Incomplete set of assignments ;
; SevMSB[6]           ; Incomplete set of assignments ;
; SevMSB[7]           ; Incomplete set of assignments ;
; SevMSB[8]           ; Incomplete set of assignments ;
; SevMSB[9]           ; Incomplete set of assignments ;
; SevMSB[10]          ; Incomplete set of assignments ;
; SevMSB[11]          ; Incomplete set of assignments ;
; SevMSB[12]          ; Incomplete set of assignments ;
; SevMSB[13]          ; Incomplete set of assignments ;
; SevMSB[14]          ; Incomplete set of assignments ;
; SevMSB[15]          ; Incomplete set of assignments ;
; SevMSB[16]          ; Incomplete set of assignments ;
; SevMSB[17]          ; Incomplete set of assignments ;
; SevMSB[18]          ; Incomplete set of assignments ;
; SevMSB[19]          ; Incomplete set of assignments ;
; SevMSB[20]          ; Incomplete set of assignments ;
; SevMSB[21]          ; Incomplete set of assignments ;
; SevMSB[22]          ; Incomplete set of assignments ;
; SevMSB[23]          ; Incomplete set of assignments ;
; SevMSB[24]          ; Incomplete set of assignments ;
; SevMSB[25]          ; Incomplete set of assignments ;
; SevMSB[26]          ; Incomplete set of assignments ;
; SevMSB[27]          ; Incomplete set of assignments ;
; SevMSB[28]          ; Incomplete set of assignments ;
; SevMSB[29]          ; Incomplete set of assignments ;
; SevMSB[30]          ; Incomplete set of assignments ;
; SevMSB[31]          ; Incomplete set of assignments ;
; SevLSB[0]           ; Incomplete set of assignments ;
; SevLSB[1]           ; Incomplete set of assignments ;
; SevLSB[2]           ; Incomplete set of assignments ;
; SevLSB[3]           ; Incomplete set of assignments ;
; SevLSB[4]           ; Incomplete set of assignments ;
; SevLSB[5]           ; Incomplete set of assignments ;
; SevLSB[6]           ; Incomplete set of assignments ;
; SevLSB[7]           ; Incomplete set of assignments ;
; SevLSB[8]           ; Incomplete set of assignments ;
; SevLSB[9]           ; Incomplete set of assignments ;
; SevLSB[10]          ; Incomplete set of assignments ;
; SevLSB[11]          ; Incomplete set of assignments ;
; SevLSB[12]          ; Incomplete set of assignments ;
; SevLSB[13]          ; Incomplete set of assignments ;
; SevLSB[14]          ; Incomplete set of assignments ;
; SevLSB[15]          ; Incomplete set of assignments ;
; SevLSB[16]          ; Incomplete set of assignments ;
; SevLSB[17]          ; Incomplete set of assignments ;
; SevLSB[18]          ; Incomplete set of assignments ;
; SevLSB[19]          ; Incomplete set of assignments ;
; SevLSB[20]          ; Incomplete set of assignments ;
; SevLSB[21]          ; Incomplete set of assignments ;
; SevLSB[22]          ; Incomplete set of assignments ;
; SevLSB[23]          ; Incomplete set of assignments ;
; SevLSB[24]          ; Incomplete set of assignments ;
; SevLSB[25]          ; Incomplete set of assignments ;
; SevLSB[26]          ; Incomplete set of assignments ;
; SevLSB[27]          ; Incomplete set of assignments ;
; SevLSB[28]          ; Incomplete set of assignments ;
; SevLSB[29]          ; Incomplete set of assignments ;
; SevLSB[30]          ; Incomplete set of assignments ;
; SevLSB[31]          ; Incomplete set of assignments ;
; sdram_wire_addr[0]  ; Incomplete set of assignments ;
; sdram_wire_addr[1]  ; Incomplete set of assignments ;
; sdram_wire_addr[2]  ; Incomplete set of assignments ;
; sdram_wire_addr[3]  ; Incomplete set of assignments ;
; sdram_wire_addr[4]  ; Incomplete set of assignments ;
; sdram_wire_addr[5]  ; Incomplete set of assignments ;
; sdram_wire_addr[6]  ; Incomplete set of assignments ;
; sdram_wire_addr[7]  ; Incomplete set of assignments ;
; sdram_wire_addr[8]  ; Incomplete set of assignments ;
; sdram_wire_addr[9]  ; Incomplete set of assignments ;
; sdram_wire_addr[10] ; Incomplete set of assignments ;
; sdram_wire_addr[11] ; Incomplete set of assignments ;
; sdram_wire_addr[12] ; Incomplete set of assignments ;
; sdram_wire_ba[0]    ; Incomplete set of assignments ;
; sdram_wire_ba[1]    ; Incomplete set of assignments ;
; sdram_wire_cas_n    ; Incomplete set of assignments ;
; sdram_wire_cke      ; Incomplete set of assignments ;
; sdram_wire_cs_n     ; Incomplete set of assignments ;
; sdram_wire_dqm[0]   ; Incomplete set of assignments ;
; sdram_wire_dqm[1]   ; Incomplete set of assignments ;
; sdram_wire_dqm[2]   ; Incomplete set of assignments ;
; sdram_wire_dqm[3]   ; Incomplete set of assignments ;
; sdram_wire_ras_n    ; Incomplete set of assignments ;
; sdram_wire_we_n     ; Incomplete set of assignments ;
; SD_CLK              ; Incomplete set of assignments ;
; sram_ADDR[0]        ; Incomplete set of assignments ;
; sram_ADDR[1]        ; Incomplete set of assignments ;
; sram_ADDR[2]        ; Incomplete set of assignments ;
; sram_ADDR[3]        ; Incomplete set of assignments ;
; sram_ADDR[4]        ; Incomplete set of assignments ;
; sram_ADDR[5]        ; Incomplete set of assignments ;
; sram_ADDR[6]        ; Incomplete set of assignments ;
; sram_ADDR[7]        ; Incomplete set of assignments ;
; sram_ADDR[8]        ; Incomplete set of assignments ;
; sram_ADDR[9]        ; Incomplete set of assignments ;
; sram_ADDR[10]       ; Incomplete set of assignments ;
; sram_ADDR[11]       ; Incomplete set of assignments ;
; sram_ADDR[12]       ; Incomplete set of assignments ;
; sram_ADDR[13]       ; Incomplete set of assignments ;
; sram_ADDR[14]       ; Incomplete set of assignments ;
; sram_ADDR[15]       ; Incomplete set of assignments ;
; sram_ADDR[16]       ; Incomplete set of assignments ;
; sram_ADDR[17]       ; Incomplete set of assignments ;
; sram_ADDR[18]       ; Incomplete set of assignments ;
; sram_ADDR[19]       ; Incomplete set of assignments ;
; sram_LB_N           ; Incomplete set of assignments ;
; sram_UB_N           ; Incomplete set of assignments ;
; sram_CE_N           ; Incomplete set of assignments ;
; sram_OE_N           ; Incomplete set of assignments ;
; sram_WE_N           ; Incomplete set of assignments ;
; vga_out_CLK         ; Incomplete set of assignments ;
; vga_out_HS          ; Incomplete set of assignments ;
; vga_out_VS          ; Incomplete set of assignments ;
; vga_out_BLANK       ; Incomplete set of assignments ;
; vga_out_SYNC        ; Incomplete set of assignments ;
; vga_out_R[0]        ; Incomplete set of assignments ;
; vga_out_R[1]        ; Incomplete set of assignments ;
; vga_out_R[2]        ; Incomplete set of assignments ;
; vga_out_R[3]        ; Incomplete set of assignments ;
; vga_out_R[4]        ; Incomplete set of assignments ;
; vga_out_R[5]        ; Incomplete set of assignments ;
; vga_out_R[6]        ; Incomplete set of assignments ;
; vga_out_R[7]        ; Incomplete set of assignments ;
; vga_out_G[0]        ; Incomplete set of assignments ;
; vga_out_G[1]        ; Incomplete set of assignments ;
; vga_out_G[2]        ; Incomplete set of assignments ;
; vga_out_G[3]        ; Incomplete set of assignments ;
; vga_out_G[4]        ; Incomplete set of assignments ;
; vga_out_G[5]        ; Incomplete set of assignments ;
; vga_out_G[6]        ; Incomplete set of assignments ;
; vga_out_G[7]        ; Incomplete set of assignments ;
; vga_out_B[0]        ; Incomplete set of assignments ;
; vga_out_B[1]        ; Incomplete set of assignments ;
; vga_out_B[2]        ; Incomplete set of assignments ;
; vga_out_B[3]        ; Incomplete set of assignments ;
; vga_out_B[4]        ; Incomplete set of assignments ;
; vga_out_B[5]        ; Incomplete set of assignments ;
; vga_out_B[6]        ; Incomplete set of assignments ;
; vga_out_B[7]        ; Incomplete set of assignments ;
; sdram_wire_dq[0]    ; Incomplete set of assignments ;
; sdram_wire_dq[1]    ; Incomplete set of assignments ;
; sdram_wire_dq[2]    ; Incomplete set of assignments ;
; sdram_wire_dq[3]    ; Incomplete set of assignments ;
; sdram_wire_dq[4]    ; Incomplete set of assignments ;
; sdram_wire_dq[5]    ; Incomplete set of assignments ;
; sdram_wire_dq[6]    ; Incomplete set of assignments ;
; sdram_wire_dq[7]    ; Incomplete set of assignments ;
; sdram_wire_dq[8]    ; Incomplete set of assignments ;
; sdram_wire_dq[9]    ; Incomplete set of assignments ;
; sdram_wire_dq[10]   ; Incomplete set of assignments ;
; sdram_wire_dq[11]   ; Incomplete set of assignments ;
; sdram_wire_dq[12]   ; Incomplete set of assignments ;
; sdram_wire_dq[13]   ; Incomplete set of assignments ;
; sdram_wire_dq[14]   ; Incomplete set of assignments ;
; sdram_wire_dq[15]   ; Incomplete set of assignments ;
; sdram_wire_dq[16]   ; Incomplete set of assignments ;
; sdram_wire_dq[17]   ; Incomplete set of assignments ;
; sdram_wire_dq[18]   ; Incomplete set of assignments ;
; sdram_wire_dq[19]   ; Incomplete set of assignments ;
; sdram_wire_dq[20]   ; Incomplete set of assignments ;
; sdram_wire_dq[21]   ; Incomplete set of assignments ;
; sdram_wire_dq[22]   ; Incomplete set of assignments ;
; sdram_wire_dq[23]   ; Incomplete set of assignments ;
; sdram_wire_dq[24]   ; Incomplete set of assignments ;
; sdram_wire_dq[25]   ; Incomplete set of assignments ;
; sdram_wire_dq[26]   ; Incomplete set of assignments ;
; sdram_wire_dq[27]   ; Incomplete set of assignments ;
; sdram_wire_dq[28]   ; Incomplete set of assignments ;
; sdram_wire_dq[29]   ; Incomplete set of assignments ;
; sdram_wire_dq[30]   ; Incomplete set of assignments ;
; sdram_wire_dq[31]   ; Incomplete set of assignments ;
; SD_CMD              ; Incomplete set of assignments ;
; SD_DAT              ; Incomplete set of assignments ;
; SD_DAT3             ; Incomplete set of assignments ;
; sram_DQ[0]          ; Incomplete set of assignments ;
; sram_DQ[1]          ; Incomplete set of assignments ;
; sram_DQ[2]          ; Incomplete set of assignments ;
; sram_DQ[3]          ; Incomplete set of assignments ;
; sram_DQ[4]          ; Incomplete set of assignments ;
; sram_DQ[5]          ; Incomplete set of assignments ;
; sram_DQ[6]          ; Incomplete set of assignments ;
; sram_DQ[7]          ; Incomplete set of assignments ;
; sram_DQ[8]          ; Incomplete set of assignments ;
; sram_DQ[9]          ; Incomplete set of assignments ;
; sram_DQ[10]         ; Incomplete set of assignments ;
; sram_DQ[11]         ; Incomplete set of assignments ;
; sram_DQ[12]         ; Incomplete set of assignments ;
; sram_DQ[13]         ; Incomplete set of assignments ;
; sram_DQ[14]         ; Incomplete set of assignments ;
; sram_DQ[15]         ; Incomplete set of assignments ;
; CLOCK_50            ; Incomplete set of assignments ;
; KEY[1]              ; Incomplete set of assignments ;
; KEY[0]              ; Incomplete set of assignments ;
; KEY[3]              ; Incomplete set of assignments ;
; KEY[2]              ; Incomplete set of assignments ;
; SW[0]               ; Incomplete set of assignments ;
; SW[16]              ; Incomplete set of assignments ;
; SW[8]               ; Incomplete set of assignments ;
; SW[5]               ; Incomplete set of assignments ;
; SW[13]              ; Incomplete set of assignments ;
; SW[4]               ; Incomplete set of assignments ;
; SW[12]              ; Incomplete set of assignments ;
; SW[3]               ; Incomplete set of assignments ;
; SW[11]              ; Incomplete set of assignments ;
; SW[2]               ; Incomplete set of assignments ;
; SW[10]              ; Incomplete set of assignments ;
; SW[1]               ; Incomplete set of assignments ;
; SW[17]              ; Incomplete set of assignments ;
; SW[9]               ; Incomplete set of assignments ;
; SW[6]               ; Incomplete set of assignments ;
; SW[14]              ; Incomplete set of assignments ;
; SW[7]               ; Incomplete set of assignments ;
; SW[15]              ; Incomplete set of assignments ;
; DRAM_CLK            ; Missing location assignment   ;
; SevMSB[7]           ; Missing location assignment   ;
; SevMSB[15]          ; Missing location assignment   ;
; SevMSB[23]          ; Missing location assignment   ;
; SevMSB[31]          ; Missing location assignment   ;
; SevLSB[7]           ; Missing location assignment   ;
; SevLSB[15]          ; Missing location assignment   ;
; SevLSB[23]          ; Missing location assignment   ;
; SevLSB[31]          ; Missing location assignment   ;
+---------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; |FinalProject                                                                                                                           ; 7434 (2)    ; 4624 (0)                  ; 119 (119)     ; 120704      ; 24   ; 4            ; 0       ; 2         ; 244  ; 0            ; 2810 (2)     ; 893 (0)           ; 3731 (0)         ; |FinalProject                                                                                                                                                                                                                                                                                                                                                                             ; FinalProject                                   ; work         ;
;    |QsysSystem:Softcore|                                                                                                                ; 7122 (0)    ; 4461 (0)                  ; 0 (0)         ; 120704      ; 24   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2661 (0)     ; 871 (0)           ; 3590 (0)         ; |FinalProject|QsysSystem:Softcore                                                                                                                                                                                                                                                                                                                                                         ; QsysSystem                                     ; QsysSystem   ;
;       |Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|                                                         ; 1344 (299)  ; 877 (136)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 435 (133)    ; 194 (32)          ; 715 (269)        ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0                                                                                                                                                                                                                                                                                 ; Altera_UP_SD_Card_Avalon_Interface             ; qsyssystem   ;
;          |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                                                     ; 1051 (392)  ; 741 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (23)     ; 162 (30)          ; 587 (212)        ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                                                                                                        ; Altera_UP_SD_Card_Interface                    ; qsyssystem   ;
;             |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                                              ; 225 (218)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 5 (0)             ; 85 (83)          ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                                                                                                           ; Altera_UP_SD_Card_48_bit_Command_Generator     ; qsyssystem   ;
;                |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                                                                                                                      ; Altera_UP_SD_CRC7_Generator                    ; qsyssystem   ;
;             |Altera_UP_SD_Card_Buffer:data_line|                                                                                        ; 134 (114)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (49)      ; 0 (0)             ; 81 (65)          ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                                                                                                                     ; Altera_UP_SD_Card_Buffer                       ; qsyssystem   ;
;                |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                                             ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                                                                                                          ; Altera_UP_SD_CRC16_Generator                   ; qsyssystem   ;
;                |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                                                                                                        ; Altera_UP_SD_Card_Memory_Block                 ; qsyssystem   ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                                                                                                        ; altsyncram                                     ; work         ;
;                      |altsyncram_pr92:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated                                                                                         ; altsyncram_pr92                                ; work         ;
;             |Altera_UP_SD_Card_Clock:clock_generator|                                                                                   ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                                                                                                                ; Altera_UP_SD_Card_Clock                        ; qsyssystem   ;
;             |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                                                 ; 86 (86)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 54 (54)          ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                                                                                                              ; Altera_UP_SD_Card_Control_FSM                  ; qsyssystem   ;
;             |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                                                     ; 324 (317)   ; 159 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 127 (127)         ; 147 (145)        ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                                                                                                                  ; Altera_UP_SD_Card_Response_Receiver            ; qsyssystem   ;
;                |Altera_UP_SD_CRC7_Generator:crc_checker|                                                                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                                                                                                          ; Altera_UP_SD_CRC7_Generator                    ; qsyssystem   ;
;             |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                                                                                                                     ; Altera_UP_SD_Signal_Trigger                    ; qsyssystem   ;
;       |QsysSystem_CLK:clk|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_CLK:clk                                                                                                                                                                                                                                                                                                                                      ; QsysSystem_CLK                                 ; QsysSystem   ;
;          |altera_up_altpll:sys_pll|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                                                                             ; altera_up_altpll                               ; QsysSystem   ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                                             ; altpll                                         ; work         ;
;                |altpll_3lb2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                                                                                  ; altpll_3lb2                                    ; work         ;
;       |QsysSystem_GREEN_LEDs:green_leds|                                                                                                ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_GREEN_LEDs:green_leds                                                                                                                                                                                                                                                                                                                        ; QsysSystem_GREEN_LEDs                          ; QsysSystem   ;
;       |QsysSystem_JTAG_UART:jtag_uart|                                                                                                  ; 167 (41)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (17)      ; 23 (4)            ; 93 (20)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                                                          ; QsysSystem_JTAG_UART                           ; QsysSystem   ;
;          |QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r                                                                                                                                                                                                                                                          ; QsysSystem_JTAG_UART_scfifo_r                  ; QsysSystem   ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                             ; scfifo                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                  ; scfifo_jr21                                    ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                             ; a_dpfifo_l011                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                     ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                ; cntr_do7                                       ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                     ; altsyncram_nio1                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                       ; cntr_1ob                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                             ; cntr_1ob                                       ; work         ;
;          |QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w                                                                                                                                                                                                                                                          ; QsysSystem_JTAG_UART_scfifo_w                  ; QsysSystem   ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                             ; scfifo                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                  ; scfifo_jr21                                    ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                             ; a_dpfifo_l011                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                     ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                ; cntr_do7                                       ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                     ; altsyncram_nio1                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                       ; cntr_1ob                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                             ; cntr_1ob                                       ; work         ;
;          |alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|                                                                     ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 19 (19)           ; 33 (33)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                 ; alt_jtag_atlantic                              ; work         ;
;       |QsysSystem_KEYS:keys|                                                                                                            ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (10)           ; 10 (10)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_KEYS:keys                                                                                                                                                                                                                                                                                                                                    ; QsysSystem_KEYS                                ; QsysSystem   ;
;       |QsysSystem_On_Chip_Mem:on_chip_mem|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem                                                                                                                                                                                                                                                                                                                      ; QsysSystem_On_Chip_Mem                         ; QsysSystem   ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                            ; altsyncram                                     ; work         ;
;             |altsyncram_v2h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_v2h1:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_v2h1                                ; work         ;
;       |QsysSystem_Processor:processor|                                                                                                  ; 2711 (2326) ; 1653 (1380)               ; 0 (0)         ; 64640       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1056 (943)   ; 309 (274)         ; 1346 (1109)      ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor                                                                                                                                                                                                                                                                                                                          ; QsysSystem_Processor                           ; QsysSystem   ;
;          |QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht                                                                                                                                                                                                                                                                 ; QsysSystem_Processor_bht_module                ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                     ; work         ;
;                |altsyncram_nkh1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|altsyncram:the_altsyncram|altsyncram_nkh1:auto_generated                                                                                                                                                                                                        ; altsyncram_nkh1                                ; work         ;
;          |QsysSystem_Processor_dc_data_module:QsysSystem_Processor_dc_data|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_data_module:QsysSystem_Processor_dc_data                                                                                                                                                                                                                                                         ; QsysSystem_Processor_dc_data_module            ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_data_module:QsysSystem_Processor_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;                |altsyncram_kpc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_data_module:QsysSystem_Processor_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated                                                                                                                                                                                                ; altsyncram_kpc1                                ; work         ;
;          |QsysSystem_Processor_dc_tag_module:QsysSystem_Processor_dc_tag|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_tag_module:QsysSystem_Processor_dc_tag                                                                                                                                                                                                                                                           ; QsysSystem_Processor_dc_tag_module             ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_tag_module:QsysSystem_Processor_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                     ; work         ;
;                |altsyncram_79h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_tag_module:QsysSystem_Processor_dc_tag|altsyncram:the_altsyncram|altsyncram_79h1:auto_generated                                                                                                                                                                                                  ; altsyncram_79h1                                ; work         ;
;          |QsysSystem_Processor_dc_victim_module:QsysSystem_Processor_dc_victim|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_victim_module:QsysSystem_Processor_dc_victim                                                                                                                                                                                                                                                     ; QsysSystem_Processor_dc_victim_module          ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_victim_module:QsysSystem_Processor_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                     ; work         ;
;                |altsyncram_r3d1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_victim_module:QsysSystem_Processor_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                            ; altsyncram_r3d1                                ; work         ;
;          |QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data|                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data                                                                                                                                                                                                                                                         ; QsysSystem_Processor_ic_data_module            ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;                |altsyncram_cjd1:auto_generated|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                ; altsyncram_cjd1                                ; work         ;
;          |QsysSystem_Processor_ic_tag_module:QsysSystem_Processor_ic_tag|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_tag_module:QsysSystem_Processor_ic_tag                                                                                                                                                                                                                                                           ; QsysSystem_Processor_ic_tag_module             ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_tag_module:QsysSystem_Processor_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                     ; work         ;
;                |altsyncram_41i1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_tag_module:QsysSystem_Processor_ic_tag|altsyncram:the_altsyncram|altsyncram_41i1:auto_generated                                                                                                                                                                                                  ; altsyncram_41i1                                ; work         ;
;          |QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell                                                                                                                                                                                                                                                        ; QsysSystem_Processor_mult_cell                 ; QsysSystem   ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                 ; altera_mult_add                                ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                             ; altera_mult_add_q1u2                           ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                        ; work         ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                            ; lpm_mult                                       ; work         ;
;                            |mult_jp01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                   ; mult_jp01                                      ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                 ; altera_mult_add                                ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                             ; altera_mult_add_s1u2                           ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ; altera_mult_add_rtl                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ; ama_multiplier_function                        ; work         ;
;                         |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                            ; lpm_mult                                       ; work         ;
;                            |mult_j011:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                   ; mult_j011                                      ; work         ;
;          |QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|                                                            ; 384 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (8)      ; 35 (0)            ; 237 (80)         ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci                                                                                                                                                                                                                                                        ; QsysSystem_Processor_nios2_oci                 ; QsysSystem   ;
;             |QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|                         ; 132 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 33 (0)            ; 63 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper                                                                                                                                                      ; QsysSystem_Processor_jtag_debug_module_wrapper ; QsysSystem   ;
;                |QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|                        ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 26 (24)           ; 23 (21)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk                                                      ; QsysSystem_Processor_jtag_debug_module_sysclk  ; QsysSystem   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                |QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|                              ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 7 (3)             ; 50 (50)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck                                                            ; QsysSystem_Processor_jtag_debug_module_tck     ; QsysSystem   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                |sld_virtual_jtag_basic:QsysSystem_Processor_jtag_debug_module_phy|                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:QsysSystem_Processor_jtag_debug_module_phy                                                                                    ; sld_virtual_jtag_basic                         ; work         ;
;             |QsysSystem_Processor_nios2_avalon_reg:the_QsysSystem_Processor_nios2_avalon_reg|                                           ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_avalon_reg:the_QsysSystem_Processor_nios2_avalon_reg                                                                                                                                                                        ; QsysSystem_Processor_nios2_avalon_reg          ; QsysSystem   ;
;             |QsysSystem_Processor_nios2_oci_break:the_QsysSystem_Processor_nios2_oci_break|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_break:the_QsysSystem_Processor_nios2_oci_break                                                                                                                                                                          ; QsysSystem_Processor_nios2_oci_break           ; QsysSystem   ;
;             |QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|                                             ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 10 (9)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug                                                                                                                                                                          ; QsysSystem_Processor_nios2_oci_debug           ; QsysSystem   ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                      ; altera_std_synchronizer                        ; work         ;
;             |QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|                                                   ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 53 (53)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem                                                                                                                                                                                ; QsysSystem_Processor_nios2_ocimem              ; QsysSystem   ;
;                |QsysSystem_Processor_ociram_sp_ram_module:QsysSystem_Processor_ociram_sp_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|QsysSystem_Processor_ociram_sp_ram_module:QsysSystem_Processor_ociram_sp_ram                                                                                                   ; QsysSystem_Processor_ociram_sp_ram_module      ; QsysSystem   ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|QsysSystem_Processor_ociram_sp_ram_module:QsysSystem_Processor_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; altsyncram                                     ; work         ;
;                      |altsyncram_1d91:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|QsysSystem_Processor_ociram_sp_ram_module:QsysSystem_Processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1d91:auto_generated                                          ; altsyncram_1d91                                ; work         ;
;          |QsysSystem_Processor_register_bank_a_module:QsysSystem_Processor_register_bank_a|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_a_module:QsysSystem_Processor_register_bank_a                                                                                                                                                                                                                                         ; QsysSystem_Processor_register_bank_a_module    ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_a_module:QsysSystem_Processor_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;                |altsyncram_n2h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_a_module:QsysSystem_Processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_n2h1:auto_generated                                                                                                                                                                                ; altsyncram_n2h1                                ; work         ;
;          |QsysSystem_Processor_register_bank_b_module:QsysSystem_Processor_register_bank_b|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_b_module:QsysSystem_Processor_register_bank_b                                                                                                                                                                                                                                         ; QsysSystem_Processor_register_bank_b_module    ; QsysSystem   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_b_module:QsysSystem_Processor_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                     ; work         ;
;                |altsyncram_o2h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_b_module:QsysSystem_Processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_o2h1:auto_generated                                                                                                                                                                                ; altsyncram_o2h1                                ; work         ;
;       |QsysSystem_RED_LEDs:red_leds|                                                                                                    ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 18 (18)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_RED_LEDs:red_leds                                                                                                                                                                                                                                                                                                                            ; QsysSystem_RED_LEDs                            ; QsysSystem   ;
;       |QsysSystem_SDRAM:sdram|                                                                                                          ; 442 (274)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (153)    ; 59 (3)            ; 224 (96)         ; |FinalProject|QsysSystem:Softcore|QsysSystem_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                  ; QsysSystem_SDRAM                               ; QsysSystem   ;
;          |QsysSystem_SDRAM_input_efifo_module:the_QsysSystem_SDRAM_input_efifo_module|                                                  ; 194 (194)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 56 (56)           ; 132 (132)        ; |FinalProject|QsysSystem:Softcore|QsysSystem_SDRAM:sdram|QsysSystem_SDRAM_input_efifo_module:the_QsysSystem_SDRAM_input_efifo_module                                                                                                                                                                                                                                                      ; QsysSystem_SDRAM_input_efifo_module            ; QsysSystem   ;
;       |QsysSystem_SevSeg4MSB:sevseg4msb|                                                                                                ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_SevSeg4MSB:sevseg4msb                                                                                                                                                                                                                                                                                                                        ; QsysSystem_SevSeg4MSB                          ; QsysSystem   ;
;       |QsysSystem_SevSeg4MSB:sevsegment_4lsb|                                                                                           ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_SevSeg4MSB:sevsegment_4lsb                                                                                                                                                                                                                                                                                                                   ; QsysSystem_SevSeg4MSB                          ; QsysSystem   ;
;       |QsysSystem_Switches:switches|                                                                                                    ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_Switches:switches                                                                                                                                                                                                                                                                                                                            ; QsysSystem_Switches                            ; QsysSystem   ;
;       |QsysSystem_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 1471 (0)    ; 594 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 649 (0)      ; 39 (0)            ; 783 (0)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                          ; QsysSystem_mm_interconnect_0                   ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                         ; QsysSystem_mm_interconnect_0_cmd_demux         ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                     ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_cmd_demux_001     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_cmd_demux_002     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                 ; 34 (24)     ; 8 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (19)      ; 0 (0)             ; 8 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                             ; QsysSystem_mm_interconnect_0_cmd_mux           ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 11 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                ; altera_merlin_arbitrator                       ; QsysSystem   ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                  ; altera_merlin_arb_adder                        ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                         ; 58 (55)     ; 6 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (13)      ; 0 (0)             ; 44 (40)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_cmd_mux_001       ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; altera_merlin_arbitrator                       ; QsysSystem   ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                          ; altera_merlin_arb_adder                        ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                         ; 15 (12)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 6 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_cmd_mux_002       ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; altera_merlin_arbitrator                       ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                         ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 51 (48)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_cmd_mux_002       ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; altera_merlin_arbitrator                       ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_004|                                                                         ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 10 (6)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_004                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_cmd_mux_002       ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; altera_merlin_arbitrator                       ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                         ; 67 (64)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 61 (58)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_cmd_mux_002       ; QsysSystem   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                        ; altera_merlin_arbitrator                       ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_router:router|                                                                                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_router:router                                                                                                                                                                                                                                                               ; QsysSystem_mm_interconnect_0_router            ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_router_001:router_001|                                                                           ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 10 (10)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                       ; QsysSystem_mm_interconnect_0_router_001        ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_router_002:router_002|                                                                           ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                       ; QsysSystem_mm_interconnect_0_router_002        ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux:rsp_demux|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                         ; QsysSystem_mm_interconnect_0_rsp_demux         ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_rsp_demux_001     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_rsp_demux_002     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_rsp_demux_002     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_004|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_004                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_rsp_demux_002     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                 ; QsysSystem_mm_interconnect_0_rsp_demux_002     ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                             ; QsysSystem_mm_interconnect_0_rsp_mux           ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                         ; 281 (281)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (199)    ; 0 (0)             ; 82 (82)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_rsp_mux_001       ; QsysSystem   ;
;          |QsysSystem_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                         ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 66 (66)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                     ; QsysSystem_mm_interconnect_0_rsp_mux_002       ; QsysSystem   ;
;          |altera_avalon_sc_fifo:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_agent_rsp_fifo|                                ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_agent_rsp_fifo                                                                                                                                                                                                            ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:green_leds_s1_agent_rsp_fifo|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:green_leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keys_s1_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|                                                                          ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:processor_jtag_debug_module_agent_rsp_fifo|                                                             ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:processor_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:red_leds_s1_agent_rsp_fifo|                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:red_leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 29 (29)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sevseg4msb_s1_agent_rsp_fifo|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sevseg4msb_s1_agent_rsp_fifo                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sevsegment_4lsb_s1_agent_rsp_fifo|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sevsegment_4lsb_s1_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|                                                              ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 15 (15)           ; 47 (47)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|                                                                ; 33 (33)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 20 (20)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_agent_rsp_fifo|                                           ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 17 (17)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_agent_rsp_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                          ; QsysSystem   ;
;          |altera_merlin_master_agent:processor_data_master_agent|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:processor_data_master_agent                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                     ; QsysSystem   ;
;          |altera_merlin_master_agent:video_pixel_buffer_dma_0_avalon_pixel_dma_master_agent|                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:video_pixel_buffer_dma_0_avalon_pixel_dma_master_agent                                                                                                                                                                                                                        ; altera_merlin_master_agent                     ; QsysSystem   ;
;          |altera_merlin_slave_agent:green_leds_s1_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:green_leds_s1_agent                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:keys_s1_agent|                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keys_s1_agent                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:processor_jtag_debug_module_agent|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:processor_jtag_debug_module_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:red_leds_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:red_leds_s1_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:sevseg4msb_s1_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sevseg4msb_s1_agent                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:sevsegment_4lsb_s1_agent|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sevsegment_4lsb_s1_agent                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent|                                                                     ; 16 (10)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 0 (0)             ; 6 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                      ; QsysSystem   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor               ; QsysSystem   ;
;          |altera_merlin_slave_agent:switches_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_s1_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                      ; QsysSystem   ;
;          |altera_merlin_slave_translator:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_translator|                           ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 36 (36)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altera_up_sd_card_avalon_interface_0_avalon_sdcard_slave_translator                                                                                                                                                                                                       ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:green_leds_s1_translator|                                                                      ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:green_leds_s1_translator                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:keys_s1_translator|                                                                            ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keys_s1_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:on_chip_mem_s1_translator|                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:on_chip_mem_s1_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:processor_jtag_debug_module_translator|                                                        ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:processor_jtag_debug_module_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:red_leds_s1_translator|                                                                        ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 21 (21)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:red_leds_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:sevseg4msb_s1_translator|                                                                      ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sevseg4msb_s1_translator                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:sevsegment_4lsb_s1_translator|                                                                 ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 36 (36)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sevsegment_4lsb_s1_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                        ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 10 (10)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:timer_1_s1_translator|                                                                         ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 20 (20)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_slave_translator:video_pixel_buffer_dma_0_avalon_control_slave_translator|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:video_pixel_buffer_dma_0_avalon_control_slave_translator                                                                                                                                                                                                                  ; altera_merlin_slave_translator                 ; QsysSystem   ;
;          |altera_merlin_traffic_limiter:processor_data_master_limiter|                                                                  ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 23 (23)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_data_master_limiter                                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                  ; QsysSystem   ;
;          |altera_merlin_traffic_limiter:processor_instruction_master_limiter|                                                           ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_instruction_master_limiter                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter                  ; QsysSystem   ;
;          |altera_merlin_traffic_limiter:video_pixel_buffer_dma_0_avalon_pixel_dma_master_limiter|                                       ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:video_pixel_buffer_dma_0_avalon_pixel_dma_master_limiter                                                                                                                                                                                                                   ; altera_merlin_traffic_limiter                  ; QsysSystem   ;
;          |altera_merlin_width_adapter:processor_data_master_to_sram_0_avalon_sram_slave_cmd_width_adapter|                              ; 58 (58)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 57 (57)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:processor_data_master_to_sram_0_avalon_sram_slave_cmd_width_adapter                                                                                                                                                                                                          ; altera_merlin_width_adapter                    ; QsysSystem   ;
;          |altera_merlin_width_adapter:sram_0_avalon_sram_slave_to_processor_data_master_rsp_width_adapter|                              ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sram_0_avalon_sram_slave_to_processor_data_master_rsp_width_adapter                                                                                                                                                                                                          ; altera_merlin_width_adapter                    ; QsysSystem   ;
;       |QsysSystem_sram_0:sram_0|                                                                                                        ; 61 (61)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 52 (52)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_sram_0:sram_0                                                                                                                                                                                                                                                                                                                                ; QsysSystem_sram_0                              ; QsysSystem   ;
;       |QsysSystem_timer_0:timer_0|                                                                                                      ; 144 (144)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 22 (22)           ; 99 (99)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_timer_0:timer_0                                                                                                                                                                                                                                                                                                                              ; QsysSystem_timer_0                             ; QsysSystem   ;
;       |QsysSystem_timer_0:timer_1|                                                                                                      ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 19 (19)           ; 101 (101)        ; |FinalProject|QsysSystem:Softcore|QsysSystem_timer_0:timer_1                                                                                                                                                                                                                                                                                                                              ; QsysSystem_timer_0                             ; QsysSystem   ;
;       |QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|                                                                  ; 120 (2)     ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (2)       ; 50 (0)            ; 52 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0                                                                                                                                                                                                                                                                                          ; QsysSystem_video_dual_clock_buffer_0           ; QsysSystem   ;
;          |dcfifo:Data_FIFO|                                                                                                             ; 118 (0)     ; 102 (0)                   ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 50 (0)            ; 52 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO                                                                                                                                                                                                                                                                         ; dcfifo                                         ; work         ;
;             |dcfifo_nsj1:auto_generated|                                                                                                ; 118 (42)    ; 102 (34)                  ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (5)       ; 50 (23)           ; 52 (5)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated                                                                                                                                                                                                                                              ; dcfifo_nsj1                                    ; work         ;
;                |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                                                                                                                                                                                                              ; a_gray2bin_tgb                                 ; work         ;
;                |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                                                                                                                                                                                                              ; a_gray2bin_tgb                                 ; work         ;
;                |a_graycounter_m5c:wrptr_g1p|                                                                                            ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_m5c:wrptr_g1p                                                                                                                                                                                                                  ; a_graycounter_m5c                              ; work         ;
;                |a_graycounter_qn6:rdptr_g1p|                                                                                            ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|a_graycounter_qn6:rdptr_g1p                                                                                                                                                                                                                  ; a_graycounter_qn6                              ; work         ;
;                |alt_synch_pipe_g9l:rs_dgwp|                                                                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 5 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp                                                                                                                                                                                                                   ; alt_synch_pipe_g9l                             ; work         ;
;                   |dffpipe_1v8:dffpipe12|                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_g9l:rs_dgwp|dffpipe_1v8:dffpipe12                                                                                                                                                                                             ; dffpipe_1v8                                    ; work         ;
;                |alt_synch_pipe_h9l:ws_dgrp|                                                                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp                                                                                                                                                                                                                   ; alt_synch_pipe_h9l                             ; work         ;
;                   |dffpipe_2v8:dffpipe16|                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|alt_synch_pipe_h9l:ws_dgrp|dffpipe_2v8:dffpipe16                                                                                                                                                                                             ; dffpipe_2v8                                    ; work         ;
;                |altsyncram_j421:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3200        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram                                                                                                                                                                                                                     ; altsyncram_j421                                ; work         ;
;                |cmpr_a66:rdempty_eq_comp_lsb|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|cmpr_a66:rdempty_eq_comp_lsb                                                                                                                                                                                                                 ; cmpr_a66                                       ; work         ;
;                |cmpr_a66:rdempty_eq_comp_msb|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|cmpr_a66:rdempty_eq_comp_msb                                                                                                                                                                                                                 ; cmpr_a66                                       ; work         ;
;                |dffpipe_0v8:ws_brp|                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                                                           ; dffpipe_0v8                                    ; work         ;
;                |dffpipe_0v8:ws_bwp|                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                                                           ; dffpipe_0v8                                    ; work         ;
;                |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                ; mux_j28                                        ; work         ;
;                |mux_j28:rdemp_eq_comp_msb_mux|                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                ; mux_j28                                        ; work         ;
;       |QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|                                                                    ; 294 (237)   ; 158 (123)                 ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (114)    ; 11 (11)           ; 147 (112)        ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0                                                                                                                                                                                                                                                                                            ; QsysSystem_video_pixel_buffer_dma_0            ; QsysSystem   ;
;          |scfifo:Image_Buffer|                                                                                                          ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer                                                                                                                                                                                                                                                                        ; scfifo                                         ; work         ;
;             |scfifo_p4a1:auto_generated|                                                                                                ; 57 (6)      ; 35 (2)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (4)       ; 0 (0)             ; 35 (2)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated                                                                                                                                                                                                                                             ; scfifo_p4a1                                    ; work         ;
;                |a_dpfifo_es31:dpfifo|                                                                                                   ; 51 (28)     ; 33 (13)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo                                                                                                                                                                                                                        ; a_dpfifo_es31                                  ; work         ;
;                   |altsyncram_ftb1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram                                                                                                                                                                                                ; altsyncram_ftb1                                ; work         ;
;                   |cntr_0ab:wr_ptr|                                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                                        ; cntr_0ab                                       ; work         ;
;                   |cntr_ca7:usedw_counter|                                                                                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                                                 ; cntr_ca7                                       ; work         ;
;                   |cntr_v9b:rd_ptr_msb|                                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                                                    ; cntr_v9b                                       ; work         ;
;       |QsysSystem_video_pll_0:video_pll_0|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0                                                                                                                                                                                                                                                                                                                      ; QsysSystem_video_pll_0                         ; QsysSystem   ;
;          |altera_up_altpll:video_pll|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll                                                                                                                                                                                                                                                                                           ; altera_up_altpll                               ; QsysSystem   ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                           ; altpll                                         ; work         ;
;                |altpll_8fb2:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated                                                                                                                                                                                                                                ; altpll_8fb2                                    ; work         ;
;       |QsysSystem_video_rgb_resampler_0:video_rgb_resampler_0|                                                                          ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_rgb_resampler_0:video_rgb_resampler_0                                                                                                                                                                                                                                                                                                  ; QsysSystem_video_rgb_resampler_0               ; QsysSystem   ;
;       |QsysSystem_video_scaler_0:video_scaler_0|                                                                                        ; 212 (0)     ; 142 (0)                   ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 144 (0)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0                                                                                                                                                                                                                                                                                                                ; QsysSystem_video_scaler_0                      ; QsysSystem   ;
;          |altera_up_video_scaler_multiply_height:Multiply_Height|                                                                       ; 156 (94)    ; 89 (48)                   ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (44)      ; 0 (0)             ; 91 (50)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height                                                                                                                                                                                                                                                         ; altera_up_video_scaler_multiply_height         ; QsysSystem   ;
;             |scfifo:Multiply_Height_FIFO|                                                                                               ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO                                                                                                                                                                                                                             ; scfifo                                         ; work         ;
;                |scfifo_ci31:auto_generated|                                                                                             ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated                                                                                                                                                                                                  ; scfifo_ci31                                    ; work         ;
;                   |a_dpfifo_v931:dpfifo|                                                                                                ; 62 (33)     ; 41 (15)                   ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (18)      ; 0 (0)             ; 41 (15)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo                                                                                                                                                                             ; a_dpfifo_v931                                  ; work         ;
;                      |altsyncram_5tb1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12800       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|altsyncram_5tb1:FIFOram                                                                                                                                                     ; altsyncram_5tb1                                ; work         ;
;                      |cntr_1ab:rd_ptr_msb|                                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_1ab:rd_ptr_msb                                                                                                                                                         ; cntr_1ab                                       ; work         ;
;                      |cntr_2ab:wr_ptr|                                                                                                  ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr                                                                                                                                                             ; cntr_2ab                                       ; work         ;
;                      |cntr_ea7:usedw_counter|                                                                                           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_ea7:usedw_counter                                                                                                                                                      ; cntr_ea7                                       ; work         ;
;          |altera_up_video_scaler_multiply_width:Multiply_Width|                                                                         ; 56 (56)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 53 (53)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width                                                                                                                                                                                                                                                           ; altera_up_video_scaler_multiply_width          ; QsysSystem   ;
;       |QsysSystem_video_vga_controller_0:video_vga_controller_0|                                                                        ; 100 (28)    ; 83 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 27 (27)           ; 56 (1)           ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_vga_controller_0:video_vga_controller_0                                                                                                                                                                                                                                                                                                ; QsysSystem_video_vga_controller_0              ; QsysSystem   ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                 ; 72 (72)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 55 (55)          ; |FinalProject|QsysSystem:Softcore|QsysSystem_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                                                   ; altera_up_avalon_video_vga_timing              ; QsysSystem   ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 1 (0)            ; |FinalProject|QsysSystem:Softcore|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                        ; QsysSystem   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                      ; QsysSystem   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (5)             ; 7 (5)            ; |FinalProject|QsysSystem:Softcore|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                        ; QsysSystem   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                      ; QsysSystem   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |FinalProject|QsysSystem:Softcore|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                      ; QsysSystem   ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |FinalProject|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                               ; pzdyqx                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                  ; pzdyqx_impl                                    ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                    ; GHVD5181                                       ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                  ; LQYT7093                                       ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                ; KIFI3548                                       ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                ; LQYT7093                                       ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |FinalProject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                ; PUDL0439                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 180 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 14 (0)            ; 77 (0)           ; |FinalProject|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                            ; sld_hub                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 14 (0)            ; 77 (0)           ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                            ; alt_sld_fab_with_jtag_input                    ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 179 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 14 (0)            ; 77 (0)           ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                         ; alt_sld_fab                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 179 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 14 (3)            ; 77 (0)           ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                     ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 175 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 11 (0)            ; 77 (0)           ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                         ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 175 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (68)      ; 11 (11)           ; 77 (50)          ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                            ; sld_jtag_hub                                   ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                    ; sld_rom_sr                                     ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |FinalProject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                  ; sld_shadow_jsm                                 ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; LEDR[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[8]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[9]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[10]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[11]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[12]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[13]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[14]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[15]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[16]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[17]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[18]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[19]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[20]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[21]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[22]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[23]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[24]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[25]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[26]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[27]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[28]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[29]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[30]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevMSB[31]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[8]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[9]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[10]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[11]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[12]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[13]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[14]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[15]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[16]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[17]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[18]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[19]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[20]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[21]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[22]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[23]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[24]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[25]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[26]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[27]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[28]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[29]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[30]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SevLSB[31]          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cas_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_cs_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ras_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_we_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SD_CLK              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[8]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[9]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[10]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[11]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[12]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[13]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[14]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[15]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[16]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[17]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[18]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_ADDR[19]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_LB_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_UB_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_CE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_OE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sram_WE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_BLANK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_SYNC        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_R[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_G[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_out_B[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SD_CMD              ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SD_DAT              ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SD_DAT3             ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; sram_DQ[0]          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; sram_DQ[1]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[2]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[3]          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; sram_DQ[4]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[5]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[6]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[7]          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; sram_DQ[8]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[9]          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[10]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[11]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[12]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[13]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[14]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; sram_DQ[15]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CLOCK_50            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[0]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[3]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[2]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[0]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[16]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[8]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[13]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[12]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[11]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[10]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[17]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[6]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[14]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[15]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_wire_dq[0]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[1]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[2]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[3]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[4]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[5]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[6]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[7]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[8]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[9]                                                                                                                                                                                                           ;                   ;         ;
; sdram_wire_dq[10]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[11]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[12]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[13]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[14]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[15]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[16]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[17]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[18]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[19]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[20]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[21]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[22]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[23]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[24]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[25]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[26]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[27]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[28]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[29]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[30]                                                                                                                                                                                                          ;                   ;         ;
; sdram_wire_dq[31]                                                                                                                                                                                                          ;                   ;         ;
; SD_CMD                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0] ; 0                 ; 6       ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~0     ; 0                 ; 6       ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~1              ; 0                 ; 6       ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~2              ; 0                 ; 6       ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0              ; 0                 ; 6       ;
; SD_DAT                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                               ; 0                 ; 6       ;
; SD_DAT3                                                                                                                                                                                                                    ;                   ;         ;
; sram_DQ[0]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[0]                                                                                                                                                            ; 1                 ; 6       ;
; sram_DQ[1]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[1]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; sram_DQ[2]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[2]                                                                                                                                                            ; 0                 ; 6       ;
; sram_DQ[3]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[3]                                                                                                                                                            ; 1                 ; 6       ;
; sram_DQ[4]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[4]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; sram_DQ[5]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[5]                                                                                                                                                            ; 0                 ; 6       ;
; sram_DQ[6]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[6]                                                                                                                                                            ; 0                 ; 6       ;
; sram_DQ[7]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[7]                                                                                                                                                            ; 1                 ; 6       ;
; sram_DQ[8]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[8]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; sram_DQ[9]                                                                                                                                                                                                                 ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[9]                                                                                                                                                            ; 0                 ; 6       ;
; sram_DQ[10]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[10]                                                                                                                                                           ; 0                 ; 6       ;
; sram_DQ[11]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[11]                                                                                                                                                           ; 0                 ; 6       ;
; sram_DQ[12]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[12]                                                                                                                                                           ; 0                 ; 6       ;
; sram_DQ[13]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[13]                                                                                                                                                           ; 0                 ; 6       ;
; sram_DQ[14]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[14]                                                                                                                                                           ; 0                 ; 6       ;
; sram_DQ[15]                                                                                                                                                                                                                ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_sram_0:sram_0|readdata[15]                                                                                                                                                           ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                   ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|read_mux_out[1]~3                                                                                                                                                          ; 0                 ; 6       ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|d1_data_in[1]~feeder                                                                                                                                                       ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|read_mux_out[0]~0                                                                                                                                                          ; 0                 ; 6       ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|d1_data_in[0]~feeder                                                                                                                                                       ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|read_mux_out[3]~1                                                                                                                                                          ; 1                 ; 6       ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|d1_data_in[3]~feeder                                                                                                                                                       ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|read_mux_out[2]~2                                                                                                                                                          ; 1                 ; 6       ;
;      - QsysSystem:Softcore|QsysSystem_KEYS:keys|d1_data_in[2]~feeder                                                                                                                                                       ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[0]                                                                                                                                                    ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[16]                                                                                                                                                   ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[8]                                                                                                                                                    ; 0                 ; 6       ;
; SW[5]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[5]                                                                                                                                                    ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[13]                                                                                                                                                   ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[4]                                                                                                                                                    ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[12]                                                                                                                                                   ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[3]                                                                                                                                                    ; 1                 ; 6       ;
; SW[11]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[11]                                                                                                                                                   ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[2]                                                                                                                                                    ; 0                 ; 6       ;
; SW[10]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[10]                                                                                                                                                   ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[1]                                                                                                                                                    ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[17]                                                                                                                                                   ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[9]                                                                                                                                                    ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[6]                                                                                                                                                    ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[14]                                                                                                                                                   ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                                                      ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[7]                                                                                                                                                    ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                                                                     ;                   ;         ;
;      - QsysSystem:Softcore|QsysSystem_Switches:switches|read_mux_out[15]                                                                                                                                                   ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~3                                                                                                                                      ; LCCOMB_X72_Y43_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits~124                                                                                                                                          ; LCCOMB_X61_Y43_N20    ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]~1                                                                                                                                    ; LCCOMB_X62_Y45_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[15]~21                                                                                                                    ; LCCOMB_X55_Y40_N4     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|byte_counter[4]~12                                                                                                                                                                  ; LCCOMB_X50_Y39_N28    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                                                                                                                      ; FF_X54_Y41_N5         ; 6       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                                                                                                                       ; LCCOMB_X55_Y39_N26    ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                                                                                                                                   ; LCCOMB_X54_Y41_N8     ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[8]~20                                                                                                                                                                ; LCCOMB_X55_Y41_N14    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[12]~45                                                                                                                                                             ; LCCOMB_X55_Y42_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~0                                                                                                                                                                       ; LCCOMB_X54_Y41_N24    ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                                                                                                                                               ; LCCOMB_X55_Y43_N20    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                                                                                                                           ; FF_X56_Y42_N19        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                                                                                                                        ; FF_X61_Y42_N17        ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                                                                                                                                ; FF_X58_Y42_N1         ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|delay_counter[6]~15                                                                                                                                                          ; LCCOMB_X57_Y42_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[0]~6                                                                                                                                                  ; LCCOMB_X57_Y42_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                                                                                                                                    ; FF_X61_Y42_N3         ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~0                                                                                                                                                      ; LCCOMB_X57_Y42_N28    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                                                                                                                             ; LCCOMB_X58_Y42_N30    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command~0                                                                                                                                                         ; LCCOMB_X61_Y43_N2     ; 44      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|periodic_status_check[4]~26                                                                                                                                                  ; LCCOMB_X56_Y42_N22    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[2]~16                                                                                                                                                    ; LCCOMB_X59_Y46_N20    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                                                                                                                                  ; LCCOMB_X59_Y46_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0]~2                                                                                                                                       ; LCCOMB_X59_Y46_N30    ; 137     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[3]~18                                                                                                                                            ; LCCOMB_X58_Y46_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter~17                                                                                                                                               ; LCCOMB_X59_Y46_N24    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[24]~1                                                                                                                                                                             ; LCCOMB_X62_Y44_N6     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                                                                                                                                   ; LCCOMB_X65_Y41_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[0]~2                                                                                                                                                                                            ; LCCOMB_X63_Y44_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                                                                                                                         ; LCCOMB_X63_Y44_N16    ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                                                                                                                         ; LCCOMB_X63_Y44_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                                                                                                                         ; LCCOMB_X63_Y44_N8     ; 128     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|argument_reg[18]~2                                                                                                                                                                                                                                              ; LCCOMB_X54_Y33_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_enable~1                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y36_N18    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|buffer_write                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y36_N0     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|command_ready~2                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y33_N16    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_FIRST_WORD                                                                                                                                                                                                                              ; FF_X54_Y36_N15        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_RECEIVE_SECOND_WORD                                                                                                                                                                                                                             ; FF_X57_Y38_N17        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|current_state.s_WAIT_REQUEST                                                                                                                                                                                                                                    ; FF_X54_Y36_N7         ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|send_command_ready                                                                                                                                                                                                                                              ; LCCOMB_X56_Y42_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                                                                           ; PLL_1                 ; 4401    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; QsysSystem:Softcore|QsysSystem_GREEN_LEDs:green_leds|always0~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X53_Y26_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                 ; LCCOMB_X53_Y41_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                 ; LCCOMB_X53_Y38_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                         ; LCCOMB_X50_Y38_N0     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                   ; LCCOMB_X42_Y39_N28    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                 ; LCCOMB_X42_Y39_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|alt_jtag_atlantic:QsysSystem_JTAG_UART_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                         ; LCCOMB_X42_Y39_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y41_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                  ; FF_X52_Y38_N13        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y28_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y38_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                                   ; FF_X52_Y38_N15        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y41_N24    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_KEYS:keys|always1~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y30_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|wren~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y28_N12    ; 4       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_rd_addr_cnt[3]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y30_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y31_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y31_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y30_N24    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y30_N28    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y30_N20    ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_wr_data_cnt[2]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y30_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                               ; FF_X57_Y30_N31        ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                      ; FF_X59_Y30_N25        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y31_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                    ; FF_X60_Y29_N19        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_ld_align_sh8                                                                                                                                                                                                                                                                                           ; FF_X60_Y29_N5         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_mul_stall_d3                                                                                                                                                                                                                                                                                           ; FF_X72_Y28_N1         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y29_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_stall                                                                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y31_N28    ; 751     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                      ; FF_X61_Y32_N11        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|Add7~5                                                                                                                                                                                                                                                                                                   ; LCCOMB_X72_Y34_N26    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y34_N18    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|E_hbreak_req                                                                                                                                                                                                                                                                                             ; LCCOMB_X63_Y33_N28    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|E_iw[0]                                                                                                                                                                                                                                                                                                  ; FF_X60_Y32_N29        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|E_iw[4]                                                                                                                                                                                                                                                                                                  ; FF_X60_Y32_N27        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|F_stall                                                                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y36_N20    ; 180     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y33_N26    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X63_Y33_N10    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                        ; FF_X56_Y33_N9         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|M_pipe_flush                                                                                                                                                                                                                                                                                             ; FF_X63_Y33_N17        ; 55      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                 ; LCCOMB_X54_Y32_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|jxuir                                ; FF_X36_Y34_N13        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|take_action_ocimem_a                 ; LCCOMB_X35_Y34_N4     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|take_action_ocimem_a~0               ; LCCOMB_X36_Y34_N14    ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|take_action_ocimem_b                 ; LCCOMB_X36_Y34_N18    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_sysclk:the_QsysSystem_Processor_jtag_debug_module_sysclk|update_jdo_strobe                    ; FF_X36_Y34_N27        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|sr[10]~13                                  ; LCCOMB_X31_Y33_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|sr[16]~19                                  ; LCCOMB_X32_Y33_N2     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|QsysSystem_Processor_jtag_debug_module_tck:the_QsysSystem_Processor_jtag_debug_module_tck|sr[37]~29                                  ; LCCOMB_X32_Y33_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:QsysSystem_Processor_jtag_debug_module_phy|virtual_state_sdr~0                                                ; LCCOMB_X31_Y33_N20    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_jtag_debug_module_wrapper:the_QsysSystem_Processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:QsysSystem_Processor_jtag_debug_module_phy|virtual_state_uir~0                                                ; LCCOMB_X36_Y34_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_avalon_reg:the_QsysSystem_Processor_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                        ; LCCOMB_X39_Y31_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_break:the_QsysSystem_Processor_nios2_oci_break|break_readreg[31]~1                                                                                                                                      ; LCCOMB_X36_Y34_N30    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|resetrequest                                                                                                                                             ; FF_X38_Y34_N1         ; 312     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|resetrequest                                                                                                                                             ; FF_X38_Y34_N1         ; 1046    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|MonDReg[0]~13                                                                                                                                                  ; LCCOMB_X35_Y34_N28    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|MonDReg[28]~28                                                                                                                                                 ; LCCOMB_X38_Y32_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|ociram_reset_req                                                                                                                                               ; LCCOMB_X36_Y33_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|ociram_wr_en~1                                                                                                                                                 ; LCCOMB_X39_Y32_N2     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|always128~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|d_address_offset_field[0]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y31_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|d_address_offset_field[1]                                                                                                                                                                                                                                                                                ; FF_X56_Y31_N19        ; 238     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|d_writedata[20]~33                                                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y30_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|dc_data_wr_port_en                                                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y31_N4     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y30_N4     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y34_N10    ; 1391    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|i_readdatavalid_d1                                                                                                                                                                                                                                                                                       ; FF_X47_Y31_N9         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y34_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y35_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y35_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y33_N30    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_tag_wraddress[6]~5                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y33_N4     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|ic_tag_wren                                                                                                                                                                                                                                                                                              ; LCCOMB_X52_Y35_N2     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_RED_LEDs:red_leds|always0~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y28_N2     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|QsysSystem_SDRAM_input_efifo_module:the_QsysSystem_SDRAM_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                        ; LCCOMB_X33_Y30_N4     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|QsysSystem_SDRAM_input_efifo_module:the_QsysSystem_SDRAM_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                        ; LCCOMB_X33_Y30_N10    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y27_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|Selector34~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y27_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y27_N26    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y27_N30    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y26_N14    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                ; FF_X21_Y27_N11        ; 75      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                ; FF_X19_Y25_N1         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SevSeg4MSB:sevseg4msb|always0~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y28_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_SevSeg4MSB:sevsegment_4lsb|always0~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y26_N16    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                          ; LCCOMB_X43_Y23_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                              ; LCCOMB_X43_Y22_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X40_Y23_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                                      ; FF_X40_Y23_N19        ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~3                                                                                                                                                                                                                      ; LCCOMB_X40_Y23_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X48_Y32_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                      ; LCCOMB_X49_Y31_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X41_Y29_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                                                                      ; LCCOMB_X40_Y29_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X38_Y29_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~1                                                                                                                                                                                                                      ; LCCOMB_X38_Y28_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X32_Y29_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~1                                                                                                                                                                                                                      ; LCCOMB_X32_Y29_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|QsysSystem_mm_interconnect_0_rsp_demux_001:rsp_demux_001|src1_valid~0                                                                                                                                                                                                                    ; LCCOMB_X41_Y23_N2     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                        ; LCCOMB_X40_Y28_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                           ; LCCOMB_X39_Y29_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                  ; LCCOMB_X31_Y29_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                  ; LCCOMB_X31_Y29_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                  ; LCCOMB_X29_Y29_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X29_Y29_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                  ; LCCOMB_X29_Y29_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                  ; LCCOMB_X28_Y29_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                  ; LCCOMB_X31_Y29_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                              ; LCCOMB_X31_Y29_N6     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                ; LCCOMB_X39_Y23_N22    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|always1~0                                                                                                                                                                                                                ; LCCOMB_X38_Y23_N26    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                                            ; LCCOMB_X39_Y23_N28    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                                  ; LCCOMB_X39_Y23_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|always1~0                                                                                                                                                                                                                  ; LCCOMB_X39_Y21_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|mem[0][62]                                                                                                                                                                                                                 ; FF_X40_Y21_N15        ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_agent_rsp_fifo|mem_used[0]~3                                                                                                                                                                                                              ; LCCOMB_X40_Y21_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                   ; LCCOMB_X47_Y31_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                             ; LCCOMB_X43_Y27_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sram_0_avalon_sram_slave_agent|comb~0                                                                                                                                                                                                                          ; LCCOMB_X39_Y23_N20    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                  ; LCCOMB_X49_Y28_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_data_master_limiter|save_dest_id~1                                                                                                                                                                                                               ; LCCOMB_X49_Y28_N4     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                           ; LCCOMB_X49_Y31_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:processor_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                        ; LCCOMB_X48_Y35_N18    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:video_pixel_buffer_dma_0_avalon_pixel_dma_master_limiter|pending_response_count[2]~2                                                                                                                                                                       ; LCCOMB_X42_Y24_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:processor_data_master_to_sram_0_avalon_sram_slave_cmd_width_adapter|address_reg~1                                                                                                                                                                            ; LCCOMB_X42_Y22_N2     ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:processor_data_master_to_sram_0_avalon_sram_slave_cmd_width_adapter|use_reg                                                                                                                                                                                  ; FF_X42_Y22_N11        ; 61      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_sram_0:sram_0|is_write                                                                                                                                                                                                                                                                                                       ; FF_X39_Y21_N21        ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y24_N18    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y24_N12    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y22_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y22_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y22_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y22_N20    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y24_N18    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y24_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|control_wr_strobe                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y23_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y21_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y21_N16    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_timer_0:timer_1|snap_strobe~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y25_N24    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|comb~0                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y49_N20    ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|comb~1                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y51_N2     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|Selector0~0                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y23_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always2~1                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y25_N12    ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[10]~10                                                                                                                                                                                                                                              ; LCCOMB_X43_Y27_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[19]~19                                                                                                                                                                                                                                              ; LCCOMB_X43_Y25_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[26]~27                                                                                                                                                                                                                                              ; LCCOMB_X43_Y25_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[3]~2                                                                                                                                                                                                                                                ; LCCOMB_X43_Y25_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|buffer_start_address[1]~2                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y24_N28    ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y32_N28    ; 11      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[3]~10                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y24_N30    ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|line_address[3]~11                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y24_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[3]~11                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y24_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[7]~11                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y24_N6     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[7]~13                                                                                                                                                                                                                                                        ; LCCOMB_X42_Y23_N26    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_0ab:wr_ptr|_~0                                                                                                                                                                                    ; LCCOMB_X40_Y32_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_ca7:usedw_counter|_~0                                                                                                                                                                             ; LCCOMB_X40_Y32_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|cntr_v9b:rd_ptr_msb|_~0                                                                                                                                                                                ; LCCOMB_X38_Y34_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                           ; LCCOMB_X41_Y32_N22    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|slave_readdata[24]~16                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y25_N22    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                                                                                                                                                                                                         ; PLL_3                 ; 125     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_rgb_resampler_0:video_rgb_resampler_0|stream_out_data[25]~0                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y36_N20    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~2                                                                                                                                                                                                                            ; LCCOMB_X38_Y38_N24    ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_1ab:rd_ptr_msb|_~0                                                                                                                                     ; LCCOMB_X39_Y37_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|_~0                                                                                                                                         ; LCCOMB_X38_Y41_N24    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_ea7:usedw_counter|_~0                                                                                                                                  ; LCCOMB_X39_Y41_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_data[4]~1                                                                                                                                                                                                                    ; LCCOMB_X39_Y42_N20    ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[0]~11                                                                                                                                                                                                                          ; LCCOMB_X39_Y39_N24    ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[0]~12                                                                                                                                                                                                                          ; LCCOMB_X39_Y39_N26    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~27                                                                                                                                                                                                                         ; LCCOMB_X39_Y40_N6     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[4]~28                                                                                                                                                                                                                         ; LCCOMB_X39_Y40_N8     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|data[18]~0                                                                                                                                                                                                                                ; LCCOMB_X39_Y42_N22    ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[6]~0                                                                                                                                                                                                                      ; LCCOMB_X38_Y43_N0     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[5]~12                                                                                                                                                                                                                ; LCCOMB_X32_Y57_N6     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_vga_controller_0:video_vga_controller_0|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[10]~22                                                                                                                                                                                                              ; LCCOMB_X32_Y57_N4     ; 20      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                           ; FF_X33_Y58_N17        ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y1_N24     ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                      ; FF_X31_Y32_N17        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                       ; FF_X31_Y32_N9         ; 1066    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                       ; FF_X31_Y32_N9         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X111_Y36_N28   ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X108_Y26_N25       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X109_Y26_N1        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X106_Y31_N19       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X106_Y31_N1        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X109_Y36_N19       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X109_Y36_N25       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X112_Y37_N19       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X112_Y37_N9        ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X111_Y36_N23       ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X107_Y26_N24   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y38_N6     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y38_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X32_Y38_N29        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X31_Y38_N1         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y38_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y38_N26    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y38_N28    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y38_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X32_Y37_N3         ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X34_Y38_N4     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X34_Y38_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X34_Y38_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X34_Y38_N6     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X32_Y35_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X32_Y35_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X33_Y37_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X34_Y38_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X33_Y38_N16    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X32_Y36_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X32_Y36_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                    ; LCCOMB_X32_Y35_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X32_Y35_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21      ; LCCOMB_X30_Y35_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17 ; LCCOMB_X29_Y35_N8     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24 ; LCCOMB_X30_Y35_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X31_Y36_N23        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X32_Y36_N15        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X31_Y36_N17        ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X32_Y36_N3         ; 72      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X31_Y36_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X31_Y37_N9         ; 40      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X31_Y38_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                            ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                               ; PLL_1               ; 4401    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|resetrequest ; FF_X38_Y34_N1       ; 1046    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                            ; LCCOMB_X31_Y34_N10  ; 1391    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1]                                                             ; PLL_3               ; 125     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                       ; LCCOMB_X57_Y1_N24   ; 3       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; QsysSystem:Softcore|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                           ; FF_X31_Y32_N9       ; 1066    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                    ; JTAG_X1_Y37_N0      ; 204     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                             ; LCCOMB_X111_Y36_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                             ; FF_X112_Y37_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; QsysSystem:Softcore|QsysSystem_Processor:processor|A_stall ; 751     ;
+------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                              ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; QsysSystem:Softcore|Altera_UP_SD_Card_Avalon_Interface:altera_up_sd_card_avalon_interface_0|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_pr92:auto_generated|ALTSYNCRAM                                                ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None                                             ; M9K_X51_Y39_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_r:the_QsysSystem_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                             ; M9K_X51_Y40_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_JTAG_UART:jtag_uart|QsysSystem_JTAG_UART_scfifo_w:the_QsysSystem_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                             ; M9K_X51_Y38_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_v2h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; QsysSystem_On_Chip_Mem.hex                       ; M9K_X37_Y28_N0, M9K_X37_Y30_N0, M9K_X37_Y27_N0, M9K_X37_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_bht_module:QsysSystem_Processor_bht|altsyncram:the_altsyncram|altsyncram_nkh1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; QsysSystem_Processor_bht_ram.mif                 ; M9K_X64_Y33_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_data_module:QsysSystem_Processor_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                             ; M9K_X51_Y29_N0, M9K_X51_Y26_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_tag_module:QsysSystem_Processor_dc_tag|altsyncram:the_altsyncram|altsyncram_79h1:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 20           ; 64           ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 64                          ; 20                          ; 64                          ; 20                          ; 1280                ; 1    ; QsysSystem_Processor_dc_tag_ram.mif              ; M9K_X64_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_dc_victim_module:QsysSystem_Processor_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                             ; M9K_X51_Y30_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_data_module:QsysSystem_Processor_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                             ; M9K_X51_Y32_N0, M9K_X51_Y33_N0, M9K_X51_Y34_N0, M9K_X51_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_ic_tag_module:QsysSystem_Processor_ic_tag|altsyncram:the_altsyncram|altsyncram_41i1:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 25           ; 128          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 3200  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; QsysSystem_Processor_ic_tag_ram.mif              ; M9K_X51_Y35_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_ocimem:the_QsysSystem_Processor_nios2_ocimem|QsysSystem_Processor_ociram_sp_ram_module:QsysSystem_Processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1d91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; QsysSystem_Processor_ociram_default_contents.mif ; M9K_X37_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_a_module:QsysSystem_Processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_n2h1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; QsysSystem_Processor_rf_ram_a.mif                ; M9K_X64_Y28_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_register_bank_b_module:QsysSystem_Processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_o2h1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; QsysSystem_Processor_rf_ram_b.mif                ; M9K_X64_Y29_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_video_dual_clock_buffer_0:video_dual_clock_buffer_0|dcfifo:Data_FIFO|dcfifo_nsj1:auto_generated|altsyncram_j421:fifo_ram|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1    ; None                                             ; M9K_X37_Y51_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_p4a1:auto_generated|a_dpfifo_es31:dpfifo|altsyncram_ftb1:FIFOram|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; None                                             ; M9K_X37_Y34_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|altsyncram_5tb1:FIFOram|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 25                          ; 512                         ; 25                          ; 12800               ; 2    ; None                                             ; M9K_X37_Y40_N0, M9K_X37_Y41_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |FinalProject|QsysSystem:Softcore|QsysSystem_On_Chip_Mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_v2h1:auto_generated|ALTSYNCRAM                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_mult_cell:the_QsysSystem_Processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X71_Y27_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 11,316 / 342,891 ( 3 % )  ;
; C16 interconnects     ; 314 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 7,067 / 209,544 ( 3 % )   ;
; Direct links          ; 1,376 / 342,891 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 3,818 / 119,088 ( 3 % )   ;
; R24 interconnects     ; 524 / 9,963 ( 5 % )       ;
; R4 interconnects      ; 9,018 / 289,782 ( 3 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.49) ; Number of LABs  (Total = 595) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 45                            ;
; 2                                           ; 27                            ;
; 3                                           ; 11                            ;
; 4                                           ; 6                             ;
; 5                                           ; 4                             ;
; 6                                           ; 10                            ;
; 7                                           ; 2                             ;
; 8                                           ; 9                             ;
; 9                                           ; 9                             ;
; 10                                          ; 12                            ;
; 11                                          ; 18                            ;
; 12                                          ; 20                            ;
; 13                                          ; 32                            ;
; 14                                          ; 47                            ;
; 15                                          ; 89                            ;
; 16                                          ; 254                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.45) ; Number of LABs  (Total = 595) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 394                           ;
; 1 Clock                            ; 543                           ;
; 1 Clock enable                     ; 263                           ;
; 1 Sync. clear                      ; 29                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 36                            ;
; 2 Clock enables                    ; 128                           ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.83) ; Number of LABs  (Total = 595) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 21                            ;
; 2                                            ; 28                            ;
; 3                                            ; 10                            ;
; 4                                            ; 15                            ;
; 5                                            ; 5                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 12                            ;
; 16                                           ; 20                            ;
; 17                                           ; 18                            ;
; 18                                           ; 17                            ;
; 19                                           ; 23                            ;
; 20                                           ; 28                            ;
; 21                                           ; 26                            ;
; 22                                           ; 41                            ;
; 23                                           ; 43                            ;
; 24                                           ; 45                            ;
; 25                                           ; 33                            ;
; 26                                           ; 41                            ;
; 27                                           ; 26                            ;
; 28                                           ; 24                            ;
; 29                                           ; 22                            ;
; 30                                           ; 16                            ;
; 31                                           ; 7                             ;
; 32                                           ; 29                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.65) ; Number of LABs  (Total = 595) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 54                            ;
; 2                                               ; 34                            ;
; 3                                               ; 19                            ;
; 4                                               ; 28                            ;
; 5                                               ; 18                            ;
; 6                                               ; 43                            ;
; 7                                               ; 36                            ;
; 8                                               ; 62                            ;
; 9                                               ; 52                            ;
; 10                                              ; 57                            ;
; 11                                              ; 36                            ;
; 12                                              ; 27                            ;
; 13                                              ; 23                            ;
; 14                                              ; 23                            ;
; 15                                              ; 22                            ;
; 16                                              ; 33                            ;
; 17                                              ; 7                             ;
; 18                                              ; 6                             ;
; 19                                              ; 1                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.92) ; Number of LABs  (Total = 595) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 14                            ;
; 3                                            ; 12                            ;
; 4                                            ; 33                            ;
; 5                                            ; 15                            ;
; 6                                            ; 15                            ;
; 7                                            ; 16                            ;
; 8                                            ; 15                            ;
; 9                                            ; 13                            ;
; 10                                           ; 21                            ;
; 11                                           ; 14                            ;
; 12                                           ; 21                            ;
; 13                                           ; 20                            ;
; 14                                           ; 22                            ;
; 15                                           ; 24                            ;
; 16                                           ; 20                            ;
; 17                                           ; 16                            ;
; 18                                           ; 22                            ;
; 19                                           ; 26                            ;
; 20                                           ; 32                            ;
; 21                                           ; 25                            ;
; 22                                           ; 21                            ;
; 23                                           ; 26                            ;
; 24                                           ; 20                            ;
; 25                                           ; 21                            ;
; 26                                           ; 14                            ;
; 27                                           ; 14                            ;
; 28                                           ; 14                            ;
; 29                                           ; 11                            ;
; 30                                           ; 12                            ;
; 31                                           ; 6                             ;
; 32                                           ; 7                             ;
; 33                                           ; 7                             ;
; 34                                           ; 3                             ;
; 35                                           ; 7                             ;
; 36                                           ; 2                             ;
; 37                                           ; 4                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 235          ; 55           ; 235          ; 0            ; 0            ; 248       ; 235          ; 0            ; 248       ; 248       ; 0            ; 221          ; 0            ; 0            ; 74           ; 0            ; 221          ; 74           ; 0            ; 0            ; 1            ; 221          ; 0            ; 0            ; 0            ; 0            ; 0            ; 248       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 13           ; 193          ; 13           ; 248          ; 248          ; 0         ; 13           ; 248          ; 0         ; 0         ; 248          ; 27           ; 248          ; 248          ; 174          ; 248          ; 27           ; 174          ; 248          ; 248          ; 247          ; 27           ; 248          ; 248          ; 248          ; 248          ; 248          ; 0         ; 248          ; 248          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevMSB[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SevLSB[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cke      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[2]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[3]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_BLANK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_SYNC        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_R[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_G[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_B[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[16]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[17]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[18]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[19]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[20]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[21]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[22]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[23]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[24]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[25]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[26]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[27]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[28]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[29]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[30]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[31]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD_DAT3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "FinalProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
Warning (15564): Compensate clock of PLL "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" has been set to clock1 File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
Info (15535): Implemented PLL "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 244 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (15535): Implemented PLL "QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 28
Info (15535): Implemented PLL "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] port File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_nsj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe12|dffe13a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'QsysSystem/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'QsysSystem/synthesis/submodules/QsysSystem_Processor.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register QsysSystem:Softcore|QsysSystem_SDRAM:sdram|m_addr[0] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: Softcore|clk|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: Softcore|clk|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: Softcore|video_pll_0|video_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C1 of PLL_1) File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C0 of PLL_1) File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_3lb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|clk[1] (placed in counter C0 of PLL_3) File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node QsysSystem:Softcore|QsysSystem_Processor:processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node QsysSystem:Softcore|QsysSystem_Processor:processor|QsysSystem_Processor_nios2_oci:the_QsysSystem_Processor_nios2_oci|QsysSystem_Processor_nios2_oci_debug:the_QsysSystem_Processor_nios2_oci_debug|resetrequest  File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_Processor.v Line: 591
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[8] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[7] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[6] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[5] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[4] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[3] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[2] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[1] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_2ab:wr_ptr|counter_reg_bit[0] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_2ab.tdf Line: 79
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_video_scaler_0:video_scaler_0|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_ci31:auto_generated|a_dpfifo_v931:dpfifo|cntr_ea7:usedw_counter|counter_reg_bit[8] File: C:/intelFPGA_lite/16.1/FinalProject/db/cntr_ea7.tdf Line: 80
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node QsysSystem:Softcore|altera_reset_controller:rst_controller|r_sync_rst  File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_Processor:processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node QsysSystem:Softcore|altera_reset_controller:rst_controller|WideOr0~0 File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_SDRAM:sdram|active_rnw~1 File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_SDRAM.v Line: 215
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_SDRAM:sdram|active_cs_n~0 File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_SDRAM.v Line: 212
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_SDRAM:sdram|i_refs[0] File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_SDRAM.v Line: 356
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_SDRAM:sdram|i_refs[2] File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_SDRAM.v Line: 356
        Info (176357): Destination node QsysSystem:Softcore|QsysSystem_SDRAM:sdram|i_refs[1] File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/QsysSystem_SDRAM.v Line: 356
Info (176353): Automatically promoted node QsysSystem:Softcore|altera_reset_controller:rst_controller|merged_reset~0  File: C:/intelFPGA_lite/16.1/FinalProject/QsysSystem/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 26 registers into blocks of type Block RAM
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 98 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 31 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 32 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 34 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 29 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 29 total pin(s) used --  42 pins available
Warning (15055): PLL "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
    Info (15024): Input port INCLK[0] of node "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" is driven by QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]~clkctrl which is OUTCLK output port of Clock control block type node QsysSystem:Softcore|QsysSystem_CLK:clk|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]~clkctrl File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
Warning (15064): PLL "QsysSystem:Softcore|QsysSystem_video_pll_0:video_pll_0|altera_up_altpll:video_pll|altpll:PLL_for_DE_Series_Boards|altpll_8fb2:auto_generated|pll1" output port clk[1] feeds output pin "vga_out_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/intelFPGA_lite/16.1/FinalProject/db/altpll_8fb2.tdf Line: 28
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 0.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable File: C:/intelFPGA_lite/16.1/FinalProject/finalproject.v Line: 27
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/16.1/FinalProject/output_files/FinalProject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5818 megabytes
    Info: Processing ended: Mon Dec 05 16:31:21 2022
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/16.1/FinalProject/output_files/FinalProject.fit.smsg.


