<!DOCTYPE html>
<html lang="fa" dir="rtl">

<!-- Mirrored from docs.ce.sharif.edu/_export/xhtml/درس/۴۰۲۲۳ by HTTrack Website Copier/3.x [XR&CO'2014], Wed, 08 Feb 2023 17:44:29 GMT -->
<!-- Added by HTTrack --><meta http-equiv="content-type" content="text/html;charset=utf-8" /><!-- /Added by HTTrack -->
<head>
  <meta charset="utf-8" />
  <title>درس:۴۰۲۲۳</title>
<meta name="generator" content="DokuWiki"/>
<meta name="theme-color" content="#008800"/>
<meta name="robots" content="index,follow"/>
<meta name="keywords" content="درس,۴۰۲۲۳"/>
<link rel="search" type="application/opensearchdescription+xml" href="../../../lib/exe/opensearch.php" title=" دانشکده علوم ریاضی "/>
<link rel="start" href="../../../index.html"/>
<link rel="contents" href="../../../%d8%af%d8%b1%d8%b3/%db%b4%db%b0%db%b2%db%b2%db%b3decf.html?do=index" title="نقشه سایت"/>
<link rel="manifest" href="../../../lib/exe/manifest.php"/>
<link rel="alternate" type="text/html" title="HTML ساده" href="%db%b4%db%b0%db%b2%db%b2%db%b3.html"/>
<link rel="alternate" type="text/plain" title="نشانه‌گذاری ویکی" href="../../raw/%d8%af%d8%b1%d8%b3/%db%b4%db%b0%db%b2%db%b2%db%b3.txt"/>
<link rel="canonical" href="../../../%d8%af%d8%b1%d8%b3/%db%b4%db%b0%db%b2%db%b2%db%b3.html"/>
<link rel="stylesheet" type="text/css" href="../../../lib/exe/cssaa19.css?t=docs&amp;tseed=6edb3bd901a41874a3c4990e4362952b"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/datatables/assets/datatables/media/css/jquery.dataTables.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/datatables/assets/datatables/extensions/FixedHeader/css/fixedHeader.dataTables.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/datatables/assets/datatables/extensions/FixedColumns/css/fixedColumns.dataTables.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/datatables/assets/datatables/extensions/Buttons/css/buttons.dataTables.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/datatables/assets/datatables/extensions/Responsive/css/responsive.dataTables.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/icons/assets/font-awesome/css/font-awesome.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/icons/assets/typicons/typicons.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/icons/assets/rpg-awesome/css/rpg-awesome.min.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/icons/assets/font-linux/font-linux.css"/>
<link type="text/css" rel="stylesheet" href="../../../lib/plugins/icons/assets/material-icons/material-icons.css"/>
<!--[if gte IE 9]><!-->
<script type="text/javascript">/*<![CDATA[*/var NS='درس';var JSINFO = {"plugin_folded":{"hide":"\u0645\u062e\u0641\u06cc\u200c\u0633\u0627\u0632\u06cc","reveal":"\u0622\u0634\u06a9\u0627\u0631\u0633\u0627\u0632\u06cc"},"plugin":{"datatables":{"config":[],"enableForAllTables":0}},"isadmin":0,"isauth":0,"move_renameokay":false,"id":"\u062f\u0631\u0633:\u06f4\u06f0\u06f2\u06f2\u06f3","namespace":"\u062f\u0631\u0633","ACT":"export_xhtml","useHeadingNavigation":1,"useHeadingContent":1};
/*!]]>*/</script>
<script type="text/javascript" charset="utf-8" src="../../../lib/exe/jquery1d4f.php?tseed=23f888679b4f1dc26eef34902aca964f"></script>
<script type="text/javascript" charset="utf-8" src="../../../lib/exe/jsaa19.php?t=docs&amp;tseed=6edb3bd901a41874a3c4990e4362952b"></script>
<script type="text/x-mathjax-config">/*<![CDATA[*/MathJax.Hub.Config({
    tex2jax: {
        inlineMath: [ ["$","$"], ["\\(","\\)"] ],
        displayMath: [ ["$$","$$"], ["\\[","\\]"] ],
        processEscapes: true
    }
});
/*!]]>*/</script>
<script type="text/javascript" charset="utf-8" src="../../../../cdn.icpc.ir/mathjax/MathJax5423.js?config=TeX-AMS_CHTML.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/media/js/jquery.dataTables.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/FixedHeader/js/dataTables.fixedHeader.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/FixedColumns/js/dataTables.fixedColumns.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/Buttons/js/dataTables.buttons.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/Buttons/js/buttons.html5.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/Buttons/js/buttons.print.min.js"></script>
<script type="text/javascript" src="../../../lib/plugins/datatables/assets/datatables/extensions/Responsive/js/dataTables.responsive.min.js"></script>
<!--<![endif]-->
</head>
<body>
<div class="dokuwiki export">
<div class="datatemplateentry درس">
<h1 class="sectionedit1" id="طراحی_سیستم_های_دیجیتال">طراحی سیستم‌های دیجیتال</h1>
<div class="level1">

<p>
<strong>Digital Systems Design</strong>
</p>
<div class="table sectionedit2"><table class="inline" style="min-width: 0px; width: 100%;">
<col style="width: 50%" />
	<tr class="row0">
		<td class="col0"> <strong>شماره درس</strong>: <abbr title="طراحی سیستم‌های دیجیتال ">۴۰۲۲۳</abbr> </td><td class="col1"> <strong>تعداد واحد</strong>: ۳ </td>
	</tr>
	<tr class="row1">
		<td class="col0"> <strong>مقطع</strong>: کارشناسی </td><td class="col1"> <strong>نوع درس</strong>: نظری </td>
	</tr>
	<tr class="row2">
		<td class="col0"> <strong>پیش‌نیاز</strong>: ساختار و زبان کامپیوتر </td><td class="col1"> <strong>هم‌نیاز</strong>: – </td>
	</tr>
</table></div>
<!-- EDIT{&quot;target&quot;:&quot;table&quot;,&quot;name&quot;:&quot;&quot;,&quot;hid&quot;:&quot;table&quot;,&quot;secid&quot;:2,&quot;range&quot;:&quot;102-329&quot;} -->
</div>
</div>
<h2 class="sectionedit1" id="اهداف_درس">اهداف درس</h2>
<div class="level2">

<p>
هدف از این درس آشنایی با زبان توصیف سخت‌افزار وریلاگ، یادگیری نحوه‌ی طراحی سخت‌افزار با زبان‌های HDL در سطوح تجرید مختلف، آشنایی با ساختار داخلی مدارهای برنامه‌پذیر در محیط کار و نیز شناخت نحوه‌ی پیاده‌سازی مدارهای سخت‌افزاری در FPGA و CPLD است.
</p>

</div>
<!-- EDIT{&quot;target&quot;:&quot;section&quot;,&quot;name&quot;:&quot;\u0627\u0647\u062f\u0627\u0641 \u062f\u0631\u0633&quot;,&quot;hid&quot;:&quot;\u0627\u0647\u062f\u0627\u0641_\u062f\u0631\u0633&quot;,&quot;codeblockOffset&quot;:0,&quot;secid&quot;:1,&quot;range&quot;:&quot;530-1008&quot;} -->
<h2 class="sectionedit2" id="ریز_مواد">ریز مواد</h2>
<div class="level2">
<ul>
<li class="level1 node"><div class="li"> <strong>ASM و FSM</strong>  </div>
<ul>
<li class="level2"><div class="li"> نمودار FSM و کاربردهای آن</div>
</li>
<li class="level2"><div class="li"> نحوه‌ی مدل‌سازی و سنتز مدار کنترلی با FSM</div>
</li>
<li class="level2"><div class="li"> نمودار ASM وطراحی سیستم‏های دیجیتال با استفاده از آن</div>
</li>
<li class="level2"><div class="li"> مفهوم واحدهای کنترل و مسیرداده</div>
</li>
<li class="level2"><div class="li"> روش سنتز مسیر داده از روی نمودار ASM</div>
</li>
<li class="level2"><div class="li"> روش‏های گوناگون سنتز واحد کنترل از روی نمودار ASM</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>معرفی زبان‏‌های توصیف سخت‌افزار</strong> </div>
<ul>
<li class="level2"><div class="li"> مروری بر زبان‌های توصیف سخت‌افزار</div>
</li>
<li class="level2"><div class="li"> ویژگی‏‌های کلیدی و تفاوت کدهای همروند و کدهای ترتیبی</div>
</li>
<li class="level2"><div class="li"> مراحل طراحی سیستم‌های دیجیتال</div>
</li>
<li class="level2"><div class="li"> مروری بر ویژگی‌های زبان وریلاگ</div>
</li>
<li class="level2"><div class="li"> مقایسه زبان وریلاگ با سایر زبان‌‏های توصیف سخت‌‏افزار</div>
</li>
<li class="level2"><div class="li"> دلایل اهمیت استفاده از زبان‌‏های توصیف سخت‌افزار</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>مقدمات زبان وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> مروری کلی بر نحوه نوشتن یک توصیف با وریلاگ</div>
</li>
<li class="level2"><div class="li"> معرفی روش‌های طراحی بالا به پایین و پایین به بالا</div>
</li>
<li class="level2"><div class="li"> روش‌های مدل‌سازی ساختاری و رفتاری</div>
</li>
<li class="level2"><div class="li"> آشنایی اولیه با برخی مفاهیم موجود در وریلاگ همچون module، initial، always، @</div>
</li>
<li class="level2"><div class="li"> طراحی مدولار و امکانات زبان وریلاگ برای این کار</div>
</li>
<li class="level2"><div class="li"> مفهوم Test bench و چگونگی نوشتن Test bench صحیح</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>داده‌گونه‌ها و مفاهیم پایه در وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> wire و register و تفاوت‌ها و کاربردهای آن‌ها</div>
</li>
<li class="level2"><div class="li"> منطق 4 مقداره و مفهوم قدرت سیگنال</div>
</li>
<li class="level2"><div class="li"> مفهوم آرایه و بردار و تفاوت‌ها و کاربردهای آن‌ها</div>
</li>
<li class="level2"><div class="li"> داده گونه‌های Real، Integer و Time، رشته‏ها</div>
</li>
<li class="level2"><div class="li"> parameter و طراحی پارامتری در وریلاگ</div>
</li>
<li class="level2"><div class="li"> System Taskها، Directive ها و Macro در وریلاگ</div>
</li>
<li class="level2"><div class="li"> نام گذاری سلسله مراتبی و کاربردهای آن</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>مدل‌‏سازی ساختاری در وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> Port ها در module و انواع آن‌ها</div>
</li>
<li class="level2"><div class="li"> روش‏های نگاشت port ها</div>
</li>
<li class="level2"><div class="li"> قواعد حاکم بر استفاده از سیم‏‌ها و متغیرها در اتصال به portها</div>
</li>
<li class="level2"><div class="li"> طراحی gate-level در وریلاگ</div>
</li>
<li class="level2"><div class="li"> مدل‌سازی تأخیر در توصیف ساختاری</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>مدل‌‏سازی جریان‌داده در وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> مدل‌سازی جریان‌داده  در وریلاگ</div>
</li>
<li class="level2"><div class="li"> مدل تأخیر در توصیف جریان‌داده</div>
</li>
<li class="level2"><div class="li"> تفاوت تأخیرهای نوع Inertial و Transport</div>
</li>
<li class="level2"><div class="li"> عملگرها در زبان وریلاگ</div>
</li>
<li class="level2"><div class="li"> چگونگی توصیف مدارهای ترتیبی حساس به سطح و حساس به لبه در مدل‌‏سازی جریان داده</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>مدل‌‏سازی رفتاری در وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> assignment های نوع blocking و non-blocking در توصیف رفتاری</div>
</li>
<li class="level2"><div class="li"> مفهوم Event control در توصیف رفتاری</div>
</li>
<li class="level2"><div class="li"> دستورهای مدل‌سازی رفتاری شامل تصمیم‌گیری و حلقه</div>
</li>
<li class="level2"><div class="li"> Function و Task </div>
</li>
<li class="level2"><div class="li"> انواع Event control شامل سه روش معمولی، حساس به سطح، و بانام</div>
</li>
<li class="level2"><div class="li"> انواع Timing control شامل سه روش معمولی، بین انتسابی، و صفر</div>
</li>
<li class="level2"><div class="li"> مدل‏سازی تأخیرهای Inertial و Transport در توصیف رفتاری</div>
</li>
<li class="level2"><div class="li"> مفهوم Race در بدنه‌‏های همروند</div>
</li>
<li class="level2"><div class="li"> مروری بر چگونگی انجام عمل شبیه‏سازی کدهای وریلاگ توسط شبیه‏‌ساز</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>کدزدن قابل سنتز در وریلاگ</strong> </div>
<ul>
<li class="level2"><div class="li"> قوانین عمومی قابل سنتز بودن کد (مانند نداشتن تأخیر در توصیف، عملگر تقسیم، …)</div>
</li>
<li class="level2"><div class="li"> روش نوشتن کد رفتاری قابل سنتز</div>
</li>
<li class="level2"><div class="li"> روش‏های پرهیز از Combinational Loop در توصیف رفتاری مدارهای ترکیبی</div>
</li>
<li class="level2"><div class="li"> حلقه‏ها در توصیف رفتاری و اثر آن‏ها بر عمل سنتز</div>
</li>
<li class="level2"><div class="li"> منطق سه مقداره و اثر آن بر عمل سنتز</div>
</li>
<li class="level2"><div class="li"> مروری بر عملکرد ابزارهای سنتز	</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>طراحی سیستم‌‏های دیجیتال با PLD</strong> </div>
<ul>
<li class="level2"><div class="li"> ویژگی‌های سیستم‌های دیجیتال</div>
</li>
<li class="level2"><div class="li"> سطوح تجرید و روش‌های مدل‌سازی</div>
</li>
<li class="level2"><div class="li"> کاربردهای مدارهای قابل پیکربندی</div>
</li>
<li class="level2"><div class="li"> مروری بر انواع PLDها</div>
</li>
<li class="level2"><div class="li"> کاربردهای PLDها در تحقیقات و صنعت</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong> SPLDها و CPLDها</strong> </div>
<ul>
<li class="level2"><div class="li"> SPLDها و ساختار آن‌ها (شامل PAL، PLA و ROM)</div>
</li>
<li class="level2"><div class="li"> CPLDها و ساختار آن‌ها</div>
</li>
<li class="level2"><div class="li"> تکنولوژی‌های ساخت SPLDها و CPLDها</div>
</li>
<li class="level2"><div class="li"> مروری بر برخی از CPLDها به عنوان Case Study</div>
</li>
</ul>
</li>
<li class="level1 node"><div class="li"> <strong>FPGAها</strong> </div>
<ul>
<li class="level2"><div class="li"> FPGAها و ساختار آن‌ها</div>
</li>
<li class="level2"><div class="li"> انواع FPGA  (مبتنی بر LUT  و مبتنی بر MUX)</div>
</li>
<li class="level2"><div class="li"> تکنولوژی‌های ساخت FPGAها (مبتنی بر Anti-fuse و مبتنی بر SRAM)</div>
</li>
<li class="level2"><div class="li"> روش‌های ساخت Programmable Connections در FPGAها</div>
</li>
<li class="level2"><div class="li"> مروری بر برخی از FPGAهای مبتنی بر LUT به عنوان Case Study</div>
</li>
<li class="level2"><div class="li"> مروری بر برخی از FPGAهای مبتنی بر MUX به عنوان Case Study</div>
</li>
<li class="level2"><div class="li"> مروری بر ظرفیت‌ها و امکانات جدیدترین FPGAها</div>
</li>
<li class="level2"><div class="li"> مروری بر آخرین محصولات  برنامه‌پذیر در محیط کار بخصوص FPSoCها</div>
</li>
</ul>
</li>
</ul>

</div>
<!-- EDIT{&quot;target&quot;:&quot;section&quot;,&quot;name&quot;:&quot;\u0631\u06cc\u0632 \u0645\u0648\u0627\u062f&quot;,&quot;hid&quot;:&quot;\u0631\u06cc\u0632_\u0645\u0648\u0627\u062f&quot;,&quot;codeblockOffset&quot;:0,&quot;secid&quot;:2,&quot;range&quot;:&quot;1009-6886&quot;} -->
<h2 class="sectionedit3" id="ارزیابی">ارزیابی</h2>
<div class="level2">
<ul>
<li class="level1"><div class="li"> تمرین‌های نظری: ۳ نمره</div>
</li>
<li class="level1"><div class="li"> آزمون‌‌های میان‌ترم و پایانی: ۱۵ نمره</div>
</li>
<li class="level1"><div class="li"> آزمونک‌ها: ۲ نمره</div>
</li>
</ul>

</div>
<!-- EDIT{&quot;target&quot;:&quot;section&quot;,&quot;name&quot;:&quot;\u0627\u0631\u0632\u06cc\u0627\u0628\u06cc&quot;,&quot;hid&quot;:&quot;\u0627\u0631\u0632\u06cc\u0627\u0628\u06cc&quot;,&quot;codeblockOffset&quot;:0,&quot;secid&quot;:3,&quot;range&quot;:&quot;6887-7074&quot;} -->
<h2 class="sectionedit4" id="مراجع">مراجع</h2>
<div class="level2">
<!-- EDIT{&quot;target&quot;:&quot;plugin_wrap_start&quot;,&quot;secid&quot;:5,&quot;range&quot;:&quot;0-&quot;} --><div class="plugin_wrap" lang="en" xml:lang="en" dir="ltr"><ol>
<li class="level1"><div class="li"> Samir Palnitkar. <em>Verilog HDL: A Guide to Digital Design and Synthesis</em>. 2nd Edition, SunSoft Press, 2003. </div>
</li>
<li class="level1"><div class="li"> S. Brown, J. Rose. <em>FPGA and CPLD Architectures: A Tutorial</em>. IEEE Design and Test of Computers, pp. 42-57, 1996.</div>
</li>
<li class="level1"><div class="li"> <em>Altera Data Sheets</em>. available at <a href="../../../../www.altera.com/index.html" class="urlextern" title="http://www.altera.com" rel="nofollow">www.altera.com</a>.</div>
</li>
<li class="level1"><div class="li"> <em>Xilinx Data Sheets</em>. available at <a href="../../../../www.xilinx.com/index.html" class="urlextern" title="http://www.xilinx.com" rel="nofollow">www.xilinx.com</a>.</div>
</li>
<li class="level1"><div class="li"> <em>Actel Data Sheets</em>. available at <a href="../../../../www.actel.com/index.html" class="urlextern" title="http://www.actel.com" rel="nofollow">www.actel.com</a>.</div>
</li>
</ol>
</div><!-- EDIT{&quot;target&quot;:&quot;plugin_wrap_end&quot;,&quot;secid&quot;:6,&quot;range&quot;:&quot;0-&quot;} -->
</div>
<!-- EDIT{&quot;target&quot;:&quot;section&quot;,&quot;name&quot;:&quot;\u0645\u0631\u0627\u062c\u0639&quot;,&quot;hid&quot;:&quot;\u0645\u0631\u0627\u062c\u0639&quot;,&quot;codeblockOffset&quot;:0,&quot;secid&quot;:4,&quot;range&quot;:&quot;7075-&quot;} --></div>
</body>

<!-- Mirrored from docs.ce.sharif.edu/_export/xhtml/درس/۴۰۲۲۳ by HTTrack Website Copier/3.x [XR&CO'2014], Wed, 08 Feb 2023 17:44:29 GMT -->
</html>
