# Progetto-Reti-Logiche-24-25
Modulo hardware in VHDL che legge una sequenza da memoria, applica un filtro FIR di ordine 3 o 5 selezionato da un byte di controllo e riscrive i risultati in RAM. Architettura a FSM con moduli dedicati a registri, moltiplicazioni, somme e normalizzazione tramite shift. Progetto sintetizzabile e validato in simulazione 
