{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.618855",
   "Default View_TopLeft":"-58,-39",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:10.0 non-TLS
#  -string -flagsOSRD
preplace port DDR4 -pg 1 -lvl 6 -x 1850 -y 450 -defaultsOSRD
preplace port deepfifo_axi -pg 1 -lvl 0 -x 0 -y 120 -defaultsOSRD
preplace port mem_axi -pg 1 -lvl 0 -x 0 -y 100 -defaultsOSRD
preplace port s_axi -pg 1 -lvl 0 -x 0 -y 80 -defaultsOSRD
preplace port M01_ACLK -pg 1 -lvl 0 -x 0 -y 140 -defaultsOSRD
preplace port M01_ARESETN -pg 1 -lvl 0 -x 0 -y 160 -defaultsOSRD
preplace port c0_sys_clk_n -pg 1 -lvl 0 -x 0 -y 420 -defaultsOSRD
preplace port c0_sys_clk_p -pg 1 -lvl 0 -x 0 -y 600 -defaultsOSRD
preplace port clk_out1 -pg 1 -lvl 6 -x 1850 -y 570 -defaultsOSRD
preplace port init_calib_complete -pg 1 -lvl 6 -x 1850 -y 470 -defaultsOSRD
preplace port mem_clk -pg 1 -lvl 6 -x 1850 -y 530 -defaultsOSRD
preplace port mem_rst -pg 1 -lvl 6 -x 1850 -y 550 -defaultsOSRD
preplace port s_axi_aclk -pg 1 -lvl 0 -x 0 -y 180 -defaultsOSRD
preplace port s_axi_aresetn -pg 1 -lvl 0 -x 0 -y 200 -defaultsOSRD
preplace port sys_rst -pg 1 -lvl 0 -x 0 -y 620 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 3 -x 1048 -y 250 -defaultsOSRD
preplace inst axi_dwidth_converter_0 -pg 1 -lvl 3 -x 1048 -y 500 -defaultsOSRD
preplace inst axi_register_slice_0 -pg 1 -lvl 4 -x 1340 -y 520 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 4 -x 1340 -y 250 -defaultsOSRD
preplace inst ddr4_0 -pg 1 -lvl 5 -x 1650 -y 510 -defaultsOSRD
preplace inst ddrrst_inv -pg 1 -lvl 1 -x 170 -y 360 -defaultsOSRD
preplace inst membar -pg 1 -lvl 2 -x 670 -y 220 -defaultsOSRD
preplace netloc M01_ACLK_1 1 0 3 NJ 140 320 10 860J
preplace netloc M01_ARESETN_1 1 0 3 NJ 160 340 20 850J
preplace netloc S00_ACLK_1 1 0 2 NJ 180 NJ
preplace netloc c0_sys_clk_n_1 1 0 5 NJ 420 NJ 420 NJ 420 NJ 420 1460J
preplace netloc c0_sys_clk_p_1 1 0 5 NJ 600 NJ 600 NJ 600 NJ 600 1460J
preplace netloc clk_inv_Res 1 1 4 330 440 820 590 1220 610 1470J
preplace netloc ddr4_0_addn_ui_clkout1 1 5 1 NJ 570
preplace netloc ddr4_0_c0_ddr4_ui_clk 1 1 5 350 430 830 580 1210 630 NJ 630 1830
preplace netloc ddr4_0_c0_ddr4_ui_clk_sync_rst 1 0 6 20 640 NJ 640 NJ 640 NJ 640 NJ 640 1820
preplace netloc ddr4_0_c0_init_calib_complete 1 5 1 NJ 470
preplace netloc s_axi_aresetn_1 1 0 2 NJ 200 NJ
preplace netloc sys_rst_1 1 0 5 NJ 620 NJ 620 NJ 620 NJ 620 1480J
preplace netloc S00_AXI_0_1 1 0 2 NJ 80 NJ
preplace netloc Conn2 1 0 2 NJ 120 NJ
preplace netloc Conn1 1 0 2 NJ 100 NJ
preplace netloc axi_dwidth_converter_0_M_AXI 1 3 1 N 500
preplace netloc axi_register_slice_0_M_AXI 1 4 1 N 520
preplace netloc ddr4_0_C0_DDR4 1 5 1 NJ 450
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 3 1 NJ 250
preplace netloc membar_M00_AXI 1 2 1 840 210n
preplace netloc membar_M01_AXI 1 2 1 N 230
levelinfo -pg 1 0 170 670 1048 1340 1650 1850
pagesize -pg 1 -db -bbox -sgen -160 0 2030 990
"
}

