 2
 
行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告   □期中進度報告 
 
低消耗功率(綠能)Tunnel FET 元件之新架構技術開發與材料分析 
The New Structure Design and Material Inspection for low power Tunnel FET     
 
 
計畫類別：■個別型計畫   □整合型計畫 
計畫編號：NSC99-2221-E-390-037 
執行期間：  98 年 08 月 1 日至 99 年 7 月 31 日 
 
 
執行機構及系所：國立高雄大學電機系 
 
 
計畫主持人：葉文冠 
 
共同主持人： 
計畫參與人員：許家維、鄭濟允 
 
 
成果報告類型(依經費核定清單規定繳交)：■精簡報告  □完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
■出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
附件一 
 4
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
本計畫已針對 Tunnel FET 之架構設計，本實驗室利用模擬軟體，探討元件架構時的
電性模擬與物理機制的分析，進而去評估當初所定義之材料組成與相關參數設定是否符合
設計目的的需求，如果不符合需求則回到當初參數定義與架構部分，重新進行設計，直到
模擬成果與我們設計目的需求相符合，之後並將當初規劃好之參數以實際製程技術製作出
來。 
在此計劃中，我們完成的工作項目及具體成果如下： 
1) 已建立模擬適當的 Tunnel channel 金氧半電晶體特性，修正理想的關鍵技術(key 
technology)，並完成相關製程所需之參數條件。 
2)已完成評估製程對 Tunnel channel 金氧半電晶體的影響。 
3)我們已建立 Tunnel channel 金氧半電晶體所需之各類相關電性量測方面，一半導體參數
量測實驗室：有(1)探針座(probe station) 可變溫(-50 ~ 200oC) (2)HP4156、4284 等可
從事元件特性(如 IV, CV 等)量測之設備。因此相關電晶體的電性(如截止電壓 Vt、飽和電
流 Idsat、、漏電流 leakage 等)均已完成。 
4)本計劃將設計不同的測試元件結構(如不同尺寸)，來觀察 Tunnel channel 金氧半電晶體
金氧半電晶體的電性(如截止電壓 Vt、飽和電流 Idsat、漏電流 leakage 等)均已完成，也
將與標準 MOSFET 電晶體作比較。 
5)本計劃初步已建立 Tunnel channel 金氧半電晶體模擬，已可預測 Tunnel channel 電晶
體的電性並完成製程參數上的預估值達到所需金氧半電晶體的特性。 
6) 筆者已在此計畫下，發表 SCI 國際論文共 8 篇。 
7) 筆者已在此計畫下，發表論文於 2010 年國際元件與材料會議  (International 
Conference on Solid State Devices and Materials 2010)是由日本舉辦之一年一度有關
微電子元件與材料最近發展之國際大型學術研討會，此次會議地點選在日本東京大學
(Tokyo Japan)舉行，會議期間為 2010 年 09 月 22 日至 09 月 24 日。另外筆者已在此
計畫下，發表論文於各相關期刊上。 
 
 
 
 
 
國科會補助計畫衍生研發成果推廣資料表 
日期：   年  月  日 
國科會補助計畫 
計畫名稱： 
計畫主持人：         
附件三 
行政院國家科學委員會補助專題研究計畫成果報告 
※※※※※※※※※※※※※※※※※※※※※※※ 
低消耗功率(綠能)Tunnel FET 元件之新架構技術開發與材料分析 
The New Structure Design and Material Inspection for low power 
Tunnel FET    
※※※※※※※※※※※※※※※※※※※※※※※ 
 
 
 
 
 
 
計畫類別：■個別型計畫  □整合型計畫 
計畫編號： NSC99-2221-E-390-037 
執行期間： 99 年 08 月 1 日至 100 年 7 月 31 日 
 
 
 
 
 
 
 
 
 
計畫主持人：葉文冠 
共同主持人： 
計畫參與人員：許家維 
 
執行單位：國立高雄大學電機系 
 2 
漏電流所造成的功率耗損增加了十倍之
多，所以我們目前極希望能找到一個能替
代傳統金氧半場校電晶體的架構，借此打
破其次臨界擺幅的 60mV/decade 限制，
才可解決此日益嚴重的功率消耗問題，達
成一個低功率元件開發的新使命。 
所以我們為了打破此次臨界擺幅的
限制，達到一個小於 60mV/decade 的元
件，勢必要捨棄傳統之元件製程設計，以
一個新架構之 Tunnel device 來實現此目
的，捨棄傳統 Diffusion current 機制，改
由能障改變，藉此控制 Tunnel current 的
穿透與否，如此一來，元件的 S.S 就可低
於 60mV/decade，這些關於此 Tunnel 
device 之初步構想已於多篇國際文獻上被
提出與驗證，Tunnel FET 之工作性質為利
用閘極電壓控制中性通道區域的能障，藉
此 改 變 其 穿 透 電 流 的 強 度 ， 利 用
bandtoband tunneling 控制其導通與否，
所以 bandtoband tunneling 的特性好壞將
會主導此Tunnel FET的基本特性，Tunnel 
FET 的確可得到更低的次臨界擺幅
[Source:K.Boucart,TED 2007] ， 所 以
Tunnel FET 的功率效耗將大幅低於傳統
之金氧半場效電晶體，這意謂此元件將可
應用在極快速切換之 ION/IOFF 之電路設
計，理想操作之電晶體切換開關，也可一
併減少元件之操作功率，因為所需要的閘
極電壓比較小的原因。 
 
五、參考文獻 
[1] William G. Vandenberghe, et al., Proc. 14th IEEE 
MELECON, 2008, pp. 923–928. 
[2] Woo Young Choi, et al., IEEE ELECTRON 
DEVICE LETTERS, 2007, pp. 743-745. 
[3] Vadizadeh Mahdi, et al., Proc. IEEE ICSE, 2008, 
pp.501-504. 
[4] W. Reddiek, et al., Appl. Phys. Lett., 1995, pp. 
494-496. 
[5] M. Nayfeh, et al., IEEE Electron Device Lett., 
2008, pp. 1074–1077. 
[6] Th. Nirschl, et al., IEDM, 2004, pp. 195-198. 
[7] K. K. Bhuwalka, et al., IEEE Trans. Electron 
Devices, 2005, pp. 909–917. 
[8] J. Appenzeller, et al., Phys. Rev. Lett., 2004, pp. 
196 805-1–196 805-4. 
[9] K. Boucart, et al., Solid State Electron., 2007, pp. 
1500-1507. 
[10] Kathy Boucart, et al., IEEE Trans. Electron 
Devices, 2007, pp. 1725–1733. 
[11] F. Mayer, et al., IEDM, 2008, pp. 163-166. 
[12] W. Y. Choi et al., IEDM, 2005, pp. 975-978. 
[13] T. Krishnamohan et al., IEDM, 2008, pp..947-949. 
[14] Sung Hwan Kim et al., VLSI 2009, pp.178-179. 
 
四、 結果與討論 
本計畫已針對 Tunnel FET 之架構設
計，本實驗室利用模擬軟體，探討元件架
構時的電性模擬與物理機制的分析，進而
去評估當初所定義之材料組成與相關參數
設定是否符合設計目的的需求，如果不符
合需求則回到當初參數定義與架構部分，
重新進行設計，直到模擬成果與我們設計
目的需求相符合，之後並將當初規劃好之
參數以實際製程技術製作出來。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 一  (a) Si-based SOI-TFET 
structure and (b) Distribution of 
electric tunneling without offset 
gate. 
圖 二  (a) Si-based SOI-TFET 
structure and (b) Distribution of 
electric tunneling with offset gate. 
 4 
圖九  ID-VG curve of SOI-TFET 
with different Si3N4 thickness when 
drain bias equal to 1V.  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
四、成果自評 
在此計劃中，我們完成的工作項目及具
體成果如下： 
1) 已建立模擬適當的Tunnel channel金氧
半電晶體特性，修正理想的關鍵技術
(key technology)，並完成相關製程所需
之參數條件。 
2)已完成評估製程對 Tunnel channel金氧
半電晶體的影響。 
3)我們已建立 Tunnel channel金氧半電晶
體所需之各類相關電性量測方面，一半
導體參數量測實驗室：有 (1)探針座
(probe station) 可變溫(-50 ~ 200oC) 
(2)HP4156、4284 等可從事元件特性(如
IV, CV 等)量測之設備。因此相關電晶體
的電性(如截止電壓 Vt、飽和電流 Idsat、、
漏電流 leakage 等)均已完成。 
4)本計劃將設計不同的測試元件結構(如
不同尺寸)，來觀察 Tunnel channel 金
氧半電晶體金氧半電晶體的電性(如截
止電壓 Vt、飽和電流 Idsat、漏電流
leakage 等 )均已完成，也將與標準
MOSFET 電晶體作比較。 
5)本計劃初步已建立 Tunnel channel金氧
半電晶體模擬，已可預測  Tunnel 
channel 電晶體的電性並完成製程參數
上的預估值達到所需金氧半電晶體的特
性。 
6)筆者已在此計畫下，發表論文於 2010
年國際元件與材料會議 (International 
0 1 2 3 4 5
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
0.01
 
 
I D
 (A
/u
m
)
VG (v)
 epi_thick=15nm
 epi_thick=10nm
 epi_thick=5nm
4 6 8 10 12 14 1610
4
105
106
107
 
 
I on
/I o
ff
epitaxy thick (nm)
 5nm 
 10nm
 15nm
0.0 0.5 1.0 1.5 2.0 2.5 3.0
1E-10
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
0.01
 
 
I D
 (A
/u
m
)
VG (v)
 1.5nm  ,  Ion/Ioff=4.49e+06
         ss=83.31(mv/decade)
 3nm  ,  Ion/Ioff=3.78e+06
         ss=101.73(mv/decade)
 4nm  ,  Ion/Ioff=6.46e+06
         ss=112.97(mv/decade)
 5nm  ,  Ion/Ioff=9.20e+06
         ss=125.82(mv/decade)
0 1 2 3 4
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
0.01
 
 
I D
 (A
/u
m
)
VG (V)
 250K_MOSFET
 300K_MOSFET
 350K_MOSFET
 400K_MOSFET
 250K_TFET
 300K_TFET
 350K_TFET
 400K_TFET
圖 十  Transfer characteristic of 
SOI-TFET with different Si 
epi-layer thickness when drain 
bias equal to 0.1V.  
圖十一 ID-VG curve of SOI-TFET 
and SOI-MOSFET with different 
device temperature when drain 
bias equal to 1V.  
表 一 Comparison of Si-based 
SOI-TFET device characteristic in 
this work with other references 
included using hetero structure.  
 6
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100 年 07 月 26 日 
參加會議經過 
國際電子元件與固態線路會議 (2011 International Conference on Solid State Devices and Materials)
是由東京大學 (TOKYO University), 電機工程師協會(IEE)及電機電子工程師協會(IEEE) 所合辦之
一年一度有關微電子元件最近發展之國際大型學術研討會，此次會議地點選在日本城市東京(Tokyo, 
JAPAN)舉行，會議期間為 2010 年 09 月 22 日至 09 月 6 日。由於此會議主要在探討 SOI 之相關應
用及技術，因此針對這個主題，特別舉行了六個相關專題的演講及教學場次，分別為元件特性(Device 
characterization)，線路技術與應用 (Circuit techniques and applications)，SOI 材料技術與
特性(SOI materials technology and characterization)，多閘極元件(Multiple gate devices)，
以及製程技術(Devices process)等，皆為針對此次的主題作廣泛的深入探討。此外本會議為了使相
關議題能充份討論，共規劃了 10 個議題場次，100 多篇論文發表，會議可說相當盛大且成功。筆者
參與於此次會議中元件中矽氧化層技術(SOI technology) 專題中之一個場次。我所發論文之主題為
應變矽技術對 90 奈米 CMOS 元件之特性與可靠度的影響(Stress Technology Impact on Device 
Performance and Reliability for <100> Sub-90nm SOI CMOSFETs)，主要探討應變矽技術對部份
空乏 SOI 金氧半可變電容器元件的影響。這些效應對於未來 SOI 元件之設計相當的重要，並可應用
計畫編號 NSC98-2221-E-390-039 
計畫名稱 低消耗功率(綠色)與高性能元件之技術開發與可靠性分析 
The Design and Reliability Inspection for Low Power Consumption 
(green) and High Performance CMOSFET   
出國人員
姓名 葉文冠  
服務機構
及職稱 國立高雄大學電機系 
會議時間  年 月 日至  年 月 日 會議地點  
會議名稱 
(中文)國際電子元件與固態線路會議 
(英文)2011 International Conference on Solid State Devices and 
Materials 
發表論文
題目 
 
Characterization the Random Telegraph Noise in High-k/Metal gate 
device for 32nm nMOSFETs and pMOSFET 
 
附件四 
 8
會對於參加國際知名會議之學者均能大力支持。 2.國內有不少研究此方面的學者，而每年也
都舉辦相關的國際或國內研討會，藉此國內外學者能互相切磋交流，甚至彼此合作，這是相
當可喜的現象，也希望國內的研討會能不斷舉辦下去，並朝世界知名國際會議目標努力。 
 (三) 攜回資料名稱及內容 
1.會議論文集壹冊與 CD 一片。 2.其他相關會議 call for paper 資料。 
 
國科會補助專題研究計畫項下赴國外(或大陸地區)出差或研習心得報告 
                                     日期：   年   月   日 
一、國外(大陸)研究過程 
二、研究成果 
三、建議 
四、其他 
 
 
 
 
 
 
 
計畫編號 NSC  －    －  －    －    － 
計畫名稱  
出國人員
姓名  
服務機構
及職稱  
出國時間  年 月 日至  年 月 日 出國地點  
附件五 
國際電子元件與固態線路會議 
葉文冠 
高雄大學電機系 
計畫編號：NSC99-2221-E-390-037 
執行期限：99 年 09 月 22 日至 99 年 09 月 24 日 
（一）參加會議經過 
國際電子元件與固態線路會議  (2011 
International Conference on Solid State 
Devices and Materials) 是 由 東 京 大 學 
(TOKYO University), 電機工程師協會
(IEE)及電機電子工程師協會(IEEE) 所合
辦之一年一度有關微電子元件最近發展之
國際大型學術研討會，此次會議地點選在
日本城市東京(Tokyo, JAPAN)舉行，會議
期間為 2010 年 09 月 22 日至 09 月 6 日 
    由於此會議主要在探討SOI之相關應
用及技術，因此針對這個主題，特別舉行
了六個相關專題的演講及教學場次，分別
為元件特性(Device characterization)，線
路技術與應用  (Circuit techniques and 
applications)，SOI 材料技術與特性(SOI 
materials technology and 
characterization)，多閘極元件 (Multiple 
gate devices)，以及製程技術 (Devices 
process)等，皆為針對此次的主題作廣泛
的深入探討。此外本會議為了使相關議題
能充份討論，共規劃了 10 個議題場次，
100 多篇論文發表，會議可說相當盛大且
成功。 
筆者參與於此次會議中元件中矽氧化
層技術(SOI technology) 專題中之一個場
次。我所發論文之主題為應變矽技術對 90
奈米 CMOS 元件之特性與可靠度的影響
(Stress Technology Impact on Device 
Performance and Reliability for <100> 
Sub-90nm SOI CMOSFETs)，主要探討
應變矽技術對部份空乏 SOI 金氧半可變
電容器元件的影響。這些效應對於未來
SOI 元件之設計相當的重要，並可應用於
半導體工業的製造，詳見附件。 
另外我也聽取其它相關學者給我很多 
相當寶貴的意見。 
（二） 與會心得 
    此次會議場次可概略分為六大方向，
分別為六個相關專題的演講及教學場次，
分別為元件特性，線路技術與應用，SOI
材料技術與特性，多閘極元件，以及製程
技術等，均是針對此次的主題與本人實驗
相關的議題作廣泛的深入探討，分述如下。 
1. 元件特性(Device characterization)： 
    此部份探討目前元件技術之一些新議
題，包括了新理論、新應用、新設計理念
和新製程技術等，均是目前相當熱門之主
題。部份筆者較感興趣的內容介紹如下: 
(1)Status of Device Mobility 
Enhancement through Strained Silicon 
Engineering：本論文分析目前矽應變材料
技術對元件通道移動率的影響與現況，利
用矽鍺(SiGe)基板作為矽通道來加強 SOI
元件的移動率是一個非常有效的方法，並
可應用在 65 奈米 SOI 元件的設計。 
(2)TiN Metal Gate Thickness 
Influence on Fully Depleted  SOI 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/07/26
國科會補助計畫
計畫名稱: 低消耗功率(綠能)Tunnel FET元件之新架構技術開發與材料分析(I)
計畫主持人: 葉文冠
計畫編號: 99-2221-E-390-037- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數   
