# 컴퓨터 구조

## 데이터 해저드: 전방전달 대 지연

### 데이터 의존성

```assembly
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)
```



- $2가 의존성이 있다



#### 데이터 의존성 그래프

| sub  |  X   |
| :--: | :--: |
| add  | sub  |
|  or  | sub  |
| add  | sub  |
|  sw  | sub  |



### 데이터 해저드

- 하나의 단계가 다른 단계가 완료 되는 것을 기다려야 하기 때문에 파이프 라인이 지현되어야 할때 일어난다

1. 데이터 의존성

   - 명령어가 전 명령어의 데이터 접근이 완료 되는 것에 의존적임

   - ```assembly
     add $s0, $t0, $t1
     sub $t2, $s0, $t3
     ```

     

2. 두 의존적인 명령어가 충분히 가까울 때

   - 거리는 파이프라의 구조에 따라 다름



#### 해결책 1 지연

|      |  IF  |  ID  |    EX    |   MEM    |    WB    |
| :--: | :--: | :--: | :------: | :------: | :------: |
| CC1  | sub  |      |          |          |          |
| CC2  | and  | sub  |          |          |          |
| CC3  |  or  | and  |   sub    |          |          |
| CC4  |  or  | and  | (bubble) |   sub    |          |
| CC5  |  or  | and  | (bubble) | (bubble) |   sub    |
| CC6  | and  |  or  |   and    | (bubble) | (bubble) |
| CC7  |  sw  | and  |    or    |   and    | (bubble) |
| CC8  |      |  sw  |   and    |    or    |   and    |



#### 해결책 2 nop 명령어 추가

```assembly
sub $2, $1, $3
nop
nop
and $12, $2, $5
or $13, $6, $7
add $14, $4, $8
sw $15, 100($9)
```



#### 해결책 3 코드 스케줄링

```assembly
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $7
add $14, $4, $8
sw $15, 100($9)
```

```assembly
sub $2, $1, $3
nop
nop
and $12, $2, $5
or $13, $6, $7
add $14, $4, $8
sw $15, 100($9)
```

```assembly
sub $2, $1, $3
or $13, $6, $7
add $14, $4, $8
and $12, $2, $5
sw $15, 100($9)
```

  

#### 해결책 2 전방 전달

- 결과를 그것이 끝난뒤에 사용할때
  - 레지스터에 저장하는 것을 기다리지 않는다
  - 데이터 패스에 추가적인 연결이 필요하다



### 해저드 상태

1a. EX/MEM.RegisterRd=ID/EX.RegisterRs 

1b. EX/MEM.RegisterRd=ID/EX.RegisterRt

2a. MEM/WB.RegisterRd=ID/EX.RegisterRs 

2b. MEM/WB.RegisterRd=ID/EX.RegisterRt

```assembly
sub $2,$1,$3		# Register$2writtenbysub
and  $12, $2, $5  	# 1st operand($2) set by sub
or   $13, $6, $2	# 2nd operand($2) set by sub
add  $14, $2, $2	# 1st($2) & 2nd($2) set by sub
sw $15, 100($2) 	# Index($2) set by sub
```

- sub-and: 1a
- sub-or: 2b
- sub-add: X
- sub-sw: X



### 데이터 해저드와 지연

#### Load-Use 데이터 해저드

- 적재 명령어에 뒤따르는 명령어는 적재 명령어의 결과를 읽는다
  - 따라서 전방 전달이 해결하지 못한다



### 해저드 검출 유닛

- ID 단계

- 적재와 그것의 사용 사이에 버블을 추가한다

- ```
  if (ID/EX.MemRead and
     ((ID/EX.RegisterRt = IF/ID.RegisterRs) or
      (ID/EX.RegisterRt = IF/ID.RegisterRt)))
  then stall the pipeline
  ```

  

### 지연된 적재

- 적재와 독립적인 명령어가 적재 명령어 다음에 오도록 컴파일러에 요청
  - 최악의 경우 nop 명령어 삽입
- 메모리에서 적재된 데이터의 사용 지연



### 의존성과 해저드

- 데이터 의손성
  - 흐름 의존성
  - Antidependence
  - 출력 의존성

- 데이터 해저드
  - RAW (Read After Write) 해저드
  - WAR (Write After Read ) 해저드
  - WAW (Write After Write) 해저드

- 컨트롤 의존성



### 필요하지 않는 전방 전달을 피하기

- 레지스터에 쓰기가 없는 명령어들
  - if RegWrite = 1 확인
- $zero를 목표 레지스터로 가지는 명령어
  - Check if EX/MEM.RegisterRd != 0 for 1a and 1b and MEM/WB.RegisterRd != 0 for 2a and 2b.



### 새로운 해저드 상태

1a. EX/MEM.RegWriteand (EX/MEM.RegisterRd != 0) and (EX/MEM.RegisterRd = ID/EX.RegisterRs)

1b. EX/MEM.RegWriteand (EX/MEM.RegisterRd != 0) and (EX/MEM.RegisterRd = ID/EX.RegisterRt)

2a. MEM/WB.RegWriteand (MEM/WB.RegisterRd != 0) and (MEM/WB.RegisterRd = ID/EX.RegisterRs)

2b. MEM/WB.RegWriteand (MEM/WB.RegisterRd != 0) and (MEM/WB.RegisterRd = ID/EX.RegisterRt)



### 전방전달 멀티플렉서를 위한 제어 값들

| MUX control | Source | Description                                                  |
| ----------- | ------ | ------------------------------------------------------------ |
| ForwardA=00 | ID/EX  | 1st ALU operand comes from the register file.                |
| ForwardA=10 | EX/MEM | 1st ALU operand is forwarded from the prior ALU result. (1a hazard) |
| ForwardA=01 | MEM/WB | 1st ALU operand is forwarded from data memory or an earlier ALU result.(2a hazard) |
| ForwardB=00 | ID/EX  | 2nd ALU operand comes from the register file.                |
| ForwardB=10 | EX/MEM | 2nd ALU operand is forwarded from the prior ALU result.(1b hazard) |
| ForwardB=01 | MEM/WB | 2nd ALU operand is forwarded from data memory or an earlier ALU result.(2b hazard) |



### 전방 전달을 위한 두개의 상태들

1. EX 해저드(= 1a & 1b 해져드)

   - ```
     If(EX/MEM.RegWrite
     and(EX/MEM.RegisterRd != 0)
     and(EX/MEM.RegisterRd = ID/EX.RegisterRs)) ForwardA=10
     
     If(EX/MEM.RegWrite
     and(EX/MEM.RegisterRd != 0)
     and(EX/MEM.RegisterRd = ID/EX.RegisterRt)) ForwardB=10
     ```

   - 이전 명령의 결과를 ALU 입력으로 전방 전달

2. MEM 해저드 (= 2a & 2b 해저드) 

   - ```
     If(MEM/WB.RegWrite
     and (MEM/WB.RegisterRd != 0)
     and (MEM/WB.RegisterRd = ID/EX.RegisterRs)) ForwardA = 01
     
     If(MEM/WB.RegWrite
     and (MEM/WB.RegisterRd !=0)
     and (MEM/WB.RegisterRd = ID/EX.RegisterRt)) ForwardB= 01
     ```

   - WB 단계의 명령어 결과를 ALU 입력으로 전방 전달



### 이중 데이터 해저드

```assembly
add $1, $1, $2
add $1, $1, $3
add $1, $1, $4
```

- 동일한 ALU 입력을 위해 1과 2타입의 해저드가 동시에 발생
  - -> 타입 1 해저드
  - 가장 최근의 결과를 사용하길 원할때
  - 결과는 MEM 단계로부터 전방 전달된다



### 2개의 타입 해저드에 위한 개정된 컨트롤 

- 전방 전달은 오직 타입 1해저드 상태가 참이 아닐때 일어난다

  - ```
    If (MEM/WB.RegWrite
    	and (MEM/WB.RegisterRd != 0)
    	and not (EX/MEM.RegWriteand EX/MEM.RegisterRd != 0) 
    	and (EX/MEM.RegisterRd != ID/EX.RegisterRs)
    	and (MEM/WB.RegisterRd = ID/EX.RegisterRs))
    ForwardA = 01 
    ```

  - ```
    If (MEM/WB.RegWrite
    	and (MEM/WB.RegisterRd !=0)
    	and not (EX/MEM.RegWriteand EX/MEM.RegisterRd != 0)
    	and (EX/MEM.RegisterRd != ID/EX.RegisterRt)
    	and (MEM/WB.RegisterRd = ID/EX.RegisterRt))
    ForwardB= 01
    ```



### ForwardA를 위한 최종 컨트롤

```
If (EX/MEM.RegWrite
	and (EX/MEM.RegisterRd !=0)
	and (EX/MEM.RegisterRd =ID/EX.RegisterRs))
	ForwardA =10
else if (MEM/WB.RegWrite
	and (MEM/WB.RegisterRd != 0)
	/* and not (EX/MEM.RegWriteand EX/MEM.RegisterRd != 0)
	and (EX/MEM.RegisterRd != ID/EX.RegisterRs) */
	and (MEM/WB.RegisterRd = ID/EX.RegisterRs)
	ForwardA = 01
else Forward A= 00

```



### 버블의 추가

1. ID와 IF 단계내의 명령어 지연
   - Changing neither PC nor IF/ID register
   -  fetch and decode the same instructions during stalls 
2. nop 명령어의 시뮬레이션
   - Deassertingall 9 control signals in the EX, MEM and WB stages 
     - Only RegWriteand MemWriteneed be 0.
     - Others can be don’t cares.