TimeQuest Timing Analyzer report for brainfuck_cpu
Sun Jul 12 12:17:51 2020
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_slow_reg'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_slow_reg'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_slow_reg'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_slow_reg'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_slow_reg'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_slow_reg'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_slow_reg'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_slow_reg'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_slow_reg'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; brainfuck_cpu                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }          ;
; clk_slow_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_slow_reg } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 154.15 MHz ; 154.15 MHz      ; clk_slow_reg ;      ;
; 212.49 MHz ; 212.49 MHz      ; clk          ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk_slow_reg ; -5.487 ; -262.611      ;
; clk          ; -3.706 ; -266.007      ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -0.135 ; -0.135        ;
; clk_slow_reg ; 0.426  ; 0.000         ;
+--------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; clk_slow_reg ; -3.201 ; -179.779                  ;
; clk          ; -3.000 ; -187.388                  ;
+--------------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_slow_reg'                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -5.487 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 6.065      ;
; -5.429 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 6.007      ;
; -5.376 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.954      ;
; -5.339 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.917      ;
; -5.312 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.890      ;
; -5.268 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.846      ;
; -5.266 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.833      ;
; -5.247 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.825      ;
; -5.236 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.803      ;
; -5.206 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.773      ;
; -5.204 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.782      ;
; -5.196 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.774      ;
; -5.176 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.754      ;
; -5.172 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.739      ;
; -5.148 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.726      ;
; -5.142 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.709      ;
; -5.141 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.719      ;
; -5.137 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.715      ;
; -5.133 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.711      ;
; -5.131 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.709      ;
; -5.125 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.703      ;
; -5.112 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.679      ;
; -5.096 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.674      ;
; -5.090 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.668      ;
; -5.041 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.619      ;
; -5.037 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.615      ;
; -5.037 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.604      ;
; -5.033 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.611      ;
; -5.029 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.596      ;
; -5.018 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.585      ;
; -5.011 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.589      ;
; -5.007 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.574      ;
; -5.002 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.580      ;
; -4.999 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.566      ;
; -4.996 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.574      ;
; -4.988 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.566      ;
; -4.973 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.551      ;
; -4.972 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.531      ;
; -4.972 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.539      ;
; -4.961 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.539      ;
; -4.961 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.539      ;
; -4.960 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.519      ;
; -4.954 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.532      ;
; -4.953 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.531      ;
; -4.947 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.569     ; 5.379      ;
; -4.944 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.522      ;
; -4.912 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.479      ;
; -4.908 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.486      ;
; -4.896 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.474      ;
; -4.891 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.469      ;
; -4.885 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.444      ;
; -4.883 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.450      ;
; -4.883 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.073     ; 5.811      ;
; -4.882 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.449      ;
; -4.881 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.074     ; 5.808      ;
; -4.875 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.442      ;
; -4.874 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.073     ; 5.802      ;
; -4.867 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.445      ;
; -4.867 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.434      ;
; -4.855 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.414      ;
; -4.845 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.569     ; 5.277      ;
; -4.837 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.404      ;
; -4.832 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.416     ; 5.417      ;
; -4.830 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.416     ; 5.415      ;
; -4.830 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.571     ; 5.260      ;
; -4.829 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.396      ;
; -4.827 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.405      ;
; -4.826 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.404      ;
; -4.825 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.403      ;
; -4.819 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.397      ;
; -4.818 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.396      ;
; -4.811 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.389      ;
; -4.809 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.387      ;
; -4.802 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.380      ;
; -4.799 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.377      ;
; -4.798 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.376      ;
; -4.789 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.073     ; 5.717      ;
; -4.788 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.347      ;
; -4.782 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.577     ; 5.206      ;
; -4.780 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.073     ; 5.708      ;
; -4.776 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.442     ; 5.335      ;
; -4.768 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.416     ; 5.353      ;
; -4.766 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.416     ; 5.351      ;
; -4.766 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.333      ;
; -4.762 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.340      ;
; -4.758 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.325      ;
; -4.756 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.334      ;
; -4.736 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.303      ;
; -4.736 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.571     ; 5.166      ;
; -4.733 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.423     ; 5.311      ;
; -4.729 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.296      ;
; -4.724 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.441     ; 5.284      ;
; -4.721 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.288      ;
; -4.716 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.082     ; 5.635      ;
; -4.715 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.074     ; 5.642      ;
; -4.712 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.441     ; 5.272      ;
; -4.710 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.569     ; 5.142      ;
; -4.702 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.569     ; 5.134      ;
; -4.702 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.073     ; 5.630      ;
; -4.699 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.434     ; 5.266      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                               ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.706 ; clk_counter[11] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.706 ; clk_counter[11] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.626      ;
; -3.663 ; clk_counter[19] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.663 ; clk_counter[19] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.631 ; clk_counter[21] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; clk_counter[21] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.598 ; clk_counter[23] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.598 ; clk_counter[23] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.518      ;
; -3.597 ; clk_counter[5]  ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.597 ; clk_counter[5]  ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.517      ;
; -3.521 ; clk_counter[18] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.521 ; clk_counter[18] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.944      ;
; -3.518 ; clk_counter[11] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.438      ;
; -3.510 ; clk_counter[25] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
; -3.510 ; clk_counter[25] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.430      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; clk_slow_reg                                                  ; clk_slow_reg                                                  ; clk_slow_reg ; clk         ; 0.000        ; 2.600      ; 2.968      ;
; 0.255  ; clk_slow_reg                                                  ; clk_slow_reg                                                  ; clk_slow_reg ; clk         ; -0.500       ; 2.600      ; 2.858      ;
; 0.445  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.452  ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                 ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:UART_TX_INST|r_SM_Main.000                            ; uart_tx:UART_TX_INST|r_SM_Main.000                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; r_Tx_DV_reg                                                   ; r_Tx_DV_reg                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; flag_output_active_reg                                        ; flag_output_active_reg                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.568  ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg            ; flag_output_edge_detect                                       ; clk_slow_reg ; clk         ; 0.000        ; 0.280      ; 1.090      ;
; 0.619  ; clk_counter[17]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.409      ;
; 0.622  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.409      ;
; 0.623  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.575      ; 1.410      ;
; 0.633  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.636  ; clk_counter[16]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.426      ;
; 0.640  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.427      ;
; 0.642  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642  ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.575      ; 1.429      ;
; 0.644  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.938      ;
; 0.645  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.938      ;
; 0.680  ; Binary_Num_reg_1[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.190      ;
; 0.701  ; Binary_Num_reg_3[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.211      ;
; 0.717  ; Binary_Num_reg_4[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.227      ;
; 0.718  ; Binary_Num_reg_2[1]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.228      ;
; 0.724  ; Binary_Num_reg_1[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.234      ;
; 0.725  ; Binary_Num_reg_3[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.235      ;
; 0.725  ; Binary_Num_reg_3[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.235      ;
; 0.728  ; Binary_Num_reg_2[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.238      ;
; 0.730  ; Binary_Num_reg_2[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.240      ;
; 0.732  ; Binary_Num_reg_4[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.242      ;
; 0.732  ; Binary_Num_reg_2[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.242      ;
; 0.732  ; Binary_Num_reg_4[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.242      ;
; 0.735  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.738  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.739  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.740  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.742  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.743  ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743  ; clk_counter[18]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.746  ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746  ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.755  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.049      ;
; 0.755  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.575      ; 1.542      ;
; 0.758  ; clk_counter[15]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.548      ;
; 0.760  ; clk_counter[3]                                                ; clk_counter[3]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760  ; clk_counter[15]                                               ; clk_counter[15]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; clk_counter[5]                                                ; clk_counter[5]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; clk_counter[1]                                                ; clk_counter[1]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; clk_counter[11]                                               ; clk_counter[11]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; clk_counter[19]                                               ; clk_counter[19]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_tx:UART_TX_INST|r_Clock_Count[5]                         ; uart_tx:UART_TX_INST|r_Clock_Count[5]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.549      ;
; 0.762  ; clk_counter[17]                                               ; clk_counter[17]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; clk_counter[21]                                               ; clk_counter[21]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; clk_counter[27]                                               ; clk_counter[27]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; clk_counter[29]                                               ; clk_counter[29]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; uart_tx:UART_TX_INST|r_Clock_Count[15]                        ; uart_tx:UART_TX_INST|r_Clock_Count[15]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; uart_tx:UART_TX_INST|r_Clock_Count[7]                         ; uart_tx:UART_TX_INST|r_Clock_Count[7]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[2]                                                ; clk_counter[2]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[6]                                                ; clk_counter[6]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[7]                                                ; clk_counter[7]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[9]                                                ; clk_counter[9]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[16]                                               ; clk_counter[16]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clk_counter[31]                                               ; clk_counter[31]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart_tx:UART_TX_INST|r_Clock_Count[6]                         ; uart_tx:UART_TX_INST|r_Clock_Count[6]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[4]                                                ; clk_counter[4]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[12]                                               ; clk_counter[12]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[14]                                               ; clk_counter[14]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[22]                                               ; clk_counter[22]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[23]                                               ; clk_counter[23]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clk_counter[25]                                               ; clk_counter[25]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; clk_counter[8]                                                ; clk_counter[8]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; clk_counter[10]                                               ; clk_counter[10]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; clk_counter[20]                                               ; clk_counter[20]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; clk_counter[30]                                               ; clk_counter[30]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; clk_counter[26]                                               ; clk_counter[26]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; clk_counter[24]                                               ; clk_counter[24]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; clk_counter[28]                                               ; clk_counter[28]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.774  ; Binary_Num_reg_3[1]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1] ; clk_slow_reg ; clk         ; 0.000        ; 0.268      ; 1.284      ;
; 0.777  ; clk_counter[14]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.567      ;
; 0.779  ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.575      ; 1.566      ;
; 0.782  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.575      ; 1.569      ;
; 0.786  ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_slow_reg'                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.426 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.479      ; 1.159      ;
; 0.431 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.103      ; 0.746      ;
; 0.453 ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                 ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                        ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 0.746      ;
; 0.510 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                               ; led_reg[1]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 0.803      ;
; 0.593 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.491      ; 1.338      ;
; 0.670 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                    ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.484      ; 1.408      ;
; 0.692 ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                          ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.461      ; 1.407      ;
; 0.709 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.002      ;
; 0.739 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.473      ;
; 0.765 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                    ; Binary_Num_reg_1[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.500      ;
; 0.784 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.518      ;
; 0.790 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.524      ;
; 0.795 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.518      ;
; 0.796 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.530      ;
; 0.800 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.534      ;
; 0.807 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.530      ;
; 0.813 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.106      ;
; 0.813 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.106      ;
; 0.814 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.107      ;
; 0.815 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.549      ;
; 0.816 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.462      ; 1.532      ;
; 0.817 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.110      ;
; 0.836 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                               ; led_reg[2]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.129      ;
; 0.837 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.480      ; 1.571      ;
; 0.845 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.568      ;
; 0.873 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.596      ;
; 0.874 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.611      ; 1.697      ;
; 0.884 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.607      ;
; 0.890 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.612      ; 1.714      ;
; 0.890 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.462      ; 1.606      ;
; 0.913 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.462      ; 1.629      ;
; 0.913 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.469      ; 1.636      ;
; 0.918 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.212      ;
; 0.927 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.479      ; 1.660      ;
; 0.928 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.612      ; 1.752      ;
; 0.982 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; Binary_Num_reg_1[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.276      ;
; 0.992 ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                          ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.461      ; 1.707      ;
; 1.025 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.491      ; 1.770      ;
; 1.027 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; Binary_Num_reg_1[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.084      ; 1.323      ;
; 1.057 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                    ; Binary_Num_reg_2[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.075      ; 1.344      ;
; 1.093 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; Binary_Num_reg_1[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.084      ; 1.389      ;
; 1.138 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.432      ;
; 1.146 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.349      ;
; 1.149 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.352      ;
; 1.151 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.354      ;
; 1.157 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.578      ; 1.947      ;
; 1.161 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.454      ;
; 1.163 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.456      ;
; 1.163 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.456      ;
; 1.165 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.458      ;
; 1.188 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.474      ;
; 1.188 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.474      ;
; 1.190 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.483      ;
; 1.199 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.493      ;
; 1.205 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.576      ; 1.993      ;
; 1.210 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.611      ; 2.033      ;
; 1.216 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.082      ; 1.510      ;
; 1.225 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.029     ; 1.450      ;
; 1.240 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.029     ; 1.465      ;
; 1.256 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.491      ; 2.001      ;
; 1.262 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                    ; Binary_Num_reg_2[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.075      ; 1.549      ;
; 1.282 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                    ; Binary_Num_reg_2[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.571      ;
; 1.297 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.070      ; 1.579      ;
; 1.299 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                               ; led_reg[0]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.592      ;
; 1.299 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.578      ; 2.089      ;
; 1.303 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.101      ; 1.616      ;
; 1.305 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ; clk          ; clk_slow_reg ; 0.000        ; -0.056     ; 1.491      ;
; 1.309 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.029     ; 1.534      ;
; 1.310 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.029     ; 1.535      ;
; 1.317 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.070      ; 1.599      ;
; 1.327 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.620      ;
; 1.337 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                    ; Binary_Num_reg_2[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.626      ;
; 1.344 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.612      ; 2.168      ;
; 1.346 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.562      ; 2.120      ;
; 1.355 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.648      ;
; 1.358 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.070      ; 1.640      ;
; 1.363 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.656      ;
; 1.366 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.659      ;
; 1.367 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.081      ; 1.660      ;
; 1.408 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.611      ;
; 1.409 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.612      ;
; 1.410 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.613      ;
; 1.410 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.579      ; 2.201      ;
; 1.411 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.614      ;
; 1.411 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.462      ; 2.127      ;
; 1.412 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.615      ;
; 1.412 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.615      ;
; 1.413 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.039     ; 1.616      ;
; 1.440 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                    ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.068      ; 1.720      ;
; 1.444 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.730      ;
; 1.445 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.731      ;
; 1.445 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.731      ;
; 1.445 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.731      ;
; 1.456 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3] ; Binary_Num_reg_4[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.263     ; 1.405      ;
; 1.458 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.576      ; 2.246      ;
; 1.469 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.579      ; 2.260      ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_slow_reg'                                                                                                                                                    ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock        ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[3]                                                                                                            ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[0]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[10]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[11]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[12]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[13]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[14]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[15]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[16]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[17]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[18]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[19]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[1]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[20]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[21]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[22]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[23]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[24]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[25]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[26]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[27]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[28]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[29]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[2]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[30]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[31]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[3]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[4]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[5]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[6]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[7]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[8]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[9]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_slow_reg                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; flag_output_active_reg                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; flag_output_edge_detect                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[0]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[1]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[2]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[3]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[4]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[5]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[6]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[7]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_DV_reg                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|o_Tx_Serial                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.580 ; 1.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.644 ; -1.002 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 9.582 ; 9.756 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 6.834 ; 6.768 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 6.826 ; 6.762 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 9.582 ; 9.756 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 7.122 ; 6.990 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 7.695 ; 7.597 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 7.245 ; 7.139 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 7.617 ; 7.542 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 7.695 ; 7.597 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 7.268 ; 7.159 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 6.815 ; 6.752 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 7.188 ; 7.087 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 7.611 ; 7.529 ; Rise       ; clk             ;
; uart_out     ; clk          ; 8.161 ; 7.982 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 8.964 ; 8.923 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 8.964 ; 8.871 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 8.192 ; 8.052 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 8.878 ; 8.923 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 7.518 ; 7.444 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 6.592 ; 6.529 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 6.600 ; 6.535 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 6.592 ; 6.529 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 9.349 ; 9.523 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 6.877 ; 6.748 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 6.582 ; 6.520 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 6.995 ; 6.892 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 7.353 ; 7.279 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 7.427 ; 7.331 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 7.017 ; 6.911 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 6.582 ; 6.520 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 6.941 ; 6.842 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 7.347 ; 7.266 ; Rise       ; clk             ;
; uart_out     ; clk          ; 7.876 ; 7.703 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 7.228 ; 7.156 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 8.617 ; 8.526 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 7.875 ; 7.740 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 8.533 ; 8.576 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 7.228 ; 7.156 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                  ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 165.67 MHz ; 165.67 MHz      ; clk_slow_reg ;      ;
; 226.4 MHz  ; 226.4 MHz       ; clk          ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk_slow_reg ; -5.036 ; -238.034      ;
; clk          ; -3.417 ; -239.480      ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -0.090 ; -0.090        ;
; clk_slow_reg ; 0.381  ; 0.000         ;
+--------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk_slow_reg ; -3.201 ; -179.779                 ;
; clk          ; -3.000 ; -187.388                 ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_slow_reg'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -5.036 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.664      ;
; -4.975 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.603      ;
; -4.931 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.559      ;
; -4.877 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.505      ;
; -4.805 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.433      ;
; -4.785 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.402      ;
; -4.728 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.356      ;
; -4.711 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.339      ;
; -4.710 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.338      ;
; -4.708 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.325      ;
; -4.705 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.333      ;
; -4.678 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.295      ;
; -4.667 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.295      ;
; -4.646 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.274      ;
; -4.637 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.254      ;
; -4.623 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.251      ;
; -4.607 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.224      ;
; -4.602 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.230      ;
; -4.598 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.226      ;
; -4.595 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.223      ;
; -4.588 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.216      ;
; -4.581 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.209      ;
; -4.569 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.197      ;
; -4.566 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.530     ; 5.038      ;
; -4.563 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.180      ;
; -4.543 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 5.152      ;
; -4.541 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.169      ;
; -4.539 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.167      ;
; -4.534 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.162      ;
; -4.530 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.147      ;
; -4.522 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.150      ;
; -4.517 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.066     ; 5.453      ;
; -4.513 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.130      ;
; -4.500 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.117      ;
; -4.497 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.125      ;
; -4.497 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.125      ;
; -4.493 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.121      ;
; -4.492 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.109      ;
; -4.484 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.112      ;
; -4.483 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.100      ;
; -4.481 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.109      ;
; -4.477 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.094      ;
; -4.471 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 5.108      ;
; -4.470 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 5.107      ;
; -4.466 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 5.075      ;
; -4.464 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.092      ;
; -4.449 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.535     ; 4.916      ;
; -4.443 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.071      ;
; -4.442 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.059      ;
; -4.427 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.055      ;
; -4.427 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.065     ; 5.364      ;
; -4.426 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.065     ; 5.363      ;
; -4.423 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.051      ;
; -4.417 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 5.054      ;
; -4.416 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 5.053      ;
; -4.416 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 5.025      ;
; -4.410 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.038      ;
; -4.403 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.031      ;
; -4.402 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.030      ;
; -4.400 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.017      ;
; -4.386 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.014      ;
; -4.385 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 5.002      ;
; -4.379 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 5.007      ;
; -4.377 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 4.986      ;
; -4.371 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.999      ;
; -4.370 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.987      ;
; -4.369 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.997      ;
; -4.368 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.996      ;
; -4.368 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.985      ;
; -4.367 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.995      ;
; -4.351 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.968      ;
; -4.350 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.538     ; 4.814      ;
; -4.349 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 4.986      ;
; -4.348 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 4.985      ;
; -4.347 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 4.956      ;
; -4.339 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 4.948      ;
; -4.339 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.066     ; 5.275      ;
; -4.335 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.952      ;
; -4.325 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.953      ;
; -4.322 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.950      ;
; -4.318 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.935      ;
; -4.305 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.066     ; 5.241      ;
; -4.303 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.392     ; 4.913      ;
; -4.301 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.074     ; 5.229      ;
; -4.299 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.393     ; 4.908      ;
; -4.292 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.530     ; 4.764      ;
; -4.291 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.065     ; 5.228      ;
; -4.290 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.065     ; 5.227      ;
; -4.288 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 4.925      ;
; -4.287 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.915      ;
; -4.287 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.365     ; 4.924      ;
; -4.277 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.905      ;
; -4.276 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.904      ;
; -4.274 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.891      ;
; -4.263 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.891      ;
; -4.261 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.889      ;
; -4.260 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.374     ; 4.888      ;
; -4.258 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.530     ; 4.730      ;
; -4.255 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.872      ;
; -4.254 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.385     ; 4.871      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.417 ; clk_counter[11] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.417 ; clk_counter[11] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.346      ;
; -3.409 ; clk_counter[19] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.409 ; clk_counter[19] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.338      ;
; -3.369 ; clk_counter[21] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.369 ; clk_counter[21] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.298      ;
; -3.333 ; clk_counter[23] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.333 ; clk_counter[23] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.262      ;
; -3.326 ; clk_counter[5]  ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.326 ; clk_counter[5]  ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.255      ;
; -3.270 ; clk_counter[25] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.270 ; clk_counter[25] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.199      ;
; -3.254 ; clk_counter[11] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.183      ;
; -3.246 ; clk_counter[18] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
; -3.246 ; clk_counter[18] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.708      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.090 ; clk_slow_reg                                                                       ; clk_slow_reg                                                  ; clk_slow_reg ; clk         ; 0.000        ; 2.389      ; 2.764      ;
; 0.183  ; clk_slow_reg                                                                       ; clk_slow_reg                                                  ; clk_slow_reg ; clk         ; -0.500       ; 2.389      ; 2.537      ;
; 0.397  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.401  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                                      ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                                       ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:UART_TX_INST|r_Bit_Index[2]                                                ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:UART_TX_INST|r_Bit_Index[1]                                                ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:UART_TX_INST|r_Bit_Index[0]                                                ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:UART_TX_INST|r_SM_Main.000                                                 ; uart_tx:UART_TX_INST|r_SM_Main.000                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; r_Tx_DV_reg                                                                        ; r_Tx_DV_reg                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; flag_output_active_reg                                                             ; flag_output_active_reg                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.503  ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                 ; flag_output_edge_detect                                       ; clk_slow_reg ; clk         ; 0.000        ; 0.278      ; 1.006      ;
; 0.558  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.541      ; 1.294      ;
; 0.559  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.295      ;
; 0.561  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.297      ;
; 0.563  ; clk_counter[17]                                                                    ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.540      ; 1.298      ;
; 0.576  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.541      ; 1.312      ;
; 0.576  ; clk_counter[16]                                                                    ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.540      ; 1.311      ;
; 0.577  ; uart_tx:UART_TX_INST|r_Clock_Count[12]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.313      ;
; 0.584  ; Binary_Num_reg_3[0]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.076      ;
; 0.598  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.600  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.600  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.612  ; Binary_Num_reg_1[2]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.104      ;
; 0.619  ; Binary_Num_reg_2[3]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.111      ;
; 0.620  ; Binary_Num_reg_4[0]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.112      ;
; 0.621  ; Binary_Num_reg_4[2]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.113      ;
; 0.621  ; Binary_Num_reg_4[3]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.113      ;
; 0.622  ; Binary_Num_reg_2[1]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.114      ;
; 0.622  ; Binary_Num_reg_2[2]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.114      ;
; 0.625  ; Binary_Num_reg_3[2]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.117      ;
; 0.625  ; Binary_Num_reg_3[3]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.117      ;
; 0.634  ; Binary_Num_reg_2[0]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.126      ;
; 0.638  ; Binary_Num_reg_1[3]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.130      ;
; 0.647  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6] ; r_Tx_Byte_reg[6]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.263      ;
; 0.654  ; Binary_Num_reg_3[1]                                                                ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1] ; clk_slow_reg ; clk         ; 0.000        ; 0.267      ; 1.146      ;
; 0.659  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.395      ;
; 0.673  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0] ; r_Tx_Byte_reg[0]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.289      ;
; 0.677  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3] ; r_Tx_Byte_reg[3]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.293      ;
; 0.681  ; clk_counter[15]                                                                    ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.540      ; 1.416      ;
; 0.684  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.541      ; 1.420      ;
; 0.685  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]                        ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.687  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]                        ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688  ; uart_tx:UART_TX_INST|r_Clock_Count[11]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.689  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]                        ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4] ; r_Tx_Byte_reg[4]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.306      ;
; 0.691  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691  ; clk_counter[18]                                                                    ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.092      ; 0.978      ;
; 0.692  ; uart_tx:UART_TX_INST|r_Clock_Count[4]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.692  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0]                      ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693  ; uart_tx:UART_TX_INST|r_Clock_Count[14]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.697  ; uart_tx:UART_TX_INST|r_Clock_Count[0]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.541      ; 1.433      ;
; 0.698  ; clk_counter[14]                                                                    ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.540      ; 1.433      ;
; 0.699  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.435      ;
; 0.700  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2] ; r_Tx_Byte_reg[2]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.316      ;
; 0.704  ; clk_counter[5]                                                                     ; clk_counter[5]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704  ; clk_counter[3]                                                                     ; clk_counter[3]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704  ; clk_counter[15]                                                                    ; clk_counter[15]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705  ; clk_counter[11]                                                                    ; clk_counter[11]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; clk_counter[19]                                                                    ; clk_counter[19]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; clk_counter[21]                                                                    ; clk_counter[21]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; clk_counter[29]                                                                    ; clk_counter[29]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; uart_tx:UART_TX_INST|r_Clock_Count[5]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[5]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; clk_counter[1]                                                                     ; clk_counter[1]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; clk_counter[17]                                                                    ; clk_counter[17]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; clk_counter[27]                                                                    ; clk_counter[27]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5] ; r_Tx_Byte_reg[5]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.322      ;
; 0.707  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]                         ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; clk_counter[6]                                                                     ; clk_counter[6]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; clk_counter[9]                                                                     ; clk_counter[9]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; clk_counter[22]                                                                    ; clk_counter[22]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; clk_counter[31]                                                                    ; clk_counter[31]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; uart_tx:UART_TX_INST|r_Clock_Count[15]                                             ; uart_tx:UART_TX_INST|r_Clock_Count[15]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; uart_tx:UART_TX_INST|r_Clock_Count[6]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[6]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; clk_counter[7]                                                                     ; clk_counter[7]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; clk_counter[23]                                                                    ; clk_counter[23]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; clk_counter[25]                                                                    ; clk_counter[25]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709  ; uart_tx:UART_TX_INST|r_Clock_Count[7]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[7]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; clk_counter[2]                                                                     ; clk_counter[2]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709  ; clk_counter[14]                                                                    ; clk_counter[14]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709  ; clk_counter[16]                                                                    ; clk_counter[16]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710  ; clk_counter[4]                                                                     ; clk_counter[4]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; clk_counter[10]                                                                    ; clk_counter[10]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; clk_counter[12]                                                                    ; clk_counter[12]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1] ; r_Tx_Byte_reg[1]                                              ; clk_slow_reg ; clk         ; 0.000        ; 0.391      ; 1.326      ;
; 0.711  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                                              ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; clk_counter[8]                                                                     ; clk_counter[8]                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; clk_counter[20]                                                                    ; clk_counter[20]                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
+--------+------------------------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_slow_reg'                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.381 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.093      ; 0.669      ;
; 0.401 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                 ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                        ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 0.669      ;
; 0.408 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.424      ; 1.062      ;
; 0.471 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                               ; led_reg[1]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 0.738      ;
; 0.592 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.435      ; 1.257      ;
; 0.619 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                    ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.427      ; 1.276      ;
; 0.647 ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                          ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.404      ; 1.281      ;
; 0.657 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 0.924      ;
; 0.681 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                    ; Binary_Num_reg_1[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 0.950      ;
; 0.693 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.346      ;
; 0.715 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.368      ;
; 0.733 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.386      ;
; 0.737 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.382      ;
; 0.738 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.391      ;
; 0.742 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.395      ;
; 0.745 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.390      ;
; 0.746 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.399      ;
; 0.751 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.408      ; 1.389      ;
; 0.757 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.025      ;
; 0.758 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.026      ;
; 0.759 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.027      ;
; 0.761 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.414      ;
; 0.762 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.030      ;
; 0.770 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                               ; led_reg[2]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 1.037      ;
; 0.776 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.577      ; 1.548      ;
; 0.780 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.423      ; 1.433      ;
; 0.781 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.426      ;
; 0.805 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.450      ;
; 0.813 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.458      ;
; 0.815 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.575      ; 1.585      ;
; 0.822 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.408      ; 1.460      ;
; 0.842 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.408      ; 1.480      ;
; 0.843 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.415      ; 1.488      ;
; 0.844 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.575      ; 1.614      ;
; 0.853 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.424      ; 1.507      ;
; 0.865 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.133      ;
; 0.905 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; Binary_Num_reg_1[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.074      ; 1.174      ;
; 0.910 ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                          ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.404      ; 1.544      ;
; 0.914 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; Binary_Num_reg_1[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.186      ;
; 0.933 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.435      ; 1.598      ;
; 0.945 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                    ; Binary_Num_reg_2[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.067      ; 1.207      ;
; 0.971 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; Binary_Num_reg_1[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.243      ;
; 1.016 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.288      ;
; 1.025 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.542      ; 1.762      ;
; 1.056 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.219      ;
; 1.059 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.222      ;
; 1.061 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.224      ;
; 1.061 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.322      ;
; 1.061 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.322      ;
; 1.070 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.338      ;
; 1.073 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.341      ;
; 1.075 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.343      ;
; 1.076 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.344      ;
; 1.084 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.352      ;
; 1.091 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.537      ; 1.823      ;
; 1.094 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.077      ; 1.366      ;
; 1.099 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.367      ;
; 1.100 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                     ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.574      ; 1.869      ;
; 1.129 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                    ; Binary_Num_reg_2[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.067      ; 1.391      ;
; 1.143 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                    ; Binary_Num_reg_2[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.070      ; 1.408      ;
; 1.144 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.057     ; 1.317      ;
; 1.150 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.542      ; 1.887      ;
; 1.159 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.057     ; 1.332      ;
; 1.174 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.062      ; 1.431      ;
; 1.186 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                    ; Binary_Num_reg_2[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.070      ; 1.451      ;
; 1.187 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.435      ; 1.852      ;
; 1.189 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.575      ; 1.959      ;
; 1.191 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.062      ; 1.448      ;
; 1.195 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                               ; led_reg[0]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.072      ; 1.462      ;
; 1.206 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ; clk          ; clk_slow_reg ; 0.000        ; -0.079     ; 1.352      ;
; 1.206 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                    ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.062      ; 1.463      ;
; 1.210 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.478      ;
; 1.214 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.091      ; 1.500      ;
; 1.219 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.487      ;
; 1.223 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.057     ; 1.396      ;
; 1.227 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                               ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.057     ; 1.400      ;
; 1.236 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.076      ; 1.507      ;
; 1.237 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                    ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.073      ; 1.505      ;
; 1.238 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.076      ; 1.509      ;
; 1.283 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                    ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.408      ; 1.921      ;
; 1.287 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.450      ;
; 1.287 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3] ; Binary_Num_reg_4[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; -0.230     ; 1.252      ;
; 1.288 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.451      ;
; 1.288 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.524      ; 2.007      ;
; 1.289 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.452      ;
; 1.290 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.453      ;
; 1.291 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.454      ;
; 1.291 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.454      ;
; 1.291 ; flag_output_active_reg                                                             ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; -0.062     ; 1.454      ;
; 1.293 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                    ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.058      ; 1.546      ;
; 1.297 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.558      ;
; 1.299 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.560      ;
; 1.299 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.560      ;
; 1.300 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                              ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.066      ; 1.561      ;
; 1.308 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.537      ; 2.040      ;
; 1.314 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.543      ; 2.052      ;
; 1.326 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                      ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.543      ; 2.064      ;
+-------+------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_slow_reg'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock        ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]                                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[3]                                                                                                            ;
; 0.176  ; 0.406        ; 0.230          ; Low Pulse Width ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[0]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[10]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[11]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[12]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[13]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[14]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[15]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[16]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[17]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[18]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[19]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[1]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[20]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[21]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[22]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[23]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[24]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[25]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[26]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[27]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[28]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[29]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[2]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[30]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[31]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[3]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[4]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[5]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[6]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[7]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[8]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_counter[9]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; clk_slow_reg                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; flag_output_active_reg                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; flag_output_edge_detect                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[0]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[1]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[2]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[3]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[4]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[5]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[6]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[7]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; r_Tx_DV_reg                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|o_Tx_Serial                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.440 ; 1.976 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.582 ; -1.052 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 8.525 ; 8.571 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 6.217 ; 6.094 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 6.207 ; 6.085 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 8.525 ; 8.571 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 6.501 ; 6.288 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 7.011 ; 6.860 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 6.605 ; 6.430 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 6.961 ; 6.787 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 7.011 ; 6.860 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 6.625 ; 6.448 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 6.196 ; 6.079 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 6.553 ; 6.384 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 6.930 ; 6.794 ; Rise       ; clk             ;
; uart_out     ; clk          ; 7.514 ; 7.156 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 8.201 ; 8.008 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 8.201 ; 7.977 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 7.502 ; 7.205 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 8.140 ; 8.008 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 6.854 ; 6.653 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 5.976 ; 5.857 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 5.985 ; 5.865 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 5.976 ; 5.857 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 8.294 ; 8.343 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 6.258 ; 6.051 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 5.964 ; 5.850 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 6.357 ; 6.188 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 6.699 ; 6.530 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 6.747 ; 6.601 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 6.376 ; 6.205 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 5.964 ; 5.850 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 6.307 ; 6.143 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 6.670 ; 6.537 ; Rise       ; clk             ;
; uart_out     ; clk          ; 7.233 ; 6.888 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 6.571 ; 6.377 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 7.864 ; 7.648 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 7.194 ; 6.907 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 7.806 ; 7.678 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 6.571 ; 6.377 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk_slow_reg ; -1.941 ; -68.808       ;
; clk          ; -0.895 ; -49.650       ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -0.158 ; -0.158        ;
; clk_slow_reg ; 0.141  ; 0.000         ;
+--------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk          ; -3.000 ; -163.856                 ;
; clk_slow_reg ; -1.000 ; -99.000                  ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_slow_reg'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.941 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.725      ;
; -1.900 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.684      ;
; -1.876 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.660      ;
; -1.860 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.644      ;
; -1.850 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.634      ;
; -1.829 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.613      ;
; -1.819 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.603      ;
; -1.801 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.585      ;
; -1.795 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.579      ;
; -1.794 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.578      ;
; -1.781 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.565      ;
; -1.772 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.556      ;
; -1.769 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.553      ;
; -1.766 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.550      ;
; -1.763 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.542      ;
; -1.760 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.544      ;
; -1.753 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.537      ;
; -1.748 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.532      ;
; -1.741 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.520      ;
; -1.740 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.524      ;
; -1.736 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.520      ;
; -1.731 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.510      ;
; -1.729 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.513      ;
; -1.716 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.500      ;
; -1.713 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.497      ;
; -1.712 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.496      ;
; -1.710 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.494      ;
; -1.703 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.487      ;
; -1.691 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.475      ;
; -1.690 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.474      ;
; -1.689 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.473      ;
; -1.685 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.469      ;
; -1.682 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.466      ;
; -1.682 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.461      ;
; -1.679 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.458      ;
; -1.672 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.456      ;
; -1.669 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.453      ;
; -1.660 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.439      ;
; -1.658 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.430      ;
; -1.653 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.437      ;
; -1.650 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.429      ;
; -1.648 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.432      ;
; -1.645 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.429      ;
; -1.635 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.231     ; 2.391      ;
; -1.632 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.416      ;
; -1.631 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.415      ;
; -1.626 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.410      ;
; -1.625 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.409      ;
; -1.623 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.402      ;
; -1.622 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.406      ;
; -1.619 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.403      ;
; -1.616 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.395      ;
; -1.612 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.396      ;
; -1.612 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.396      ;
; -1.607 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.195     ; 2.399      ;
; -1.607 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.379      ;
; -1.606 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.390      ;
; -1.606 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.030     ; 2.563      ;
; -1.605 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.031     ; 2.561      ;
; -1.605 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.030     ; 2.562      ;
; -1.604 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.388      ;
; -1.603 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.195     ; 2.395      ;
; -1.603 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.382      ;
; -1.601 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.385      ;
; -1.601 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.380      ;
; -1.600 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.372      ;
; -1.598 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.377      ;
; -1.594 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.373      ;
; -1.591 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.370      ;
; -1.588 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.372      ;
; -1.588 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.360      ;
; -1.586 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.213     ; 2.360      ;
; -1.584 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.363      ;
; -1.581 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.195     ; 2.373      ;
; -1.581 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.360      ;
; -1.580 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.364      ;
; -1.579 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.231     ; 2.335      ;
; -1.577 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.195     ; 2.369      ;
; -1.572 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.356      ;
; -1.571 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.350      ;
; -1.571 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.343      ;
; -1.565 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.349      ;
; -1.562 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.346      ;
; -1.554 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.338      ;
; -1.554 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.231     ; 2.310      ;
; -1.552 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.336      ;
; -1.549 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.321      ;
; -1.544 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.328      ;
; -1.541 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.325      ;
; -1.539 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.318      ;
; -1.538 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.322      ;
; -1.537 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.215     ; 2.309      ;
; -1.536 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.030     ; 2.493      ;
; -1.535 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.314      ;
; -1.533 ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]           ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.203     ; 2.317      ;
; -1.533 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.030     ; 2.490      ;
; -1.532 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.208     ; 2.311      ;
; -1.532 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.031     ; 2.488      ;
; -1.528 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.021     ; 2.494      ;
; -1.528 ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0] ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; clk_slow_reg ; clk_slow_reg ; 1.000        ; -0.213     ; 2.302      ;
+--------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.895 ; clk_counter[11] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; clk_counter[11] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.845      ;
; -0.894 ; clk_counter[19] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.894 ; clk_counter[19] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.844      ;
; -0.872 ; clk_counter[11] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.822      ;
; -0.869 ; clk_counter[19] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.819      ;
; -0.862 ; clk_counter[21] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; clk_counter[21] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.853 ; clk_counter[5]  ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; clk_counter[5]  ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.851 ; clk_counter[18] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.851 ; clk_counter[18] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.600      ;
; -0.850 ; clk_counter[23] ; clk_counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.850 ; clk_counter[23] ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.800      ;
; -0.840 ; clk_counter[1]  ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.840 ; clk_counter[2]  ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.837 ; clk_counter[21] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.787      ;
; -0.836 ; clk_counter[1]  ; clk_counter[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.786      ;
; -0.828 ; clk_counter[5]  ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.778      ;
; -0.826 ; clk_counter[18] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.238     ; 1.575      ;
; -0.826 ; clk_counter[0]  ; clk_counter[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.776      ;
; -0.825 ; clk_counter[23] ; clk_slow_reg    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.775      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.158 ; clk_slow_reg                                                  ; clk_slow_reg                                                  ; clk_slow_reg ; clk         ; 0.000        ; 1.106      ; 1.167      ;
; 0.186  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                 ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_START_BIT                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                  ; uart_tx:UART_TX_INST|r_SM_Main.s_TX_STOP_BIT                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_tx:UART_TX_INST|r_SM_Main.000                            ; uart_tx:UART_TX_INST|r_SM_Main.000                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; r_Tx_DV_reg                                                   ; r_Tx_DV_reg                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; flag_output_active_reg                                        ; flag_output_active_reg                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.252  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252  ; clk_counter[17]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.574      ;
; 0.253  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.574      ;
; 0.255  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.574      ;
; 0.265  ; clk_counter[16]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.587      ;
; 0.265  ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg            ; flag_output_edge_detect                                       ; clk_slow_reg ; clk         ; 0.000        ; 0.063      ; 0.442      ;
; 0.267  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.586      ;
; 0.268  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.587      ;
; 0.270  ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.589      ;
; 0.285  ; Binary_Num_reg_1[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.455      ;
; 0.293  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.297  ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clk_counter[18]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298  ; Binary_Num_reg_1[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.468      ;
; 0.299  ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; uart_tx:UART_TX_INST|r_Clock_Count[14]                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.302  ; clk_counter[15]                                               ; clk_counter[15]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303  ; clk_counter[5]                                                ; clk_counter[5]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clk_counter[3]                                                ; clk_counter[3]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; clk_counter[31]                                               ; clk_counter[31]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; uart_tx:UART_TX_INST|r_Clock_Count[15]                        ; uart_tx:UART_TX_INST|r_Clock_Count[15]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; clk_counter[1]                                                ; clk_counter[1]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[6]                                                ; clk_counter[6]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[7]                                                ; clk_counter[7]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[11]                                               ; clk_counter[11]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[17]                                               ; clk_counter[17]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[19]                                               ; clk_counter[19]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[21]                                               ; clk_counter[21]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[27]                                               ; clk_counter[27]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; clk_counter[29]                                               ; clk_counter[29]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; uart_tx:UART_TX_INST|r_Clock_Count[3]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_tx:UART_TX_INST|r_Clock_Count[5]                         ; uart_tx:UART_TX_INST|r_Clock_Count[5]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_counter[2]                                                ; clk_counter[2]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[8]                                                ; clk_counter[8]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[9]                                                ; clk_counter[9]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[14]                                               ; clk_counter[14]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[16]                                               ; clk_counter[16]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[22]                                               ; clk_counter[22]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[23]                                               ; clk_counter[23]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clk_counter[25]                                               ; clk_counter[25]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; uart_tx:UART_TX_INST|r_Clock_Count[2]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart_tx:UART_TX_INST|r_Clock_Count[6]                         ; uart_tx:UART_TX_INST|r_Clock_Count[6]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart_tx:UART_TX_INST|r_Clock_Count[7]                         ; uart_tx:UART_TX_INST|r_Clock_Count[7]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_counter[4]                                                ; clk_counter[4]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_counter[10]                                               ; clk_counter[10]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_counter[12]                                               ; clk_counter[12]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_counter[20]                                               ; clk_counter[20]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_counter[24]                                               ; clk_counter[24]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; clk_counter[30]                                               ; clk_counter[30]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; clk_counter[26]                                               ; clk_counter[26]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; clk_counter[28]                                               ; clk_counter[28]                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.312  ; Binary_Num_reg_4[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.482      ;
; 0.312  ; Binary_Num_reg_3[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.482      ;
; 0.312  ; Binary_Num_reg_3[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.482      ;
; 0.312  ; Binary_Num_reg_3[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.482      ;
; 0.313  ; Binary_Num_reg_2[1]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.483      ;
; 0.313  ; Binary_Num_reg_2[0]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.483      ;
; 0.314  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314  ; Binary_Num_reg_2[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.057      ; 0.485      ;
; 0.314  ; Binary_Num_reg_4[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.484      ;
; 0.314  ; Binary_Num_reg_2[3]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.484      ;
; 0.315  ; clk_counter[0]                                                ; clk_counter[0]                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315  ; Binary_Num_reg_4[2]                                           ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ; clk_slow_reg ; clk         ; 0.000        ; 0.056      ; 0.485      ;
; 0.316  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316  ; clk_counter[15]                                               ; clk_counter[18]                                               ; clk          ; clk         ; 0.000        ; 0.238      ; 0.638      ;
; 0.317  ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]   ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.319  ; uart_tx:UART_TX_INST|r_Clock_Count[9]                         ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.638      ;
; 0.321  ; uart_tx:UART_TX_INST|r_Clock_Count[1]                         ; uart_tx:UART_TX_INST|r_Clock_Count[4]                         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.640      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_slow_reg'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                               ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.141 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.226      ; 0.471      ;
; 0.178 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg             ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                    ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.307      ;
; 0.210 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]           ; led_reg[1]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.331      ;
; 0.246 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.232      ; 0.582      ;
; 0.274 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                   ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.395      ;
; 0.284 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.612      ;
; 0.287 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                ; Binary_Num_reg_1[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.038      ; 0.409      ;
; 0.289 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.617      ;
; 0.298 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.626      ;
; 0.307 ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                      ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.212      ; 0.623      ;
; 0.310 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.638      ;
; 0.312 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.640      ;
; 0.312 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.640      ;
; 0.316 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.644      ;
; 0.316 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.639      ;
; 0.317 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.640      ;
; 0.322 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.650      ;
; 0.324 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]           ; led_reg[2]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.214      ; 0.643      ;
; 0.328 ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                   ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.656      ;
; 0.333 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.454      ;
; 0.333 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.454      ;
; 0.333 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.660      ;
; 0.343 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.464      ;
; 0.346 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.669      ;
; 0.351 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.674      ;
; 0.355 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.214      ; 0.673      ;
; 0.361 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.214      ; 0.679      ;
; 0.362 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.219      ; 0.685      ;
; 0.363 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.249      ; 0.696      ;
; 0.364 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                ; Binary_Num_reg_1[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.038      ; 0.486      ;
; 0.374 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.249      ; 0.707      ;
; 0.377 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.226      ; 0.707      ;
; 0.399 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.232      ; 0.735      ;
; 0.400 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.248      ; 0.732      ;
; 0.408 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.571      ;
; 0.408 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                ; Binary_Num_reg_1[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.040      ; 0.532      ;
; 0.412 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.575      ;
; 0.414 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.577      ;
; 0.429 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                ; Binary_Num_reg_2[1]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.033      ; 0.546      ;
; 0.437 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                ; Binary_Num_reg_1[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.040      ; 0.561      ;
; 0.448 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.039      ; 0.572      ;
; 0.452 ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                      ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.212      ; 0.768      ;
; 0.458 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.039      ; 0.587      ;
; 0.470 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.022      ; 0.596      ;
; 0.475 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.595      ;
; 0.475 ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.247      ; 0.806      ;
; 0.478 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.022      ; 0.604      ;
; 0.479 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.595      ;
; 0.480 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.596      ;
; 0.482 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.236      ; 0.802      ;
; 0.489 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.236      ; 0.809      ;
; 0.495 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                ; Binary_Num_reg_2[0]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.033      ; 0.612      ;
; 0.502 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ; clk          ; clk_slow_reg ; 0.000        ; 0.039      ; 0.655      ;
; 0.505 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.031      ; 0.620      ;
; 0.506 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                ; Binary_Num_reg_2[3]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.035      ; 0.625      ;
; 0.511 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.031      ; 0.626      ;
; 0.518 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.022      ; 0.644      ;
; 0.518 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.022      ; 0.644      ;
; 0.518 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.044      ; 0.646      ;
; 0.520 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.683      ;
; 0.520 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.683      ;
; 0.522 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.685      ;
; 0.523 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.686      ;
; 0.524 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.688      ;
; 0.526 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.689      ;
; 0.526 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ; clk          ; clk_slow_reg ; 0.000        ; 0.049      ; 0.689      ;
; 0.526 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.650      ;
; 0.534 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                                                                 ; clk          ; clk_slow_reg ; 0.000        ; 0.057      ; 0.705      ;
; 0.536 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.224      ; 0.844      ;
; 0.536 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]           ; led_reg[0]                                                                                                            ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.657      ;
; 0.541 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.249      ; 0.874      ;
; 0.548 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                ; Binary_Num_reg_2[2]                                                                                                   ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.236      ; 0.870      ;
; 0.551 ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.031      ; 0.666      ;
; 0.558 ; flag_output_active_reg                                         ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ; clk          ; clk_slow_reg ; 0.000        ; 0.044      ; 0.716      ;
; 0.559 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.238      ; 0.881      ;
; 0.566 ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]           ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.232      ; 0.902      ;
; 0.580 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.696      ;
; 0.582 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.698      ;
; 0.582 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.698      ;
; 0.582 ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS          ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.032      ; 0.698      ;
; 0.586 ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.238      ; 0.908      ;
; 0.587 ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                  ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ; clk_slow_reg ; clk_slow_reg ; 0.000        ; 0.238      ; 0.909      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[10]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[11]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[12]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[13]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[14]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[15]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[16]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[17]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[18]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[19]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[20]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[21]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[22]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[23]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[24]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[25]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[26]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[27]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[28]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[29]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[30]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[31]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_counter[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_slow_reg                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; flag_output_active_reg                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; flag_output_edge_detect                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[1]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[2]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[3]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[4]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[5]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[6]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_Byte_reg[7]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; r_Tx_DV_reg                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|LED_BCD[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_1[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_2[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_3[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|i_Binary_Num_reg_4[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Cathode[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|o_Segment[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; seven_segment_controller:SEVEN_SEG_INST|refresh_counter[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|o_Tx_Serial                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Bit_Index[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[10]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[11]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[12]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_tx:UART_TX_INST|r_Clock_Count[13]                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_slow_reg'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock        ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_1[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_2[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_3[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; Binary_Num_reg_4[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[8]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|address_sig_reg[9]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[7]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[8]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_delta[9]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.0000                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_CLOSING_BRACKET                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|bracket_flag.FIND_OPENING_BRACKET                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.00000000                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.HALT                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.INSTR_ANALYSIS                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT1                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|cpu_state.WAIT2                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[5]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|data_sig_reg[7]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|flag_output_begin_reg                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|prog_address_sig_reg[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[8]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|program_counter[9]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|rden_sig_reg                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; brainfuck_cpu:BRAINFUCK_INST|wren_sig_reg                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[0]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[1]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[2]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; led_reg[3]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|q_a[7]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_re_reg                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_slow_reg ; Rise       ; ram:RAM_INST|altsyncram:altsyncram_component|altsyncram_e5g1:auto_generated|ram_block1a0~porta_we_reg                 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width ; clk_slow_reg ; Rise       ; prog_ram:PROG_RAM_INST|altsyncram:altsyncram_component|altsyncram_rci1:auto_generated|ram_block1a0~porta_address_reg0 ;
+--------+--------------+----------------+-----------------+--------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.719 ; 1.162 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.317 ; -0.765 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 4.989 ; 5.336 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 3.216 ; 3.271 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 3.214 ; 3.268 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 4.989 ; 5.336 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 3.317 ; 3.380 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 3.631 ; 3.759 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 3.392 ; 3.467 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 3.564 ; 3.667 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 3.631 ; 3.759 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 3.401 ; 3.481 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 3.209 ; 3.263 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 3.370 ; 3.437 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 3.602 ; 3.719 ; Rise       ; clk             ;
; uart_out     ; clk          ; 3.747 ; 3.930 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 4.288 ; 4.592 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 4.288 ; 4.592 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 3.844 ; 4.053 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 4.250 ; 4.567 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 3.557 ; 3.730 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 3.111 ; 3.163 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 3.113 ; 3.165 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 3.111 ; 3.163 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 4.886 ; 5.231 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 3.210 ; 3.270 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 3.106 ; 3.158 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 3.282 ; 3.354 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 3.447 ; 3.546 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 3.511 ; 3.634 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 3.291 ; 3.367 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 3.106 ; 3.158 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 3.260 ; 3.325 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 3.483 ; 3.596 ; Rise       ; clk             ;
; uart_out     ; clk          ; 3.627 ; 3.806 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 3.435 ; 3.604 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 4.136 ; 4.431 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 3.710 ; 3.913 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 4.099 ; 4.407 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 3.435 ; 3.604 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.487   ; -0.158 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -3.706   ; -0.158 ; N/A      ; N/A     ; -3.000              ;
;  clk_slow_reg    ; -5.487   ; 0.141  ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -528.618 ; -0.158 ; 0.0      ; 0.0     ; -367.167            ;
;  clk             ; -266.007 ; -0.158 ; N/A      ; N/A     ; -187.388            ;
;  clk_slow_reg    ; -262.611 ; 0.000  ; N/A      ; N/A     ; -179.779            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.580 ; 1.976 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.317 ; -0.765 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 9.582 ; 9.756 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 6.834 ; 6.768 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 6.826 ; 6.762 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 9.582 ; 9.756 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 7.122 ; 6.990 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 7.695 ; 7.597 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 7.245 ; 7.139 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 7.617 ; 7.542 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 7.695 ; 7.597 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 7.268 ; 7.159 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 6.815 ; 6.752 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 7.188 ; 7.087 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 7.611 ; 7.529 ; Rise       ; clk             ;
; uart_out     ; clk          ; 8.161 ; 7.982 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 8.964 ; 8.923 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 8.964 ; 8.871 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 8.192 ; 8.052 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 8.878 ; 8.923 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 7.518 ; 7.444 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; Cathodes[*]  ; clk          ; 3.111 ; 3.163 ; Rise       ; clk             ;
;  Cathodes[0] ; clk          ; 3.113 ; 3.165 ; Rise       ; clk             ;
;  Cathodes[1] ; clk          ; 3.111 ; 3.163 ; Rise       ; clk             ;
;  Cathodes[2] ; clk          ; 4.886 ; 5.231 ; Rise       ; clk             ;
;  Cathodes[3] ; clk          ; 3.210 ; 3.270 ; Rise       ; clk             ;
; Segments[*]  ; clk          ; 3.106 ; 3.158 ; Rise       ; clk             ;
;  Segments[0] ; clk          ; 3.282 ; 3.354 ; Rise       ; clk             ;
;  Segments[1] ; clk          ; 3.447 ; 3.546 ; Rise       ; clk             ;
;  Segments[2] ; clk          ; 3.511 ; 3.634 ; Rise       ; clk             ;
;  Segments[3] ; clk          ; 3.291 ; 3.367 ; Rise       ; clk             ;
;  Segments[4] ; clk          ; 3.106 ; 3.158 ; Rise       ; clk             ;
;  Segments[5] ; clk          ; 3.260 ; 3.325 ; Rise       ; clk             ;
;  Segments[6] ; clk          ; 3.483 ; 3.596 ; Rise       ; clk             ;
; uart_out     ; clk          ; 3.627 ; 3.806 ; Rise       ; clk             ;
; led[*]       ; clk_slow_reg ; 3.435 ; 3.604 ; Rise       ; clk_slow_reg    ;
;  led[0]      ; clk_slow_reg ; 4.136 ; 4.431 ; Rise       ; clk_slow_reg    ;
;  led[1]      ; clk_slow_reg ; 3.710 ; 3.913 ; Rise       ; clk_slow_reg    ;
;  led[2]      ; clk_slow_reg ; 4.099 ; 4.407 ; Rise       ; clk_slow_reg    ;
;  led[3]      ; clk_slow_reg ; 3.435 ; 3.604 ; Rise       ; clk_slow_reg    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_out      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Segments[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cathodes[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cathodes[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cathodes[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cathodes[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; uart_out      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; Segments[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Segments[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; Cathodes[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; uart_out      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; Segments[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Segments[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Cathodes[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; Cathodes[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; uart_out      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; Segments[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Segments[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Cathodes[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Cathodes[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Cathodes[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; Cathodes[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 2455     ; 0        ; 0        ; 0        ;
; clk_slow_reg ; clk          ; 36       ; 1        ; 0        ; 0        ;
; clk          ; clk_slow_reg ; 23       ; 0        ; 0        ; 0        ;
; clk_slow_reg ; clk_slow_reg ; 2746     ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 2455     ; 0        ; 0        ; 0        ;
; clk_slow_reg ; clk          ; 36       ; 1        ; 0        ; 0        ;
; clk          ; clk_slow_reg ; 23       ; 0        ; 0        ; 0        ;
; clk_slow_reg ; clk_slow_reg ; 2746     ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Sun Jul 12 12:17:48 2020
Info: Command: quartus_sta brainfuck_cpu -c brainfuck_cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'brainfuck_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_slow_reg clk_slow_reg
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.487            -262.611 clk_slow_reg 
    Info (332119):    -3.706            -266.007 clk 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.135 clk 
    Info (332119):     0.426               0.000 clk_slow_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -179.779 clk_slow_reg 
    Info (332119):    -3.000            -187.388 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.036            -238.034 clk_slow_reg 
    Info (332119):    -3.417            -239.480 clk 
Info (332146): Worst-case hold slack is -0.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.090              -0.090 clk 
    Info (332119):     0.381               0.000 clk_slow_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -179.779 clk_slow_reg 
    Info (332119):    -3.000            -187.388 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.941
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.941             -68.808 clk_slow_reg 
    Info (332119):    -0.895             -49.650 clk 
Info (332146): Worst-case hold slack is -0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.158              -0.158 clk 
    Info (332119):     0.141               0.000 clk_slow_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -163.856 clk 
    Info (332119):    -1.000             -99.000 clk_slow_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4631 megabytes
    Info: Processing ended: Sun Jul 12 12:17:51 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


