Fitter report for openmips_min_sopc
Sat May 16 23:32:16 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat May 16 23:32:16 2015      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; openmips_min_sopc                          ;
; Top-level Entity Name              ; openmips_min_sopc                          ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 11,288 / 15,408 ( 73 % )                   ;
;     Total combinational functions  ; 10,025 / 15,408 ( 65 % )                   ;
;     Dedicated logic registers      ; 4,406 / 15,408 ( 29 % )                    ;
; Total registers                    ; 4406                                       ;
; Total pins                         ; 125 / 347 ( 36 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 256 / 516,096 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; gpio_o[0]        ; Missing drive strength               ;
; gpio_o[1]        ; Missing drive strength               ;
; gpio_o[2]        ; Missing drive strength               ;
; gpio_o[3]        ; Missing drive strength               ;
; gpio_o[4]        ; Missing drive strength               ;
; gpio_o[5]        ; Missing drive strength               ;
; gpio_o[6]        ; Missing drive strength               ;
; gpio_o[7]        ; Missing drive strength               ;
; gpio_o[8]        ; Missing drive strength               ;
; gpio_o[9]        ; Missing drive strength               ;
; gpio_o[10]       ; Missing drive strength               ;
; gpio_o[11]       ; Missing drive strength               ;
; gpio_o[12]       ; Missing drive strength               ;
; gpio_o[13]       ; Missing drive strength               ;
; gpio_o[14]       ; Missing drive strength               ;
; gpio_o[15]       ; Missing drive strength               ;
; gpio_o[16]       ; Missing drive strength               ;
; gpio_o[17]       ; Missing drive strength               ;
; gpio_o[18]       ; Missing drive strength               ;
; gpio_o[19]       ; Missing drive strength               ;
; gpio_o[20]       ; Missing drive strength               ;
; gpio_o[21]       ; Missing drive strength               ;
; gpio_o[22]       ; Missing drive strength               ;
; gpio_o[23]       ; Missing drive strength               ;
; gpio_o[24]       ; Missing drive strength               ;
; gpio_o[25]       ; Missing drive strength               ;
; gpio_o[26]       ; Missing drive strength               ;
; gpio_o[27]       ; Missing drive strength               ;
; gpio_o[28]       ; Missing drive strength               ;
; gpio_o[29]       ; Missing drive strength               ;
; gpio_o[30]       ; Missing drive strength               ;
; gpio_o[31]       ; Missing drive strength               ;
; flash_addr_o[0]  ; Missing drive strength and slew rate ;
; flash_addr_o[1]  ; Missing drive strength and slew rate ;
; flash_addr_o[2]  ; Missing drive strength and slew rate ;
; flash_addr_o[3]  ; Missing drive strength and slew rate ;
; flash_addr_o[4]  ; Missing drive strength and slew rate ;
; flash_addr_o[5]  ; Missing drive strength and slew rate ;
; flash_addr_o[6]  ; Missing drive strength and slew rate ;
; flash_addr_o[7]  ; Missing drive strength and slew rate ;
; flash_addr_o[8]  ; Missing drive strength and slew rate ;
; flash_addr_o[9]  ; Missing drive strength and slew rate ;
; flash_addr_o[10] ; Missing drive strength and slew rate ;
; flash_addr_o[11] ; Missing drive strength and slew rate ;
; flash_addr_o[12] ; Missing drive strength and slew rate ;
; flash_addr_o[13] ; Missing drive strength and slew rate ;
; flash_addr_o[14] ; Missing drive strength and slew rate ;
; flash_addr_o[15] ; Missing drive strength and slew rate ;
; flash_addr_o[16] ; Missing drive strength and slew rate ;
; flash_addr_o[17] ; Missing drive strength and slew rate ;
; flash_addr_o[18] ; Missing drive strength and slew rate ;
; flash_addr_o[19] ; Missing drive strength and slew rate ;
; flash_addr_o[20] ; Missing drive strength and slew rate ;
; flash_addr_o[21] ; Missing drive strength and slew rate ;
; flash_we_o       ; Missing drive strength and slew rate ;
; flash_rst_o      ; Missing drive strength and slew rate ;
; flash_oe_o       ; Missing drive strength and slew rate ;
; flash_ce_o       ; Missing drive strength and slew rate ;
; sdr_clk_o        ; Missing drive strength               ;
; sdr_cs_n_o       ; Missing drive strength               ;
; sdr_cke_o        ; Missing drive strength               ;
; sdr_ras_n_o      ; Missing drive strength               ;
; sdr_cas_n_o      ; Missing drive strength               ;
; sdr_we_n_o       ; Missing drive strength               ;
; sdr_dqm_o[0]     ; Missing drive strength               ;
; sdr_dqm_o[1]     ; Missing drive strength               ;
; sdr_ba_o[0]      ; Missing drive strength               ;
; sdr_ba_o[1]      ; Missing drive strength               ;
; sdr_addr_o[0]    ; Missing drive strength               ;
; sdr_addr_o[1]    ; Missing drive strength               ;
; sdr_addr_o[2]    ; Missing drive strength               ;
; sdr_addr_o[3]    ; Missing drive strength               ;
; sdr_addr_o[4]    ; Missing drive strength               ;
; sdr_addr_o[5]    ; Missing drive strength               ;
; sdr_addr_o[6]    ; Missing drive strength               ;
; sdr_addr_o[7]    ; Missing drive strength               ;
; sdr_addr_o[8]    ; Missing drive strength               ;
; sdr_addr_o[9]    ; Missing drive strength               ;
; sdr_addr_o[10]   ; Missing drive strength               ;
; sdr_addr_o[11]   ; Missing drive strength               ;
; sdr_addr_o[12]   ; Missing drive strength               ;
; sdr_dq_io[0]     ; Missing drive strength               ;
; sdr_dq_io[1]     ; Missing drive strength               ;
; sdr_dq_io[2]     ; Missing drive strength               ;
; sdr_dq_io[3]     ; Missing drive strength               ;
; sdr_dq_io[4]     ; Missing drive strength               ;
; sdr_dq_io[5]     ; Missing drive strength               ;
; sdr_dq_io[6]     ; Missing drive strength               ;
; sdr_dq_io[7]     ; Missing drive strength               ;
; sdr_dq_io[8]     ; Missing drive strength               ;
; sdr_dq_io[9]     ; Missing drive strength               ;
; sdr_dq_io[10]    ; Missing drive strength               ;
; sdr_dq_io[11]    ; Missing drive strength               ;
; sdr_dq_io[12]    ; Missing drive strength               ;
; sdr_dq_io[13]    ; Missing drive strength               ;
; sdr_dq_io[14]    ; Missing drive strength               ;
; sdr_dq_io[15]    ; Missing drive strength               ;
+------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14737 ) ; 0.00 % ( 0 / 14737 )       ; 0.00 % ( 0 / 14737 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14737 ) ; 0.00 % ( 0 / 14737 )       ; 0.00 % ( 0 / 14737 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14727 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HaoYuan/Desktop/project/MIPS/MIPS-CPU/build/quartus-project/output_files/openmips_min_sopc.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 11,288 / 15,408 ( 73 % ) ;
;     -- Combinational with no register       ; 6882                     ;
;     -- Register only                        ; 1263                     ;
;     -- Combinational with a register        ; 3143                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6490                     ;
;     -- 3 input functions                    ; 2344                     ;
;     -- <=2 input functions                  ; 1191                     ;
;     -- Register only                        ; 1263                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 9114                     ;
;     -- arithmetic mode                      ; 911                      ;
;                                             ;                          ;
; Total registers*                            ; 4,406 / 17,068 ( 26 % )  ;
;     -- Dedicated logic registers            ; 4,406 / 15,408 ( 29 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 797 / 963 ( 83 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 125 / 347 ( 36 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 9                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 256 / 516,096 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 9 / 20 ( 45 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 39% / 38% / 40%          ;
; Peak interconnect usage (total/H/V)         ; 71% / 67% / 77%          ;
; Maximum fan-out                             ; 4199                     ;
; Highest non-global fan-out                  ; 2425                     ;
; Total fan-out                               ; 50339                    ;
; Average fan-out                             ; 3.28                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 11288 / 15408 ( 73 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 6882                   ; 0                              ;
;     -- Register only                        ; 1263                   ; 0                              ;
;     -- Combinational with a register        ; 3143                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6490                   ; 0                              ;
;     -- 3 input functions                    ; 2344                   ; 0                              ;
;     -- <=2 input functions                  ; 1191                   ; 0                              ;
;     -- Register only                        ; 1263                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 9114                   ; 0                              ;
;     -- arithmetic mode                      ; 911                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4406                   ; 0                              ;
;     -- Dedicated logic registers            ; 4406 / 15408 ( 29 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 797 / 963 ( 83 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 125                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )        ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 256                    ; 0                              ;
; Total RAM block bits                        ; 18432                  ; 0                              ;
; M9K                                         ; 2 / 56 ( 3 % )         ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 9 / 24 ( 37 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 16                     ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 16                     ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 50474                  ; 5                              ;
;     -- Registered Connections               ; 16749                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 32                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 28                     ; 0                              ;
;     -- Output Ports                         ; 81                     ; 0                              ;
;     -- Bidir Ports                          ; 16                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk             ; G21   ; 6        ; 41           ; 15           ; 0            ; 4409                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; flash_data_i[0] ; R7    ; 2        ; 0            ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[1] ; P8    ; 2        ; 0            ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[2] ; R8    ; 2        ; 0            ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[3] ; U1    ; 2        ; 0            ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[4] ; V2    ; 2        ; 0            ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[5] ; V3    ; 2        ; 0            ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[6] ; W1    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; flash_data_i[7] ; Y1    ; 2        ; 0            ; 6            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVCMOS ; --                        ; User                 ;
; gpio_i[0]       ; AB10  ; 3        ; 21           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[10]      ; AA5   ; 3        ; 9            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[11]      ; AB4   ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[12]      ; AA4   ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[13]      ; U14   ; 4        ; 39           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[14]      ; W13   ; 4        ; 26           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[15]      ; V12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[1]       ; AB8   ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[2]       ; AB5   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[3]       ; AB3   ; 3        ; 7            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[4]       ; AA3   ; 3        ; 5            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[5]       ; V14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[6]       ; Y13   ; 4        ; 26           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[7]       ; U13   ; 4        ; 30           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[8]       ; AA10  ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; gpio_i[9]       ; AA8   ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst             ; D2    ; 1        ; 0            ; 25           ; 0            ; 2425                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_rx         ; U7    ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_tx         ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; flash_addr_o[0]  ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[10] ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[11] ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[12] ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[13] ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[14] ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[15] ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[16] ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[17] ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[18] ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[19] ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[1]  ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[20] ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[21] ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[2]  ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[3]  ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[4]  ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[5]  ; N6    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[6]  ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[7]  ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[8]  ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_addr_o[9]  ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_ce_o       ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_oe_o       ; R6    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_rst_o      ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_we_o       ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVCMOS ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[0]        ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[10]       ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[11]       ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[12]       ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[13]       ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[14]       ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[15]       ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[16]       ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[17]       ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[18]       ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[19]       ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[1]        ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[20]       ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[21]       ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[22]       ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[23]       ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[24]       ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[25]       ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[26]       ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[27]       ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[28]       ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[29]       ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[2]        ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[30]       ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[31]       ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[3]        ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[4]        ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[5]        ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[6]        ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[7]        ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[8]        ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[9]        ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[0]    ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[10]   ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[11]   ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[12]   ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[1]    ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[2]    ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[3]    ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[4]    ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[5]    ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[6]    ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[7]    ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[8]    ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_addr_o[9]    ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba_o[0]      ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ba_o[1]      ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cas_n_o      ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cke_o        ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_clk_o        ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_cs_n_o       ; G7    ; 8        ; 1            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[0]     ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_dqm_o[1]     ; B8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_ras_n_o      ; F7    ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdr_we_n_o       ; D6    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                         ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; sdr_dq_io[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
; sdr_dq_io[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0] ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; gpio_o[24]              ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; gpio_o[20]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; gpio_o[21]              ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; gpio_o[13]              ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; gpio_o[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; gpio_o[14]              ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; gpio_o[15]              ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; gpio_o[10]              ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; gpio_o[7]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; gpio_o[11]              ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; gpio_o[12]              ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; gpio_o[8]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; gpio_o[9]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; gpio_o[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; gpio_o[1]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; sdr_dq_io[12]           ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; sdr_dq_io[10]           ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; sdr_dq_io[9]            ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; sdr_dq_io[8]            ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; sdr_dqm_o[1]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; sdr_addr_o[11]          ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; sdr_addr_o[9]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; sdr_addr_o[7]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; sdr_addr_o[6]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; sdr_addr_o[12]          ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; sdr_addr_o[8]           ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; sdr_addr_o[4]           ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; sdr_dq_io[15]           ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; sdr_addr_o[5]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; sdr_addr_o[10]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; sdr_dq_io[7]            ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; sdr_addr_o[1]           ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; sdr_addr_o[2]           ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; sdr_addr_o[0]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 33 ( 15 % )  ; 3.3V          ; --           ;
; 2        ; 34 / 48 ( 71 % ) ; 3.0V          ; --           ;
; 3        ; 12 / 46 ( 26 % ) ; 3.3V          ; --           ;
; 4        ; 6 / 41 ( 15 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; sdr_addr_o[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; sdr_ba_o[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; sdr_addr_o[4]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; sdr_addr_o[7]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; sdr_addr_o[11]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; sdr_dq_io[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; sdr_dq_io[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; sdr_dq_io[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; gpio_o[8]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; gpio_o[11]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; gpio_o[14]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; gpio_o[17]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; gpio_o[20]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; gpio_o[23]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; gpio_o[26]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; flash_addr_o[16]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; gpio_i[4]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; gpio_i[12]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; gpio_i[10]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; gpio_i[9]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; gpio_i[8]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; gpio_i[3]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; gpio_i[11]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; gpio_i[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; gpio_i[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; gpio_i[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; sdr_addr_o[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; sdr_addr_o[10]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; sdr_ba_o[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; sdr_addr_o[6]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; sdr_addr_o[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; sdr_dqm_o[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; sdr_dq_io[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; sdr_dq_io[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; gpio_o[9]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; gpio_o[12]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; gpio_o[15]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; gpio_o[18]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; gpio_o[21]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; gpio_o[24]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; gpio_o[27]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; sdr_addr_o[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; sdr_addr_o[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; sdr_addr_o[5]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; sdr_addr_o[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; sdr_addr_o[12]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; sdr_dq_io[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; gpio_o[10]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; gpio_o[28]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; rst                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; sdr_we_n_o                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; sdr_dq_io[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; gpio_o[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; gpio_o[16]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; gpio_o[29]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; sdr_clk_o                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; sdr_cke_o                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; sdr_dqm_o[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; sdr_dq_io[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; sdr_dq_io[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; gpio_o[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; gpio_o[13]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; gpio_o[19]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; sdr_ras_n_o                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; sdr_dq_io[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; sdr_dq_io[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; sdr_dq_io[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; gpio_o[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; gpio_o[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; gpio_o[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; gpio_o[22]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; gpio_o[25]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; sdr_cs_n_o                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; sdr_cas_n_o                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; sdr_dq_io[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; sdr_dq_io[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; gpio_o[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; gpio_o[30]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; gpio_o[31]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; sdr_dq_io[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; sdr_dq_io[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; gpio_o[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; gpio_o[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; flash_addr_o[15]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; flash_addr_o[14]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; flash_addr_o[13]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; flash_addr_o[12]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; flash_addr_o[11]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; flash_addr_o[7]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; flash_addr_o[17]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; flash_addr_o[18]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; flash_addr_o[6]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; flash_addr_o[10]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; flash_addr_o[9]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; flash_addr_o[4]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; flash_addr_o[5]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; flash_addr_o[3]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; flash_ce_o                                                ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; flash_addr_o[19]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; flash_addr_o[8]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; flash_addr_o[20]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; flash_we_o                                                ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; flash_addr_o[1]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; flash_addr_o[2]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; flash_addr_o[0]                                           ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; flash_data_i[1]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; flash_rst_o                                               ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; flash_addr_o[21]                                          ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; flash_oe_o                                                ; output ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; flash_data_i[0]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; flash_data_i[2]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; flash_data_i[3]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; uart_rx                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; gpio_i[7]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; gpio_i[13]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; flash_data_i[4]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; flash_data_i[5]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; uart_tx                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; gpio_i[15]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; gpio_i[5]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; flash_data_i[6]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; gpio_i[14]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; flash_data_i[7]                                           ; input  ; 3.0-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; gpio_i[6]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                    ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |openmips_min_sopc                                    ; 11288 (1)   ; 4406 (0)                  ; 0 (0)         ; 256         ; 2    ; 8            ; 0       ; 4         ; 125  ; 0            ; 6882 (1)     ; 1263 (0)          ; 3143 (0)         ; |openmips_min_sopc                                                                                                                                                     ; work         ;
;    |flash_top:flash_top0|                             ; 86 (86)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 13 (13)           ; 50 (50)          ; |openmips_min_sopc|flash_top:flash_top0                                                                                                                                ; work         ;
;    |gpio_top:gpio_top0|                               ; 372 (372)   ; 280 (280)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 149 (149)         ; 132 (132)        ; |openmips_min_sopc|gpio_top:gpio_top0                                                                                                                                  ; work         ;
;    |openmips:openmips0|                               ; 7904 (0)    ; 2324 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 5574 (0)     ; 550 (0)           ; 1780 (0)         ; |openmips_min_sopc|openmips:openmips0                                                                                                                                  ; work         ;
;       |LLbit_reg:LLbit_reg0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|openmips:openmips0|LLbit_reg:LLbit_reg0                                                                                                             ; work         ;
;       |cp0_reg:cp0_reg0|                              ; 304 (304)   ; 141 (141)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 6 (6)             ; 135 (135)        ; |openmips_min_sopc|openmips:openmips0|cp0_reg:cp0_reg0                                                                                                                 ; work         ;
;       |ctrl:ctrl0|                                    ; 84 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0                                                                                                                       ; work         ;
;       |div:div0|                                      ; 467 (467)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 172 (172)        ; |openmips_min_sopc|openmips:openmips0|div:div0                                                                                                                         ; work         ;
;       |ex:ex0|                                        ; 2443 (2364) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2419 (2340)  ; 0 (0)             ; 24 (24)          ; |openmips_min_sopc|openmips:openmips0|ex:ex0                                                                                                                           ; work         ;
;          |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0                                                                                                            ; work         ;
;             |mult_ubt:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated                                                                                    ; work         ;
;       |ex_mem:ex_mem0|                                ; 609 (609)   ; 315 (315)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (292)    ; 19 (19)           ; 298 (298)        ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0                                                                                                                   ; work         ;
;       |hilo_reg:hilo_reg0|                            ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 65 (65)          ; |openmips_min_sopc|openmips:openmips0|hilo_reg:hilo_reg0                                                                                                               ; work         ;
;       |id:id0|                                        ; 686 (686)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 655 (655)    ; 0 (0)             ; 31 (31)          ; |openmips_min_sopc|openmips:openmips0|id:id0                                                                                                                           ; work         ;
;       |id_ex:id_ex0|                                  ; 276 (276)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 166 (166)        ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0                                                                                                                     ; work         ;
;       |if_id:if_id0|                                  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0                                                                                                                     ; work         ;
;       |mem:mem0|                                      ; 316 (316)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (313)    ; 0 (0)             ; 3 (3)            ; |openmips_min_sopc|openmips:openmips0|mem:mem0                                                                                                                         ; work         ;
;       |mem_wb:mem_wb0|                                ; 154 (154)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 144 (144)        ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0                                                                                                                   ; work         ;
;       |pc_reg:pc_reg0|                                ; 158 (158)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 2 (2)             ; 31 (31)          ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0                                                                                                                   ; work         ;
;       |regfile:regfile1|                              ; 1907 (1907) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 883 (883)    ; 513 (513)         ; 511 (511)        ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1                                                                                                                 ; work         ;
;       |wishbone_bus_if:dwishbone_bus_if|              ; 217 (217)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 0 (0)             ; 104 (104)        ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if                                                                                                 ; work         ;
;       |wishbone_bus_if:iwishbone_bus_if|              ; 212 (212)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 10 (10)           ; 89 (89)          ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:iwishbone_bus_if                                                                                                 ; work         ;
;    |sdrc_top:sdrc_top0|                               ; 1365 (0)    ; 998 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (0)      ; 368 (0)           ; 630 (0)          ; |openmips_min_sopc|sdrc_top:sdrc_top0                                                                                                                                  ; work         ;
;       |sdrc_core:u_sdrc_core|                         ; 709 (32)    ; 418 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 291 (0)      ; 83 (32)           ; 335 (0)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core                                                                                                            ; work         ;
;          |sdrc_bank_ctl:u_bank_ctl|                   ; 401 (68)    ; 231 (11)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (56)     ; 49 (0)            ; 182 (14)         ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl                                                                                   ; work         ;
;             |sdrc_bank_fsm:bank0_fsm|                 ; 98 (98)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 10 (10)           ; 54 (54)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank1_fsm|                 ; 83 (83)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 14 (14)           ; 40 (40)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank2_fsm|                 ; 76 (76)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 13 (13)           ; 41 (41)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm                                                           ; work         ;
;             |sdrc_bank_fsm:bank3_fsm|                 ; 83 (83)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 12 (12)           ; 42 (42)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm                                                           ; work         ;
;          |sdrc_bs_convert:u_bs_convert|               ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 18 (18)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert                                                                               ; work         ;
;          |sdrc_req_gen:u_req_gen|                     ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 25 (25)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen                                                                                     ; work         ;
;          |sdrc_xfr_ctl:u_xfr_ctl|                     ; 230 (230)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 1 (1)             ; 113 (113)        ; |openmips_min_sopc|sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl                                                                                     ; work         ;
;       |wb2sdrc:u_wb2sdrc|                             ; 656 (11)    ; 580 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (10)      ; 285 (0)           ; 295 (3)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc                                                                                                                ; work         ;
;          |async_fifo:u_cmdfifo|                       ; 154 (154)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 72 (72)           ; 57 (57)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo                                                                                           ; work         ;
;          |async_fifo:u_rddatafifo|                    ; 146 (146)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 68 (68)           ; 74 (74)          ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo                                                                                        ; work         ;
;          |async_fifo:u_wrdatafifo|                    ; 345 (345)   ; 308 (308)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 145 (145)         ; 163 (163)        ; |openmips_min_sopc|sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo                                                                                        ; work         ;
;    |uart_top:uart_top0|                               ; 839 (0)     ; 395 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (0)      ; 64 (0)            ; 332 (0)          ; |openmips_min_sopc|uart_top:uart_top0                                                                                                                                  ; work         ;
;       |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ; work         ;
;       |uart_regs:regs|                                ; 675 (224)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 358 (112)    ; 64 (16)           ; 253 (115)        ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs                                                                                                                   ; work         ;
;          |uart_receiver:receiver|                     ; 332 (125)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (71)     ; 35 (1)            ; 107 (53)         ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ; work         ;
;             |uart_rfifo:fifo_rx|                      ; 207 (179)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (117)    ; 34 (28)           ; 54 (37)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; work         ;
;                |raminfr:rfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 20 (20)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; work         ;
;                      |altsyncram_l8c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated       ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; work         ;
;          |uart_transmitter:transmitter|               ; 119 (63)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (35)      ; 13 (7)            ; 50 (21)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; work         ;
;             |uart_tfifo:fifo_tx|                      ; 61 (34)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (20)      ; 6 (0)             ; 34 (14)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; work         ;
;                |raminfr:tfifo|                        ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 20 (20)          ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; work         ;
;                      |altsyncram_l8c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated ; work         ;
;       |uart_wb:wb_interface|                          ; 163 (163)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 80 (80)          ; |openmips_min_sopc|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ; work         ;
;    |wb_conmax_top:wb_conmax_top0|                     ; 796 (0)     ; 349 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 383 (0)      ; 119 (0)           ; 294 (0)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0                                                                                                                        ; work         ;
;       |wb_conmax_master_if:m0|                        ; 82 (82)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 16 (16)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ; work         ;
;       |wb_conmax_master_if:m1|                        ; 82 (82)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 7 (7)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ; work         ;
;       |wb_conmax_rf:rf|                               ; 337 (337)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 118 (118)         ; 158 (158)        ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ; work         ;
;       |wb_conmax_slave_if:s0|                         ; 89 (62)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (58)      ; 0 (0)             ; 15 (4)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 27 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 0 (0)             ; 11 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s15|                        ; 50 (24)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 1 (1)             ; 21 (8)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 13 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 3 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ; work         ;
;       |wb_conmax_slave_if:s1|                         ; 71 (45)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 58 (44)          ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (10)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 14 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 4 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s2|                         ; 71 (46)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (39)      ; 0 (0)             ; 19 (6)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (11)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 13 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 8 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 3 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
;       |wb_conmax_slave_if:s3|                         ; 31 (5)      ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (2)       ; 0 (0)             ; 17 (2)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ; work         ;
;          |wb_conmax_msel:msel|                        ; 27 (14)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 0 (0)             ; 15 (3)           ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ; work         ;
;             |wb_conmax_arb:arb0|                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[10]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[11]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[12]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[13]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[14]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[15]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[16]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[17]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[18]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[19]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[20]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[21]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[22]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[23]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[24]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[25]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[26]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[27]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[28]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[29]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[30]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[31]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_we_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_rst_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_oe_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_ce_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_clk_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cs_n_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cke_o        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ras_n_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_cas_n_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_we_n_o       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dqm_o[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ba_o[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_ba_o[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_addr_o[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[0]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[2]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[3]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[4]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[5]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[6]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[7]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[8]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[9]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[10]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[11]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[12]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[13]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdr_dq_io[14]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdr_dq_io[15]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; flash_data_i[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; flash_data_i[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; flash_data_i[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[15]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[14]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[13]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[12]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[11]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[10]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[8]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[6]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[4]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; uart_rx          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; uart_tx                                                                                                                    ;                   ;         ;
; sdr_dq_io[0]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[0]                                                            ; 1                 ; 6       ;
; sdr_dq_io[1]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[1]                                                            ; 0                 ; 6       ;
; sdr_dq_io[2]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[2]~feeder                                                     ; 1                 ; 6       ;
; sdr_dq_io[3]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[3]                                                            ; 0                 ; 6       ;
; sdr_dq_io[4]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[4]                                                            ; 0                 ; 6       ;
; sdr_dq_io[5]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[5]~feeder                                                     ; 1                 ; 6       ;
; sdr_dq_io[6]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[6]                                                            ; 1                 ; 6       ;
; sdr_dq_io[7]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[7]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[8]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[8]~feeder                                                     ; 0                 ; 6       ;
; sdr_dq_io[9]                                                                                                               ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[9]~feeder                                                     ; 1                 ; 6       ;
; sdr_dq_io[10]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[10]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[11]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[11]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[12]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[12]                                                           ; 1                 ; 6       ;
; sdr_dq_io[13]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[13]~feeder                                                    ; 1                 ; 6       ;
; sdr_dq_io[14]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[14]~feeder                                                    ; 0                 ; 6       ;
; sdr_dq_io[15]                                                                                                              ;                   ;         ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din1[15]~feeder                                                    ; 0                 ; 6       ;
; rst                                                                                                                        ;                   ;         ;
;      - gpio_top:gpio_top0|ext_pad_o[0]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[1]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[4]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[5]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[6]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[10]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[11]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[14]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[15]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[17]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[18]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[19]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[20]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[21]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[22]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[23]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[24]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[25]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[26]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[27]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[28]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[29]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[30]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_o[31]                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                                  ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cke                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[3]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[2]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[3]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[1]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|b2x_cmd_r[0]              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_act_ok_r[0]           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_rdok_r                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_wrok_r                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0_tc_r[0]            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[2]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[4]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[5]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[6]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[0]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[1]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_valid                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_valid                ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1]                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0]                                  ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1]                                  ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[27]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[28]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[0]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[1]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[2]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[3]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[4]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[5]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[6]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[7]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[8]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[9]                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[10]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[26]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[31]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[29]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[30]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[21]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[22]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[23]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[24]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[25]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[11]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[12]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[13]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[14]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[15]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[16]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[17]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[18]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[19]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_inst[20]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|ready_o                                                                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rf_pop                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[12]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[11]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[9]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[8]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[7]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[6]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[5]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[4]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[3]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[2]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[2]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|act_cmd                                             ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[1]                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[0]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[4]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[5]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[1]                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[2]                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[3]                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_sel_o[0]                                               ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[31]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[30]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[29]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[28]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[27]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[26]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[25]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[24]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[23]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[22]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[21]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[20]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[19]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[18]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[17]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[16]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[15]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[14]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[13]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[12]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[11]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[10]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[9]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[8]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[7]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[6]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[5]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[4]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[3]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[2]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[1]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|if_id:if_id0|id_pc[0]                                                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[4]                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|timer_int_o                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                               ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[0]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[1]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[2]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[3]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[4]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[5]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[31]                                                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last[0]                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status.01                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.01                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status.11                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.001               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.11                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.100                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.010                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.110                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_inta_o                                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[31]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[31]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[0]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[0]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[0]                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[1]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[1]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[1]                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[2]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[2]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_link_address[2]                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[3]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[3]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[4]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[4]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[5]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[5]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[6]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[6]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[7]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[7]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[8]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[8]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[9]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[9]                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[10]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[10]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[11]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[11]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[12]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[12]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[13]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[13]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[14]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[14]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[15]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[15]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[16]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[16]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[17]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[17]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[18]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[18]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[19]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[19]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[20]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[20]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[21]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[21]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[22]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[22]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[23]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[23]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[24]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[24]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[25]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[25]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[26]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[26]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[27]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[27]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[28]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[28]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[29]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[29]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo[30]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi[30]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[0]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[1]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[2]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[5]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[6]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[7]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[6]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[8]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[9]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[10]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[11]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[12]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[13]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[14]                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dlc[15]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[28]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[29]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[30]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[31]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[2]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[3]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[4]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[5]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[6]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[7]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[8]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[9]                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[10]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[11]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[12]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[14]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[15]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[16]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[17]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[18]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[19]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[21]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[0]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[1]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[2]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[3]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[4]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[5]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[6]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[7]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[8]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[9]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[10]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[11]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[12]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[13]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[14]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[15]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[16]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[17]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[18]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[19]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[20]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[21]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[22]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[23]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[24]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[25]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[26]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[27]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[28]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[29]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[30]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|count_o[31]                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[27]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[26]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[25]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[24]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[22]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[23]                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[1]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[2]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[3]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[4]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[5]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[6]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[7]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[8]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[9]                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[0]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[1]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[2]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[3]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[4]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[5]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[6]                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|block_cnt[7]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~60                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~0                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~2                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~4                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~6                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~8                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~10                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~12                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~14                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~16                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~18                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~20                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~22                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~24                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~26                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~28                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~30                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~32                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~34                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~36                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~38                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~40                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~42                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~44                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~46                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~48                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~50                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~52                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~54                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~56                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~58                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add1~62                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~62                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~62                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~158                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~0                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~96                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~0                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~2                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~98                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~2                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~4                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~100                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~4                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~6                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~6                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~102                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~8                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~8                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~104                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~10                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~106                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~10                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~12                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~12                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~108                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~14                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~14                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~110                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~16                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~16                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~112                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~18                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~18                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~114                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~20                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~20                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~116                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~22                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~22                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~118                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~24                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~24                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~120                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~26                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~26                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~122                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~28                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~28                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~124                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~30                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~30                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~126                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~32                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~32                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~128                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~34                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~34                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~130                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~36                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~36                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~132                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~38                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~38                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~134                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~40                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~40                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~136                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~42                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~42                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~138                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~44                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~44                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~140                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~46                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~46                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~142                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~48                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~48                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~144                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~50                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~50                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~146                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~52                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~52                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~148                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~54                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~54                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~150                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~56                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~56                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~152                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~58                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~58                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~154                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~60                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Add2~60                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Add6~156                                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[0]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[1]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[2]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[3]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[4]                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[5]                                         ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[0]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[1]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[4]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[5]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[6]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[10]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[11]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[14]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[15]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[17]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[18]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[19]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[20]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[21]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[22]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[23]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[24]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[25]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[26]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[27]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[28]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[29]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[30]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_out[31]                                                                                    ; 0                 ; 6       ;
;      - flash_top:flash_top0|flash_adr_o[0]~3                                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~0                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[0]~0                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[0]~2                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|excepttype_o[1]~3                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|flush~0                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_we_o~0                                                 ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                                       ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                                       ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_ack_o                                                                                         ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_ack_o                                                                    ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant0              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1|state.grant1              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0|state.grant1              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_1[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|full_q                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|full_q                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~1                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~0                                                ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~2                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~3                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~2                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|mem_we_o~2                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|Selector81~0                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[6]~1                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~0                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cs_n~0                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_ras_n~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_cas_n~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_we_n~0                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm[0]~0                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~3                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_dqm~6                                           ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                                        ; 0                 ; 6       ;
;      - flash_top:flash_top0|waitstate[2]~1                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~4                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~5                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~6                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~7                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~8                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~9                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~10                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~11                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~12                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~13                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~14                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~15                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~16                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~17                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~18                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~19                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~20                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~21                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~22                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~23                                              ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|branch_flag_o~0                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~0                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|stallreq~0                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|stallreq~1                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~1                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|result_o[8]~0                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~2                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|stall[3]~4                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_we~0                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~12                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~0                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o[26]~1                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~2                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~3                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~4                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o[22]~0                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~5                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~0                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~1                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~2                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~3                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr~4                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[11]~0                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[10]~1                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[9]~2                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[12]~3                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[8]~4                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~6                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|stall~8                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status~11                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~24                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~25                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~26                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~27                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_err_o                                                                                         ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                                        ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.00                                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                                   ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                                    ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|sync_wr_ptr_0[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[3]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|pending_read                                                                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                                 ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_ack_o~2                                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|LLbit_reg:LLbit_reg0|LLbit_o~0                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status~11                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st~12                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_ok_r~0               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]~1                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~3                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|x2b_pre_ok_r~0            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_write~0                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[12]~0             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]~1                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_caddr[3]~0              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|xfr_ok_r~0                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[5]~0              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~0                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~9                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_ba~1                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~0                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st~5                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~1                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]~2                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~3                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt~4                                        ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~1                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~2                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~3                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~4                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~0                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~1                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~1                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~2                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~2                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~3                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~3                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~4                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~4                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~5                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~5                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~6                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~6                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr~7                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~7                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~8                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~10                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~11                ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_raddr~12                ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~0                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~2                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~28                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o~29                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~1                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~3                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~2                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~4                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~3                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~5                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~4                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~6                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~5                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~7                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~6                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~8                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~7                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~9                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~8                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~10                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~9                                               ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~11                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~10                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~12                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~11                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~13                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~12                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~14                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~13                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~15                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~14                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~16                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~15                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~17                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~16                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~18                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~17                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~19                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~18                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~20                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~19                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~21                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~20                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~22                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~21                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~23                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~22                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~24                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~23                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~25                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~24                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~26                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~25                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~27                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~26                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~28                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~27                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~29                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~28                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~30                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~29                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~31                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~30                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~32                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_data_o~31                                              ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o~33                                              ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~17                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~24                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~25                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~36                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~48                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_alusel~1                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~62                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~73                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_aluop~80                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~1                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|int_o                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~2                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|cause_o~3                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_write_addr~0                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data[30]~0                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_write_addr~1                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_write_addr~2                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_we~1                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_write_addr~3                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_write_addr~4                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~1                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~2                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~3                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~4                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~5                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~6                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~7                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wbstate.10                                                                  ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[0]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[2]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|grey_wr_ptr[1]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[0]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[1]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[3]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_0[2]                                       ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_0[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]~1                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]~4                                           ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]~8                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_len~0                   ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st~9                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[3]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[2]~3               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[0]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[1]~5               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|d_act_cmd~0                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[3]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[2]~3               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[0]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[1]~5               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[3]~1               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[2]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]~3               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[1]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[3]~2               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[2]~3               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[0]~4               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[1]~5               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[0]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[2]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_0[1]                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~3                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt~4                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                                    ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_last~0                  ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_last~0                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[0]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[0]                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc~127                                                                            ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[1]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[1]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[2]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[2]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[3]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[3]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[4]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[5]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[5]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[6]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[6]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[7]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[7]                                                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[8]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[8]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[9]                                                                 ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[9]                                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[10]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[10]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[11]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[11]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[12]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[12]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[13]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[14]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[14]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[15]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[16]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[16]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[17]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[18]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[18]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[19]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[19]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[20]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[20]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[21]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[21]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[22]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[22]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[23]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[23]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[24]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[25]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[26]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[26]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[27]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[28]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[29]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[30]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[30]                                                                                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[31]                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|wb_dat_o[31]                                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[31]~1                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[31]~59                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~0                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_whilo~0                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[31]~60                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~2                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~0                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[31]~5                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~8                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|Add0~0                                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2416                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux27~59                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux27~60                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|always9~8                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|always9~11                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~30                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux13~35                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux23~29                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[30]~2                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[30]~60                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~1                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[30]~61                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~6                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~1                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[30]~6                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~9                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[29]~3                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[29]~61                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~2                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[29]~62                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~10                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~2                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~10                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[29]~7                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[28]~4                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[28]~62                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~3                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[28]~63                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~14                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~3                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~11                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[28]~8                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[27]~5                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[27]~63                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~4                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[27]~64                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~18                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~4                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[27]~9                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~12                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[26]~6                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[26]~64                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~5                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[26]~65                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~22                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~5                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[26]~10                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~13                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[25]~7                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[25]~65                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~6                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[25]~66                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~26                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~6                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[25]~11                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~14                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[24]~8                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[24]~66                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~7                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[24]~67                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~30                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~7                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[24]~12                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~15                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[23]~9                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[23]~67                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~8                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[23]~68                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~34                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~8                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[23]~13                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~16                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[22]~10                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[22]~68                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~9                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[22]~69                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~38                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~9                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[22]~14                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~17                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[21]~11                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[21]~69                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~10                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[21]~70                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~42                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~10                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[21]~15                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~18                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[20]~12                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[20]~70                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~11                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[20]~71                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~46                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~11                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[20]~16                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~19                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[19]~13                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[19]~71                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~12                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[19]~72                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~50                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~12                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[19]~17                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~20                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[18]~14                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[18]~72                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~13                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[18]~73                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~54                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~13                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[18]~18                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~21                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[17]~15                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[17]~73                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~14                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[17]~74                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~58                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~14                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[17]~19                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~22                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[16]~16                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[16]~74                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~15                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[16]~75                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~62                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~15                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[16]~20                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~23                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~24                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[15]~21                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[15]~17                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[15]~75                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~16                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[15]~76                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~66                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~16                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~25                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[14]~22                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[14]~18                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[14]~76                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~17                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[14]~77                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~70                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~17                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~26                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[13]~23                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[13]~19                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[13]~77                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~18                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[13]~78                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~74                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~18                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[12]~20                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[12]~78                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~19                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[12]~79                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~78                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~19                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[11]~21                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[11]~79                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~20                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[11]~80                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~82                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~20                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[10]~22                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[10]~80                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~21                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[10]~81                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~86                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~21                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[9]~23                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[9]~81                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~22                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[9]~82                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~90                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~22                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[8]~24                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[8]~82                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~23                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[8]~83                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~94                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~23                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~27                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[7]~24                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[7]~25                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[7]~83                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~24                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[7]~84                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~98                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~24                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[6]~26                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[6]~84                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~25                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[6]~85                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~102                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~25                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[6]~25                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~28                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~29                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[5]~85                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~88                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[5]~86                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~106                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~26                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~26                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~78                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[4]~87                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~110                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~27                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[4]~27                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[4]~86                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~27                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~30                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[4]~26                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux27~71                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux27~72                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux27~73                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux28~30                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|mulres[3]~28                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[3]~87                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~28                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[3]~88                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~114                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~28                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_reg_data_o[3]~27                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~31                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data~32                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[2]~88                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~98                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[2]~89                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~118                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~29                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~29                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~96                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[1]~89                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~102                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[1]~90                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~122                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~30                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~30                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_wdata~107                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_lo~104                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|LO[0]~90                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|HI[0]~91                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|mem_hi~126                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|lo_o~31                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|hilo_reg:hilo_reg0|hi_o~31                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]~91                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ex_mem:ex_mem0|hilo_o[33]~0                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|divisor[31]~31                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|state~12                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|Equal0~10                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|state~19                                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr_mask_d                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wre                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_we_is                                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_pnd                                                                      ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_pnd                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_pnd                                                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                                       ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[31]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[30]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[29]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[28]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[27]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[26]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[25]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[24]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[23]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[22]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[21]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[20]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[19]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[18]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[17]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[16]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[15]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[14]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[13]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[12]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[11]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[10]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[9]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[8]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[7]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[6]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[5]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[4]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[3]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[2]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ints[0]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[0]                                                                                    ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[0]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[1]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[3]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|grey_rd_ptr[2]                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[1]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_rd_ptr[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]~7                                      ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|grey_wr_ptr[1]                                            ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[0]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[0]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[0]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[0]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[0]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[0]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[0]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[0]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[0]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~0                     ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[2]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[4]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[6]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram_rtl_0_bypass[8]       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[8]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[0]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[0]                                                                            ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[0]~2                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~19                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[11]~21                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf~48                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[27]~51                                                 ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[1]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[1]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[1]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[1]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ctrl[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[1]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[1]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[1]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[1]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[9]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[1]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[1]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~22                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[2]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[2]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[2]                                                               ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[2]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[2]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[2]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[2]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[2]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[10]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[2]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[2]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~23                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[3]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[3]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[3]                                                               ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[3]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[3]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[3]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[3]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ier[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[3]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[11]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[3]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|iir[3]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~24                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[4]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[4]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[4]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[4]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[4]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[4]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[4]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[4]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[4]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[12]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[4]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]                          ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~25                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[5]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[5]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[5]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[5]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[5]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[5]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[5]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[5]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[5]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[13]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[5]                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]                          ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~26                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[6]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[6]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[6]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[6]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[6]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[6]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[6]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[6]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[6]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lcr[6]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[14]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[6]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~27                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[7]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[7]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[7]                                                              ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[7]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[7]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[7]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[7]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7r                                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msr[7]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|scratch[7]                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[15]                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dl[7]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~28                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[8]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[8]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[8]                                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[8]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[8]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[8]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[8]                                                                                   ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[8]~10                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~29                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[9]                                                               ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[9]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[9]                                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[9]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[9]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[9]                                                                                      ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[9]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~30                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[10]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[10]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[10]                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[10]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[10]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[10]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[10]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~31                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[11]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[11]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[11]                                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[11]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[11]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[11]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[11]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~32                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[12]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[12]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[12]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[12]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[12]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[12]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[12]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~33                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[13]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[13]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[13]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[13]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[13]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[13]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[13]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~34                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[14]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[14]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[14]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[14]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[14]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[14]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[14]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~35                                                     ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf5[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf6[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf4[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf7[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf10[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf9[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf8[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf11[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[15]                                                              ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf13[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf14[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf12[15]                                                             ; 0                 ; 6       ;
;      - wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[15]                                                             ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[15]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[15]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[15]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~36                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_in[16]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[16]                                                                                   ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[16]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[16]                                                                                  ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[16]~11                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~37                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf~52                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[17]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[17]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[17]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|dtr_pad_o                                                                         ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~38                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[18]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[18]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[18]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[1]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~39                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[19]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[19]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[19]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[2]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~40                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[20]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[20]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[20]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[3]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~41                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[21]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[21]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[21]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~42                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[22]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[22]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[22]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[0]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~43                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[23]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[23]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[23]                                                                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|fcr[1]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~44                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[24]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[24]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[24]                                                                                   ; 0                 ; 6       ;
;      - flash_top:flash_top0|wb_dat_o[27]~12                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~45                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[25]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[25]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[25]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~46                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[26]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[26]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[26]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~47                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[27]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[27]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[27]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~48                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[28]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[28]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[28]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~49                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[29]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[29]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[29]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~50                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[30]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[30]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[30]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~51                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_ptrig[31]                                                                                  ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_oe[31]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|rgpio_inte[31]                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~52                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|result_o[8]~2                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp1[18]~4                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~0                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o[13]~1                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~2                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~3                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~4                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|status_o~7                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~5                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~6                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~7                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~8                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~9                                                                     ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~10                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~11                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~12                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~13                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~14                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~15                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~16                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~17                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~18                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~19                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~20                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~21                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~22                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~23                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~24                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~25                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|compare_o~26                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|dividend[0]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|state~21                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|cnt[0]~9                                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[23]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[31]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[15]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[7]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|thre_int_d                                                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ms_int_d                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|ti_int_d                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rda_int_d                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rls_int_d                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[16]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[15]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[14]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[13]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[12]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[11]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[10]                                                                                    ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[9]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[8]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[7]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[6]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[5]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[4]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[3]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[2]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[1]                                                                                     ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|ext_pad_s[0]                                                                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next~5                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~9                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                                     ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba~11                                        ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[3]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[2]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[1]                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                                       ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|enable                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr0_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|rx_reset                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|msi_reset                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|delayed_modem_signals[0]                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[24]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[16]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[8]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[0]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~0                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[5]~1                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                                 ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr1_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[17]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[25]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[9]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[1]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~2                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr2_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[26]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[18]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[10]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[2]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~3                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr3_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|tf_push                                                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|tx_reset                                                                          ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[19]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[27]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[11]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[3]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~4                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[28]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[20]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[12]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[4]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr4_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~5                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[21]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[29]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[13]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[5]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr5_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~6                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr6_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[30]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[22]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[14]                                                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_wb:wb_interface|wb_dat_is[6]                                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~7                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|lsr7_d                                                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                             ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~8                               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|sync_dat_o[0]                                   ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                             ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                            ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~9                               ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~10                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~11                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~12                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~13                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~14                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~15                              ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data~16                              ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|dividend[29]~0                                                                          ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[30]~0                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|cnt[0]~20                                                                               ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|dividend[1]~3                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|div:div0|dividend[32]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[29]~1                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[28]~2                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[27]~3                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[26]~4                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[25]~5                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[24]~6                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[23]~7                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[22]~8                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[21]~9                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[20]~10                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[19]~11                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[18]~12                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[17]~13                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[16]~14                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[15]~15                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[14]~16                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[13]~17                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[12]~18                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[11]~19                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[10]~20                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[9]~21                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[8]~22                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[7]~23                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[6]~24                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[5]~25                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[4]~26                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[3]~27                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[2]~28                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[1]~29                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|div_opdata1_o[0]~30                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|ex_is_in_delayslot~0                                                                ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[16]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[15]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[14]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[13]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[12]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[11]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[10]                                                                                         ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[9]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[8]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[7]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[6]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[5]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[4]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[3]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[2]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[1]                                                                                          ; 0                 ; 6       ;
;      - gpio_top:gpio_top0|sync[0]                                                                                          ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~0                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[1]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[1]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[2]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[3]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[2]                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[7]                                                  ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_out                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]                                       ; 0                 ; 6       ;
;      - openmips:openmips0|id_ex:id_ex0|is_in_delayslot_o~1                                                                 ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~1                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|start_dlc                                                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_error                                              ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor                                           ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0               ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[4] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[2] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[8] ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[6] ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~2                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity                                                    ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rparity_xor                                                ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                            ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[3]                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~3                                         ; 0                 ; 6       ;
;      - sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_last~4                                         ; 0                 ; 6       ;
;      - uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                                         ; 0                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[25]~131                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~60                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~61                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~62                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~63                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~64                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|pc[11]~134                                                                        ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~65                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2433                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2434                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2435                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2436                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2437                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2438                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2439                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2440                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2441                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2442                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2443                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2444                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2445                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2446                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2447                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|regfile:regfile1|regs~2448                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux0~35                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~66                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux1~38                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~67                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux2~38                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~68                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux3~37                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~69                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux4~35                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~70                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux5~37                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~71                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux6~33                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~72                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux7~33                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~73                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux8~35                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~74                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux9~36                                                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~75                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux10~33                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~76                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux11~41                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~77                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux12~34                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~78                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux13~44                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~79                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux14~33                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~80                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|Mux15~35                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~81                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~82                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~83                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~84                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~85                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~86                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data~87                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|pc_reg:pc_reg0|ce~0                                                                              ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[10]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[11]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|mem:mem0|cp0_cause[12]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[31]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[30]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[29]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[28]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[27]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[26]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[25]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[24]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[23]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[22]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[21]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[20]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[19]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[18]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[17]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[16]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[15]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[14]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[13]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[12]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[11]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[10]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[9]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[8]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[7]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[6]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[5]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[4]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[3]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[2]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[1]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg1_o[0]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[0]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[1]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[2]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[3]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[4]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[5]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[6]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[7]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[8]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[9]                                                                                 ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[10]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[11]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[12]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[13]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[14]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[15]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[16]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[17]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[18]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[19]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[20]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[21]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[22]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[23]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[24]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[25]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[26]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[27]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[28]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[29]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[30]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|id:id0|reg2_o[31]                                                                                ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[29]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                                    ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[28]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[30]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[31]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[0]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[1]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[2]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[3]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[4]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[5]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[6]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[7]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[8]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[9]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                                   ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[10]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[11]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[12]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[13]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[14]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[15]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[16]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[17]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[18]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[19]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[20]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[21]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[22]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[23]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[24]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[25]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[26]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[27]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[28]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[29]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[30]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[31]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[2]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[3]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[4]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[5]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[6]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[7]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[8]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[9]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[10]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[11]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[12]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[13]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[14]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[15]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[16]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[17]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[18]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[19]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[20]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[21]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[31]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[30]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[29]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[28]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[27]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[26]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[25]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[24]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[23]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[22]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[21]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[20]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[19]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[18]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[17]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[16]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[15]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[14]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[13]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[12]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[11]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[10]                                                                      ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[9]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[8]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[7]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[6]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[5]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[4]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[3]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[2]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[1]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|cp0_reg:cp0_reg0|data_o[0]                                                                       ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[27]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[26]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[25]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[24]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[23]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[22]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[0]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ctrl:ctrl0|new_pc[1]                                                                             ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|cnt_o[1]                                                                                  ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[31]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[30]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[29]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[28]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[27]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[26]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[25]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[24]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[23]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[22]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[21]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[20]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[19]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[18]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[17]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[16]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[15]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[14]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[13]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[12]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[11]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[10]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[9]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[8]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[7]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[6]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[5]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[4]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[3]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[2]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[1]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[0]                                                                            ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[63]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[62]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[61]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[60]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[59]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[58]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[57]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[56]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[55]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[54]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[53]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[52]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[51]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[50]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[49]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[48]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[47]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[46]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[45]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[44]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[43]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[42]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[41]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[40]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[39]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[38]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[37]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[36]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[35]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[34]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[33]                                                                           ; 0                 ; 6       ;
;      - openmips:openmips0|ex:ex0|hilo_temp_o[32]                                                                           ; 0                 ; 6       ;
;      - flash_rst_o~output                                                                                                  ; 0                 ; 6       ;
; clk                                                                                                                        ;                   ;         ;
; flash_data_i[0]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~0                                                                                     ; 0                 ; 6       ;
; flash_data_i[1]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~3                                                                                     ; 0                 ; 6       ;
; flash_data_i[2]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~4                                                                                     ; 1                 ; 6       ;
; flash_data_i[3]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~5                                                                                     ; 0                 ; 6       ;
; flash_data_i[4]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~6                                                                                     ; 1                 ; 6       ;
; flash_data_i[5]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~7                                                                                     ; 0                 ; 6       ;
; flash_data_i[6]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~8                                                                                     ; 1                 ; 6       ;
; flash_data_i[7]                                                                                                            ;                   ;         ;
;      - flash_top:flash_top0|wb_dat_o~9                                                                                     ; 0                 ; 6       ;
; gpio_i[15]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[15]~feeder                                                                                  ; 1                 ; 6       ;
; gpio_i[14]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[14]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[13]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[13]~feeder                                                                                  ; 1                 ; 6       ;
; gpio_i[12]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[12]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[11]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[11]                                                                                         ; 0                 ; 6       ;
; gpio_i[10]                                                                                                                 ;                   ;         ;
;      - gpio_top:gpio_top0|sync[10]~feeder                                                                                  ; 0                 ; 6       ;
; gpio_i[9]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[9]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[8]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[8]                                                                                          ; 0                 ; 6       ;
; gpio_i[7]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[7]~feeder                                                                                   ; 1                 ; 6       ;
; gpio_i[6]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[6]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[5]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[5]                                                                                          ; 0                 ; 6       ;
; gpio_i[4]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[4]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[3]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[3]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[2]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[2]                                                                                          ; 1                 ; 6       ;
; gpio_i[1]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[1]~feeder                                                                                   ; 0                 ; 6       ;
; gpio_i[0]                                                                                                                  ;                   ;         ;
;      - gpio_top:gpio_top0|sync[0]~feeder                                                                                   ; 1                 ; 6       ;
; uart_rx                                                                                                                    ;                   ;         ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                                     ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                     ; PIN_G21            ; 4199    ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk                                                                                                     ; PIN_G21            ; 211     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|flash_adr_o[0]~3                                                                   ; LCCOMB_X17_Y7_N26  ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[0]~2                                                                      ; LCCOMB_X21_Y7_N16  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[16]~11                                                                    ; LCCOMB_X17_Y7_N24  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[27]~12                                                                    ; LCCOMB_X17_Y7_N30  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; flash_top:flash_top0|wb_dat_o[8]~10                                                                     ; LCCOMB_X17_Y7_N18  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|always11~0                                                                           ; LCCOMB_X26_Y3_N14  ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                        ; FF_X23_Y2_N11      ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[0]~0                                                                      ; LCCOMB_X23_Y3_N8   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[16]~2                                                                     ; LCCOMB_X26_Y3_N16  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[26]~3                                                                     ; LCCOMB_X21_Y4_N2   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[8]~1                                                                      ; LCCOMB_X26_Y3_N24  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[0]~0                                                                        ; LCCOMB_X23_Y3_N6   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[16]~2                                                                       ; LCCOMB_X26_Y3_N30  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[26]~3                                                                       ; LCCOMB_X21_Y4_N8   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[8]~1                                                                        ; LCCOMB_X26_Y3_N26  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                       ; LCCOMB_X23_Y3_N10  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                      ; LCCOMB_X26_Y3_N4   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                      ; LCCOMB_X21_Y4_N26  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                       ; LCCOMB_X23_Y3_N18  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~0                                                                     ; LCCOMB_X23_Y3_N12  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[16]~2                                                                    ; LCCOMB_X26_Y3_N8   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                    ; LCCOMB_X21_Y4_N14  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                     ; LCCOMB_X23_Y3_N26  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux33~1                                                             ; LCCOMB_X30_Y14_N2  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|cause_o[22]~0                                                       ; LCCOMB_X36_Y15_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|compare_o[13]~1                                                     ; LCCOMB_X33_Y16_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|count_o[22]~96                                                      ; LCCOMB_X33_Y16_N8  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]~87                                                        ; LCCOMB_X32_Y17_N30 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]~91                                                        ; LCCOMB_X32_Y17_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[26]~1                                                      ; LCCOMB_X36_Y15_N26 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|flush~0                                                                   ; LCCOMB_X22_Y18_N8  ; 155     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                                                              ; LCCOMB_X37_Y14_N10 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~7                                                                ; LCCOMB_X32_Y10_N28 ; 188     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|Selector42~0                                                                ; LCCOMB_X17_Y22_N26 ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~8                                                                    ; LCCOMB_X16_Y21_N2  ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~9                                                                    ; LCCOMB_X16_Y21_N0  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[1]~4                                                               ; LCCOMB_X22_Y18_N30 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[33]~6                                                              ; LCCOMB_X22_Y18_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|result_o[8]~2                                                               ; LCCOMB_X22_Y18_N16 ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.01                                                                    ; FF_X22_Y18_N23     ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.10                                                                    ; FF_X22_Y18_N5      ; 77      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Equal23~0                                                                     ; LCCOMB_X21_Y14_N14 ; 134     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                                                                 ; LCCOMB_X20_Y15_N6  ; 2       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                                                                 ; LCCOMB_X20_Y15_N6  ; 65      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~2                                                      ; LCCOMB_X30_Y16_N18 ; 5       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|hilo_temp1[18]~4                                                              ; LCCOMB_X21_Y15_N16 ; 64      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data[30]~0                                                ; LCCOMB_X32_Y12_N14 ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~12                                                     ; LCCOMB_X32_Y10_N6  ; 185     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_lo~10                                                             ; LCCOMB_X16_Y16_N30 ; 64      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|Add0~3                                                                        ; LCCOMB_X29_Y13_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|always1~3                                                                     ; LCCOMB_X37_Y9_N0   ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|id:id0|always2~4                                                                     ; LCCOMB_X37_Y10_N0  ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address~2                                                       ; LCCOMB_X28_Y10_N28 ; 190     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                             ; FF_X20_Y12_N27     ; 76      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|always4~0                                                                   ; LCCOMB_X36_Y16_N30 ; 8       ; Latch enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|ce                                                                    ; FF_X37_Y14_N27     ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[1]~129                                                             ; LCCOMB_X37_Y12_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[25]~27                                                             ; LCCOMB_X29_Y13_N24 ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2417                                                           ; LCCOMB_X37_Y21_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2418                                                           ; LCCOMB_X36_Y17_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2419                                                           ; LCCOMB_X36_Y19_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2420                                                           ; LCCOMB_X36_Y17_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2421                                                           ; LCCOMB_X36_Y17_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2422                                                           ; LCCOMB_X37_Y19_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2423                                                           ; LCCOMB_X36_Y19_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2424                                                           ; LCCOMB_X36_Y19_N14 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2425                                                           ; LCCOMB_X36_Y19_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2426                                                           ; LCCOMB_X37_Y19_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2427                                                           ; LCCOMB_X36_Y17_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2428                                                           ; LCCOMB_X36_Y19_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2429                                                           ; LCCOMB_X36_Y19_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2430                                                           ; LCCOMB_X36_Y17_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2431                                                           ; LCCOMB_X36_Y17_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2432                                                           ; LCCOMB_X36_Y19_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2433                                                           ; LCCOMB_X37_Y19_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2434                                                           ; LCCOMB_X36_Y19_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2435                                                           ; LCCOMB_X36_Y19_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2436                                                           ; LCCOMB_X36_Y17_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2437                                                           ; LCCOMB_X36_Y17_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2438                                                           ; LCCOMB_X36_Y17_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2439                                                           ; LCCOMB_X37_Y19_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2440                                                           ; LCCOMB_X36_Y19_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2441                                                           ; LCCOMB_X36_Y19_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2442                                                           ; LCCOMB_X36_Y19_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2443                                                           ; LCCOMB_X36_Y17_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2444                                                           ; LCCOMB_X36_Y17_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2445                                                           ; LCCOMB_X36_Y17_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2446                                                           ; LCCOMB_X36_Y19_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2447                                                           ; LCCOMB_X36_Y19_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2448                                                           ; LCCOMB_X36_Y19_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0                                       ; LCCOMB_X22_Y10_N26 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[27]~51                                     ; LCCOMB_X23_Y10_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[6]~1                                ; LCCOMB_X23_Y10_N14 ; 61      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0                                       ; LCCOMB_X37_Y14_N20 ; 32      ; Latch enable                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[11]~21                                     ; LCCOMB_X31_Y6_N20  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_we_o~1                                     ; LCCOMB_X31_Y5_N16  ; 63      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                     ; PIN_D2             ; 2425    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]~1                          ; LCCOMB_X6_Y22_N4   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[3]~4                          ; LCCOMB_X6_Y20_N26  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[5]~7                          ; LCCOMB_X6_Y20_N28  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[6]~10                         ; LCCOMB_X6_Y20_N18  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]~2                         ; LCCOMB_X6_Y20_N30  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010   ; FF_X6_Y25_N31      ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0  ; LCCOMB_X3_Y24_N8   ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010   ; FF_X5_Y25_N27      ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_caddr[3]~0  ; LCCOMB_X3_Y24_N30  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010   ; FF_X6_Y24_N27      ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[12]~0 ; LCCOMB_X3_Y24_N20  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010   ; FF_X4_Y25_N31      ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[5]~0  ; LCCOMB_X3_Y24_N22  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_rd_valid~0                    ; LCCOMB_X19_Y25_N12 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                     ; LCCOMB_X8_Y21_N14  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[5]~1                ; LCCOMB_X21_Y26_N6  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                   ; FF_X7_Y25_N19      ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_caddr[6]~6                          ; LCCOMB_X5_Y14_N30  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                             ; LCCOMB_X7_Y21_N26  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|cntr1[2]~8                              ; LCCOMB_X7_Y22_N28  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~3                              ; LCCOMB_X8_Y24_N6   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~9                              ; LCCOMB_X6_Y23_N6   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                              ; LCCOMB_X8_Y22_N12  ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[0]~2                       ; LCCOMB_X8_Y22_N8   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                        ; LCCOMB_X8_Y22_N16  ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0]                            ; FF_X8_Y24_N25      ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[1]~1                               ; LCCOMB_X9_Y25_N14  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]~1                         ; LCCOMB_X7_Y25_N2   ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~9                            ; LCCOMB_X8_Y26_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                     ; LCCOMB_X5_Y14_N28  ; 30      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                       ; LCCOMB_X5_Y14_N12  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~143                                       ; LCCOMB_X6_Y14_N18  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                       ; LCCOMB_X5_Y14_N14  ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                       ; LCCOMB_X6_Y14_N6   ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                    ; LCCOMB_X19_Y25_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                    ; LCCOMB_X19_Y25_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                    ; LCCOMB_X19_Y25_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                    ; LCCOMB_X19_Y25_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                    ; LCCOMB_X6_Y7_N4    ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                    ; LCCOMB_X6_Y7_N30   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                    ; LCCOMB_X6_Y7_N8    ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                    ; LCCOMB_X6_Y7_N6    ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                    ; LCCOMB_X12_Y7_N6   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                    ; LCCOMB_X6_Y7_N0    ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                    ; LCCOMB_X6_Y7_N10   ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                    ; LCCOMB_X6_Y7_N20   ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                       ; LCCOMB_X19_Y7_N28  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                            ; LCCOMB_X8_Y5_N2    ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                             ; LCCOMB_X8_Y5_N30   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always6~0                                                             ; LCCOMB_X8_Y5_N12   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                             ; LCCOMB_X10_Y5_N10  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                             ; LCCOMB_X10_Y5_N4   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[5]~10                                                       ; LCCOMB_X7_Y5_N0    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~1                                                              ; LCCOMB_X8_Y5_N20   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[2]~0                                                               ; LCCOMB_X8_Y5_N10   ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|enable                                                                ; FF_X7_Y1_N1        ; 24      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|ier[2]~0                                                              ; LCCOMB_X8_Y5_N4    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                                ; FF_X10_Y5_N1       ; 41      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                              ; FF_X8_Y5_N23       ; 36      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                           ; LCCOMB_X9_Y6_N4    ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                               ; FF_X8_Y5_N25       ; 13      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                      ; LCCOMB_X5_Y4_N12   ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                ; LCCOMB_X6_Y4_N30   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                                ; LCCOMB_X6_Y4_N28   ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~3                              ; LCCOMB_X8_Y6_N6    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~3                                ; LCCOMB_X5_Y5_N22   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                ; LCCOMB_X5_Y5_N8    ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                  ; LCCOMB_X6_Y5_N14   ; 41      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                    ; LCCOMB_X7_Y6_N20   ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                      ; FF_X4_Y6_N17       ; 28      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                      ; FF_X4_Y6_N9        ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                  ; LCCOMB_X5_Y6_N30   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]~33               ; LCCOMB_X6_Y3_N0    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][1]~36              ; LCCOMB_X5_Y2_N24   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]~12              ; LCCOMB_X3_Y2_N30   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~18              ; LCCOMB_X7_Y2_N20   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~42              ; LCCOMB_X5_Y3_N4    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]~24              ; LCCOMB_X3_Y3_N26   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][2]~48              ; LCCOMB_X5_Y3_N6    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][2]~9                ; LCCOMB_X6_Y2_N12   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~30               ; LCCOMB_X4_Y2_N12   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~6                ; LCCOMB_X3_Y3_N0    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]~21               ; LCCOMB_X5_Y2_N22   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]~45               ; LCCOMB_X6_Y2_N0    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]~15               ; LCCOMB_X3_Y3_N4    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]~39               ; LCCOMB_X4_Y2_N2    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]~27               ; LCCOMB_X5_Y2_N28   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][1]~3                ; LCCOMB_X6_Y2_N8    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10        ; LCCOMB_X6_Y1_N22   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~1                    ; LCCOMB_X7_Y2_N22   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                         ; LCCOMB_X7_Y4_N20   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                             ; LCCOMB_X9_Y4_N24   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                             ; LCCOMB_X7_Y4_N28   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                ; FF_X8_Y4_N29       ; 24      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]~2            ; LCCOMB_X9_Y4_N16   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22  ; LCCOMB_X12_Y6_N20  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]~1              ; LCCOMB_X9_Y4_N26   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                            ; LCCOMB_X11_Y3_N6   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                   ; LCCOMB_X16_Y4_N28  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                  ; LCCOMB_X19_Y2_N22  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                  ; LCCOMB_X17_Y3_N18  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                  ; LCCOMB_X19_Y3_N26  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                  ; LCCOMB_X17_Y1_N24  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                  ; LCCOMB_X17_Y3_N20  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                  ; LCCOMB_X17_Y1_N30  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                  ; LCCOMB_X19_Y2_N0   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                  ; LCCOMB_X16_Y4_N8   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                  ; LCCOMB_X19_Y2_N2   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                  ; LCCOMB_X17_Y3_N14  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                  ; LCCOMB_X19_Y3_N10  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                   ; LCCOMB_X17_Y1_N8   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                   ; LCCOMB_X17_Y1_N12  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                   ; LCCOMB_X17_Y1_N4   ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                   ; LCCOMB_X19_Y2_N10  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X31_Y6_N0   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                       ; LCCOMB_X29_Y4_N16  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X10_Y3_N8   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                        ; LCCOMB_X21_Y5_N22  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                   ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                               ; PIN_G21            ; 4199    ; 566                                  ; Global Clock         ; GCLK9            ; --                        ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux33~1                       ; LCCOMB_X30_Y14_N2  ; 32      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~5                        ; LCCOMB_X37_Y14_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; openmips:openmips0|ex:ex0|Selector300~0                           ; LCCOMB_X20_Y15_N6  ; 65      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; openmips:openmips0|ex:ex0|hilo_temp1[18]~4                        ; LCCOMB_X21_Y15_N16 ; 64      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; openmips:openmips0|id:id0|always1~3                               ; LCCOMB_X37_Y9_N0   ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; openmips:openmips0|id:id0|always2~4                               ; LCCOMB_X37_Y10_N0  ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0 ; LCCOMB_X22_Y10_N26 ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0 ; LCCOMB_X37_Y14_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                               ; 2425    ;
; openmips:openmips0|if_id:if_id0|id_inst[16]                                                             ; 255     ;
; openmips:openmips0|if_id:if_id0|id_inst[18]                                                             ; 255     ;
; openmips:openmips0|if_id:if_id0|id_inst[19]                                                             ; 254     ;
; openmips:openmips0|if_id:if_id0|id_inst[17]                                                             ; 252     ;
; openmips:openmips0|id:id0|reg1_addr_o[3]~2                                                              ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[0]~1                                                              ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[1]~0                                                              ; 244     ;
; openmips:openmips0|id:id0|reg1_addr_o[2]~3                                                              ; 243     ;
; clk~input                                                                                               ; 210     ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address~2                                                       ; 190     ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~7                                                                ; 188     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~12                                                     ; 185     ;
; openmips:openmips0|mem:mem0|mem_we_o~2                                                                  ; 167     ;
; openmips:openmips0|ctrl:ctrl0|flush~0                                                                   ; 155     ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~5                                                                ; 147     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[1]                                                             ; 142     ;
; openmips:openmips0|ex:ex0|Equal23~0                                                                     ; 134     ;
; openmips:openmips0|ex_mem:ex_mem0|mem_whilo                                                             ; 133     ;
; openmips:openmips0|ex:ex0|Equal24~0                                                                     ; 130     ;
; openmips:openmips0|mem_wb:mem_wb0|wb_whilo                                                              ; 128     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[2]                                                             ; 120     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[1]                                  ; 115     ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[0]                                  ; 113     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1~0                                                               ; 112     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[3]                                                              ; 107     ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                             ; 104     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[1]                                                              ; 101     ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[0]                                                              ; 99      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[2]                                                              ; 93      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[5]                                                             ; 92      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[4]                                                              ; 87      ;
; openmips:openmips0|ex:ex0|always11~0                                                                    ; 81      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[3]                                                             ; 78      ;
; openmips:openmips0|div:div0|state.10                                                                    ; 77      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[31]                                                             ; 76      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux26~0                                             ; 72      ;
; openmips:openmips0|div:div0|Equal1~1                                                                    ; 71      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux28~0                                             ; 71      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux29~0                                             ; 71      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.01                                  ; 71      ;
; openmips:openmips0|div:div0|state.11                                                                    ; 70      ;
; openmips:openmips0|div:div0|result_o[8]~0                                                               ; 70      ;
; openmips:openmips0|if_id:if_id0|id_inst[26]                                                             ; 68      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[0]                                                            ; 67      ;
; openmips:openmips0|if_id:if_id0|id_inst[28]                                                             ; 67      ;
; openmips:openmips0|ex_mem:ex_mem0|hilo_o[33]~0                                                          ; 66      ;
; openmips:openmips0|ex:ex0|whilo_o~0                                                                     ; 66      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux27~0                                             ; 66      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_lo~108                                                            ; 65      ;
; openmips:openmips0|id:id0|reg2_o~8                                                                      ; 65      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux2~1                           ; 65      ;
; openmips:openmips0|ex:ex0|Selector168~3                                                                 ; 64      ;
; openmips:openmips0|ex:ex0|Selector135~1                                                                 ; 64      ;
; openmips:openmips0|ex:ex0|Selector121~0                                                                 ; 64      ;
; openmips:openmips0|div:div0|result_o[8]~2                                                               ; 64      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_lo~10                                                             ; 64      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_lo~6                                                              ; 64      ;
; openmips:openmips0|id:id0|reg1_o~3                                                                      ; 64      ;
; openmips:openmips0|ex:ex0|mulres[27]~0                                                                  ; 64      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[6]                                                             ; 64      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|Mux0~3                           ; 64      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_we_o~1                                     ; 63      ;
; openmips:openmips0|div:div0|dividend[29]~1                                                              ; 62      ;
; openmips:openmips0|if_id:if_id0|id_inst[27]                                                             ; 62      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[6]~1                                ; 61      ;
; openmips:openmips0|ex:ex0|Mux27~13                                                                      ; 59      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[7]                                                             ; 59      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]                                 ; 57      ;
; openmips:openmips0|ex:ex0|Mux31~2                                                                       ; 56      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector0~12                            ; 56      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]                                 ; 56      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]                                 ; 55      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]                                 ; 55      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[0]                                                       ; 55      ;
; openmips:openmips0|ex:ex0|Mux27~19                                                                      ; 54      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux1~3                           ; 54      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[1]                            ; 54      ;
; openmips:openmips0|ex:ex0|Mux23~6                                                                       ; 53      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_ba[0]                            ; 53      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[1]                                  ; 52      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|rd_ptr[0]                                  ; 52      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status.01                                  ; 52      ;
; openmips:openmips0|if_id:if_id0|id_inst[20]                                                             ; 51      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[3]                                                          ; 51      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[1]                                                            ; 50      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|Mux2~1                           ; 50      ;
; openmips:openmips0|if_id:if_id0|id_inst[29]                                                             ; 47      ;
; openmips:openmips0|if_id:if_id0|id_inst[31]                                                             ; 47      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel[2]                                                            ; 46      ;
; openmips:openmips0|mem:mem0|mem_we_o~6                                                                  ; 46      ;
; openmips:openmips0|if_id:if_id0|id_inst[3]                                                              ; 46      ;
; gpio_top:gpio_top0|wb_dat_o[10]~6                                                                       ; 45      ;
; openmips:openmips0|ex:ex0|Mux27~60                                                                      ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux2~1                           ; 45      ;
; openmips:openmips0|if_id:if_id0|id_inst[5]                                                              ; 45      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|Mux0~3                           ; 44      ;
; openmips:openmips0|if_id:if_id0|id_inst[2]                                                              ; 44      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_mem_addr[1]                                                       ; 42      ;
; openmips:openmips0|if_id:if_id0|id_inst[4]                                                              ; 42      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                  ; 41      ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                                ; 41      ;
; openmips:openmips0|if_id:if_id0|id_inst[30]                                                             ; 41      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[3]                                                    ; 40      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[1]                                     ; 39      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]                                 ; 39      ;
; openmips:openmips0|if_id:if_id0|id_inst[1]                                                              ; 39      ;
; openmips:openmips0|ex:ex0|Equal27~0                                                                     ; 38      ;
; openmips:openmips0|ex:ex0|Mux27~9                                                                       ; 38      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[0]                                     ; 38      ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[4]                                                             ; 38      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|rd_ptr[2]                                  ; 38      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[1]~1                          ; 38      ;
; gpio_top:gpio_top0|wb_dat_o[10]~12                                                                      ; 37      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_cp0_reg_data[30]~0                                                ; 37      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~311                                    ; 37      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~134                                                            ; 36      ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                              ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~310                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~309                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~308                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~307                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~306                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~305                                    ; 36      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|mem~304                                    ; 36      ;
; gpio_top:gpio_top0|always11~0                                                                           ; 35      ;
; openmips:openmips0|div:div0|state.01                                                                    ; 35      ;
; openmips:openmips0|ex:ex0|Mux27~14                                                                      ; 35      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~38                                                             ; 35      ;
; openmips:openmips0|if_id:if_id0|id_inst[0]                                                              ; 35      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status.11                                  ; 35      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]                                                        ; 34      ;
; openmips:openmips0|div:div0|Selector42~0                                                                ; 34      ;
; openmips:openmips0|ex:ex0|Mux27~59                                                                      ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[0]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[1]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[2]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[3]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[4]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[5]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[6]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[7]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[8]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[9]                                                           ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[10]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[11]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[12]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[13]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[14]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[15]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[16]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[17]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[18]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[19]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[20]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[21]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[22]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[23]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[24]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[25]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[26]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[27]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[28]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[29]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[30]                                                          ; 34      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wdata[31]                                                          ; 34      ;
; openmips:openmips0|id:id0|reg1_addr_o[4]~4                                                              ; 34      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.11                                  ; 34      ;
; openmips:openmips0|mem:mem0|always3~0                                                                   ; 33      ;
; openmips:openmips0|div:div0|Add0~0                                                                      ; 33      ;
; openmips:openmips0|regfile:regfile1|regs~2448                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2447                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2446                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2445                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2444                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2443                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2442                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2441                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2440                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2439                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2438                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2437                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2436                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2435                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2434                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2433                                                           ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~53                                         ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Equal7~2                                                            ; 32      ;
; openmips:openmips0|id:id0|reg2_o~112                                                                    ; 32      ;
; openmips:openmips0|div:div0|dividend[33]~6                                                              ; 32      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                   ; 32      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                   ; 32      ;
; openmips:openmips0|ex:ex0|opdata2_mult~0                                                                ; 32      ;
; openmips:openmips0|ex:ex0|opdata1_mult~2                                                                ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|count_o[22]~96                                                      ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|compare_o[13]~1                                                     ; 32      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[27]~51                                     ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[11]~21                                     ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~195                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~194                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~193                                    ; 32      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|mem~192                                    ; 32      ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                            ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]~91                                                        ; 32      ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[20]~87                                                        ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2432                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2431                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2430                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2429                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2428                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2427                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2426                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2425                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2424                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2423                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2422                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2421                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2420                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2419                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2418                                                           ; 32      ;
; openmips:openmips0|regfile:regfile1|regs~2417                                                           ; 32      ;
; openmips:openmips0|id:id0|Add0~3                                                                        ; 32      ;
; openmips:openmips0|id:id0|Add0~1                                                                        ; 32      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf~3                                          ; 32      ;
; openmips:openmips0|id:id0|always2~5                                                                     ; 32      ;
; openmips:openmips0|id:id0|reg2_o~13                                                                     ; 32      ;
; openmips:openmips0|id:id0|always1~5                                                                     ; 32      ;
; openmips:openmips0|id:id0|reg1_o~11                                                                     ; 32      ;
; openmips:openmips0|id:id0|reg1_o~7                                                                      ; 32      ;
; openmips:openmips0|ex:ex0|reg2_i_mux~0                                                                  ; 32      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_is_in_delayslot                                                   ; 32      ;
; openmips:openmips0|div:div0|dividend[1]~4                                                               ; 31      ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[26]~1                                                      ; 31      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[3]                                      ; 30      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                      ; 30      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[0]~1                                                 ; 30      ;
; openmips:openmips0|ex:ex0|Mux27~62                                                                      ; 30      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|empty_q~1                                     ; 30      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[25]~27                                                             ; 30      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[2]                                                          ; 30      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                   ; 29      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_lo~2                                                              ; 29      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_ack~0                              ; 29      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[1]                                                          ; 29      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                   ; 28      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                      ; 28      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_int[1]~0                                                 ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~65                                                                      ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~63                                                                      ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~61                                                                      ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~20                                                                      ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~15                                                                      ; 28      ;
; openmips:openmips0|ex:ex0|Mux27~10                                                                      ; 28      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[31]                                                             ; 28      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]~2                               ; 28      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[2]                                                        ; 27      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[1]                                                        ; 27      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux2~1                          ; 27      ;
; openmips:openmips0|ex:ex0|Mux23~40                                                                      ; 26      ;
; openmips:openmips0|ex:ex0|Mux27~24                                                                      ; 26      ;
; openmips:openmips0|ex:ex0|Mux23~7                                                                       ; 26      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux2~1                           ; 26      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                    ; 26      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[0]                                                          ; 26      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[0]                                                        ; 25      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal0~0                                                           ; 25      ;
; openmips:openmips0|ex:ex0|Mux27~64                                                                      ; 25      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux28~0                                              ; 25      ;
; uart_top:uart_top0|uart_regs:regs|enable                                                                ; 24      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[1]                                      ; 24      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                ; 24      ;
; gpio_top:gpio_top0|wb_dat_o[10]~7                                                                       ; 24      ;
; uart_top:uart_top0|uart_debug_if:dbg|Equal1~0                                                           ; 24      ;
; openmips:openmips0|ex:ex0|Mux27~16                                                                      ; 24      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                      ; 23      ;
; gpio_top:gpio_top0|wb_dat_o[18]~8                                                                       ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_caddr[6]~6                          ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|l_caddr[5]~0  ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|l_caddr[5]~0  ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|l_caddr[3]~0  ; 23      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|l_raddr[12]~0 ; 23      ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[15]                                                             ; 23      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]                                 ; 23      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|Mux1~3                           ; 23      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[4]                                                          ; 23      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux29~3                                              ; 22      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[2]                                                    ; 22      ;
; openmips:openmips0|id_ex:id_ex0|ex_alusel~0                                                             ; 22      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|Mux1~3                          ; 22      ;
; openmips:openmips0|pc_reg:pc_reg0|ce                                                                    ; 22      ;
; flash_top:flash_top0|flash_adr_o[0]~3                                                                   ; 22      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                      ; 22      ;
; openmips:openmips0|if_id:if_id0|id_inst[15]                                                             ; 22      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|wr_xfr_count[0]                   ; 22      ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                           ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~145                                       ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~144                                       ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~143                                       ; 21      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|mem~142                                       ; 21      ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                        ; 21      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[30]                                                             ; 21      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[28]                                                             ; 21      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[29]                                                             ; 21      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[23]                                                             ; 21      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_sel~4                                                   ; 21      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                      ; 21      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux6~0                                                              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[26]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[27]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[24]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[25]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[22]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[20]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[21]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[18]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[19]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[16]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[17]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[14]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[12]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[13]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[10]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[11]                                                             ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[8]                                                              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[9]                                                              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[6]                                                              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[7]                                                              ; 20      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[5]                                                              ; 20      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                      ; 20      ;
; openmips:openmips0|ex:ex0|Mux27~67                                                                      ; 19      ;
; openmips:openmips0|ex:ex0|Mux27~66                                                                      ; 19      ;
; openmips:openmips0|ex:ex0|Mux27~22                                                                      ; 19      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[4]                                                              ; 19      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wreg                                                               ; 19      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg1[15]                                                             ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.010   ; 19      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector5~4                             ; 18      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|LessThan1~0                 ; 18      ;
; gpio_top:gpio_top0|wb_dat_o[1]~3                                                                        ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[2]                                                              ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[3]                                                              ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[0]                                                              ; 18      ;
; openmips:openmips0|mem_wb:mem_wb0|wb_wd[1]                                                              ; 18      ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o                                      ; 18      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[7]                                                          ; 18      ;
; uart_top:uart_top0|uart_regs:regs|WideOr0~4                                                             ; 17      ;
; openmips:openmips0|mem:mem0|wdata_o[15]~39                                                              ; 17      ;
; openmips:openmips0|ex:ex0|Mux27~25                                                                      ; 17      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[0]                                                              ; 17      ;
; openmips:openmips0|ctrl:ctrl0|stall~0                                                                   ; 17      ;
; flash_top:flash_top0|wb_acc~2                                                                           ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.011   ; 17      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.011   ; 17      ;
; uart_top:uart_top0|uart_regs:regs|start_dlc                                                             ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~50                     ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~49                     ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~0                      ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux52~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux53~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux54~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux55~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux56~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux57~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux58~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux59~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux60~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux61~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux62~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux63~0                                             ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|saved_rd_data[5]~1                ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                  ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                  ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf~52                                         ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf~48                                         ; 16      ;
; openmips:openmips0|ex:ex0|Mux27~68                                                                      ; 16      ;
; openmips:openmips0|regfile:regfile1|regs~2416                                                           ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector108~0                                       ; 16      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector0~0                                         ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                   ; 16      ;
; openmips:openmips0|mem:mem0|Selector57~0                                                                ; 16      ;
; openmips:openmips0|mem:mem0|wdata_o[24]~7                                                               ; 16      ;
; openmips:openmips0|id:id0|imm[16]~5                                                                     ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_den_n[0]                            ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[30]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[29]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[28]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[25]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[24]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[23]                                                             ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[8]                                                              ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[7]                                                              ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[6]                                                              ; 16      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[3]                                                              ; 16      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[25]~15                                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux64~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux65~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux66~0                                             ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                   ; 16      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|Mux67~0                                             ; 16      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[3]~9                            ; 16      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                ; 16      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[25]~131                                                            ; 15      ;
; uart_top:uart_top0|uart_regs:regs|tx_reset                                                              ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[18]~11                                                                      ; 15      ;
; gpio_top:gpio_top0|wb_dat_o[18]~9                                                                       ; 15      ;
; gpio_top:gpio_top0|Mux29~3                                                                              ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[1]                                                                ; 15      ;
; uart_top:uart_top0|uart_regs:regs|lcr[0]                                                                ; 15      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                ; 15      ;
; openmips:openmips0|ex:ex0|Mux27~69                                                                      ; 15      ;
; openmips:openmips0|ex:ex0|Mux27~23                                                                      ; 15      ;
; openmips:openmips0|id:id0|imm[16]~7                                                                     ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[27]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[26]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[22]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[21]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[20]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[19]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[18]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[17]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[16]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[14]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[13]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[12]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[11]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[10]                                                             ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[9]                                                              ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[4]                                                              ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[2]                                                              ; 15      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[1]                                                              ; 15      ;
; openmips:openmips0|ctrl:ctrl0|stall~3                                                                   ; 15      ;
; openmips:openmips0|id:id0|reg1_read_o~0                                                                 ; 15      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.111                             ; 15      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~1                                       ; 14      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal0~0                                       ; 14      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push                                        ; 14      ;
; uart_top:uart_top0|uart_regs:regs|lcr[7]                                                                ; 14      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[2]                                                    ; 14      ;
; openmips:openmips0|ex:ex0|ShiftRight0~17                                                                ; 14      ;
; openmips:openmips0|ex:ex0|ShiftLeft0~30                                                                 ; 14      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[0]                                  ; 14      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[15]                                                             ; 14      ;
; openmips:openmips0|id_ex:id_ex0|ex_reg2[5]                                                              ; 14      ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                               ; 13      ;
; uart_top:uart_top0|uart_regs:regs|lcr[3]                                                                ; 13      ;
; uart_top:uart_top0|uart_regs:regs|Mux5~7                                                                ; 13      ;
; openmips:openmips0|ex:ex0|always9~11                                                                    ; 13      ;
; openmips:openmips0|ex:ex0|ShiftLeft0~82                                                                 ; 13      ;
; openmips:openmips0|ex:ex0|Mux13~14                                                                      ; 13      ;
; openmips:openmips0|ex:ex0|always9~3                                                                     ; 13      ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~0                                                      ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_caddr[10]~1                         ; 13      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[1]                                  ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5                                ; 13      ;
; openmips:openmips0|mem:mem0|excepttype_o[0]~2                                                           ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[0]                               ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_ba[1]                               ; 13      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.11                               ; 13      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_q                                      ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux33~1                                                         ; 12      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux33~0                                                         ; 12      ;
; uart_top:uart_top0|uart_regs:regs|Mux5~8                                                                ; 12      ;
; openmips:openmips0|ex:ex0|Mux27~70                                                                      ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux20~3                                                             ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux20~2                                                             ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux20~1                                                             ; 12      ;
; openmips:openmips0|cp0_reg:cp0_reg0|Mux20~0                                                             ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_timer[3]~14                        ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[15]~77                                                              ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[15]~76                                                              ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[15]~73                                                              ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[15]~72                                                              ; 12      ;
; openmips:openmips0|ex:ex0|Mux27~26                                                                      ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[17]~34                                                              ; 12      ;
; openmips:openmips0|mem:mem0|wdata_o[17]~33                                                              ; 12      ;
; openmips:openmips0|ex:ex0|Mux13~12                                                                      ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[0]                                     ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[1]                                     ; 12      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|wr_ptr[2]                                  ; 12      ;
; openmips:openmips0|id:id0|Equal17~0                                                                     ; 12      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.00                               ; 12      ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux68~0                                              ; 12      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                    ; 12      ;
; openmips:openmips0|if_id:if_id0|id_inst[23]                                                             ; 12      ;
; openmips:openmips0|if_id:if_id0|id_inst[10]                                                             ; 12      ;
; ~GND                                                                                                    ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                      ; 11      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal1~0                                       ; 11      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[0]                                                    ; 11      ;
; openmips:openmips0|ex:ex0|Selector293~2                                                                 ; 11      ;
; openmips:openmips0|mem:mem0|wdata_o[6]~120                                                              ; 11      ;
; openmips:openmips0|ex:ex0|arithmeticres~0                                                               ; 11      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[11]~46                                                             ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_req~1                              ; 11      ;
; openmips:openmips0|mem:mem0|excepttype_o[3]~7                                                           ; 11      ;
; flash_top:flash_top0|waitstate[2]                                                                       ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.01                               ; 11      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.101                             ; 11      ;
; openmips:openmips0|ex:ex0|Mux1~35                                                                       ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~11  ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                                ; 10      ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|Equal2~0                                       ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux37~1                                                         ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux38~1                                                         ; 10      ;
; gpio_top:gpio_top0|always2~2                                                                            ; 10      ;
; uart_top:uart_top0|uart_regs:regs|Mux5~9                                                                ; 10      ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_sel_is[1]                                                    ; 10      ;
; openmips:openmips0|ex:ex0|Mux13~35                                                                      ; 10      ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata~30                                                          ; 10      ;
; openmips:openmips0|ex:ex0|Mux26~5                                                                       ; 10      ;
; openmips:openmips0|mem:mem0|wdata_o[6]~121                                                              ; 10      ;
; openmips:openmips0|mem:mem0|wdata_o[17]~37                                                              ; 10      ;
; openmips:openmips0|id:id0|imm[16]~4                                                                     ; 10      ;
; openmips:openmips0|ex:ex0|Mux13~11                                                                      ; 10      ;
; openmips:openmips0|ex:ex0|Mux13~8                                                                       ; 10      ;
; openmips:openmips0|ex:ex0|ShiftRight0~9                                                                 ; 10      ;
; openmips:openmips0|pc_reg:pc_reg0|pc[14]~81                                                             ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|cmdfifo_wr~1                                                       ; 10      ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wrdatafifo_wr                                                      ; 10      ;
; openmips:openmips0|id:id0|always0~2                                                                     ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[0]                           ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|Mux0~9                                ; 10      ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o                                       ; 10      ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_st.10                               ; 10      ;
; openmips:openmips0|id:id0|reg1_o[31]                                                                    ; 9       ;
; openmips:openmips0|id:id0|imm[15]~44                                                                    ; 9       ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                            ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux36~1                                                         ; 9       ;
; uart_top:uart_top0|uart_regs:regs|dl[2]~0                                                               ; 9       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux39~1                                                         ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[0]                               ; 9       ;
; uart_top:uart_top0|uart_regs:regs|lcr[2]                                                                ; 9       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~73                                                             ; 9       ;
; openmips:openmips0|ex:ex0|Equal10~0                                                                     ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|WideOr0~0                             ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_fifo_rd                          ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal10~0                               ; 9       ;
; openmips:openmips0|mem:mem0|excepttype_o[1]~8                                                           ; 9       ;
; openmips:openmips0|pc_reg:pc_reg0|pc~22                                                                 ; 9       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_we                                                      ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[1]                           ; 9       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[9]                                                    ; 9       ;
; flash_top:flash_top0|waitstate[4]                                                                       ; 9       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                    ; 9       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|sdr_init_done                           ; 9       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[8]                                                     ; 9       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]                                       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                             ; 8       ;
; openmips:openmips0|id:id0|Equal14~4                                                                     ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22  ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0   ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                ; 8       ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[5]~10                                                       ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                         ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[26]~3                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[26]~3                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[26]~3                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[16]~2                                                                    ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[16]~2                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[16]~2                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[8]~1                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[8]~1                                                                        ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[8]~1                                                                      ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux33~3                                                         ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux35~1                                                         ; 8       ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~1                                                              ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10        ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                               ; 8       ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~0                                                                     ; 8       ;
; gpio_top:gpio_top0|rgpio_oe[0]~0                                                                        ; 8       ;
; gpio_top:gpio_top0|rgpio_inte[0]~0                                                                      ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                             ; 8       ;
; uart_top:uart_top0|uart_regs:regs|always4~0                                                             ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux32~1                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[27]~12                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux7~2                                                          ; 8       ;
; flash_top:flash_top0|wb_dat_o[16]~11                                                                    ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[17]~2                                                  ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux15~2                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[8]~10                                                                     ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[13]~1                                                  ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux23~0                                                         ; 8       ;
; flash_top:flash_top0|wb_dat_o[0]~2                                                                      ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[4]~0                                                   ; 8       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux31~2                                                         ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux52~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux36~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux53~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux37~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux54~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux38~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux55~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux39~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux56~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux40~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux57~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux41~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux58~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux42~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux59~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux43~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux60~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux44~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux61~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux45~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux62~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux46~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux63~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux47~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux64~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux48~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux65~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux49~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux66~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux50~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux67~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux51~0                                              ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[0]                                  ; 8       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_rddatafifo|wr_ptr[1]                                  ; 8       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask_condition~2                                                  ; 8       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~22                                                             ; 8       ;
; openmips:openmips0|ex:ex0|Selector293~1                                                                 ; 8       ;
; openmips:openmips0|mem:mem0|Selector86~7                                                                ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[17]~41                                                              ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[17]~40                                                              ; 8       ;
; openmips:openmips0|ex:ex0|ShiftRight0~14                                                                ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[24]~8                                                               ; 8       ;
; openmips:openmips0|mem:mem0|wdata_o[24]~6                                                               ; 8       ;
; openmips:openmips0|ex:ex0|ShiftRight0~8                                                                 ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux34~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux32~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux35~0                                              ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|Mux33~0                                              ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0~0      ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0~0      ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0~0      ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|r2i_req~0                             ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0~0      ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor8                                ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector107~0                                       ; 8       ;
; openmips:openmips0|id:id0|Equal14~2                                                                     ; 8       ;
; openmips:openmips0|id:id0|always0~3                                                                     ; 8       ;
; openmips:openmips0|ex:ex0|Mux27~8                                                                       ; 8       ;
; openmips:openmips0|ex:ex0|Equal9~0                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                      ; 8       ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                       ; 8       ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                       ; 8       ;
; gpio_top:gpio_top0|always3~0                                                                            ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|xfr_cmd[1]~5                            ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|rank_cnt[2]                           ; 8       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|b2x_cmd[0]~3                          ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector2~1                                         ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux32~5                                             ; 8       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_data_o[6]~0                                ; 8       ;
; openmips:openmips0|mem:mem0|excepttype_o[3]~5                                                           ; 8       ;
; openmips:openmips0|mem:mem0|Equal5~10                                                                   ; 8       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[8]                                                    ; 8       ;
; openmips:openmips0|mem:mem0|always4~0                                                                   ; 8       ;
; flash_top:flash_top0|waitstate[3]                                                                       ; 8       ;
; flash_top:flash_top0|waitstate[1]                                                                       ; 8       ;
; flash_top:flash_top0|waitstate[0]                                                                       ; 8       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s3_cyc_o                                            ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[5]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_aluop[6]                                                          ; 8       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype[9]                                                     ; 8       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                ; 7       ;
; uart_top:uart_top0|uart_wb:wb_interface|Mux34~1                                                         ; 7       ;
; openmips:openmips0|div:div0|cnt[0]~8                                                                    ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]              ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_rd_next[5]                            ; 7       ;
; uart_top:uart_top0|uart_regs:regs|lsr_mask                                                              ; 7       ;
; uart_top:uart_top0|uart_regs:regs|always8~2                                                             ; 7       ;
; openmips:openmips0|id:id0|always0~4                                                                     ; 7       ;
; openmips:openmips0|ex:ex0|Mux26~6                                                                       ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[7]                                                    ; 7       ;
; openmips:openmips0|id:id0|imm[1]~30                                                                     ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[14]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[15]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[28]                                                   ; 7       ;
; openmips:openmips0|ex:ex0|Mux13~10                                                                      ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_wr_next~0                     ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Equal9~0                                ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|bank_st.000   ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|bank_st.000   ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|bank_st.000   ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|bank_st.000   ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[11]                                                             ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[12]                                                             ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[13]                                                             ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_inst[14]                                                             ; 7       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_wrdatafifo|sync_rd_ptr_1[3]                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s1_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s1_cyc_o                                            ; 7       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~13                                                             ; 7       ;
; openmips:openmips0|id:id0|Equal17~9                                                                     ; 7       ;
; openmips:openmips0|id:id0|Equal13~0                                                                     ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s2_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s2_cyc_o                                            ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|req_st.00                               ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor5~1                              ; 7       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~0                                                         ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s0_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s0_cyc_o                                            ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s15_cyc_o                                           ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|s15_cyc_o                                           ; 7       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.00                                  ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[12]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[10]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[11]                                                   ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[1]                                              ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[0]                                              ; 7       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_write_addr[2]                                              ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[3]                                                   ; 7       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|s3_cyc_o                                            ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                    ; 7       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                    ; 7       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wdata[0]                                                          ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[25]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[11]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[12]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[13]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[14]                                                             ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[9]                                                              ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[8]                                                              ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[7]                                                              ; 7       ;
; openmips:openmips0|if_id:if_id0|id_inst[6]                                                              ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Add1~0                                  ; 7       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.011                             ; 7       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10]                                      ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]                                       ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]                                       ; 6       ;
; openmips:openmips0|ex:ex0|stallreq_for_madd_msub                                                        ; 6       ;
; openmips:openmips0|id_ex:id_ex0|ex_wd~27                                                                ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_excepttype~18                                                     ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                    ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                  ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rframing_error                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                           ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr0r~0                                                               ; 6       ;
; openmips:openmips0|div:div0|cnt[0]~9                                                                    ; 6       ;
; uart_top:uart_top0|uart_regs:regs|mcr[4]                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|lsr5r                                                                 ; 6       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]              ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~4                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ier[0]                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~3                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|Mux5~2                                                                ; 6       ;
; uart_top:uart_top0|uart_regs:regs|ti_int_pnd                                                            ; 6       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[3]                                                    ; 6       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_adr_is[4]                                                    ; 6       ;
; openmips:openmips0|ex_mem:ex_mem0|cnt_o[1]                                                              ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[3]                                                    ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[4]                                                    ; 6       ;
; openmips:openmips0|ex:ex0|Mux27~33                                                                      ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[6]                                                    ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[17]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[18]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[19]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[20]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[21]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[22]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[23]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|Mux15~8                                                                       ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[24]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[25]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~76                                                                 ; 6       ;
; openmips:openmips0|ex:ex0|ShiftRight0~16                                                                ; 6       ;
; openmips:openmips0|ex:ex0|shiftres~2                                                                    ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|ShiftRight0~10                                                                ; 6       ;
; openmips:openmips0|ex:ex0|opdata1_mult~1                                                                ; 6       ;
; openmips:openmips0|ex:ex0|Equal9~2                                                                      ; 6       ;
; openmips:openmips0|ex:ex0|always9~7                                                                     ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                                                   ; 6       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~16                                                                 ; 6       ;
; openmips:openmips0|mem:mem0|wdata_o[17]~0                                                               ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_start                               ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|rd_ptr[2]                                     ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|l_len[3]~3                              ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|wr_ptr[2]                                     ; 6       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|wb_ack_o~6                                                         ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[3]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[1]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[3]                                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[1]                                                  ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Equal0~0                                            ; 6       ;
; openmips:openmips0|id:id0|Selector46~17                                                                 ; 6       ;
; openmips:openmips0|id_ex:id_ex0|ex_link_address~0                                                       ; 6       ;
; openmips:openmips0|id:id0|Equal10~0                                                                     ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux66~0                                              ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux27~0                                              ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|Mux67~0                                              ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|rfsh_row_cnt[2]                         ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|WideNor7                                ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value~1                                                      ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_LLbit_value~0                                                      ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1|Mux32~6                                             ; 6       ;
; openmips:openmips0|mem:mem0|always5~0                                                                   ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                                                    ; 6       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[0]                                                    ; 6       ;
; openmips:openmips0|mem:mem0|always2~0                                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[2]                                                   ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf3[1]                                                   ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[4]                                  ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[4]                                  ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[2]                                  ; 6       ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[2]                                  ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0|Mux6~0                                              ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|rd_xfr_count[0]                   ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[12]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[11]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[10]                           ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[9]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[8]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[7]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[6]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[5]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[4]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[3]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[2]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[1]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_raddr[0]                            ; 6       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|mgmt_st.001                             ; 6       ;
; openmips:openmips0|cp0_reg:cp0_reg0|status_o[1]                                                         ; 6       ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o                                      ; 6       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out[0]                       ; 6       ;
; openmips:openmips0|id:id0|reg1_o[0]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[1]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[2]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[3]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[4]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[5]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[6]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[7]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[8]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[9]                                                                     ; 5       ;
; openmips:openmips0|id:id0|reg1_o[10]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[11]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[12]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[13]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[14]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[15]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[16]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[17]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[18]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[19]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[20]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[21]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[22]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[23]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[24]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[25]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[26]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[27]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[28]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[29]                                                                    ; 5       ;
; openmips:openmips0|id:id0|reg1_o[30]                                                                    ; 5       ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                             ; 5       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~84                                                             ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[6]                                      ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                             ; 5       ;
; openmips:openmips0|ex:ex0|Selector202~0                                                                 ; 5       ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                  ; 5       ;
; uart_top:uart_top0|uart_regs:regs|lsr5~1                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rda_int~3                                                             ; 5       ;
; uart_top:uart_top0|uart_regs:regs|fifo_write~0                                                          ; 5       ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~2                                                      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[15]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[14]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[13]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[12]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[11]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[10]                                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[9]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[8]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[7]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[6]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[5]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[4]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[3]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[2]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[1]                                                ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|pad_sdr_din2[0]                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[3]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|iir[1]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|msr[0]                                                                ; 5       ;
; uart_top:uart_top0|uart_regs:regs|always7~4                                                             ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bs_convert:u_bs_convert|app_rd_valid~0                    ; 5       ;
; uart_top:uart_top0|uart_regs:regs|rls_int_pnd                                                           ; 5       ;
; openmips:openmips0|div:div0|state.00                                                                    ; 5       ;
; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[4]~1                                                      ; 5       ;
; openmips:openmips0|id_ex:id_ex0|ex_wd~12                                                                ; 5       ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop~25                                                             ; 5       ;
; openmips:openmips0|ex_mem:ex_mem0|cnt_o[0]                                                              ; 5       ;
; openmips:openmips0|mem:mem0|excepttype_o[0]~14                                                          ; 5       ;
; openmips:openmips0|mem:mem0|excepttype_o[3]~10                                                          ; 5       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[2]                                                    ; 5       ;
; openmips:openmips0|ex_mem:ex_mem0|mem_wreg~0                                                            ; 5       ;
; openmips:openmips0|id:id0|imm[1]~37                                                                     ; 5       ;
; openmips:openmips0|ex:ex0|Mux26~15                                                                      ; 5       ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[5]                                                    ; 5       ;
; openmips:openmips0|ex:ex0|Mux31~3                                                                       ; 5       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~75                                                                 ; 5       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~62                                                                 ; 5       ;
; openmips:openmips0|ex:ex0|ShiftRight0~13                                                                ; 5       ;
; openmips:openmips0|ex:ex0|ShiftLeft0~41                                                                 ; 5       ;
; openmips:openmips0|mem:mem0|wdata_o[15]~1                                                               ; 5       ;
; openmips:openmips0|ex:ex0|Selector65~1                                                                  ; 5       ;
; openmips:openmips0|ex:ex0|Mux13~9                                                                       ; 5       ;
; openmips:openmips0|ex:ex0|Mux27~11                                                                      ; 5       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_wr_ptr_1[2]                              ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_caddr[6]~5                          ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|WideNor1      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|timer0[0]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|WideNor1      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|timer0[0]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|WideNor1      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|timer0[0]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_req_gen:u_req_gen|r2b_write                               ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|WideNor1      ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|timer0[0]     ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank3_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank2_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank1_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_bank_ctl:u_bank_ctl|sdrc_bank_fsm:bank0_fsm|tras_cntr[0]  ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|Selector39~0                            ; 5       ;
; sdrc_top:sdrc_top0|sdrc_core:u_sdrc_core|sdrc_xfr_ctl:u_xfr_ctl|tmr0[0]                                 ; 5       ;
; sdrc_top:sdrc_top0|wb2sdrc:u_wb2sdrc|async_fifo:u_cmdfifo|sync_rd_ptr_1[2]                              ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf0[0]                                                   ; 5       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_stb_is                                                       ; 5       ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_cyc_is                                                       ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf1[0]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[2]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf2[0]                                                   ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[2]                                                  ; 5       ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|conf15[0]                                                  ; 5       ;
; openmips:openmips0|cp0_reg:cp0_reg0|WideNor0~0                                                          ; 5       ;
; openmips:openmips0|id:id0|reg1_read_o~1                                                                 ; 5       ;
; openmips:openmips0|ex:ex0|Equal9~1                                                                      ; 5       ;
+---------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+---------------+
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X13_Y1_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X13_Y6_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult5 ;                            ; DSPMULT_X18_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult7 ;                            ; DSPMULT_X18_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 18,170 / 47,787 ( 38 % ) ;
; C16 interconnects     ; 431 / 1,804 ( 24 % )     ;
; C4 interconnects      ; 12,119 / 31,272 ( 39 % ) ;
; Direct links          ; 2,278 / 47,787 ( 5 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )          ;
; Local interconnects   ; 5,591 / 15,408 ( 36 % )  ;
; R24 interconnects     ; 496 / 1,775 ( 28 % )     ;
; R4 interconnects      ; 14,735 / 41,310 ( 36 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.16) ; Number of LABs  (Total = 797) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 9                             ;
; 3                                           ; 9                             ;
; 4                                           ; 7                             ;
; 5                                           ; 8                             ;
; 6                                           ; 14                            ;
; 7                                           ; 14                            ;
; 8                                           ; 11                            ;
; 9                                           ; 14                            ;
; 10                                          ; 16                            ;
; 11                                          ; 8                             ;
; 12                                          ; 24                            ;
; 13                                          ; 29                            ;
; 14                                          ; 40                            ;
; 15                                          ; 93                            ;
; 16                                          ; 494                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 797) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 125                           ;
; 1 Clock                            ; 616                           ;
; 1 Clock enable                     ; 199                           ;
; 1 Sync. clear                      ; 145                           ;
; 1 Sync. load                       ; 22                            ;
; 2 Clock enables                    ; 260                           ;
; 2 Clocks                           ; 40                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.85) ; Number of LABs  (Total = 797) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 9                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 5                             ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 14                            ;
; 11                                           ; 10                            ;
; 12                                           ; 15                            ;
; 13                                           ; 15                            ;
; 14                                           ; 21                            ;
; 15                                           ; 34                            ;
; 16                                           ; 128                           ;
; 17                                           ; 50                            ;
; 18                                           ; 57                            ;
; 19                                           ; 31                            ;
; 20                                           ; 57                            ;
; 21                                           ; 40                            ;
; 22                                           ; 63                            ;
; 23                                           ; 32                            ;
; 24                                           ; 41                            ;
; 25                                           ; 21                            ;
; 26                                           ; 22                            ;
; 27                                           ; 24                            ;
; 28                                           ; 14                            ;
; 29                                           ; 14                            ;
; 30                                           ; 12                            ;
; 31                                           ; 5                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.09) ; Number of LABs  (Total = 797) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 16                            ;
; 2                                               ; 15                            ;
; 3                                               ; 31                            ;
; 4                                               ; 49                            ;
; 5                                               ; 59                            ;
; 6                                               ; 59                            ;
; 7                                               ; 73                            ;
; 8                                               ; 92                            ;
; 9                                               ; 70                            ;
; 10                                              ; 78                            ;
; 11                                              ; 37                            ;
; 12                                              ; 41                            ;
; 13                                              ; 24                            ;
; 14                                              ; 24                            ;
; 15                                              ; 37                            ;
; 16                                              ; 71                            ;
; 17                                              ; 9                             ;
; 18                                              ; 3                             ;
; 19                                              ; 4                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.73) ; Number of LABs  (Total = 797) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 11                            ;
; 4                                            ; 4                             ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 9                             ;
; 8                                            ; 10                            ;
; 9                                            ; 17                            ;
; 10                                           ; 18                            ;
; 11                                           ; 24                            ;
; 12                                           ; 23                            ;
; 13                                           ; 26                            ;
; 14                                           ; 28                            ;
; 15                                           ; 30                            ;
; 16                                           ; 26                            ;
; 17                                           ; 31                            ;
; 18                                           ; 48                            ;
; 19                                           ; 30                            ;
; 20                                           ; 43                            ;
; 21                                           ; 35                            ;
; 22                                           ; 24                            ;
; 23                                           ; 32                            ;
; 24                                           ; 45                            ;
; 25                                           ; 15                            ;
; 26                                           ; 25                            ;
; 27                                           ; 38                            ;
; 28                                           ; 32                            ;
; 29                                           ; 26                            ;
; 30                                           ; 26                            ;
; 31                                           ; 31                            ;
; 32                                           ; 32                            ;
; 33                                           ; 39                            ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 125       ; 0            ; 125       ; 0            ; 0            ; 125       ; 125       ; 0            ; 125       ; 125       ; 0            ; 26           ; 0            ; 0            ; 44           ; 0            ; 26           ; 44           ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 125       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 125          ; 0         ; 125          ; 125          ; 0         ; 0         ; 125          ; 0         ; 0         ; 125          ; 99           ; 125          ; 125          ; 81           ; 125          ; 99           ; 81           ; 125          ; 125          ; 125          ; 99           ; 125          ; 125          ; 125          ; 125          ; 125          ; 0         ; 125          ; 125          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[7]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[8]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[9]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[10]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[11]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[12]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[13]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[14]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[15]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[16]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[17]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[18]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[19]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[20]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr_o[21]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_we_o         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_rst_o        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_oe_o         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_ce_o         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_clk_o          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cs_n_o         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cke_o          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ras_n_o        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_cas_n_o        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_we_n_o         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dqm_o[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ba_o[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_ba_o[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_addr_o[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdr_dq_io[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[4]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[5]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[6]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data_i[7]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                             ; Destination Clock(s)                                                                                                                       ; Delay Added in ns ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clk                                         ; clk,openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8],openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we                                         ; 807.1             ;
; clk                                         ; openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8],openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we                                             ; 688.6             ;
; clk                                         ; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                                                                ; 387.1             ;
; clk                                         ; openmips:openmips0|cp0_reg:cp0_reg0|cause_o[8],openmips:openmips0|id_ex:id_ex0|ex_aluop[0],openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_we ; 274.7             ;
; openmips:openmips0|id_ex:id_ex0|ex_aluop[0] ; openmips:openmips0|ex:ex0|cp0_reg_read_addr_o[0]                                                                                           ; 57.5              ;
; clk                                         ; clk,openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                                                            ; 54.6              ;
; clk                                         ; clk                                                                                                                                        ; 48.5              ;
; clk,I/O                                     ; openmips:openmips0|id_ex:id_ex0|ex_aluop[0]                                                                                                ; 46.1              ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                    ;
+-------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Source Register                                                         ; Destination Register                                               ; Delay Added in ns ;
+-------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[6]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]  ; 5.488             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[13]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13] ; 5.488             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[8]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]  ; 5.280             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[22]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[22] ; 5.221             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[4]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]  ; 5.221             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[30]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30] ; 5.219             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_status.11  ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10] ; 5.184             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[12]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12] ; 5.097             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[21]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[21] ; 5.047             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[14]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14] ; 5.046             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[27]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 5.045             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[23]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23] ; 5.039             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[31]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[31] ; 5.025             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[29]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29] ; 5.022             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[26]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26] ; 5.019             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[10]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10] ; 5.017             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[3]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[3]  ; 4.999             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[17]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17] ; 4.974             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[18]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18] ; 4.974             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[7]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[7]  ; 4.943             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[15]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[15] ; 4.928             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31] ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]  ; 4.805             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[11]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11] ; 4.778             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[25]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25] ; 4.772             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[9]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]  ; 4.750             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[5]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]  ; 4.743             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[19]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19] ; 4.730             ;
; flash_top:flash_top0|wb_dat_o[8]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]  ; 4.581             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[1]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]  ; 4.569             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[20]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20] ; 4.561             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[2]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]  ; 4.545             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[28]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28] ; 4.522             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29] ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23] ; 4.500             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28] ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]  ; 4.492             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[6]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]  ; 4.462             ;
; flash_top:flash_top0|wb_dat_o[27]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 4.460             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[0]         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]  ; 4.410             ;
; flash_top:flash_top0|wb_dat_o[12]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[12] ; 4.399             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[16]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[16] ; 4.288             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|read_buf[24]        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24] ; 4.287             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[10]                ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[10] ; 4.230             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[1]                    ; openmips:openmips0|ctrl:ctrl0|new_pc[1]                            ; 4.198             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[29]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[29]                           ; 4.192             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[30]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[30]                           ; 4.192             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[27]                    ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 4.187             ;
; gpio_top:gpio_top0|wb_dat_o[17]                                         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[17] ; 4.181             ;
; gpio_top:gpio_top0|wb_dat_o[18]                                         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[18] ; 4.179             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[1]         ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[1]  ; 4.160             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[4]         ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[4]  ; 4.160             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[2]         ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[2]  ; 4.160             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[4]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[4]  ; 4.152             ;
; flash_top:flash_top0|wb_dat_o[20]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[20] ; 4.150             ;
; flash_top:flash_top0|wb_dat_o[6]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[6]  ; 4.133             ;
; flash_top:flash_top0|wb_dat_o[30]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[30] ; 4.129             ;
; gpio_top:gpio_top0|wb_dat_o[27]                                         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 4.122             ;
; gpio_top:gpio_top0|wb_dat_o[5]                                          ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]  ; 4.090             ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[14]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[14]                           ; 4.089             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[13]                ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13] ; 4.080             ;
; flash_top:flash_top0|wb_dat_o[26]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[26] ; 4.079             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[25]                    ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25] ; 4.060             ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[16]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[16]                           ; 4.057             ;
; flash_top:flash_top0|wb_dat_o[13]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[13] ; 4.054             ;
; flash_top:flash_top0|wb_dat_o[9]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]  ; 4.052             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[28]                    ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[28] ; 4.052             ;
; flash_top:flash_top0|wb_dat_o[11]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11] ; 4.043             ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[13]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[13]                           ; 4.031             ;
; flash_top:flash_top0|wb_dat_o[29]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29] ; 4.028             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_status.11  ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[16] ; 4.027             ;
; flash_top:flash_top0|wb_dat_o[19]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[19] ; 4.003             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[5]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]  ; 3.995             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[8]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[8]  ; 3.989             ;
; flash_top:flash_top0|wb_dat_o[5]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[5]  ; 3.986             ;
; gpio_top:gpio_top0|wb_dat_o[23]                                         ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[23] ; 3.965             ;
; flash_top:flash_top0|wb_dat_o[25]                                       ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[25] ; 3.948             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[29]                    ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[29] ; 3.944             ;
; uart_top:uart_top0|uart_wb:wb_interface|wb_dat_o[24]                    ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[24] ; 3.939             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[29]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[29] ; 3.914             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[25]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[25] ; 3.914             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[17]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[17] ; 3.913             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[27]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[27] ; 3.912             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[19]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[19] ; 3.912             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[28]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[28] ; 3.912             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[31]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[31] ; 3.912             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[31]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[31]                           ; 3.904             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[20]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[20] ; 3.898             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[26]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[26] ; 3.898             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[26]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[26]                           ; 3.897             ;
; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|read_buf[30]        ; openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|cpu_data_o[30] ; 3.897             ;
; flash_top:flash_top0|wb_dat_o[1]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[1]  ; 3.874             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[9]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[9]  ; 3.847             ;
; flash_top:flash_top0|wb_dat_o[2]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]  ; 3.846             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[11]                ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[11] ; 3.844             ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[30] ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[27] ; 3.824             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[27]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[27]                           ; 3.813             ;
; flash_top:flash_top0|wb_dat_o[0]                                        ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[0]  ; 3.806             ;
; openmips:openmips0|cp0_reg:cp0_reg0|epc_o[23]                           ; openmips:openmips0|ctrl:ctrl0|new_pc[23]                           ; 3.803             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[16]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[16]                           ; 3.781             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[14]                ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[14] ; 3.771             ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|rf_dout[2]                 ; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|cpu_data_o[2]  ; 3.752             ;
; openmips:openmips0|mem_wb:mem_wb0|wb_cp0_reg_data[13]                   ; openmips:openmips0|ctrl:ctrl0|new_pc[13]                           ; 3.719             ;
+-------------------------------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "openmips_min_sopc"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 330 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'openmips_min_sopc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openmips0|cp0_reg0|Mux33~1  from: datad  to: combout
    Info (332098): Cell: openmips0|ctrl0|new_pc[31]~1  from: datab  to: combout
    Info (332098): Cell: openmips0|ctrl0|new_pc[31]~1  from: datad  to: combout
    Info (332098): Cell: openmips0|mem0|always5~0  from: datac  to: combout
    Info (332098): Cell: openmips0|mem0|cp0_status[1]~1  from: datac  to: combout
    Info (332098): Cell: openmips0|mem0|excepttype_o[3]~15  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[28]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[29]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[30]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[31]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[28]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[29]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[30]
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|wishbone_addr_o[31]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|Selector300~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ex:ex0|stallreq_for_madd_msub
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|hilo_temp1[18]~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|cp0_reg:cp0_reg0|Mux33~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ctrl:ctrl0|new_pc[31]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always1~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|stall~2
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|stall[3]~4
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~4
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always2~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|stall~2
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|stall[3]~4
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~4
Info (176353): Automatically promoted node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|wishbone_bus_if:iwishbone_bus_if|Selector139~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:57
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 8.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 31% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:01:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 40.92 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (169177): 36 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin uart_tx uses I/O standard 3.3-V LVTTL at V5
    Info (169178): Pin sdr_dq_io[0] uses I/O standard 3.3-V LVTTL at D10
    Info (169178): Pin sdr_dq_io[1] uses I/O standard 3.3-V LVTTL at G10
    Info (169178): Pin sdr_dq_io[2] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin sdr_dq_io[3] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin sdr_dq_io[4] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin sdr_dq_io[5] uses I/O standard 3.3-V LVTTL at G9
    Info (169178): Pin sdr_dq_io[6] uses I/O standard 3.3-V LVTTL at H9
    Info (169178): Pin sdr_dq_io[7] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin sdr_dq_io[8] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin sdr_dq_io[9] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin sdr_dq_io[10] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin sdr_dq_io[11] uses I/O standard 3.3-V LVTTL at C10
    Info (169178): Pin sdr_dq_io[12] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin sdr_dq_io[13] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin sdr_dq_io[14] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin sdr_dq_io[15] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin gpio_i[15] uses I/O standard 3.3-V LVTTL at V12
    Info (169178): Pin gpio_i[14] uses I/O standard 3.3-V LVTTL at W13
    Info (169178): Pin gpio_i[13] uses I/O standard 3.3-V LVTTL at U14
    Info (169178): Pin gpio_i[12] uses I/O standard 3.3-V LVTTL at AA4
    Info (169178): Pin gpio_i[11] uses I/O standard 3.3-V LVTTL at AB4
    Info (169178): Pin gpio_i[10] uses I/O standard 3.3-V LVTTL at AA5
    Info (169178): Pin gpio_i[9] uses I/O standard 3.3-V LVTTL at AA8
    Info (169178): Pin gpio_i[8] uses I/O standard 3.3-V LVTTL at AA10
    Info (169178): Pin gpio_i[7] uses I/O standard 3.3-V LVTTL at U13
    Info (169178): Pin gpio_i[6] uses I/O standard 3.3-V LVTTL at Y13
    Info (169178): Pin gpio_i[5] uses I/O standard 3.3-V LVTTL at V14
    Info (169178): Pin gpio_i[4] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin gpio_i[3] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin gpio_i[2] uses I/O standard 3.3-V LVTTL at AB5
    Info (169178): Pin gpio_i[1] uses I/O standard 3.3-V LVTTL at AB8
    Info (169178): Pin gpio_i[0] uses I/O standard 3.3-V LVTTL at AB10
    Info (169178): Pin uart_rx uses I/O standard 3.3-V LVTTL at U7
Info (144001): Generated suppressed messages file C:/Users/HaoYuan/Desktop/project/MIPS/MIPS-CPU/build/quartus-project/output_files/openmips_min_sopc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 913 megabytes
    Info: Processing ended: Sat May 16 23:32:19 2015
    Info: Elapsed time: 00:02:58
    Info: Total CPU time (on all processors): 00:02:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HaoYuan/Desktop/project/MIPS/MIPS-CPU/build/quartus-project/output_files/openmips_min_sopc.fit.smsg.


