# 武汉大学计算机组成原理课间实验代码

## 前面的话

取自2024年武汉大学计算机科学专业大二上学期，计算机组成原理课间实验的验收代码。代码采用verilog语言编写，在vivado2019上调试完成并通过验收，现进行分享。

## 文件结构

根据不同年份的实验要求可能不同。这里使用2024年本人课程的实验要求来安排文件结构。
### guess_number
一个简单的猜数字程序，当输入正确的开关信息后led_o会亮起。

### SCPU_TOP
构建顶层模块用于连接七段译码器和显示。本模块里实现了所谓矩形变换的图形。
### sccomp
按照本人经历的实验要求，该代码实现了七段译码器和显示相关的功能。同时实现了所谓“贪吃蛇图”的显示。
==注意：因为验收顺序，本工程文件需要手动在vivado中将snake.v置顶为主文件才能编译“贪吃蛇图'的代码。==

### RF
实现registerfile模块的代码。

### alu
实现ALU模块的代码。

### alu_RF
实现ALU与RegisterFile模块连接的代码。
==注意：由于验收要求，alu单独实现和alu连接RF后的实现对于开关的操作是不同的，请参考具体的实验要求进行修改，本工程中在ALU单独实现时通过sw_i[10:7],sw_i[6:3]作为直接输入，而在alu_RF中通过sw_i[10:8],sw_i[7:5]作为RF的地址输入。==

### DM
实现数据存储器模块的代码。

### connection_already
最终实现所有模块相互连接的工程文件。此版本可以初步执行给定的RISC-V指令集。注意修改指令的最大值以执行更多代码（注意结尾自定义死循环避免指令PC越界）。

## 注意事项

根目录中的coe文件在修改其中内容后需要在vivado中进行文件验证，否则不会写入口袋实验板。
所有工程文件在配置好环境下可直接编译运行，单独的代码文件则打包在onlyCode.zip中。
