proc main(uint64 a0_0, uint64 a1_0, uint64 a2_0, uint64 a3_0, uint64 b0_0, uint64 b1_0, uint64 b2_0, uint64 b3_0) =
{ true && and [a0_0 <u 144115188075855872@64, a1_0 <u 144115188075855872@64, a2_0 <u 144115188075855872@64, a3_0 <u 144115188075855872@64, b0_0 <u 144115188075855872@64, b1_0 <u 144115188075855872@64, b2_0 <u 144115188075855872@64, b3_0 <u 144115188075855872@64] }
add v3_1 b0_0 a0_0;
add v6_1 b1_0 a1_0;
add v9_1 b2_0 a2_0;
add v12_1 b3_0 a3_0;
{ v3_1 + (v6_1 * 72057594037927936) + (v9_1 * 5192296858534827628530496329220096) + (v12_1 * 374144419156711147060143317175368453031918731001856) = a0_0 + (a1_0 * 72057594037927936) + (a2_0 * 5192296858534827628530496329220096) + (a3_0 * 374144419156711147060143317175368453031918731001856) + b0_0 + (b1_0 * 72057594037927936) + (b2_0 * 5192296858534827628530496329220096) + (b3_0 * 374144419156711147060143317175368453031918731001856) (mod 26959946667150639794667015087019630673637144422540572481103610249216 - 79228162514264337593543950336 + 1) && and [v3_1 <u 288230376151711744@64, v6_1 <u 288230376151711744@64, v9_1 <u 288230376151711744@64, v12_1 <u 288230376151711744@64] }