<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="meia soma"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="meia soma">
    <a name="circuit" val="meia soma"/>
    <a name="label" val="MS"/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(400,50)" to="(400,60)"/>
    <wire from="(360,170)" to="(360,240)"/>
    <wire from="(320,50)" to="(400,50)"/>
    <wire from="(450,250)" to="(660,250)"/>
    <wire from="(320,170)" to="(320,260)"/>
    <wire from="(320,170)" to="(360,170)"/>
    <wire from="(400,60)" to="(410,60)"/>
    <wire from="(360,240)" to="(390,240)"/>
    <wire from="(320,260)" to="(390,260)"/>
    <wire from="(320,90)" to="(320,170)"/>
    <wire from="(360,80)" to="(410,80)"/>
    <wire from="(360,80)" to="(360,170)"/>
    <wire from="(270,170)" to="(320,170)"/>
    <wire from="(320,50)" to="(320,90)"/>
    <wire from="(460,70)" to="(650,70)"/>
    <wire from="(270,90)" to="(320,90)"/>
    <comp lib="0" loc="(265,263)" name="Text">
      <a name="text" val="Alvaro - 395487"/>
    </comp>
    <comp lib="1" loc="(460,70)" name="AND Gate"/>
    <comp lib="0" loc="(650,70)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(270,90)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(450,250)" name="XOR Gate"/>
    <comp lib="0" loc="(270,170)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(660,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
  <circuit name="somacompleta">
    <a name="circuit" val="somacompleta"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(450,100)" to="(490,100)"/>
    <wire from="(390,110)" to="(400,110)"/>
    <wire from="(40,240)" to="(110,240)"/>
    <wire from="(110,240)" to="(110,250)"/>
    <wire from="(220,140)" to="(220,260)"/>
    <wire from="(190,230)" to="(210,230)"/>
    <wire from="(190,60)" to="(220,60)"/>
    <wire from="(390,90)" to="(400,90)"/>
    <wire from="(190,60)" to="(190,230)"/>
    <wire from="(200,260)" to="(220,260)"/>
    <wire from="(250,50)" to="(490,50)"/>
    <wire from="(390,60)" to="(390,90)"/>
    <wire from="(110,250)" to="(170,250)"/>
    <wire from="(40,260)" to="(170,260)"/>
    <wire from="(250,60)" to="(390,60)"/>
    <wire from="(40,50)" to="(220,50)"/>
    <wire from="(220,140)" to="(390,140)"/>
    <wire from="(200,250)" to="(210,250)"/>
    <wire from="(390,110)" to="(390,140)"/>
    <wire from="(210,230)" to="(210,250)"/>
    <comp lib="1" loc="(450,100)" name="OR Gate"/>
    <comp lib="0" loc="(40,260)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(40,50)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="v"/>
    </comp>
    <comp loc="(250,50)" name="meia soma"/>
    <comp lib="0" loc="(490,50)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(200,250)" name="meia soma"/>
    <comp lib="0" loc="(490,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(40,240)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
  </circuit>
</project>
