<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:24.2424</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0032844</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.09.20</openDate><openNumber>10-2024-0138923</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 캐비티를 포함하는 제1 절연층; 및 상기 제1 절연층의 상기 캐비티 내에 배치된 연결 부재;를 포함하고, 상기 캐비티의 내벽은 상기 연결 부재의 두께 방향을 따라 수평 거리가 달라지도록 단차를 구비한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐비티를 포함하는 제1 절연층; 및상기 제1 절연층의 상기 캐비티 내에 배치된 연결 부재;를 포함하고,상기 캐비티의 내벽은 상기 연결 부재의 두께 방향을 따라 수평 거리가 달라지도록 단차를 구비한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 캐비티는,제1 내벽을 구비한 제1 파트, 및 상기 제1 파트 상에 위치하고 상기 제1 파트의 폭보다 큰 폭을 가지며, 상기 제1 내벽과 단차를 가진 제2 내벽을 구비한 제2 파트를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 연결 부재는 상면에 구비된 패드를 포함하고,상기 캐비티의 제2 파트는 상기 캐비티의 제1 파트보다 상기 연결 부재의 패드에 더 인접하게 위치한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 캐비티는 상기 제2 파트 상에 위치하고 상기 패드와 수평 방향으로 중첩된 제3 파트를 더 포함하고,상기 제3 파트는 상기 제1 및 제2 파트의 각각의 폭보다 큰 폭을 가지며, 상기 제1 및 제2 내벽과 단차를 가진 제3 내벽을 구비한, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 내지 제3 내벽 중 적어도 하나는 수직 방향을 따라 상기 캐비티의 폭이 변하지 않는 경사를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 내지 제3 내벽 중 적어도 하나는 수직 방향을 따라 상기 캐비티의 폭이 감소하는 경사를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 제1 내지 제3 내벽 중 적어도 하나는 수직 방향을 따라 상기 캐비티의 폭이 증가하는 경사를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,상기 제1 내벽의 상단 및 하단 사이의 수직 거리는,상기 제2 및 제3 내벽 중 적어도 하나의 상단 및 하단 사이의 수직 거리의 90% 내지 110%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서, 상기 캐비티의 일측에서의 연결 부재의 측면과 상기 제1 내벽 사이의 수평 거리는 2㎛ 내지 10㎛의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,상기 캐비티의 일측에서의 상기 제1 내벽과 상기 제2 내벽 사이의 수평 거리는 상기 제2 내벽의 상단과 하단 사이의 수직 거리의 90% 내지 110%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제4항에 있어서,상기 캐비티의 일측에서의 상기 제2 내벽과 상기 제3 내벽 사이의 수평 거리는 상기 제3 내벽의 상단과 하단 사이의 수직 거리의 90% 내지 110%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,상기 연결 부재는 칩 다이 및 브리지 다이 중 적어도 하나를 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 캐비티 내에 배치되고, 상기 연결 부재의 측부의 적어도 일부를 덮는 제2 절연층을 더 포함하고,상기 제2 절연층의 외측면은 상기 캐비티의 내벽에 대응하는 단차를 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2 절연층은 상기 제1 절연층의 물질과 다른 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제1 절연층의 상면은 상기 제2 절연층의 상면과 단차를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 제1 절연층 및 상기 제2 절연층 상에 배치된 보호층을 포함하고,상기 보호층의 하면은 단차를 가진, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,상기 보호층을 관통하며 상기 연결 부재의 패드와 연결된 범프부를 더 포함하는 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, YONG HO</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, YONG SUK</engName><name>김용석</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.13</receiptDate><receiptNumber>1-1-2023-0286226-27</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230032844.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cfee614daddf93245bfed8e41b1c0c35e10ecb743a68f103bc5eb95087fd9a8ed9aca62bbbc9dc49a93f87a3392746fc0ca1cd1c426dec95</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4cefca99ddc9543e93b56d4bf68feeae98c12635df3d3b4f7f08646c6a6daddcd53cbd79ea7a979934b881f83d05152cde0f8e3a2eb735f1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>