TimeQuest Timing Analyzer report for Lab2
Tue Apr 25 16:08:40 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                              ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 529.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -0.889 ; -10.013            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.361 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -17.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.889 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.822      ;
; -0.886 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.819      ;
; -0.874 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.807      ;
; -0.874 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.807      ;
; -0.874 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.807      ;
; -0.874 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.807      ;
; -0.824 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.757      ;
; -0.824 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.757      ;
; -0.824 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.757      ;
; -0.824 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.757      ;
; -0.758 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.691      ;
; -0.758 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.691      ;
; -0.758 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.691      ;
; -0.758 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.691      ;
; -0.756 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.689      ;
; -0.753 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.686      ;
; -0.751 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.684      ;
; -0.748 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.681      ;
; -0.721 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.721 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.721 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.721 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.718 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.651      ;
; -0.718 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.651      ;
; -0.718 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.651      ;
; -0.718 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.651      ;
; -0.615 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.548      ;
; -0.615 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.548      ;
; -0.615 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.548      ;
; -0.615 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.548      ;
; -0.577 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.510      ;
; -0.574 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.507      ;
; -0.566 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.499      ;
; -0.520 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.453      ;
; -0.514 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.447      ;
; -0.513 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.446      ;
; -0.428 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.361      ;
; -0.414 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.347      ;
; -0.397 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.330      ;
; -0.391 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.324      ;
; -0.322 ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.255      ;
; -0.256 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.189      ;
; -0.247 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.180      ;
; -0.237 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.170      ;
; -0.204 ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.137      ;
; -0.181 ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.114      ;
; -0.072 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.005      ;
; 0.062  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.062     ; 0.871      ;
; 0.224  ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.062     ; 0.709      ;
; 0.227  ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.062     ; 0.706      ;
; 0.274  ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                         ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.392 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.394 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.436 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.655      ;
; 0.442 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.661      ;
; 0.513 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.546 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.765      ;
; 0.547 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.766      ;
; 0.551 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.593 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.596 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.815      ;
; 0.596 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.815      ;
; 0.597 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.816      ;
; 0.620 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.839      ;
; 0.626 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.655 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.874      ;
; 0.666 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.885      ;
; 0.708 ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.927      ;
; 0.736 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.955      ;
; 0.754 ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.973      ;
; 0.783 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.002      ;
; 0.788 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.007      ;
; 0.818 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.037      ;
; 0.836 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.055      ;
; 0.861 ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.882 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.101      ;
; 0.885 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.104      ;
; 0.899 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.118      ;
; 0.963 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 1.002 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.221      ;
; 1.003 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.222      ;
; 1.004 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.223      ;
; 1.007 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.226      ;
; 1.010 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.229      ;
; 1.014 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.233      ;
; 1.026 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.245      ;
; 1.028 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.247      ;
; 1.079 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.298      ;
; 1.089 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.308      ;
; 1.111 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.330      ;
; 1.114 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.333      ;
; 1.117 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.336      ;
; 1.138 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.357      ;
; 1.197 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.416      ;
; 1.198 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.417      ;
; 1.200 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.419      ;
; 1.304 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.523      ;
; 1.307 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.408 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.627      ;
; 1.411 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.630      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst16          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst16          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst16          ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op          ; clk        ; 0.911 ; 1.075 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 2.088 ; 2.527 ; Rise       ; clk             ;
;  operand[0] ; clk        ; 1.553 ; 1.956 ; Rise       ; clk             ;
;  operand[1] ; clk        ; 2.088 ; 2.527 ; Rise       ; clk             ;
;  operand[2] ; clk        ; 1.350 ; 1.781 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.278 ; 0.394 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; op          ; clk        ; 0.100  ; -0.023 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 0.086  ; -0.012 ; Rise       ; clk             ;
;  operand[0] ; clk        ; -1.179 ; -1.563 ; Rise       ; clk             ;
;  operand[1] ; clk        ; -1.654 ; -2.073 ; Rise       ; clk             ;
;  operand[2] ; clk        ; -0.980 ; -1.393 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.086  ; -0.012 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 5.675 ; 5.693 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 5.675 ; 5.693 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 5.445 ; 5.409 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 5.227 ; 5.204 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 5.176 ; 5.151 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 5.699 ; 5.720 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 5.699 ; 5.653 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 5.684 ; 5.717 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 5.697 ; 5.720 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 5.244 ; 5.222 ; Rise       ; clk             ;
; clr        ; clk        ; 6.210 ; 6.123 ; Rise       ; clk             ;
; ldop       ; clk        ; 5.964 ; 6.020 ; Rise       ; clk             ;
; ldr        ; clk        ; 5.854 ; 6.018 ; Rise       ; clk             ;
; overflow   ; clk        ; 8.014 ; 8.041 ; Rise       ; clk             ;
; result[*]  ; clk        ; 5.676 ; 5.703 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.676 ; 5.703 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.637 ; 5.601 ; Rise       ; clk             ;
;  result[2] ; clk        ; 5.161 ; 5.133 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.446 ; 5.410 ; Rise       ; clk             ;
; state[*]   ; clk        ; 5.242 ; 5.224 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 5.242 ; 5.224 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 5.224 ; 5.201 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 8.075 ; 8.075 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 7.508 ; 7.543 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 6.448 ; 6.347 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 6.411 ; 6.328 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 8.075 ; 8.075 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 5.072 ; 5.046 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 5.558 ; 5.574 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 5.331 ; 5.295 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 5.121 ; 5.097 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 5.072 ; 5.046 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 5.138 ; 5.115 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 5.576 ; 5.530 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 5.566 ; 5.598 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 5.579 ; 5.601 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 5.138 ; 5.115 ; Rise       ; clk             ;
; clr        ; clk        ; 5.933 ; 5.879 ; Rise       ; clk             ;
; ldop       ; clk        ; 5.616 ; 5.702 ; Rise       ; clk             ;
; ldr        ; clk        ; 5.615 ; 5.783 ; Rise       ; clk             ;
; overflow   ; clk        ; 6.184 ; 6.209 ; Rise       ; clk             ;
; result[*]  ; clk        ; 5.058 ; 5.028 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.559 ; 5.584 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.517 ; 5.481 ; Rise       ; clk             ;
;  result[2] ; clk        ; 5.058 ; 5.028 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.333 ; 5.297 ; Rise       ; clk             ;
; state[*]   ; clk        ; 5.119 ; 5.095 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 5.137 ; 5.118 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 5.119 ; 5.095 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 5.703 ; 5.628 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 7.055 ; 7.133 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 5.900 ; 5.807 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 5.703 ; 5.628 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 6.233 ; 6.230 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 7.070 ; 7.065 ; 7.198 ; 7.225 ;
; op         ; sum[1]      ; 5.470 ; 5.378 ; 5.632 ; 5.531 ;
; op         ; sum[2]      ; 5.425 ; 5.351 ; 5.595 ; 5.512 ;
; op         ; sum[3]      ; 7.131 ; 7.099 ; 7.259 ; 7.259 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 4.879 ; 4.875 ; 5.002 ; 4.989 ;
; op         ; sum[1]      ; 5.005 ; 4.941 ; 5.135 ; 5.034 ;
; op         ; sum[2]      ; 4.661 ; 4.615 ; 4.796 ; 4.713 ;
; op         ; sum[3]      ; 4.944 ; 4.914 ; 5.060 ; 5.021 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 589.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.695 ; -7.773            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.320 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -17.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.695 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.695 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.695 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.695 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.695 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.695 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.634      ;
; -0.653 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.592      ;
; -0.653 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.592      ;
; -0.653 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.592      ;
; -0.653 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.592      ;
; -0.599 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.538      ;
; -0.599 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.538      ;
; -0.599 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.538      ;
; -0.599 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.538      ;
; -0.570 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.509      ;
; -0.570 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.509      ;
; -0.570 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.509      ;
; -0.569 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.508      ;
; -0.559 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.498      ;
; -0.559 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.498      ;
; -0.559 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.498      ;
; -0.559 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.498      ;
; -0.549 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.489      ;
; -0.549 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.489      ;
; -0.549 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.489      ;
; -0.549 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.489      ;
; -0.455 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.395      ;
; -0.455 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.395      ;
; -0.416 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.355      ;
; -0.416 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.355      ;
; -0.411 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.350      ;
; -0.366 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.305      ;
; -0.360 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.299      ;
; -0.357 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.296      ;
; -0.283 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.222      ;
; -0.271 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.210      ;
; -0.255 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.194      ;
; -0.242 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.181      ;
; -0.185 ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.125      ;
; -0.122 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.061      ;
; -0.109 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.048      ;
; -0.095 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.034      ;
; -0.070 ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.009      ;
; -0.054 ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.055     ; 0.994      ;
; 0.046  ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.056     ; 0.893      ;
; 0.159  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.056     ; 0.780      ;
; 0.311  ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.629      ;
; 0.314  ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 0.626      ;
; 0.357  ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.356 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.393 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.592      ;
; 0.399 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.598      ;
; 0.462 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.662      ;
; 0.487 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.686      ;
; 0.488 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.492 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.544 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.743      ;
; 0.547 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.746      ;
; 0.548 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.548 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.556 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.755      ;
; 0.562 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 0.590 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.789      ;
; 0.592 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.792      ;
; 0.640 ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.839      ;
; 0.663 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.863      ;
; 0.677 ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.876      ;
; 0.716 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.915      ;
; 0.721 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.920      ;
; 0.728 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.928      ;
; 0.762 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.962      ;
; 0.768 ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.805 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.004      ;
; 0.808 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.007      ;
; 0.810 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.010      ;
; 0.871 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.070      ;
; 0.876 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.075      ;
; 0.906 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.106      ;
; 0.908 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.107      ;
; 0.909 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.108      ;
; 0.910 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.109      ;
; 0.915 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.114      ;
; 0.922 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.121      ;
; 0.928 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.127      ;
; 0.937 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.136      ;
; 0.975 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.174      ;
; 0.993 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.192      ;
; 0.998 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.198      ;
; 1.000 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.200      ;
; 1.001 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.201      ;
; 1.032 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.231      ;
; 1.076 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.276      ;
; 1.077 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.277      ;
; 1.086 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.285      ;
; 1.182 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.382      ;
; 1.183 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.383      ;
; 1.274 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.474      ;
; 1.275 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.475      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst16          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst16          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst16          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op          ; clk        ; 0.824 ; 1.014 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 1.793 ; 2.148 ; Rise       ; clk             ;
;  operand[0] ; clk        ; 1.314 ; 1.637 ; Rise       ; clk             ;
;  operand[1] ; clk        ; 1.793 ; 2.148 ; Rise       ; clk             ;
;  operand[2] ; clk        ; 1.117 ; 1.478 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.258 ; 0.410 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; op          ; clk        ; 0.087  ; -0.068 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 0.072  ; -0.068 ; Rise       ; clk             ;
;  operand[0] ; clk        ; -0.984 ; -1.292 ; Rise       ; clk             ;
;  operand[1] ; clk        ; -1.407 ; -1.747 ; Rise       ; clk             ;
;  operand[2] ; clk        ; -0.792 ; -1.138 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.072  ; -0.068 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 5.404 ; 5.385 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 5.404 ; 5.385 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 5.179 ; 5.115 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 4.979 ; 4.932 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 4.932 ; 4.884 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 5.428 ; 5.416 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 5.417 ; 5.331 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 5.413 ; 5.416 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 5.428 ; 5.411 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 4.994 ; 4.950 ; Rise       ; clk             ;
; clr        ; clk        ; 5.843 ; 5.812 ; Rise       ; clk             ;
; ldop       ; clk        ; 5.613 ; 5.701 ; Rise       ; clk             ;
; ldr        ; clk        ; 5.513 ; 5.694 ; Rise       ; clk             ;
; overflow   ; clk        ; 7.493 ; 7.479 ; Rise       ; clk             ;
; result[*]  ; clk        ; 5.411 ; 5.410 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.411 ; 5.410 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.360 ; 5.285 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.917 ; 4.868 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.183 ; 5.115 ; Rise       ; clk             ;
; state[*]   ; clk        ; 4.990 ; 4.948 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 4.990 ; 4.948 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 4.975 ; 4.930 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 7.553 ; 7.533 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 7.146 ; 7.173 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 6.089 ; 5.957 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 6.039 ; 5.939 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 7.553 ; 7.533 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 4.839 ; 4.792 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 5.298 ; 5.279 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 5.076 ; 5.013 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 4.885 ; 4.838 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 4.839 ; 4.792 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 4.900 ; 4.855 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 5.306 ; 5.222 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 5.307 ; 5.309 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 5.322 ; 5.305 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 4.900 ; 4.855 ; Rise       ; clk             ;
; clr        ; clk        ; 5.599 ; 5.597 ; Rise       ; clk             ;
; ldop       ; clk        ; 5.307 ; 5.421 ; Rise       ; clk             ;
; ldr        ; clk        ; 5.304 ; 5.481 ; Rise       ; clk             ;
; overflow   ; clk        ; 5.868 ; 5.853 ; Rise       ; clk             ;
; result[*]  ; clk        ; 4.824 ; 4.775 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.305 ; 5.303 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.252 ; 5.178 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.824 ; 4.775 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.081 ; 5.014 ; Rise       ; clk             ;
; state[*]   ; clk        ; 4.882 ; 4.837 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 4.896 ; 4.854 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 4.882 ; 4.837 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 5.420 ; 5.328 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 6.757 ; 6.813 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 5.598 ; 5.474 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 5.420 ; 5.328 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 5.914 ; 5.898 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 6.706 ; 6.666 ; 6.810 ; 6.799 ;
; op         ; sum[1]      ; 5.216 ; 5.092 ; 5.409 ; 5.277 ;
; op         ; sum[2]      ; 5.168 ; 5.076 ; 5.359 ; 5.259 ;
; op         ; sum[3]      ; 6.766 ; 6.720 ; 6.870 ; 6.853 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 4.691 ; 4.653 ; 4.852 ; 4.808 ;
; op         ; sum[1]      ; 4.791 ; 4.696 ; 4.961 ; 4.833 ;
; op         ; sum[2]      ; 4.469 ; 4.406 ; 4.645 ; 4.549 ;
; op         ; sum[3]      ; 4.747 ; 4.704 ; 4.908 ; 4.859 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.053 ; -0.224            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.194 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -17.784                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.053 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.004      ;
; -0.053 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.004      ;
; -0.049 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.000      ;
; -0.047 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.998      ;
; -0.003 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; -0.003 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; -0.003 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; -0.003 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.954      ;
; 0.021  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.930      ;
; 0.023  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.928      ;
; 0.024  ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.927      ;
; 0.026  ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.925      ;
; 0.028  ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.028  ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.052  ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.899      ;
; 0.056  ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.895      ;
; 0.111  ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.111  ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.111  ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.111  ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.840      ;
; 0.125  ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.127  ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.824      ;
; 0.133  ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.818      ;
; 0.143  ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.808      ;
; 0.145  ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.806      ;
; 0.149  ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.802      ;
; 0.206  ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.745      ;
; 0.214  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.737      ;
; 0.217  ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.734      ;
; 0.220  ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.731      ;
; 0.262  ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.689      ;
; 0.292  ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.659      ;
; 0.299  ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.652      ;
; 0.304  ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.647      ;
; 0.318  ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.633      ;
; 0.343  ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.608      ;
; 0.400  ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.551      ;
; 0.478  ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.473      ;
; 0.568  ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.383      ;
; 0.568  ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.383      ;
; 0.592  ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.359      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; fsm:inst4|inst17     ; fsm:inst4|inst17     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.229 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.349      ;
; 0.232 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.352      ;
; 0.276 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.293 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst2  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.296 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.307 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.332 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.336 ; fsm:inst4|inst16     ; 4bit_reg:inst1|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.344 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.359 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst3  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.373 ; 4bit_reg:inst1|inst2 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.391 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.404 ; fsm:inst4|inst16     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.524      ;
; 0.415 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.420 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.432 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.433 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.461 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.466 ; fsm:inst4|inst17     ; fsm:inst4|inst16     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.479 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.508 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; 4bit_reg:inst|inst3  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.527 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.531 ; fsm:inst4|inst16     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst5  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; fsm:inst4|inst17     ; 4bit_reg:inst1|inst5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.657      ;
; 0.544 ; 4bit_reg:inst1|inst3 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.664      ;
; 0.564 ; 4bit_reg:inst|inst2  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.575 ; fsm:inst4|inst16     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.586 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.590 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; 4bit_reg:inst1|inst4 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.594 ; fsm:inst4|inst17     ; 4bit_reg:inst|inst4  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.637 ; fsm:inst4|inst17     ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.639 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.759      ;
; 0.640 ; 4bit_reg:inst|inst4  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.685 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.805      ;
; 0.686 ; 4bit_reg:inst1|inst5 ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.806      ;
; 0.744 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; 4bit_reg:inst|inst5  ; 4bit_reg:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst16          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; fsm:inst4|inst17          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst16          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst2      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst3      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst4      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst1|inst5      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst2      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst3      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst4      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst3|inst5      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst2       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst3       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst4       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; 4bit_reg:inst|inst5       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst16          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; fsm:inst4|inst17          ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst4|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst5|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst4|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst5|clk           ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst16|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst17|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst4|clk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst5|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op          ; clk        ; 0.484 ; 0.813 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 1.122 ; 1.723 ; Rise       ; clk             ;
;  operand[0] ; clk        ; 0.825 ; 1.398 ; Rise       ; clk             ;
;  operand[1] ; clk        ; 1.122 ; 1.723 ; Rise       ; clk             ;
;  operand[2] ; clk        ; 0.735 ; 1.309 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.181 ; 0.446 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; op          ; clk        ; 0.075  ; -0.219 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 0.024  ; -0.229 ; Rise       ; clk             ;
;  operand[0] ; clk        ; -0.616 ; -1.176 ; Rise       ; clk             ;
;  operand[1] ; clk        ; -0.880 ; -1.463 ; Rise       ; clk             ;
;  operand[2] ; clk        ; -0.530 ; -1.089 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.024  ; -0.229 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 3.422 ; 3.467 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 3.422 ; 3.467 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 3.221 ; 3.258 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 3.101 ; 3.136 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 3.072 ; 3.104 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 3.435 ; 3.485 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 3.369 ; 3.419 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 3.435 ; 3.485 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 3.434 ; 3.484 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 3.115 ; 3.150 ; Rise       ; clk             ;
; clr        ; clk        ; 3.752 ; 3.662 ; Rise       ; clk             ;
; ldop       ; clk        ; 3.583 ; 3.552 ; Rise       ; clk             ;
; ldr        ; clk        ; 3.509 ; 3.544 ; Rise       ; clk             ;
; overflow   ; clk        ; 4.762 ; 4.803 ; Rise       ; clk             ;
; result[*]  ; clk        ; 3.436 ; 3.486 ; Rise       ; clk             ;
;  result[0] ; clk        ; 3.436 ; 3.486 ; Rise       ; clk             ;
;  result[1] ; clk        ; 3.344 ; 3.391 ; Rise       ; clk             ;
;  result[2] ; clk        ; 3.059 ; 3.089 ; Rise       ; clk             ;
;  result[3] ; clk        ; 3.234 ; 3.275 ; Rise       ; clk             ;
; state[*]   ; clk        ; 3.120 ; 3.154 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 3.120 ; 3.154 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 3.104 ; 3.137 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 4.793 ; 4.837 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 4.615 ; 4.708 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 3.763 ; 3.781 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 3.760 ; 3.763 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 4.793 ; 4.837 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 3.012 ; 3.042 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 3.354 ; 3.396 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 3.155 ; 3.191 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 3.040 ; 3.073 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 3.012 ; 3.042 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 3.054 ; 3.087 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 3.298 ; 3.346 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 3.367 ; 3.415 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 3.366 ; 3.413 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 3.054 ; 3.087 ; Rise       ; clk             ;
; clr        ; clk        ; 3.592 ; 3.522 ; Rise       ; clk             ;
; ldop       ; clk        ; 3.382 ; 3.365 ; Rise       ; clk             ;
; ldr        ; clk        ; 3.375 ; 3.409 ; Rise       ; clk             ;
; overflow   ; clk        ; 3.703 ; 3.738 ; Rise       ; clk             ;
; result[*]  ; clk        ; 2.999 ; 3.027 ; Rise       ; clk             ;
;  result[0] ; clk        ; 3.368 ; 3.416 ; Rise       ; clk             ;
;  result[1] ; clk        ; 3.275 ; 3.320 ; Rise       ; clk             ;
;  result[2] ; clk        ; 2.999 ; 3.027 ; Rise       ; clk             ;
;  result[3] ; clk        ; 3.170 ; 3.209 ; Rise       ; clk             ;
; state[*]   ; clk        ; 3.044 ; 3.074 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 3.059 ; 3.091 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 3.044 ; 3.074 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 3.359 ; 3.364 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 4.328 ; 4.449 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 3.459 ; 3.478 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 3.359 ; 3.364 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 3.730 ; 3.766 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 4.154 ; 4.177 ; 4.532 ; 4.573 ;
; op         ; sum[1]      ; 3.214 ; 3.239 ; 3.533 ; 3.551 ;
; op         ; sum[2]      ; 3.196 ; 3.206 ; 3.530 ; 3.533 ;
; op         ; sum[3]      ; 4.185 ; 4.211 ; 4.563 ; 4.607 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 2.983 ; 3.008 ; 3.282 ; 3.300 ;
; op         ; sum[1]      ; 2.966 ; 2.998 ; 3.260 ; 3.274 ;
; op         ; sum[2]      ; 2.790 ; 2.808 ; 3.087 ; 3.087 ;
; op         ; sum[3]      ; 3.014 ; 3.042 ; 3.313 ; 3.334 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.889  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -0.889  ; 0.194 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -10.013 ; 0.0   ; 0.0      ; 0.0     ; -17.784             ;
;  clk             ; -10.013 ; 0.000 ; N/A      ; N/A     ; -17.784             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op          ; clk        ; 0.911 ; 1.075 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 2.088 ; 2.527 ; Rise       ; clk             ;
;  operand[0] ; clk        ; 1.553 ; 1.956 ; Rise       ; clk             ;
;  operand[1] ; clk        ; 2.088 ; 2.527 ; Rise       ; clk             ;
;  operand[2] ; clk        ; 1.350 ; 1.781 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.278 ; 0.446 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; op          ; clk        ; 0.100  ; -0.023 ; Rise       ; clk             ;
; operand[*]  ; clk        ; 0.086  ; -0.012 ; Rise       ; clk             ;
;  operand[0] ; clk        ; -0.616 ; -1.176 ; Rise       ; clk             ;
;  operand[1] ; clk        ; -0.880 ; -1.463 ; Rise       ; clk             ;
;  operand[2] ; clk        ; -0.530 ; -1.089 ; Rise       ; clk             ;
;  operand[3] ; clk        ; 0.086  ; -0.012 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 5.675 ; 5.693 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 5.675 ; 5.693 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 5.445 ; 5.409 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 5.227 ; 5.204 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 5.176 ; 5.151 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 5.699 ; 5.720 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 5.699 ; 5.653 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 5.684 ; 5.717 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 5.697 ; 5.720 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 5.244 ; 5.222 ; Rise       ; clk             ;
; clr        ; clk        ; 6.210 ; 6.123 ; Rise       ; clk             ;
; ldop       ; clk        ; 5.964 ; 6.020 ; Rise       ; clk             ;
; ldr        ; clk        ; 5.854 ; 6.018 ; Rise       ; clk             ;
; overflow   ; clk        ; 8.014 ; 8.041 ; Rise       ; clk             ;
; result[*]  ; clk        ; 5.676 ; 5.703 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.676 ; 5.703 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.637 ; 5.601 ; Rise       ; clk             ;
;  result[2] ; clk        ; 5.161 ; 5.133 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.446 ; 5.410 ; Rise       ; clk             ;
; state[*]   ; clk        ; 5.242 ; 5.224 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 5.242 ; 5.224 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 5.224 ; 5.201 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 8.075 ; 8.075 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 7.508 ; 7.543 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 6.448 ; 6.347 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 6.411 ; 6.328 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 8.075 ; 8.075 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; OpA[*]     ; clk        ; 3.012 ; 3.042 ; Rise       ; clk             ;
;  OpA[0]    ; clk        ; 3.354 ; 3.396 ; Rise       ; clk             ;
;  OpA[1]    ; clk        ; 3.155 ; 3.191 ; Rise       ; clk             ;
;  OpA[2]    ; clk        ; 3.040 ; 3.073 ; Rise       ; clk             ;
;  OpA[3]    ; clk        ; 3.012 ; 3.042 ; Rise       ; clk             ;
; OpB[*]     ; clk        ; 3.054 ; 3.087 ; Rise       ; clk             ;
;  OpB[0]    ; clk        ; 3.298 ; 3.346 ; Rise       ; clk             ;
;  OpB[1]    ; clk        ; 3.367 ; 3.415 ; Rise       ; clk             ;
;  OpB[2]    ; clk        ; 3.366 ; 3.413 ; Rise       ; clk             ;
;  OpB[3]    ; clk        ; 3.054 ; 3.087 ; Rise       ; clk             ;
; clr        ; clk        ; 3.592 ; 3.522 ; Rise       ; clk             ;
; ldop       ; clk        ; 3.382 ; 3.365 ; Rise       ; clk             ;
; ldr        ; clk        ; 3.375 ; 3.409 ; Rise       ; clk             ;
; overflow   ; clk        ; 3.703 ; 3.738 ; Rise       ; clk             ;
; result[*]  ; clk        ; 2.999 ; 3.027 ; Rise       ; clk             ;
;  result[0] ; clk        ; 3.368 ; 3.416 ; Rise       ; clk             ;
;  result[1] ; clk        ; 3.275 ; 3.320 ; Rise       ; clk             ;
;  result[2] ; clk        ; 2.999 ; 3.027 ; Rise       ; clk             ;
;  result[3] ; clk        ; 3.170 ; 3.209 ; Rise       ; clk             ;
; state[*]   ; clk        ; 3.044 ; 3.074 ; Rise       ; clk             ;
;  state[0]  ; clk        ; 3.059 ; 3.091 ; Rise       ; clk             ;
;  state[1]  ; clk        ; 3.044 ; 3.074 ; Rise       ; clk             ;
; sum[*]     ; clk        ; 3.359 ; 3.364 ; Rise       ; clk             ;
;  sum[0]    ; clk        ; 4.328 ; 4.449 ; Rise       ; clk             ;
;  sum[1]    ; clk        ; 3.459 ; 3.478 ; Rise       ; clk             ;
;  sum[2]    ; clk        ; 3.359 ; 3.364 ; Rise       ; clk             ;
;  sum[3]    ; clk        ; 3.730 ; 3.766 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 7.070 ; 7.065 ; 7.198 ; 7.225 ;
; op         ; sum[1]      ; 5.470 ; 5.378 ; 5.632 ; 5.531 ;
; op         ; sum[2]      ; 5.425 ; 5.351 ; 5.595 ; 5.512 ;
; op         ; sum[3]      ; 7.131 ; 7.099 ; 7.259 ; 7.259 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; op         ; overflow    ; 2.983 ; 3.008 ; 3.282 ; 3.300 ;
; op         ; sum[1]      ; 2.966 ; 2.998 ; 3.260 ; 3.274 ;
; op         ; sum[2]      ; 2.790 ; 2.808 ; 3.087 ; 3.087 ;
; op         ; sum[3]      ; 3.014 ; 3.042 ; 3.313 ; 3.334 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ldr           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ldop          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpA[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpA[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpA[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpA[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpB[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpB[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpB[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OpB[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; op                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; operand[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ldr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ldop          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; clr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OpA[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OpA[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OpA[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OpA[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OpB[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OpB[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OpB[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; OpB[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ldr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ldop          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; clr           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OpA[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OpA[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OpA[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OpA[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OpB[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OpB[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OpB[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; OpB[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 75       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 75       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 25 16:08:39 2023
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.889       -10.013 clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.361         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.695        -7.773 clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.320         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.053        -0.224 clk 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.194         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.784 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Tue Apr 25 16:08:40 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


