////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2007 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: J.32
//  \   \         Application: netgen
//  /   /         Filename: routed.v
// /___/   /\     Timestamp: Fri Feb 23 13:38:21 2007
// \   \  /  \ 
//  \___\/\___\
//             
// Command	: -sim -ofmt verilog -ne -w -tm xilinx_pci_exp_8_lane_ep -sdf_path ../../implement/results routed.ncd 
// Device	: 5vlx50tff1136-1 (ADVANCED 1.52 2007-02-05, STEPPING ES)
// Input file	: routed.ncd
// Output file	: routed.v
// # of Modules	: 1
// Design Name	: xilinx_pci_exp_4_lane_ep
// Xilinx        : /build/xfndry/IP1_J.12/rtf
//             
// Purpose:    
//     This verilog netlist is a verification model and uses simulation 
//     primitives which may not represent the true implementation of the 
//     device, however the netlist is functionally correct and should not 
//     be modified. This file cannot be synthesized and should only be used 
//     with supported simulation tools.
//             
// Reference:  
//     Development System Reference Guide, Chapter 23
//     Synthesis and Simulation Design Guide, Chapter 6
//             
////////////////////////////////////////////////////////////////////////////////

`timescale 1 ns/1 ps

module xilinx_pci_exp_8_lane_ep (
  LED_4_lane_n, LED_link_up_n, sys_reset_n, LED_8_lane_n, sys_clk_n, sys_clk_p, pci_exp_rxn, pci_exp_rxp, pci_exp_txn, pci_exp_txp
);
  output LED_4_lane_n;
  output LED_link_up_n;
  input sys_reset_n;
  output LED_8_lane_n;
  input sys_clk_n;
  input sys_clk_p;
  input [3 : 0] pci_exp_rxn;
  input [3 : 0] pci_exp_rxp;
  output [3 : 0] pci_exp_txn;
  output [3 : 0] pci_exp_txp;
  wire GLOBAL_LOGIC0;
  wire GLOBAL_LOGIC1;
  wire LED_4_lane_n_c;
  wire LED_8_lane_n_c;
  wire V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP;
  wire V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN;
  wire app_PIO_N11;
  wire app_PIO_N2018;
  wire app_PIO_N2026;
  wire app_PIO_N2028;
  wire app_PIO_N2399;
  wire app_PIO_N2401;
  wire app_PIO_N2405;
  wire app_PIO_N2407;
  wire app_PIO_PIO_EP_EP_MEM__and0000;
  wire app_PIO_PIO_EP_EP_MEM__and0001;
  wire app_PIO_PIO_EP_EP_MEM__and0002;
  wire app_PIO_PIO_EP_EP_MEM__and0003;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0000;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0001;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0002;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0003;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000;
  wire app_PIO_PIO_EP_EP_MEM_rst_n_inv;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1;
  wire app_PIO_PIO_EP_EP_MEM_write_en_2;
  wire app_PIO_PIO_EP_EP_RX_N01;
  wire app_PIO_PIO_EP_EP_RX_N1;
  wire app_PIO_PIO_EP_EP_RX_N14;
  wire app_PIO_PIO_EP_EP_RX_N16;
  wire app_PIO_PIO_EP_EP_RX_N18;
  wire app_PIO_PIO_EP_EP_RX_N19;
  wire app_PIO_PIO_EP_EP_RX_N2;
  wire app_PIO_PIO_EP_EP_RX_N22;
  wire app_PIO_PIO_EP_EP_RX_N23;
  wire app_PIO_PIO_EP_EP_RX_N24;
  wire app_PIO_PIO_EP_EP_RX_N26;
  wire app_PIO_PIO_EP_EP_RX_N27;
  wire app_PIO_PIO_EP_EP_RX_N3;
  wire app_PIO_PIO_EP_EP_RX_N34;
  wire app_PIO_PIO_EP_EP_RX_rd_data0_en_3;
  wire app_PIO_PIO_EP_EP_RX_rd_data1_en_4;
  wire app_PIO_PIO_EP_EP_RX_rd_data2_en_5;
  wire app_PIO_PIO_EP_EP_RX_rd_data3_en_6;
  wire app_PIO_PIO_EP_EP_RX_req_compl_o_7;
  wire app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000;
  wire app_PIO_PIO_EP_EP_RX_req_ep_o_8;
  wire app_PIO_PIO_EP_EP_RX_req_tc_o_not0000;
  wire app_PIO_PIO_EP_EP_RX_req_td_o_9;
  wire app_PIO_PIO_EP_EP_RX_state_FFd1_10;
  wire app_PIO_PIO_EP_EP_RX_state_FFd2_11;
  wire app_PIO_PIO_EP_EP_RX_state_FFd3_12;
  wire app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_1_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_5_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_6_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_7_;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map14;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map17;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map5;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map8;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1_14;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1_15;
  wire app_PIO_PIO_EP_EP_RX_wr_en_o_16;
  wire app_PIO_PIO_EP_EP_TX_N5;
  wire app_PIO_PIO_EP_EP_TX_N7;
  wire app_PIO_PIO_EP_EP_TX_N9;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_17;
  wire app_PIO_PIO_EP_EP_TX_req_compl_q_18;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map17;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map2;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map31;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map2;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map31;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map2;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map21;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8__map14;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9__map14;
  wire ep_BU2_U0_pcie_ep0_app_reset_n_19;
  wire ep_BU2_U0_pcie_ep0_clock_lock;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error;
  wire ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n;
  wire ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n;
  wire ep_BU2_U0_pcie_ep0_llk_rx_eof_n;
  wire ep_BU2_U0_pcie_ep0_llk_rx_sof_n;
  wire ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n;
  wire ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n;
  wire ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n;
  wire ep_BU2_U0_pcie_ep0_llk_tx_eof_n;
  wire ep_BU2_U0_pcie_ep0_llk_tx_sof_n;
  wire ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n;
  wire ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n;
  wire ep_BU2_U0_pcie_ep0_mgmt_rden;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_0_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_11_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_24_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_2_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_4_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_5_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_9_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_core_clk;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_crmpwrsoftresetn_capture_21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_0_22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1_23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2_24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3_25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_reg_n_27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_n_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1137;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1138;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1140;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1147;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1425;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1427;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N1429;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2218;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2220;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2222;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2224;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2226;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2228;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2232;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2234;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2236;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2238;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2240;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2242;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2244;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2246;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2248;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2250;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2252;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2254;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2256;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2258;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2260;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2264;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2266;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2268;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2270;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2272;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2274;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2276;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2278;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2280;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2282;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2284;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2286;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2288;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2570;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2572;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N3638;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N3639;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4007;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4008;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4021;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4022;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4023;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4110;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4114;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4120;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N413;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4130;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4137;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N419;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N421;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N423;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N427;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N429;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N431;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N432;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4349;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4351;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4353;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4354;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4358;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4362;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4364;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4368;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4370;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4384;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4386;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4398;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4400;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4402;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4404;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4406;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4407;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4412;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4432;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4434;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N942;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N32;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29__map9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_35;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_38;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_39;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_41;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_83_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_62;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_64;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_70;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_72;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0_split_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N341;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N43;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_75;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_76;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_77;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_78;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_75;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_78;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_79;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_80;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d_81;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_82;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q1_84;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000_map35;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_90;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__92;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__93;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__94;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__95;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_96;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_97;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_98;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map65;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_99;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_100;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_101;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_102;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_103;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_104;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_105;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_106;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_107;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_108;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_109;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_110;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_112;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_113;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_114;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__116;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__117;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__118;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_125;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_126;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_127;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_128;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_129;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_130;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_132;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_134;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np_135;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_pre_137;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_139;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__150;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__151;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_152;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_153;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_156;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_158;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_159;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_161;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_162;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_163;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_164;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_165;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_166;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_167;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_168;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_169;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_173;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_174;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_175;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_176;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_178;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_181;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q3_185;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_187;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_188;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_189;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_190;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_192;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_193;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_194;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_195;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_196;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_197;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_200;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_201;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_203;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_204;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_205;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_206;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_207;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_208;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_209;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_210;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_211;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_212;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_213;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_214;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_215;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_216;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_218;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_219;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_220;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_221;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_222;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_223;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_224;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_225;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_226;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_227;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_229;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_230;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_231;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_232;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_234;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_235;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_236;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_239;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_240;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_241;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_242;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_243;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_245;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_246;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_247;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_248;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_249;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_250;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_255;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_258;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_259;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_260;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_261;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_263;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_265;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_267;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_268;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_269;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_270;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_271;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_272;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_274;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_275;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_279;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_281;
  wire ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_282;
  wire ep_cfg_command_0_;
  wire ep_cfg_command_1_;
  wire ep_cfg_command_6_;
  wire ep_cfg_command_8_;
  wire ep_cfg_dcommand_0_;
  wire ep_cfg_dcommand_2_;
  wire ep_cfg_dcommand_3_;
  wire sys_clk_c;
  wire trn_clk_c;
  wire trn_lnk_up_n_c;
  wire trn_rdst_rdy_n_c;
  wire trn_reset_n_c;
  wire trn_tdst_rdy_n_c;
  wire trn_teof_n_c;
  wire trn_tsof_n_c;
  wire trn_tsrc_dsc_n_c;
  wire trn_tsrc_rdy_n_c;
  wire NlwRenamedSig_IO_sys_reset_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXVALIDN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL70;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL70;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL72;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL74;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL75;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL76;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL77;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL62;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL64;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL65;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL66;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL67;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL51;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL51;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL52;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL53;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL54;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL55;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL56;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL57;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL40;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL41;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL40;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL41;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL42;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL43;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL44;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL45;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL46;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_SERRENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PARITYERRORRESPONSE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_BUSMASTERENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTURNOFFREQ;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MEMSPACEENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_IOSPACEENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MSIENABLE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKUP;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMDOHOTRESETN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISK11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA110;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA112;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA113;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA114;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISK01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA08;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA09;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA010;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA011;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA012;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA013;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA014;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA015;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXOVERSAMPLEERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXOVERSAMPLEERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DRDY;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXPRBSERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXPRBSERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANBONDSEQ1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEISALIGNED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCOMMADET1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANBONDSEQ0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEISALIGNED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCOMMADET0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXOUTCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRECCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXOUTCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRECCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK21_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK21_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK1_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK20_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK0_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK20_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK0_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_283;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_284;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_285;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_286;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISK11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA110;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA112;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA113;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA114;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISK01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA08;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA09;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA010;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA011;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA012;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA013;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA014;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA015;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXOVERSAMPLEERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXOVERSAMPLEERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DRDY;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXPRBSERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXPRBSERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_PLLLKDET;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANBONDSEQ1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEISALIGNED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCOMMADET1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANBONDSEQ0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEISALIGNED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCOMMADET0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXOUTCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRECCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXOUTCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRECCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_REFCLKOUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK21_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK21_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK1_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK20_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK0_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK20_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK0_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DOP4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DOP5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_SBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRENL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDENL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_19__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_17__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_CARRY4_CO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_CARRY4_CO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_23__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_CARRY4_CO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D5LUT_O5;
  wire app_PIO_PIO_EP_EP_RX_wr_be_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_be_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_td_o_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_27__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_27__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_27__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_27__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_15__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_15__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_15__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data3_en_C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data3_en_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_state_FFd2_C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_state_FFd2_B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_state_FFd2_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_13__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_13__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_13__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_13__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_attr_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_attr_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_5__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_5__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_11__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tag_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_ep_o_D6LUT_O6;
  wire trn_td_c_45__B6LUT_O6;
  wire trn_td_c_45__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tc_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tc_o_1__B6LUT_O6;
  wire trn_td_c_53__B6LUT_O6;
  wire trn_td_c_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data0_en_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_en_o_A6LUT_O6;
  wire trn_rdst_rdy_n_c_A6LUT_O6;
  wire trn_rdst_rdy_n_c_D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_9__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_13__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_13__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_9__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_25__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_25__C6LUT_O6;
  wire trn_td_c_47__B6LUT_O6;
  wire trn_td_c_47__A6LUT_O6;
  wire trn_td_c_51__C6LUT_O6;
  wire trn_td_c_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0__B6LUT_O6;
  wire trn_td_c_49__B6LUT_O6;
  wire trn_td_c_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_CARRY4_CO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A5LUT_O5;
  wire app_PIO_PIO_EP_EP_RX_state_FFd3_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_15__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_15__B6LUT_O6;
  wire trn_td_c_41__B6LUT_O6;
  wire trn_td_c_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_10__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_state_FFd1_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_5__A6LUT_O6;
  wire trn_td_c_54__C6LUT_O6;
  wire trn_td_c_43__B6LUT_O6;
  wire trn_td_c_43__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data1_en_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data2_en_C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_rd_data2_en_A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_19__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_19__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_8__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_6__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_6__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_6__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_tc_o_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__A6LUT_O6;
  wire trn_td_c_56__B6LUT_O6;
  wire trn_td_c_56__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_3__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_addr_o_5__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_5__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_13__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_rid_o_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__A6LUT_O6;
  wire trn_td_c_60__A6LUT_O6;
  wire trn_td_c_60__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_9__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_9__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_len_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_7__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_7__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_7__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_29__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__F7BMUX_OUT;
  wire trn_td_c_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_be_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_be_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_17__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_17__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_be_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_req_be_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_23__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_23__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_9__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_9__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_9__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_47__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__A6LUT_O6;
  wire trn_td_c_62__B6LUT_O6;
  wire trn_td_c_62__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_18__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_18__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_18__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_18__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_27__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_27__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3__A6LUT_O6;
  wire trn_td_c_33__B6LUT_O6;
  wire trn_td_c_33__A6LUT_O6;
  wire trn_td_c_39__C6LUT_O6;
  wire trn_td_c_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__A6LUT_O6;
  wire trn_td_c_4__C6LUT_O6;
  wire trn_td_c_4__B6LUT_O6;
  wire trn_td_c_4__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__A6LUT_O6;
  wire trn_td_c_9__A6LUT_O6;
  wire trn_td_c_12__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_C6LUT_O6;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_A6LUT_O6;
  wire trn_td_c_17__A6LUT_O6;
  wire trn_td_c_3__A6LUT_O6;
  wire trn_td_c_35__C6LUT_O6;
  wire trn_td_c_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__A6LUT_O6;
  wire trn_td_c_58__B6LUT_O6;
  wire trn_td_c_58__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__D6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_25__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_25__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_21__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_21__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__A6LUT_O6;
  wire trn_td_c_37__A6LUT_O6;
  wire trn_td_c_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_29__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_29__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_27__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_27__A6LUT_O6;
  wire trn_td_c_1__C6LUT_O6;
  wire trn_td_c_1__B6LUT_O6;
  wire trn_td_c_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__D6LUT_O6;
  wire trn_td_c_13__A6LUT_O6;
  wire trn_td_c_2__A6LUT_O6;
  wire trn_td_c_10__C6LUT_O6;
  wire trn_td_c_10__A6LUT_O6;
  wire trn_td_c_24__A6LUT_O6;
  wire trn_td_c_24__C6LUT_O6;
  wire trn_td_c_15__A6LUT_O6;
  wire trn_td_c_26__A6LUT_O6;
  wire trn_td_c_31__C6LUT_O6;
  wire trn_td_c_31__A6LUT_O6;
  wire trn_td_c_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_34__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_34__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_34__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_40__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_46__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_9__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_9__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_49__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_49__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_49__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_31__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_post_wr_data_31__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_7__B6LUT_O6;
  wire trn_td_c_8__A6LUT_O6;
  wire trn_td_c_14__A6LUT_O6;
  wire trn_td_c_7__A6LUT_O6;
  wire trn_td_c_11__C6LUT_O6;
  wire trn_td_c_11__A6LUT_O6;
  wire trn_td_c_28__C6LUT_O6;
  wire trn_td_c_23__C6LUT_O6;
  wire trn_td_c_18__A6LUT_O6;
  wire trn_td_c_19__A6LUT_O6;
  wire trn_td_c_19__C6LUT_O6;
  wire trn_td_c_29__A6LUT_O6;
  wire trn_td_c_20__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__F7BMUX_OUT;
  wire trn_tsrc_rdy_n_c_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_be_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_be_o_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__C6LUT_O6;
  wire trn_td_c_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__F7BMUX_OUT;
  wire trn_tsof_n_c_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__C6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_TX_state_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_42__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_42__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_42__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_35__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_35__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_19__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_12__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_12__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_12__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_12__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__D6LUT_O6;
  wire trn_tsrc_dsc_n_c_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_39__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_59__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_51__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_56__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_56__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_56__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_23__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_21__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_3__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_data_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_3__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_3__A6LUT_O6;
  wire trn_td_c_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_D6LUT_O6;
  wire app_PIO_PIO_EP_EP_MEM_write_en_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__A6LUT_O6;
  wire trn_teof_n_c_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_0__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_24__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_24__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_6__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_1__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_1__A6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_5__B6LUT_O6;
  wire app_PIO_PIO_EP_EP_RX_wr_addr_o_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_addr_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_9__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_9__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_tx_data_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2CLK_287;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1CLK_288;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0CLK_289;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__F7BMUX_OUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3CLK_290;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A5LUT_O5;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED;
  wire GND;
  wire VCC;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_0__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_CO_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_0__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_DI_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_O_3__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_1__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_2__UNCONNECTED;
  wire NLW_PhysOnlyBuf_S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_47_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_45_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_44_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_63_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_43_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_55_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_18_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_25_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_24_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_13_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_27_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_26_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_17_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_16_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_34_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_37_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_36_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_40_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_46_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_9_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_8_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_29_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_28_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_49_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_48_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_50_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_42_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_33_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_32_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_35_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_41_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_19_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_15_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_14_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_12_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_11_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_10_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_dsc_q3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_4_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_2_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_7_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_6_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_39_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_62_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_38_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_59_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_58_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_57_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_51_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_56_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_61_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_60_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_23_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_22_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_rem_q3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_31_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_30_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_21_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_20_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_1_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__DI_3__UNCONNECTED;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_pre_wr_data;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data0_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data1_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data2_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data3_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3;
  wire [1 : 0] app_PIO_PIO_EP_EP_RX_region_select;
  wire [12 : 2] app_PIO_PIO_EP_EP_RX_req_addr_o;
  wire [1 : 0] app_PIO_PIO_EP_EP_RX_req_attr_o;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_req_be_o;
  wire [9 : 0] app_PIO_PIO_EP_EP_RX_req_len_o;
  wire [15 : 0] app_PIO_PIO_EP_EP_RX_req_rid_o;
  wire [7 : 0] app_PIO_PIO_EP_EP_RX_req_tag_o;
  wire [2 : 0] app_PIO_PIO_EP_EP_RX_req_tc_o;
  wire [10 : 0] app_PIO_PIO_EP_EP_RX_wr_addr_o;
  wire [10 : 9] app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_wr_be_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_RX_wr_data_o;
  wire [0 : 0] app_PIO_PIO_EP_EP_TX_state;
  wire [7 : 0] cfg_bus_number_c;
  wire [4 : 0] cfg_device_number_c;
  wire [7 : 6] cfg_lstatus_c;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_RESETDONE;
  wire [12 : 0] ep_BU2_U0_pcie_ep0_fe_l0_completer_id;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_tc;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_llk_rx_data;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_rx_valid_n;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_tc_status;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_llk_tx_ch_tc;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_llk_tx_data;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_tx_enable_n;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_mgmt_addr;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_mgmt_rdata;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_mgmt_stats_credit;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata;
  wire [3 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_refclk_out;
  wire [3 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0;
  wire [3 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1;
  wire [3 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset;
  wire [6 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01;
  wire [5 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04;
  wire [7 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11;
  wire [31 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n;
  wire [49 : 48] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata;
  wire [31 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2;
  wire [7 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy;
  wire [4 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd__add0001_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy;
  wire [4 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc;
  wire [63 : 16] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing;
  wire [28 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o;
  wire [4 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q;
  wire [5 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q;
  wire [47 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in;
  wire [7 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct;
  wire [5 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1;
  wire [54 : 52] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2;
  wire [63 : 0] trn_rd_c;
  wire [63 : 0] trn_td_c;
  assign
    NlwRenamedSig_IO_sys_reset_n = sys_reset_n,
    V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN = sys_clk_n,
    V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP = sys_clk_p;
  initial $sdf_annotate("../../implement/results/routed.sdf");
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKALINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBLINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENALINV.LOC = "RAMB36_X1Y8";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.DOA_REG = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.DOB_REG = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.READ_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.READ_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.WRITE_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.WRITE_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.WRITE_MODE_A = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.WRITE_MODE_B = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.RAM_EXTENSION_A = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.RAM_EXTENSION_B = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.SIM_COLLISION_CHECK = "ALL";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.SRVAL_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.SRVAL_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst.LOC = "RAMB36_X1Y8";
  X_RAMB36_EXP ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[32]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[32]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKALINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBLINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENALINV.LOC = "RAMB36_X1Y7";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.DOA_REG = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.DOB_REG = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.READ_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.READ_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.WRITE_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.WRITE_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.WRITE_MODE_A = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.WRITE_MODE_B = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.RAM_EXTENSION_A = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.RAM_EXTENSION_B = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.SIM_COLLISION_CHECK = "ALL";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.SRVAL_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.SRVAL_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst.LOC = "RAMB36_X1Y7";
  X_RAMB36_EXP ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[32]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[32]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB0})
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBLINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBUINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKALINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAUINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBLINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBUINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKALINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBLINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0001),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENALINV.LOC = "RAMB36_X1Y2";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENALINV (
    .I(app_PIO_PIO_EP_EP_RX_rd_data1_en_4),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.DOA_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.DOB_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.READ_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.READ_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.WRITE_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.WRITE_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.WRITE_MODE_A = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.WRITE_MODE_B = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.RAM_EXTENSION_A = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.RAM_EXTENSION_B = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.SIM_COLLISION_CHECK = "ALL";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.SRVAL_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.SRVAL_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32.LOC = "RAMB36_X1Y2";
  X_RAMB36_EXP app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32 (
    .ENAU(app_PIO_PIO_EP_EP_RX_rd_data1_en_4),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0001),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001, 
app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001, 
app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data1_o[31], app_PIO_PIO_EP_EP_MEM_rd_data1_o[30], app_PIO_PIO_EP_EP_MEM_rd_data1_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[28], app_PIO_PIO_EP_EP_MEM_rd_data1_o[27], app_PIO_PIO_EP_EP_MEM_rd_data1_o[26], app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[24], app_PIO_PIO_EP_EP_MEM_rd_data1_o[23], app_PIO_PIO_EP_EP_MEM_rd_data1_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[21], app_PIO_PIO_EP_EP_MEM_rd_data1_o[20], app_PIO_PIO_EP_EP_MEM_rd_data1_o[19], app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[17], app_PIO_PIO_EP_EP_MEM_rd_data1_o[16], app_PIO_PIO_EP_EP_MEM_rd_data1_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[14], app_PIO_PIO_EP_EP_MEM_rd_data1_o[13], app_PIO_PIO_EP_EP_MEM_rd_data1_o[12], app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[10], app_PIO_PIO_EP_EP_MEM_rd_data1_o[9], app_PIO_PIO_EP_EP_MEM_rd_data1_o[8], app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[6], app_PIO_PIO_EP_EP_MEM_rd_data1_o[5], app_PIO_PIO_EP_EP_MEM_rd_data1_o[4], app_PIO_PIO_EP_EP_MEM_rd_data1_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[2], app_PIO_PIO_EP_EP_MEM_rd_data1_o[1], app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB0})
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBLINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBUINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKALINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAUINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBLINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBUINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKALINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBLINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0002),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENALINV.LOC = "RAMB36_X1Y1";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENALINV (
    .I(app_PIO_PIO_EP_EP_RX_rd_data2_en_5),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.DOA_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.DOB_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.READ_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.READ_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.WRITE_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.WRITE_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.WRITE_MODE_A = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.WRITE_MODE_B = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.RAM_EXTENSION_A = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.RAM_EXTENSION_B = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.SIM_COLLISION_CHECK = "ALL";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.SRVAL_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.SRVAL_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64.LOC = "RAMB36_X1Y1";
  X_RAMB36_EXP app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64 (
    .ENAU(app_PIO_PIO_EP_EP_RX_rd_data2_en_5),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0002),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002, 
app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002, 
app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data2_o[31], app_PIO_PIO_EP_EP_MEM_rd_data2_o[30], app_PIO_PIO_EP_EP_MEM_rd_data2_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[28], app_PIO_PIO_EP_EP_MEM_rd_data2_o[27], app_PIO_PIO_EP_EP_MEM_rd_data2_o[26], app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[24], app_PIO_PIO_EP_EP_MEM_rd_data2_o[23], app_PIO_PIO_EP_EP_MEM_rd_data2_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[21], app_PIO_PIO_EP_EP_MEM_rd_data2_o[20], app_PIO_PIO_EP_EP_MEM_rd_data2_o[19], app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[17], app_PIO_PIO_EP_EP_MEM_rd_data2_o[16], app_PIO_PIO_EP_EP_MEM_rd_data2_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[14], app_PIO_PIO_EP_EP_MEM_rd_data2_o[13], app_PIO_PIO_EP_EP_MEM_rd_data2_o[12], app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[10], app_PIO_PIO_EP_EP_MEM_rd_data2_o[9], app_PIO_PIO_EP_EP_MEM_rd_data2_o[8], app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[6], app_PIO_PIO_EP_EP_MEM_rd_data2_o[5], app_PIO_PIO_EP_EP_MEM_rd_data2_o[4], app_PIO_PIO_EP_EP_MEM_rd_data2_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[2], app_PIO_PIO_EP_EP_MEM_rd_data2_o[1], app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB0})
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBLINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBUINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKALINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAUINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBLINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBUINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKALINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBLINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0000),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENALINV.LOC = "RAMB36_X1Y0";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENALINV (
    .I(app_PIO_PIO_EP_EP_RX_rd_data0_en_3),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.DOA_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.DOB_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.READ_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.READ_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.WRITE_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.WRITE_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.WRITE_MODE_A = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.WRITE_MODE_B = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.RAM_EXTENSION_A = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.RAM_EXTENSION_B = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.SIM_COLLISION_CHECK = "ALL";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.SRVAL_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.SRVAL_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem.LOC = "RAMB36_X1Y0";
  X_RAMB36_EXP app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem (
    .ENAU(app_PIO_PIO_EP_EP_RX_rd_data0_en_3),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0000),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000, 
app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000, 
app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data0_o[31], app_PIO_PIO_EP_EP_MEM_rd_data0_o[30], app_PIO_PIO_EP_EP_MEM_rd_data0_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[28], app_PIO_PIO_EP_EP_MEM_rd_data0_o[27], app_PIO_PIO_EP_EP_MEM_rd_data0_o[26], app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[24], app_PIO_PIO_EP_EP_MEM_rd_data0_o[23], app_PIO_PIO_EP_EP_MEM_rd_data0_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[21], app_PIO_PIO_EP_EP_MEM_rd_data0_o[20], app_PIO_PIO_EP_EP_MEM_rd_data0_o[19], app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[17], app_PIO_PIO_EP_EP_MEM_rd_data0_o[16], app_PIO_PIO_EP_EP_MEM_rd_data0_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[14], app_PIO_PIO_EP_EP_MEM_rd_data0_o[13], app_PIO_PIO_EP_EP_MEM_rd_data0_o[12], app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[10], app_PIO_PIO_EP_EP_MEM_rd_data0_o[9], app_PIO_PIO_EP_EP_MEM_rd_data0_o[8], app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[6], app_PIO_PIO_EP_EP_MEM_rd_data0_o[5], app_PIO_PIO_EP_EP_MEM_rd_data0_o[4], app_PIO_PIO_EP_EP_MEM_rd_data0_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[2], app_PIO_PIO_EP_EP_MEM_rd_data0_o[1], app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLOINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLOINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXOINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXOINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXOINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXOINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXOINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXOINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXOINV.LOC = "PCIE_X0Y0";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXOINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYRAMREADLATENCY = 3;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYRAMWRITELATENCY = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYRAMWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYWRITEPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYREADADDRPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYREADDATAPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.XLINKSUPPORTED = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.INFINITECOMPLETIONS = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TLRAMREADLATENCY = 3;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TLRAMWRITELATENCY = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TLRAMWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RAMSHARETXRX = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.L0SEXITLATENCY = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.L0SEXITLATENCYCOMCLK = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.L1EXITLATENCY = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.L1EXITLATENCYCOMCLK = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DUALCORESLAVE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DUALCOREENABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DUALROLECFGCNTRLROOTEPN = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RXREADADDRPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RXREADDATAPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TXWRITEPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TXREADADDRPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TXREADDATAPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RXWRITEPIPE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LLKBYPASS = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PCIEREVISION = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SELECTDLLIF = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SELECTASMODE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.ISSWITCH = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.UPSTREAMFACING = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTIMPLEMENTED = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR0EXIST = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR1EXIST = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR2EXIST = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR3EXIST = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR4EXIST = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR5EXIST = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR0ADDRWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR1ADDRWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR2ADDRWIDTH = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR3ADDRWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR4ADDRWIDTH = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR0PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR1PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR2PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR3PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR4PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR5PREFETCHABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR0IOMEMN = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR1IOMEMN = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR2IOMEMN = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR3IOMEMN = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR4IOMEMN = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR5IOMEMN = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.XPMAXPAYLOAD = 2;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.XPRCBCONTROL = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LOWPRIORITYVCCOUNT = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYDSI = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYD1SUPPORT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYD2SUPPORT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE0 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE1 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE2 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE3 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE4 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE5 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE6 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE7 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATASCALE8 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PCIECAPABILITYSLOTIMPL = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LINKSTATUSSLOTCLOCKCONFIG = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYATTBUTTONPRESENT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYPOWERCONTROLLERPRESENT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYMSLSENSORPRESENT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYATTINDICATORPRESENT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYPOWERINDICATORPRESENT = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYHOTPLUGSURPRISE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYHOTPLUGCAPABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.AERCAPABILITYECRCGENCAPABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.AERCAPABILITYECRCCHECKCAPABLE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYSYSTEMALLOCATED = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RESETMODE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.CLKDIVIDED = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOBASEP = 16'h0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOBASENP = 16'h0100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOBASEC = 16'h0118;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOLIMITP = 16'h00FF;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOLIMITNP = 16'h0117;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TXFIFOLIMITC = 16'h0217;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TOTALCREDITSPH = 8'h08;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TOTALCREDITSNPH = 8'h08;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TOTALCREDITSCH = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TOTALCREDITSPD = 12'h080;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0TOTALCREDITSCD = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOBASEP = 16'h0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOBASENP = 16'h0118;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOBASEC = 16'h0130;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOLIMITP = 16'h0117;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOLIMITNP = 16'h012F;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC0RXFIFOLIMITC = 16'h03FF;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOBASEP = 16'h0218;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOBASENP = 16'h0218;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOBASEC = 16'h0218;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOLIMITP = 16'h0217;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOLIMITNP = 16'h0217;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TXFIFOLIMITC = 16'h0217;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TOTALCREDITSPH = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TOTALCREDITSNPH = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TOTALCREDITSCH = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TOTALCREDITSPD = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1TOTALCREDITSCD = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOBASEP = 16'h0400;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOBASENP = 16'h0400;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOBASEC = 16'h0400;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOLIMITP = 16'h03FF;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOLIMITNP = 16'h03FF;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VC1RXFIFOLIMITC = 16'h03FF;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.ACTIVELANESIN = 8'h0F;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TXTSNFTS = 255;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.TXTSNFTSCOMCLK = 255;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.RETRYRAMSIZE = 12'h009;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.EXTCFGCAPPTR = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.EXTCFGXPCAPPTR = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR0MASKWIDTH = 8'h10;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR1MASKWIDTH = 8'h10;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR2MASKWIDTH = 8'h14;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR3MASKWIDTH = 8'h06;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR4MASKWIDTH = 8'h20;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.BAR5MASKWIDTH = 8'h20;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.CONFIGROUTING = 4'h1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.XPDEVICEPORTTYPE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.HEADERTYPE = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VENDORID = 16'h10EE;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DEVICEID = 16'h0007;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.REVISIONID = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.CLASSCODE = 24'h000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.CARDBUSCISPOINTER = 32'h00000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SUBSYSTEMVENDORID = 16'h10EE;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SUBSYSTEMID = 16'h0007;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.CAPABILITIESPOINTER = 8'h40;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.INTERRUPTPIN = 8'h01;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYNEXTPTR = 8'h48;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYAUXCURRENT = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMCAPABILITYPMESUPPORT = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMSTATUSCONTROLDATASCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA0 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA1 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA2 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA3 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA4 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA5 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA6 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA7 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMDATA8 = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.MSICAPABILITYNEXTPTR = 8'h60;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.MSICAPABILITYMULTIMSGCAP = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PCIECAPABILITYNEXTPTR = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PCIECAPABILITYINTMSGNUM = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DEVICECAPABILITYENDPOINTL0SLATENCY = 4'h7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DEVICECAPABILITYENDPOINTL1LATENCY = 4'h7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LINKCAPABILITYMAXLINKWIDTH = 8'h04;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LINKCAPABILITYASPMSUPPORT = 4'h3;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYSLOTPOWERLIMITVALUE = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYSLOTPOWERLIMITSCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.SLOTCAPABILITYPHYSICALSLOTNUM = 16'h0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.AERCAPABILITYNEXTPTR = 12'h144;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VCCAPABILITYNEXTPTR = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PORTVCCAPABILITYEXTENDEDVCCOUNT = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PORTVCCAPABILITYVCARBCAP = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PORTVCCAPABILITYVCARBTABLEOFFSET = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DSNCAPABILITYNEXTPTR = 12'h000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DEVICESERIALNUMBER = 64'h0000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYNEXTPTR = 12'h100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0BASEPOWER = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0DATASCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0PMSUBSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0PMSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0TYPE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW0POWERRAIL = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1BASEPOWER = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1DATASCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1PMSUBSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1PMSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1TYPE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW1POWERRAIL = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2BASEPOWER = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2DATASCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2PMSUBSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2PMSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2TYPE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW2POWERRAIL = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3BASEPOWER = 8'h00;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3DATASCALE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3PMSUBSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3PMSTATE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3TYPE = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBCAPABILITYDW3POWERRAIL = 4'h0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.AERBASEPTR = 12'h10C;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.DSNBASEPTR = 12'h100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.MSIBASEPTR = 12'h048;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PBBASEPTR = 12'h144;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.PMBASEPTR = 12'h040;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.VCBASEPTR = 12'h154;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.XPBASEPTR = 8'h60;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep.LOC = "PCIE_X0Y0";
  X_PCIE_INTERNAL_1_1 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep (
    .PIPERXELECIDLEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .PIPEPHYSTATUSL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[0]),
    .PIPERXDATAKL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[0]),
    .PIPERXVALIDL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[0]),
    .PIPERXCHANISALIGNEDL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[0]),
    .PIPERXELECIDLEL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[1]),
    .PIPEPHYSTATUSL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[1]),
    .PIPERXDATAKL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[1]),
    .PIPERXVALIDL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[1]),
    .PIPERXCHANISALIGNEDL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[1]),
    .PIPERXELECIDLEL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[2]),
    .PIPEPHYSTATUSL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[2]),
    .PIPERXDATAKL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[2]),
    .PIPERXVALIDL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[2]),
    .PIPERXCHANISALIGNEDL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[2]),
    .PIPERXELECIDLEL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[3]),
    .PIPEPHYSTATUSL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[3]),
    .PIPERXDATAKL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[3]),
    .PIPERXVALIDL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[3]),
    .PIPERXCHANISALIGNEDL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[3]),
    .PIPERXELECIDLEL4(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL4(GLOBAL_LOGIC0),
    .PIPERXDATAKL4(GLOBAL_LOGIC0),
    .PIPERXVALIDL4(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL4(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL5(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL5(GLOBAL_LOGIC0),
    .PIPERXDATAKL5(GLOBAL_LOGIC0),
    .PIPERXVALIDL5(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL5(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL6(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL6(GLOBAL_LOGIC0),
    .PIPERXDATAKL6(GLOBAL_LOGIC0),
    .PIPERXVALIDL6(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL6(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL7(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL7(GLOBAL_LOGIC0),
    .PIPERXDATAKL7(GLOBAL_LOGIC0),
    .PIPERXVALIDL7(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL7(GLOBAL_LOGIC0),
    .CRMCORECLKRXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT),
    .CRMUSERCLKRXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT),
    .CRMCORECLKTXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT),
    .CRMUSERCLKTXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT),
    .CRMCORECLKDLO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT),
    .CRMCORECLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT),
    .CRMUSERCLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT),
    .CRMURSTN(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_reg_n_27),
    .CRMNVRSTN(GLOBAL_LOGIC1),
    .CRMMGMTRSTN(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n),
    .CRMUSERCFGRSTN(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_crmpwrsoftresetn_capture_21),
    .CRMMACRSTN(GLOBAL_LOGIC1),
    .CRMLINKRSTN(GLOBAL_LOGIC1),
    .CRMTXHOTRESETN(GLOBAL_LOGIC1),
    .CRMCFGBRIDGEHOTRESET(GLOBAL_LOGIC0),
    .LLKTXSRCRDYN(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .LLKTXSRCDSCN(ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n),
    .LLKTXCOMPLETEN(GLOBAL_LOGIC1),
    .LLKTXSOFN(ep_BU2_U0_pcie_ep0_llk_tx_sof_n),
    .LLKTXEOFN(ep_BU2_U0_pcie_ep0_llk_tx_eof_n),
    .LLKTXSOPN(GLOBAL_LOGIC1),
    .LLKTXEOPN(GLOBAL_LOGIC1),
    .LLKTXCREATEECRCN(GLOBAL_LOGIC1),
    .LLKTX4DWHEADERN(GLOBAL_LOGIC1),
    .LLKRXDSTREQN(ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n),
    .LLKRXDSTCONTREQN(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n),
    .MGMTWREN(ep_BU2_U0_pcie_ep0_mgmt_wren),
    .MGMTRDEN(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .MAINPOWER(GLOBAL_LOGIC1),
    .AUXPOWER(GLOBAL_LOGIC0),
    .L0TLLINKRETRAIN(GLOBAL_LOGIC0),
    .CROSSLINKSEED(GLOBAL_LOGIC1),
    .COMPLIANCEAVOID(GLOBAL_LOGIC0),
    .L0VC0PREVIEWEXPAND(GLOBAL_LOGIC0),
    .L0CFGLOOPBACKMASTER(GLOBAL_LOGIC0),
    .L0DLLHOLDLINKUP(GLOBAL_LOGIC0),
    .L0CFGASSPANTREEOWNEDSTATE(GLOBAL_LOGIC0),
    .L0ASE(GLOBAL_LOGIC0),
    .L0CFGDISABLESCRAMBLE(GLOBAL_LOGIC0),
    .L0CFGEXTENDEDSYNC(GLOBAL_LOGIC0),
    .L0CFGLINKDISABLE(GLOBAL_LOGIC0),
    .L0SENDUNLOCKMESSAGE(GLOBAL_LOGIC0),
    .L0ALLDOWNRXPORTSINL0S(GLOBAL_LOGIC0),
    .L0UPSTREAMRXPORTINL0S(GLOBAL_LOGIC0),
    .L0TRANSACTIONSPENDING(GLOBAL_LOGIC0),
    .L0ALLDOWNPORTSINL1(GLOBAL_LOGIC0),
    .L0FWDCORRERRIN(GLOBAL_LOGIC0),
    .L0FWDFATALERRIN(GLOBAL_LOGIC0),
    .L0FWDNONFATALERRIN(GLOBAL_LOGIC0),
    .L0SETCOMPLETERABORTERROR(GLOBAL_LOGIC0),
    .L0SETDETECTEDCORRERROR(GLOBAL_LOGIC0),
    .L0SETDETECTEDFATALERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error),
    .L0SETDETECTEDNONFATALERROR(GLOBAL_LOGIC0),
    .L0SETLINKDETECTEDPARITYERROR(GLOBAL_LOGIC0),
    .L0SETLINKMASTERDATAPARITY(GLOBAL_LOGIC0),
    .L0SETLINKRECEIVEDMASTERABORT(GLOBAL_LOGIC0),
    .L0SETLINKRECEIVEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETLINKSYSTEMERROR(GLOBAL_LOGIC0),
    .L0SETLINKSIGNALLEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETUSERDETECTEDPARITYERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error),
    .L0SETUSERMASTERDATAPARITY(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity),
    .L0SETUSERRECEIVEDMASTERABORT(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort),
    .L0SETUSERRECEIVEDTARGETABORT(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort),
    .L0SETUSERSYSTEMERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error),
    .L0SETUSERSIGNALLEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETCOMPLETIONTIMEOUTUNCORRERROR(GLOBAL_LOGIC0),
    .L0SETCOMPLETIONTIMEOUTCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNEXPECTEDCOMPLETIONUNCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNEXPECTEDCOMPLETIONCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNSUPPORTEDREQUESTNONPOSTEDERROR(GLOBAL_LOGIC0),
    .L0SETUNSUPPORTEDREQUESTOTHERERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error),
    .L0LEGACYINTFUNCT0(GLOBAL_LOGIC0),
    .L0FWDASSERTINTALEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTBLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTCLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTDLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTALEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTBLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTCLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTDLEGACYINT(GLOBAL_LOGIC0),
    .L0ELECTROMECHANICALINTERLOCKENGAGED(GLOBAL_LOGIC0),
    .L0MRLSENSORCLOSEDN(GLOBAL_LOGIC0),
    .L0POWERFAULTDETECTED(GLOBAL_LOGIC0),
    .L0PRESENCEDETECTSLOTEMPTYN(GLOBAL_LOGIC0),
    .L0ATTENTIONBUTTONPRESSED(GLOBAL_LOGIC0),
    .L0TXBEACON(GLOBAL_LOGIC0),
    .L0WAKEN(GLOBAL_LOGIC1),
    .L0PMEREQIN(GLOBAL_LOGIC0),
    .L0ROOTTURNOFFREQ(GLOBAL_LOGIC0),
    .L0TXCFGPM(GLOBAL_LOGIC0),
    .L0PWRNEWSTATEREQ(GLOBAL_LOGIC0),
    .L0CFGL0SENTRYSUP(GLOBAL_LOGIC0),
    .L0CFGL0SENTRYENABLE(GLOBAL_LOGIC0),
    .L0TXTLTLPEDB(GLOBAL_LOGIC0),
    .L0TXTLTLPREQ(GLOBAL_LOGIC0),
    .L0TXTLTLPREQEND(GLOBAL_LOGIC0),
    .L0TXTLTLPWIDTH(GLOBAL_LOGIC0),
    .L0TLASFCCREDSTARVATION(GLOBAL_LOGIC0),
    .L0TXTLSBFCUPDATE(GLOBAL_LOGIC0),
    .PIPETXDATAKL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0),
    .PIPETXELECIDLEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0),
    .PIPETXDETECTRXLOOPBACKL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0),
    .PIPETXCOMPLIANCEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0),
    .PIPERXPOLARITYL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0),
    .PIPEDESKEWLANESL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0),
    .PIPERESETL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0),
    .PIPETXDATAKL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1),
    .PIPETXELECIDLEL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1),
    .PIPETXDETECTRXLOOPBACKL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1),
    .PIPETXCOMPLIANCEL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1),
    .PIPERXPOLARITYL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1),
    .PIPEDESKEWLANESL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1),
    .PIPERESETL1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1),
    .PIPETXDATAKL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2),
    .PIPETXELECIDLEL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2),
    .PIPETXDETECTRXLOOPBACKL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2),
    .PIPETXCOMPLIANCEL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2),
    .PIPERXPOLARITYL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2),
    .PIPEDESKEWLANESL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2),
    .PIPERESETL2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2),
    .PIPETXDATAKL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3),
    .PIPETXELECIDLEL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3),
    .PIPETXDETECTRXLOOPBACKL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3),
    .PIPETXCOMPLIANCEL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3),
    .PIPERXPOLARITYL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3),
    .PIPEDESKEWLANESL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3),
    .PIPERESETL3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3),
    .PIPETXDATAKL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4),
    .PIPETXELECIDLEL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4),
    .PIPETXDETECTRXLOOPBACKL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4),
    .PIPETXCOMPLIANCEL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4),
    .PIPERXPOLARITYL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4),
    .PIPEDESKEWLANESL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4),
    .PIPERESETL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4),
    .PIPETXDATAKL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5),
    .PIPETXELECIDLEL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5),
    .PIPETXDETECTRXLOOPBACKL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5),
    .PIPETXCOMPLIANCEL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5),
    .PIPERXPOLARITYL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5),
    .PIPEDESKEWLANESL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5),
    .PIPERESETL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5),
    .PIPETXDATAKL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6),
    .PIPETXELECIDLEL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6),
    .PIPETXDETECTRXLOOPBACKL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6),
    .PIPETXCOMPLIANCEL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6),
    .PIPERXPOLARITYL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6),
    .PIPEDESKEWLANESL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6),
    .PIPERESETL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6),
    .PIPETXDATAKL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7),
    .PIPETXELECIDLEL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7),
    .PIPETXDETECTRXLOOPBACKL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7),
    .PIPETXCOMPLIANCEL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7),
    .PIPERXPOLARITYL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7),
    .PIPEDESKEWLANESL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7),
    .PIPERESETL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7),
    .MIMRXBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .MIMRXBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .MIMTXBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .MIMTXBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .MIMDLLBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .MIMDLLBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .CRMRXHOTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN),
    .CRMDOHOTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMDOHOTRESETN),
    .CRMPWRSOFTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n),
    .LLKTXDSTRDYN(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .LLKTXCONFIGREADYN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN),
    .LLKRXSRCRDYN(ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n),
    .LLKRXSRCLASTREQN(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .LLKRXSRCDSCN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN),
    .LLKRXSOFN(ep_BU2_U0_pcie_ep0_llk_rx_sof_n),
    .LLKRXEOFN(ep_BU2_U0_pcie_ep0_llk_rx_eof_n),
    .LLKRXSOPN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN),
    .LLKRXEOPN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN),
    .LLKRXCHCONFIGAVAILABLEN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN),
    .LLKRXCHCONFIGPARTIALN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN),
    .LLKRX4DWHEADERN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN),
    .LLKRXECRCBADN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN),
    .L0RXDLLTLPECRCOK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK),
    .DLLTXPMDLLPOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING),
    .L0FIRSTCFGWRITEOCCURRED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED),
    .L0CFGLOOPBACKACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK),
    .L0MACUPSTREAMDOWNSTREAM(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM),
    .L0MACLINKUP(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKUP),
    .L0MACLINKTRAINING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING),
    .L0DLLASTXSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE),
    .L0ASAUTONOMOUSINITCOMPLETED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED),
    .L0UNLOCKRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED),
    .L0CORRERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD),
    .L0FATALERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD),
    .L0NONFATALERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD),
    .L0FWDCORRERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT),
    .L0FWDFATALERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT),
    .L0FWDNONFATALERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT),
    .L0RECEIVEDASSERTINTALEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT),
    .L0RECEIVEDASSERTINTBLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT),
    .L0RECEIVEDASSERTINTCLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT),
    .L0RECEIVEDASSERTINTDLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT),
    .L0RECEIVEDDEASSERTINTALEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT),
    .L0RECEIVEDDEASSERTINTBLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT),
    .L0RECEIVEDDEASSERTINTCLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT),
    .L0RECEIVEDDEASSERTINTDLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT),
    .L0MSIENABLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MSIENABLE0),
    .L0STATSDLLPRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED),
    .L0STATSDLLPTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED),
    .L0STATSOSRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSRECEIVED),
    .L0STATSOSTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED),
    .L0STATSTLPRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPRECEIVED),
    .L0STATSTLPTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED),
    .L0STATSCFGRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGRECEIVED),
    .L0STATSCFGTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGTRANSMITTED),
    .L0STATSCFGOTHERRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED),
    .L0STATSCFGOTHERTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED),
    .IOSPACEENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_IOSPACEENABLE),
    .MEMSPACEENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MEMSPACEENABLE),
    .L0POWERCONTROLLERCONTROL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL),
    .L0TOGGLEELECTROMECHANICALINTERLOCK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK),
    .L0RXBEACON(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON),
    .L0PMEACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEACK),
    .L0PMEREQOUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT),
    .L0PMEEN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN),
    .L0PWRINHIBITTRANSFERS(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS),
    .L0PWRL1STATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE),
    .L0PWRL23READYDEVICE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE),
    .L0PWRL23READYSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE),
    .L0PWRTXL0SSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE),
    .L0PWRTURNOFFREQ(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTURNOFFREQ),
    .L0RXDLLPM(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM),
    .L0TXDLLPMUPDATED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED),
    .L0MACNEWSTATEACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK),
    .L0MACRXL0SSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE),
    .L0MACENTEREDL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0),
    .L0DLLRXACKOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING),
    .L0DLLTXOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING),
    .L0DLLTXNONFCOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING),
    .L0TXDLLSBFCUPDATED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED),
    .L0RXDLLSBFCUPDATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE),
    .BUSMASTERENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_BUSMASTERENABLE),
    .PARITYERRORRESPONSE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PARITYERRORRESPONSE),
    .SERRENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_SERRENABLE),
    .INTERRUPTDISABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE),
    .URREPORTINGENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE),
    .PIPERXSTATUSL0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[0]}),
    .PIPERXDATAL0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[7], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[5], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[3], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[0]}),
    .PIPERXSTATUSL1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[4], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[3]}),
    .PIPERXDATAL1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[15], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[14]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[13], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[12], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[11], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[9], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[8]}),
    .PIPERXSTATUSL2({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[7], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[6]}),
    .PIPERXDATAL2({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[23], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[22]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[21], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[19], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[18], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[17], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[16]}),
    .PIPERXSTATUSL3({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[10], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[9]}),
    .PIPERXDATAL3({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[31], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[30]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[29], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[28], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[27], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[25], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[24]}),
    .PIPERXSTATUSL4({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL4({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL5({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL5({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL6({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL6({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL7({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL7({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .MIMRXBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[0]}),
    .MIMTXBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[0]}),
    .MIMDLLBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[0]}),
    .LLKTXDATA({ep_BU2_U0_pcie_ep0_llk_tx_data[63], ep_BU2_U0_pcie_ep0_llk_tx_data[62], ep_BU2_U0_pcie_ep0_llk_tx_data[61], 
ep_BU2_U0_pcie_ep0_llk_tx_data[60], ep_BU2_U0_pcie_ep0_llk_tx_data[59], ep_BU2_U0_pcie_ep0_llk_tx_data[58], ep_BU2_U0_pcie_ep0_llk_tx_data[57], 
ep_BU2_U0_pcie_ep0_llk_tx_data[56], ep_BU2_U0_pcie_ep0_llk_tx_data[55], ep_BU2_U0_pcie_ep0_llk_tx_data[54], ep_BU2_U0_pcie_ep0_llk_tx_data[53], 
ep_BU2_U0_pcie_ep0_llk_tx_data[52], ep_BU2_U0_pcie_ep0_llk_tx_data[51], ep_BU2_U0_pcie_ep0_llk_tx_data[50], ep_BU2_U0_pcie_ep0_llk_tx_data[49], 
ep_BU2_U0_pcie_ep0_llk_tx_data[48], ep_BU2_U0_pcie_ep0_llk_tx_data[47], ep_BU2_U0_pcie_ep0_llk_tx_data[46], ep_BU2_U0_pcie_ep0_llk_tx_data[45], 
ep_BU2_U0_pcie_ep0_llk_tx_data[44], ep_BU2_U0_pcie_ep0_llk_tx_data[43], ep_BU2_U0_pcie_ep0_llk_tx_data[42], ep_BU2_U0_pcie_ep0_llk_tx_data[41], 
ep_BU2_U0_pcie_ep0_llk_tx_data[40], ep_BU2_U0_pcie_ep0_llk_tx_data[39], ep_BU2_U0_pcie_ep0_llk_tx_data[38], ep_BU2_U0_pcie_ep0_llk_tx_data[37], 
ep_BU2_U0_pcie_ep0_llk_tx_data[36], ep_BU2_U0_pcie_ep0_llk_tx_data[35], ep_BU2_U0_pcie_ep0_llk_tx_data[34], ep_BU2_U0_pcie_ep0_llk_tx_data[33], 
ep_BU2_U0_pcie_ep0_llk_tx_data[32], ep_BU2_U0_pcie_ep0_llk_tx_data[31], ep_BU2_U0_pcie_ep0_llk_tx_data[30], ep_BU2_U0_pcie_ep0_llk_tx_data[29], 
ep_BU2_U0_pcie_ep0_llk_tx_data[28], ep_BU2_U0_pcie_ep0_llk_tx_data[27], ep_BU2_U0_pcie_ep0_llk_tx_data[26], ep_BU2_U0_pcie_ep0_llk_tx_data[25], 
ep_BU2_U0_pcie_ep0_llk_tx_data[24], ep_BU2_U0_pcie_ep0_llk_tx_data[23], ep_BU2_U0_pcie_ep0_llk_tx_data[22], ep_BU2_U0_pcie_ep0_llk_tx_data[21], 
ep_BU2_U0_pcie_ep0_llk_tx_data[20], ep_BU2_U0_pcie_ep0_llk_tx_data[19], ep_BU2_U0_pcie_ep0_llk_tx_data[18], ep_BU2_U0_pcie_ep0_llk_tx_data[17], 
ep_BU2_U0_pcie_ep0_llk_tx_data[16], ep_BU2_U0_pcie_ep0_llk_tx_data[15], ep_BU2_U0_pcie_ep0_llk_tx_data[14], ep_BU2_U0_pcie_ep0_llk_tx_data[13], 
ep_BU2_U0_pcie_ep0_llk_tx_data[12], ep_BU2_U0_pcie_ep0_llk_tx_data[11], ep_BU2_U0_pcie_ep0_llk_tx_data[10], ep_BU2_U0_pcie_ep0_llk_tx_data[9], 
ep_BU2_U0_pcie_ep0_llk_tx_data[8], ep_BU2_U0_pcie_ep0_llk_tx_data[7], ep_BU2_U0_pcie_ep0_llk_tx_data[6], ep_BU2_U0_pcie_ep0_llk_tx_data[5], 
ep_BU2_U0_pcie_ep0_llk_tx_data[4], ep_BU2_U0_pcie_ep0_llk_tx_data[3], ep_BU2_U0_pcie_ep0_llk_tx_data[2], ep_BU2_U0_pcie_ep0_llk_tx_data[1], 
ep_BU2_U0_pcie_ep0_llk_tx_data[0]}),
    .LLKTXENABLEN({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_llk_tx_enable_n[0]}),
    .LLKTXCHTC({ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2], ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1], ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]}),
    .LLKTXCHFIFO({ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1], ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]}),
    .LLKRXCHTC({ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2], ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]}),
    .LLKRXCHFIFO({ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]}),
    .MGMTWDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_24_, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_11_, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_9_, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_5_, ep_BU2_U0_pcie_ep0_mgmt_wdata_4_, 
GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_2_, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_0_}),
    .MGMTBWREN({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .MGMTADDR({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_addr[6], ep_BU2_U0_pcie_ep0_mgmt_addr[5], 
ep_BU2_U0_pcie_ep0_mgmt_addr[4], ep_BU2_U0_pcie_ep0_mgmt_addr[3], ep_BU2_U0_pcie_ep0_mgmt_addr[2], ep_BU2_U0_pcie_ep0_mgmt_addr[1], 
ep_BU2_U0_pcie_ep0_mgmt_addr[0]}),
    .MGMTSTATSCREDITSEL({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .CFGNEGOTIATEDLINKWIDTH({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGVCID({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0REPLAYTIMERADJUSTMENT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ACKNAKTIMERADJUSTMENT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGASSTATECHANGECMD({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ASTURNPOOLBITSCONSUMED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ASPORTCOUNT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGVCENABLE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGNEGOTIATEDMAXP({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PORTNUMBER({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PACKETHEADERFROMUSER({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0})
,
    .L0MSIREQUEST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXCFGPMTYPE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PWRNEXTLINKSTATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGL0SEXITLAT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPEND({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPENABLE({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPLATENCY({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLSBFCDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .L0TXTLFCNPOSTBYPCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCNPOSTBYPUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCPOSTORDCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCPOSTORDUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCCMPLMCCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCCMPLMCUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0RXTLTLPNONINITIALIZEDVC({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
}),
    .PIPETXDATAL0({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[7], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[5], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[4], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[0]}),
    .PIPEPOWERDOWNL0({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[0]}),
    .PIPETXDATAL1({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[7], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[5], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[4], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[0]}),
    .PIPEPOWERDOWNL1({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1[0]}),
    .PIPETXDATAL2({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[7], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[5], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[4], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[0]}),
    .PIPEPOWERDOWNL2({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2[0]}),
    .PIPETXDATAL3({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[7], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[5], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[4], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[0]}),
    .PIPEPOWERDOWNL3({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3[0]}),
    .PIPETXDATAL4({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL47, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL46, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL45, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL44, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL43, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL42, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL41, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL40}),
    .PIPEPOWERDOWNL4({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL41, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL40}),
    .PIPETXDATAL5({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL57, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL56, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL55, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL54, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL53, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL52, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL51, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL50}),
    .PIPEPOWERDOWNL5({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL51, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL50}),
    .PIPETXDATAL6({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL67, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL66, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL65, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL64, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL63, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL62, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL61, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL60}),
    .PIPEPOWERDOWNL6({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL61, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL60}),
    .PIPETXDATAL7({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL77, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL76, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL75, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL74, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL73, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL72, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL71, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL70}),
    .PIPEPOWERDOWNL7({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL71, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL70}),
    .MIMRXBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[0]}),
    .MIMRXBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0]}),
    .MIMRXBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0]}),
    .MIMTXBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[0]}),
    .MIMTXBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0]}),
    .MIMTXBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0]}),
    .MIMDLLBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[0]}),
    .MIMDLLBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD9, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0]}),
    .MIMDLLBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD9, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0]}),
    .LLKTCSTATUS({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS1, ep_BU2_U0_pcie_ep0_llk_tc_status[0]}),
    .LLKTXCHANSPACE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE0}),
    .LLKTXCHPOSTEDREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN0}),
    .LLKTXCHNONPOSTEDREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN0}),
    .LLKTXCHCOMPLETIONREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN0}),
    .LLKRXDATA({ep_BU2_U0_pcie_ep0_llk_rx_data[63], ep_BU2_U0_pcie_ep0_llk_rx_data[62], ep_BU2_U0_pcie_ep0_llk_rx_data[61], 
ep_BU2_U0_pcie_ep0_llk_rx_data[60], ep_BU2_U0_pcie_ep0_llk_rx_data[59], ep_BU2_U0_pcie_ep0_llk_rx_data[58], ep_BU2_U0_pcie_ep0_llk_rx_data[57], 
ep_BU2_U0_pcie_ep0_llk_rx_data[56], ep_BU2_U0_pcie_ep0_llk_rx_data[55], ep_BU2_U0_pcie_ep0_llk_rx_data[54], ep_BU2_U0_pcie_ep0_llk_rx_data[53], 
ep_BU2_U0_pcie_ep0_llk_rx_data[52], ep_BU2_U0_pcie_ep0_llk_rx_data[51], ep_BU2_U0_pcie_ep0_llk_rx_data[50], ep_BU2_U0_pcie_ep0_llk_rx_data[49], 
ep_BU2_U0_pcie_ep0_llk_rx_data[48], ep_BU2_U0_pcie_ep0_llk_rx_data[47], ep_BU2_U0_pcie_ep0_llk_rx_data[46], ep_BU2_U0_pcie_ep0_llk_rx_data[45], 
ep_BU2_U0_pcie_ep0_llk_rx_data[44], ep_BU2_U0_pcie_ep0_llk_rx_data[43], ep_BU2_U0_pcie_ep0_llk_rx_data[42], ep_BU2_U0_pcie_ep0_llk_rx_data[41], 
ep_BU2_U0_pcie_ep0_llk_rx_data[40], ep_BU2_U0_pcie_ep0_llk_rx_data[39], ep_BU2_U0_pcie_ep0_llk_rx_data[38], ep_BU2_U0_pcie_ep0_llk_rx_data[37], 
ep_BU2_U0_pcie_ep0_llk_rx_data[36], ep_BU2_U0_pcie_ep0_llk_rx_data[35], ep_BU2_U0_pcie_ep0_llk_rx_data[34], ep_BU2_U0_pcie_ep0_llk_rx_data[33], 
ep_BU2_U0_pcie_ep0_llk_rx_data[32], ep_BU2_U0_pcie_ep0_llk_rx_data[31], ep_BU2_U0_pcie_ep0_llk_rx_data[30], ep_BU2_U0_pcie_ep0_llk_rx_data[29], 
ep_BU2_U0_pcie_ep0_llk_rx_data[28], ep_BU2_U0_pcie_ep0_llk_rx_data[27], ep_BU2_U0_pcie_ep0_llk_rx_data[26], ep_BU2_U0_pcie_ep0_llk_rx_data[25], 
ep_BU2_U0_pcie_ep0_llk_rx_data[24], ep_BU2_U0_pcie_ep0_llk_rx_data[23], ep_BU2_U0_pcie_ep0_llk_rx_data[22], ep_BU2_U0_pcie_ep0_llk_rx_data[21], 
ep_BU2_U0_pcie_ep0_llk_rx_data[20], ep_BU2_U0_pcie_ep0_llk_rx_data[19], ep_BU2_U0_pcie_ep0_llk_rx_data[18], ep_BU2_U0_pcie_ep0_llk_rx_data[17], 
ep_BU2_U0_pcie_ep0_llk_rx_data[16], ep_BU2_U0_pcie_ep0_llk_rx_data[15], ep_BU2_U0_pcie_ep0_llk_rx_data[14], ep_BU2_U0_pcie_ep0_llk_rx_data[13], 
ep_BU2_U0_pcie_ep0_llk_rx_data[12], ep_BU2_U0_pcie_ep0_llk_rx_data[11], ep_BU2_U0_pcie_ep0_llk_rx_data[10], ep_BU2_U0_pcie_ep0_llk_rx_data[9], 
ep_BU2_U0_pcie_ep0_llk_rx_data[8], ep_BU2_U0_pcie_ep0_llk_rx_data[7], ep_BU2_U0_pcie_ep0_llk_rx_data[6], ep_BU2_U0_pcie_ep0_llk_rx_data[5], 
ep_BU2_U0_pcie_ep0_llk_rx_data[4], ep_BU2_U0_pcie_ep0_llk_rx_data[3], ep_BU2_U0_pcie_ep0_llk_rx_data[2], ep_BU2_U0_pcie_ep0_llk_rx_data[1], 
ep_BU2_U0_pcie_ep0_llk_rx_data[0]}),
    .LLKRXVALIDN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXVALIDN1, ep_BU2_U0_pcie_ep0_llk_rx_valid_n[0]}),
    .LLKRXPREFERREDTYPE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXPREFERREDTYPE0}),
    .LLKRXCHPOSTEDAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]}),
    .LLKRXCHNONPOSTEDAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]}),
    .LLKRXCHCOMPLETIONAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]}),
    .LLKRXCHPOSTEDPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN0}),
    .LLKRXCHNONPOSTEDPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN0}),
    .LLKRXCHCOMPLETIONPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN0}),
    .MGMTRDATA({ep_BU2_U0_pcie_ep0_mgmt_rdata[31], ep_BU2_U0_pcie_ep0_mgmt_rdata[30], ep_BU2_U0_pcie_ep0_mgmt_rdata[29], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[28], ep_BU2_U0_pcie_ep0_mgmt_rdata[27], ep_BU2_U0_pcie_ep0_mgmt_rdata[26], ep_BU2_U0_pcie_ep0_mgmt_rdata[25], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[24], ep_BU2_U0_pcie_ep0_mgmt_rdata[23], ep_BU2_U0_pcie_ep0_mgmt_rdata[22], ep_BU2_U0_pcie_ep0_mgmt_rdata[21], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[20], ep_BU2_U0_pcie_ep0_mgmt_rdata[19], ep_BU2_U0_pcie_ep0_mgmt_rdata[18], ep_BU2_U0_pcie_ep0_mgmt_rdata[17], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[16], ep_BU2_U0_pcie_ep0_mgmt_rdata[15], ep_BU2_U0_pcie_ep0_mgmt_rdata[14], ep_BU2_U0_pcie_ep0_mgmt_rdata[13], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[12], ep_BU2_U0_pcie_ep0_mgmt_rdata[11], ep_BU2_U0_pcie_ep0_mgmt_rdata[10], ep_BU2_U0_pcie_ep0_mgmt_rdata[9], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[8], ep_BU2_U0_pcie_ep0_mgmt_rdata[7], ep_BU2_U0_pcie_ep0_mgmt_rdata[6], ep_BU2_U0_pcie_ep0_mgmt_rdata[5], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[4], ep_BU2_U0_pcie_ep0_mgmt_rdata[3], ep_BU2_U0_pcie_ep0_mgmt_rdata[2], ep_BU2_U0_pcie_ep0_mgmt_rdata[1], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[0]}),
    .MGMTPSO({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO16, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO14, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO10, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO8, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO0}),
    .MGMTSTATSCREDIT({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTSTATSCREDIT8, ep_BU2_U0_pcie_ep0_mgmt_stats_credit[7], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[6], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[5], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[4], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]}),
    .L0RXMACLINKERROR({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR0}),
    .L0MACNEGOTIATEDLINKWIDTH({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH0}),
    .L0LTSSMSTATE({ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3], ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2], ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1], 
ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]}),
    .L0DLLVCSTATUS({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS0}),
    .L0DLUPDOWN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN0}),
    .L0DLLERRORVECTOR({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR0}),
    .L0DLLASRXSTATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE0}),
    .L0COMPLETERID({ep_BU2_U0_pcie_ep0_fe_l0_completer_id[12], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[11], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[10], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[9], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[8], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[7], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[6], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[5], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[4], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[3], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[2], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[1], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[0]}),
    .L0ERRMSGREQID({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID0}),
    .L0MULTIMSGEN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN02, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN00}),
    .MAXPAYLOADSIZE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE0}),
    .MAXREADREQUESTSIZE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE0}),
    .L0ATTENTIONINDICATORCONTROL({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL0}),
    .L0POWERINDICATORCONTROL({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL0}),
    .L0PWRSTATE0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE00}),
    .L0RXDLLPMTYPE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE0}),
    .L0RXDLLTLPEND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND0}),
    .L0RXDLLSBFCDATA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA18, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA16, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA14, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA10, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA8, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA0}),
    .L0TXDLLFCNPOSTBYPUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED0}),
    .L0TXDLLFCPOSTORDUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED0}),
    .L0TXDLLFCCMPLMCUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED0}),
    .L0RXDLLFCNPOSTBYPCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED0}),
    .L0RXDLLFCNPOSTBYPUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE0}),
    .L0RXDLLFCPOSTORDCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED23, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED0}),
    .L0RXDLLFCPOSTORDUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE0}),
    .L0RXDLLFCCMPLMCCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED23, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED0}),
    .L0RXDLLFCCMPLMCUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE0}),
    .L0UCBYPFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND0}),
    .L0UCORDFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND0}),
    .L0MCFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND0}),
    .L0TRANSFORMEDVC({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK21INV.LOC = "GTP_DUAL_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK21_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK1INV.LOC = "GTP_DUAL_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK1_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK21INV.LOC = "GTP_DUAL_X0Y2";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK21_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK1INV.LOC = "GTP_DUAL_X0Y2";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK1_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK20INV.LOC = "GTP_DUAL_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK20_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK0INV.LOC = "GTP_DUAL_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK0_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK20INV.LOC = "GTP_DUAL_X0Y2";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK20_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK0INV.LOC = "GTP_DUAL_X0Y2";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK0_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_TXDIVSEL_OUT_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_RXDIVSEL_OUT_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_TXDIVSEL_OUT_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_RXDIVSEL_OUT_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_DIVSEL_FB = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_DIVSEL_REF = 2;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_TXDIVSEL_COMM_OUT = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_SATA_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PLL_SATA_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_DIFF_BOOST_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_DIFF_BOOST_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.OOB_CLK_DIVIDER = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_SYNC_FILTERB = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.AC_CAP_DIS_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.AC_CAP_DIS_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_GND_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_GND_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_MID_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_MID_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TERMINATION_IMP_0 = 50;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TERMINATION_IMP_1 = 50;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TERMINATION_OVRD = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_VTTRX_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RCV_TERM_VTTRX_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLKINDC_B = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.MCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COMMA_DOUBLE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.ALIGN_COMMA_WORD_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.MCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COMMA_DOUBLE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.ALIGN_COMMA_WORD_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOS_INVALID_INCR_0 = 8;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOS_THRESHOLD_0 = 128;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOS_INVALID_INCR_1 = 8;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_LOS_THRESHOLD_1 = 128;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_BUFFER_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_BUFFER_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_MIN_LAT_0 = 16;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_MAX_LAT_0 = 18;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_CORRECT_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_DET_LEN_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_ADJ_LEN_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_REPEAT_WAIT_0 = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_MIN_LAT_1 = 16;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_MAX_LAT_1 = 18;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_CORRECT_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_DET_LEN_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_ADJ_LEN_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_REPEAT_WAIT_1 = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_MODE_0 = "MASTER";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_LEVEL_0 = 3;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_LEN_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_MODE_1 = "SLAVE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_LEVEL_1 = 2;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_LEN_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCI_EXPRESS_MODE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCI_EXPRESS_MODE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_STATUS_FMT_0 = "PCIE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_BUFFER_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_XCLK_SEL_0 = "TXOUT";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_XCLK_SEL_0 = "RXREC";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_STATUS_FMT_1 = "PCIE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_BUFFER_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TX_XCLK_SEL_1 = "TXOUT";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_XCLK_SEL_1 = "RXREC";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_SLIDE_MODE_0 = "PCS";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.RX_SLIDE_MODE_1 = "PCS";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_BURST_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_BURST_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_INIT_0 = 12;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_INIT_0 = 22;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_WAKE_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_WAKE_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_BURST_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_BURST_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_INIT_1 = 12;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_INIT_1 = 22;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MIN_WAKE_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_MAX_WAKE_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK25_DIVIDER = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.OVERSAMPLE_MODE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PMA_RX_CFG_0 = 28'h0DCE089;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PMA_RX_CFG_1 = 28'h0DCE089;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TERMINATION_CTRL = 5'b10100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TXRX_INVERT_0 = 5'b00000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TXRX_INVERT_1 = 5'b00000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_BURST_VAL_0 = 3'b100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_IDLE_VAL_0 = 3'b011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COM_BURST_VAL_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_BURST_VAL_1 = 3'b100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.SATA_IDLE_VAL_1 = 3'b011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.COM_BURST_VAL_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i.LOC = "GTP_DUAL_X0Y2";
  X_GTP_DUAL ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i (
    .CLKIN(sys_clk_c),
    .TXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK0_INTNOT),
    .TXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK20_INTNOT),
    .RXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK0_INT),
    .RXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK20_INT),
    .TXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK1_INTNOT),
    .TXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXUSRCLK21_INTNOT),
    .RXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK1_INT),
    .RXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXUSRCLK21_INT),
    .RXP0(pci_exp_rxp[0]),
    .RXN0(pci_exp_rxn[0]),
    .RXP1(pci_exp_rxp[1]),
    .RXN1(pci_exp_rxn[1]),
    .GTPRESET(GLOBAL_LOGIC0),
    .RXCDRRESET0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0),
    .TXRESET0(GLOBAL_LOGIC0),
    .RXRESET0(GLOBAL_LOGIC0),
    .RXBUFRESET0(GLOBAL_LOGIC0),
    .RXCDRRESET1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1),
    .TXRESET1(GLOBAL_LOGIC0),
    .RXRESET1(GLOBAL_LOGIC0),
    .RXBUFRESET1(GLOBAL_LOGIC0),
    .PLLPOWERDOWN(GLOBAL_LOGIC0),
    .REFCLKPWRDNB(GLOBAL_LOGIC1),
    .RXENEQB0(GLOBAL_LOGIC1),
    .RXENEQB1(GLOBAL_LOGIC1),
    .INTDATAWIDTH(GLOBAL_LOGIC1),
    .TXDATAWIDTH0(GLOBAL_LOGIC0),
    .TXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXENPMAPHASEALIGN(GLOBAL_LOGIC0),
    .TXPMASETPHASE(GLOBAL_LOGIC0),
    .RXPMASETPHASE0(GLOBAL_LOGIC0),
    .RXPMASETPHASE1(GLOBAL_LOGIC0),
    .TXENC8B10BUSE0(GLOBAL_LOGIC1),
    .TXPOLARITY0(GLOBAL_LOGIC0),
    .TXINHIBIT0(GLOBAL_LOGIC0),
    .TXENC8B10BUSE1(GLOBAL_LOGIC1),
    .TXPOLARITY1(GLOBAL_LOGIC0),
    .TXINHIBIT1(GLOBAL_LOGIC0),
    .RXPOLARITY0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[0]),
    .RXENPCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXSLIDE0(GLOBAL_LOGIC0),
    .RXCOMMADETUSE0(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE0(GLOBAL_LOGIC1),
    .RXENCHANSYNC0(GLOBAL_LOGIC1),
    .RXDATAWIDTH0(GLOBAL_LOGIC0),
    .RXPOLARITY1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[1]),
    .RXENPCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXSLIDE1(GLOBAL_LOGIC0),
    .RXCOMMADETUSE1(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE1(GLOBAL_LOGIC1),
    .RXENCHANSYNC1(GLOBAL_LOGIC0),
    .RXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[0]),
    .TXDETECTRX0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[0]),
    .TXELECIDLE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[1]),
    .TXDETECTRX1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[1]),
    .TXCOMSTART0(GLOBAL_LOGIC0),
    .TXCOMTYPE0(GLOBAL_LOGIC0),
    .TXCOMSTART1(GLOBAL_LOGIC0),
    .TXCOMTYPE1(GLOBAL_LOGIC0),
    .PLLLKDETEN(GLOBAL_LOGIC1),
    .PRBSCNTRESET0(GLOBAL_LOGIC0),
    .PRBSCNTRESET1(GLOBAL_LOGIC0),
    .DCLK(GLOBAL_LOGIC0),
    .DEN(GLOBAL_LOGIC0),
    .DWE(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN0(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN1(GLOBAL_LOGIC0),
    .RXELECIDLERESET0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[0]),
    .RXELECIDLERESET1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[1]),
    .RXENELECIDLERESETB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[0]),
    .REFCLKOUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_refclk_out[0]),
    .RXRECCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRECCLK0),
    .TXOUTCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXOUTCLK0),
    .RXRECCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRECCLK1),
    .TXOUTCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXOUTCLK1),
    .TXP0(pci_exp_txp[0]),
    .TXN0(pci_exp_txn[0]),
    .TXP1(pci_exp_txp[1]),
    .TXN1(pci_exp_txn[1]),
    .RXVALID0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[0]),
    .RXVALID1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[1]),
    .RESETDONE0(ep_BU2_U0_pcie_ep0_RESETDONE[0]),
    .RESETDONE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[1]),
    .RXCOMMADET0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCOMMADET0),
    .RXBYTEREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEREALIGN0),
    .RXBYTEISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEISALIGNED0),
    .RXCHANBONDSEQ0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANBONDSEQ0),
    .RXCHANREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANREALIGN0),
    .RXCHANISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[0]),
    .RXCOMMADET1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCOMMADET1),
    .RXBYTEREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEREALIGN1),
    .RXBYTEISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBYTEISALIGNED1),
    .RXCHANBONDSEQ1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANBONDSEQ1),
    .RXCHANREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHANREALIGN1),
    .RXCHANISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[1]),
    .PHYSTATUS0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[0]),
    .PHYSTATUS1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[1]),
    .RXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[0]),
    .RXELECIDLE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[1]),
    .PLLLKDET(ep_BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT[0]),
    .RXPRBSERR0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXPRBSERR0),
    .RXPRBSERR1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXPRBSERR1),
    .DRDY(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DRDY),
    .RXOVERSAMPLEERR0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXOVERSAMPLEERR0),
    .RXOVERSAMPLEERR1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXOVERSAMPLEERR1),
    .TXDATA0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[7], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[5], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[3], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[0]}),
    .TXBYPASS8B10B0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[0]}),
    .TXCHARDISPMODE0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[0]}),
    .TXCHARDISPVAL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXDATA1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[15], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[13], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[12], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[11], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[9], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[8]}),
    .TXBYPASS8B10B1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK1({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[1]}),
    .TXCHARDISPMODE1({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[1]}),
    .TXCHARDISPVAL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[0]}),
    .RXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[0]}),
    .TXPOWERDOWN1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[2]}),
    .RXPOWERDOWN1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[2]}),
    .LOOPBACK0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .LOOPBACK1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXDIFFCTRL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS0({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .TXDIFFCTRL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS1({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .RXEQMIX0({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXEQMIX1({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXCHBONDI0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXCHBONDI1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[1]}),
    .TXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DADDR({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .GTPTEST({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXDATA0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA015, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA014, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA013, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA012, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA011, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA010, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA09, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA08, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[6], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[4], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[2], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[0]}),
    .RXNOTINTABLE0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE00}),
    .RXDISPERR0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR00}),
    .RXCHARISK0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISK01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[0]}),
    .RXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP00}),
    .RXCHARISCOMMA0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA00}),
    .RXDATA1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA115, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA114, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA113, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA112, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA111, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA110, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDATA18, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[15], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[14], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[13], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[12], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[10], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[8]}),
    .RXNOTINTABLE1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXNOTINTABLE10}),
    .RXDISPERR1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXDISPERR10}),
    .RXCHARISK1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISK11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[1]}),
    .RXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXRUNDISP10}),
    .RXCHARISCOMMA1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCHARISCOMMA10}),
    .TXKERR0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR00}),
    .TXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP00}),
    .TXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS00}),
    .TXKERR1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXKERR10}),
    .TXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXRUNDISP10}),
    .TXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_TXBUFSTATUS10}),
    .RXLOSSOFSYNC0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC00}),
    .RXCHBONDO0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[1]}),
    .RXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS02, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS00})
,
    .RXLOSSOFSYNC1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXLOSSOFSYNC10}),
    .RXCHBONDO1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[2], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[2]}),
    .RXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXBUFSTATUS10})
,
    .RXSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[2], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[1]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[0]}),
    .RXCLKCORCNT0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT02, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT00})
,
    .RXSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[5], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[4]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[3]}),
    .RXCLKCORCNT1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_RXCLKCORCNT10})
,
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_0__GTP_i_DO0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5.LOC = "PLL_ADV_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_283)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4.LOC = "PLL_ADV_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_284)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3.LOC = "PLL_ADV_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_285)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2.LOC = "PLL_ADV_X0Y2";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_286)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RSTINV.LOC = "PLL_ADV_X0Y2";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RSTINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.COMPENSATION = "SYSTEM_SYNCHRONOUS";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.BANDWIDTH = "OPTIMIZED";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.DIVCLK_DIVIDE = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.RESET_ON_LOSS_OF_LOCK = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.PLL_PMCD_MODE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.RST_DEASSERT_CLK = "CLKIN1";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.EN_REL = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT0_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT1_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT2_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT3_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT4_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT5_DESKEW_ADJUST = "0";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT0_DIVIDE = 2;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT0_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT0_DUTY_CYCLE = 0.5000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT1_DIVIDE = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT1_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT1_DUTY_CYCLE = 0.5000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT2_DIVIDE = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT2_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT3_DIVIDE = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT3_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT3_DUTY_CYCLE = 0.5000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT4_DIVIDE = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT4_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT4_DUTY_CYCLE = 0.5000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT5_DIVIDE = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT5_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKOUT5_DUTY_CYCLE = 0.5000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKFBOUT_MULT = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKFBOUT_PHASE = 0.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.REF_JITTER = 0.1000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKIN1_PERIOD = 10.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.CLKIN2_PERIOD = 10.0000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i.LOC = "PLL_ADV_X0Y2";
  X_PLL_ADV ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i (
    .CLKIN1(ep_BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg),
    .CLKIN2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2),
    .CLKFBIN(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT),
    .CLKINSEL(GLOBAL_LOGIC1),
    .DWE(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE),
    .DEN(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN),
    .DCLK(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK),
    .REL(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED),
    .CLKOUT0(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT),
    .CLKOUT1(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT),
    .CLKOUT2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT),
    .CLKOUT3(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT),
    .CLKOUT4(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT),
    .CLKOUT5(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT),
    .CLKFBOUT(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT),
    .CLKOUTDCM0(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0),
    .CLKOUTDCM1(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1),
    .CLKOUTDCM2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2),
    .CLKOUTDCM3(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3),
    .CLKOUTDCM4(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4),
    .CLKOUTDCM5(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5),
    .CLKFBDCM(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM),
    .LOCKED(ep_BU2_U0_pcie_ep0_clock_lock),
    .DRDY(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY),
    .DADDR({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR4, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR3, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR2, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR1, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR0}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI15, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI14, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI13, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI12, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI11, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI10, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI9, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI8, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI7, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI6, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI5, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI4, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI3, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI2, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI1, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI0}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO15, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO14, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO13, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO11, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO10, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO9, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO8, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO7, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO5, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO4, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO3, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO1, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKALINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBLINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENALINV.LOC = "RAMB36_X1Y6";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.DOA_REG = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.DOB_REG = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.READ_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.READ_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.WRITE_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.WRITE_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.WRITE_MODE_A = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.WRITE_MODE_B = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.RAM_EXTENSION_A = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.RAM_EXTENSION_B = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.SIM_COLLISION_CHECK = "ALL";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.SRVAL_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.SRVAL_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst.LOC = "RAMB36_X1Y6";
  X_RAMB36_EXP ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[0]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[0]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKALINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBLINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENALINV.LOC = "RAMB36_X1Y5";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.DOA_REG = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.DOB_REG = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.READ_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.READ_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.WRITE_WIDTH_A = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.WRITE_WIDTH_B = 36;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.WRITE_MODE_A = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.WRITE_MODE_B = "READ_FIRST";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.RAM_EXTENSION_A = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.RAM_EXTENSION_B = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.SIM_COLLISION_CHECK = "ALL";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.SRVAL_A = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.SRVAL_B = 36'h000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst.LOC = "RAMB36_X1Y5";
  X_RAMB36_EXP ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[0]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[0]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK21INV.LOC = "GTP_DUAL_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK21_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK1INV.LOC = "GTP_DUAL_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK1_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK21INV.LOC = "GTP_DUAL_X0Y1";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK21_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK1INV.LOC = "GTP_DUAL_X0Y1";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK1_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK20INV.LOC = "GTP_DUAL_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK20_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK0INV.LOC = "GTP_DUAL_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK0_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK20INV.LOC = "GTP_DUAL_X0Y1";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK20_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK0INV.LOC = "GTP_DUAL_X0Y1";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK0_INTNOT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_TXDIVSEL_OUT_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_RXDIVSEL_OUT_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_TXDIVSEL_OUT_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_RXDIVSEL_OUT_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_DIVSEL_FB = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_DIVSEL_REF = 2;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_TXDIVSEL_COMM_OUT = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_SATA_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PLL_SATA_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_DIFF_BOOST_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_DIFF_BOOST_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.OOB_CLK_DIVIDER = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_SYNC_FILTERB = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.AC_CAP_DIS_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.AC_CAP_DIS_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_GND_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_GND_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_MID_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_MID_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TERMINATION_IMP_0 = 50;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TERMINATION_IMP_1 = 50;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TERMINATION_OVRD = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_VTTRX_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RCV_TERM_VTTRX_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLKINDC_B = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.MCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COMMA_DOUBLE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.ALIGN_COMMA_WORD_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.MCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COMMA_DOUBLE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.ALIGN_COMMA_WORD_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOS_INVALID_INCR_0 = 8;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOS_THRESHOLD_0 = 128;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOS_INVALID_INCR_1 = 8;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_LOS_THRESHOLD_1 = 128;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_BUFFER_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_BUFFER_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_MIN_LAT_0 = 16;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_MAX_LAT_0 = 18;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_CORRECT_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_DET_LEN_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_ADJ_LEN_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_REPEAT_WAIT_0 = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_MIN_LAT_1 = 16;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_MAX_LAT_1 = 18;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_CORRECT_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_DET_LEN_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_ADJ_LEN_1 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_REPEAT_WAIT_1 = 5;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_MODE_0 = "SLAVE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_LEVEL_0 = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_LEN_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_MODE_1 = "SLAVE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_LEVEL_1 = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_LEN_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCI_EXPRESS_MODE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCI_EXPRESS_MODE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_STATUS_FMT_0 = "PCIE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_BUFFER_USE_0 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_XCLK_SEL_0 = "TXOUT";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_XCLK_SEL_0 = "RXREC";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_STATUS_FMT_1 = "PCIE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_BUFFER_USE_1 = "TRUE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TX_XCLK_SEL_1 = "TXOUT";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_XCLK_SEL_1 = "RXREC";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_SLIDE_MODE_0 = "PCS";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.RX_SLIDE_MODE_1 = "PCS";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_BURST_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_BURST_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_INIT_0 = 12;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_INIT_0 = 22;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_WAKE_0 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_WAKE_0 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_BURST_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_BURST_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_INIT_1 = 12;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_INIT_1 = 22;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MIN_WAKE_1 = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_MAX_WAKE_1 = 7;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK25_DIVIDER = 4;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.OVERSAMPLE_MODE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PMA_RX_CFG_0 = 28'h0DCE089;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PMA_RX_CFG_1 = 28'h0DCE089;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TERMINATION_CTRL = 5'b10100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TXRX_INVERT_0 = 5'b00000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TXRX_INVERT_1 = 5'b00000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_BURST_VAL_0 = 3'b100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_IDLE_VAL_0 = 3'b011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COM_BURST_VAL_0 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_BURST_VAL_1 = 3'b100;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.SATA_IDLE_VAL_1 = 3'b011;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.COM_BURST_VAL_1 = 4'b1111;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i.LOC = "GTP_DUAL_X0Y1";
  X_GTP_DUAL ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i (
    .CLKIN(sys_clk_c),
    .TXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK0_INTNOT),
    .TXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK20_INTNOT),
    .RXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK0_INT),
    .RXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK20_INT),
    .TXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK1_INTNOT),
    .TXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXUSRCLK21_INTNOT),
    .RXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK1_INT),
    .RXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXUSRCLK21_INT),
    .RXP0(pci_exp_rxp[2]),
    .RXN0(pci_exp_rxn[2]),
    .RXP1(pci_exp_rxp[3]),
    .RXN1(pci_exp_rxn[3]),
    .GTPRESET(GLOBAL_LOGIC0),
    .RXCDRRESET0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2),
    .TXRESET0(GLOBAL_LOGIC0),
    .RXRESET0(GLOBAL_LOGIC0),
    .RXBUFRESET0(GLOBAL_LOGIC0),
    .RXCDRRESET1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3),
    .TXRESET1(GLOBAL_LOGIC0),
    .RXRESET1(GLOBAL_LOGIC0),
    .RXBUFRESET1(GLOBAL_LOGIC0),
    .PLLPOWERDOWN(GLOBAL_LOGIC0),
    .REFCLKPWRDNB(GLOBAL_LOGIC1),
    .RXENEQB0(GLOBAL_LOGIC1),
    .RXENEQB1(GLOBAL_LOGIC1),
    .INTDATAWIDTH(GLOBAL_LOGIC1),
    .TXDATAWIDTH0(GLOBAL_LOGIC0),
    .TXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXENPMAPHASEALIGN(GLOBAL_LOGIC0),
    .TXPMASETPHASE(GLOBAL_LOGIC0),
    .RXPMASETPHASE0(GLOBAL_LOGIC0),
    .RXPMASETPHASE1(GLOBAL_LOGIC0),
    .TXENC8B10BUSE0(GLOBAL_LOGIC1),
    .TXPOLARITY0(GLOBAL_LOGIC0),
    .TXINHIBIT0(GLOBAL_LOGIC0),
    .TXENC8B10BUSE1(GLOBAL_LOGIC1),
    .TXPOLARITY1(GLOBAL_LOGIC0),
    .TXINHIBIT1(GLOBAL_LOGIC0),
    .RXPOLARITY0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[2]),
    .RXENPCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXSLIDE0(GLOBAL_LOGIC0),
    .RXCOMMADETUSE0(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE0(GLOBAL_LOGIC1),
    .RXENCHANSYNC0(GLOBAL_LOGIC0),
    .RXDATAWIDTH0(GLOBAL_LOGIC0),
    .RXPOLARITY1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[3]),
    .RXENPCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXSLIDE1(GLOBAL_LOGIC0),
    .RXCOMMADETUSE1(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE1(GLOBAL_LOGIC1),
    .RXENCHANSYNC1(GLOBAL_LOGIC0),
    .RXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[2]),
    .TXDETECTRX0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[2]),
    .TXELECIDLE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[3]),
    .TXDETECTRX1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[3]),
    .TXCOMSTART0(GLOBAL_LOGIC0),
    .TXCOMTYPE0(GLOBAL_LOGIC0),
    .TXCOMSTART1(GLOBAL_LOGIC0),
    .TXCOMTYPE1(GLOBAL_LOGIC0),
    .PLLLKDETEN(GLOBAL_LOGIC1),
    .PRBSCNTRESET0(GLOBAL_LOGIC0),
    .PRBSCNTRESET1(GLOBAL_LOGIC0),
    .DCLK(GLOBAL_LOGIC0),
    .DEN(GLOBAL_LOGIC0),
    .DWE(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN0(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN1(GLOBAL_LOGIC0),
    .RXELECIDLERESET0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[2]),
    .RXELECIDLERESET1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[3]),
    .RXENELECIDLERESETB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[1]),
    .REFCLKOUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_REFCLKOUT),
    .RXRECCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRECCLK0),
    .TXOUTCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXOUTCLK0),
    .RXRECCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRECCLK1),
    .TXOUTCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXOUTCLK1),
    .TXP0(pci_exp_txp[2]),
    .TXN0(pci_exp_txn[2]),
    .TXP1(pci_exp_txp[3]),
    .TXN1(pci_exp_txn[3]),
    .RXVALID0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[2]),
    .RXVALID1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[3]),
    .RESETDONE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[2]),
    .RESETDONE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[3]),
    .RXCOMMADET0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCOMMADET0),
    .RXBYTEREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEREALIGN0),
    .RXBYTEISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEISALIGNED0),
    .RXCHANBONDSEQ0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANBONDSEQ0),
    .RXCHANREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANREALIGN0),
    .RXCHANISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[2]),
    .RXCOMMADET1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCOMMADET1),
    .RXBYTEREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEREALIGN1),
    .RXBYTEISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBYTEISALIGNED1),
    .RXCHANBONDSEQ1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANBONDSEQ1),
    .RXCHANREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHANREALIGN1),
    .RXCHANISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[3]),
    .PHYSTATUS0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[2]),
    .PHYSTATUS1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[3]),
    .RXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[2]),
    .RXELECIDLE1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[3]),
    .PLLLKDET(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_PLLLKDET),
    .RXPRBSERR0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXPRBSERR0),
    .RXPRBSERR1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXPRBSERR1),
    .DRDY(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DRDY),
    .RXOVERSAMPLEERR0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXOVERSAMPLEERR0),
    .RXOVERSAMPLEERR1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXOVERSAMPLEERR1),
    .TXDATA0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[23], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[22], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[21], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[19], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[18], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[17], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[16]}),
    .TXBYPASS8B10B0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[2]}),
    .TXCHARDISPMODE0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[2]}),
    .TXCHARDISPVAL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXDATA1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[31], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[30], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[29], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[28], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[27], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[25], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[24]}),
    .TXBYPASS8B10B1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK1({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[3]}),
    .TXCHARDISPMODE1({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[3]}),
    .TXCHARDISPVAL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[4]}),
    .RXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[4]}),
    .TXPOWERDOWN1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[6]}),
    .RXPOWERDOWN1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[6]}),
    .LOOPBACK0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .LOOPBACK1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXDIFFCTRL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS0({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .TXDIFFCTRL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS1({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .RXEQMIX0({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXEQMIX1({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXCHBONDI0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[2], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[2]}),
    .RXCHBONDI1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[3], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[3]}),
    .TXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DADDR({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .GTPTEST({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXDATA0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA015, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA014, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA013, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA012, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA011, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA010, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA09, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA08, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[22], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[21], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[20], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[19], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[18], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[16]}),
    .RXNOTINTABLE0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE00}),
    .RXDISPERR0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR00}),
    .RXCHARISK0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISK01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[2]}),
    .RXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP00}),
    .RXCHARISCOMMA0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA00}),
    .RXDATA1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA115, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA114, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA113, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA112, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA111, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA110, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDATA18, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[31], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[30], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[28], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[27], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[26], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[25], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[24]}),
    .RXNOTINTABLE1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXNOTINTABLE10}),
    .RXDISPERR1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXDISPERR10}),
    .RXCHARISK1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISK11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[3]}),
    .RXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXRUNDISP10}),
    .RXCHARISCOMMA1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHARISCOMMA10}),
    .TXKERR0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR00}),
    .TXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP00}),
    .TXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS00}),
    .TXKERR1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXKERR10}),
    .TXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXRUNDISP10}),
    .TXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_TXBUFSTATUS10}),
    .RXLOSSOFSYNC0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC00}),
    .RXCHBONDO0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond2[3], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond1[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_chbond0[3]}),
    .RXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS02, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS00})
,
    .RXLOSSOFSYNC1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXLOSSOFSYNC10}),
    .RXCHBONDO1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCHBONDO10}),
    .RXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXBUFSTATUS10})
,
    .RXSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[8], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[7]
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[6]}),
    .RXCLKCORCNT0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT02, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT00})
,
    .RXSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[10], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[9]}),
    .RXCLKCORCNT1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_RXCLKCORCNT10})
,
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_GTPD_2__GTP_i_DO0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKLINV.LOC = "RAMB36_X1Y9";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKLINV.LOC = "RAMB36_X1Y9";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKLINV.LOC = "RAMB36_X1Y9";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENLINV.LOC = "RAMB36_X1Y9";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENLINV.LOC = "RAMB36_X1Y9";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.DO_REG = 1;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.EN_ECC_WRITE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.EN_ECC_READ = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.EN_ECC_SCRUB = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.SIM_COLLISION_CHECK = "ALL";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT = 72'h000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.SRVAL = 72'h000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst.LOC = "RAMB36_X1Y9";
  X_RAMB36SDP_EXP ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst (
    .RDENU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .RDENL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT),
    .WRENU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .WRENL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT),
    .SSRU(GLOBAL_LOGIC0),
    .SSRL(GLOBAL_LOGIC0),
    .RDCLKU(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .RDCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT),
    .WRCLKU(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .WRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT),
    .RDRCLKU(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .RDRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT),
    .REGCEU(GLOBAL_LOGIC1),
    .REGCEL(GLOBAL_LOGIC1),
    .SBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR),
    .DBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[0]}),
    .DIP({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RDADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL0}),
    .RDADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU0}),
    .WRADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL0}),
    .WRADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU0}),
    .WEU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen}),
    .WEL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[0]}),
    .DOP({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP0}),
    .ECCPARITY({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY0})
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBLINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBUINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKALINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAUINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBLINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBUINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKALINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBLINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0003),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENALINV.LOC = "RAMB36_X1Y3";
  X_BUF app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENALINV (
    .I(app_PIO_PIO_EP_EP_RX_rd_data3_en_6),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT)
  );
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.DOA_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.DOB_REG = 1;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.READ_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.READ_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.WRITE_WIDTH_A = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.WRITE_WIDTH_B = 36;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.WRITE_MODE_A = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.WRITE_MODE_B = "WRITE_FIRST";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.RAM_EXTENSION_A = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.RAM_EXTENSION_B = "NONE";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.SIM_COLLISION_CHECK = "ALL";
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.SRVAL_A = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.SRVAL_B = 36'h000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom.LOC = "RAMB36_X1Y3";
  X_RAMB36_EXP app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom (
    .ENAU(app_PIO_PIO_EP_EP_RX_rd_data3_en_6),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0003),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003, 
app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003, 
app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data3_o[31], app_PIO_PIO_EP_EP_MEM_rd_data3_o[30], app_PIO_PIO_EP_EP_MEM_rd_data3_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[28], app_PIO_PIO_EP_EP_MEM_rd_data3_o[27], app_PIO_PIO_EP_EP_MEM_rd_data3_o[26], app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[24], app_PIO_PIO_EP_EP_MEM_rd_data3_o[23], app_PIO_PIO_EP_EP_MEM_rd_data3_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[21], app_PIO_PIO_EP_EP_MEM_rd_data3_o[20], app_PIO_PIO_EP_EP_MEM_rd_data3_o[19], app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[17], app_PIO_PIO_EP_EP_MEM_rd_data3_o[16], app_PIO_PIO_EP_EP_MEM_rd_data3_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[14], app_PIO_PIO_EP_EP_MEM_rd_data3_o[13], app_PIO_PIO_EP_EP_MEM_rd_data3_o[12], app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[10], app_PIO_PIO_EP_EP_MEM_rd_data3_o[9], app_PIO_PIO_EP_EP_MEM_rd_data3_o[8], app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[6], app_PIO_PIO_EP_EP_MEM_rd_data3_o[5], app_PIO_PIO_EP_EP_MEM_rd_data3_o[4], app_PIO_PIO_EP_EP_MEM_rd_data3_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[2], app_PIO_PIO_EP_EP_MEM_rd_data3_o[1], app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA2, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA1, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB2, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB1, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDRCLKLINV.LOC = "RAMB36_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDRCLKLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDRCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRCLKLINV.LOC = "RAMB36_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRCLKLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDCLKLINV.LOC = "RAMB36_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDCLKLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDCLKL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRENLINV.LOC = "RAMB36_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRENL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDENLINV.LOC = "RAMB36_X0Y1";
  X_BUF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDENL_INT)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.DO_REG = 0;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.EN_ECC_WRITE = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.EN_ECC_READ = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.EN_ECC_SCRUB = "FALSE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.SIM_COLLISION_CHECK = "NONE";
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT = 72'h000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.SRVAL = 72'h000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo.LOC = "RAMB36_X0Y1";
  X_RAMB36SDP_EXP ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo (
    .RDENU(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .RDENL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDENL_INT),
    .WRENU(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .WRENL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRENL_INT),
    .SSRU(GLOBAL_LOGIC0),
    .SSRL(GLOBAL_LOGIC0),
    .RDCLKU(trn_clk_c),
    .RDCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDCLKL_INT),
    .WRCLKU(trn_clk_c),
    .WRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRCLKL_INT),
    .RDRCLKU(trn_clk_c),
    .RDRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDRCLKL_INT),
    .REGCEU(GLOBAL_LOGIC0),
    .REGCEL(GLOBAL_LOGIC0),
    .SBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_SBITERR),
    .DBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DBITERR),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[63], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[61], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[60], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[59], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[57], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[55], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[54], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[53], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[51], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[49], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[48], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[47], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[45], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[43], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[42], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[41], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[39], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[37], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[36], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[35], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[33], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[31], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[30], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[29], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[28], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[27], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[25], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[24], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[23], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[22], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[21], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[19], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[18], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[17], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[16], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[15], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[13], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[12], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[11], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[9], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[0]}),
    .DIP({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_229, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_235, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[0]}),
    .RDADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL0}),
    .RDADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU0}),
    .WRADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[4], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[3]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[0]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL0}),
    .WRADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[4], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[3]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[0]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU0}),
    .WEU({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .WEL({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[63], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[62], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[60], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[59], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[58]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[57], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[56], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[55]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[54], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[53], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[52]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[51], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[50], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[49]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[48], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[47], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[46]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[45], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[44], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[43]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[42], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[41], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[40]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[39], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[38], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[37]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[36], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[35], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[34]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[33], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[32], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[31]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[30], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[29], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[28]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[27], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[26], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[25]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[24], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[23], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[22]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[21], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[20], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[19]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[18], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[17], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[16]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[15], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[14], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[13]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[12], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[11], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[10]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[9], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[8]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[4]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[2]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[0]
}),
    .DOP({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_7_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_6_, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DOP5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DOP4, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_}),
    .ECCPARITY({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY7, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY0})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and00011.INIT = 64'h2000000022222222;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux00001.INIT = 64'hFFFCF3F00F0C0300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_134),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW0.INIT = 64'h0000000000000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1140)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_SW0.INIT = 64'h00000000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1143)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_208),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000.INIT = 64'h0000FF800000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_208),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1143),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy_1_11.INIT = 64'hAAAA080008000800;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux00001.INIT = 64'hC000C00300000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub00006),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_0_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_2_1.INIT = 64'h0FF0F00FF0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_3_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub00006)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_3_1.INIT = 64'h0F0FC3F0C3F0C3F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_83_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_3_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_83_addsub00006)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_0_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_2_1.INIT = 64'hFFFF0000F00F0FF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_1_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_1_1.INIT = 64'hCCCCCCC3CCC3CCCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux00001.INIT = 64'hFCCFFFCC30033300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_134),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW1.INIT = 64'hC000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1141)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_200),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000.INIT = 64'h1133332333333323;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1140),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1141),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_21.INIT = 64'h000000000000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_3.INIT = 64'h287D7D28AAFFFFAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy_1_11.INIT = 64'hFFFF54FF54FF54FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_1_1.INIT = 64'h0FF0F0F00F0FF00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_1_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_0_1.INIT = 64'h3CCCCCCC3CCCC3C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_84_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_2_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_51),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_50),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_2_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_0_1.INIT = 64'hAAAAAAA96666666A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_83_addsub00006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_3_1.INIT = 64'hC3C3693C693C693C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_56),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux00001.INIT = 64'h0808080808080810;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_83_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and00001.INIT = 64'h00000000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not00011.INIT = 64'h00000000FF0AFF02;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not00011.INIT = 64'hFFFFFFFFFF0AFF02;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW0.INIT = 64'h8000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4007)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_134),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000.INIT = 64'hCCDC001000100010;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4008),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4007),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux00001.INIT = 64'hAAAAAAAACCCC0FF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd__add0001_cy[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000.INIT = 64'hAAAAAAAACCCCF00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4114),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux00001.INIT = 64'hF0FFFFF0000F0F00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux00001.INIT = 64'hFFFF00FF000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_F.INIT = 64'hF0F0F0F0F0F0F00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_F (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_G.INIT = 64'hCCCCCCC3FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5__SW0.INIT = 64'hCCCCCCCCCCCCCCC9;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N942)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5_.INIT = 64'hEFDCEFDC2310EFDC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N942),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_1_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_3_1.INIT = 64'h0F0FC3F0C3F0C3F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_83_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_58),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_57),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not00011.INIT = 64'hFFFF00CCFFFF000C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not00011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux00001.INIT = 64'hAAAAAAAACCCC0FF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux00002.INIT = 64'hCDDCDCDC01101010;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux00001.INIT = 64'hFFFF5555BFEA1540;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_SW4.INIT = 64'h7FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_SW4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4110)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and00001.INIT = 64'h00FF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000.INIT = 64'hAAAAAAAACCCCF00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4110),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd__add0001_cy_4_11.INIT = 64'hC000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd__add0001_cy_4_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd__add0001_cy[4])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux00001.INIT = 64'hCFFCCFCC03300300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_143),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_1_11.INIT = 64'hF0FFFFF0000F0F00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_0_11.INIT = 64'hFFFF00FF000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_1_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_12.INIT = 64'hFF00FF00FF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_12 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_11.INIT = 64'hF0F0F00FFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6__f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_2.INIT = 64'hF0F0F00FF0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_1.INIT = 64'hCCCCC3CCFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_11.INIT = 64'h000000000000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_3_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub00006)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_2_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_62),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_52),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_64),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld1.INIT = 64'h2AAAAAAAAAAAAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_130),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and00002.INIT = 64'h3FFFFFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and00002 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_3_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_2_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_1_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13_rt.INIT = 64'hFFFF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_0__rt.INIT = 32'hFF00FF00;
  X_LUT5 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[0]),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_7_.INIT = 64'h4CB3CC33CC33CC33;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_6_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_5_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_4_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and00001.INIT = 64'h000000CC0000000C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_129),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux00001.INIT = 64'hCCCCCCCCF0F000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux00002.INIT = 64'hBEEEEEEE14444444;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux00001.INIT = 64'hFFFF00FFFF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_and0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_SW2.INIT = 64'h0FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_SW2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4114)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and00001.INIT = 64'hFF00000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW1.INIT = 64'h3FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4008)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux00001.INIT = 64'hCFCCCFFC03000330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_143),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux000011.INIT = 64'hFCCFFFCC30033300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux000011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_6_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[6])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_4_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[4])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_2_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[2])
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux00001.INIT = 64'h3CF0F0F0F0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4__rt.INIT = 64'hFFFFFFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_SW0.INIT = 64'hF000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1425)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18.INIT = 64'hBFEAFFAA15405500;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1425),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_4_1_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_4_11.INIT = 64'h3CF0F0F0F0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_4_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4__rt.INIT = 64'hFFFFFFFF00000000;
  X_LUT6
 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_1_11.INIT = 64'hD78282D7FFAAAAFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_0_11.INIT = 64'h000FF0FFF0FFF0FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy_1_11.INIT = 64'hFFFF54FF54FF54FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_1_1.INIT = 64'h0FF0F0F00F0FF00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[7])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt000011.INIT = 64'hFFFFFFFFFFFFFFFE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam trn_rsrc_dsc_n_c_50_SLICEL_C6LUT.INIT = 64'hFFFFFFFFFFFFFFFF;
  X_LUT6 trn_rsrc_dsc_n_c_50_SLICEL_C6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl1.INIT = 64'h3030F0F000F000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_130),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_131),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_0_.INIT = 64'h95555555AAAAAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_SW0.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N421)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_130),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N421),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not00011.INIT = 64'h3FFFFFFFC0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not00011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_or00001.INIT = 64'hFFFF5F0033333300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_128),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_129),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_or0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np11.INIT = 64'hFF00000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np.INIT = 64'h00005F0000003300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_128),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_129),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np_135)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_1_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_0_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_5_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[5])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_7_1.INIT = 64'hFFFAFFFAF8FAFAFA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[7])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_3_1.INIT = 64'hDDCDCDCD88C8C8C8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[3])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000021.INIT = 64'h3FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000021 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000011.INIT = 64'hFFF0F0FF0F00000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[6])
  );
  defparam cfg_function_number_c_0__151_SLICEL_D6LUT.INIT = 64'h0000000000000000;
  X_LUT6 cfg_function_number_c_0__151_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_143),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq00001.INIT = 64'h0000000080000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux00001.INIT = 64'hBFEAFFAA15405500;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux00001.INIT = 64'hCFFCFFCC03303300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_3_11.INIT = 64'hBFEAFFAA15405500;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_3_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_2_11.INIT = 64'hCFFCFFCC03303300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_2_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np15_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np151.INIT = 64'h6AAAAAAAAAAAAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np151 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_5__rt.INIT = 64'hFFFFFFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_0_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_2_1.INIT = 64'h0FF0F00FF0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy_1_11.INIT = 64'hAAAA080008000800;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_48),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_47),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux00001.INIT = 64'hC000C00300000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub00006),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_0_1.INIT = 64'h3CCCCCCC3CCCC3C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_84_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_49),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_61),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_SW0.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N423)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_128),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N423),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[7])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt000011.INIT = 64'hFFFFFFFFFFFFFFFE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_129),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam trn_rsrc_dsc_n_c_51_SLICEL_C6LUT.INIT = 64'hFFFFFFFFFFFFFFFF;
  X_LUT6 trn_rsrc_dsc_n_c_51_SLICEL_C6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and00001.INIT = 64'h00000000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not00011.INIT = 64'h3FFFFFFFC0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not00011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_pre.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_pre (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_pre_137),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np_135),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl1.INIT = 64'h0000DC0000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_127),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_126),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and000011.INIT = 64'hC0000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and000011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_138),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_3__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_3__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_45_SLICEL_D5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_45_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D5LUT_O5)
  );
  X_ONE ProtoComp365_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__150, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_2_.INIT = 64'hFFFF00000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_1__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_1__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__144_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__144_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_0__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[0]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A6LUT_O6)
  );
  defparam cfg_function_number_c_0__145_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__145_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_7__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_7__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_41_SLICEL_D5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_41_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[28]),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__150),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__151, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_6__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_6__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_42_SLICEL_C5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_42_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_5__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_5__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_43_SLICEL_B5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_43_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_4__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_4__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_44_SLICEL_A5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_44_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_11__INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_11__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__D6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__151),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_10__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_10__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_38_SLICEL_C5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_38_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_9__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_9__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_39_SLICEL_B5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_39_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_8__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_8__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_40_SLICEL_A5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_40_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_87_rom000011.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_87_rom000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_139),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam cfg_function_number_c_0__141_SLICEL_D6LUT.INIT = 64'h0000000000000000;
  X_LUT6 cfg_function_number_c_0__141_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_3_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_2_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_1_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31_rt.INIT = 64'hFFFF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_0__rt.INIT = 32'hFF00FF00;
  X_LUT5 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[0]),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_7_.INIT = 64'h4CB3CC33CC33CC33;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_6_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_5_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_4_.INIT = 64'h7F80FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and00002.INIT = 64'h3FFFFFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and00002 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np1.INIT = 64'h0000D0C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_127),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_126),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and000011.INIT = 64'hC0000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and000011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_8_1.INIT = 64'hFFFAFFFAF8FAFAFA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr[8])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_4_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_3_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and000061.INIT = 64'h0000000000000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and000061 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_9_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_8_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_8_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_67),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_87_rom000041.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_87_rom000041 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_0_.INIT = 64'h95555555AAAAAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_set_buf_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_136),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and00051.INIT = 64'hFFFF0000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and00051 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_2_11.INIT = 64'hF0F0E1C378F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_2_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not00011.INIT = 64'hFF00F000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned1.INIT = 64'hFFFFFFFFF0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_132),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_127),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_126),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not00012.INIT = 64'hF000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not00012 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not00011.INIT = 64'h8880808080808080;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_192),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_7_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_6_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_69),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_inc_dec_b_not00011.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_inc_dec_b_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_39),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_63),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_2_1.INIT = 64'hFF222222F0202020;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR2(ep_cfg_dcommand_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_3_1.INIT = 64'hFF222222F0202020;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR2(ep_cfg_dcommand_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_3_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub00006)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_1_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_2_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy_1_11.INIT = 64'hFFFF54FF54FF54FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_0_1.INIT = 64'h2888888828828882;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rst_n_inv1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rst_n_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl1.INIT = 64'hC0C0C0C0CCC0C0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_1.INIT = 64'h00F0F0F000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_132),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux00001.INIT = 64'h00000000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_145),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_144),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux00001.INIT = 64'h00000000C0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_192),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_203),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or00001.INIT = 64'hFFFFFFFFFFFFFFF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_209),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_206),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_200),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_208),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_3_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_2_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_11_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_10_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_0_1.INIT = 64'hFF222222F0202020;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR2(ep_cfg_dcommand_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_1_1.INIT = 64'hFF222222F0202020;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR2(ep_cfg_dcommand_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en1.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_cfg_dcommand_2_),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_0_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_3_1.INIT = 64'h00FFFF0000F0F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_cfg_dcommand_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy_1_11.INIT = 64'hAAAA080008000800;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_55),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_54),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_53),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux00001.INIT = 64'h8000800200000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_err_ftl_en),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub00006),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_1.INIT = 64'h33C32282CCC38882;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(ep_cfg_command_8_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_84_cy[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .ADR4(ep_cfg_dcommand_2_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_83_addsub0000_cy[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_2_1.INIT = 64'h3CC32882CCCC8888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(ep_cfg_dcommand_2_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR4(ep_cfg_command_8_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_3_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__D6LUT_O6)
  );
  X_ZERO ProtoComp383_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__117, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__B6LUT_O6, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46
})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_2_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_1_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_0_.INIT = 64'h8778787877888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_11.INIT = 64'h0CCC00000CCC0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D6LUT_O6)
  );
  defparam cfg_function_number_c_0__136_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__136_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3__117),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__118, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[1]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_6_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_5_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_4_.INIT = 64'h8878787888888888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_141),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_4_11.INIT = 64'h000000020000000A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_4_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__D6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7__118),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__D6LUT_O6, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_12.INIT = 64'h0000F000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_12 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_1_11.INIT = 64'hA028D7A0D7A0D7A0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_1.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy_4_11.INIT = 64'h0000000080000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy_4_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy[4])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_5_11.INIT = 64'hC0FF00FF3F00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_5_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_1.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_1_11.INIT = 64'hF3FC33CC33CC33CC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_1_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_0_11.INIT = 64'h000F00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and00011.INIT = 64'hFFFF000000FF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_125),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_126),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and00001.INIT = 64'h00FF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_180),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_125),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_163),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_2_.INIT = 64'h00000003000303C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_2_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_3_1.INIT = 64'h0000030000300330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_189),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or00001.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_188),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_224),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or00001.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_5_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_4_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW1.INIT = 64'h7300FF73100FFF1F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N3639)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_156),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_156),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_156),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_36),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Msub_pcpl_addto_sub0000_xor_0_11.INIT = 64'h0FF0F0F0FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Msub_pcpl_addto_sub0000_xor_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden1.INIT = 64'h00CC4CCC4CCC4CCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden1 (
    .ADR0(trn_rdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add00001.INIT = 64'hC3333CCC0FFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np1.INIT = 64'h0F00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_pre_137),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_3_11.INIT = 64'h0800001000000030;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_3_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_1_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_0_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_2_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_140),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_or00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_4_11.INIT = 64'h1540550055005500;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_4_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_2_11.INIT = 64'h134C33CC5F00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_2_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not000111.INIT = 64'hFF00000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_3_11.INIT = 64'h0330330033003300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_3_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_6_11.INIT = 64'h152A55AA3F00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_6_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_237),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not00011.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_229),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_163),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_162),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_189),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_161),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_0_2.INIT = 64'hFFFFFFFCFFFCF0C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_0_2 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_1_1.INIT = 64'hFFFFFFFFFCFCF0C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_244),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_225),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_222),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or000021.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or000021 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux000011.INIT = 64'hFFF0F0F0F0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_191),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW0.INIT = 64'hD540FD54DD44FF55;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N3638)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_204),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001.INIT = 64'hAAAAAAAAAA8AA888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N3639),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N3638),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_222),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_223),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_66),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_87_rom000041.INIT = 64'h0F0FFF0FFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_87_rom000041 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_36),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_87_rom000011.INIT = 64'hF000F0000FFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_87_rom000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_36),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_38),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_68),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_Mrom_COND_86_rom000041_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_Mrom_COND_86_rom000041_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_3_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub00006)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_3_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[3]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__D6LUT_O6)
  );
  X_ZERO ProtoComp362_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__115, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_2_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[2]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_1_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_0_.INIT = 64'h0000FFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[7]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_7_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[7]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3__115),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__116, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_6_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[6]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_5_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[5]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_4_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[4]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7__A6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7__116),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__CARRY4_O0}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[8]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_8_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[8]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_174),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q3_185),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q3_185),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_174),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_187),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_175),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_227),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_221),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or000011.INIT = 64'h0000001100000100;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_190),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or00001.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_2_1.INIT = 64'hF0FFF000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_1_1.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or00001.INIT = 64'h0000000000000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_2.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_219),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux00001.INIT = 64'hFFFFFFFF0000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_190),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_159),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_114),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_223),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_36),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_60),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_2_1.INIT = 64'hCCCC0C000C000C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_3_1.INIT = 64'hCCCC0C000C000C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_1_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_12.INIT = 64'h208AA00A2288AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_12 (
    .ADR0(ep_cfg_dcommand_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_11.INIT = 64'h8282888222228822;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_11 (
    .ADR0(ep_cfg_dcommand_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_2_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_0_1.INIT = 64'h30C000F0F000C030;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR2(ep_cfg_dcommand_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub00006),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl1.INIT = 64'h00F0F0F0F0F0F0F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_pre_139),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_179),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or00011.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_167),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_186),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_178),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_243),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_SW0.INIT = 64'h0000000000000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4432)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_160),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_149),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000.INIT = 64'h0302020203020303;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_243),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_187),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_161),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_236),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_162),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4432),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_F.INIT = 64'hDDDDFEFEDCDCBEAE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_F (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_G.INIT = 64'hDDDDFEFEDDDCBFAE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_G (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_226),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and00001.INIT = 64'h0000000000000008;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_188),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and00001.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_1_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_0_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_114),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_236),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_11.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_5_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_220),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux00001.INIT = 64'hFFFFFFFF00000F00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_190),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_159),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_114),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_224),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_0_1.INIT = 64'hCCCC0C000C000C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_1_1.INIT = 64'hCCCC0C000C000C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_1_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_1_1.INIT = 64'h8888888888888448;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_2_1.INIT = 64'hCCCC0000C00C0CC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy_2_11.INIT = 64'h3C0C0C0C0C0C0C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy_2_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux00001.INIT = 64'hC000C00C0000000C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub00006),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_83_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_0_1.INIT = 64'hF000F000FFFFF000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_45),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_44),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy_2_11.INIT = 64'hFFCFCFCFCFCFCFC3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy_2_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_cor_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_84_cy[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_3_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[3]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__D6LUT_O6)
  );
  X_ZERO ProtoComp373_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_2_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[2]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_1_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_0_.INIT = 64'h0000FFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__DI_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[4]}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__O_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O0}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6__S_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_6_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[6]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_5.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[5]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_5_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[5]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_4.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[4]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_4_.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[4]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_235),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_195),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_218),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux00001.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux00001.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux00001.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_7_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_6_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_3_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_2_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_1_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_157),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[41]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[42]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[41]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_42_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[43]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[42]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[43]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0__SW0.INIT = 64'hAEAAAAAA0C000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[41]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[41]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2224)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_158),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_159),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[8]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_DP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[9]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_DP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8__A6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_65),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_inc_dec_b_not00011.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_inc_dec_b_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_35),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In40.INIT = 64'h0CC00CC0FCF03CF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In40 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map11)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In37.INIT = 64'hCCFFFFF0CCF0FFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In37 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map11)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_39),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out41.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out41 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_or00001.INIT = 64'hFF2AAAAA2A2AAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_pre_133),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_119),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_120),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_1_1.INIT = 64'h0FFF0FF00FF00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_0_1.INIT = 64'h0F00F0FF0F0F0FFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux00001.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux00001.INIT = 64'hF0F0F00000F00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_199),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_209),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mxor_malformed_rem_xor0000_xo_2_1.INIT = 64'hC33C3CC333CCCC33;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mxor_malformed_rem_xor0000_xo_2_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_234),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or00001.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_231),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_230),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_232),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_194),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_195),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop11.INIT = 64'hFFFFFFFFFFFFFFFE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_207),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_218),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_219),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_220),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_197),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_234),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_167),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop2.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_193),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_207),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or00001.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_203),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_201),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_SW0.INIT = 64'hFFFCFFFCFCC0FCCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N413)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_206),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N413),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and00001.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_220),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_207),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_175),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and00001.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not00011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur1.INIT = 64'h00000000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1__SW0.INIT = 64'hAEAAAAAA0C000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[42]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[42]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2222)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_121.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_121 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N32)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d1.INIT = 64'h00000000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_158),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_153),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_152),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_35),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_SW0.INIT = 64'hFFFFFFFFFCFCFCFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_63),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_62),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_64),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_60),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_61),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1147)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In.INIT = 64'h00000001FF00FF01;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1147),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_63.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[63]),
    .O(trn_rd_c[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_62.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[62]),
    .O(trn_rd_c[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_61.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[61]),
    .O(trn_rd_c[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_60.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[60]),
    .O(trn_rd_c[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_197),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_212),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and00001.INIT = 64'h00FF00FF000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_192),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_193),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_192),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_q_1_and000011.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_q_1_and000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_221)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00002.INIT = 64'hFFFFFFFFFFFCFCFC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00002 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_204),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_205),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_210),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_201),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00001.INIT = 64'hFFFFFFFFFFFFF8FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_205),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_204),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_210),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_9_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_8_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_8_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_152),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d11.INIT = 64'h000000000000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_153),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_1_11.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In861_SW0.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In861_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_63),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_61),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4412)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map11),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In861.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In861 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_62),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4412),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In60.INIT = 64'hFFFFFFFF0C0C0F0C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In60 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_63),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_61),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_60),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_64),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_62),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map18)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map11),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In771.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In771 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map18),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_5_1.INIT = 64'h00C0000000000CC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6_1.INIT = 64'h3000000000000030;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[19]),
    .O(trn_rd_c[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[18]),
    .O(trn_rd_c[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[17]),
    .O(trn_rd_c[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[16]),
    .O(trn_rd_c[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_SW0.INIT = 64'hFF00000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N419)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_178),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000.INIT = 64'h0000000080000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N419),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00004_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000041.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000041 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__152_SLICEL_C6LUT.INIT = 64'h0000000000000000;
  X_LUT6 cfg_function_number_c_0__152_SLICEL_C6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or00001.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and00001.INIT = 64'hFF00FFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_F.INIT = 64'h0100000000150110;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_F (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_196),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_G.INIT = 64'h0000000004100110;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_G (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_171),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[30]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[31]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[30]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_31_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[32]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[31]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[32]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[25]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[26]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[25]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_26_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[27]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[26]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[27]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[41]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_42_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[42]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_43_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_43_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[43]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or000111.INIT = 64'hFF00FF00FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq0001111.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq0001111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_152),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_112),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In29.INIT = 64'hCFCCFFCC0FCCFFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In29 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map9)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq00061.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq00061 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_4_1.INIT = 64'h0030000000303000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_51.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[51]),
    .O(trn_rd_c[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_50.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[50]),
    .O(trn_rd_c[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_49.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[49]),
    .O(trn_rd_c[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_48.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[48]),
    .O(trn_rd_c[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[15]),
    .O(trn_rd_c[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[14]),
    .O(trn_rd_c[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[13]),
    .O(trn_rd_c[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[12]),
    .O(trn_rd_c[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_231),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux00001.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_230),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux00001.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux000011.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux000011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_232),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_1_1.INIT = 64'h000000FF000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010.INIT = 64'hFFFFFFFFFFFFFFFE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022_SW0.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2570)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022.INIT = 64'h0000000023002700;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2570),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00002.INIT = 64'h0000000400000084;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_173),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00001.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_216),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or00001.INIT = 64'h0000FF0000FFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_cy_1_11.INIT = 64'h0A0B0A0802020200;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_cy_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_xor_1_11.INIT = 64'hC3D2C3D2E1E1E1F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_xor_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_212),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_181),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_207),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00041_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00041_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux00001.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_177),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_170),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_or00001.INIT = 64'hFFFFFFFF00FFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_1_11.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000011.INIT = 64'h0F0F0F0F0F0F0FFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out51.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out51 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[23]),
    .O(trn_rd_c[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[22]),
    .O(trn_rd_c[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[21]),
    .O(trn_rd_c[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[20]),
    .O(trn_rd_c[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085_SW0.INIT = 64'hFFFFFFFFF0FFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4404)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000021.INIT = 64'hFFFFFFFF3C300000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000021 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_0_1.INIT = 64'hFFFFFFFFFF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_SW0.INIT = 64'h3CFFFF3CFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_211),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1429)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_205),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000.INIT = 64'h4554EFFE5555FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_215),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1429),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_216),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_214),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_194),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_213),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00031_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00031_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and00001.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_184),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_210),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux00001.INIT = 64'h0000FFFF0000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_214),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_176),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_196),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000083.INIT = 64'hFF03FC00FC00FC00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000083 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or000021.INIT = 64'h0000000100010001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or000021 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000_1_1.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_35_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_35_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_34_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_34_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_35__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_41_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_41_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_40_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_40_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00001.INIT = 64'hFFFFFFFFFFFFAEAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_38),
    .ADR1(ep_cfg_dcommand_3_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_39),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_37),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or00004.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or00004 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_113),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_112),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_97),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_96),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map2)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1_or00001.INIT = 64'hFFFFF888F888F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_101),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_100),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_97),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_96),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_102),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_103),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_or00001.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_97),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_96),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_98),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_99),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_110),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and00001 (
    .ADR0(VCC),
    .ADR1(ep_cfg_command_1_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_96),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_and00001.INIT = 64'h000F000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000314.INIT = 64'h2200220020002200;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000314 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .ADR3(ep_cfg_command_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map73)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_cfg_command_8_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_cfg_command_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_cfg_command_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_cfg_command_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_121),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_and00001.INIT = 64'hFFFFFFFFFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_55.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[55]),
    .O(trn_rd_c[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_54.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[54]),
    .O(trn_rd_c[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_53.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[53]),
    .O(trn_rd_c[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_52.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[52]),
    .O(trn_rd_c[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_211),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085.INIT = 64'h31313333B9313333;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4404),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1__SW0.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N427)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1_.INIT = 64'h0000000000400001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N427),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000031.INIT = 64'h0000000000000003;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000031 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_213),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq00001.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or00001.INIT = 64'h8000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_215),
    .SET(GND),
    .RST(GND)
  );
  defparam cfg_function_number_c_0__150_SLICEL_C6LUT.INIT = 64'h0000000000000000;
  X_LUT6 cfg_function_number_c_0__150_SLICEL_C6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_0_1.INIT = 64'h0F0F0F0F000F0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub00001.INIT = 64'hC3C3C3C3F0F0C3F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018.INIT = 64'h000000000000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00011.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00061.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00061 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000031.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000031 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_183),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_182),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_33_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_33_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_32_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_32_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_37_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_37_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_36_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_36_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_37__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map9),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_110),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_111),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000030.INIT = 64'hFFFFF888F888F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000030 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_105),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_104),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_98),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_99),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_101),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_100),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_114),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000044.INIT = 64'hFFFFFFFFFFFCFCFC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000044 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map2),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map8),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_110),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_111),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map13),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_97),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_and00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155),
    .ADR2(ep_cfg_command_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_101),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_and00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155),
    .ADR2(ep_cfg_command_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_105),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_and00001.INIT = 64'h000000C000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_and00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_155),
    .ADR2(ep_cfg_command_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and00004.INIT = 64'hFFFFFFFFFFFF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and00004 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map2)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_cfg_dcommand_3_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_cfg_dcommand_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_cfg_dcommand_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_19.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_19__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_19_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_19_1 (
    .ADR0(trn_rd_c[51]),
    .ADR1(trn_rd_c[19]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_19__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_18.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_19__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_18_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_18_1 (
    .ADR0(trn_rd_c[50]),
    .ADR1(trn_rd_c[18]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[31]),
    .O(trn_rd_c[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[30]),
    .O(trn_rd_c[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[29]),
    .O(trn_rd_c[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[28]),
    .O(trn_rd_c[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_2_1.INIT = 64'hFFFFFFFF00030000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword1.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[36]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[37]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[36]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_37_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[38]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[37]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[38]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[33]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[34]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[33]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_34_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[35]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[34]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[35]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34__SW0.INIT = 64'h000C303C000C300C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34__SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2226)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[22]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[23]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[22]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_23_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[24]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[23]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[24]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[47]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[48]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[47]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_48_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_48_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[49]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[11]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[12]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[11]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_12_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[13]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[12]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[13]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[14]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[15]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[14]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_15_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[16]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[15]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[16]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00011.INIT = 64'h00FFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000019.INIT = 64'hFFFFF888F888F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or000019 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_106),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_107),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_108),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_109),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_102),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_103),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000_map8)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and000076.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and000076 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map24)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000326_SW0.INIT = 64'h7FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000326_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map63),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map60),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map47),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map36),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map24),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map13),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4398)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_108),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000326.INIT = 64'h0A0A0A020A0A0A0A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000326 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map73),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4398),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000314.INIT = 64'h2200220020002200;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000314 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_153),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .ADR3(ep_cfg_command_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map73)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000314.INIT = 64'h2200220020002200;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000314 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_154),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR3(ep_cfg_command_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map73)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_100),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_and00001.INIT = 64'h000F000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000326_SW0.INIT = 64'h7FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000326_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map63),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map47),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map36),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map24),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map13),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4402)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_102),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000326.INIT = 64'h0A0A0A020A0A0A0A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000326 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map73),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4402),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_104),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_and00001.INIT = 64'h000F000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and000076.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and000076 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map24)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[21]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[22]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ProtoComp356_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_2_.INIT = 64'h0001000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[18]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[20]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_cy_6__S_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_6_.INIT = 64'hC30000C3C30000C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_6_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C6LUT_O6)
  );
  defparam cfg_function_number_c_0__35_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__35_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[28]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_high_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[24]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[25]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[26]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_cmp_eq0000_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000267.INIT = 64'h8000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000267 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map60),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map63),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map65)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_98),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000308.INIT = 64'h0008000800080000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000308 (
    .ADR0(ep_cfg_command_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_153),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map2),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map65),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_17.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_17__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_17_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_17_1 (
    .ADR0(trn_rd_c[49]),
    .ADR1(trn_rd_c[17]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_17__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_16.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_17__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_16_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_16_1 (
    .ADR0(trn_rd_c[48]),
    .ADR1(trn_rd_c[16]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[27]),
    .O(trn_rd_c[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[26]),
    .O(trn_rd_c[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[25]),
    .O(trn_rd_c[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[24]),
    .O(trn_rd_c[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_214),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00001.INIT = 64'hFFFFFFFF57550300;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or00001.INIT = 64'hFFFFFFFF00FFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_176),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux00001.INIT = 64'hEE00EE00EE00EF01;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_176),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00031.INIT = 64'h0000000000000002;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00031 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_2_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_1.INIT = 64'hFFFFC0C0FFFFFFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[34]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_63_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_63_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_62_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_62_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_61_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_61_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_60_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_60_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_app_reset_n.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_app_reset_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_reset_n_c),
    .O(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_282),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_55_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_55_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_54_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_54_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_40),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux00001.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_1_11.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3_or00001.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_105),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_104),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_108),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_109),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2_or00001.INIT = 64'hFFFFF888F888F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_2_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_105),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_high_104),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_101),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_100),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_106),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_107),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000326_SW0.INIT = 64'h7FFFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000326_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map63),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map60),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map47),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map36),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map24),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map13),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4400)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_106),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000326.INIT = 64'h0A0A0A020A0A0A0A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000326 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map73),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4400),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000133.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000133 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map36)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000169.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000169 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map47)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000249.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000249 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map63)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_47.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[47]),
    .O(trn_rd_c[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_46.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[46]),
    .O(trn_rd_c[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_45.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[45]),
    .O(trn_rd_c[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_44.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[44]),
    .O(trn_rd_c[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[11]),
    .O(trn_rd_c[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[10]),
    .O(trn_rd_c[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[9]),
    .O(trn_rd_c[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[8]),
    .O(trn_rd_c[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_34.INIT = 64'hF0FCF0FC303C300C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_34 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map10)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_1_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_0_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[43]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[43]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2240)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_59_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_59_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_58_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_58_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_43_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_43_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_42_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_42_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_47_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_47_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_46_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_46_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_47__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_29_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_29_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_28_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_28_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_29__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_23_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_23_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_22_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_22_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_21_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_21_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_20_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_20_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_23__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_38),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[41]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[42]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[43]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ProtoComp368_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__92, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[38]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[39]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_1_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[35]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[36]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[37]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_0_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[32]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[33]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_7_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__D6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_3__92),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__93, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[47]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[44]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[45]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000245.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000245 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_7__93),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar23_64_hit_low_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_cy_10__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_10_.INIT = 64'hC30000C3C30000C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_10_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C6LUT_O6)
  );
  defparam cfg_function_number_c_0__16_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__16_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_9_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_9_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_8_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar23_64_hit_low_cmp_eq0000_lut_8_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map60_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000169.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000169 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map47)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000133.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000133 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map36)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000249.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000249 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map63)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[20]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ProtoComp358_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[17]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_7_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__27_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__27_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D5LUT_O5)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[29]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[27]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_high_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[22]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[23]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_high_cmp_eq0000_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__ProtoComp356_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_2_.INIT = 64'h0001000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_7_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_D6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_low_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_low_cmp_eq0000_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and000040.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and000040 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_35.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[35]),
    .O(trn_rd_c[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_34.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[34]),
    .O(trn_rd_c[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_33.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[33]),
    .O(trn_rd_c[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_32.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[32]),
    .O(trn_rd_c[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_59.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[59]),
    .O(trn_rd_c[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_58.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[58]),
    .O(trn_rd_c[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_57.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[57]),
    .O(trn_rd_c[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_56.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[56]),
    .O(trn_rd_c[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_1_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_0_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33__SW0.INIT = 64'h30F030FC30F030F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33__SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1427)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_39_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_39_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_38_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_38_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_57_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_57_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_56_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_56_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_31.INIT = 64'h0000000200020000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_31 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_45_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_45_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_44_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_44_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_45__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_53_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_53_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_52_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_52_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_12.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_12 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_1_1.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_49.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_0_1.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_27_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_27_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_26_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_26_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_31_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_31_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_30_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_30_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_27__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[45]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[46]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__ProtoComp368_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__94, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[42]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[43]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[44]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_1_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[39]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[40]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[41]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_0_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[36]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[37]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_7_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__D6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_3__94),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__95, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_8_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_8_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_7__95),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_CARRY4_CO1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__DI_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_cy_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_CARRY4_CO1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_109),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_9_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar3_eq_raddr_cmp_eq0000_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B6LUT_O6)
  );
  defparam cfg_function_number_c_0__72_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__72_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39_rt.INIT = 64'hFFFF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N39),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A6LUT_O6)
  );
  defparam cfg_function_number_c_0__73_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__73_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_eq_raddr_A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000245.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000245 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map60)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_3_.INIT = 64'h0100000101000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[19]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[20]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6)
  );
  defparam cfg_function_number_c_0__62_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__62_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D5LUT_O5)
  );
  X_ONE ProtoComp371_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D5LUT_O5, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_2_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_0_.INIT = 64'h0001000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_7_.INIT = 64'hC30000C3C30000C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__58_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__58_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D5LUT_O5)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar12_64_hit_low_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar12_64_hit_low_cmp_eq0000_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__ProtoComp356_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_2_.INIT = 64'h0001000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[18]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_CARRY4_CO2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_107),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_CARRY4_CO2, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_cy_6__S_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_6_.INIT = 64'hC30000C3C30000C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_6_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C6LUT_O6)
  );
  defparam cfg_function_number_c_0__104_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__104_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar2_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_eq_raddr_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[3]),
    .O(trn_rd_c[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[2]),
    .O(trn_rd_c[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[1]),
    .O(trn_rd_c[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[0]),
    .O(trn_rd_c[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_23.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_23__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_23_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_23_1 (
    .ADR0(trn_rd_c[55]),
    .ADR1(trn_rd_c[23]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_23__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_22.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_23__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_22_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_22_1 (
    .ADR0(trn_rd_c[54]),
    .ADR1(trn_rd_c[22]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_23__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_43.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[43]),
    .O(trn_rd_c[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_42.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[42]),
    .O(trn_rd_c[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_41.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[41]),
    .O(trn_rd_c[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_40.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[40]),
    .O(trn_rd_c[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__D6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__C6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__B6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51__A6LUT_O6),
    .CE(GLOBAL_LOGIC1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[36]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[35]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[28]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[29]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[28]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_29_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[29]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[3]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[39]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[4]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[39]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_4_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[40]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[40]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[33]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_34_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[34]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[35]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[5]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[6]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_6_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[7]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_51_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_51_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_50_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_50_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2224),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[2]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[20]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_20_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[21]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[20]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[21]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[44]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[45]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[44]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_45_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[46]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[45]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[46]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[44]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_45_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[45]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_46_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_46_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[46]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[0]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[1]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_1_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[10]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[10]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[47]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_48_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_48_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_25_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_25_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_24_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_24_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_25__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[17]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[18]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[17]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__C6LUT_O6),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_18_),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__B5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[19]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17__B5LUT_O5),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[18]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr[19]),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SP_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_59)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and000040.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and000040 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar2_32_hit_nc_and0000_map13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__ProtoComp358_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_7_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__96_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__96_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D5LUT_O5)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000_A6LUT_O6)
  );
  X_CARRY4 PhysOnlyBuf (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000),
    .CYINIT(GND),
    .CO({NLW_PhysOnlyBuf_CO_3__UNCONNECTED, NLW_PhysOnlyBuf_CO_2__UNCONNECTED, NLW_PhysOnlyBuf_CO_1__UNCONNECTED, NLW_PhysOnlyBuf_CO_0__UNCONNECTED}),
    .DI({NLW_PhysOnlyBuf_DI_3__UNCONNECTED, NLW_PhysOnlyBuf_DI_2__UNCONNECTED, NLW_PhysOnlyBuf_DI_1__UNCONNECTED, NLW_PhysOnlyBuf_DI_0__UNCONNECTED}),
    .O({NLW_PhysOnlyBuf_O_3__UNCONNECTED, NLW_PhysOnlyBuf_O_2__UNCONNECTED, NLW_PhysOnlyBuf_O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_CARRY4_O0}),
    .S({NLW_PhysOnlyBuf_S_3__UNCONNECTED, NLW_PhysOnlyBuf_S_2__UNCONNECTED, NLW_PhysOnlyBuf_S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_99),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam PhysOnlyGnd_SLICEL_A6LUT.INIT = 64'h0000000000000000;
  X_LUT6 PhysOnlyGnd_SLICEL_A6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__ProtoComp358_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_7_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__88_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__88_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D5LUT_O5)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar1_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000_A6LUT_O6)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_cmp_eq0000),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_CARRY4_O0}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyBuf_S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_103),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyGnd_SLICEL_A6LUT.INIT = 64'h0000000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_PhysOnlyGnd_SLICEL_A6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_eq_raddr_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[7]),
    .O(trn_rd_c[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[6]),
    .O(trn_rd_c[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[5]),
    .O(trn_rd_c[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[4]),
    .O(trn_rd_c[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and00001.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000041.INIT = 64'h000000000000000F;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000041 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(trn_rd_c[60]),
    .ADR3(trn_rd_c[59]),
    .ADR4(trn_rd_c[58]),
    .ADR5(trn_rd_c[56]),
    .O(app_PIO_PIO_EP_EP_RX_N18)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000013.INIT = 64'h00F000F000F0F0F0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000013 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(trn_rd_c[61]),
    .ADR4(trn_rd_c[62]),
    .ADR5(trn_rd_c[57]),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map5)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_111.INIT = 64'hFFFFFFFFFFFFFFF0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(trn_rd_c[56]),
    .ADR3(trn_rd_c[58]),
    .ADR4(trn_rd_c[59]),
    .ADR5(trn_rd_c[60]),
    .O(app_PIO_PIO_EP_EP_RX_N34)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_tlp_type_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[63]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_49_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_49_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_48_1.INIT = 64'hFFFFF0C0F0C0F0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_48_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_198),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2222),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[45]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[45]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2236)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[46]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[46]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2234)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_17_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_17_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_16_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_16_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[44]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[44]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2238)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_19_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_19_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_217),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_18_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_mux0002_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000249.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000249 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar1_32_hit_nc_and0000_map63)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ProtoComp381_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B5LUT_O5
, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_1_.INIT = 64'h0100000101000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__70_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__70_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_CARRY4_CO1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_CARRY4_CO1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_111),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_5_.INIT = 64'hC30000C3C30000C3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B6LUT_O6)
  );
  defparam cfg_function_number_c_0__66_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__66_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45_rt.INIT = 64'hFFFF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N45),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A6LUT_O6)
  );
  defparam cfg_function_number_c_0__67_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__67_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[20]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__ProtoComp358_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[17]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_1_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_0_.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_7_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D6LUT_O6)
  );
  defparam cfg_function_number_c_0__42_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__42_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D5LUT_O5)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_cy_7__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_6_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_6_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[29]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_5_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[27]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar01_64_hit_high_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[22]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[23]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar01_64_hit_high_cmp_eq0000_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000245.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000245 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map60)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_region_select_1_1.INIT = 64'h0000000F000F0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_region_select_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .O(app_PIO_PIO_EP_EP_RX_region_select[1])
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_1_1.INIT = 64'hFF80FF007F00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_1_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_N01),
    .ADR1(app_PIO_PIO_EP_EP_RX_N18),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(trn_rd_c[62]),
    .ADR5(trn_rd_c[1]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_0_1.INIT = 64'hFF80FF007F00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_0_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_N01),
    .ADR1(app_PIO_PIO_EP_EP_RX_N18),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(trn_rd_c[62]),
    .ADR5(trn_rd_c[0]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3_In11.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd3_In11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_rd_c[57]),
    .ADR5(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_N01)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_td_o.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_td_o (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_td_o_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_td_o_9),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_td_o_mux00001.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_td_o_mux00001 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_td_o_9),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[47]),
    .O(app_PIO_PIO_EP_EP_RX_req_td_o_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_27.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_27__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_27_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_27_1 (
    .ADR0(trn_rd_c[59]),
    .ADR1(trn_rd_c[27]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_27__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_26.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_27__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_26_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_26_1 (
    .ADR0(trn_rd_c[58]),
    .ADR1(trn_rd_c[26]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_27__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_31.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_27__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_31_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_31_1 (
    .ADR0(trn_rd_c[63]),
    .ADR1(trn_rd_c[31]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_27__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_30.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_27__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_30_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_30_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(trn_rd_c[30]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_27__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_15_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_15_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[15]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_14_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_14_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[14]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_19_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_19_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[19]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_18_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_18_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[18]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_15.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_15 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_15__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_31_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_31_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[31]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_15__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_14.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_14 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_15__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_30_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_30_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[30]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_169),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1.INIT = 64'hFFFFFFC0FFC0FFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4349),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1427),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1.INIT = 64'hFFFFC0C0FFFFFFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[33]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0003),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_6_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[28]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_4_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_5_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[27]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[26]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2240),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7__SW0.INIT = 64'hFFFFFFFDFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2218)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_.INIT = 64'h5D0C5500FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2218),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2238),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_15.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_15__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_15_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_15_1 (
    .ADR0(trn_rd_c[47]),
    .ADR1(trn_rd_c[15]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_15__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_14.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_15__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_14_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_14_1 (
    .ADR0(trn_rd_c[46]),
    .ADR1(trn_rd_c[14]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_39.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[39]),
    .O(trn_rd_c[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_38.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[38]),
    .O(trn_rd_c[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_37.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[37]),
    .O(trn_rd_c[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_36.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout[36]),
    .O(trn_rd_c[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_17_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_17_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[17]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_16_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_16_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[16]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_164),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux00001.INIT = 64'h000000000000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_166),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux00001.INIT = 64'h000000000000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_233),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_165),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_168),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux00001.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1_SW0.INIT = 64'h0C000C000C00CFCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4349)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_26_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_26_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_27_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_27_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_41.INIT = 64'h0000000200020000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_41 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_5_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N27),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5__SW0.INIT = 64'hFFFFFFFDFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2220)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_.INIT = 64'h5D0C5500FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out31.INIT = 64'h000000000000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out31 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0003)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not00011.INIT = 64'h0000000000800000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data3_en.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_rd_data3_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data3_en_C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_rd_data3_en_6),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data3_en_mux00001.INIT = 64'hFFC0FF00C0C00000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data3_en_mux00001 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_rd_data3_en_6),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_rd_data3_en_C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_region_select_0_1.INIT = 64'h0000000F000F0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_region_select_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .O(app_PIO_PIO_EP_EP_RX_region_select[0])
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data3_en_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_11_1.INIT = 64'hCFC0FF00EF40FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_11_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR1(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .O(app_PIO_PIO_EP_EP_RX_rd_data3_en_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd2_In_SW0.INIT = 64'hDFFF9FFFFFFFFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd2_In_SW0 (
    .ADR0(trn_rd_c[62]),
    .ADR1(trn_rd_c[61]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR3(app_PIO_PIO_EP_EP_RX_N18),
    .ADR4(trn_rd_c[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .O(app_PIO_N2407)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_state_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FFd2_C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd2_In.INIT = 64'h0F200F200F200F30;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd2_In (
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR5(app_PIO_N2407),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd2_C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FFd2_B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_11_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_11_1 (
    .ADR0(trn_rd_c[43]),
    .ADR1(trn_rd_c[11]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd2_B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FFd2_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_10_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_10_1 (
    .ADR0(trn_rd_c[42]),
    .ADR1(trn_rd_c[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd2_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_compl_o.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_compl_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_o_7),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_13.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_13__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_13_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_13_1 (
    .ADR0(trn_rd_c[45]),
    .ADR1(trn_rd_c[13]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_13__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_13__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_12_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_12_1 (
    .ADR0(trn_rd_c[44]),
    .ADR1(trn_rd_c[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_13__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_21.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_13__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_21_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_21_1 (
    .ADR0(trn_rd_c[53]),
    .ADR1(trn_rd_c[21]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_13__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_20.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_13__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_20_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_20_1 (
    .ADR0(trn_rd_c[52]),
    .ADR1(trn_rd_c[20]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_13__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_9_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_9_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[9]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_8_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_8_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[8]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_attr_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_attr_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_attr_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_45_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_45_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[45]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_attr_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_attr_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_attr_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_44_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_44_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[44]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_13_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_13_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[13]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_12_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_12_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[12]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_21_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_21_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[21]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_20_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_20_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[20]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_23_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_23_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[23]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_22_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_22_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[22]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_11 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_11__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_27_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_27_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[27]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_11__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_10 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_11__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_26_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_26_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[26]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_11__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_19_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_19_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_18.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_18_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_25.INIT = 64'h3232020273715250;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_25 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29__map9)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_41_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_41_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_40_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_40_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_43_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_43_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_42_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_42_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2250)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[28]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_29_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[29]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[25]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_26_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[26]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_27_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[27]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2246),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[11]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_12_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[12]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[13]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[14]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_15_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[15]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_16_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[16]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000133.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000133 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map36)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051_SW0.INIT = 64'hFFFFFFFF0FFFFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(trn_rd_c[61]),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR4(app_PIO_PIO_EP_EP_RX_N18),
    .ADR5(trn_rd_c[57]),
    .O(app_PIO_N2405)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd1_In_SW0.INIT = 64'hFFFFFFFFFFFFBFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd1_In_SW0 (
    .ADR0(app_PIO_N2405),
    .ADR1(trn_rd_c[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_N2028)
  );
  defparam app_PIO_PIO_EP_EP_TX_req_compl_q.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_req_compl_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_o_7),
    .O(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_11_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_11_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[11]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tag_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_10_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_10_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[10]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_ep_o.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_ep_o (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_ep_o_D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_ep_o_8),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_ep_o_mux00001.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_ep_o_mux00001 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_ep_o_8),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[46]),
    .O(app_PIO_PIO_EP_EP_RX_req_ep_o_D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_45.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_45__B6LUT_O6),
    .O(trn_td_c[45]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_45_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_45_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[45]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_45__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_44.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_45__A6LUT_O6),
    .O(trn_td_c[44]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_44_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_44_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[44]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_45__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tc_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_53_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_53_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[53]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tc_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_52_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_52_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[52]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_53.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_53__B6LUT_O6),
    .O(trn_td_c[53]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_53_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_53_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[53]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_53__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_52.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_53__A6LUT_O6),
    .O(trn_td_c[52]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_52_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_52_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[52]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_53__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29__map9),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_621.INIT = 64'hC0CCC0CCC3CCC0CC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_621 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_35_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_35_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_34_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_34_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_28_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_28_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_29_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_29_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2250),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2248),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_lnk_up_n_c),
    .O(ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_282),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[13]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2266)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2268)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00011.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_cfg_command_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[15]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2262)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2264)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2288)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and000040.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and000040 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map13)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar2_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not00011.INIT = 64'h0000000000800000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data0_en.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_rd_data0_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data0_en_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_rd_data0_en_3),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data0_en_mux00001.INIT = 64'hFF03FF0003030000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data0_en_mux00001 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_rd_data0_en_3),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_rd_data0_en_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_en_o.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_en_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_en_o_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_en_o_16),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_en_o_mux00001.INIT = 64'hF000F0000000F000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_en_o_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_wr_en_o_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_rdst_rdy_n_c_D6LUT_O6),
    .O(trn_rdst_rdy_n_c),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000070.INIT = 64'hFFFFECA0ECA0ECA0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000070 (
    .ADR0(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map5),
    .ADR1(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map8),
    .ADR2(app_PIO_PIO_EP_EP_RX_N26),
    .ADR3(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map14),
    .ADR4(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map17),
    .ADR5(app_PIO_PIO_EP_EP_RX_N14),
    .O(trn_rdst_rdy_n_c_D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_rdst_rdy_n_c_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_1 (
    .ADR0(trn_rd_c[10]),
    .ADR1(trn_rd_c[42]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(trn_rdst_rdy_n_c_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_9_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_9_1 (
    .ADR0(trn_rd_c[9]),
    .ADR1(trn_rd_c[41]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_8_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_8_1 (
    .ADR0(trn_rd_c[8]),
    .ADR1(trn_rd_c[40]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_13.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_5_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_4_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_13__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000022.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000022 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(trn_rdst_rdy_n_c),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map8)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_41_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_41_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[41]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_40_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_40_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[40]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_25.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_25__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_25_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_25_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[25]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_25__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_24.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_25__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_24_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_24_1 (
    .ADR0(trn_rd_c[56]),
    .ADR1(trn_rd_c[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_25__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_47.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_47__B6LUT_O6),
    .O(trn_td_c[47]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_47_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_47_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_td_o_9),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[47]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_47__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_46.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_47__A6LUT_O6),
    .O(trn_td_c[46]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_46_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_46_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_ep_o_8),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[46]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_47__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_51.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_51__C6LUT_O6),
    .O(trn_td_c[51]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_51_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_51_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[51]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .O(trn_td_c_51__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_50.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_51__B6LUT_O6),
    .O(trn_td_c[50]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_50_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_50_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[50]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .O(trn_td_c_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_45_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_45_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_44_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_44_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000_1_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_valid_n[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_49.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_49__B6LUT_O6),
    .O(trn_td_c[49]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_49_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_49_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[49]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .O(trn_td_c_49__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_48.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_49__A6LUT_O6),
    .O(trn_td_c[48]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_48_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_48_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[48]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .O(trn_td_c_49__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_63_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_63_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_62_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_62_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_39_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_39_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_38_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_38_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_37_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_37_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_36_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_36_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_11.INIT = 64'h0C000C000C00CFCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_51_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_51_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_50_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_50_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2248)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2242)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2246)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2252)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2256),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2266),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[23]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2274)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_3_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_3_ (
    .ADR0(cfg_bus_number_c[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR2(cfg_bus_number_c[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR4(cfg_bus_number_c[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__D6LUT_O6)
  );
  X_ONE ProtoComp377_CYINITVCC (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CYINITVCC_1)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_2_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_2_ (
    .ADR0(cfg_device_number_c[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR2(cfg_device_number_c[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR4(cfg_bus_number_c[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_1_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_1_ (
    .ADR0(cfg_device_number_c[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR2(cfg_device_number_c[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR4(cfg_device_number_c[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_0_1.INIT = 64'h0000000F0000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A6LUT_O6)
  );
  defparam cfg_function_number_c_0__87_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__87_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_4_.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_4_ (
    .ADR0(cfg_bus_number_c[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR2(cfg_bus_number_c[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR4(cfg_bus_number_c[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_CARRY4_CO1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__DI_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_5__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_CARRY4_CO1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_113),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_5_.INIT = 64'hFF0000FFFF0000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(cfg_bus_number_c[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B6LUT_O6)
  );
  defparam cfg_function_number_c_0__82_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__82_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29_rt.INIT = 64'hFFFF0000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N29),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A6LUT_O6)
  );
  defparam cfg_function_number_c_0__83_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__83_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000169.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000169 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map47)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not00011.INIT = 64'h0000000000000008;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not00011.INIT = 64'h0000000000000008;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar3_not0001)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000061.INIT = 64'h00000000FFFF0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000061 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .O(app_PIO_PIO_EP_EP_RX_N27)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_21.INIT = 64'hFF00000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .O(app_PIO_PIO_EP_EP_RX_N24)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_11.INIT = 64'h000000000000F000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N19)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3_In_SW0.INIT = 64'hFFFFFFFFDFFFFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd3_In_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .ADR1(trn_rd_c[62]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N01),
    .ADR3(app_PIO_PIO_EP_EP_RX_N18),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR5(trn_rdst_rdy_n_c),
    .O(app_PIO_N2026)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_state_FFd3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FFd3_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3_In.INIT = 64'hFF88FF8ACF88CF8A;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd3_In (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_N2026),
    .ADR5(app_PIO_PIO_EP_EP_RX_N14),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd3_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_15.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_7_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_14.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_6_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_15__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_41.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_41__B6LUT_O6),
    .O(trn_td_c[41]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_41_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_41_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[41]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_41__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_40.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_41__A6LUT_O6),
    .O(trn_td_c[40]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_40_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_40_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[40]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_21_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_21_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_20.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_20_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_20_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32__SW0.INIT = 64'hC0C0C0C0C3C0C0C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32__SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[32]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2228)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_25_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_25_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_24.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_24_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_24_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_53_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_53_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_52_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_52_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or00001.INIT = 64'hFFFFFFFF0F0F0FF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1.INIT = 64'hFFFFC0C0FFFFFFC0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2244)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2244),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2242),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2252),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2254),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2254)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2268),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2264),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2262),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not00011.INIT = 64'h0000000000800000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not00011.INIT = 64'h0000000800000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_11.INIT = 64'hFFFFFF0FFF0FFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N2)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_9_1.INIT = 64'hFF28FF0028280000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_9_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N27),
    .ADR5(app_PIO_PIO_EP_EP_RX_N2),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[9])
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd2_In21.INIT = 64'h000000F000000000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd2_In21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N23)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_10__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_8_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_8_1 (
    .ADR0(trn_rd_c[10]),
    .ADR1(trn_rd_c[42]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_10__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_1_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_0_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3_In21.INIT = 64'hFFFFFFFFDDDDDDD1;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd3_In21 (
    .ADR0(app_PIO_PIO_EP_EP_TX_compl_done_o_17),
    .ADR1(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_en_o_16),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .ADR5(app_PIO_N2018),
    .O(app_PIO_PIO_EP_EP_RX_N14)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_state_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FFd1_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd1_In.INIT = 64'hFFA8FFFFF3A8FFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd1_In (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR4(app_PIO_N2028),
    .ADR5(app_PIO_PIO_EP_EP_RX_N14),
    .O(app_PIO_PIO_EP_EP_RX_state_FFd1_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_7_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_7_1 (
    .ADR0(trn_rd_c[9]),
    .ADR1(trn_rd_c[41]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_6_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_6_1 (
    .ADR0(trn_rd_c[8]),
    .ADR1(trn_rd_c[40]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_FFd3_In21_SW0.INIT = 64'hFFFFFFFFFF000000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_FFd3_In21_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .ADR5(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .O(app_PIO_N2018)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_37_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_37_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[37]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_36_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_36_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[36]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_21.INIT = 64'h00000000FFFF0000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(app_PIO_PIO_EP_EP_TX_N7)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_54.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_54__C6LUT_O6),
    .O(trn_td_c[54]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_54_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_54_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[54]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_54__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_43.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_43__B6LUT_O6),
    .O(trn_td_c[43]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_43_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_43_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[43]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .O(trn_td_c_43__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_42.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_43__A6LUT_O6),
    .O(trn_td_c[42]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_42_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_42_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[42]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .O(trn_td_c_43__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_25_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_25_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[25]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_24_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_24_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[24]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_33_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_33_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_32_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_32_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_5_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_4.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_4_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_1.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_1_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_0.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_0_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_43_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_43_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_42_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_42_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_165),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_240),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_33_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_33_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_32_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_32_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map10),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_571.INIT = 64'hF0F00000FFF0FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_571 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[30]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_31_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[31]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_32_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_32_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[32]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_24_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_24_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_25_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_25_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_22_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_23_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_6_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[47]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[47]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2232)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_1_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[10]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2272),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[22]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_23_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[23]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[24]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_DP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_DP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8__B6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SP.INIT = 64'h0000000000000000;
  X_RAMD64_ADV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2258),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_20_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[20]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[21]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2270),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000249.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000249 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map63)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000245.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000245 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map60)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_10_1.INIT = 64'hFF28FF0028280000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_10_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N27),
    .ADR5(app_PIO_PIO_EP_EP_RX_N2),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[10])
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data1_en.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_rd_data1_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data1_en_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_rd_data1_en_4),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data1_en_mux00001.INIT = 64'hFF0CFF000C0C0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data1_en_mux00001 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_rd_data1_en_4),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_rd_data1_en_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000037.INIT = 64'hFFFFFFFF00FFFF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000037 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map14)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data2_en.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_rd_data2_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data2_en_C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_rd_data2_en_5),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data2_en_mux00001.INIT = 64'hFF0CFF000C0C0000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data2_en_mux00001 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_region_select[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_rd_data2_en_5),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_rd_data2_en_C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data0_en_mux000011.INIT = 64'h0FFFFFFF0FFF0FFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data0_en_mux000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N3)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_rd_data2_en_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_12_1.INIT = 64'hFFF0FF00F0F00000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_12_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_region_select[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_rd_data2_en_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_rd_data0_en_mux000031.INIT = 64'hF0000000F000F000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_rd_data0_en_mux000031 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_19.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_3_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_18.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_2_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_19__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_8__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_8_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_8_1 (
    .ADR0(trn_rd_c[40]),
    .ADR1(trn_rd_c[8]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_8__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_tlp_type_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_6__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[62]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_6__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_tlp_type_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_6__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61_1.INIT = 64'hFC00FC00FCF0FC00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_N34),
    .ADR2(trn_rd_c[61]),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .ADR4(app_PIO_PIO_EP_EP_RX_N18),
    .ADR5(trn_rd_c[57]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_6__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_tlp_type_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_6__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_1.INIT = 64'hFC00FC00FCF0FC00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_N34),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .ADR4(app_PIO_PIO_EP_EP_RX_N18),
    .ADR5(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_6__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_tc_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_2__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_54_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_54_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[54]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux00001.INIT = 64'h3F330C000F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux00001.INIT = 64'h3F330C000F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_3_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_2.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_2_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[43]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_146),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux00001.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_eof_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_56.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_56__B6LUT_O6),
    .O(trn_td_c[56]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_56_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_56_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[56]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .O(trn_td_c_56__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_55.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_56__A6LUT_O6),
    .O(trn_td_c[55]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_55_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_55_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[55]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .O(trn_td_c_56__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_55_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_55_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_54_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_54_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2256)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2270)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[22]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2276)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2260),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2260)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2258)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[20]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2280)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[21]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2278)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and000076.INIT = 64'h0000000000000001;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and000076 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar3_32_hit_nc_and0000_map24)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar4[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_3__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_3_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_3_1 (
    .ADR0(trn_rd_c[3]),
    .ADR1(trn_rd_c[35]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_3__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_2_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_2_1 (
    .ADR0(trn_rd_c[2]),
    .ADR1(trn_rd_c[34]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_5_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_5_1 (
    .ADR0(trn_rd_c[5]),
    .ADR1(trn_rd_c[37]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_4_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_4_1 (
    .ADR0(trn_rd_c[4]),
    .ADR1(trn_rd_c[36]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_39_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_39_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[39]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_38_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_38_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[38]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_35_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_35_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[35]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_34_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_34_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[34]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051.INIT = 64'h000000000000F000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N26)
  );
  defparam app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000063.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000063 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000_map17)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_7_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_7_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_6_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_6_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_5_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_4_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_13.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_13 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_13__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_29_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_29_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[29]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_13__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_rid_o_12 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_13__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_28_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_28_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[28]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_13__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_45_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_45_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_44_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_44_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_7_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_6.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_6_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_47_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_47_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_46_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_46_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_23_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_23_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_22.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_22_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_22_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_29_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_29_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_28.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_28_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_28_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_27.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_27_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_27_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_26.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_26_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_26_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_60.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_60__B6LUT_O6),
    .O(trn_td_c[60]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_60_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_60_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[60]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .O(trn_td_c_60__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_59.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_60__A6LUT_O6),
    .O(trn_td_c[59]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_59_1.INIT = 64'hFF3FF333CC0CC000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_59_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(trn_td_c[59]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(trn_td_c_60__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_148),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux00001.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_147),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux00001.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_sof_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_59_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_59_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_58_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_58_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_53_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_53_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_52_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_52_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_51_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_51_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_50_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_50_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_51_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_51_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[51]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_50_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_50_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_49_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_49_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_48_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_48_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out71.INIT = 64'hFF00000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out71 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_10_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_10_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_11_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_11_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2274),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2276),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2282)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_21.INIT = 64'h0000000000F00000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N16)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_9__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_9_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_9_1 (
    .ADR0(trn_rd_c[41]),
    .ADR1(trn_rd_c[9]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_9__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_7_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_7_1 (
    .ADR0(trn_rd_c[7]),
    .ADR1(trn_rd_c[39]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_addr_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_6_1.INIT = 64'hFFECFFA0ECECA0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_6_1 (
    .ADR0(trn_rd_c[6]),
    .ADR1(trn_rd_c[38]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N24),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_SW0.INIT = 64'hFFFFFFFFFFFCFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_SW0 (
    .ADR0(VCC),
    .ADR1(trn_rd_c[33]),
    .ADR2(trn_rd_c[35]),
    .ADR3(trn_rd_c[34]),
    .ADR4(trn_rd_c[32]),
    .ADR5(trn_rd_c[36]),
    .O(app_PIO_N11)
  );
  defparam app_PIO_PIO_EP_EP_RX_state_cmp_eq0001.INIT = 64'h0000000000000001;
  X_LUT6 app_PIO_PIO_EP_EP_RX_state_cmp_eq0001 (
    .ADR0(trn_rd_c[41]),
    .ADR1(trn_rd_c[40]),
    .ADR2(trn_rd_c[39]),
    .ADR3(trn_rd_c[38]),
    .ADR4(trn_rd_c[37]),
    .ADR5(app_PIO_N11),
    .O(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_33_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_33_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[33]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_len_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_32_1.INIT = 64'hFF40FFC0EA40C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_32_1 (
    .ADR0(trn_rd_c[57]),
    .ADR1(trn_rd_c[32]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .ADR4(trn_rd_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N34),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_7_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_6_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_3_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_2_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_29.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_29__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_29_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_29_1 (
    .ADR0(trn_rd_c[61]),
    .ADR1(trn_rd_c[29]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_29__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_28.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_29__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_28_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_28_1 (
    .ADR0(trn_rd_c[60]),
    .ADR1(trn_rd_c[28]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_11_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_10.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_10_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_45_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_45_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_44_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_44_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_166),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_241),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_164),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_239),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_169),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_242),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_63.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_63__A6LUT_O6),
    .O(trn_td_c[63]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_63_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_63_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[63]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .O(trn_td_c_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_53_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_53_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_52_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_52_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_45_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_45_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_44_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_44_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[44]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_47_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_47_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_46_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_46_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_51_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_51_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_50_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_50_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_53_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_53_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_52_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_52_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_18_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_18_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_19_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_19_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2272)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_25.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_25 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_9_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_9_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2280),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM__and00001.INIT = 64'h000000000000FF00;
  X_LUT6 app_PIO_PIO_EP_EP_MEM__and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1_15),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM__and0000)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_3_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_3_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[3]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_2_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_2_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[2]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_17.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_1_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_16.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_0_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_17__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_1_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_1_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[1]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_req_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_0_1.INIT = 64'hFF40FF00BF00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_0_1 (
    .ADR0(trn_rd_c[62]),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR2(app_PIO_PIO_EP_EP_RX_N18),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N01),
    .ADR5(trn_rd_c[0]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_21.INIT = 64'hFF00000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N22)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_11.INIT = 64'h0F0FFFFFFF0FFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_N1)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_23.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_7_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_22.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_6_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_23__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_req_tc_o_not00001.INIT = 64'h0000000000000008;
  X_LUT6 app_PIO_PIO_EP_EP_RX_req_tc_o_not00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_142),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_122),
    .ADR2(trn_rdst_rdy_n_c),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FFd3_12),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FFd2_11),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FFd1_10),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_3_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_3_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_2_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_2_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_1_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_0_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_3_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_2_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33__SW2.INIT = 64'h000F000F000F0000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33__SW2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .O(app_PIO_N2399)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_45.INIT = 64'h00FF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_45 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_11.INIT = 64'h0000FFFF00000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(app_PIO_PIO_EP_EP_TX_N5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_9_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_8.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_8_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_8_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_13_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_13_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_12_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_12_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_47__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_47.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_47 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_47_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_47__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_45.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[45]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_45.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_45 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_45_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_47__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_44.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[44]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_44.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_44 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_44_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_47__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_33_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_33_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_32_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_32_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_47_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_47_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_46_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_46_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_62.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_62__B6LUT_O6),
    .O(trn_td_c[62]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_62_1.INIT = 64'hFF3FF333CC0CC000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_62_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(trn_td_c[62]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(trn_td_c_62__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_61.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_62__A6LUT_O6),
    .O(trn_td_c[61]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_61_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_61_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[61]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .O(trn_td_c_62__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_17_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_17_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_16.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_16_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_16_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_63.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_63 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_63_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_63__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_43.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_43 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_43_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_63__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_55.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_55 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_55_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_55__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_18__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_18.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_18 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_18_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_18__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_18__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_25.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_25 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_25_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_18__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_18__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_24.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_24 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_24_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_18__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_18__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_13.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_13 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_13_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_18__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_55_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_55_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_54_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_54_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_3.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[37]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[37]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[36]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_37_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[37]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_38_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_38_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[38]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_21.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[40]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_20_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_20_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_21_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_21_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_27__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_27.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_27 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_27_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_27__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_27__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_26.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_26 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_26_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_27__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_17.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_17 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_17_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_27__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_16.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_16 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_16_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_27__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[39]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_4_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[40]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_16_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_16_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_17_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_17_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2234),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2236),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_1_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_2_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_0_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[17]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__C6LUT_O6),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_18_),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[18]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__A5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[19]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_DP.INIT = 32'h00000000;
  X_RAMD32 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_DP (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(GLOBAL_LOGIC1),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17__A5LUT_O5),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC1),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WE(GLOBAL_LOGIC0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2282),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1_15),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_wr_mem_state_Out01.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_wr_mem_state_Out01 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .ADR5(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000)
  );
  defparam app_PIO_PIO_EP_EP_MEM_wr_mem_state_Out11.INIT = 64'h0000FFFF00000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_wr_mem_state_Out11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .ADR5(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_127.INIT = 64'h00FFFFF000F0F000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_127 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map31)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_125.INIT = 64'h00FFF00F000FFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_125 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map31)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32__SW2.INIT = 64'h00F000F000FF00F0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32__SW2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .O(app_PIO_N2401)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_33.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_33__B6LUT_O6),
    .O(trn_td_c[33]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33_.INIT = 64'hFCDCECCCF050A000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33_ (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[33]),
    .ADR4(app_PIO_N2399),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_33__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_32.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_33__A6LUT_O6),
    .O(trn_td_c[32]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_.INIT = 64'hFCDCECCCF050A000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_ (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[32]),
    .ADR4(app_PIO_N2401),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_33__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_45.INIT = 64'h00FF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_45 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_39.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_39__C6LUT_O6),
    .O(trn_td_c[39]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_39_1.INIT = 64'hF333C000C000C000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_39_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(trn_td_c[39]),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .O(trn_td_c_39__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_38.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_39__B6LUT_O6),
    .O(trn_td_c[38]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_38_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_38_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[38]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_33_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_33_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_32_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_32_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_47_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_47_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_46_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_46_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedfatal.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedfatal (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_181),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_31_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_31_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_30.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_30_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_30_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_55_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_55_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_54_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_54_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_49_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_49_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_48_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_48_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_7_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux00001.INIT = 64'hB2B2F0008282F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_3_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_4_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_7_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_8_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2286)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2286),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wren),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_21.INIT = 64'h000000000000FFFF;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0000)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_29.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_29_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_29_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_28.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_28_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_28_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_29__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_1_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_1_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_5.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_5 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_19.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_19_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_19_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_18.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_18_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_18_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_19__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[28]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[28]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[28]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[28]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_4__C6LUT_O6),
    .O(trn_td_c[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(trn_td_c[4]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4__map14),
    .O(trn_td_c_4__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_4__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_1_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_1_1 (
    .ADR0(trn_rd_c[33]),
    .ADR1(trn_rd_c[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(trn_td_c_4__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_4__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_1 (
    .ADR0(trn_rd_c[32]),
    .ADR1(trn_rd_c[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(trn_td_c_4__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_15.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_15_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_15_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_14.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_14_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_14_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_15__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_21.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_21_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_21_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_20.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_20_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_20_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_21__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_9_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_9_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_8_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_8_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_11_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_11_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_10_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_10_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_11__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[17]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[17]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[17]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[17]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_9.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_9__A6LUT_O6),
    .O(trn_td_c[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[9]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9__map14),
    .O(trn_td_c_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[20]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[20]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[20]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[20]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_12__C6LUT_O6),
    .O(trn_td_c[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[12]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12__map14),
    .O(trn_td_c_12__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_compl_done_o.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_compl_done_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_compl_done_o_C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_17),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_compl_done_o_mux00001.INIT = 64'hFF00F000FFFFF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_compl_done_o_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .ADR3(app_PIO_PIO_EP_EP_TX_compl_done_o_17),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(trn_tdst_rdy_n_c),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[8]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[8]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[8]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_16.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_compl_done_o_A6LUT_O6),
    .O(trn_td_c[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_64.INIT = 64'hFFF0F0F0FF000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_64 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR3(trn_td_c[16]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map14),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[9]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_17.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_17__A6LUT_O6),
    .O(trn_td_c[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_64.INIT = 64'hFFF0F0F0FF000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_64 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR3(trn_td_c[17]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17__map14),
    .O(trn_td_c_17__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[27]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[27]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[27]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[27]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_3__A6LUT_O6),
    .O(trn_td_c[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(trn_td_c[3]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3__map14),
    .O(trn_td_c_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_35.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_35__C6LUT_O6),
    .O(trn_td_c[35]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_35_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_35_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[35]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_35__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_34.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_35__B6LUT_O6),
    .O(trn_td_c[34]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_34_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_34_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[34]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_15_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_15_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_14.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_14_1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_14_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_35_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_35_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_34_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_34_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_43_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_43_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_42_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_42_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedmasterabort.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedmasterabort (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_241),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedtargetabort.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedtargetabort (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_239),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_58.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_58__B6LUT_O6),
    .O(trn_td_c[58]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_58_1.INIT = 64'hF000F0F0F0000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_58_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_td_c[58]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .O(trn_td_c_58__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_57.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_58__A6LUT_O6),
    .O(trn_td_c[57]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_57_1.INIT = 64'hFF3FF333CC0CC000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_57_1 (
    .ADR0(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(trn_td_c[57]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(trn_td_c_58__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_63_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_63_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_62_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_62_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_49_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_49_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_48_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_48_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_63_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_63_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_62_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_62_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2232),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_14_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_14_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_15_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_15_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_mgt_reset_n1.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_mgt_reset_n1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_RESETDONE[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_clock_lock),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv),
    .O(trn_reset_n_c)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_25.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_1_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_24.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_0_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_25__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_25.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_25_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_25_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_24.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_24_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_24_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_25__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_17.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_17_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_17_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_16.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_16_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_16_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_17__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_21.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_5_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_20.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_4_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_21__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_13.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_13_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_13_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_12.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_12_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_12_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_13__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_23.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_23_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_23_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_22.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_22_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_22_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_23__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_5_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_5_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_4_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_4_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_37.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_37__B6LUT_O6),
    .O(trn_td_c[37]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_37_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_37_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[37]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_37__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_36.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_37__A6LUT_O6),
    .O(trn_td_c[36]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_36_1.INIT = 64'hFFEAEAEAFFC0C0C0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_36_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N5),
    .ADR3(trn_td_c[36]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_N7),
    .O(trn_td_c_37__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_41_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_41_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_40_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_40_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_43_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_43_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_42_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_42_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_63_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_63_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_62_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_62_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_49_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_49_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_48_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_48_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_12_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_12_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_13_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_13_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_70),
    .O(trn_lnk_up_n_c)
  );
  defparam app_PIO_PIO_EP_EP_TX_rst_n_inv1.INIT = 64'hFFFFFFFF0000FFFF;
  X_LUT6 app_PIO_PIO_EP_EP_TX_rst_n_inv1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_reset_n_c),
    .ADR5(trn_lnk_up_n_c),
    .O(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2278),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0003),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_11.INIT = 64'h3F0CFCCC0C0CCFCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2288),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_29.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_5_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_28.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_4_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_29__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_27.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_3_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_26.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_2_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_27__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_1__C6LUT_O6),
    .O(trn_td_c[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_144.INIT = 64'hFFA8A8A8FFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_144 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map17),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map2),
    .ADR3(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map31),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map14),
    .O(trn_td_c_1__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_5_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_5_1 (
    .ADR0(trn_rd_c[37]),
    .ADR1(trn_rd_c[5]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(trn_td_c_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_4_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_4_1 (
    .ADR0(trn_rd_c[36]),
    .ADR1(trn_rd_c[4]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(trn_td_c_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_31.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_31_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_31_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_30.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_30_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_30_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_31__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_27.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_27_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_27_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_pre_wr_data_26.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_pre_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_pre_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__C6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_26_1.INIT = 64'hDFDAD5D08F8A8580;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_26_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data_27__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[21]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[21]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[21]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[21]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_13.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_13__A6LUT_O6),
    .O(trn_td_c[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[13]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13__map14),
    .O(trn_td_c_13__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[26]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[26]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[26]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[26]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_2__A6LUT_O6),
    .O(trn_td_c[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_100.INIT = 64'hFFA8A8A8FFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_100 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map17),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map2),
    .ADR3(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map21),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map14),
    .O(trn_td_c_2__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_10.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_10__C6LUT_O6),
    .O(trn_td_c[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[10]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10__map14),
    .O(trn_td_c_10__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[29]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[29]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[29]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[29]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_10__A6LUT_O6),
    .O(trn_td_c[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(trn_td_c[5]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5__map14),
    .O(trn_td_c_10__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_24.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_24__C6LUT_O6),
    .O(trn_td_c[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_64 (
    .ADR0(cfg_bus_number_c[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[24]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map14),
    .O(trn_td_c_24__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[1]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_25.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_24__A6LUT_O6),
    .O(trn_td_c[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_64 (
    .ADR0(cfg_bus_number_c[1]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[25]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25__map14),
    .O(trn_td_c_24__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[23]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[23]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[23]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[23]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_15.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_15__A6LUT_O6),
    .O(trn_td_c[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[15]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15__map14),
    .O(trn_td_c_15__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[2]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_26.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_26__A6LUT_O6),
    .O(trn_td_c[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_64 (
    .ADR0(cfg_bus_number_c[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[26]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26__map14),
    .O(trn_td_c_26__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_31.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_31__C6LUT_O6),
    .O(trn_td_c[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_64 (
    .ADR0(cfg_bus_number_c[7]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[31]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31__map14),
    .O(trn_td_c_31__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[14]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[14]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[14]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_22.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_31__A6LUT_O6),
    .O(trn_td_c[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_64 (
    .ADR0(cfg_device_number_c[3]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[22]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22__map14),
    .O(trn_td_c_31__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[3]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_27.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_27__A6LUT_O6),
    .O(trn_td_c[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_64 (
    .ADR0(cfg_bus_number_c[3]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[27]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27__map14),
    .O(trn_td_c_27__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_34__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_34.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_34 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_34_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_34__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_34__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_37.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_37 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_37_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_34__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_34__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_36.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_36 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_36_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_34__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_40__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_40.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_40 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_40_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_40__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_46.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_46__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[46]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_46.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_46 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_46_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_46__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_9__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_9.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_9 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_9_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_9__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_9__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_8.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_8 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_8_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_9__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_29.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_29 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_29_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_9__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_28.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_28 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_28_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_9__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_39_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_39_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_38_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_38_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_281),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not000111.INIT = 64'hFFFFFFFFFFFF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_49.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_49__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[49]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_49.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_49 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_49_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_49__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_48.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_49__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[48]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_48.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_48 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_48_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_49__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_50.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_49__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[50]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_50.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_50 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_50_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_49__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst1.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux00001.INIT = 64'h1515150415151515;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_41),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_1_11.INIT = 64'hFF00FF0000FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In2.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_41),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In1.INIT = 64'hFFFFFFFF0000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_59_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_59_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_58_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_58_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_61_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_61_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_60_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_60_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_11.INIT = 64'h0C000C000C00CFCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_1.INIT = 64'h0F0F0F0FFF03C3C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18__SW0.INIT = 64'hFEFCEECCFAF0AA00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[18]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2284)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam cfg_function_number_c_0__149_SLICEL_D6LUT.INIT = 64'h0000000000000000;
  X_LUT6 cfg_function_number_c_0__149_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0__D6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_5_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_6_1.INIT = 64'hFFFFD5C0D5C0D5C0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30__map9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_11.INIT = 64'h0000CC000000F330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1_),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0001),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_11.INIT = 64'h0000CC000000F330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not00011.INIT = 64'h0000000000800000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_31.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_7_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_30.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_post_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_post_wr_data_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_6_1.INIT = 64'hFFFFFF0000FF0000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_31__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_7__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_7_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_7_1 (
    .ADR0(trn_rd_c[39]),
    .ADR1(trn_rd_c[7]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_7__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_7__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_6_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_6_1 (
    .ADR0(trn_rd_c[38]),
    .ADR1(trn_rd_c[6]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_93.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_93 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map21)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[16]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[16]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[16]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[16]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_8.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_8__A6LUT_O6),
    .O(trn_td_c[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[8]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8__map14),
    .O(trn_td_c_8__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[22]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[22]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[22]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[22]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_14.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_14__A6LUT_O6),
    .O(trn_td_c[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[14]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14__map14),
    .O(trn_td_c_14__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[31]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[31]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[31]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[31]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_7.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_7__A6LUT_O6),
    .O(trn_td_c[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(trn_td_c[7]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7__map14),
    .O(trn_td_c_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[19]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[19]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[19]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[19]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_11.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_11__C6LUT_O6),
    .O(trn_td_c[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(trn_td_c[11]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11__map14),
    .O(trn_td_c_11__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[30]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[30]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[30]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_6.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_11__A6LUT_O6),
    .O(trn_td_c[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_82.INIT = 64'hFC300000CC000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_82 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(trn_td_c[6]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6__map14),
    .O(trn_td_c_11__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[4]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[4]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[4]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_28.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_28__C6LUT_O6),
    .O(trn_td_c[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_64 (
    .ADR0(cfg_bus_number_c[4]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[28]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28__map14),
    .O(trn_td_c_28__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[15]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[15]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[15]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[15]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_23.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_23__C6LUT_O6),
    .O(trn_td_c[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_64 (
    .ADR0(cfg_device_number_c[4]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[23]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23__map14),
    .O(trn_td_c_23__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[10]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_18.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_18__A6LUT_O6),
    .O(trn_td_c[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_64.INIT = 64'hFFF0F0F0FF000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_64 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR3(trn_td_c[18]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18__map14),
    .O(trn_td_c_18__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_19.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_19__C6LUT_O6),
    .O(trn_td_c[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_64 (
    .ADR0(cfg_device_number_c[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[19]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19__map14),
    .O(trn_td_c_19__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[6]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[6]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[6]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_30.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_19__A6LUT_O6),
    .O(trn_td_c[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_64 (
    .ADR0(cfg_bus_number_c[6]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[30]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30__map14),
    .O(trn_td_c_19__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[5]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[5]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[5]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_29.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_29__A6LUT_O6),
    .O(trn_td_c[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_64 (
    .ADR0(cfg_bus_number_c[5]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[29]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29__map14),
    .O(trn_td_c_29__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[12]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_20.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_20__A6LUT_O6),
    .O(trn_td_c[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_64 (
    .ADR0(cfg_device_number_c[1]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[20]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20__map14),
    .O(trn_td_c_20__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n.INIT = 1'b1;
  X_FF app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_tsrc_rdy_n_c_A6LUT_O6),
    .O(trn_tsrc_rdy_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux00001.INIT = 64'hF0000000FF0F0F0F;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(trn_tsrc_rdy_n_c_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_240),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or000011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or000011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_281),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001),
    .O(trn_tdst_rdy_n_c),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_55_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_55_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_54_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_54_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_data[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_29),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux00001.INIT = 64'hFFFF5455FFFFFEFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_41),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_41),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In1.INIT = 64'hFF00FFFFFF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out61.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out61 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2284),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1.INIT = 64'h0A002B220A000900;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_31),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_34),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_32),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2__D6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00002.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00001.INIT = 64'hFFF3CCC03F330C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_5_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_4_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_35_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_35_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_34_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_34_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_41_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_41_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_40_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_40_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_37_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_37_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_36_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_36_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_9_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_9_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_8_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd1.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_249),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00011.INIT = 64'hFFF000F0FFF00010;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00011 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_249),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not00011.INIT = 64'h0808080800000008;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start1.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_tsof_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not00011.INIT = 64'hFFFF1011FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not00011 (
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .ADR3(trn_tsof_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or00001.INIT = 64'h50FF50FF55FF54FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_250),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not00011.INIT = 64'hFF10FF10FF10FF32;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_249),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_or000011.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_249),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux00001.INIT = 64'hA8A8A8A8FDA8A8A8;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start1.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_29),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_250),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_61_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_61_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_60_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_60_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or00001.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[12]),
    .O(cfg_bus_number_c[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[11]),
    .O(cfg_bus_number_c[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[10]),
    .O(cfg_bus_number_c[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[9]),
    .O(cfg_bus_number_c[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_3_1.INIT = 64'hFF80FF007F00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_3_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_N01),
    .ADR1(app_PIO_PIO_EP_EP_RX_N18),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(trn_rd_c[62]),
    .ADR5(trn_rd_c[3]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_2_1.INIT = 64'hFF80FF007F00FF00;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_2_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_N01),
    .ADR1(app_PIO_PIO_EP_EP_RX_N18),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_13),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(trn_rd_c[62]),
    .ADR5(trn_rd_c[2]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_11.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0003)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_44.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_44 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[13]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[13]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[13]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_21.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_21__A6LUT_O6),
    .O(trn_td_c[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_64.INIT = 64'hFEEEFCCCFAAAF000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_64 (
    .ADR0(cfg_device_number_c[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16__map15),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(trn_td_c[21]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21__map14),
    .O(trn_td_c_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_35_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_35_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_34.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_34_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_34_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_41_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_41_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_40.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_40_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_40_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsof_n.INIT = 1'b1;
  X_FF app_PIO_PIO_EP_EP_TX_trn_tsof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_tsof_n_c_A6LUT_O6),
    .O(trn_tsof_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux00001.INIT = 64'hF000FF0FF0F0FFFF;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR3(trn_tsof_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .ADR5(trn_tdst_rdy_n_c),
    .O(trn_tsof_n_c_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux00001.INIT = 64'h1111111111110100;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .ADR3(trn_tsof_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done1.INIT = 64'h0000000000000FFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(trn_tsrc_dsc_n_c),
    .ADR3(trn_teof_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00001.INIT = 64'hAFFFAFFFAAFFABFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_250),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_257),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_248),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux00001.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_29),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_tsof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done1.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_28),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_61_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_61_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_60_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_60_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_57_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_57_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_56_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_56_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_In1.INIT = 64'h0000FFFF0000FF00;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_In1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_en_o_16),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_7_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_6_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_state_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_state_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_state_0__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_TX_state[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_state_0_mux00001.INIT = 64'hFFFF00FFFF000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_state_0_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(app_PIO_PIO_EP_EP_TX_state_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_42.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_42__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[42]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_42.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_42 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_42_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_42__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_33.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_42__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[33]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_33.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_33 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_33_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_42__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_32.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_42__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[32]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_32.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_32 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_32_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_42__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_35.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_35__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[35]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_35.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_35 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_35_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_35__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_41.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_35__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[41]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_41.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_41 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_41_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_35__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_3_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_2_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_19__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_19.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_19 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_19_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_19__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_15.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_15 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_15_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_19__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_14.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_14 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_14_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_19__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_12__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_12.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_12 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_12_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_12__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_12__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_11.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_11 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_11_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_12__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_12__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_10.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_10 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_10_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_12__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_12__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_262),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_dsc_q3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_dsc_q3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_261),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_dsc_q3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_12__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_5__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_5.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_5 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_5__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_4.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_4 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_4_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_5__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_5__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_2.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_2 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_2_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_5__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_7.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_7 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_7_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_7__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_6.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_6 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_6_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_7__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n.INIT = 1'b1;
  X_FF app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_tsrc_dsc_n_c_D6LUT_O6),
    .O(trn_tsrc_dsc_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux00001.INIT = 64'hFF00FF00FF00FFFF;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_tsrc_dsc_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_18),
    .O(trn_tsrc_dsc_n_c_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and00001.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_246),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux00001.INIT = 64'hFF0F0F0FF0000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000),
    .ADR3(trn_teof_n_c),
    .ADR4(trn_tsrc_dsc_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_28),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_39__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_39.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_39 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_39_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_39__D6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_62.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[62]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_62.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_62 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_62_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_39__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_38.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_38 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_38_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_39__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_59__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_59.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_59 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_59_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_59__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_58.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_58 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_58_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_59__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_57.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_57 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_57_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_59__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_51.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_51__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[51]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_51.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_51 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_51_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_51__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_56__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_56.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_56 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_56_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_56__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_56__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_61.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_61 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_61_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_56__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_56__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_60.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_60 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_60_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_56__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_57_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_57_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_56_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_56_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_23__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_23.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_23 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_23_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_23__C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_22.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_22 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_22_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_23__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_269),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_rem_q3.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_rem_q3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mshreg_rem_q3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_C6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_31.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_31 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_31_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_30.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_30 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_30_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val1.INIT = 64'h00FF00FFFFFF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_21.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_21 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_21_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_21__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_20.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_20 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_20_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_21__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam app_PIO_PIO_EP_EP_MEM__and00011.INIT = 64'h00000000FF000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM__and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o_9_1_15),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM__and0001)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_3_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_3_1 (
    .ADR0(trn_rd_c[35]),
    .ADR1(trn_rd_c[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_data_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_2_1.INIT = 64'hFFECECECFFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_2_1 (
    .ADR0(trn_rd_c[34]),
    .ADR1(trn_rd_c[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N22),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N1),
    .ADR5(app_PIO_PIO_EP_EP_RX_N16),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_3.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_3__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_3_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_3_1 (
    .ADR0(trn_rd_c[5]),
    .ADR1(trn_rd_c[37]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_3__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_2.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_3__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_2_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_2_1 (
    .ADR0(trn_rd_c[4]),
    .ADR1(trn_rd_c[36]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_3__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45.INIT = 64'hFDB9ECA875316420;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[24]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[24]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[24]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[24]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map14)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_TX_trn_td_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_td_c_0__C6LUT_O6),
    .O(trn_td_c[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_142.INIT = 64'hFFA8A8A8FFA0A0A0;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_142 (
    .ADR0(app_PIO_PIO_EP_EP_TX_state[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map17),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map2),
    .ADR3(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map31),
    .ADR4(app_PIO_PIO_EP_EP_TX_N7),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map14),
    .O(trn_td_c_0__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_31.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_31 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(app_PIO_PIO_EP_EP_TX_N9)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_7_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_6_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedparityerror.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedparityerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_242),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_15_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_15_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_14_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_14_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_39_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_39_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_38_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_38_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_245),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux00001.INIT = 64'hFFFFFFFFFFFFFFF3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR2(trn_tsrc_dsc_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_B6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_tsof_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_248),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_29),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_248),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and00001.INIT = 64'h000F000F0000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_30),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_255),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux00001.INIT = 64'hFFBEFBBA55145110;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_255),
    .ADR4(trn_tsrc_dsc_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_245),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_F.INIT = 64'hFBBBEAAA51114000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_F (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(trn_tsrc_dsc_n_c),
    .ADR3(trn_teof_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_246),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_28),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_246),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and00011.INIT = 64'h000F0000000F000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_57_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_57_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_56_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_56_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_28),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux00001.INIT = 64'hC3FFC3CFC3CFC3CF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000_7_1.INIT = 64'hCCC0CCC0CCC0FCF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_1_11.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_or00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv),
    .SEL(ep_BU2_U0_pcie_ep0_app_reset_n_19)
  );
  defparam trn_rsrc_dsc_n_c_54_SLICEL_D6LUT.INIT = 64'hFFFFFFFFFFFFFFFF;
  X_LUT6 trn_rsrc_dsc_n_c_54_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_or000011.INIT = 64'hFFFFFFFFFFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or00001.INIT = 64'hFFFFFF00FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0002_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_72),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_71),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_72),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_D6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_41.INIT = 64'h0000FFFF00000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_41 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0002)
  );
  defparam app_PIO_PIO_EP_EP_MEM__and00021.INIT = 64'h00000000FF000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM__and00021 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1_14),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__and0002)
  );
  defparam app_PIO_PIO_EP_EP_MEM_write_en.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_MEM_write_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_write_en_D6LUT_O6),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM_write_en_mux00001.INIT = 64'h0F0F0F0F0F000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_write_en_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd2_1),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_en_o_16),
    .ADR5(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FFd1_0),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_D6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_11_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_11_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_10_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_10_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_5_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_4_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_37_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_37_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_36_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_36_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_39_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_39_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_38.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_38_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_38_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_9_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_8_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_8_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_teof_n.INIT = 1'b1;
  X_FF app_PIO_PIO_EP_EP_TX_trn_teof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_teof_n_c_A6LUT_O6),
    .O(trn_teof_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_teof_n_mux00001.INIT = 64'hFF000000FFFFFFFF;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_teof_n_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_teof_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_state[0]),
    .O(trn_teof_n_c_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_enable_n_not00011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_enable_n_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_269),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_enable_n[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000107.INIT = 64'h00000000C0300C03;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000107 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000_map35)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000113.INIT = 64'hFDFDFDF500000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000113 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4434),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000_map35),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11.INIT = 64'h0000303000003070;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4137),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4120),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1_rstpot.INIT = 64'hFFFFF0F0FFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_59_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_59_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_58_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_58_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tc_status[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_70),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_0__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_4_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_0__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_24__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_24__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_24__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_24__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_6.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom6.INIT = 64'h00000000F000000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom6 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom3.INIT = 64'h00000000CFFFC00C;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom3 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom2.INIT = 64'h000000F033CC3FC3;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom2 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(cfg_lstatus_c[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(cfg_lstatus_c[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1_14),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_MEM__and00031.INIT = 64'hFF00000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM__and00031 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_2),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o_10_1_14),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__and0003)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_1.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_1__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_1_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_1_1 (
    .ADR0(trn_rd_c[3]),
    .ADR1(trn_rd_c[35]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_1__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_0.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_1__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_1 (
    .ADR0(trn_rd_c[2]),
    .ADR1(trn_rd_c[34]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_5.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_5__B6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_5_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_5_1 (
    .ADR0(trn_rd_c[7]),
    .ADR1(trn_rd_c[39]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_5__B6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_4.INIT = 1'b0;
  X_FF app_PIO_PIO_EP_EP_RX_wr_addr_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_5__A6LUT_O6),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  defparam app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_4_1.INIT = 64'hFEEEFAAAFCCCF000;
  X_LUT6 app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_4_1 (
    .ADR0(trn_rd_c[6]),
    .ADR1(trn_rd_c[38]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N2),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N16),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_5__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0__C6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_5.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_5 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_td_c[1]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1__map2)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_1_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_0_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_5.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_5 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_td_c[2]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2__map2)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_7_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_6_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or00002.INIT = 64'h0F0F3F3F0F0F3F7F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or00002 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4137),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4120),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0_rstpot.INIT = 64'h0000F0F00000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_11_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_11_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_10_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_10_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_5_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_4_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_37_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_37_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_36_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_36_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_9_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_9_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_8_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_54.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_53.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_52.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_59_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_59_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_58.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_58_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_58_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_and000011.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_and000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_5__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom5.INIT = 64'h000000FF0CF00000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom5 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom4.INIT = 64'h0000000003000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom4 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom1.INIT = 64'h0000000F33303C03;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_enable_mgmt_op),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_addr_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom0.INIT = 64'h000000CC3C033333;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr_5__A6LUT_O6)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_51.INIT = 64'h0000FFFF00000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_51 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map17)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_3_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_2_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_15_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_15_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_14_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_14_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_27_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_27_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_26_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_26_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_19_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_19_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_18_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_18_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_25_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_25_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_24_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_24_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_29_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_29_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_28_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_28_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and00061.INIT = 64'h0000000C00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and00061 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_23_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_22_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[8]),
    .O(cfg_bus_number_c[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[7]),
    .O(cfg_bus_number_c[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[6]),
    .O(cfg_bus_number_c[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[5]),
    .O(cfg_bus_number_c[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_11.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_10.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_8.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_3_11.INIT = 64'h0FF0FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_3_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_2_11.INIT = 64'h00FFFF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_2_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_3_11.INIT = 64'h0FF0FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_3_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_2_11.INIT = 64'h00FFFF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_2_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not00001.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000)
  );
  defparam app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_5.INIT = 64'hFFFF000000000000;
  X_LUT6 app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_5 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_td_c[0]),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0__map2)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_3_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_2_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_15_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_15_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_14_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_14_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_31_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_31_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_30_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_30_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00012.INIT = 64'h0000000100070007;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00012 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00011.INIT = 64'h0000001100000100;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_261),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux00001.INIT = 64'h3333AFA03333FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_260),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_255),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_261),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux00001.INIT = 64'hD9D9FA504040FA50;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[4]),
    .O(cfg_device_number_c[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux00001.INIT = 64'hF0C03C0C30003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_43),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_251),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[3]),
    .O(cfg_device_number_c[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[2]),
    .O(cfg_device_number_c[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[1]),
    .O(cfg_device_number_c[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[0]),
    .O(cfg_device_number_c[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_1_11.INIT = 64'h00FF00FFFF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_0_11_INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and00001.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_20),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwrw_rom.INIT = 64'hFFFFFFFF0FFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwrw_rom (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not00021.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not00021 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_73),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_1_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_0_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_13_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_13_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_12_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_12_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_17_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_17_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_16_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_16_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_57_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_57_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_56.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_56_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_56_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_61.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_61_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_61_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_60.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_60_1.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_60_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_data[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux00001.INIT = 64'h10100000F010F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_29_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_29_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_28_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_28_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux00001.INIT = 64'hFFFCFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not00011.INIT = 64'h00000000FFFF00F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_270),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not00031_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not00031_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_260),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not00011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_255),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_B6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and000011.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_263),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not00011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_F.INIT = 64'hFF0FFF00000F0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_F (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_247),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_247),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_31.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_30.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_29.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_28.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMMGMTRSTN1.INIT = 64'h0F000F000C000F00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMMGMTRSTN1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_clock_lock),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_20),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_1_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_0_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_11_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_10_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27__C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_13_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_13_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_12_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_12_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13__B6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_19_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_19_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_18_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and00001.INIT = 64'h000700070007000F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_27_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_27_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_26_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_26_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_rstpot.INIT = 64'hFFFFFFFFF4F4F4FC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_rstpot (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_21_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_21_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_20_1.INIT = 64'hCCCCCCCECCCCCCC4;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_20_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(trn_td_c[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux00001.INIT = 64'h3333AFA03333FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_263),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_252),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_267),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not00011_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_247),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux00001.INIT = 64'hF0F0F0F0F0F0F030;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_4_11.INIT = 64'h3FC0FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_4_11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_9.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_9__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_9__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_wdata_9__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_1.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_9__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_1_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_0_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and00001.INIT = 64'h0000000F00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_79),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_2_1.INIT = 64'hFFEF00E0FF4F0040;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_1.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_1 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_1_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_1__B6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_llk_tx_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tx_data_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_0.INIT = 16'h0000;
  X_SRLC16E ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_0 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_Mshreg_llk_tx_data_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_llk_tx_data_1__A6LUT_O6),
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_19_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_19_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_18_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_18_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_80),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_31_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_31_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_30_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_30_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_23_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_22_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31__A6LUT_O6)
  );
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2CLK (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2CLK_287)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2.INIT = 1'b0;
  X_LATCHE ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2 (
    .GE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2CLK_287),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[2]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_265),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_279),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux00001.INIT = 64'hFF00FF0000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_23.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_22.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_21.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_20.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_n_and00001.INIT = 64'h00000000000000F0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_n_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_26),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1_23),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2_24),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3_25),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_n_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_0_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_0_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_RESETDONE[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv1.INIT = 64'hF0F0F0F0F0F0FFF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_20),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D6LUT_O6)
  );
  defparam cfg_function_number_c_0__114_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__114_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D5LUT_O5)
  );
  X_ZERO ProtoComp354_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__115_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__115_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__116_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__116_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut_0__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1)
  );
  defparam trn_rsrc_dsc_n_c_19_SLICEL_A5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_19_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[7]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_6__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__111_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__111_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_5__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__112_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__112_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_4__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A6LUT_O6)
  );
  defparam cfg_function_number_c_0__113_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__113_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7__A5LUT_O5)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_11 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_11_F.INIT = 64'hF000300030003000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_11_F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_76),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_75),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_77),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_11_G.INIT = 64'hF030000030300000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_11_G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_73),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_0__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_SW0.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2572)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_29_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_29_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_28_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_28_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_SW1.INIT = 64'hF00F00000000F00F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_SW1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_last[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4358)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_27_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_27_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_26_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_26_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_272),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux00001.INIT = 64'h3333A0A03333FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_270),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_254),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_272),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_275),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or00001.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_268),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux00001.INIT = 64'hFF00FFFFFF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not00011.INIT = 64'h0E0E0EEE000000EE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_279),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4351),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_271),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_rstpot.INIT = 64'h3F3F0000FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_rstpot (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4358),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2572),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_271),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_268),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux00001.INIT = 64'h3333AFA03333FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_267),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_253),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_268),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_reg_n.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_reg_n (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_reg_n_27),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_linkdown_hot_reset_n_and0000),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_26),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_or00001.INIT = 64'h000FFFF00000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_0_22),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1_23),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2_24),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3_25),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_dl_down_last_state_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and00011.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt00001.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt00001.INIT = 64'h00FF00FF00FFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt00001.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt00001.INIT = 64'h00000000000000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N341),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre12.INIT = 64'hFFFFF888F888F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre12 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or000011.INIT = 64'hFFFFFFFFFFFFFFFE;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_75),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam trn_rsrc_dsc_n_c_53_SLICEL_C6LUT.INIT = 64'hFFFFFFFFFFFFFFFF;
  X_LUT6 trn_rsrc_dsc_n_c_53_SLICEL_C6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_14.INIT = 64'h0F0C0C0CFFCCCCCC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_14 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map8)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1__SW0.INIT = 64'hFFFFFFFFF0F0F0FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N431)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW0.INIT = 64'hFFFFFFFF00F000FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1137)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671_SW1.INIT = 64'hFFFF088808880888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4407)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map0),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671.INIT = 64'h00030033FCFFCCFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map8),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4406),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4407),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_73),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW1.INIT = 64'hFFFFFFFF30303330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1138)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0_.INIT = 64'h03030001CFCFFFEF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1137),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N1138),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_79_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_79_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_79_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_79_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_79_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79_C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1__SW1.INIT = 64'hFFFFFFFFCCCCCCFC;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1__SW1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N432)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1_.INIT = 64'h333300013333FFFB;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N431),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N432),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_78_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_78),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_78_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_78_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_78_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_78_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[7]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_7_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_6.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_6_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[5]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_5_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_4.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[4]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_4_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_3.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_3_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_2_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_5__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74_C6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_80_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_80_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_80_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_80_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_80_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[7]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_7_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_6.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_6_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_5.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[5]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_5_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_4.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[4]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_4_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_31 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011_SW1.INIT = 64'hFFFF0FFFCCFF0CFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011_SW1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4354)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_30 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000113_SW0.INIT = 64'hFFFFFFFFC0FFF0FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000113_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4434)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_29 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011_SW0.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4353)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_28 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011.INIT = 64'h02020202F7FF020A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4354),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4353),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_3_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_3_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[3])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n1.INIT = 64'h33333333FFFFFBFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q1_84),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_cont_req_n1.INIT = 64'hFFFFFFFFFFF3FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_cont_req_n1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q1_84),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or00012.INIT = 64'h00AA00AA30BAF0FA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or00012 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not00011.INIT = 64'hFF00FF00FF30FFF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not00011 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4143),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or00011.INIT = 64'h0000FFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3.INIT = 64'hF7D5B391E6C4A280;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_25 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_30 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_26 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_24 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_31 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000011_SW0.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000011_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4120)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_70_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_70_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_70_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_79),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_70_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_70_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_23 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_22 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_21 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_20 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_19 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_18 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_17 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or00001.INIT = 64'hFFFF0FCFFF3F0F0F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_16 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2_and00001.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_2_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_dsc_n1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_dsc_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_262),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_eof_n1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_eof_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_eof_n)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000),
    .SEL(ep_BU2_U0_pcie_ep0_app_reset_n_19)
  );
  defparam trn_rsrc_dsc_n_c_52_SLICEL_D6LUT.INIT = 64'hFFFFFFFFFFFFFFFF;
  X_LUT6 trn_rsrc_dsc_n_c_52_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or000011.INIT = 64'hFFFFFFFF82000082;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_258),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_17_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_17_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_16_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_16_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_sof_n1_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_sof_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_274),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_sof_n)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_80),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux00001.INIT = 64'hFFFFFFFFFFFF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__F.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__F (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(trn_td_c[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__G.INIT = 64'hFFF3FCF00F030C00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__G (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb__and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_27 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11_SW0.INIT = 64'hFFFF0F0F0FFF0F0F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4137)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_26.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_26 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[26]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000011.INIT = 64'h000A000A000A002A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_77),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4137),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_25 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW1.INIT = 64'hFFFF8FCFCFCF8FCF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d_81),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_82),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4022)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_24 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000111_SW0.INIT = 64'hFF30FF3030303330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000111_SW0 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_82),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d_81),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4143)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not00011.INIT = 64'hFF00FF00FFFFFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_k_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert1_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert12.INIT = 64'h0008000800080000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert12 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_19.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_19 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C5LUT_O5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[19]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert11.INIT = 64'hF0F0F000F0F0F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2_3__rt.INIT = 32'hCCCCCCCC;
  X_LUT5 ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2_3__rt (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[3]),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_2__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_23 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_16 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof1.INIT = 64'hFFFFFFFF30303330;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_272),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1_SW2.INIT = 64'hFFFFFFFFFFFF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1_SW2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4351)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_259),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux00001_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_275),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_258),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_and00001.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_266),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_8 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_12 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_9 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1CLK (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1CLK_288)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1.INIT = 1'b0;
  X_LATCHE ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1 (
    .GE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1CLK_288),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[1]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_phy_status_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_15.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_14.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_13.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_12.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_19.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_18.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_17.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_16.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000171_SW0_SW0.INIT = 64'h0FF0FFFFFFFF0FF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000171_SW0_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4362)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000171_SW0.INIT = 64'h0000000090090000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000171_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4362),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4130)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000139.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000139 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map47)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_27.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_26.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_25.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_24.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_74),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0CLK (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0CLK_289)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0.INIT = 1'b0;
  X_LATCHE ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0 (
    .GE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0CLK_289),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_20),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux00001_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D6LUT_O6)
  );
  defparam cfg_function_number_c_0__128_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__128_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D5LUT_O5)
  );
  X_ZERO ProtoComp990_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__129_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__129_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__130_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__130_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut_0__INV_0.INIT = 64'h00FF00FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A6LUT_O6)
  );
  defparam trn_rsrc_dsc_n_c_21_SLICEL_A5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_21_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[7]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_6__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__125_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__125_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_5__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__126_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__126_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_4__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A6LUT_O6)
  );
  defparam cfg_function_number_c_0__127_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__127_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_5.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[5]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147_SW0.INIT = 64'h6FF6FFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4364)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147.INIT = 64'h0000000000008421;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4368),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4364),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147_SW1.INIT = 64'h6FF6FFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4386)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV1.INIT = 64'hFFFFFFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4384),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4386),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147_SW1.INIT = 64'h6FF6FFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008147_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4368)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147_SW0.INIT = 64'h6FF6FFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4384)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147.INIT = 64'h0000000000008421;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018147 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4386),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4384),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001)
  );
  defparam app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_31.INIT = 64'h0000FFFF00000000;
  X_LUT6 app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_31 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt00001.INIT = 64'h00FFFFFFFFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt00001_INV_0.INIT = 64'h00000000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt00001.INIT = 64'h000000FF00FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_16.INIT = 64'h000F00FF0F0FFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_16 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map9)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_28.INIT = 64'hFFFFFFFFFF88F888;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_28 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N43),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map11)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_38.INIT = 64'h00FFFFFF00000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_38 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__map11),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre111.INIT = 64'hFFFFF000F000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N43)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre11.INIT = 64'hFFFFFFFFFCF0CC00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre11 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N43),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N341)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2_.INIT = 64'h0003000F0002000A;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_and0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N341),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2__SW0.INIT = 64'hFFFFFFFFFFFFFFF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N429)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2_.INIT = 64'h5555555555555554;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N429),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2__SW0.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__map0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671_SW0.INIT = 64'hFFFF0FFF0FFF0FFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_671_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4406)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_3_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_2_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2_rstpot.INIT = 64'h0000F0F00000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1_rstpot.INIT = 64'h0000F0F00000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0_rstpot.INIT = 64'h0000F0F00000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0001),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc_2__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_76_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_76),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_76_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_76_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_76_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_76_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[5]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_5_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_4.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d[4]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_4_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_or0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_non_posted_available_n_d_5__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_75_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_75),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_75_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_75_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_75_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_75_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000107_SW0.INIT = 64'h6FF6FFFFFFFF6FF6;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_mux0000107_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4422)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[7]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_7_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_6.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_6_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_1_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_0_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_or0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_posted_available_n_d_7__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_77_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_77),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_77_4.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_77_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_77_3.INIT = 64'hEFE5EAE04F454A40;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_77_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_1_1.INIT = 64'hFFEF00E0FF4F0040;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_1_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_0_1.INIT = 64'hFFEF00E0FF4F0040;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_0_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1__A6LUT_O6)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_0_1 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__F7BMUX_OUT),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_88)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_0_1_F.INIT = 64'h4040004055555555;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_0_1_F (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_75),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_76),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_77),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__F7BMUX_OUT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_0_1_G.INIT = 64'h4000404055555555;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_0_1_G (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_and0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_73),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_74),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_111.INIT = 64'hFFFFFF00FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_mux0000_1_111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_78),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N3)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_82),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_mux00001.INIT = 64'h03000333CFCCCFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_79),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_78),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_80),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_fifo_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_1_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_0.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_0_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0_mux00001.INIT = 64'h2A222A22FFFF2A22;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_123),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_75),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_3_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_2.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_2_1.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_or0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_completion_available_n_d_3__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4.INIT = 64'hFBEA7362D9C85140;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d.INIT = 1'b1;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_19),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_78),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux00001.INIT = 64'hFFFF0FFFF0FF00FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_27.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_27 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[27]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_29.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_29 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[29]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_11 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_10 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_9 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_28.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_28 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[28]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW0.INIT = 64'hFFFF0000FFFFFFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4021)
  );
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3CLK (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3CLK_290)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3.INIT = 1'b0;
  X_LATCHE ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3 (
    .GE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3__INV_ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3CLK_290),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[3]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rxchanisaligned_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_1_not00001.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_1_not00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3_and00001.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_3_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000.INIT = 64'h0F0F03470F0F8BCF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4023),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4021),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4141),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_90)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_rstpot1.INIT = 64'hFFFFFFF0F0F0FFF0;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_rstpot1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_90),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_13_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_13_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_12_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_12_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW2.INIT = 64'hFFFFFFFFC0FFF0FF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW2 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d_81),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_is_same_lock_87),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_76),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_is_same_queueavail_82),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_89),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4023)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW3.INIT = 64'hFFFFFFCF00300000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_SW3 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_91),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4022),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4023),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4141)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_25_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_25_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_24_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_24_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_25.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_25_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_25_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_24.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_24_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_24_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and00001.INIT = 64'h000000000000F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_17_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_17_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_16.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_16_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_16_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv31.INIT = 64'h9009000000009009;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv31 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv1.INIT = 64'h1455551455555555;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_258),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer_d_81),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000111.INIT = 64'h000000000F00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_q2_85),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_rstpot_SW0.INIT = 64'hFFDFDFDFAA000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_rstpot_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_src_last_req_n_q_86),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map47),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4130),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4370)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion.INIT = 1'b1;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_rstpot.INIT = 64'hF7F7FF00D5D5FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_rstpot (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_124),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_83),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4370),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_31_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_31_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_30.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_30_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_30_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_23.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_23_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_23_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_22_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_22_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_11 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_10 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_9.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_9 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[9]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1_and00001.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_1_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_8 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_15 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_14 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_13 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_12.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg_12 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_wire[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_data_reg[12]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_22.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_22 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[22]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1.INIT = 64'h554555455545FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_21 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n1.INIT = 64'h8F8F8F8F8FFF8F8F;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_259),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_271),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_18.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_18 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[18]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_polarity_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_2_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_2_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[2])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_21_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_21_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_20_1.INIT = 64'hFF00FF0FFF00F000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_20_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_276),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_21.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__B6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_21_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_21_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__B6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__A6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_20_1.INIT = 64'hCCCCAFA0CCCCFF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_20_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21__A6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_17.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_17 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[17]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_crmpwrsoftresetn_capture.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_crmpwrsoftresetn_capture (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_crmpwrsoftresetn_capture_21),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_20.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_20 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[20]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_279),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_278),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_279),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_274),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_272),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and00001_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__D6LUT_O6),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__C6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_280)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000012.INIT = 64'hAA8AAA8AAA8AAAAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000012 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_256),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_277),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000011.INIT = 64'h000000000000FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8__C6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_8 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[8]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_7.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_wire[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_status_reg[7]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_13.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_13 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[13]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and00001.INIT = 64'h00000000FFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_11.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_11 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[11]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_15.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_15 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[15]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000027.INIT = 64'h00000000F00F0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000027 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map12)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_14.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_14 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[14]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not00011.INIT = 64'hFFFFFFFFFFFF0000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_273),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_275),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_10.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_10 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[10]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_1_and00001.INIT = 64'hFFFF000000000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset_1_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_RESETDONE[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_icdrreset[1])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_264),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_265),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_0_not00001.INIT = 64'h000000000000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_0_not00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[0])
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0_and00001.INIT = 64'h00000000FF000000;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_RESETDONE[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_wire[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_valid_wire[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_cdrreset_0_and0000)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_3_25),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_2_24),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_1_23),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_resetmode_false_ltssm_capture_0_22),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not00011.INIT = 64'hAAAAAAAAAAAAAEAA;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_k_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_1.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_power_down_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_4.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[4]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_elec_idle_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_6.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[6]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_compliance_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_0.INIT = 1'b0;
  X_FF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_tx_data_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_0.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D6LUT_O6)
  );
  defparam cfg_function_number_c_0__121_SLICEL_D5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__121_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D5LUT_O5)
  );
  X_ZERO ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__ProtoComp354_CYINITGND (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CYINITGND_0)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O1, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[0]})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__122_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__122_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__123_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__123_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut_0__INV_0.INIT = 64'h0000FFFF0000FFFF;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[0])
  );
  defparam trn_rsrc_dsc_n_c_20_SLICEL_A5LUT.INIT = 32'hFFFFFFFF;
  X_LUT5 trn_rsrc_dsc_n_c_20_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__A5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[7]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__D6LUT_O6)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_6.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O0}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__D6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B6LUT_O6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A6LUT_O6})
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_6__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C6LUT_O6)
  );
  defparam cfg_function_number_c_0__118_SLICEL_C5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__118_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__C5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_5.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_5__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B6LUT_O6)
  );
  defparam cfg_function_number_c_0__119_SLICEL_B5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__119_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__B5LUT_O5)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_4.INIT = 1'b0;
  X_SFF ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__CARRY4_O0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv),
    .SET(GND),
    .RST(GND)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_4__rt.INIT = 64'hFF00FF00FF00FF00;
  X_LUT6 ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A6LUT_O6)
  );
  defparam cfg_function_number_c_0__120_SLICEL_A5LUT.INIT = 32'h00000000;
  X_LUT5 cfg_function_number_c_0__120_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7__A5LUT_O5)
  );
  X_ZERO GLOBAL_LOGIC0_GND (
    .O(GLOBAL_LOGIC0)
  );
  X_ONE GLOBAL_LOGIC1_VCC (
    .O(GLOBAL_LOGIC1)
  );
  defparam LED_4_lane_n_PAD.LOC = "IOB_X2Y233";
  X_OPAD LED_4_lane_n_PAD (
    .PAD(LED_4_lane_n)
  );
  defparam LED_4_lane_n_OUTBUF.LOC = "IOB_X2Y233";
  X_OBUF LED_4_lane_n_OUTBUF (
    .I(LED_4_lane_n_c),
    .O(LED_4_lane_n)
  );
  defparam LED_link_up_n_PAD.LOC = "IOB_X2Y232";
  X_OPAD LED_link_up_n_PAD (
    .PAD(LED_link_up_n)
  );
  defparam LED_link_up_n_OUTBUF.LOC = "IOB_X2Y232";
  X_OBUF LED_link_up_n_OUTBUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0_split_0),
    .O(LED_link_up_n)
  );
  defparam sys_reset_n_PAD.LOC = "IOB_X1Y91";
  X_IPAD sys_reset_n_PAD (
    .PAD(NlwRenamedSig_IO_sys_reset_n)
  );
  defparam sys_reset_n_PULLUP.LOC = "IOB_X1Y91";
  X_PU sys_reset_n_PULLUP (
    .O(NlwRenamedSig_IO_sys_reset_n)
  );
  defparam sys_reset_n_IMUX.LOC = "IOB_X1Y91";
  X_INV sys_reset_n_IMUX (
    .I(NlwRenamedSig_IO_sys_reset_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv)
  );
  defparam pci_exp_rxn_0__IPAD.LOC = "IPAD_X1Y12";
  X_IPAD pci_exp_rxn_0__IPAD (
    .PAD(pci_exp_rxn[0])
  );
  defparam pci_exp_rxn_1__IPAD.LOC = "IPAD_X1Y14";
  X_IPAD pci_exp_rxn_1__IPAD (
    .PAD(pci_exp_rxn[1])
  );
  defparam pci_exp_rxn_2__IPAD.LOC = "IPAD_X1Y6";
  X_IPAD pci_exp_rxn_2__IPAD (
    .PAD(pci_exp_rxn[2])
  );
  defparam pci_exp_rxn_3__IPAD.LOC = "IPAD_X1Y8";
  X_IPAD pci_exp_rxn_3__IPAD (
    .PAD(pci_exp_rxn[3])
  );
  defparam pci_exp_rxp_0__IPAD.LOC = "IPAD_X1Y13";
  X_IPAD pci_exp_rxp_0__IPAD (
    .PAD(pci_exp_rxp[0])
  );
  defparam pci_exp_rxp_1__IPAD.LOC = "IPAD_X1Y15";
  X_IPAD pci_exp_rxp_1__IPAD (
    .PAD(pci_exp_rxp[1])
  );
  defparam pci_exp_rxp_2__IPAD.LOC = "IPAD_X1Y7";
  X_IPAD pci_exp_rxp_2__IPAD (
    .PAD(pci_exp_rxp[2])
  );
  defparam pci_exp_rxp_3__IPAD.LOC = "IPAD_X1Y9";
  X_IPAD pci_exp_rxp_3__IPAD (
    .PAD(pci_exp_rxp[3])
  );
  defparam pci_exp_txn_0__OPAD.LOC = "OPAD_X0Y8";
  X_OPAD pci_exp_txn_0__OPAD (
    .PAD(pci_exp_txn[0])
  );
  defparam pci_exp_txn_1__OPAD.LOC = "OPAD_X0Y10";
  X_OPAD pci_exp_txn_1__OPAD (
    .PAD(pci_exp_txn[1])
  );
  defparam pci_exp_txn_2__OPAD.LOC = "OPAD_X0Y4";
  X_OPAD pci_exp_txn_2__OPAD (
    .PAD(pci_exp_txn[2])
  );
  defparam pci_exp_txn_3__OPAD.LOC = "OPAD_X0Y6";
  X_OPAD pci_exp_txn_3__OPAD (
    .PAD(pci_exp_txn[3])
  );
  defparam pci_exp_txp_0__OPAD.LOC = "OPAD_X0Y9";
  X_OPAD pci_exp_txp_0__OPAD (
    .PAD(pci_exp_txp[0])
  );
  defparam pci_exp_txp_1__OPAD.LOC = "OPAD_X0Y11";
  X_OPAD pci_exp_txp_1__OPAD (
    .PAD(pci_exp_txp[1])
  );
  defparam pci_exp_txp_2__OPAD.LOC = "OPAD_X0Y5";
  X_OPAD pci_exp_txp_2__OPAD (
    .PAD(pci_exp_txp[2])
  );
  defparam pci_exp_txp_3__OPAD.LOC = "OPAD_X0Y7";
  X_OPAD pci_exp_txp_3__OPAD (
    .PAD(pci_exp_txp[3])
  );
  defparam LED_8_lane_n_PAD.LOC = "IOB_X2Y234";
  X_OPAD LED_8_lane_n_PAD (
    .PAD(LED_8_lane_n)
  );
  defparam LED_8_lane_n_OUTBUF.LOC = "IOB_X2Y234";
  X_OBUF LED_8_lane_n_OUTBUF (
    .I(LED_8_lane_n_c),
    .O(LED_8_lane_n)
  );
  defparam sys_clk_n_IPAD.LOC = "IPAD_X1Y16";
  X_IPAD sys_clk_n_IPAD (
    .PAD(V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN)
  );
  defparam sys_clk_p_IPAD.LOC = "IPAD_X1Y17";
  X_IPAD sys_clk_p_IPAD (
    .PAD(V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP)
  );
  defparam LED_4_lane_n_c_OFF_OMUX.LOC = "OLOGIC_X2Y233";
  X_INV LED_4_lane_n_c_OFF_OMUX (
    .I(cfg_lstatus_c[6]),
    .O(LED_4_lane_n_c)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0_split_0_OFF_OMUX.LOC = "OLOGIC_X2Y232";
  X_INV ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0_split_0_OFF_OMUX (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_70),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0_split_0)
  );
  defparam LED_8_lane_n_c_OFF_OMUX.LOC = "OLOGIC_X2Y234";
  X_INV LED_8_lane_n_c_OFF_OMUX (
    .I(cfg_lstatus_c[7]),
    .O(LED_8_lane_n_c)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_notsame_usrclk_pll_bufg_BUF.LOC = "BUFGCTRL_X0Y14";
  X_CKBUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_notsame_usrclk_pll_bufg_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT),
    .O(trn_clk_c)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_clkfbin_pll_bufg_BUF.LOC = "BUFGCTRL_X0Y1";
  X_CKBUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_clkfbin_pll_bufg_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_coreclk_pll_bufg_BUF.LOC = "BUFGCTRL_X0Y2";
  X_CKBUF ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_coreclk_pll_bufg_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_core_clk)
  );
  defparam refclk_ibuf_BUFDS.LOC = "BUFDS_X0Y2";
  X_IBUFDS refclk_ibuf_BUFDS (
    .I(V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN),
    .IB(V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP),
    .O(sys_clk_c)
  );
  defparam ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_bufg2_BUF.LOC = "BUFGCTRL_X0Y3";
  X_CKBUF ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_bufg2_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_gt_wrapper_i_gt_refclk_out[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg)
  );
  X_ZERO NlwBlock_xilinx_pci_exp_4_lane_ep_GND (
    .O(GND)
  );
  X_ONE NlwBlock_xilinx_pci_exp_4_lane_ep_VCC (
    .O(VCC)
  );
endmodule


`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

    wire GSR;
    wire GTS;
    wire PRLD;

    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule

