11_00011_00011_00011  // ADD
01_00010_00010_00010  // MUL v
00_00000_00000_00000  // STALL
00_00000_00000_00000  // STALL
10_00011_00001_00111  // SUB


/*
IF, ID, ALU, WR
4 register -> size(2*BIT_PART), A, B, C, D;
word -> 32bit;
mem -> 32*32 bit;
opcode: 2bit, 5, 5, 5 -> (7bit) 
ADD(mem1, mem2, mem3) -> 11
SUB(mem1, mem2, mem3) -> 10
MUL(mem1, mem2, mem3) -> 01
*/
