Timing Analyzer report for ConstrainedWallace
Tue May 24 10:44:48 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ConstrainedWallace                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.5%      ;
;     Processor 3            ;   2.2%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 75.92 MHz ; 75.92 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.086 ; -1177.726          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.405 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -591.802                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.086 ; cwControlPath:CP1|muxControl[13] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 6.019      ;
; -6.027 ; cwControlPath:CP1|muxControl[13] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 5.960      ;
; -6.010 ; Leaky3[15]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; -0.098     ; 6.910      ;
; -5.997 ; Leaky1[8]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.345      ;
; -5.990 ; cwControlPath:CP1|muxControl[13] ; TPO[9]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.573     ; 5.915      ;
; -5.989 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 0.500        ; 0.263      ; 6.750      ;
; -5.962 ; Leaky1[5]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.328      ;
; -5.951 ; chi[1]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 6.881      ;
; -5.947 ; Leaky1[12]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.295      ;
; -5.938 ; Leaky1[14]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.286      ;
; -5.935 ; Leaky1[0]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.301      ;
; -5.930 ; Leaky1[13]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.278      ;
; -5.926 ; cwControlPath:CP1|muxControl[13] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 5.859      ;
; -5.925 ; Leaky1[11]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.273      ;
; -5.925 ; chi[6]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 6.855      ;
; -5.905 ; Leaky1[15]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.253      ;
; -5.885 ; chi[4]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 6.815      ;
; -5.871 ; TPO[10]                          ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.467     ; 6.402      ;
; -5.851 ; cwControlPath:CP1|muxControl[10] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.150     ; 6.199      ;
; -5.846 ; Leaky1[4]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.212      ;
; -5.836 ; Leaky1[9]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.184      ;
; -5.814 ; Leaky1[6]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.180      ;
; -5.811 ; Leaky1[10]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.350      ; 7.159      ;
; -5.811 ; cwControlPath:CP1|muxControl[13] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 5.744      ;
; -5.801 ; cwControlPath:CP1|muxControl[13] ; TPO[1]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.568     ; 5.731      ;
; -5.801 ; cwControlPath:CP1|muxControl[13] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 5.734      ;
; -5.787 ; cwControlPath:CP1|muxControl[13] ; TPO[2]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.568     ; 5.717      ;
; -5.774 ; cwControlPath:CP1|muxControl[13] ; PA[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.565     ; 5.707      ;
; -5.770 ; TPO[10]                          ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.467     ; 6.301      ;
; -5.766 ; Leaky1[2]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.132      ;
; -5.748 ; TPO[10]                          ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.467     ; 6.279      ;
; -5.746 ; Leaky3[15]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.526     ; 6.218      ;
; -5.744 ; cwControlPath:CP1|muxControl[13] ; TPO[11]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.568     ; 5.674      ;
; -5.741 ; Leaky3[15]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.526     ; 6.213      ;
; -5.740 ; Leaky3[15]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.526     ; 6.212      ;
; -5.735 ; cwControlPath:CP1|muxControl[10] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.150     ; 6.083      ;
; -5.733 ; Leaky1[8]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.653      ;
; -5.728 ; Leaky1[8]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.648      ;
; -5.727 ; Leaky1[8]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.647      ;
; -5.725 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 0.500        ; -0.165     ; 6.058      ;
; -5.724 ; chi[5]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 6.654      ;
; -5.724 ; TPO[1]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 6.645      ;
; -5.720 ; cwControlPath:CP1|muxControl[16] ; output[6]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.165     ; 6.053      ;
; -5.719 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 0.500        ; -0.165     ; 6.052      ;
; -5.718 ; Leaky3[15]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.098     ; 6.618      ;
; -5.705 ; Leaky1[8]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 7.053      ;
; -5.700 ; cwControlPath:CP1|muxControl[13] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.201     ; 6.037      ;
; -5.698 ; Leaky1[5]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 6.636      ;
; -5.697 ; cwControlPath:CP1|muxControl[16] ; output[7]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; 0.263      ; 6.458      ;
; -5.693 ; Leaky1[5]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.060     ; 6.631      ;
; -5.692 ; Leaky1[5]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 6.630      ;
; -5.691 ; Leaky3[15]                       ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.527     ; 6.162      ;
; -5.690 ; cwControlPath:CP1|muxControl[13] ; TPO[3]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.568     ; 5.620      ;
; -5.683 ; Leaky1[12]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.603      ;
; -5.678 ; Leaky1[12]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.598      ;
; -5.678 ; Leaky1[8]                        ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.079     ; 6.597      ;
; -5.677 ; Leaky1[12]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.597      ;
; -5.674 ; Leaky1[14]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.594      ;
; -5.673 ; TPO[0]                           ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 6.594      ;
; -5.673 ; Leaky3[6]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.355      ; 7.026      ;
; -5.671 ; Leaky1[0]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 6.609      ;
; -5.670 ; Leaky1[5]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.368      ; 7.036      ;
; -5.670 ; cwControlPath:CP1|muxControl[16] ; output[9]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.166     ; 6.002      ;
; -5.669 ; Leaky3[4]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.355      ; 7.022      ;
; -5.669 ; Leaky1[14]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.589      ;
; -5.668 ; Leaky1[14]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.588      ;
; -5.666 ; Leaky1[13]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.586      ;
; -5.666 ; Leaky1[0]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.060     ; 6.604      ;
; -5.665 ; Leaky1[0]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.060     ; 6.603      ;
; -5.661 ; Leaky1[11]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.581      ;
; -5.661 ; Leaky1[13]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.581      ;
; -5.660 ; Leaky1[13]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.580      ;
; -5.658 ; TPO[1]                           ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 6.579      ;
; -5.656 ; Leaky1[11]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.576      ;
; -5.655 ; Leaky1[11]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.575      ;
; -5.655 ; Leaky1[12]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 7.003      ;
; -5.653 ; cwControlPath:CP1|muxControl[13] ; TPO[6]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.567     ; 5.584      ;
; -5.651 ; Leaky3[3]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.355      ; 7.004      ;
; -5.651 ; Leaky3[2]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.355      ; 7.004      ;
; -5.646 ; Leaky1[14]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 6.994      ;
; -5.645 ; TPO[10]                          ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.467     ; 6.176      ;
; -5.643 ; Leaky1[0]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.368      ; 7.009      ;
; -5.643 ; Leaky1[5]                        ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.061     ; 6.580      ;
; -5.642 ; Leaky3[9]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.349      ; 6.989      ;
; -5.641 ; Leaky1[15]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.561      ;
; -5.639 ; Leaky3[11]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.349      ; 6.986      ;
; -5.638 ; Leaky1[13]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 6.986      ;
; -5.637 ; Leaky1[1]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.368      ; 7.003      ;
; -5.636 ; Leaky1[15]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 6.556      ;
; -5.635 ; Leaky1[15]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.078     ; 6.555      ;
; -5.633 ; Leaky1[11]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 6.981      ;
; -5.632 ; cwControlPath:CP1|muxControl[8]  ; TPO[9]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 5.972      ;
; -5.631 ; TPO[0]                           ; TPO[9]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.085     ; 6.544      ;
; -5.629 ; cwControlPath:CP1|muxControl[13] ; TPO[5]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.586     ; 5.541      ;
; -5.629 ; cwControlPath:CP1|muxControl[10] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.150     ; 5.977      ;
; -5.628 ; TPO[3]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 6.549      ;
; -5.628 ; Leaky1[12]                       ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.079     ; 6.547      ;
; -5.619 ; Leaky1[14]                       ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.079     ; 6.538      ;
; -5.616 ; Leaky1[0]                        ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.061     ; 6.553      ;
; -5.613 ; Leaky1[15]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.350      ; 6.961      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; cwControlPath:CP1|validNum                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.422 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.687      ;
; 0.424 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.689      ;
; 0.428 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.694      ;
; 0.430 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.694      ;
; 0.444 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.444 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.444 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.445 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.709      ;
; 0.451 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; TPO[11]                                         ; O1[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.514 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.778      ;
; 0.558 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.824      ;
; 0.560 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.826      ;
; 0.566 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.832      ;
; 0.568 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.833      ;
; 0.570 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.835      ;
; 0.574 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.839      ;
; 0.577 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.842      ;
; 0.579 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.845      ;
; 0.583 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.848      ;
; 0.588 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.853      ;
; 0.605 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.871      ;
; 0.608 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.874      ;
; 0.609 ; LFSR_29:LFSR|shift_register[13]                 ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.873      ;
; 0.610 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.876      ;
; 0.619 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.885      ;
; 0.619 ; Leaky3[8]                                       ; output2[8]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.883      ;
; 0.621 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.887      ;
; 0.627 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.891      ;
; 0.628 ; LFSR_29:LFSR|shift_register[5]                  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.894      ;
; 0.629 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.893      ;
; 0.630 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.895      ;
; 0.631 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.895      ;
; 0.632 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.896      ;
; 0.635 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.901      ;
; 0.638 ; Leaky3[12]                                      ; output2[12]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.639 ; Leaky3[5]                                       ; output2[5]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.663 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.927      ;
; 0.697 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.705 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.969      ;
; 0.705 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.969      ;
; 0.706 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.970      ;
; 0.709 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.973      ;
; 0.712 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.978      ;
; 0.723 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.987      ;
; 0.723 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.987      ;
; 0.728 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.992      ;
; 0.731 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.996      ;
; 0.735 ; A4[2]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.398      ;
; 0.737 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.003      ;
; 0.741 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.005      ;
; 0.742 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.006      ;
; 0.743 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.007      ;
; 0.744 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.008      ;
; 0.745 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.009      ;
; 0.769 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.033      ;
; 0.798 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.798 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.799 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.800 ; Leaky3[13]                                      ; output2[13]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.064      ;
; 0.801 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 0.805 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.070      ;
; 0.808 ; Leaky3[1]                                       ; output2[1]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.072      ;
; 0.813 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.833 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.099      ;
; 0.834 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.099      ;
; 0.839 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.105      ;
; 0.841 ; Leaky3[7]                                       ; output2[7]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.105      ;
; 0.843 ; O2[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.108      ;
; 0.845 ; Leaky3[10]                                      ; output2[10]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.109      ;
; 0.846 ; Leaky3[14]                                      ; output2[14]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.110      ;
; 0.869 ; Leaky3[0]                                       ; output2[0]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.084      ; 1.139      ;
; 0.876 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.539      ;
; 0.880 ; O2[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.145      ;
; 0.893 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.157      ;
; 0.899 ; M[2]                                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.170      ;
; 0.909 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.167      ;
; 0.909 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.167      ;
; 0.909 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.174      ;
; 0.915 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.084      ; 1.185      ;
; 0.926 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.191      ;
; 0.944 ; A4[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.607      ;
; 0.949 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.493      ; 1.628      ;
; 0.950 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.084      ; 1.220      ;
; 0.952 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.218      ;
; 0.954 ; Leaky2[15]                                      ; Leaky3[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.111      ; 1.251      ;
; 0.962 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.228      ;
; 0.964 ; A2[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.627      ;
; 0.967 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.233      ;
; 0.971 ; X2[11]                                          ; Leaky2[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.514      ; 1.671      ;
; 0.991 ; A1[1]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.654      ;
; 0.993 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.493      ; 1.672      ;
; 0.996 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.260      ;
; 0.996 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.260      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 83.06 MHz ; 83.06 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.520 ; -1042.369         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.357 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -589.866                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.520 ; cwControlPath:CP1|muxControl[13] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.540      ;
; -5.445 ; cwControlPath:CP1|muxControl[13] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.465      ;
; -5.397 ; Leaky3[15]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; -0.087     ; 6.309      ;
; -5.391 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 0.500        ; 0.261      ; 6.151      ;
; -5.385 ; Leaky1[8]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.708      ;
; -5.377 ; Leaky1[5]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.719      ;
; -5.366 ; Leaky1[12]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.689      ;
; -5.360 ; cwControlPath:CP1|muxControl[13] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.380      ;
; -5.349 ; Leaky1[13]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.672      ;
; -5.341 ; TPO[10]                          ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.422     ; 5.918      ;
; -5.331 ; Leaky1[0]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.673      ;
; -5.330 ; Leaky1[14]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.653      ;
; -5.302 ; Leaky1[11]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.625      ;
; -5.296 ; Leaky1[15]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.619      ;
; -5.279 ; cwControlPath:CP1|muxControl[13] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.299      ;
; -5.271 ; Leaky1[4]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.613      ;
; -5.268 ; cwControlPath:CP1|muxControl[10] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.119     ; 5.648      ;
; -5.266 ; Leaky1[9]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.589      ;
; -5.258 ; cwControlPath:CP1|muxControl[13] ; TPO[9]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.489     ; 5.268      ;
; -5.256 ; TPO[10]                          ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.422     ; 5.833      ;
; -5.253 ; chi[1]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.059     ; 6.193      ;
; -5.248 ; cwControlPath:CP1|muxControl[13] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.268      ;
; -5.244 ; Leaky1[10]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.324      ; 6.567      ;
; -5.242 ; Leaky1[6]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.584      ;
; -5.239 ; chi[6]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.059     ; 6.179      ;
; -5.232 ; TPO[10]                          ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.422     ; 5.809      ;
; -5.228 ; cwControlPath:CP1|muxControl[13] ; PA[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.479     ; 5.248      ;
; -5.208 ; chi[4]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.058     ; 6.149      ;
; -5.198 ; Leaky1[2]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.540      ;
; -5.198 ; cwControlPath:CP1|muxControl[13] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.161     ; 5.567      ;
; -5.181 ; cwControlPath:CP1|muxControl[13] ; TPO[1]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.483     ; 5.197      ;
; -5.178 ; TPO[1]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.110      ;
; -5.157 ; cwControlPath:CP1|muxControl[13] ; TPO[3]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.483     ; 5.173      ;
; -5.144 ; TPO[10]                          ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.422     ; 5.721      ;
; -5.141 ; cwControlPath:CP1|muxControl[10] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.119     ; 5.521      ;
; -5.138 ; Leaky3[15]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.479     ; 5.658      ;
; -5.136 ; Leaky3[15]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.479     ; 5.656      ;
; -5.134 ; Leaky3[15]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.479     ; 5.654      ;
; -5.133 ; cwControlPath:CP1|muxControl[13] ; TPO[2]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.483     ; 5.149      ;
; -5.132 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 0.500        ; -0.131     ; 5.500      ;
; -5.130 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 0.500        ; -0.131     ; 5.498      ;
; -5.128 ; cwControlPath:CP1|muxControl[16] ; output[6]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.131     ; 5.496      ;
; -5.126 ; Leaky1[8]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.057      ;
; -5.124 ; Leaky3[15]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.087     ; 6.036      ;
; -5.124 ; Leaky1[8]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.055      ;
; -5.122 ; Leaky1[8]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 6.053      ;
; -5.118 ; Leaky1[5]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.049     ; 6.068      ;
; -5.118 ; cwControlPath:CP1|muxControl[16] ; output[7]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; 0.261      ; 5.878      ;
; -5.116 ; Leaky1[5]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.049     ; 6.066      ;
; -5.114 ; Leaky1[5]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.049     ; 6.064      ;
; -5.112 ; Leaky1[8]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.435      ;
; -5.107 ; Leaky1[12]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.038      ;
; -5.105 ; Leaky1[12]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.036      ;
; -5.104 ; Leaky1[5]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.343      ; 6.446      ;
; -5.104 ; cwControlPath:CP1|muxControl[13] ; TPO[11]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.483     ; 5.120      ;
; -5.103 ; Leaky1[12]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 6.034      ;
; -5.098 ; TPO[9]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.061     ; 6.036      ;
; -5.093 ; TPO[3]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.025      ;
; -5.093 ; Leaky1[12]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.416      ;
; -5.090 ; Leaky1[13]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.021      ;
; -5.088 ; Leaky1[13]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.019      ;
; -5.086 ; Leaky1[13]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 6.017      ;
; -5.085 ; cwControlPath:CP1|muxControl[13] ; TPO[5]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.502     ; 5.082      ;
; -5.084 ; Leaky3[6]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.329      ; 6.412      ;
; -5.076 ; Leaky1[13]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.399      ;
; -5.072 ; Leaky3[9]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.322      ; 6.393      ;
; -5.072 ; Leaky1[0]                        ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.049     ; 6.022      ;
; -5.071 ; Leaky1[14]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.002      ;
; -5.070 ; Leaky1[0]                        ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.049     ; 6.020      ;
; -5.069 ; Leaky1[14]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 6.000      ;
; -5.068 ; Leaky1[0]                        ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.049     ; 6.018      ;
; -5.067 ; Leaky1[1]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.343      ; 6.409      ;
; -5.067 ; Leaky1[14]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 5.998      ;
; -5.064 ; chi[5]                           ; G[14]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.059     ; 6.004      ;
; -5.058 ; TPO[0]                           ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 5.990      ;
; -5.058 ; Leaky1[0]                        ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.343      ; 6.400      ;
; -5.057 ; Leaky1[14]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.380      ;
; -5.056 ; cwControlPath:CP1|muxControl[10] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.119     ; 5.436      ;
; -5.054 ; Leaky3[4]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.329      ; 6.382      ;
; -5.054 ; TPO[5]                           ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.047     ; 6.006      ;
; -5.054 ; cwControlPath:CP1|muxControl[13] ; TPO[6]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.482     ; 5.071      ;
; -5.052 ; Leaky3[15]                       ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.480     ; 5.571      ;
; -5.051 ; TPO[1]                           ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 5.983      ;
; -5.049 ; Leaky3[11]                       ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.322      ; 6.370      ;
; -5.046 ; cwControlPath:CP1|muxControl[16] ; output[9]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.132     ; 5.413      ;
; -5.043 ; Leaky3[3]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.329      ; 6.371      ;
; -5.043 ; Leaky3[2]                        ; regx1_chi[12]                                                                                            ; clk          ; clk         ; 1.000        ; 0.329      ; 6.371      ;
; -5.043 ; Leaky1[11]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 5.974      ;
; -5.041 ; Leaky1[11]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 5.972      ;
; -5.040 ; Leaky1[8]                        ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.069     ; 5.970      ;
; -5.039 ; Leaky1[11]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 5.970      ;
; -5.037 ; TPO[13]                          ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.422     ; 5.614      ;
; -5.037 ; Leaky1[15]                       ; regx1_chi[5]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 5.968      ;
; -5.035 ; Leaky1[15]                       ; regx1_chi[2]                                                                                             ; clk          ; clk         ; 1.000        ; -0.068     ; 5.966      ;
; -5.033 ; Leaky1[15]                       ; output[6]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.068     ; 5.964      ;
; -5.032 ; Leaky1[5]                        ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.050     ; 5.981      ;
; -5.029 ; Leaky1[11]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.352      ;
; -5.027 ; cwControlPath:CP1|muxControl[10] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.119     ; 5.407      ;
; -5.023 ; Leaky1[15]                       ; output[7]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; 0.324      ; 6.346      ;
; -5.021 ; Leaky1[12]                       ; output[9]~reg0                                                                                           ; clk          ; clk         ; 1.000        ; -0.069     ; 5.951      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; cwControlPath:CP1|validNum                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.382 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.623      ;
; 0.384 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.625      ;
; 0.388 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.630      ;
; 0.389 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.630      ;
; 0.401 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.402 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.643      ;
; 0.402 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.643      ;
; 0.402 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.408 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.408 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.417 ; TPO[11]                                         ; O1[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.419 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.476 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.716      ;
; 0.506 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.748      ;
; 0.508 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.750      ;
; 0.514 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.756      ;
; 0.515 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.756      ;
; 0.516 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.758      ;
; 0.520 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.762      ;
; 0.522 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.764      ;
; 0.529 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.770      ;
; 0.533 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.774      ;
; 0.535 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.777      ;
; 0.556 ; LFSR_29:LFSR|shift_register[13]                 ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.798      ;
; 0.561 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.804      ;
; 0.566 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.808      ;
; 0.569 ; Leaky3[8]                                       ; output2[8]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.810      ;
; 0.569 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.809      ;
; 0.571 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.572 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 0.812      ;
; 0.573 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.813      ;
; 0.574 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.816      ;
; 0.576 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.819      ;
; 0.580 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; LFSR_29:LFSR|shift_register[5]                  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.582 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.584 ; Leaky3[5]                                       ; output2[5]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.585 ; Leaky3[12]                                      ; output2[12]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.826      ;
; 0.607 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.848      ;
; 0.638 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.879      ;
; 0.643 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.883      ;
; 0.644 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.884      ;
; 0.644 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.884      ;
; 0.646 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.886      ;
; 0.659 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.901      ;
; 0.662 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.902      ;
; 0.662 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 0.902      ;
; 0.664 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.904      ;
; 0.668 ; A4[2]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.262      ;
; 0.675 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.916      ;
; 0.680 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.920      ;
; 0.681 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.923      ;
; 0.681 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.921      ;
; 0.682 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.922      ;
; 0.683 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.923      ;
; 0.684 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.924      ;
; 0.701 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.941      ;
; 0.741 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.983      ;
; 0.742 ; Leaky3[13]                                      ; output2[13]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.983      ;
; 0.742 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.984      ;
; 0.742 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.984      ;
; 0.746 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.988      ;
; 0.748 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.989      ;
; 0.748 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.990      ;
; 0.750 ; Leaky3[1]                                       ; output2[1]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.991      ;
; 0.757 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.999      ;
; 0.773 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.015      ;
; 0.778 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.020      ;
; 0.778 ; Leaky3[14]                                      ; output2[14]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.019      ;
; 0.779 ; Leaky3[7]                                       ; output2[7]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.020      ;
; 0.780 ; O2[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.021      ;
; 0.781 ; Leaky3[10]                                      ; output2[10]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.022      ;
; 0.789 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.384      ;
; 0.790 ; Leaky3[0]                                       ; output2[0]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.038      ;
; 0.809 ; O2[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.050      ;
; 0.825 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.825 ; M[2]                                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.074      ;
; 0.830 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.070      ; 1.071      ;
; 0.838 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.079      ;
; 0.841 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.076      ; 1.088      ;
; 0.843 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.078      ;
; 0.850 ; X2[11]                                          ; Leaky2[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.470      ; 1.491      ;
; 0.853 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.094      ;
; 0.868 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.110      ;
; 0.869 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.111      ;
; 0.873 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.076      ; 1.120      ;
; 0.879 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.121      ;
; 0.880 ; A4[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.474      ;
; 0.881 ; Leaky2[15]                                      ; Leaky3[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.100      ; 1.152      ;
; 0.891 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.429      ; 1.491      ;
; 0.896 ; A1[1]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.491      ;
; 0.897 ; Xh2[7]                                          ; X2[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.156      ; 1.224      ;
; 0.898 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.429      ; 1.498      ;
; 0.911 ; A2[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.505      ;
; 0.919 ; Leaky2[7]                                       ; Leaky3[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.309     ; 0.781      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.087 ; -584.787          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -444.078                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                           ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.087 ; cwControlPath:CP1|muxControl[13] ; TPO[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.644     ; 2.930      ;
; -3.061 ; cwControlPath:CP1|muxControl[13] ; PA[14]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.914      ;
; -3.055 ; cwControlPath:CP1|muxControl[13] ; PA[15]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.908      ;
; -3.030 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[12]                                                                                             ; clk          ; clk         ; 0.500        ; -0.230     ; 3.287      ;
; -3.009 ; cwControlPath:CP1|muxControl[13] ; PA[13]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.862      ;
; -2.994 ; cwControlPath:CP1|muxControl[13] ; TPO[2]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.642     ; 2.839      ;
; -2.985 ; cwControlPath:CP1|muxControl[13] ; TPO[1]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.642     ; 2.830      ;
; -2.980 ; cwControlPath:CP1|muxControl[13] ; TPO[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.642     ; 2.825      ;
; -2.970 ; cwControlPath:CP1|muxControl[10] ; PA[14]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 3.031      ;
; -2.943 ; cwControlPath:CP1|muxControl[10] ; PA[15]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 3.004      ;
; -2.940 ; cwControlPath:CP1|muxControl[13] ; TPO[6]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.642     ; 2.785      ;
; -2.936 ; cwControlPath:CP1|muxControl[13] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.463     ; 2.982      ;
; -2.935 ; cwControlPath:CP1|muxControl[13] ; PA[11]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.788      ;
; -2.932 ; cwControlPath:CP1|muxControl[13] ; TPO[3]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.642     ; 2.777      ;
; -2.932 ; cwControlPath:CP1|muxControl[13] ; PA[10]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.785      ;
; -2.926 ; cwControlPath:CP1|muxControl[13] ; TPO[5]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.655     ; 2.758      ;
; -2.913 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[2]                                                                                              ; clk          ; clk         ; 0.500        ; -0.435     ; 2.965      ;
; -2.912 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[5]                                                                                              ; clk          ; clk         ; 0.500        ; -0.435     ; 2.964      ;
; -2.909 ; cwControlPath:CP1|muxControl[13] ; PA[12]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.634     ; 2.762      ;
; -2.908 ; cwControlPath:CP1|muxControl[16] ; output[6]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.435     ; 2.960      ;
; -2.904 ; cwControlPath:CP1|muxControl[8]  ; TPO[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.436     ; 2.955      ;
; -2.897 ; cwControlPath:CP1|muxControl[10] ; PA[13]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.958      ;
; -2.890 ; cwControlPath:CP1|muxControl[16] ; output[7]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.230     ; 3.147      ;
; -2.880 ; cwControlPath:CP1|muxControl[16] ; output[9]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.436     ; 2.931      ;
; -2.874 ; cwControlPath:CP1|muxControl[13] ; TPO[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.465     ; 2.896      ;
; -2.866 ; cwControlPath:CP1|aluSub         ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.500        ; -0.258     ; 3.117      ;
; -2.857 ; cwControlPath:CP1|muxControl[11] ; PA[15]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.918      ;
; -2.854 ; cwControlPath:CP1|muxControl[13] ; TPO[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.644     ; 2.697      ;
; -2.851 ; cwControlPath:CP1|muxControl[13] ; TPO[0]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.642     ; 2.696      ;
; -2.845 ; cwControlPath:CP1|muxControl[10] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.255     ; 3.099      ;
; -2.844 ; cwControlPath:CP1|muxControl[13] ; TPO[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.465     ; 2.866      ;
; -2.843 ; cwControlPath:CP1|muxControl[13] ; TPO[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.465     ; 2.865      ;
; -2.841 ; cwControlPath:CP1|muxControl[10] ; PA[10]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.902      ;
; -2.824 ; cwControlPath:CP1|muxControl[11] ; PA[14]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.885      ;
; -2.823 ; cwControlPath:CP1|muxControl[10] ; PA[11]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.884      ;
; -2.823 ; cwControlPath:CP1|muxControl[8]  ; TPO[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.434     ; 2.876      ;
; -2.818 ; cwControlPath:CP1|muxControl[10] ; PA[12]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.879      ;
; -2.811 ; cwControlPath:CP1|muxControl[11] ; PA[13]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.872      ;
; -2.808 ; cwControlPath:CP1|muxControl[13] ; TPO[4]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.655     ; 2.640      ;
; -2.807 ; cwControlPath:CP1|muxControl[13] ; TPO[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.465     ; 2.829      ;
; -2.806 ; cwControlPath:CP1|muxControl[13] ; TPO[8]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.644     ; 2.649      ;
; -2.801 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[11]                                                                                             ; clk          ; clk         ; 0.500        ; -0.245     ; 3.043      ;
; -2.797 ; cwControlPath:CP1|muxControl[16] ; output[11]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.245     ; 3.039      ;
; -2.796 ; cwControlPath:CP1|muxControl[16] ; output[13]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.245     ; 3.038      ;
; -2.791 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[0]                                                                                              ; clk          ; clk         ; 0.500        ; -0.440     ; 2.838      ;
; -2.790 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[7]                                                                                              ; clk          ; clk         ; 0.500        ; -0.230     ; 3.047      ;
; -2.789 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[9]                                                                                              ; clk          ; clk         ; 0.500        ; -0.245     ; 3.031      ;
; -2.785 ; cwControlPath:CP1|muxControl[16] ; output[12]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.245     ; 3.027      ;
; -2.782 ; cwControlPath:CP1|muxControl[13] ; TPO[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.465     ; 2.804      ;
; -2.776 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[10]                                                                                             ; clk          ; clk         ; 0.500        ; -0.245     ; 3.018      ;
; -2.767 ; cwControlPath:CP1|muxControl[16] ; output[10]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.230     ; 3.024      ;
; -2.767 ; cwControlPath:CP1|muxControl[12] ; PA[14]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.847      ;
; -2.767 ; cwControlPath:CP1|muxControl[12] ; PA[15]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.847      ;
; -2.763 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[8]                                                                                              ; clk          ; clk         ; 0.500        ; -0.230     ; 3.020      ;
; -2.759 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.500        ; -0.260     ; 3.008      ;
; -2.737 ; cwControlPath:CP1|muxControl[11] ; PA[11]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.798      ;
; -2.729 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[13]                                                                                             ; clk          ; clk         ; 0.500        ; -0.245     ; 2.971      ;
; -2.729 ; cwControlPath:CP1|muxControl[16] ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.245     ; 2.971      ;
; -2.729 ; cwControlPath:CP1|aluSub         ; TPO[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.437     ; 2.779      ;
; -2.721 ; cwControlPath:CP1|muxControl[12] ; PA[13]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.801      ;
; -2.719 ; cwControlPath:CP1|muxControl[16] ; output[8]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.245     ; 2.961      ;
; -2.719 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[1]                                                                                              ; clk          ; clk         ; 0.500        ; -0.246     ; 2.960      ;
; -2.719 ; cwControlPath:CP1|muxControl[16] ; output[3]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.246     ; 2.960      ;
; -2.718 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[6]                                                                                              ; clk          ; clk         ; 0.500        ; -0.245     ; 2.960      ;
; -2.718 ; cwControlPath:CP1|muxControl[16] ; regx1_chi[4]                                                                                              ; clk          ; clk         ; 0.500        ; -0.246     ; 2.959      ;
; -2.712 ; cwControlPath:CP1|muxControl[6]  ; TPO[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.437     ; 2.762      ;
; -2.711 ; cwControlPath:CP1|muxControl[16] ; output[0]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.246     ; 2.952      ;
; -2.711 ; cwControlPath:CP1|muxControl[8]  ; TPO[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.436     ; 2.762      ;
; -2.710 ; cwControlPath:CP1|aluSub         ; TPO[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.258     ; 2.939      ;
; -2.709 ; cwControlPath:CP1|muxControl[16] ; output[14]~reg0                                                                                           ; clk          ; clk         ; 0.500        ; -0.230     ; 2.966      ;
; -2.701 ; cwControlPath:CP1|muxControl[8]  ; TPO[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.257     ; 2.931      ;
; -2.701 ; cwControlPath:CP1|muxControl[11] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.255     ; 2.955      ;
; -2.699 ; cwControlPath:CP1|aluSub         ; TPO[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.437     ; 2.749      ;
; -2.695 ; cwControlPath:CP1|muxControl[11] ; PA[10]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.756      ;
; -2.694 ; cwControlPath:CP1|aluSub         ; A4[8]                                                                                                     ; clk          ; clk         ; 0.500        ; -0.426     ; 2.755      ;
; -2.691 ; cwControlPath:CP1|muxControl[8]  ; TPO[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.257     ; 2.921      ;
; -2.681 ; cwControlPath:CP1|aluSub         ; TPO[8]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.437     ; 2.731      ;
; -2.679 ; cwControlPath:CP1|muxControl[13] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.464     ; 2.724      ;
; -2.674 ; cwControlPath:CP1|muxControl[13] ; chi[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.639     ; 2.522      ;
; -2.673 ; cwControlPath:CP1|aluSub         ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.500        ; -0.250     ; 2.932      ;
; -2.672 ; cwControlPath:CP1|muxControl[13] ; PA[9]                                                                                                     ; clk          ; clk         ; 0.500        ; -0.637     ; 2.522      ;
; -2.672 ; cwControlPath:CP1|muxControl[11] ; PA[12]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 2.733      ;
; -2.669 ; cwControlPath:CP1|aluSub         ; TPO[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.258     ; 2.898      ;
; -2.664 ; cwControlPath:CP1|muxControl[13] ; PA[7]                                                                                                     ; clk          ; clk         ; 0.500        ; -0.637     ; 2.514      ;
; -2.664 ; cwControlPath:CP1|muxControl[8]  ; TPO[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.257     ; 2.894      ;
; -2.662 ; cwControlPath:CP1|aluSub         ; TPO[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.435     ; 2.714      ;
; -2.662 ; cwControlPath:CP1|aluSub         ; TPO[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.258     ; 2.891      ;
; -2.659 ; cwControlPath:CP1|muxControl[8]  ; TPO[2]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.434     ; 2.712      ;
; -2.653 ; cwControlPath:CP1|muxControl[16] ; output[1]~reg0                                                                                            ; clk          ; clk         ; 0.500        ; -0.245     ; 2.895      ;
; -2.651 ; cwControlPath:CP1|muxControl[6]  ; TPO[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.435     ; 2.703      ;
; -2.651 ; cwControlPath:CP1|muxControl[16] ; TPO[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.439     ; 2.699      ;
; -2.650 ; cwControlPath:CP1|muxControl[8]  ; TPO[1]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.434     ; 2.703      ;
; -2.647 ; cwControlPath:CP1|muxControl[12] ; PA[11]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.727      ;
; -2.643 ; cwControlPath:CP1|muxControl[8]  ; TPO[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.257     ; 2.873      ;
; -2.642 ; cwControlPath:CP1|muxControl[12] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0  ; clk          ; clk         ; 0.500        ; -0.236     ; 2.915      ;
; -2.638 ; cwControlPath:CP1|muxControl[12] ; PA[10]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.718      ;
; -2.637 ; cwControlPath:CP1|aluSub         ; TPO[2]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.435     ; 2.689      ;
; -2.628 ; cwControlPath:CP1|aluSub         ; TPO[1]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.435     ; 2.680      ;
; -2.623 ; cwControlPath:CP1|muxControl[8]  ; TPO[8]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.436     ; 2.674      ;
; -2.615 ; cwControlPath:CP1|muxControl[12] ; PA[12]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.407     ; 2.695      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; cwControlPath:CP1|validNum                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.191 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.197 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.320      ;
; 0.198 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.322      ;
; 0.201 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; TPO[11]                                         ; O1[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.205 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.233 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.360      ;
; 0.252 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.381      ;
; 0.257 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.381      ;
; 0.259 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.383      ;
; 0.260 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.384      ;
; 0.261 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.264 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.388      ;
; 0.265 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.389      ;
; 0.267 ; LFSR_29:LFSR|shift_register[13]                 ; LFSR_29:LFSR|shift_register[24]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.269 ; Leaky3[8]                                       ; output2[8]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.392      ;
; 0.271 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.271 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.273 ; LFSR_29:LFSR|shift_register[5]                  ; LFSR_29:LFSR|shift_register[16]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.397      ;
; 0.274 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.397      ;
; 0.275 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.277 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.401      ;
; 0.278 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.402      ;
; 0.284 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.285 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.290 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.417      ;
; 0.291 ; Leaky3[12]                                      ; output2[12]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; Leaky3[5]                                       ; output2[5]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.303 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.306 ; A4[2]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.637      ;
; 0.320 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.444      ;
; 0.321 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.445      ;
; 0.324 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.451      ;
; 0.326 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.453      ;
; 0.327 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[14]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.454      ;
; 0.328 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.452      ;
; 0.328 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.455      ;
; 0.330 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.454      ;
; 0.333 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.460      ;
; 0.336 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.463      ;
; 0.336 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.463      ;
; 0.342 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.469      ;
; 0.342 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.469      ;
; 0.344 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.471      ;
; 0.344 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.471      ;
; 0.347 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.474      ;
; 0.350 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.474      ;
; 0.351 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.480      ;
; 0.352 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.481      ;
; 0.352 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.481      ;
; 0.353 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.482      ;
; 0.359 ; Leaky3[13]                                      ; output2[13]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.482      ;
; 0.359 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.488      ;
; 0.360 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.487      ;
; 0.361 ; Leaky3[1]                                       ; output2[1]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.484      ;
; 0.367 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.491      ;
; 0.373 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.703      ;
; 0.374 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.498      ;
; 0.374 ; Leaky3[7]                                       ; output2[7]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.497      ;
; 0.375 ; Leaky3[10]                                      ; output2[10]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.498      ;
; 0.377 ; Leaky3[14]                                      ; output2[14]~reg0                                                                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.500      ;
; 0.379 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.503      ;
; 0.380 ; O2[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.504      ;
; 0.389 ; Leaky3[0]                                       ; output2[0]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.046      ; 0.519      ;
; 0.391 ; O2[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.515      ;
; 0.398 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.522      ;
; 0.402 ; A4[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.733      ;
; 0.402 ; M[2]                                            ; A2[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.533      ;
; 0.410 ; A2[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.741      ;
; 0.412 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|muxControl[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.540      ;
; 0.413 ; Leaky2[15]                                      ; Leaky3[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.414 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.535      ;
; 0.419 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|regControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.547      ;
; 0.422 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.549      ;
; 0.423 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.544      ;
; 0.424 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.251      ; 0.759      ;
; 0.433 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.251      ; 0.768      ;
; 0.434 ; A1[6]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.763      ;
; 0.434 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.563      ;
; 0.436 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.437 ; X2[11]                                          ; Leaky2[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.252      ; 0.773      ;
; 0.438 ; A1[1]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.768      ;
; 0.438 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.565      ;
; 0.438 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.565      ;
; 0.438 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[8]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.565      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.086    ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.086    ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1177.726 ; 0.0   ; 0.0      ; 0.0     ; -591.802            ;
;  clk             ; -1177.726 ; 0.000 ; N/A      ; N/A     ; -591.802            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; valid         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output2[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18109    ; 10096    ; 7        ; 282      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18109    ; 10096    ; 7        ; 282      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output2[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue May 24 10:44:28 2022
Info: Command: quartus_sta ConstrainedWallace -c ConstrainedWallace
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ConstrainedWallace.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.086           -1177.726 clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -591.802 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.520           -1042.369 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -589.866 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.087            -584.787 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -444.078 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4851 megabytes
    Info: Processing ended: Tue May 24 10:44:48 2022
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:03


