> 本文由 [简悦 SimpRead](http://ksria.com/simpread/) 转码， 原文地址 [blog.csdn.net](https://blog.csdn.net/CyberInversion/article/details/134816888?utm_medium=distribute.pc_relevant.none-task-blog-2~default~baidujs_baidulandingword~default-0-134816888-blog-136063408.235^v43^pc_blog_bottom_relevance_base2&spm=1001.2101.3001.4242.1&utm_relevant_index=1)

 前言
---

数据采集是将自然界中存在的模拟信号通过模数转换器（ADC）转换成数字信号，再对该数字信号进行相应的接收和处理。数据采集系统作为数据采集的手段，在移动通信、图向采集、无线电等领域有重要作用。随着电子信息技术的飞速发展，电信号呈现出高度复杂化的变化趋势，高频、瞬态信号的捕获、分析需要跟高带宽、更高采样率的数据采集系统。提升数据采集系统前端 ADC 的性能和利用并行采样方法的系统架构是提高采集系统性能的 2 个有效途径。

**一、非线性混叠**

采样过程通过时间离散的脉冲采集输入信号特定时刻的幅度，脉冲频率即为采样时钟速率，根据采样定理，采样后的数字域仅能够看到二分之一采样速率的频谱。理想情况下模拟域整个频谱都会由于采样过程造成的周期性延拓混叠进入这个数字谱。在链路设计中，进入采样器前通常都需要足够抑制度的模拟滤波以实现抗混叠，但采样器本身及其调理电路存在非线性，会产生多次谐波和交调，这些产物最终也会呈现在数字谱范围内。

比如采样速率 2GHz 的采样器，输入频率 800MHz，考虑基波到 5 次谐波频率依次为 [0.7，1.4，2.1，2.8，3.5]，通过下面的程序能够计算得到混叠到数字谱对应出现的频率。

```
 
clear all; close all; clc; format compact;
Fs = 2; % 采样速率
f1 = 0.7; % 射频频率
Fs_index = [-5:1:5]*Fs;
fspurs = [1, 2, 3, 4, 5]*f1; % 射频信号谐波
f_overlap = zeros(1, length(fspurs));
for n = 1:length(fspurs)
temp = Fs_index-fspurs(n);
for k = 1:length(temp)
if abs(temp(k))<Fs/2
f_overlap(n) = abs(temp(k));
end
end
end
f_overlap
```

计算输出得到的频率为 [0.7，0.6，0.1，0.8，0.5]GHz。进一步通过仿真来查看该混频器混叠效应。仿真速率为 32GHz，16 倍抽取仿真采样，引入幂级数模拟非线性，采样点数为 2^16，采样前仿真得到的频谱如图 1 所示。

![](https://img-blog.csdnimg.cn/direct/7a59e333b4de4554a84c8ff4752799e6.png) 图 1 包含 5 次谐波单音信号的采样前频谱

通过采样后得到的频谱如图 2 所示。数字基带谱带宽 1GHz，基波、二次、三次、四次、五次谐波分别出现在 [0.7，0.6，0.1，0.8，0.5]GHz 频率处。

![](https://img-blog.csdnimg.cn/direct/81e144e536394cc0aa2c73bf9668f043.png) 图 2 包含 5 次谐波单音信号采样后的混叠频谱

二、****通过时间交织技术扩展带宽****
----------------------

时间交织是一种将多颗 ADC 芯片并联的技术，对 N 颗子 ADC 芯片并行交替采样，从而使得整个系统的采样率 N 倍提高。每个子 ADC 具有相同的采样速率，但 N 个子 ADC 采样时钟时序间隔相差 1/（Fs×N），每次采集到的数据不重合，最后通过逻辑电路再次依次把 N 个子 ADC 的数据按顺序整合，理想情况下这种频接的 N 个 ADC 就能够实现 Fs×N 的采样速率。

交织采样时钟的硬件实现方案一般有 2 种：一种方案提出直接通过时钟芯片自身的延时功能，依次产生 4 路相位差相同的采样时钟；另一种方案为在 4 路子 ADC 前加入定制数字电路，控制数据选通，使得 4 路子通道的时钟依次对 ADC 进行采样。

仿真实现延续前面文章中采用抽取实现采样的方法，采用 4 相 TI-ADC 进行采样，可将采样速率又 2GHz 扩展为 8GHz，四路脉冲抽取分别在下列采样点进行，

> 1..17...33...49...
> 
> 5..21...37...53...
> 
> 9..25...41...57...
> 
> 13..29...45...61...

最终重新组合等效为在下述时间点进行抽取。仿真结果如图 3 所示。

> 1...5...9...13...17...21...25...29...33...37...41...45...49...53...57...61

![](https://img-blog.csdnimg.cn/direct/a3433e787b8340d6840b129a559648d9.png) 图 3 4 相 TI-ADC 的采样频谱

由于扩展了采样速率，谐波没有混叠而是以原来的频率出现在数字谱中。

实际 ADC 为了抑制偶次谐波采用差分输入输出，因此理论上最差的谐波通常是三次，此外上述仅仅是理想情况的 TI-ADC，实际由于并行 ADC 的不一致以及采样时间偏差，会导致较多杂散项。

总结
--

采样速率提高到一定程度就会难以进一步提高，更高速率的采样器通常都会选择时间交织频接技术进行采样速率扩展，本文通过简要仿真说明了理想 TI-ADC 的原理。

参考文献：12GSa/s12bit 超宽带数据采集系统研究 电子与封装 2022.11