Архитектура компьютера (2013) 

Идея иерархической структуры где каждый уровень выполняет свои функции

Atmegal68 - AVR микроконтролер
ОMAP4430 - RISC
CORE i7 - CISC

Электронные схемы могут воспринимать только машинные команды

Трансляция - перевод из Я1 в Я0
Интерпритация также переводит команду в Я0. Но делает это на лету.
Разница в том, что при интерпритации не создается полный код в Я0.

Человек пишуший на высоких языках не обязан знать нижележащие

Уровни:

5.Прикладной (трансляция)
4.Ассемблер (трансляция)
-------------Cистемный и прикладной программист, ниже чистый цифровой код.
3.Гибридный уровень. Уровень ОС (интерпритация)
2.Архитектура набора комманд (микропрограмма) (интерпритируются)
1.Микроархитектура (исполнение)
0.Цифровой уровень

0.Цифровой уровень состоит из вентелей (собираются из транзисторов) Вентили
объединяются в бит, бит в группы по 8,16,32. - регистры

1.Регистры и вентили формируют память и АЛУ (арифметическо-логическое
устройство). Регистры и АЛУ образуют тракт данных.

2.Архитектура набор команд исполняемых интерпретатором

3.ОС образует гибридный уровень, предоставляет доступ к микрокомандам и
позволяет организовывать доступ к памяти и многозадачность.
Отсюда и ниже работают системные разработчики.

4. Символьная форма понятная человеку для работы с цифровой архитектурой
нижниx уровней.

5. Уровень прикладных программистов

Архитектура - набор типов данных, характеристик, взятого уровня.

___________________

История ЭВМ.
Аппаратура и ПО
Любой программный интерфейс может быть реализован аппаратно.
Аппаратное уже неотделимо от программного и содержит в себе реализацию кода.

Аппаратное - это окаменевшее программное.

От ламповых компьютеров работающих под руководством программистов, через
разделение и делегирвоние к современному положению.

Историческая перспектива:

1834 - механическая машина Бэббиджа
1930-е - фон Нейман совместное хранение команд и данных. АЛУ-УпрПамять
43 - первый ЭВМ
45 - ламповый эвм
51 - появление основных идей архитектуры вычисления
55 - транзисторные пк
60-е появление ОС Fortran Monitor System. Терминальный доступ
65 - промышленное производство, интегральные схемы
70-е появление микрокода. Прерывания, индексы, перемещение данных
81 IBM PC x386 и сверхбольшие интегральные схемы, FPGA
83 графический интерфейс APPLE
89 - планшет, специализация пк
92-смартфон
2001-двухъядерная система

Поколения компьютеров:

0. Механические вычеслители
1. Первое поколение. Компьютеры на электронных лампах (194х-1955)
2. Второе поколение. Компьютеры на транзисторах (1955-1965)
3. Третье поколение. Компьютеры на интегральных схемах (1965-1980)
4. Четвертое поколение. Компьютеры на больших (и сверхбольших) интегральных схемах (1980-…)
5. Пятое поколение. Микроконтролеры встраеваемые в бытовую технику.



Развитие связанно с увеличением количества транзисторов. Закон Мура каждые 4 года увеличение в 2 раза.
Дальнейшее уменьшение технологии производства схем приводит к наводкам и перегреву.
Квантовые компьютеры и углеродные трубки вместо кварцевых подложек.
Удешeвление компьютеров


Типы компьютеров:
одноразовые эвм - открытки
микроконтроллеры и встроенные эвм
мобильные эвм
ПК
серверы
Кластеры
Майнфреймы

RFID - микросхема которая заводится от радиочастотных колебаний.
считывание от 20 см до 300 метров. Активные и пассивные

Развитие архитектуры x86
1971 - 4004 - первый процессор на микросхеме, 4-х разрядный
1972 - 8008 - 8-разрядный
1974 - 8080 - широкий серийный выпуск
1978 - 8086 - 16-битная архитектура
1979 - 8088 - процессор для IBM PC
1982 - 80286 - архитектура с защитой памяти
1985 - 80386 - 32-разрядный процессор
1989 - 80486 0 появление кэш-памяти
1993 - Pentium - два конвеера
1993 - Pentium pro - два уровня кэш-памяти
1999 - Pentium 3 - работа с трехмерной графикой SSE
2000 - Pentium 4 - гиперпоточнойсть
2006 - Core Duo - два ядра
2006 - Сore 0 64-бита, 4 ядра
2011 - Сore i7 - интеграция графического процессора

Обратная совместимость вплоть до 8086. Программы для данного типа процессора
должны исполняться на новых.


RISC & CISC
1982 создание RISC
RISC - небольшое количество простых команд. Команды выполняются в 10 раз
быстрее.
RISC ядро в intel x486 и CISC для сложных функции.

Принципы risc:
Устранение интерпритации микрокоманд, обходимся без вызова микрокода.
В памяти только команды загрузки и выгрузки
Большое количество регистров для данных


SIMD-процессоры (NUMA) - один поток команд, с нескольколькими схожими потоками
данных.


Иерархия памяти:

Pегистры
Кэш
ОП
Магнитный диск,
Диски
Сеть

Устройство HDD:

Дорожка - круговая последовательность данных
Секторы - участки фиксированной длины на дорожке
Длина сектора - 512 Кб ~
Преабула вначале для синхронизации чтения записи
Данные
Код исправления ошибок
Интервал между секторами


Емкость форматированного диска на 15% меньше
Позиционирование головки - 5-10 мс
Время ожидание сектора - 6 мс


RAID

RAID 0 - блоки записываются поочередно на диски. Увеличивается скорость.
RAID 1 - зеркалирование 
RAID 2 - оперирует байтами (словами). Каждый байт разбивается пополам, к
половине добавляется код обработки ошибок 3 бита. И эти семь бит записываются синхронно на 7 дисков по 1 биту на диск. Повышенная производительность. От 7 дисков есть смысл ставить.
RAID 3 - упрощение 2 рейда, с отдельным контрольным диском с битом четности.
От 3 дисков. Невозможность корекции ошибок на лету. Для больших хорошо файлов.
RAID 4 - pаботает c полосами, a не битами. Не требует синхронизации. Устроен как RAID 0, но с диском четности.
RAID 5 - похож на 4. Работает полосами, но биты четности пишутся на все диски.
Позволяет работать параллельно, больше производительность. тк нет узкого места с диском четности.
Экономичен для дискового пространства. От 3 дисков
RAID 6 - похож на 5. Но 5 дисков, два диска с контролем ошибок. Востановление данных при
утрате 2х дисков.
Комбинируемые уровни:
RAID 10: - Запись в RAID 0 двух RAID 2. 4 диска. Выход из строя при падении дисков в одном массиве.
RAID 51: - Зеркалирование двух RAID 5

Райды используемые в серверных решениях
0/1/5/6/10/50/60


Терминал - устройство ввода и вывода


Шины. PCI/PCIx
Две шины.
DMA - прямой доступ к памяти, без участия процессора. По оканчании задачи
прерывание на процессоре.


Физический уровень
Два вентеля образую защелку для хранения данных.
Триггер запускается перепадом сигнала, а защелка запускается уровнем сигнала

