<!DOCTYPE html><html class="appearance-auto" lang="en"><head><meta charset="UTF-8"><title>RISC-V H Extension</title><meta name="description" content="This man is too lazy to introduce himself"><meta name="viewport" content="width=device-width, minimum-scale=1.0, maximum-scale=1.0, user-scalable=no, initial-scale=1"><!-- Google Analytics --><!-- End Google Analytics -->
<!-- Baidu Analytics --><!-- End Baidu Analytics --><link rel="icon" href="/images/favicon.ico"><link rel="stylesheet" href="/style/common/bulma.css"><link rel="stylesheet" href="/style/base.css"><link rel="stylesheet" href="/style/common/helper.css"><script src="/js/common.js"></script><link rel="stylesheet" href="/style/post.css"><link rel="stylesheet" href="/style/themes/highlight-theme-light.css"><link rel="stylesheet" href="/style/common/jquery.fancybox.min.css"><script src="/js/highlight.pack.js"></script><meta name="description" content="H 扩展架构在添加 H 扩展后。系统包含了硬件、Supervisor、OS、APP 四层。硬件与 supervisor 之间的通信与 S 级架构下硬件与 OS 的通信类似，可以使用相同的 SBI；但 supervisor 与 Guest 之间的通信则需要额外的实现。值得一提的是，hypervisor 除了可以是单独实现的管理器之外，还可以是具备管理多个 Guest 的能力的 OS。
也就是一个完整的系统可以有 M-mode、HS-mode、VS-mode、VU-mode，也可以只是 M-mode、HS-mode、U-mode 。
在寄存器 misa 寄存器设置 H 扩展支持位
Additional Privilege Mode


Virtualization Mode
Abbreviation
Name
.."><meta name="generator" content="Hexo 6.3.0"><link rel="alternate" href="/atom.xml" title="Hexo" type="application/atom+xml">
</head><body class="is-flex is-flex-direction-column"><header class="header-widget is-flex-shrink-0 is-hidden-mobile"><div class="container is-fullhd is-flex is-justify-content-space-between is-align-items-center is-full-height"><section class="is-hidden-mobile is-flex-shrink-0"><h2><a href="/">Xinrui Zheng's blog</a></h2></section><h3 class="is-hidden-mobile is-family-serif is-full-height is-flex is-align-items-center is-flex-shrink-0"><div class="is-full-height" id="postTopic"><p class="is-full-height is-flex-shrink-0 is-flex is-align-items-center is-justify-content-center">RISC-V H Extension</p><p class="is-full-height is-flex-shrink-0 is-flex is-align-items-center is-justify-content-center">Click back to the top</p></div></h3><aside class="is-flex-shrink-0"><h3 class="is-inline-block"><a href="/">Home</a></h3><h3 class="is-inline-block"><a href="/about">About</a></h3><h3 class="is-inline-block"><a href="/archives">Archives</a></h3></aside></div></header><header class="is-flex header-widget is-flex-shrink-0 is-align-items-center is-justify-content-center is-hidden-tablet"><h3 class="is-inline-block"><a href="/">Home</a></h3><h3 class="is-inline-block"><a href="/about">About</a></h3><h3 class="is-inline-block"><a href="/archives">Archives</a></h3></header><main><main class="container is-max-widescreen content section post-page pt-4 px-4"><div class="columns is-flex-desktop is-justify-content-center is-flex-direction-row-reverse"><div class="column is-3 is-hidden-mobile"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#H-%E6%89%A9%E5%B1%95"><span class="toc-text">H 扩展</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%9E%B6%E6%9E%84"><span class="toc-text">架构</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Additional-Privilege-Mode"><span class="toc-text">Additional Privilege Mode</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Additional-Registers"><span class="toc-text">Additional Registers</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Additional-Instructions"><span class="toc-text">Additional Instructions</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Additional-Exception"><span class="toc-text">Additional Exception</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#virtual-instruction-exception-%E5%9C%A8-V-1-%E6%97%B6%EF%BC%8C%E5%AF%B9-VS-CSR-%E7%9A%84%E7%9B%B4%E6%8E%A5%E8%AF%BB%E5%86%99%E4%BC%9A%E5%BC%95%E8%B5%B7%E8%AF%A5%E5%BC%82%E5%B8%B8%EF%BC%8C%E5%9C%A8-U-%E6%A8%A1%E5%BC%8F%E4%B8%8B%E7%9A%84%E8%AF%9D%E5%88%99%E4%BC%9A%E5%BC%95%E8%B5%B7-illegal-instruction-exception-%E5%9C%A8%E5%AF%84%E5%AD%98%E5%99%A8-hstatus-%E7%9A%84-VTVM-1-%E6%97%B6%EF%BC%8C%E5%9C%A8-VS-%E6%A8%A1%E5%BC%8F%E4%B8%8B%E6%89%A7%E8%A1%8C-SFENCE-VMA-%E5%92%8C-SINVAL-VMA%EF%BC%8C%E6%88%96%E8%80%85%E8%AE%BF%E9%97%AE-CSR-satp-%E4%BC%9A%E5%AF%BC%E8%87%B4%E8%AF%A5%E5%BC%82%E5%B8%B8"><span class="toc-text">virtual instruction exception:  - 在 V &#x3D; 1 时，对 VS CSR 的直接读写会引起该异常，在 U 模式下的话则会引起 illegal instruction exception  - 在寄存器 hstatus 的 VTVM &#x3D; 1 时，在 VS 模式下执行 SFENCE.VMA 和 SINVAL.VMA，或者访问 CSR satp 会导致该异常</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#trap-%E5%9C%A8%E5%AF%84%E5%AD%98%E5%99%A8-hstatus-%E7%9A%84-HU-0-%E6%97%B6%EF%BC%8CHLV%E3%80%81HLVX-%E5%92%8C-HSV-%E4%BC%9A%E5%AF%BC%E8%87%B4-illegal-instruction-trap"><span class="toc-text">trap:  - 在寄存器 hstatus  的 HU &#x3D; 0 时，HLV、HLVX 和 HSV 会导致 illegal instruction trap</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Modified-Registers"><span class="toc-text">Modified Registers</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Two-Stage-Address-Translation"><span class="toc-text">Two-Stage Address Translation</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#GPA-Translation"><span class="toc-text">GPA Translation</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Guest-Page-Faults"><span class="toc-text">Guest-Page Faults</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Fence"><span class="toc-text">Fence</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#Traps"><span class="toc-text">Traps</span></a></li></ol></li></ol></div><div class="column is-9"><header class="my-4"><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h1 class="mt-0 mb-1 is-family-serif" id="postTitle">RISC-V H Extension</h1><time class="has-text-grey" datetime="2023-08-31T12:09:00.703Z">2023-08-31</time><article class="mt-2 post-content"><h1 id="H-扩展"><a href="#H-扩展" class="headerlink" title="H 扩展"></a>H 扩展</h1><h2 id="架构"><a href="#架构" class="headerlink" title="架构"></a>架构</h2><p>在添加 H 扩展后。系统包含了硬件、Supervisor、OS、APP 四层。硬件与 supervisor 之间的通信与 S 级架构下硬件与 OS 的通信类似，可以使用相同的 SBI；但 supervisor 与 Guest 之间的通信则需要额外的实现。值得一提的是，hypervisor 除了可以是单独实现的管理器之外，还可以是具备管理多个 Guest 的能力的 OS。</p>
<p>也就是一个完整的系统可以有 M-mode、HS-mode、VS-mode、VU-mode，也可以只是 M-mode、HS-mode、U-mode 。</p>
<p>在寄存器 <code>misa</code> 寄存器设置 H 扩展支持位</p>
<h2 id="Additional-Privilege-Mode"><a href="#Additional-Privilege-Mode" class="headerlink" title="Additional Privilege Mode"></a>Additional Privilege Mode</h2><table>
<thead>
<tr>
<th>Virtualization Mode</th>
<th>Abbreviation</th>
<th>Name</th>
<th>Two-Stage Translation</th>
</tr>
</thead>
<tbody><tr>
<td>0</td>
<td><strong>U-mode</strong></td>
<td>User mode</td>
<td>Off</td>
</tr>
<tr>
<td>0</td>
<td><strong>HS-mode</strong></td>
<td>Hypervisor-extended supervisor mode</td>
<td>Off</td>
</tr>
<tr>
<td>0</td>
<td><strong>M-mode</strong></td>
<td>Machine mode</td>
<td>Off</td>
</tr>
<tr>
<td>1</td>
<td><strong>VU-mode</strong></td>
<td>Virtual user mode</td>
<td>On</td>
</tr>
<tr>
<td>1</td>
<td><strong>VS-mode</strong></td>
<td>Virtual supervisor mode</td>
<td>On</td>
</tr>
</tbody></table>
<p>HS 模式和 S 模式行为基本一致，除此之外还增加了一些指令和寄存器辅组地址翻译和 VS 模式。一般的 S 模式的操作系统无需修改就能在 HS 和 VS 上运行。</p>
<p>在 <code>misa</code> CSR 上的第 7 位设置，即可开启虚拟化模式，要么处于 VU 要么 VS 模式。否则，处于 M 或者 HS 或者 U 模式。</p>
<h2 id="Additional-Registers"><a href="#Additional-Registers" class="headerlink" title="Additional Registers"></a>Additional Registers</h2><p>对应于 S 模式的 CSR，添加了支持 HS 模式的 CSR，从而管理 VS 模式的地址翻译和客户机行为：</p>
<ul>
<li><strong>HS mode</strong>: hstatus, hedeleg, hideleg, hvip, hip, hie, hgeip, hgeie, henvcfg, henvcfgh, hcounteren, htimedelta, htimedeltah, htval, htinst, hgatp.</li>
<li><strong>VS mode</strong>: vsstatus, vsip, vsie, vstvec, vsscratch, vsepc, vscause, vstval, vsatp</li>
<li><strong>M mode</strong>: mtval2, mtinst</li>
</ul>
<p>在 V &#x3D; 0 时，正常访问 CSR；在 V &#x3D; 1 时，将用对应的 VS CSR 代替 HS CSR</p>
<h2 id="Additional-Instructions"><a href="#Additional-Instructions" class="headerlink" title="Additional Instructions"></a>Additional Instructions</h2><ul>
<li>Load and Store<ul>
<li><code>HLV.width</code> 不同 width 对应 LB、LBU、LH、LHU、LW、LWU 和 LD，</li>
<li><code>HLVX.HU/WU</code> 和 HLV.HU 和 HLV.WU 相似，除了在地址翻译的时候，要求执行权限而不是读权限</li>
<li><code>HSV.width</code> 不同 width 对应 SB、SH、SW和 SD</li>
</ul>
</li>
<li>Fence<ul>
<li>HFENCE.VVMA</li>
<li>HFENCE.GVMA</li>
</ul>
</li>
</ul>
<h2 id="Additional-Exception"><a href="#Additional-Exception" class="headerlink" title="Additional Exception"></a>Additional Exception</h2><p> <code>hvip</code> 寄存器断言(assert) VS 模式的中断（外部中断、时钟中断、软件中断），<code>hip</code> 寄存器指示被悬置的中断，<code>hie</code> 寄存器指示启用的中断</p>
<p><code>hgeip</code> 和 <code>hgeie</code> 指示客户端的外部中断的悬置和启用</p>
<ul>
<li><h2 id="virtual-instruction-exception-在-V-1-时，对-VS-CSR-的直接读写会引起该异常，在-U-模式下的话则会引起-illegal-instruction-exception-在寄存器-hstatus-的-VTVM-1-时，在-VS-模式下执行-SFENCE-VMA-和-SINVAL-VMA，或者访问-CSR-satp-会导致该异常"><a href="#virtual-instruction-exception-在-V-1-时，对-VS-CSR-的直接读写会引起该异常，在-U-模式下的话则会引起-illegal-instruction-exception-在寄存器-hstatus-的-VTVM-1-时，在-VS-模式下执行-SFENCE-VMA-和-SINVAL-VMA，或者访问-CSR-satp-会导致该异常" class="headerlink" title="virtual instruction exception:  - 在 V &#x3D; 1 时，对 VS CSR 的直接读写会引起该异常，在 U 模式下的话则会引起 illegal instruction exception  - 在寄存器 hstatus 的 VTVM &#x3D; 1 时，在 VS 模式下执行 SFENCE.VMA 和 SINVAL.VMA，或者访问 CSR satp 会导致该异常"></a><strong>virtual instruction exception</strong>:<br>  - 在 V &#x3D; 1 时，对 VS CSR 的直接读写会引起该异常，在 U 模式下的话则会引起 <strong>illegal instruction exception</strong><br>  - 在寄存器 <code>hstatus</code> 的 VTVM &#x3D; 1 时，在 VS 模式下执行 SFENCE.VMA 和 SINVAL.VMA，或者访问 CSR <code>satp</code> 会导致该异常</h2></li>
<li><strong>guest page fault</strong>: </li>
<li><h2 id="trap-在寄存器-hstatus-的-HU-0-时，HLV、HLVX-和-HSV-会导致-illegal-instruction-trap"><a href="#trap-在寄存器-hstatus-的-HU-0-时，HLV、HLVX-和-HSV-会导致-illegal-instruction-trap" class="headerlink" title="trap:  - 在寄存器 hstatus  的 HU &#x3D; 0 时，HLV、HLVX 和 HSV 会导致 illegal instruction trap"></a><strong>trap</strong>:<br>  - 在寄存器 <code>hstatus </code> 的 HU &#x3D; 0 时，HLV、HLVX 和 HSV 会导致 illegal instruction trap</h2></li>
</ul>
<p>假如 <code>hideleg</code> 中对应异常的位存在，一个通过 <code>mideleg</code> 被委托到 HS 模式的异常会被进一步委托到 VS 模式</p>
<h2 id="Modified-Registers"><a href="#Modified-Registers" class="headerlink" title="Modified Registers"></a>Modified Registers</h2><ul>
<li><strong>M mode</strong>：mstatus, mstatush, mideleg, mip, mie</li>
</ul>
<h2 id="Two-Stage-Address-Translation"><a href="#Two-Stage-Address-Translation" class="headerlink" title="Two-Stage Address Translation"></a>Two-Stage Address Translation</h2><p>虚拟机中虚拟地址的访问需要经历 VS 和 G 两个阶段的转换，这两个阶段分别由 CSR <code>vsatp</code> 和 <code>hgatp</code> 控制，完成从 GVA 到 GPA 再到 HPA 的转换，分别为 VS-Stage 和 G-Stage</p>
<h3 id="GPA-Translation"><a href="#GPA-Translation" class="headerlink" title="GPA Translation"></a>GPA Translation</h3><h3 id="Guest-Page-Faults"><a href="#Guest-Page-Faults" class="headerlink" title="Guest-Page Faults"></a>Guest-Page Faults</h3><h3 id="Fence"><a href="#Fence" class="headerlink" title="Fence"></a>Fence</h3><ul>
<li><code>HFENCE.VVMA</code> 应用于 VS 层的内存数据，由 CSR <code>vsatp</code> 控制</li>
<li><code>HFENCE.GVMA</code> 应用于 客户机 的内存管理数据，由 CSR <code>hgatp</code> 控制，使用 VMID 而非 ASID</li>
</ul>
<p>HFENCE.xVMA 和 SFENCE.VMA 基本相同，不同支持在于指令有效时所在的特权级不同，所处理的特权级也不同。SFENCE.VMA 则只应用于当前特权级对应的内存管理数据，由当前特权级对应的 <code>satp</code> 管理</p>
<table>
<thead>
<tr>
<th>Inst</th>
<th>SFENCE.VMA</th>
<th>HFENCE.VVMA</th>
<th>HFENCE.GVMA</th>
</tr>
</thead>
<tbody><tr>
<td>生效所需特权级</td>
<td>M</td>
<td>M&#x2F;HS</td>
<td>HS(mstatus.TVM &#x3D; 0)&#x2F;M</td>
</tr>
<tr>
<td>作用于</td>
<td>S</td>
<td>VS</td>
<td>HS</td>
</tr>
<tr>
<td>对应的 atp 寄存器</td>
<td>当前特权级的 atp 寄存器 <code>satp</code>&#x2F;<code>vsatp</code></td>
<td><code>vsatp</code></td>
<td><code>hgatp</code></td>
</tr>
<tr>
<td>指令作用</td>
<td>to guarantee writing finishes before reading; to invalidate TLB</td>
<td>much the same as temporarily entering VS-mode and executing <code>SFENCE.VMA</code>; applies only to a single virtual machine, identified by the setting of <code>hgatp.VMID</code></td>
<td>to guarantee stores of current hart finishes before reading of the guest hart</td>
</tr>
</tbody></table>
<h2 id="Traps"><a href="#Traps" class="headerlink" title="Traps"></a>Traps</h2><p>中断陷入 HS 模式的条件：</p>
<ul>
<li>现在处于 HS 模式 并且 <code>sstatus</code> 寄存器的 SIE 位；或者当前特权级比 HS 模式低</li>
<li><code>sip</code> 和 <code>sie</code> 中相应中断的位被设置，或者 <code>hip</code> 和 <code>hie</code> 寄存器</li>
<li><code>hideleg</code> 寄存器中相应中断的位没有被设置</li>
</ul>
<p>Trap 的原因记录在 <code>htval</code> 里面，<code>htinst</code> 记录造成陷入的指令</p>
<p>正常情况下，trap 都会导致 hart 转移到 M 模式，处理之后通过 mret 指令返回到原来的模式。通过委托机制，trap 可以通过 medeleg 和 mideleg 将其从 HS-mode 或者 VS-mode 委托给 HS-mode，通过hedeleg 和 hideleg 将异常从 VU-mode 委托给 VS-mode 。再 HS-mode 和 VS-mode 完成委托的 trap 后，通过 sret 返回 trap 之前的模式。</p>
<pre><code class="mermaid">graph TB
    A[VU-mode] -- trap by hedeleg or hideleg --&gt; B[VS-mode]
    B -- trap by medeleg or mideleg --&gt; C[HS-mode]
    C -- trap by medeleg or mideleg --&gt; C
    E[U-mode] -- trap by medeleg or mideleg --&gt; C
    C --&gt; D[M-mode]
</code></pre>
<p>虚拟化模式及特权级的切换对于 CSR 的修改包含如下情况：</p>
<p>trap 到 <strong>M-mode</strong>, V&#x3D;0, **<code>mstatus</code>**’s fields MPV (Machine Previous Virtualization), MPP (Machine Previous Previlige) 依据下表设置：</p>
<table>
<thead>
<tr>
<th align="left">Previous Mode</th>
<th align="left">mstatus.MPV</th>
<th align="left">mstatus.MPP</th>
</tr>
</thead>
<tbody><tr>
<td align="left">U-mode</td>
<td align="left">0</td>
<td align="left">0</td>
</tr>
<tr>
<td align="left">HS-mode</td>
<td align="left">0</td>
<td align="left">1</td>
</tr>
<tr>
<td align="left">M-Mode</td>
<td align="left">0</td>
<td align="left">3</td>
</tr>
<tr>
<td align="left">VU-mode</td>
<td align="left">1</td>
<td align="left">0</td>
</tr>
<tr>
<td align="left">VS-mode</td>
<td align="left">1</td>
<td align="left">1</td>
</tr>
</tbody></table>
<p>并修改 <code>mstatus</code> 的 GVA, MIE, MPIE 位，修改 CSR <code>mepc</code>, <code>mcause</code>, <code>mtval</code>, <code>mtval2</code>, <code>mtinst</code>.</p>
<p>trap 到 <strong>HS-mode</strong>, V&#x3D;0, <strong><code>hstatus</code></strong> 的 MPV 和 MPP 位调整如下：</p>
<table>
<thead>
<tr>
<th align="left">Previous Mode</th>
<th align="left">hstatus.SPV</th>
<th align="left">hstatus.SPP</th>
</tr>
</thead>
<tbody><tr>
<td align="left">U-mode</td>
<td align="left">0</td>
<td align="left">0</td>
</tr>
<tr>
<td align="left">HS-mode</td>
<td align="left">0</td>
<td align="left">1</td>
</tr>
<tr>
<td align="left">VU-mode</td>
<td align="left">1</td>
<td align="left">0</td>
</tr>
<tr>
<td align="left">VS-mode</td>
<td align="left">1</td>
<td align="left">1</td>
</tr>
</tbody></table>
<p>若 trap 前 V&#x3D;1，<code>hstatus.SPVP = sstatus.SPP</code>；若 trap 前 V&#x3D;0，保持不变。</p>
<p>trap 到 HS-mode 要求写 <code>hstatus.GVA</code>, <code>sstatus.SIE</code>, <code>sstatus.SPIE</code> 和 CSR <code>sepc</code>, <code>scause</code>, <code>stval</code>, <code>htval</code>, <code>htinst</code>。</p>
<p>trap 到 <strong>VS-mode</strong>，<code>vsstatus.SPP</code> 依照下表设置：</p>
<table>
<thead>
<tr>
<th align="left">Previous Mode</th>
<th align="left">vsstatus.SPP</th>
</tr>
</thead>
<tbody><tr>
<td align="left">VU-mode</td>
<td align="left">0</td>
</tr>
<tr>
<td align="left">VS-mode</td>
<td align="left">1</td>
</tr>
</tbody></table>
<p><code>hstatus</code>, <code>sstatus</code> 不修改，V&#x3D;1；写 <code>vsstatus.PIE</code>, <code>vsstatus.SPIE</code> 和 CSR <code>vsepc</code>, <code>vscause</code>, <code>vstval</code>。</p>
</article><section class="jump-container is-flex is-justify-content-space-between my-6"><!-- em is empty placeholder--><a class="button is-default" href="/2023/08/31/RISCV-Exception/" title="RISC-V Exception"><i class="iconfont icon-prev mr-2 has-text-grey"></i><span class="has-text-weight-semibold">Previous: RISC-V Exception</span></a><a class="button is-default" href="/2023/08/25/RISCV-Machine-Level%20ISA/" title="RISC-V Machine-Level ISA"><span class="has-text-weight-semibold">Next: RISC-V Machine-Level ISA</span><i class="iconfont icon-next ml-2 has-text-grey"></i></a></section><article class="mt-6 comment-container"><script async repo="BL-GS/BLGS.github.io" src="https://utteranc.es/client.js" issue-term="pathname" theme="preferred-color-scheme"></script></article></div></div></main></main><footer class="is-flex is-flex-direction-column is-align-items-center is-flex-shrink-0 is-family-serif"><section class="sns-container"><!-- Github--><a title="github" target="_blank" rel="noopener nofollow" href="//github.com/BL-GS"><i class="iconfont icon-github"></i></a><!-- Ins--><!-- RSS--><!-- 知乎--><a title="zhihu" target="_blank" rel="noopener nofollow" href="//zhihu.com/https://www.zhihu.com/people/blgs"><i class="iconfont icon-zhihu"></i></a><!-- 领英--><!-- 脸书--></section><p><span>Copyright ©</span><span> Xinrui Zheng 2023</span></p><div class="is-flex is-justify-content-center is-flex-wrap-wrap"><p>Powered by Hexo &verbar;&nbsp;</p><p class="is-flex is-justify-content-center"><a title="Hexo theme author" target="_blank" rel="noopener" href="//github.com/haojen">Theme by Haojen&nbsp;</a></p><div style="margin-top: 2px"><a class="github-button" title="github-button" target="_blank" rel="noopener" href="https://github.com/haojen/hexo-theme-Claudia" data-color-scheme="no-preference: light; light: light; dark: dark;" data-show-count="true"></a></div></div><div><span></span></div></footer><script async defer src="https://buttons.github.io/buttons.js"></script><script src="/js/jquery-3.6.1.min.js"></script><script src="/js/jquery-fancybox.min.js"></script><script src="/js/img_zoom.js"></script><script src="/js/post.js"></script></body></html>