{
    "DESIGN_NAME": "user_proj_example",
    "DESIGN_IS_CORE": 0,
    "VERILOG_FILES": [
        "dir::../../verilog/rtl/defines.v",
		"dir::src/*.v"
    ],
    "VERILOG_FILES_BLACKBOX":"dir::../../verilog/rtl/blackboxs/*.v",
    "EXTRA_LEFS":["dir::lef/sb_0__0_.lef",
"dir::lef/sb_0__1_.lef",
"dir::lef/sb_0__4_.lef",
"dir::lef/sb_1__0_.lef",
"dir::lef/sb_1__1_.lef",
"dir::lef/sb_1__4_.lef",
"dir::lef/sb_4__0_.lef",
"dir::lef/sb_4__1_.lef",
"dir::lef/sb_4__4_.lef",
"dir::lef/cbx_1__0_.lef",
"dir::lef/cbx_1__1_.lef",
"dir::lef/cbx_1__4_.lef",
"dir::lef/cby_0__1_.lef",
"dir::lef/cby_1__1_.lef",
"dir::lef/grid_io_top_top.lef",
"dir::lef/grid_io_right_right.lef",
"dir::lef/grid_io_bottom_bottom.lef",
"dir::lef/grid_io_left_left.lef",
"dir::lef/grid_clb.lef"],
    "EXTRA_GDS_FILES": ["dir::gds/sb_0__0_.gds",
"dir::gds/sb_0__1_.gds",
"dir::gds/sb_0__4_.gds",
"dir::gds/sb_1__0_.gds",
"dir::gds/sb_1__1_.gds",
"dir::gds/sb_1__4_.gds",
"dir::gds/sb_4__0_.gds",
"dir::gds/sb_4__1_.gds",
"dir::gds/sb_4__4_.gds",
"dir::gds/cbx_1__0_.gds",
"dir::gds/cbx_1__1_.gds",
"dir::gds/cbx_1__4_.gds",
"dir::gds/cby_0__1_.gds",
"dir::gds/cby_1__1_.gds",
"dir::gds/grid_io_top_top.gds",
"dir::gds/grid_io_right_right.gds",
"dir::gds/grid_io_bottom_bottom.gds",
"dir::gds/grid_io_left_left.gds",
"dir::gds/grid_clb.gds"],

"SYNTH_READ_BLACKBOX_LIB":1,
"BASE_SDC_FILE":"dir::sdc/top_fpga.sdc",
"FP_PDN_IRDROP": 0,

    "CLOCK_PERIOD": 25,
    "CLOCK_PORT": "io_in[5]",
    "CLOCK_NET": "prog_clk",
    "FP_SIZING": "absolute",
    "DIE_AREA": "0 0 2100 3300",
    "FP_PIN_ORDER_CFG": "dir::pin_order.cfg",
    "NO_SYNTH_CELL_LIST": "dir::no_synth.cells",
    "DRC_EXCLUDE_CELL_LIST": "dir::drc_exclude.cells",
    "PL_TARGET_DENSITY": 0.4,
    "PL_RESIZER_SETUP_SLACK_MARGIN": 0.4,
    "PL_RESIZER_MAX_SLEW_MARGIN": 50,
    "GLB_RESIZER_MAX_SLEW_MARGIN": 50,
    "GLB_RESIZER_SETUP_SLACK_MARGIN": 0.2,
    "GRT_MAX_DIODE_INS_ITERS": 5,
    "GRT_ANT_ITERS": 5,
    "MAGIC_DEF_LABELS": 0,
    "SYNTH_BUFFERING": 0,
    "VDD_NETS": [
        "vccd1"
    ],
    "GND_NETS": [
        "vssd1"
    ],
	"FP_PDN_MACRO_HOOKS":["grid_io_top_top_1__5_ vccd1 vssd1 vccd1 vssd1, grid_io_top_top_2__5_ vccd1 vssd1 vccd1 vssd1, grid_io_top_top_3__5_ vccd1 vssd1 vccd1 vssd1, grid_io_top_top_4__5_ vccd1 vssd1 vccd1 vssd1, grid_io_right_right_5__4_ vccd1 vssd1 vccd1 vssd1, grid_io_right_right_5__3_ vccd1 vssd1 vccd1 vssd1, grid_io_right_right_5__2_ vccd1 vssd1 vccd1 vssd1, grid_io_right_right_5__1_ vccd1 vssd1 vccd1 vssd1, grid_io_bottom_bottom_4__0_ vccd1 vssd1 vccd1 vssd1, grid_io_bottom_bottom_3__0_ vccd1 vssd1 vccd1 vssd1, grid_io_bottom_bottom_2__0_ vccd1 vssd1 vccd1 vssd1, grid_io_bottom_bottom_1__0_ vccd1 vssd1 vccd1 vssd1, grid_io_left_left_0__1_ vccd1 vssd1 vccd1 vssd1, grid_io_left_left_0__2_ vccd1 vssd1 vccd1 vssd1, grid_io_left_left_0__3_ vccd1 vssd1 vccd1 vssd1, grid_io_left_left_0__4_ vccd1 vssd1 vccd1 vssd1, grid_clb_1__1_ vccd1 vssd1 vccd1 vssd1, grid_clb_1__2_ vccd1 vssd1 vccd1 vssd1, grid_clb_1__3_ vccd1 vssd1 vccd1 vssd1, grid_clb_1__4_ vccd1 vssd1 vccd1 vssd1, grid_clb_2__1_ vccd1 vssd1 vccd1 vssd1, grid_clb_2__2_ vccd1 vssd1 vccd1 vssd1, grid_clb_2__3_ vccd1 vssd1 vccd1 vssd1, grid_clb_2__4_ vccd1 vssd1 vccd1 vssd1, grid_clb_3__1_ vccd1 vssd1 vccd1 vssd1, grid_clb_3__2_ vccd1 vssd1 vccd1 vssd1, grid_clb_3__3_ vccd1 vssd1 vccd1 vssd1, grid_clb_3__4_ vccd1 vssd1 vccd1 vssd1, grid_clb_4__1_ vccd1 vssd1 vccd1 vssd1, grid_clb_4__2_ vccd1 vssd1 vccd1 vssd1, grid_clb_4__3_ vccd1 vssd1 vccd1 vssd1, grid_clb_4__4_ vccd1 vssd1 vccd1 vssd1, sb_0__0_ vccd1 vssd1 vccd1 vssd1, sb_0__1_ vccd1 vssd1 vccd1 vssd1, sb_0__2_ vccd1 vssd1 vccd1 vssd1, sb_0__3_ vccd1 vssd1 vccd1 vssd1, sb_0__4_ vccd1 vssd1 vccd1 vssd1, sb_1__0_ vccd1 vssd1 vccd1 vssd1, sb_2__0_ vccd1 vssd1 vccd1 vssd1, sb_3__0_ vccd1 vssd1 vccd1 vssd1, sb_1__1_ vccd1 vssd1 vccd1 vssd1, sb_1__2_ vccd1 vssd1 vccd1 vssd1, sb_1__3_ vccd1 vssd1 vccd1 vssd1, sb_2__1_ vccd1 vssd1 vccd1 vssd1, sb_2__2_ vccd1 vssd1 vccd1 vssd1, sb_2__3_ vccd1 vssd1 vccd1 vssd1, sb_3__1_ vccd1 vssd1 vccd1 vssd1, sb_3__2_ vccd1 vssd1 vccd1 vssd1, sb_3__3_ vccd1 vssd1 vccd1 vssd1, sb_1__4_ vccd1 vssd1 vccd1 vssd1, sb_2__4_ vccd1 vssd1 vccd1 vssd1, sb_3__4_ vccd1 vssd1 vccd1 vssd1, sb_4__0_ vccd1 vssd1 vccd1 vssd1, sb_4__1_ vccd1 vssd1 vccd1 vssd1, sb_4__2_ vccd1 vssd1 vccd1 vssd1, sb_4__3_ vccd1 vssd1 vccd1 vssd1, sb_4__4_ vccd1 vssd1 vccd1 vssd1, cbx_1__0_ vccd1 vssd1 vccd1 vssd1, cbx_2__0_ vccd1 vssd1 vccd1 vssd1, cbx_3__0_ vccd1 vssd1 vccd1 vssd1, cbx_4__0_ vccd1 vssd1 vccd1 vssd1, cbx_1__1_ vccd1 vssd1 vccd1 vssd1, cbx_1__2_ vccd1 vssd1 vccd1 vssd1, cbx_1__3_ vccd1 vssd1 vccd1 vssd1, cbx_2__1_ vccd1 vssd1 vccd1 vssd1, cbx_2__2_ vccd1 vssd1 vccd1 vssd1, cbx_2__3_ vccd1 vssd1 vccd1 vssd1, cbx_3__1_ vccd1 vssd1 vccd1 vssd1, cbx_3__2_ vccd1 vssd1 vccd1 vssd1, cbx_3__3_ vccd1 vssd1 vccd1 vssd1, cbx_4__1_ vccd1 vssd1 vccd1 vssd1, cbx_4__2_ vccd1 vssd1 vccd1 vssd1, cbx_4__3_ vccd1 vssd1 vccd1 vssd1, cbx_1__4_ vccd1 vssd1 vccd1 vssd1, cbx_2__4_ vccd1 vssd1 vccd1 vssd1, cbx_3__4_ vccd1 vssd1 vccd1 vssd1, cbx_4__4_ vccd1 vssd1 vccd1 vssd1, cby_0__1_ vccd1 vssd1 vccd1 vssd1, cby_0__2_ vccd1 vssd1 vccd1 vssd1, cby_0__3_ vccd1 vssd1 vccd1 vssd1, cby_0__4_ vccd1 vssd1 vccd1 vssd1, cby_1__1_ vccd1 vssd1 vccd1 vssd1, cby_1__2_ vccd1 vssd1 vccd1 vssd1, cby_1__3_ vccd1 vssd1 vccd1 vssd1, cby_1__4_ vccd1 vssd1 vccd1 vssd1, cby_2__1_ vccd1 vssd1 vccd1 vssd1, cby_2__2_ vccd1 vssd1 vccd1 vssd1, cby_2__3_ vccd1 vssd1 vccd1 vssd1, cby_2__4_ vccd1 vssd1 vccd1 vssd1, cby_3__1_ vccd1 vssd1 vccd1 vssd1, cby_3__2_ vccd1 vssd1 vccd1 vssd1, cby_3__3_ vccd1 vssd1 vccd1 vssd1, cby_3__4_ vccd1 vssd1 vccd1 vssd1, cby_4__1_ vccd1 vssd1 vccd1 vssd1, cby_4__2_ vccd1 vssd1 vccd1 vssd1, cby_4__3_ vccd1 vssd1 vccd1 vssd1, cby_4__4_ vccd1 vssd1 vccd1 vssd1"],
    
	"MACRO_PLACEMENT_CFG": "dir::macro_placement.cfg",
    "IO_SYNC": 0,
    "DIODE_INSERTION_STRATEGY": 3,
    "RUN_CVC": 1,
    "ROUTING_CORES":6,
    "RUN_KLAYOUT_XOR":0,
	"RUN_VERILATOR":0,
	"SYNTH_NO_FLAT":0,

    "pdk::sky130*": {
        "FP_CORE_UTIL": 45,
        "RT_MAX_LAYER": "met4",
        "scl::sky130_fd_sc_hd": {
            "CLOCK_PERIOD": 25
        },
        "scl::sky130_fd_sc_hdll": {
            "CLOCK_PERIOD": 10
        },
        "scl::sky130_fd_sc_hs": {
            "CLOCK_PERIOD": 8
        },
        "scl::sky130_fd_sc_ls": {
            "CLOCK_PERIOD": 10,
            "SYNTH_MAX_FANOUT": 5
        },
        "scl::sky130_fd_sc_ms": {
            "CLOCK_PERIOD": 10
        }
    },
    "pdk::gf180mcuC": {
        "STD_CELL_LIBRARY": "gf180mcu_fd_sc_mcu7t5v0",
        "CLOCK_PERIOD": 24.0,
        "FP_CORE_UTIL": 40,
        "RT_MAX_LAYER": "Metal4",
        "SYNTH_MAX_FANOUT": 4,
        "PL_TARGET_DENSITY": 0.45
    }
}
