TimeQuest Timing Analyzer report for bias_card
Mon Mar 26 14:24:49 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Setup Transfers
 23. Hold Transfers
 24. Report TCCS
 25. Report RSKM
 26. Unconstrained Paths
 27. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; bias_card                                                        ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S10F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Slow Model                                                       ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  25.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; bias_card.sdc ; OK     ; Mon Mar 26 14:24:47 2012 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inclk                            ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { inclk }                            ;
; pll0|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[0] } ;
; pll0|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[1] } ;
; pll0|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[2] } ;
; pll0|altpll_component|pll|clk[3] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; pll0|altpll_component|pll|inclk[0] ; { pll0|altpll_component|pll|clk[3] } ;
+----------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Fmax Summary                                                           ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 60.42 MHz  ; 60.42 MHz       ; pll0|altpll_component|pll|clk[0] ;      ;
; 178.35 MHz ; 178.35 MHz      ; pll0|altpll_component|pll|clk[3] ;      ;
; 187.2 MHz  ; 187.2 MHz       ; pll0|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Setup Summary                                             ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[0] ; 3.449  ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 4.658  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 12.482 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Hold Summary                                             ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; pll0|altpll_component|pll|clk[3] ; 0.538 ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 0.539 ; 0.000         ;
; pll0|altpll_component|pll|clk[1] ; 0.555 ; 0.000         ;
+----------------------------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------------------------+
; Minimum Pulse Width Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; pll0|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[2] ; 9.000  ; 0.000         ;
; pll0|altpll_component|pll|clk[3] ; 19.000 ; 0.000         ;
; inclk                            ; 20.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-------------+------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+------------+--------+--------+------------+----------------------------------+
; card_id     ; inclk      ; 4.671  ; 4.671  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; 13.427 ; 13.427 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; 13.427 ; 13.427 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; 12.988 ; 12.988 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; 12.861 ; 12.861 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; 13.203 ; 13.203 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; 13.095 ; 13.095 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; 12.055 ; 12.055 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; 11.984 ; 11.984 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; 12.330 ; 12.330 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; 13.095 ; 13.095 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; 4.969  ; 4.969  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; 5.993  ; 5.993  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; -4.918 ; -4.918 ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------+---------+---------+------------+----------------------------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                  ;
+-------------+------------+---------+---------+------------+----------------------------------+
; card_id     ; inclk      ; -4.561  ; -4.561  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; pcb_rev[*]  ; inclk      ; -12.696 ; -12.696 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[0] ; inclk      ; -13.262 ; -13.262 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[1] ; inclk      ; -12.823 ; -12.823 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[2] ; inclk      ; -12.696 ; -12.696 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  pcb_rev[3] ; inclk      ; -13.038 ; -13.038 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; slot_id[*]  ; inclk      ; -7.997  ; -7.997  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[0] ; inclk      ; -8.932  ; -8.932  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[1] ; inclk      ; -8.576  ; -8.576  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[2] ; inclk      ; -8.087  ; -8.087  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  slot_id[3] ; inclk      ; -7.997  ; -7.997  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data    ; inclk      ; -4.859  ; -4.859  ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_cmd    ; inclk      ; -5.883  ; -5.883  ; Rise       ; pll0|altpll_component|pll|clk[1] ;
; lvds_sync   ; inclk      ; 5.028   ; 5.028   ; Rise       ; pll0|altpll_component|pll|clk[2] ;
+-------------+------------+---------+---------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; card_id           ; inclk      ; 9.615 ; 9.615 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 4.956 ; 4.956 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 9.526 ; 9.526 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 6.918 ; 6.918 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 7.168 ; 7.168 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 7.076 ; 7.076 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 7.957 ; 7.957 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 9.157 ; 9.157 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 7.604 ; 7.604 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 8.435 ; 8.435 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 9.145 ; 9.145 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 7.845 ; 7.845 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 7.892 ; 7.892 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 7.274 ; 7.274 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 8.286 ; 8.286 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 6.851 ; 6.851 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 7.755 ; 7.755 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 9.063 ; 9.063 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 7.566 ; 7.566 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 8.536 ; 8.536 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 8.592 ; 8.592 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 8.172 ; 8.172 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 9.526 ; 9.526 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 9.317 ; 9.317 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 8.377 ; 8.377 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 8.611 ; 8.611 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 9.025 ; 9.025 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 8.493 ; 8.493 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 6.783 ; 6.783 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 8.521 ; 8.521 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 8.538 ; 8.538 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 8.314 ; 8.314 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 8.181 ; 8.181 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 7.969 ; 7.969 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 8.613 ; 8.613 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.467 ; 4.467 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 4.888 ; 4.888 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 7.461 ; 7.461 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 6.215 ; 6.215 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 4.666 ; 4.666 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 9.464 ; 9.464 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 9.333 ; 9.333 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 7.754 ; 7.754 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 4.668 ; 4.668 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 5.790 ; 5.790 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 5.559 ; 5.559 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.458 ; 5.458 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 5.710 ; 5.710 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 5.271 ; 5.271 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.938 ; 4.938 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 4.303 ; 4.303 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 4.385 ; 4.385 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 5.034 ; 5.034 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 5.284 ; 5.284 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 5.511 ; 5.511 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.005 ; 5.005 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 5.612 ; 5.612 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 5.631 ; 5.631 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.834 ; 4.834 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.314 ; 5.314 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.217 ; 5.217 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 4.764 ; 4.764 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.306 ; 5.306 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 4.821 ; 4.821 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 4.780 ; 4.780 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 5.034 ; 5.034 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 4.766 ; 4.766 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.790 ; 5.790 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 5.653 ; 5.653 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 5.526 ; 5.526 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 4.614 ; 4.614 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 4.530 ; 4.530 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 5.505 ; 5.505 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 4.604 ; 4.604 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.901 ; 4.901 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 5.207 ; 5.207 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 5.573 ; 5.573 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 7.534 ; 7.534 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 5.782 ; 5.782 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 5.672 ; 5.672 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 5.892 ; 5.892 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 5.596 ; 5.596 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 5.927 ; 5.927 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 6.292 ; 6.292 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.782 ; 5.782 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 6.386 ; 6.386 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 4.959 ; 4.959 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 6.066 ; 6.066 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 5.850 ; 5.850 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 5.835 ; 5.835 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 5.866 ; 5.866 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 5.546 ; 5.546 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 5.695 ; 5.695 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 5.017 ; 5.017 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 6.340 ; 6.340 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 5.589 ; 5.589 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 4.714 ; 4.714 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 7.485 ; 7.485 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 6.075 ; 6.075 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 5.788 ; 5.788 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 5.579 ; 5.579 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 6.287 ; 6.287 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 6.480 ; 6.480 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 5.216 ; 5.216 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 6.461 ; 6.461 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 7.534 ; 7.534 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 4.749 ; 4.749 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 5.327 ; 5.327 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 4.971 ; 4.971 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 5.410 ; 5.410 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 7.856 ; 7.856 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 7.856 ; 7.856 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 5.438 ; 5.438 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 5.083 ; 5.083 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 4.711 ; 4.711 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.735 ; 4.735 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 5.296 ; 5.296 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 4.773 ; 4.773 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 5.075 ; 5.075 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 4.742 ; 4.742 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 6.016 ; 6.016 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 5.425 ; 5.425 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 6.306 ; 6.306 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 6.002 ; 6.002 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 7.539 ; 7.539 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 6.166 ; 6.166 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 5.358 ; 5.358 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 5.688 ; 5.688 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 5.458 ; 5.458 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 5.771 ; 5.771 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 5.439 ; 5.439 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 4.623 ; 4.623 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 5.086 ; 5.086 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 5.357 ; 5.357 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 4.547 ; 4.547 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 5.556 ; 5.556 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 6.287 ; 6.287 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 5.480 ; 5.480 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 5.381 ; 5.381 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 4.565 ; 4.565 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 4.788 ; 4.788 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 4.558 ; 4.558 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 5.092 ; 5.092 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 6.888 ; 6.888 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 8.130 ; 8.130 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 5.678 ; 5.678 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 6.040 ; 6.040 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 8.130 ; 8.130 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 6.084 ; 6.084 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 4.895 ; 4.895 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 4.699 ; 4.699 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 6.253 ; 6.253 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 5.049 ; 5.049 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 4.589 ; 4.589 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 6.508 ; 6.508 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 5.588 ; 5.588 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 4.997 ; 4.997 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 7.526 ; 7.526 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;       ; 5.658 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;       ; 5.177 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;       ; 4.852 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;       ; 4.510 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;       ; 4.128 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;       ; 4.159 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;       ; 4.701 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;       ; 4.198 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;       ; 4.492 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;       ; 4.108 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;       ; 5.417 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;       ; 4.793 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;       ; 5.521 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;       ; 5.367 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;       ; 4.909 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;       ; 5.568 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;       ; 4.736 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;       ; 5.056 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;       ; 4.878 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;       ; 5.192 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;       ; 4.823 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;       ; 3.990 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;       ; 4.499 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;       ; 4.763 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;       ; 3.914 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;       ; 4.935 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;       ; 5.658 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;       ; 4.855 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;       ; 4.749 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;       ; 3.957 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;       ; 4.204 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;       ; 3.954 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;       ; 4.508 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;       ; 4.337 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------+------------+-------+-------+------------+----------------------------------+
; card_id           ; inclk      ; 5.003 ; 5.003 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; critical_error    ; inclk      ; 4.956 ; 4.956 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_ncs[*]        ; inclk      ; 5.496 ; 5.496 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[0]       ; inclk      ; 6.709 ; 6.709 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[1]       ; inclk      ; 6.544 ; 6.544 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[2]       ; inclk      ; 6.972 ; 6.972 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[3]       ; inclk      ; 7.789 ; 7.789 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[4]       ; inclk      ; 7.289 ; 7.289 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[5]       ; inclk      ; 7.059 ; 7.059 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[6]       ; inclk      ; 7.772 ; 7.772 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[7]       ; inclk      ; 7.666 ; 7.666 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[8]       ; inclk      ; 6.840 ; 6.840 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[9]       ; inclk      ; 6.695 ; 6.695 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[10]      ; inclk      ; 6.670 ; 6.670 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[11]      ; inclk      ; 6.652 ; 6.652 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[12]      ; inclk      ; 6.688 ; 6.688 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[13]      ; inclk      ; 6.337 ; 6.337 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[14]      ; inclk      ; 6.511 ; 6.511 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[15]      ; inclk      ; 7.320 ; 7.320 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[16]      ; inclk      ; 7.473 ; 7.473 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[17]      ; inclk      ; 7.660 ; 7.660 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[18]      ; inclk      ; 7.063 ; 7.063 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[19]      ; inclk      ; 8.201 ; 8.201 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[20]      ; inclk      ; 7.455 ; 7.455 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[21]      ; inclk      ; 7.155 ; 7.155 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[22]      ; inclk      ; 7.269 ; 7.269 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[23]      ; inclk      ; 6.945 ; 6.945 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[24]      ; inclk      ; 8.326 ; 8.326 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[25]      ; inclk      ; 5.496 ; 5.496 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[26]      ; inclk      ; 8.040 ; 8.040 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[27]      ; inclk      ; 6.546 ; 6.546 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[28]      ; inclk      ; 6.467 ; 6.467 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[29]      ; inclk      ; 6.038 ; 6.038 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[30]      ; inclk      ; 6.195 ; 6.195 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
;  dac_ncs[31]      ; inclk      ; 6.580 ; 6.580 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dev_clr_fpga_out  ; inclk      ; 4.467 ; 4.467 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; grn_led           ; inclk      ; 4.888 ; 4.888 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txa          ; inclk      ; 6.173 ; 6.173 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; lvds_txb          ; inclk      ; 5.916 ; 5.916 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; red_led           ; inclk      ; 4.666 ; 4.666 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_clk           ; inclk      ; 7.106 ; 7.106 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; smb_data          ; inclk      ; 6.398 ; 6.398 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; wdog              ; inclk      ; 5.444 ; 5.444 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; ylw_led           ; inclk      ; 4.668 ; 4.668 ; Rise       ; pll0|altpll_component|pll|clk[0] ;
; dac_data[*]       ; inclk      ; 4.303 ; 4.303 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[0]      ; inclk      ; 5.559 ; 5.559 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[1]      ; inclk      ; 5.458 ; 5.458 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[2]      ; inclk      ; 5.710 ; 5.710 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[3]      ; inclk      ; 5.271 ; 5.271 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[4]      ; inclk      ; 4.938 ; 4.938 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[5]      ; inclk      ; 4.303 ; 4.303 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[6]      ; inclk      ; 4.385 ; 4.385 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[7]      ; inclk      ; 5.034 ; 5.034 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[8]      ; inclk      ; 5.284 ; 5.284 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[9]      ; inclk      ; 5.511 ; 5.511 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[10]     ; inclk      ; 5.005 ; 5.005 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[11]     ; inclk      ; 5.612 ; 5.612 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[12]     ; inclk      ; 5.631 ; 5.631 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[13]     ; inclk      ; 4.834 ; 4.834 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[14]     ; inclk      ; 5.314 ; 5.314 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[15]     ; inclk      ; 5.217 ; 5.217 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[16]     ; inclk      ; 4.764 ; 4.764 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[17]     ; inclk      ; 5.306 ; 5.306 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[18]     ; inclk      ; 4.821 ; 4.821 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[19]     ; inclk      ; 4.780 ; 4.780 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[20]     ; inclk      ; 5.034 ; 5.034 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[21]     ; inclk      ; 4.766 ; 4.766 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[22]     ; inclk      ; 5.790 ; 5.790 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[23]     ; inclk      ; 5.653 ; 5.653 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[24]     ; inclk      ; 5.526 ; 5.526 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[25]     ; inclk      ; 4.614 ; 4.614 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[26]     ; inclk      ; 4.530 ; 4.530 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[27]     ; inclk      ; 5.505 ; 5.505 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[28]     ; inclk      ; 4.604 ; 4.604 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[29]     ; inclk      ; 4.901 ; 4.901 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[30]     ; inclk      ; 5.207 ; 5.207 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_data[31]     ; inclk      ; 5.573 ; 5.573 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_ncs[*]        ; inclk      ; 4.714 ; 4.714 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[0]       ; inclk      ; 5.782 ; 5.782 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[1]       ; inclk      ; 5.672 ; 5.672 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[2]       ; inclk      ; 5.892 ; 5.892 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[3]       ; inclk      ; 5.596 ; 5.596 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[4]       ; inclk      ; 5.927 ; 5.927 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[5]       ; inclk      ; 6.292 ; 6.292 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[6]       ; inclk      ; 5.782 ; 5.782 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[7]       ; inclk      ; 6.386 ; 6.386 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[8]       ; inclk      ; 4.959 ; 4.959 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[9]       ; inclk      ; 6.066 ; 6.066 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[10]      ; inclk      ; 5.850 ; 5.850 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[11]      ; inclk      ; 5.835 ; 5.835 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[12]      ; inclk      ; 5.866 ; 5.866 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[13]      ; inclk      ; 5.546 ; 5.546 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[14]      ; inclk      ; 5.695 ; 5.695 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[15]      ; inclk      ; 5.017 ; 5.017 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[16]      ; inclk      ; 6.340 ; 6.340 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[17]      ; inclk      ; 5.589 ; 5.589 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[18]      ; inclk      ; 4.714 ; 4.714 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[19]      ; inclk      ; 7.485 ; 7.485 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[20]      ; inclk      ; 6.075 ; 6.075 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[21]      ; inclk      ; 5.788 ; 5.788 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[22]      ; inclk      ; 5.579 ; 5.579 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[23]      ; inclk      ; 6.287 ; 6.287 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[24]      ; inclk      ; 6.480 ; 6.480 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[25]      ; inclk      ; 5.216 ; 5.216 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[26]      ; inclk      ; 6.461 ; 6.461 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[27]      ; inclk      ; 7.534 ; 7.534 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[28]      ; inclk      ; 4.749 ; 4.749 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[29]      ; inclk      ; 5.327 ; 5.327 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[30]      ; inclk      ; 4.971 ; 4.971 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_ncs[31]      ; inclk      ; 5.410 ; 5.410 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ; 3.914 ; 4.547 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ; 5.177 ; 7.856 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ; 4.852 ; 5.438 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ; 4.510 ; 5.083 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ; 4.128 ; 4.711 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ; 4.159 ; 4.735 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ; 4.701 ; 5.296 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ; 4.198 ; 4.773 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ; 4.492 ; 5.075 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ; 4.108 ; 4.742 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ; 5.417 ; 6.016 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ; 4.793 ; 5.425 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ; 5.521 ; 6.306 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ; 5.367 ; 6.002 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ; 4.909 ; 7.539 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ; 5.568 ; 6.166 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ; 4.736 ; 5.358 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ; 5.056 ; 5.688 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ; 4.878 ; 5.458 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ; 5.192 ; 5.771 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ; 4.823 ; 5.439 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ; 3.990 ; 4.623 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ; 4.499 ; 5.086 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ; 4.763 ; 5.357 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ; 3.914 ; 4.547 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ; 4.935 ; 5.556 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ; 5.658 ; 6.287 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ; 4.855 ; 5.480 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ; 4.749 ; 5.381 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ; 3.957 ; 4.565 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ; 4.204 ; 4.788 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ; 3.954 ; 4.558 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ; 4.508 ; 5.092 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_data     ; inclk      ; 5.049 ; 5.049 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_ncs[*]   ; inclk      ; 4.589 ; 4.589 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[0]  ; inclk      ; 5.678 ; 5.678 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[1]  ; inclk      ; 6.040 ; 6.040 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[2]  ; inclk      ; 8.130 ; 8.130 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[3]  ; inclk      ; 6.084 ; 6.084 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[4]  ; inclk      ; 4.895 ; 4.895 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[5]  ; inclk      ; 4.699 ; 4.699 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[6]  ; inclk      ; 6.253 ; 6.253 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[7]  ; inclk      ; 5.049 ; 5.049 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[8]  ; inclk      ; 4.589 ; 4.589 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[9]  ; inclk      ; 6.508 ; 6.508 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[10] ; inclk      ; 5.588 ; 5.588 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
;  lvds_dac_ncs[11] ; inclk      ; 4.997 ; 4.997 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ; 4.337 ; 5.600 ; Rise       ; pll0|altpll_component|pll|clk[3] ;
; dac_sclk[*]       ; inclk      ;       ; 3.914 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[0]      ; inclk      ;       ; 5.177 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[1]      ; inclk      ;       ; 4.852 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[2]      ; inclk      ;       ; 4.510 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[3]      ; inclk      ;       ; 4.128 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[4]      ; inclk      ;       ; 4.159 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[5]      ; inclk      ;       ; 4.701 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[6]      ; inclk      ;       ; 4.198 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[7]      ; inclk      ;       ; 4.492 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[8]      ; inclk      ;       ; 4.108 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[9]      ; inclk      ;       ; 5.417 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[10]     ; inclk      ;       ; 4.793 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[11]     ; inclk      ;       ; 5.521 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[12]     ; inclk      ;       ; 5.367 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[13]     ; inclk      ;       ; 4.909 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[14]     ; inclk      ;       ; 5.568 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[15]     ; inclk      ;       ; 4.736 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[16]     ; inclk      ;       ; 5.056 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[17]     ; inclk      ;       ; 4.878 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[18]     ; inclk      ;       ; 5.192 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[19]     ; inclk      ;       ; 4.823 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[20]     ; inclk      ;       ; 3.990 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[21]     ; inclk      ;       ; 4.499 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[22]     ; inclk      ;       ; 4.763 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[23]     ; inclk      ;       ; 3.914 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[24]     ; inclk      ;       ; 4.935 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[25]     ; inclk      ;       ; 5.658 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[26]     ; inclk      ;       ; 4.855 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[27]     ; inclk      ;       ; 4.749 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[28]     ; inclk      ;       ; 3.957 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[29]     ; inclk      ;       ; 4.204 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[30]     ; inclk      ;       ; 3.954 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
;  dac_sclk[31]     ; inclk      ;       ; 4.508 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
; lvds_dac_sclk     ; inclk      ;       ; 4.337 ; Fall       ; pll0|altpll_component|pll|clk[3] ;
+-------------------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 11.541 ;    ;    ; 11.541 ;
; rst_n      ; dac_data[1]      ; 12.065 ;    ;    ; 12.065 ;
; rst_n      ; dac_data[2]      ; 13.223 ;    ;    ; 13.223 ;
; rst_n      ; dac_data[3]      ; 11.769 ;    ;    ; 11.769 ;
; rst_n      ; dac_data[4]      ; 11.537 ;    ;    ; 11.537 ;
; rst_n      ; dac_data[5]      ; 10.284 ;    ;    ; 10.284 ;
; rst_n      ; dac_data[6]      ; 10.882 ;    ;    ; 10.882 ;
; rst_n      ; dac_data[7]      ; 11.532 ;    ;    ; 11.532 ;
; rst_n      ; dac_data[8]      ; 11.877 ;    ;    ; 11.877 ;
; rst_n      ; dac_data[9]      ; 13.016 ;    ;    ; 13.016 ;
; rst_n      ; dac_data[10]     ; 11.500 ;    ;    ; 11.500 ;
; rst_n      ; dac_data[11]     ; 13.126 ;    ;    ; 13.126 ;
; rst_n      ; dac_data[12]     ; 12.224 ;    ;    ; 12.224 ;
; rst_n      ; dac_data[13]     ; 11.333 ;    ;    ; 11.333 ;
; rst_n      ; dac_data[14]     ; 11.922 ;    ;    ; 11.922 ;
; rst_n      ; dac_data[15]     ; 11.823 ;    ;    ; 11.823 ;
; rst_n      ; dac_data[16]     ; 12.279 ;    ;    ; 12.279 ;
; rst_n      ; dac_data[17]     ; 11.913 ;    ;    ; 11.913 ;
; rst_n      ; dac_data[18]     ; 12.329 ;    ;    ; 12.329 ;
; rst_n      ; dac_data[19]     ; 12.296 ;    ;    ; 12.296 ;
; rst_n      ; dac_data[20]     ; 11.636 ;    ;    ; 11.636 ;
; rst_n      ; dac_data[21]     ; 12.277 ;    ;    ; 12.277 ;
; rst_n      ; dac_data[22]     ; 12.285 ;    ;    ; 12.285 ;
; rst_n      ; dac_data[23]     ; 12.147 ;    ;    ; 12.147 ;
; rst_n      ; dac_data[24]     ; 12.023 ;    ;    ; 12.023 ;
; rst_n      ; dac_data[25]     ; 12.119 ;    ;    ; 12.119 ;
; rst_n      ; dac_data[26]     ; 12.039 ;    ;    ; 12.039 ;
; rst_n      ; dac_data[27]     ; 12.003 ;    ;    ; 12.003 ;
; rst_n      ; dac_data[28]     ; 11.102 ;    ;    ; 11.102 ;
; rst_n      ; dac_data[29]     ; 11.498 ;    ;    ; 11.498 ;
; rst_n      ; dac_data[30]     ; 11.811 ;    ;    ; 11.811 ;
; rst_n      ; dac_data[31]     ; 13.079 ;    ;    ; 13.079 ;
; rst_n      ; dac_nclr         ; 10.130 ;    ;    ; 10.130 ;
; rst_n      ; lvds_dac_ncs[0]  ; 9.880  ;    ;    ; 9.880  ;
; rst_n      ; lvds_dac_ncs[1]  ; 10.703 ;    ;    ; 10.703 ;
; rst_n      ; lvds_dac_ncs[2]  ; 11.320 ;    ;    ; 11.320 ;
; rst_n      ; lvds_dac_ncs[3]  ; 10.464 ;    ;    ; 10.464 ;
; rst_n      ; lvds_dac_ncs[4]  ; 10.143 ;    ;    ; 10.143 ;
; rst_n      ; lvds_dac_ncs[5]  ; 9.919  ;    ;    ; 9.919  ;
; rst_n      ; lvds_dac_ncs[6]  ; 10.707 ;    ;    ; 10.707 ;
; rst_n      ; lvds_dac_ncs[7]  ; 10.256 ;    ;    ; 10.256 ;
; rst_n      ; lvds_dac_ncs[8]  ; 9.794  ;    ;    ; 9.794  ;
; rst_n      ; lvds_dac_ncs[9]  ; 9.975  ;    ;    ; 9.975  ;
; rst_n      ; lvds_dac_ncs[10] ; 10.388 ;    ;    ; 10.388 ;
; rst_n      ; lvds_dac_ncs[11] ; 10.327 ;    ;    ; 10.327 ;
; ttl_nrx1   ; dac_data[0]      ; 10.832 ;    ;    ; 10.832 ;
; ttl_nrx1   ; dac_data[1]      ; 12.252 ;    ;    ; 12.252 ;
; ttl_nrx1   ; dac_data[2]      ; 12.098 ;    ;    ; 12.098 ;
; ttl_nrx1   ; dac_data[3]      ; 11.674 ;    ;    ; 11.674 ;
; ttl_nrx1   ; dac_data[4]      ; 11.737 ;    ;    ; 11.737 ;
; ttl_nrx1   ; dac_data[5]      ; 9.578  ;    ;    ; 9.578  ;
; ttl_nrx1   ; dac_data[6]      ; 10.791 ;    ;    ; 10.791 ;
; ttl_nrx1   ; dac_data[7]      ; 11.436 ;    ;    ; 11.436 ;
; ttl_nrx1   ; dac_data[8]      ; 12.085 ;    ;    ; 12.085 ;
; ttl_nrx1   ; dac_data[9]      ; 11.902 ;    ;    ; 11.902 ;
; ttl_nrx1   ; dac_data[10]     ; 11.409 ;    ;    ; 11.409 ;
; ttl_nrx1   ; dac_data[11]     ; 12.001 ;    ;    ; 12.001 ;
; ttl_nrx1   ; dac_data[12]     ; 12.431 ;    ;    ; 12.431 ;
; ttl_nrx1   ; dac_data[13]     ; 11.239 ;    ;    ; 11.239 ;
; ttl_nrx1   ; dac_data[14]     ; 12.110 ;    ;    ; 12.110 ;
; ttl_nrx1   ; dac_data[15]     ; 12.010 ;    ;    ; 12.010 ;
; ttl_nrx1   ; dac_data[16]     ; 11.154 ;    ;    ; 11.154 ;
; ttl_nrx1   ; dac_data[17]     ; 12.101 ;    ;    ; 12.101 ;
; ttl_nrx1   ; dac_data[18]     ; 11.211 ;    ;    ; 11.211 ;
; ttl_nrx1   ; dac_data[19]     ; 11.171 ;    ;    ; 11.171 ;
; ttl_nrx1   ; dac_data[20]     ; 11.832 ;    ;    ; 11.832 ;
; ttl_nrx1   ; dac_data[21]     ; 11.153 ;    ;    ; 11.153 ;
; ttl_nrx1   ; dac_data[22]     ; 12.191 ;    ;    ; 12.191 ;
; ttl_nrx1   ; dac_data[23]     ; 12.056 ;    ;    ; 12.056 ;
; ttl_nrx1   ; dac_data[24]     ; 11.931 ;    ;    ; 11.931 ;
; ttl_nrx1   ; dac_data[25]     ; 11.006 ;    ;    ; 11.006 ;
; ttl_nrx1   ; dac_data[26]     ; 10.919 ;    ;    ; 10.919 ;
; ttl_nrx1   ; dac_data[27]     ; 11.909 ;    ;    ; 11.909 ;
; ttl_nrx1   ; dac_data[28]     ; 11.011 ;    ;    ; 11.011 ;
; ttl_nrx1   ; dac_data[29]     ; 11.701 ;    ;    ; 11.701 ;
; ttl_nrx1   ; dac_data[30]     ; 12.002 ;    ;    ; 12.002 ;
; ttl_nrx1   ; dac_data[31]     ; 11.966 ;    ;    ; 11.966 ;
; ttl_nrx1   ; dac_nclr         ; 9.507  ;    ;    ; 9.507  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 10.498 ;    ;    ; 10.498 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 10.847 ;    ;    ; 10.847 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 10.685 ;    ;    ; 10.685 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.461 ;    ;    ; 10.461 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 11.005 ;    ;    ; 11.005 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 10.586 ;    ;    ; 10.586 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 10.908 ;    ;    ; 10.908 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 10.927 ;    ;    ; 10.927 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 10.684 ;    ;    ; 10.684 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 12.149 ;    ;    ; 12.149 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.790 ;    ;    ; 10.790 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.416 ;    ;    ; 11.416 ;
+------------+------------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+------------------+--------+----+----+--------+
; Input Port ; Output Port      ; RR     ; RF ; FR ; FF     ;
+------------+------------------+--------+----+----+--------+
; rst_n      ; dac_data[0]      ; 11.541 ;    ;    ; 11.541 ;
; rst_n      ; dac_data[1]      ; 12.065 ;    ;    ; 12.065 ;
; rst_n      ; dac_data[2]      ; 13.223 ;    ;    ; 13.223 ;
; rst_n      ; dac_data[3]      ; 11.769 ;    ;    ; 11.769 ;
; rst_n      ; dac_data[4]      ; 11.537 ;    ;    ; 11.537 ;
; rst_n      ; dac_data[5]      ; 10.284 ;    ;    ; 10.284 ;
; rst_n      ; dac_data[6]      ; 10.882 ;    ;    ; 10.882 ;
; rst_n      ; dac_data[7]      ; 11.532 ;    ;    ; 11.532 ;
; rst_n      ; dac_data[8]      ; 11.877 ;    ;    ; 11.877 ;
; rst_n      ; dac_data[9]      ; 13.016 ;    ;    ; 13.016 ;
; rst_n      ; dac_data[10]     ; 11.500 ;    ;    ; 11.500 ;
; rst_n      ; dac_data[11]     ; 13.126 ;    ;    ; 13.126 ;
; rst_n      ; dac_data[12]     ; 12.224 ;    ;    ; 12.224 ;
; rst_n      ; dac_data[13]     ; 11.333 ;    ;    ; 11.333 ;
; rst_n      ; dac_data[14]     ; 11.922 ;    ;    ; 11.922 ;
; rst_n      ; dac_data[15]     ; 11.823 ;    ;    ; 11.823 ;
; rst_n      ; dac_data[16]     ; 12.279 ;    ;    ; 12.279 ;
; rst_n      ; dac_data[17]     ; 11.913 ;    ;    ; 11.913 ;
; rst_n      ; dac_data[18]     ; 12.329 ;    ;    ; 12.329 ;
; rst_n      ; dac_data[19]     ; 12.296 ;    ;    ; 12.296 ;
; rst_n      ; dac_data[20]     ; 11.636 ;    ;    ; 11.636 ;
; rst_n      ; dac_data[21]     ; 12.277 ;    ;    ; 12.277 ;
; rst_n      ; dac_data[22]     ; 12.285 ;    ;    ; 12.285 ;
; rst_n      ; dac_data[23]     ; 12.147 ;    ;    ; 12.147 ;
; rst_n      ; dac_data[24]     ; 12.023 ;    ;    ; 12.023 ;
; rst_n      ; dac_data[25]     ; 12.119 ;    ;    ; 12.119 ;
; rst_n      ; dac_data[26]     ; 12.039 ;    ;    ; 12.039 ;
; rst_n      ; dac_data[27]     ; 12.003 ;    ;    ; 12.003 ;
; rst_n      ; dac_data[28]     ; 11.102 ;    ;    ; 11.102 ;
; rst_n      ; dac_data[29]     ; 11.498 ;    ;    ; 11.498 ;
; rst_n      ; dac_data[30]     ; 11.811 ;    ;    ; 11.811 ;
; rst_n      ; dac_data[31]     ; 13.079 ;    ;    ; 13.079 ;
; rst_n      ; dac_nclr         ; 10.130 ;    ;    ; 10.130 ;
; rst_n      ; lvds_dac_ncs[0]  ; 9.880  ;    ;    ; 9.880  ;
; rst_n      ; lvds_dac_ncs[1]  ; 10.703 ;    ;    ; 10.703 ;
; rst_n      ; lvds_dac_ncs[2]  ; 11.320 ;    ;    ; 11.320 ;
; rst_n      ; lvds_dac_ncs[3]  ; 10.464 ;    ;    ; 10.464 ;
; rst_n      ; lvds_dac_ncs[4]  ; 10.143 ;    ;    ; 10.143 ;
; rst_n      ; lvds_dac_ncs[5]  ; 9.919  ;    ;    ; 9.919  ;
; rst_n      ; lvds_dac_ncs[6]  ; 10.707 ;    ;    ; 10.707 ;
; rst_n      ; lvds_dac_ncs[7]  ; 10.256 ;    ;    ; 10.256 ;
; rst_n      ; lvds_dac_ncs[8]  ; 9.794  ;    ;    ; 9.794  ;
; rst_n      ; lvds_dac_ncs[9]  ; 9.975  ;    ;    ; 9.975  ;
; rst_n      ; lvds_dac_ncs[10] ; 10.388 ;    ;    ; 10.388 ;
; rst_n      ; lvds_dac_ncs[11] ; 10.327 ;    ;    ; 10.327 ;
; ttl_nrx1   ; dac_data[0]      ; 10.832 ;    ;    ; 10.832 ;
; ttl_nrx1   ; dac_data[1]      ; 12.252 ;    ;    ; 12.252 ;
; ttl_nrx1   ; dac_data[2]      ; 12.098 ;    ;    ; 12.098 ;
; ttl_nrx1   ; dac_data[3]      ; 11.674 ;    ;    ; 11.674 ;
; ttl_nrx1   ; dac_data[4]      ; 11.737 ;    ;    ; 11.737 ;
; ttl_nrx1   ; dac_data[5]      ; 9.578  ;    ;    ; 9.578  ;
; ttl_nrx1   ; dac_data[6]      ; 10.791 ;    ;    ; 10.791 ;
; ttl_nrx1   ; dac_data[7]      ; 11.436 ;    ;    ; 11.436 ;
; ttl_nrx1   ; dac_data[8]      ; 12.085 ;    ;    ; 12.085 ;
; ttl_nrx1   ; dac_data[9]      ; 11.902 ;    ;    ; 11.902 ;
; ttl_nrx1   ; dac_data[10]     ; 11.409 ;    ;    ; 11.409 ;
; ttl_nrx1   ; dac_data[11]     ; 12.001 ;    ;    ; 12.001 ;
; ttl_nrx1   ; dac_data[12]     ; 12.431 ;    ;    ; 12.431 ;
; ttl_nrx1   ; dac_data[13]     ; 11.239 ;    ;    ; 11.239 ;
; ttl_nrx1   ; dac_data[14]     ; 12.110 ;    ;    ; 12.110 ;
; ttl_nrx1   ; dac_data[15]     ; 12.010 ;    ;    ; 12.010 ;
; ttl_nrx1   ; dac_data[16]     ; 11.154 ;    ;    ; 11.154 ;
; ttl_nrx1   ; dac_data[17]     ; 12.101 ;    ;    ; 12.101 ;
; ttl_nrx1   ; dac_data[18]     ; 11.211 ;    ;    ; 11.211 ;
; ttl_nrx1   ; dac_data[19]     ; 11.171 ;    ;    ; 11.171 ;
; ttl_nrx1   ; dac_data[20]     ; 11.832 ;    ;    ; 11.832 ;
; ttl_nrx1   ; dac_data[21]     ; 11.153 ;    ;    ; 11.153 ;
; ttl_nrx1   ; dac_data[22]     ; 12.191 ;    ;    ; 12.191 ;
; ttl_nrx1   ; dac_data[23]     ; 12.056 ;    ;    ; 12.056 ;
; ttl_nrx1   ; dac_data[24]     ; 11.931 ;    ;    ; 11.931 ;
; ttl_nrx1   ; dac_data[25]     ; 11.006 ;    ;    ; 11.006 ;
; ttl_nrx1   ; dac_data[26]     ; 10.919 ;    ;    ; 10.919 ;
; ttl_nrx1   ; dac_data[27]     ; 11.909 ;    ;    ; 11.909 ;
; ttl_nrx1   ; dac_data[28]     ; 11.011 ;    ;    ; 11.011 ;
; ttl_nrx1   ; dac_data[29]     ; 11.701 ;    ;    ; 11.701 ;
; ttl_nrx1   ; dac_data[30]     ; 12.002 ;    ;    ; 12.002 ;
; ttl_nrx1   ; dac_data[31]     ; 11.966 ;    ;    ; 11.966 ;
; ttl_nrx1   ; dac_nclr         ; 9.507  ;    ;    ; 9.507  ;
; ttl_nrx1   ; lvds_dac_ncs[0]  ; 10.498 ;    ;    ; 10.498 ;
; ttl_nrx1   ; lvds_dac_ncs[1]  ; 10.847 ;    ;    ; 10.847 ;
; ttl_nrx1   ; lvds_dac_ncs[2]  ; 10.685 ;    ;    ; 10.685 ;
; ttl_nrx1   ; lvds_dac_ncs[3]  ; 10.461 ;    ;    ; 10.461 ;
; ttl_nrx1   ; lvds_dac_ncs[4]  ; 11.005 ;    ;    ; 11.005 ;
; ttl_nrx1   ; lvds_dac_ncs[5]  ; 10.586 ;    ;    ; 10.586 ;
; ttl_nrx1   ; lvds_dac_ncs[6]  ; 10.908 ;    ;    ; 10.908 ;
; ttl_nrx1   ; lvds_dac_ncs[7]  ; 10.927 ;    ;    ; 10.927 ;
; ttl_nrx1   ; lvds_dac_ncs[8]  ; 10.684 ;    ;    ; 10.684 ;
; ttl_nrx1   ; lvds_dac_ncs[9]  ; 12.149 ;    ;    ; 12.149 ;
; ttl_nrx1   ; lvds_dac_ncs[10] ; 10.790 ;    ;    ; 10.790 ;
; ttl_nrx1   ; lvds_dac_ncs[11] ; 11.416 ;    ;    ; 11.416 ;
+------------+------------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.796 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                           ;
+-----------+------------+-------+------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.121 ;      ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.796     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                   ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-----------+-----------+------------+----------------------------------+
; smb_data  ; inclk      ; 6.121     ;           ; Rise       ; pll0|altpll_component|pll|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4671935  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[0] ; 4671935  ; 256      ; 8        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[0] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[2] ; pll0|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[1] ; pll0|altpll_component|pll|clk[1] ; 3393     ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[0] ; pll0|altpll_component|pll|clk[3] ; 19660    ; 0        ; 0        ; 0        ;
; pll0|altpll_component|pll|clk[3] ; pll0|altpll_component|pll|clk[3] ; 4400     ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 8434  ; 8434 ;
; Unconstrained Output Ports      ; 122   ; 122  ;
; Unconstrained Output Port Paths ; 460   ; 460  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Mar 26 14:24:45 2012
Info: Command: quartus_sta bias_card -c bias_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332104): Reading SDC File: 'bias_card.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 3.449
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.449         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     4.658         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):    12.482         0.000 pll0|altpll_component|pll|clk[3] 
Info (332146): Worst-case hold slack is 0.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.538         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.539         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.555         0.000 pll0|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 pll0|altpll_component|pll|clk[2] 
    Info (332119):    19.000         0.000 pll0|altpll_component|pll|clk[3] 
    Info (332119):    20.000         0.000 inclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Mon Mar 26 14:24:49 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


