# Proyecto Final: Electr贸nica Digital

## Integrantes del Equipo
| Nombre Completo | Identificaci贸n (SIA) |
|-----------------|----------------------|
| Mario Jos茅 Ria帽o Gal谩n      | 1029660086 |
| Juan Camilo Morales Hern谩ndez     | 1104545232            |
|  Isaias David Gallardo Felizzola   | 1042247018            |


---

## Tabla de Contenido
1. [Multiplicador](#1-multiplicador)
2. [Divisor](#2-divisor)
3. [Ra铆z Cuadrada](#3-ra铆z-cuadrada)
4. [Convertidor Binario a BCD](#4-convertidor-binario-a-bcd)
5. [Calculadora](#5-calculadora)
6. [Proyecto](#6-proyeccto)
---

## 1. Multiplicador

### Especificaciones Iniciales
Descripci贸n breve de los bits de entrada, salida y el m茅todo utilizado (ej: Algoritmo de Booth o Sumas sucesivas).

### Dise帽o del Sistema
#### Diagrama de Flujo (Algoritmo)
![Diagrama de Flujo Multiplicador](./assets/mult_flujo.png)

#### Diagrama de Bloques (Camino de Datos)
![Datapath Multiplicador](01_Multiplicador/src/Multiplica/IMAGEN/dataPath_MUL.png)

#### M谩quina de Estados (Control)
![Diagrama de Estados del Multiplicador](01_Multiplicador/src/Multiplica/IMAGEN/ESTADOS_MUL.png)


### Implementaci贸n

* **Codigo:** [Codigo Multiplicaci贸n](01_Multiplicador/src/Multiplica/)


### Simulaci贸n
La figura muestra la simulaci贸n temporal del m贸dulo RTL de multiplicaci贸n para la operaci贸n $247 \times 127$.Inicializaci贸n: Tras un pulso de reset (rst) y la activaci贸n de la se帽al de inicio (init), el m贸dulo carga los operandos $A=247$ y $B=127$, y la m谩quina de estados pasa al estado de inicio (state=1).

El c谩lculo se realiza mediante un algoritmo de multiplicaci贸n por shift-and-add. Se observa un bucle de estados (state transiciona entre 1, 3, 2, 3) que se repite 8 veces (o el n煤mero de bits del multiplicador B). Las se帽ales de control add (suma) y sh (desplazamiento) se activan de forma s铆ncrona con el reloj (clk) para realizar las sumas parciales y los desplazamientos necesarios. El registro de producto parcial (pp[31:0]) refleja el resultado acumulado en cada ciclo, pasando por valores intermedios como 741, 1729, 3705, etc.

Una vez completadas las iteraciones, la m谩quina de estados transiciona al estado final (state=4), y la se帽al done se activa. El resultado final se encuentra disponible en el registro pp[31:0], mostrando el valor correcto de 31369 ($247 \times 127$).
![Simulaci贸n del Multiplicador](Simu/Sim_Mul.png)

### Pruebas en FPGA
[Ver Video de Funcionamiento en YouTube](LINK_DEL_VIDEO_AQUI)

---

## 2. Divisor

### Especificaciones Iniciales
* **Entradas:**
    * `Dividendo`: N煤mero binario de *N* bits (ej. 8 bits).
    * `Divisor`: N煤mero binario de *M* bits (ej. 4 bits).
    * `Start`: Se帽al de inicio de operaci贸n.
* **Salidas:**
    * `Cociente`: Resultado entero de la divisi贸n.
    * `Residuo`: El resto de la operaci贸n.
    * `Done/Ready`: Se帽al que indica que la operaci贸n ha terminado.
* **M茅todo:** (Indica aqu铆 el algoritmo usado, ej: *Algoritmo de Restauraci贸n / Restoring Division* o *Desplazamiento y Resta*).

### Dise帽o del Sistema

#### Diagrama de Flujo (Algoritmo)
*Describe la l贸gica de pasos: Cargar registros, desplazar a la izquierda, restar divisor, verificar signo, decidir si restaurar o no.*
![Diagrama de Estados del Divisor](./02_Divisor/src/Divide%20/IMG/Flujo_div1.jpg)


#### Diagrama de Bloques (Camino de Datos)
*Muestra los registros (A, Q, M), la ALU (restador) y los multiplexores.*
![datapath_div](02_Divisor/src/Divide%20/IMG/datapath_div1.png)


#### M谩quina de Estados (Control)
*Diagrama de la FSM que controla los desplazamientos y las restas (Estados: IDLE, SHIFT, SUB, RESTORE, END).*
![Estados_div](02_Divisor/src/Divide%20/IMG/Estados_div1.png)


### Implementaci贸n
El c贸digo fuente est谩 separado en unidad de control y camino de datos para modularidad.
* **Camino de Datos (Datapath):** [Ver C贸digo](./02_Divisor/src/datapath.v)
* **Unidad de Control:** [Ver C贸digo](./02_Divisor/src/control_unit.v)
* **M贸dulo Superior (Top):** [Ver C贸digo](./02_Divisor/src/top_divisor.v)

### Simulaci贸n
La simulaci贸n temporal corresponde al m贸dulo RTL de divisi贸n, ejecutando la operaci贸n $127 \div 25$ ($Dividendo=127$, $Divisor=25$).

|Tras el pulso de rst y la activaci贸n de init, los operandos se cargan ($127$ y $25$), y la m谩quina de estados pasa del estado de reposo (state=0) al estado de inicio (state=1).

El algoritmo implementado es de resta y desplazamiento (shift-and-subtract), que se ejecuta en un bucle de estados iterativo. En cada ciclo de reloj, la m谩quina de estados gestiona si se realiza una resta (sub=1) y el desplazamiento (sh=1) del residuo y cociente parcial.Resultado: Al finalizar el proceso iterativo, la m谩quina de estados alcanza el estado final (state=5), y la se帽al done se activa. Los resultados finales se estabilizan en

:Cociente (q[15:0]): 5

Residuo (rem[15:0]): 2

   Estos resultados validan la correcta implementaci贸n del algoritmo, ya que $127 = (5 \times 25) + 2$.
![Simulaci贸n del Divisor](Simu/SimM_div.png)



---

## 3. Ra铆z Cuadrada

### Especificaciones Iniciales
* **Entrada:** N煤mero binario de *N* bits (ej: 16 bits).
* **Salida:** Parte entera de la ra铆z (*N/2* bits) y residuo.
* **M茅todo:** (Ej: Algoritmo non-restoring o de sustracci贸n iterativa).

### Dise帽o del Sistema
#### Diagrama de Flujo (Algoritmo)
![Flujo Sqrt](03_RaizCuadrada/src/Raiz/IMG/flujo_sqrt1.png)

#### Diagrama de Estados 
![FSM Ra铆z](./assets/sqrt_fsm.png)

#### Datapath
![Datapath Sqrt](03_RaizCuadrada/src/Raiz/IMG/Datapath_sqrt1.png)




### Implementaci贸n
* **Camino de Datos:** [Ver C贸digo](./03_Raiz_Cuadrada/src/datapath.v)
* **Unidad de Control:** [Ver C贸digo](./03_Raiz_Cuadrada/src/control_unit.v)

### Simulaci贸n
La simulaci贸n temporal corresponde al m贸dulo RTL de ra铆z cuadrada, que ejecuta el c谩lculo de $\sqrt{1089} = 33$.

Tras la activaci贸n de la se帽al init, el registro de entrada (A[15:0]) se carga con el radicando 1089, iniciando la operaci贸n. El circuito implementa un algoritmo de ra铆z cuadrada entera por aproximaciones sucesivas, gestionado por la m谩quina de estados. Este proceso es iterativo, y en cada ciclo de reloj (clk), las se帽ales de control como w_sh (Desplazamiento) y w_ld (Carga) se activan secuencialmente para alinear los registros y actualizar el resultado parcial. 

El registro de salida (out_r[15:0]) evoluciona progresivamente a medida que el algoritmo determina cada bit de la ra铆z (pasando por 1, 2, 4, 8, 16, 32). Finalmente, el proceso se completa y el valor se estabiliza en 33.
![Simulaci贸n de la Ra铆z Cuadrada](Simu/Sim_sqrt.png)


---

## 4. Convertidor Binario a BCD

### Especificaciones Iniciales
* **Prop贸sito:** Convertir el resultado binario para visualizarlo en los displays de 7 segmentos.
* **M茅todo:** (Ej: Algoritmo Shift-Add-3 / Double Dabble).

### Dise帽o del Sistema
#### Diagrama de Flujo
![Flujo Doble BCD](04_Binario_BCD/src/Bin---%3EBCD/IMG/double_flujo1.png)


#### M谩quina de Estados
*(Si aplica, o explicar si es un dise帽o iterativo)*
![FSM Bin2BCD](./assets/bin2bcd_fsm.png)


#### DataPath
![Datapath Doble BCD](04_Binario_BCD/src/Bin---%3EBCD/IMG/data_double1.png)


### Implementaci贸n
* **C贸digo Fuente:** [Ver C贸digo](./04_Binario_BCD/src/bin_to_bcd.v)

### Simulaci贸n
La simulaci贸n temporal corresponde al m贸dulo RTL de conversi贸n Binario a BCD (Decimal Codificado en Binario), ejecutando el c谩lculo para la entrada binaria 15 (0000000000001111).

El proceso se inicializa con la carga de la entrada binaria en el registro A[15:0]. El algoritmo se basa en el m茅todo iterativo Shift-and-Add-3

Que se requiere 16 ciclos de reloj para procesar los 16 bits de entrada. En cada ciclo, la se帽al w_sh (Desplazamiento) se activa para mover los bits hacia la izquierda. Las se帽ales de correcci贸n w_dec se activan solo si alg煤n d铆gito BCD parcial supera el valor de 4 (lo que no ocurre frecuentemente con n煤meros tan peque帽os como 15), aplicando la regla de "Sumar 3". Al completar las iteraciones, el registro de resultado (C[15:0]) se estabiliza mostrando el valor BCD de 15 (0001 0101).
![Simulaci贸n binario a BCD](Simu/Sim_double.png)

---

## 5. Calculadora (Integraci贸n Final)

)

### C贸digo Fuente (Top Module)
* **Archivo Principal:** [Top_Module.v](./06_Calculadora/src/top_calc.v)
* **Constraint File (.xdc/.ucf):** [Pines.xdc](./06_Calculadora/src/constraints.xdc)

### Demostraci贸n Final
#### Simulaci贸n de una operaci贸n completa
*Ejemplo: Ingresar 10, seleccionar multiplicaci贸n, ingresar 5, obtener 50.*
![Simulaci贸n Completa](./assets/full_sim.png)

#### Video del Proyecto Final
Prueba completa en la FPGA con todas las operaciones.
[**VER VIDEO EN YOUTUBE**](LINK_AQUI)

---
## Proyecto Final
Este proyecto consiste en el dise帽o e implementaci贸n de un sistema digital capaz de reproducir animaciones cortas (formato GIF) en una **Matriz de LED [64x64]**. El sistema lee los cuadros de animaci贸n almacenados en memoria y los despliega secuencialmente controlando la temporizaci贸n y el barrido de la matriz.

El dise帽o se ha realizado utilizando **[Verilog]** y se ha implementado en la tarjeta de desarrollo **[FPGA Colorligth 5A]**.

---

##  Especificaciones T茅cnicas
* **Hardware:** [FPGA Basys 3 / Cyclone II / Otro], Matriz LED [Modelo, ej: MAX7219].
* **Lenguaje:** [Verilog].
* **Frecuencia de Reloj:** [Ej: 50 MHz con divisor de frecuencia a 1 Hz para la animaci贸n].

---
## Dise帽o y Arquitectura
El sistema se divide en dos grandes bloques: la Unidad de Control (FSM) y el Camino de Datos (Datapath).

### 1. Diagrama de Flujo (L贸gica General)
Este diagrama representa la l贸gica de alto nivel: desde el inicio del sistema, la carga de la memoria ROM/RAM, hasta el bucle de visualizaci贸n de filas y columnas.

![Diagrama de Flujo Principal](./Reproductor_GIF/Flujo_GIF.jpeg)
*(Aqu铆 va tu imagen mostrando c贸mo el sistema decide cu谩ndo cambiar de frame)*

### 2. M谩quina de Estados (FSM)
La Unidad de Control gestiona las transiciones entre los estados de *Reset*, *Lectura de Memoria*, *Env铆o de Datos* y *Actualizaci贸n de Display*.

![Diagrama de Estados FSM](./Reproductor_GIF/Estados_GIF.jpeg)
> **Nota:** El sistema utiliza una m谩quina de estados tipo [Moore/Mealy] para sincronizar el barrido de la matriz.

### 3. Datapath (Camino de Datos)
Aqu铆 se detallan los contadores (para las direcciones de memoria y barrido de filas), los multiplexores y los registros de desplazamiento utilizados para enviar los bits a la matriz.

![Datapath](./docs/datapath.png)

---

## C贸digo y M贸dulos
La estructura del proyecto es modular. Los archivos principales son:

| Archivo | Descripci贸n |
| :--- | :--- |
| `top_level.vhd` | M贸dulo principal que conecta la FSM y el Datapath. |
| `clock_div.vhd` | Divisor de frecuencia para generar el refresco visual y la velocidad del GIF. |
| `rom_memory.vhd` | Contiene la informaci贸n binaria de los cuadros del GIF. |
| `led_driver.vhd` | Controlador de bajo nivel para la matriz LED. |

---

##  Simulaci贸n
Antes de la implementaci贸n f铆sica, se valid贸 el comportamiento de las se帽ales cr铆ticas (reloj, enable, address bus) mediante simulaci贸n.

![Waveforms](./docs/simulacion_waveforms.png)
*En la imagen se observa c贸mo al cambiar la direcci贸n de memoria, los datos de salida se actualizan en el siguiente flanco de reloj.*

---

##  Demostraci贸n (Funcionamiento)
A continuaci贸n se muestra el resultado final del proyecto en funcionamiento.

### Video del Proyecto
[![Ver video en YouTube](https://img.youtube.com/vi/TU_ID_DEL_VIDEO/0.jpg)](https://www.youtube.com/watch?v=TU_ID_DEL_VIDEO)
*(Haz clic en la imagen para ver el video)*

### GIF de Muestra
![GIF Funcionando](./docs/demo_funcionamiento.gif)

---
