
32U4.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000134  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .comment      00000030  00000000  00000000  00000188  2**0
                  CONTENTS, READONLY
  2 .debug_aranges 00000050  00000000  00000000  000001b8  2**3
                  CONTENTS, READONLY, DEBUGGING
  3 .debug_info   00000187  00000000  00000000  00000208  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_abbrev 000000c0  00000000  00000000  0000038f  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_line   00000127  00000000  00000000  0000044f  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_frame  00000054  00000000  00000000  00000578  2**2
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_str    0000016f  00000000  00000000  000005cc  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_loc    0000003c  00000000  00000000  0000073b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_ranges 00000020  00000000  00000000  00000777  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 56 00 	jmp	0xac	; 0xac <__ctors_end>
   4:	0c 94 62 00 	jmp	0xc4	; 0xc4 <__vector_1>
   8:	0c 94 6d 00 	jmp	0xda	; 0xda <__vector_2>
   c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  10:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  14:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  18:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  1c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  20:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  24:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  28:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  2c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  30:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  34:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  38:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  3c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  40:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  44:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  48:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  4c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  50:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  54:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  58:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  5c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  60:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  64:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  68:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  6c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  70:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  74:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  78:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  7c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  80:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  84:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  88:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  8c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  90:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  94:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  98:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  9c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a0:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a4:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a8:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>

000000ac <__ctors_end>:
  ac:	11 24       	eor	r1, r1
  ae:	1f be       	out	0x3f, r1	; 63
  b0:	cf ef       	ldi	r28, 0xFF	; 255
  b2:	da e0       	ldi	r29, 0x0A	; 10
  b4:	de bf       	out	0x3e, r29	; 62
  b6:	cd bf       	out	0x3d, r28	; 61
  b8:	0e 94 96 00 	call	0x12c	; 0x12c <main>
  bc:	0c 94 98 00 	jmp	0x130	; 0x130 <_exit>

000000c0 <__bad_interrupt>:
  c0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000c4 <__vector_1>:
#include "32u4.h"

.global INT0_vect

INT0_vect:
	in 	SREG_SAVE, 0x3f    	 	; getting SREG, wont need this if we do the hardware fix
  c4:	5f b7       	in	r21, 0x3f	; 63
	in	RESERVED, 0x06		 	; PINC, start of if statement
  c6:	46 b1       	in	r20, 0x06	; 6
	cpi	RESERVED, 0x80			; PINC == B10000000
  c8:	40 38       	cpi	r20, 0x80	; 128
	brne	.+10
  ca:	29 f4       	brne	.+10     	; 0xd6 <__vector_1+0x12>
	out		0x11, PRESENT_DATA		; must beat IOR here
  cc:	21 bb       	out	0x11, r18	; 17
	nop
  ce:	00 00       	nop
	nop
  d0:	00 00       	nop
	nop
  d2:	00 00       	nop
	out 	0x11, BUFFER_DISABLE		; this may be too fast actually, insert nops between outs if so
  d4:	31 bb       	out	0x11, r19	; 17
	out 	0x3f, SREG_SAVE			; restore SREG
  d6:	5f bf       	out	0x3f, r21	; 63
	reti
  d8:	18 95       	reti

000000da <__vector_2>:
#define IRQ_HIGH_DISABLE 0B00110001
#define IOCHRDY 0B00010000

extern void BALE_HANDLER_vect(void);

ISR(INT1_vect){//HF
  da:	1f 92       	push	r1
  dc:	0f 92       	push	r0
  de:	0f b6       	in	r0, 0x3f	; 63
  e0:	0f 92       	push	r0
  e2:	11 24       	eor	r1, r1
  e4:	8f 93       	push	r24
	PORTF = IRQ_LOW_ENABLE;  //Pulling IRQ low and opening buffer because tomcat holds irqs high by default even though they're active high
  e6:	80 e3       	ldi	r24, 0x30	; 48
  e8:	81 bb       	out	0x11, r24	; 17
	PORTF = IRQ_HIGH_ENABLE;
  ea:	82 e3       	ldi	r24, 0x32	; 50
  ec:	81 bb       	out	0x11, r24	; 17
	PORTF = IRQ_HIGH_DISABLE; // we have to leave the irq high because it's high by default and if we lower it it will go high when the buffer is tristated, causing a false interrupt
  ee:	81 e3       	ldi	r24, 0x31	; 49
  f0:	81 bb       	out	0x11, r24	; 17
}
  f2:	8f 91       	pop	r24
  f4:	0f 90       	pop	r0
  f6:	0f be       	out	0x3f, r0	; 63
  f8:	0f 90       	pop	r0
  fa:	1f 90       	pop	r1
  fc:	18 95       	reti

000000fe <init>:


void init(){

	int i;
	DDRF = IRQ_OUT | OUTPUT_ENABLE | FIFO_READ_ENABLE | IOCHRDY;  //set pins to output mode
  fe:	83 e3       	ldi	r24, 0x33	; 51
 100:	80 bb       	out	0x10, r24	; 16
	PORTF = PORTF | FIFO_READ_ENABLE | IOCHRDY | OUTPUT_ENABLE; // setting read_enable high initially; this is a requirement so that the FIFO can be reset correctly by atmega2560
 102:	81 b3       	in	r24, 0x11	; 17
 104:	81 63       	ori	r24, 0x31	; 49
 106:	81 bb       	out	0x11, r24	; 17
	DDRC = 0B00000000; // all inputs, only using 6 and 7
 108:	17 b8       	out	0x07, r1	; 7
	
	cli(); // used to disable interrupts
 10a:	f8 94       	cli
	EICRA = EICRA | 0B00001011; // Set INT0 (BALE) as rising edge and INT1 (HF) as falling edge
 10c:	e9 e6       	ldi	r30, 0x69	; 105
 10e:	f0 e0       	ldi	r31, 0x00	; 0
 110:	80 81       	ld	r24, Z
 112:	8b 60       	ori	r24, 0x0B	; 11
 114:	80 83       	st	Z, r24
	EIMSK = EIMSK | 0B00000011; // enable INT0 AND INT1
 116:	8d b3       	in	r24, 0x1d	; 29
 118:	83 60       	ori	r24, 0x03	; 3
 11a:	8d bb       	out	0x1d, r24	; 29
	sei();
 11c:	78 94       	sei
	
	PRESENT_DATA = 0B00010010; // Buffer enabled, fifo_read enabled, isa off (high), iochrdy high (going for ready timing)
 11e:	22 e1       	ldi	r18, 0x12	; 18
	IOCHRDY_HIGH = 0B00010000;
 120:	60 e1       	ldi	r22, 0x10	; 16
	BUFFER_DISABLE = 0B00110011; // buffer disabled, fifo_read disabled
 122:	33 e3       	ldi	r19, 0x33	; 51
	
	RESERVED = 0B00000000;
 124:	40 e0       	ldi	r20, 0x00	; 0
	SREG_SAVE = 0B00000000;
 126:	50 e0       	ldi	r21, 0x00	; 0


	// delay 2 minutes
	for(i = 0; i < 1600000000; i++){
		asm("nop");
 128:	00 00       	nop
 12a:	fe cf       	rjmp	.-4      	; 0x128 <init+0x2a>

0000012c <main>:

}

int main(){

	init();
 12c:	0e 94 7f 00 	call	0xfe	; 0xfe <init>

00000130 <_exit>:
 130:	f8 94       	cli

00000132 <__stop_program>:
 132:	ff cf       	rjmp	.-2      	; 0x132 <__stop_program>
