设计要求
1.	设计平台：
quartus9.0+SOPC-NIOSII EDA/SOPC系统开发平台
2.	设计方法：
利用VHDL采用层次化方法进行（功能分解）
3.	结果验证：
在实验系统上下载，验证设计的正确性
4.	设计报告
设计任务
1.	具备基本的计时功能，精度应达到10ms，计时范围为0~99小时59分59秒99。
2.	在计时过程中可以随时暂停、重启。
3.	具有复位功能，将计数值清零。
4.	通过数码管显示计数值。
5.	在quartus II 环境下，使用VHDL 编程并画出电路图完成层次化设计过程，仿真重要的功能并锁定引脚
6.	将设计结果下载到实验板上验证设计正确性


