# Montre multimode sur FPGA (Horloge / Chronom√®tre / Alarme)

Projet personnel de montre ¬´ multimode ¬ª impl√©ment√©e sur FPGA (carte DE1 Cyclone II) avec un processeur **Nios II**
et deux **composants personnalis√©s Avalon-MM** :

- `CHRONO`     : chronom√®tre mat√©riel,
- `ALARM_BELL` : gestion de la sonnerie d'alarme sous forme de chenillard de LEDs.

L‚Äôapplication affiche l‚Äôheure, un chronom√®tre ou un mode alarme sur les 4 afficheurs 7 segments de la carte,
et utilise un chenillard de LEDs lorsque l‚Äôalarme se d√©clenche.

> ‚ÑπÔ∏è Dans le code et certains noms de signaux, le terme *minuterie* reste utilis√©, mais le comportement
> est celui d‚Äôune **alarme √† heure programm√©e** (comparaison avec l‚Äôhorloge) plut√¥t qu‚Äôun simple compte √† rebours.

---

## üéØ Objectifs du projet

- Concevoir une **architecture compl√®te FPGA + Nios II** pour une montre √† trois modes :
  - Horloge (HH:MM),
  - Chronom√®tre,
  - Alarme (heure de r√©veil / de d√©clenchement).
- Mettre en ≈ìuvre un **co-design mat√©riel / logiciel** :
  - partie temps r√©el d√©port√©e dans des IP VHDL (`CHRONO`, `ALARM_BELL`),
  - logique de haut niveau en C embarqu√© (HAL Nios II).
- Utiliser un **interval timer** avec interruption comme base de temps √† 1 Hz.
- G√©rer l‚Äôinterface utilisateur via les **KEY (sur interruptions)** et les **SW** de la carte
  (changement de mode, r√©glage, d√©marrage/arr√™t, programmation de l‚Äôalarme).

---

## üß± Architecture globale

### Mat√©riel (FPGA)

- Carte : **DE1 Cyclone II**.
- Processeur : **Nios II** (syst√®me construit avec Platform Designer / Qsys).
- P√©riph√©riques principaux :
  - `timer_0`  : Interval Timer configur√© pour g√©n√©rer une interruption toutes les 1 s,
  - `KEYS`     : entr√©e des boutons poussoirs (KEY0..KEY3) reli√©s √† un PIO avec interruptions,
  - `switches` : entr√©e des interrupteurs SW (programmation de l‚Äôheure / de l‚Äôalarme),
  - `LEDG`     : LEDs vertes (indication du mode courant : horloge / chrono / alarme),
  - `LEDR`     : LEDs rouges (chenillard g√©r√© par `ALARM_BELL`),
  - `HEXS`     : sortie vers les 4 afficheurs 7 segments (affichage HH:MM).

Les KEYs sont configur√©es pour lever des interruptions, avec une priorit√© inf√©rieure √† celle du timer,
de fa√ßon √† garantir la stabilit√© de la base de temps (le timer reste prioritaire).

### IP personnalis√©s Avalon-MM

- **CHRONO (Custom Component)**  
  - Compteur mat√©riel de type chronom√®tre (secondes / minutes),
  - Contr√¥le via registres m√©moire-mapp√©s :
    - d√©marrage / arr√™t,
    - remise √† z√©ro,
  - Synchronisation sur un tick √† 1 Hz (pilot√© par le logiciel).

- **ALARM_BELL (Custom Component)**  
  - Gestion de l‚Äô**alarme** via un **chenillard** de LEDs lorsque l‚Äôheure programm√©e est atteinte,
  - Entr√©es/sorties :
    - registre d‚Äôactivation / d√©sactivation depuis le Nios II,
    - sorties vers les LEDs rouges `LEDR`,
  - Le chenillard reste actif jusqu‚Äô√† appui sur KEY3.

Les fichiers VHDL se trouvent dans le dossier `src/` :

- `FDIV.vhd`  
- `CHRONO.vhd`  
- `SEVEN_SEG.vhd`  
- `TOP_LEVEL.vhd`  
- `ALARM_BELL.vhd`  
- `bcd_counter.vhd`  
- `CHRONO_avalon_interface.vhd`  
- `ALARM_BELL_avalon_interface.vhd`  

---

## üß† Architecture logicielle (Nios II)

Code C embarqu√© : voir `software/watch.c` et `software/watch.h`.

### Principes g√©n√©raux

- **Initialisation** :
  - configuration de l‚Äô**interval timer** (p√©riode = 1 s),
  - enregistrement du handler d‚Äôinterruption du timer via `alt_irq_register`,
  - enregistrement du handler d‚Äôinterruption des KEYs,
  - initialisation de la structure d‚Äôhorloge et du mode courant (horloge par d√©faut),
  - mise √† z√©ro des IP `CHRONO` et `ALARM_BELL`.

- **ISR du timer** (toutes les 1 s) :
  - incr√©ment de la structure d‚Äôhorloge (heures / minutes / secondes),
  - mise √† jour du chronom√®tre si le mode chrono est actif (pilotage de l‚ÄôIP `CHRONO`),
  - v√©rification de l‚Äôalarme : comparaison entre l‚Äôheure courante et l‚Äôheure programm√©e,
  - rafra√Æchissement des valeurs affich√©es sur les afficheurs 7 segments.

- **ISR des KEYs** :
  - changement de mode (horloge / chrono / alarme),
  - d√©marrage / arr√™t du chronom√®tre,
  - reset du chronom√®tre,
  - validation de la programmation de l‚Äôalarme,
  - arr√™t de l‚Äôalarme / du chenillard.

- **Boucle principale** :
  - lecture des **SW** pour la configuration (r√©glage de l‚Äôheure, heure d‚Äôalarme),
  - gestion de la machine d‚Äô√©tats de la montre :
    - mode horloge,
    - mode chrono,
    - mode alarme (programmation + attente d√©clenchement),
  - √©criture dans les registres de contr√¥le des IP personnalis√©es (`CHRONO`, `ALARM_BELL`),
  - mise √† jour des LEDs vertes `LEDG` pour refl√©ter le mode actif.

---

## üïπ Modes de fonctionnement

### Horloge (mode par d√©faut)

- Affichage **HH:MM** bas√© sur le tick 1 Hz du timer,
- Possibilit√© de r√©gler heures et minutes via les SWITCH (lecture en t√¢che de fond) + `KEY3` de validation,
- LED verte `LEDG0` allum√©e pour indiquer le mode horloge,
- L‚Äôhorloge continue de tourner en permanence, m√™me lorsqu‚Äôon bascule en mode chrono ou alarme.

### Chronom√®tre

- La `KEY1` de mode permet de basculer en mode chronom√®tre,
- LED verte `LEDG1` allum√©e pour indiquer ce mode,
- D√©marrage / arr√™t via la touche `KEY2`,
- Remise √† z√©ro via la touche `KEY3`,
- Le comptage (secondes / minutes) est pris en charge par l‚ÄôIP **CHRONO**, contr√¥l√©e via registres Avalon-MM.

### Alarme (ancienne ‚Äúminuterie‚Äù)

- La touche `KEY1` de mode permet de basculer en mode alarme,
- LED verte `LEDG2` allum√©e pour indiquer ce mode,
- Dans ce mode, l‚Äôutilisateur programme une **heure de d√©clenchement** (HH:MM) via les SWITCH,
- La validation de l‚Äôalarme se fait via la touche `KEY2`,
- Quand l‚Äôhorloge atteint l‚Äôinstant programm√©, le logiciel active l‚ÄôIP **ALARM_BELL**,
- `ALARM_BELL` d√©clenche un **chenillard** sur les LEDs rouges `LEDR`,
- Le chenillard reste actif tant que l‚Äôutilisateur n‚Äôappuie pas sur la touche `KEY3`.

---

## üõ† Outils & environnement

- **Intel Quartus Prime** (version 13.0sp1 dans ce projet),
- **Platform Designer / Qsys** pour la construction du syst√®me Nios II,
- **Nios II EDS** (SBT for Eclipse, ou Altera Monitor Program) pour la partie C/HAL,
- **ModelSim** pour la simulation VHDL,
- Carte **DE1 Cyclone II**.

---

## ‚öôÔ∏è Mise en route

### 1. Synth√®se FPGA

1. Ouvrir le projet Quartus dans le dossier `fit/`.
2. V√©rifier que la carte cible est bien **DE1**.
3. Lancer :
   - `Analysis & Synthesis`,
   - puis `Fitter`,
   - puis `Program Device`,
   - puis `Assembler(Generate programming files)`,
   - enfin `TimeQuest Timing Analysis`,
   - ou cliquer simplement sur `Start Compilation`
4. Programmer la carte avec le fichier `.sof` g√©n√©r√©.

### 2. G√©n√©ration / build du logiciel Nios II

1. Ouvrir Nios II Software Build Tools (ou Eclipse Nios II EDS / Altera Monitor Program).
2. Cr√©er une **BSP** √† partir du fichier `nios_system.sopcinfo`.
3. Cr√©er un projet d‚Äôapplication C et y ajouter :
   - `software/watch.c`,
   - `software/watch.h`.
4. R√©g√©n√©rer la BSP si n√©cessaire.
5. Compiler le projet, puis t√©l√©charger le `.elf` sur la carte DE1.

---

## üìÇ Organisation du d√©p√¥t

```text
src/       # IP personnalis√©es et logique VHDL (CHRONO, ALARM_BELL, bcd, afficheurs‚Ä¶)
fit/       # Projet Quartus + Qsys (Nios II, timer, PIO‚Ä¶)
software/  # Code C embarqu√© (HAL Nios II) pour la montre
simu/      # (Optionnel) Testbenches & scripts ModelSim
