
---
title: 'Libre-SOC首款ASIC测试芯片将采用180nm工艺制造'
categories: 
 - 新媒体
 - cnBeta
 - 最新
headimg: 'https://static.cnbetacdn.com/article/2021/0709/1f5aaa99ec7066c.jpg'
author: cnBeta
comments: false
date: Fri, 09 Jul 2021 02:11:02 GMT
thumbnail: 'https://static.cnbetacdn.com/article/2021/0709/1f5aaa99ec7066c.jpg'
---

<div>   
Libre-SOC 起初被称作 Libre RISC-V，旨在成为一款软硬件都开源的 Vulkan 加速器。<strong>但在换用 OpenPOWER 架构之后，该项目已被更名为 Libre-SOC，并将采用台积电的 180nm 工艺来制造其首款 ASIC 测试芯片。</strong>最新消息是，比利时微电子研究中心（IMEC）的 MPW Shuttle Service，正在推动这款专用集成电路芯片的制造。<br>
<p style="text-align: center;"><img src="https://static.cnbetacdn.com/article/2021/0709/1f5aaa99ec7066c.jpg" referrerpolicy="no-referrer"></p><p style="text-align: center;">（来自：OpenPower Foundation <a href="https://openpowerfoundation.org/libre-soc-180nm-power-isa-asic-submitted-to-imec-for-fabrication/" target="_self">官网</a>）</p><p>尽管与当前已问世的图形处理器相比，它不见得是运行速度最快的。但作为一个 CPU / GPU 混合项目，Libre-SOC 最大的特点，就是做到了软硬件层面的完全开源。</p><p>具体说来是，为了实现图形加速，Libre-SOC 在 Power 芯片基础上，使用了类似 Mesa 的 OpenGL / Vulkan 软件实现方案。</p><p>据悉，除了 Chip4Makers 和索邦大学的合作，这个充满雄心壮志的开源硬件项目，还得到了 NLNet 等机构的资助。</p><p>现阶段的 Libre-SOC 拥有 13 万门（130k gates），大小为 5.5×5.9 mm²，且已实现 v3.0B 版本的 OpenPOWER ISA 定点子集。</p><p>最后，在该芯片被用于混合型 CPU-VPU-GPU 之前，它将先在台积电 180nm 工艺基础上，使用 <a href="https://www.imec-int.com/en" target="_self">IMEC</a> 的 MPW 实验性服务进行多次测试制造。</p><p>预计下一轮测试的 Libre-SOC ASIC 芯片，还将包括 Cray 风格矢量扩展的草案版本。</p>   
</div>
            