`timescale 1 ns / 1 ns

`define IPR_WIDTH               16
`define IPR_TOP                 IPR_WIDTH - 1
`define NUM_REGS                16
`define TOP_REG                 NUM_REGS - 1
`define NUM_DATA_INPUTS         16
`define TOP_DATA_INPUT          NUM_DATA_INPUTS - 1
`define DEBUG_IN_WIDTH          3
`define DEBUG_OUT_WIDTH         6
`define DEBUG_REG_NUM           TOP_REG
`define DEBUG_DATA_INPUT_NUM    TOP_DATA_INPUT    
