[Inputs]
clk
reset
[Outputs]
=q[3:0]=
[BiDir]
[ATTRIBUTES]
VeriModel moduletop

