# ğŸ“˜ Semana 1 - InvestigaciÃ³n LiteX

## Â¿QuÃ© es LiteX?

LiteX es un **framework*ï¸âƒ£ open-source en Python** para crear **SoCs*ï¸âƒ£ sobre FPGAs** de forma modular.  
En vez de diseÃ±ar todo en Verilog/VHDL, ofrece bloques listos para conectar, simular y generar un sistema.



<small> ğŸ”¹ SoC: chip que integra CPU + memoria + perifÃ©ricos.*  
ğŸ”¹ *Framework: como un kit de LEGO con piezas listas; en lugar de crear todo desde cero, solo armas con lo que ya viene.*</small>

<p align="center">
  <img src="https://github.com/Carlos12001/study-tracker/blob/master/assitance/images/image_0001.png" width="500" alt="Ejemplo SoC"/>
</p>


## âš™ï¸ Â¿CÃ³mo funciona LiteX?

LiteX describe hardware usando Python + [Migen](https://m-labs.hk/misc/migen/) *ï¸âƒ£ y lo convierte en HDL (Verilog/VHDL).  
Luego se sintetiza con herramientas open-source o propietarias, generando el *bitstream* para cargar en la FPGA.

<small>ğŸ”¹ *Migen: librerÃ­a de Python para describir circuitos digitales de forma mÃ¡s sencilla que en Verilog/VHDL.*</small>


## ğŸ”„ Flujo de trabajo

```bash
Tu cÃ³digo Python (Migen/LiteX)
         â†“
GeneraciÃ³n HDL (Verilog)
         â†“
SÃ­ntesis (Vivado/Quartus/nextpnr/Yosys)
         â†“
Bitstream para FPGA
```


## ğŸ§° TecnologÃ­as que usa

- **Lenguaje base:** Python + Migen  
- **Compatibilidad:** Verilog Â· VHDL Â· nMigen Â· SpinalHDL  
- **SimulaciÃ³n:** [Verilator](https://www.veripool.org/verilator/)*ï¸âƒ£  
- **SÃ­ntesis:** Yosys/nextpnr Â· Vivado Â· Quartus  
- **CPUs soportadas:** VexRiscv Â· Rocket Â· PicoRV32 Â· LM32 Â· BlackParrot  

<small>ğŸ”¹ *Verilator: simulador rÃ¡pido de diseÃ±os en Verilog, convierte el hardware en un modelo en C++ para probarlo sin FPGA.*</small>


## ğŸ¯ Â¿Para quÃ© se usa?

- Crear SoCs rÃ¡pidos y flexibles sobre FPGA.  
- Integrar perifÃ©ricos complejos (PCIe, Ethernet, DRAM, SATAâ€¦).  
- Experimentar con CPUs RISC-V y correr sistemas operativos (ej. Linux).  
- Simular diseÃ±os completos sin hardware fÃ­sico.  
- Reutilizar cores ya probados en lugar de empezar desde cero.
