===========================
クイックスタート(Verilog)
===========================


RTL Simulation の試し方
============================

C++, Pythonともに Verilog RTL のソースファイルの出力が可能です。
出力したRTLの試し方は

https://github.com/ryuz/BinaryBrain/blob/ver4_release/samples/verilog/mnist/README.md

のなどをご参照ください。

