## Learn

### Verilog HDL

Verilog HDL 中有4种最基本的值

> 0：逻辑 0 或 “假”
>
> 1：逻辑 1 或 “真”
>
> x：未知值
>
> z：高组
>
> 注意 “z” 这个值通常用于输出，表明输出状态为高阻抗，如果在输入端或一个表达式中存在“z”值，Verilog HDL 通常将其解释成 “x”。另外 “x” 与 “z” 不区分大小写

端口声明中默认会把定义的端口声明为wire类型，即线网类型，对于端口声明的三种类型，除了output 可能是寄存器类型（reg类型）外，input和inout都必须是wire 类型，线网类型和寄存器类型的区别在于：线网类型描述的电路形式是连线，线的一端有了数据立刻会传送到另一端，一端的数据消失则另一端的数据也消失，不能保存数值；寄存器类型描述的电路形式是寄存器，可以保存某个数值直到下次更新 

```verilog
parameter a=5;				//定义常量
always @(敏感事件表)			//电平敏感可以用 * 省略，边沿敏感不行
  
```









### 组合逻辑电路的基本特点

* 电路信号的输出仅与当前输入有关，与信号输入和电路的输出历史无关
* 组合逻辑电路所关心的只是输入信号稳定后的电路输出状态，而对输入信号的变化过程并不关心

### 时序逻辑电路的基本特点

* 电路具有信号反馈（输出信号以某种方式反馈到输入端）
* 系统工作状态受信号延迟的影响
* 系统当前的输出不仅与当前输入有关，还与系统上一个状态有关。

### 竞争冒险现象

> 竞争与冒险：
>
> 组合逻辑电路中，输入信号A经过多条传输路径到达某个输出端的现象称为**逻辑竞争**（Logic Race），变量A 称为有竞争力的变量。逻辑竞争有可能导致电路输入输出关系瞬间偏离真值表，产生短暂的错误输出，造成逻辑功能的瞬时紊乱，经过一段时间过度后才到达原先所期望的状态，这种现象称为逻辑电路中的**冒险现象**。
>
> 瞬间的错误输出称为**毛刺**。逻辑电路中，**有竞争不一定产生冒险，有冒险就一定有竞争**。

* 利用冗余项修改逻辑设计
* 脉冲选通法（取样法）
* 滤波法

### 逻辑代数基本公式

* **A + $\overline{A}$B = A + B**
* AB + $\overline{A}$C + BC = AB + $\overline{A}$C 

### 最小项与最大项

> 最小项性质：
>
> * 对于任何一个最小项，只有一组变量取值，使其值为1，其余均为0；
> * 任意两个最小项之积为0；
> * 对于变量的任何一组取值全体最小项之积为1；
>
> 最大项性质：
>
> * 对于任何一个最大项，只有一组变量取值为0，其余均为1；
> * 两个不同最大项之和都为1；
> * 对于变量的任意一组取值，全体最大项之积为0；

### 74LS138

74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。

（1）用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。

（2）二块3线-8线译码器74LS138可以组成任何一个四变量输入的逻辑函数。

下图中74LS138输出端引脚处的圆圈代表输出的是低电平，而不是取非的意思 



![image-20191226210614451](%E5%B0%8F%E7%9F%A5%E8%AF%86%E7%82%B9.assets/image-20191226210614451.png)




![image-20191226210359764](%E5%B0%8F%E7%9F%A5%E8%AF%86%E7%82%B9.assets/image-20191226210359764.png)



### 触发器

> * 同步触发器是电平触发方式



#### RS 触发器

基本RS 触发器

次态方程：
$$
Q^{n+1} = S + \overline{R}Q^n \quad\quad\quad约束条件：RS  = 0;
$$
低电平有效

同步 RS 触发器

高电平有效

#### JK 触发器

次态方程：
$$
	Q^{n+1} = J\overline{Q} + \overline{K}Q^n
$$
次态真值表：

| J    | K    | $Q^{n+1}$        |
| ---- | ---- | ---------------- |
| 0    | 0    | $Q^n$            |
| 0    | 1    | 0                |
| 1    | 0    | 1                |
| 1    | 1    | $\overline{Q^n}$ |

J, K 同为 0 ，保持

J, K 同为 1， 翻转

J, K 不同， 听 J 的

#### D 触发器

次态方程：
$$
Q^{n+1} = D
$$

#### T触发器

次态方程：
$$
Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n
$$


