TimeQuest Timing Analyzer report for RP2C02G
Tue Jan 07 18:30:27 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 13. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 16. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 18. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 20. Slow Model Minimum Pulse Width: 'MCLK'
 21. Slow Model Minimum Pulse Width: 'MCLKPAL'
 22. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 23. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 25. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 40. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 41. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'
 42. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 43. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 45. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'
 46. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 47. Fast Model Minimum Pulse Width: 'MCLK'
 48. Fast Model Minimum Pulse Width: 'MCLKPAL'
 49. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 50. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 52. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages
 72. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2C02G                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2C02G.sdc   ; OK     ; Tue Jan 07 18:30:27 2025 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst2|altpll_component|pll|clk[0]   ; Generated ; 23.280 ; 42.96 MHz ; 0.000 ; 11.640 ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[0]~1 ; Generated ; 18.796 ; 53.2 MHz  ; 0.000 ; 9.398  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[1]   ; Generated ; 46.561 ; 21.48 MHz ; 0.000 ; 23.280 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; inst2|altpll_component|pll|clk[1]~1 ; Generated ; 37.592 ; 26.6 MHz  ; 0.000 ; 18.796 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[1] } ;
; MCLK                                ; Base      ; 69.842 ; 14.32 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLK }                              ;
; MCLKPAL                             ; Base      ; 56.388 ; 17.73 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLKPAL }                           ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                  ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; 102.65 MHz ; 102.65 MHz      ; inst2|altpll_component|pll|clk[0]   ;                                                       ;
; 102.65 MHz ; 102.65 MHz      ; inst2|altpll_component|pll|clk[0]~1 ;                                                       ;
; 415.8 MHz  ; 402.41 MHz      ; inst2|altpll_component|pll|clk[1]   ; limit due to high minimum pulse width violation (tch) ;
; 415.97 MHz ; 402.58 MHz      ; inst2|altpll_component|pll|clk[1]~1 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -4.609 ; -3593.922     ;
; inst2|altpll_component|pll|clk[0]   ; -4.606 ; -3591.056     ;
; inst2|altpll_component|pll|clk[1]   ; -1.235 ; -7.193        ;
; inst2|altpll_component|pll|clk[1]~1 ; -1.235 ; -7.193        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.787 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.787 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 6.331  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 8.573  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.554 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.038 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                           ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -4.609 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 4.650      ;
; -4.587 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.647      ;
; -4.550 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[4] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.605      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.535 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.591      ;
; -4.512 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 4.574      ;
; -4.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.005      ; 4.554      ;
; -4.487 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.524      ;
; -4.487 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.524      ;
; -4.487 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.524      ;
; -4.487 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.524      ;
; -4.487 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.524      ;
; -4.480 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.520      ;
; -4.480 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR00                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.520      ;
; -4.441 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.476      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.475      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.475      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.440 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.483      ;
; -4.438 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.473      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.472      ;
; -4.433 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.468      ;
; -4.430 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.006     ; 4.465      ;
; -4.413 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.017      ; 4.471      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.406 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.463      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.376 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.027      ; 4.441      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.420      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.420      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.420      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.024      ; 4.420      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.355 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.421      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[2] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[3] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[5] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.345 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[7] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.401      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[0]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[1]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[2]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[3]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[4]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[5]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[6]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.344 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[7]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 4.400      ;
; -4.327 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.364      ;
; -4.327 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.364      ;
; -4.327 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.364      ;
; -4.327 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.364      ;
; -4.327 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.004     ; 4.364      ;
; -4.321 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[2] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 4.384      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.320 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 4.377      ;
; -4.319 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[0]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 4.380      ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.606 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.000      ; 4.650      ;
; -4.584 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 4.647      ;
; -4.547 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[4] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 4.605      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.591      ;
; -4.509 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 4.574      ;
; -4.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.005      ; 4.554      ;
; -4.484 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 4.524      ;
; -4.484 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 4.524      ;
; -4.484 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 4.524      ;
; -4.484 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 4.524      ;
; -4.484 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.004     ; 4.524      ;
; -4.477 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.001     ; 4.520      ;
; -4.477 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR00                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.001     ; 4.520      ;
; -4.438 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.476      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.475      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.475      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.437 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.002      ; 4.483      ;
; -4.435 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.473      ;
; -4.434 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.472      ;
; -4.430 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.468      ;
; -4.427 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.006     ; 4.465      ;
; -4.410 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.017      ; 4.471      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.403 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.463      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.373 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.370 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.027      ; 4.441      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.420      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.420      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.420      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.024      ; 4.420      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.352 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.025      ; 4.421      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[2] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[3] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[5] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.342 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[7] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.401      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[0]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[1]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[2]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[3]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[4]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[5]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[6]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.341 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[7]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 4.400      ;
; -4.320 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 4.364      ;
; -4.320 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 4.364      ;
; -4.320 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 4.364      ;
; -4.320 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 4.364      ;
; -4.320 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.004     ; 4.364      ;
; -4.318 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[2] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 4.384      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.317 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.016      ; 4.377      ;
; -4.316 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[0]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.020      ; 4.380      ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.235 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.276      ;
; -1.222 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.263      ;
; -1.204 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.245      ;
; -1.201 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.242      ;
; -1.166 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.207      ;
; -1.165 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.206      ;
; -1.052 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.093      ;
; 22.078 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 1.242      ;
; 45.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.276      ;
; 45.338 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.263      ;
; 45.356 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.245      ;
; 45.394 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.207      ;
; 45.395 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.206      ;
; 45.508 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.093      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.235 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.276      ;
; -1.222 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.263      ;
; -1.204 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.245      ;
; -1.201 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.242      ;
; -1.166 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.207      ;
; -1.165 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.206      ;
; -1.052 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.093      ;
; 17.594 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 1.242      ;
; 36.356 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.276      ;
; 36.369 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.263      ;
; 36.387 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.245      ;
; 36.425 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.207      ;
; 36.426 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.206      ;
; 36.539 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.093      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR2[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[3]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[6]                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[7] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR0                         ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[3]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR2[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[3]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[6]                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[7] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR0                         ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[3]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[0]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.052      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.787  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.093      ;
; 0.787  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.093      ;
; 0.900  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.206      ;
; 0.900  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.206      ;
; 0.901  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.207      ;
; 0.901  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.207      ;
; 0.936  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.242      ;
; 0.939  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.245      ;
; 0.939  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.245      ;
; 0.957  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.957  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.970  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.276      ;
; 0.970  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.276      ;
; 24.217 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 1.242      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.787  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.093      ;
; 0.787  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.093      ;
; 0.900  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.206      ;
; 0.900  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.206      ;
; 0.901  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.207      ;
; 0.901  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.207      ;
; 0.936  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.242      ;
; 0.939  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.245      ;
; 0.939  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.245      ;
; 0.957  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.957  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.970  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.276      ;
; 0.970  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.276      ;
; 19.732 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 1.242      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 66.901 ; 69.842       ; 2.941          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 53.447 ; 56.388       ; 2.941          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 7.192  ; 7.192  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 6.801  ; 6.801  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.491  ; 7.491  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.365  ; 7.365  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.841  ; 7.841  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.480  ; 7.480  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.876  ; 7.876  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.896  ; 7.896  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 9.464  ; 9.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 12.008 ; 12.008 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.113 ; 10.113 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.904 ; 10.904 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 11.186 ; 11.186 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.717 ; 10.717 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 11.090 ; 11.090 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 11.014 ; 11.014 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.800 ; 10.800 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.970 ; 10.970 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 9.908  ; 9.908  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.417  ; 7.417  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.711 ; 11.711 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 7.192  ; 7.192  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 6.801  ; 6.801  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.491  ; 7.491  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.365  ; 7.365  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.841  ; 7.841  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.480  ; 7.480  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.876  ; 7.876  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.896  ; 7.896  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 9.464  ; 9.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 12.008 ; 12.008 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.113 ; 10.113 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.904 ; 10.904 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 11.186 ; 11.186 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.717 ; 10.717 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 11.090 ; 11.090 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 11.014 ; 11.014 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.800 ; 10.800 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.970 ; 10.970 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 9.908  ; 9.908  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.417  ; 7.417  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.711 ; 11.711 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.947  ; 8.947  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.947  ; 8.947  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+------------+------------+---------+---------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                     ;
+------------+------------+---------+---------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -6.535  ; -6.535  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -7.458  ; -7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -6.926  ; -6.926  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -6.535  ; -6.535  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -7.099  ; -7.099  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -7.280  ; -7.280  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -7.225  ; -7.225  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -7.099  ; -7.099  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -7.575  ; -7.575  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -7.214  ; -7.214  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -7.610  ; -7.610  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -7.630  ; -7.630  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -7.684  ; -7.684  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -8.035  ; -8.035  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -7.751  ; -7.751  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -7.825  ; -7.825  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -9.449  ; -9.449  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -10.239 ; -10.239 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -9.706  ; -9.706  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -9.924  ; -9.924  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -9.688  ; -9.688  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -10.379 ; -10.379 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -10.246 ; -10.246 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -9.449  ; -9.449  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -9.678  ; -9.678  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -7.069  ; -7.069  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -7.093  ; -7.093  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -8.976  ; -8.976  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -6.535  ; -6.535  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -7.458  ; -7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -6.926  ; -6.926  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -6.535  ; -6.535  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -7.099  ; -7.099  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -7.280  ; -7.280  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -7.225  ; -7.225  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -7.099  ; -7.099  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -7.575  ; -7.575  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -7.214  ; -7.214  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -7.610  ; -7.610  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -7.630  ; -7.630  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -7.684  ; -7.684  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -8.035  ; -8.035  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -7.751  ; -7.751  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -7.825  ; -7.825  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -9.449  ; -9.449  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -10.239 ; -10.239 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -9.706  ; -9.706  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -9.924  ; -9.924  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -9.688  ; -9.688  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -10.379 ; -10.379 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -10.246 ; -10.246 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -9.449  ; -9.449  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -9.678  ; -9.678  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -7.069  ; -7.069  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -7.093  ; -7.093  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -8.976  ; -8.976  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -8.595  ; -8.595  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -8.595  ; -8.595  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+---------+---------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.199 ; 10.199 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 10.303 ; 10.303 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 10.288 ; 10.288 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 10.313 ; 10.313 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 10.291 ; 10.291 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 10.251 ; 10.251 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 10.261 ; 10.261 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 11.071 ; 11.071 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.667  ; 6.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.280  ; 6.280  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.818  ; 5.818  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.831  ; 5.831  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.839  ; 5.839  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.387  ; 6.387  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.398  ; 6.398  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 5.293  ; 5.293  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 4.869  ; 4.869  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.228  ; 5.228  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.237  ; 5.237  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.591  ; 5.591  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.360  ; 6.360  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.378  ; 6.378  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.352  ; 6.352  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.368  ; 6.368  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.961  ; 5.961  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.843  ; 5.843  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 7.390  ; 7.390  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 7.394  ; 7.394  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.741  ; 7.741  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 7.745  ; 7.745  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.742  ; 7.742  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 7.738  ; 7.738  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 7.727  ; 7.727  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.583  ; 6.583  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.580  ; 6.580  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 7.290  ; 7.290  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 7.291  ; 7.291  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 7.024  ; 7.024  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 7.034  ; 7.034  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 7.386  ; 7.386  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 7.391  ; 7.391  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.673  ; 7.673  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.515  ; 7.515  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.681  ; 7.681  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.666  ; 7.666  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.650  ; 7.650  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.308  ; 7.308  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 7.276  ; 7.276  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 6.887  ; 6.887  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 9.415  ; 9.415  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 9.450  ; 9.450  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.199 ; 10.199 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 10.303 ; 10.303 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 10.288 ; 10.288 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 10.313 ; 10.313 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 10.291 ; 10.291 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 10.251 ; 10.251 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 10.261 ; 10.261 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 11.071 ; 11.071 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.667  ; 6.667  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.280  ; 6.280  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.818  ; 5.818  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.831  ; 5.831  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.839  ; 5.839  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.387  ; 6.387  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.398  ; 6.398  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 5.293  ; 5.293  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 4.869  ; 4.869  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.228  ; 5.228  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.237  ; 5.237  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.591  ; 5.591  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.360  ; 6.360  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.378  ; 6.378  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.352  ; 6.352  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.368  ; 6.368  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.961  ; 5.961  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.843  ; 5.843  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 7.390  ; 7.390  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 7.394  ; 7.394  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.741  ; 7.741  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 7.745  ; 7.745  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.742  ; 7.742  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 7.738  ; 7.738  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 7.727  ; 7.727  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.583  ; 6.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.580  ; 6.580  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 7.290  ; 7.290  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 7.291  ; 7.291  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 7.024  ; 7.024  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 7.034  ; 7.034  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 7.386  ; 7.386  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 7.391  ; 7.391  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.673  ; 7.673  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.515  ; 7.515  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.681  ; 7.681  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.666  ; 7.666  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.650  ; 7.650  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.308  ; 7.308  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 7.276  ; 7.276  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 6.887  ; 6.887  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 9.415  ; 9.415  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 9.450  ; 9.450  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.625  ; 8.625  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.302  ; 7.302  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.929  ; 8.929  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.606  ; 7.606  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.625  ; 8.625  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.302  ; 7.302  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.929  ; 8.929  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.606  ; 7.606  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 7.933 ; 7.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 6.115 ; 6.115 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.596 ; 6.596 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.141 ; 6.141 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.577 ; 6.577 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.149 ; 6.149 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.531 ; 6.531 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.115 ; 6.115 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.537 ; 6.537 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.548 ; 6.548 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.129 ; 6.129 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 4.869 ; 4.869 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.280 ; 6.280 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.458 ; 6.458 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.539 ; 6.539 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.818 ; 5.818 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.831 ; 5.831 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.839 ; 5.839 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.387 ; 6.387 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.398 ; 6.398 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 5.293 ; 5.293 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 4.869 ; 4.869 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.228 ; 5.228 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.237 ; 5.237 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.591 ; 5.591 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.603 ; 5.603 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.843 ; 5.843 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.360 ; 6.360 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.668 ; 6.668 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.458 ; 6.458 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.378 ; 6.378 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.352 ; 6.352 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.368 ; 6.368 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.961 ; 5.961 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.843 ; 5.843 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 5.835 ; 5.835 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.207 ; 6.207 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.216 ; 6.216 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.464 ; 6.464 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.898 ; 6.898 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.813 ; 6.813 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.844 ; 6.844 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.718 ; 6.718 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.554 ; 6.554 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.226 ; 6.226 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.230 ; 6.230 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 5.837 ; 5.837 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 5.839 ; 5.839 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 5.835 ; 5.835 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 5.851 ; 5.851 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.203 ; 6.203 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.540 ; 6.540 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.311 ; 7.311 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.146 ; 7.146 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.311 ; 7.311 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.328 ; 7.328 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.533 ; 7.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 6.933 ; 6.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 6.945 ; 6.945 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 6.925 ; 6.925 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 6.572 ; 6.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 6.169 ; 6.169 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 6.129 ; 6.129 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 7.933 ; 7.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 6.115 ; 6.115 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.596 ; 6.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.141 ; 6.141 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.577 ; 6.577 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.149 ; 6.149 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.531 ; 6.531 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.115 ; 6.115 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.537 ; 6.537 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.548 ; 6.548 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.129 ; 6.129 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 4.869 ; 4.869 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.280 ; 6.280 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.458 ; 6.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.539 ; 6.539 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.818 ; 5.818 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.831 ; 5.831 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.839 ; 5.839 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.387 ; 6.387 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.398 ; 6.398 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 5.293 ; 5.293 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 4.869 ; 4.869 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.228 ; 5.228 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.237 ; 5.237 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.591 ; 5.591 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.603 ; 5.603 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.843 ; 5.843 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.360 ; 6.360 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.668 ; 6.668 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.458 ; 6.458 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.378 ; 6.378 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.352 ; 6.352 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.368 ; 6.368 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.961 ; 5.961 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.843 ; 5.843 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 5.835 ; 5.835 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.207 ; 6.207 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.216 ; 6.216 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.464 ; 6.464 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.898 ; 6.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.813 ; 6.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.844 ; 6.844 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.718 ; 6.718 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.554 ; 6.554 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.226 ; 6.226 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.230 ; 6.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 5.837 ; 5.837 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 5.839 ; 5.839 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 5.835 ; 5.835 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 5.851 ; 5.851 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.203 ; 6.203 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.540 ; 6.540 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.311 ; 7.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.146 ; 7.146 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.311 ; 7.311 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.328 ; 7.328 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.533 ; 7.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 6.933 ; 6.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 6.945 ; 6.945 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 6.925 ; 6.925 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 6.572 ; 6.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 6.169 ; 6.169 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 6.129 ; 6.129 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.496 ; 8.496 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.173 ; 7.173 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.929 ; 8.929 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.606 ; 7.606 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.496 ; 8.496 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.173 ; 7.173 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.929 ; 8.929 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.606 ; 7.606 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.350 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.857 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.582 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.592 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.582 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.572 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.350 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.340 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.850 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.857 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.582 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.592 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.582 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.572 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 9.566 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.441 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.938 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.948 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.261 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.271 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.261 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.251 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.441 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.431 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.941 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.938 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.948 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.261 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.271 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.261 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.251 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.245 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.350     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.857     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 9.582     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 9.592     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 9.582     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 9.572     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.350     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.340     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.850     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.857     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 9.582     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 9.592     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 9.582     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 9.572     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 9.566     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.441     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.938     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.948     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.261     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.271     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.261     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.251     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.441     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.431     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.941     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.938     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.948     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.261     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.271     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.261     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.251     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 6.245     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -1.626 ; -1255.126     ;
; inst2|altpll_component|pll|clk[0]   ; -1.623 ; -1252.260     ;
; inst2|altpll_component|pll|clk[1]   ; -0.469 ; -2.702        ;
; inst2|altpll_component|pll|clk[1]~1 ; -0.469 ; -2.702        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.262 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.262 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 7.271  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 9.513  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.796 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.280 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                           ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.626 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.672      ;
; -1.566 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.599      ;
; -1.564 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[4] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.610      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.562 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.608      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.551 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.585      ;
; -1.546 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.020      ; 1.599      ;
; -1.544 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.578      ;
; -1.541 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.596      ;
; -1.541 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.569      ;
; -1.541 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR00                         ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.569      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.532 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.579      ;
; -1.522 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 1.552      ;
; -1.522 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 1.552      ;
; -1.522 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 1.552      ;
; -1.522 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 1.552      ;
; -1.522 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 1.552      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.520 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.575      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.516 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 1.544      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.511 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.557      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.557      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.557      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.557      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.549      ;
; -1.503 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 1.551      ;
; -1.502 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.535      ;
; -1.500 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[4] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[1] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[2] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[3] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[5] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.499 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[7] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.546      ;
; -1.498 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[0]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.545      ;
; -1.498 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[1]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.545      ;
; -1.498 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[2]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.545      ;
; -1.498 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[3]  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.545      ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.623 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.672      ;
; -1.563 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.000      ; 1.599      ;
; -1.561 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[4] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.013      ; 1.610      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.555 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.608      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.548 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.585      ;
; -1.543 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.020      ; 1.599      ;
; -1.541 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.001      ; 1.578      ;
; -1.538 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.596      ;
; -1.538 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.569      ;
; -1.538 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR00                         ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.569      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.529 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.579      ;
; -1.519 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.003     ; 1.552      ;
; -1.519 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.003     ; 1.552      ;
; -1.519 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.003     ; 1.552      ;
; -1.519 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.003     ; 1.552      ;
; -1.519 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.003     ; 1.552      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.517 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.575      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.513 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; -0.005     ; 1.544      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.508 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.022      ; 1.566      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.505 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.021      ; 1.562      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 1.557      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 1.557      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 1.557      ;
; -1.502 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 1.557      ;
; -1.500 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.015      ; 1.551      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.549      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[1] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[2] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[3] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[5] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.496 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[7] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.546      ;
; -1.495 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.535      ;
; -1.495 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[0]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.545      ;
; -1.495 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[1]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.545      ;
; -1.495 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[2]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.545      ;
; -1.495 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[3]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.545      ;
; -1.495 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[4]  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.014      ; 1.545      ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.469 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.502      ;
; -0.465 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.498      ;
; -0.447 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.480      ;
; -0.446 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.479      ;
; -0.439 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.472      ;
; -0.436 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.469      ;
; -0.381 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.414      ;
; 22.814 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 0.498      ;
; 46.091 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.502      ;
; 46.113 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.480      ;
; 46.114 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.479      ;
; 46.121 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.472      ;
; 46.124 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.469      ;
; 46.179 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.414      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.469 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.502      ;
; -0.465 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.498      ;
; -0.447 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.480      ;
; -0.446 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.479      ;
; -0.439 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.472      ;
; -0.436 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.469      ;
; -0.381 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.414      ;
; 18.330 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 0.498      ;
; 37.122 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.502      ;
; 37.144 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.480      ;
; 37.145 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.479      ;
; 37.152 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.472      ;
; 37.155 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.469      ;
; 37.210 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.414      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR2[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[7] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[3]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[6]                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR0                         ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[6]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[2]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[2]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[3]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[3]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[6] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[1]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[4]                           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN2[0]                   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR2[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[7]       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[7] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[7] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[3]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[6]                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBCLIP                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]    ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[2]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[4]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR0                         ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH3                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W0R[1]               ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBSEL                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[0]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[6]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[2]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[2]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[3]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[3]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[6] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[6] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[1]                       ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TP[4]                           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDIN[6]                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PDOUT[6]                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[5]        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.394      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.262  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.414      ;
; 0.317  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.469      ;
; 0.320  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.472      ;
; 0.327  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.346  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.498      ;
; 0.350  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.502      ;
; 0.350  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.502      ;
; 23.627 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 0.498      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.262  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.414      ;
; 0.317  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.469      ;
; 0.317  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.469      ;
; 0.320  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.472      ;
; 0.327  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.480      ;
; 0.346  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.498      ;
; 0.350  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.502      ;
; 0.350  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.502      ;
; 19.142 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 0.498      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 67.462 ; 69.842       ; 2.380          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 54.008 ; 56.388       ; 2.380          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 3.809 ; 3.809 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 3.809 ; 3.809 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 3.606 ; 3.606 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 3.475 ; 3.475 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.958 ; 3.958 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.820 ; 3.820 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.824 ; 3.824 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.721 ; 3.721 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.887 ; 3.887 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.779 ; 3.779 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.902 ; 3.902 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.923 ; 3.923 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.958 ; 3.958 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 4.347 ; 4.347 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 5.174 ; 5.174 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 4.624 ; 4.624 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.017 ; 5.017 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.017 ; 5.017 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 4.844 ; 4.844 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 4.940 ; 4.940 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 4.796 ; 4.796 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 4.854 ; 4.854 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.809 ; 4.809 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 4.923 ; 4.923 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 4.847 ; 4.847 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 4.553 ; 4.553 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 3.727 ; 3.727 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 5.110 ; 5.110 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 3.809 ; 3.809 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 3.809 ; 3.809 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 3.606 ; 3.606 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 3.475 ; 3.475 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.958 ; 3.958 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.820 ; 3.820 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.824 ; 3.824 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.721 ; 3.721 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.887 ; 3.887 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.779 ; 3.779 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.902 ; 3.902 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.923 ; 3.923 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.958 ; 3.958 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 4.347 ; 4.347 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 5.174 ; 5.174 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 4.624 ; 4.624 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.017 ; 5.017 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.017 ; 5.017 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 4.844 ; 4.844 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 4.940 ; 4.940 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 4.796 ; 4.796 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 4.854 ; 4.854 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.809 ; 4.809 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 4.923 ; 4.923 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 4.847 ; 4.847 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 4.553 ; 4.553 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 3.727 ; 3.727 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 5.110 ; 5.110 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 4.297 ; 4.297 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 4.297 ; 4.297 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.486 ; -3.486 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.700 ; -3.700 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.704 ; -3.704 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.767 ; -3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.659 ; -3.659 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.782 ; -3.782 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.803 ; -3.803 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.838 ; -3.838 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -3.930 ; -3.930 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.842 ; -3.842 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.793 ; -3.793 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.517 ; -4.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.414 ; -4.414 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.463 ; -4.463 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.429 ; -4.429 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.565 ; -4.565 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.537 ; -4.537 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.402 ; -4.402 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.560 ; -3.560 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.573 ; -3.573 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -4.140 ; -4.140 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.486 ; -3.486 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.700 ; -3.700 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.704 ; -3.704 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.767 ; -3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.659 ; -3.659 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.782 ; -3.782 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.803 ; -3.803 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.838 ; -3.838 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -3.930 ; -3.930 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.842 ; -3.842 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.793 ; -3.793 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.517 ; -4.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.414 ; -4.414 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.463 ; -4.463 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.429 ; -4.429 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.565 ; -4.565 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.537 ; -4.537 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.402 ; -4.402 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.560 ; -3.560 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.573 ; -3.573 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -4.140 ; -4.140 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -4.170 ; -4.170 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.170 ; -4.170 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.695 ; 3.695 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.990 ; 3.990 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.748 ; 3.748 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.740 ; 3.740 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.756 ; 3.756 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.738 ; 3.738 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.718 ; 3.718 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.728 ; 3.728 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.988 ; 3.988 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.990 ; 3.990 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.556 ; 2.556 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 3.017 ; 3.017 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.906 ; 2.906 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.914 ; 2.914 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 3.015 ; 3.015 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 3.015 ; 3.015 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 3.017 ; 3.017 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 3.016 ; 3.016 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 3.012 ; 3.012 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 3.002 ; 3.002 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.643 ; 2.643 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.641 ; 2.641 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.858 ; 2.858 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.790 ; 2.790 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.803 ; 2.803 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.905 ; 2.905 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.908 ; 2.908 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.976 ; 2.976 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.967 ; 2.967 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.983 ; 2.983 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.970 ; 2.970 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.845 ; 2.845 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.859 ; 2.859 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.842 ; 2.842 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 3.461 ; 3.461 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 3.555 ; 3.555 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.695 ; 3.695 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.990 ; 3.990 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.748 ; 3.748 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.740 ; 3.740 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.756 ; 3.756 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.738 ; 3.738 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.718 ; 3.718 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.728 ; 3.728 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.988 ; 3.988 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.990 ; 3.990 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.556 ; 2.556 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 3.017 ; 3.017 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.906 ; 2.906 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.914 ; 2.914 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 3.015 ; 3.015 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 3.015 ; 3.015 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 3.017 ; 3.017 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 3.016 ; 3.016 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 3.012 ; 3.012 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 3.002 ; 3.002 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.643 ; 2.643 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.641 ; 2.641 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.853 ; 2.853 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.858 ; 2.858 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.790 ; 2.790 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.803 ; 2.803 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.905 ; 2.905 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.908 ; 2.908 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.976 ; 2.976 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.967 ; 2.967 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.983 ; 2.983 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.970 ; 2.970 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.954 ; 2.954 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.845 ; 2.845 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.859 ; 2.859 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.842 ; 2.842 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 3.461 ; 3.461 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 3.555 ; 3.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.240 ; 3.240 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.240 ; 3.240 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.898 ; 2.898 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.050 ; 3.050 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.459 ; 2.459 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.552 ; 2.552 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.526 ; 2.526 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.603 ; 2.603 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.456 ; 2.456 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.520 ; 2.520 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.714 ; 2.714 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.673 ; 2.673 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.677 ; 2.677 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.658 ; 2.658 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.404 ; 2.404 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.405 ; 2.405 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.417 ; 2.417 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.606 ; 2.606 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.862 ; 2.862 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.866 ; 2.866 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.870 ; 2.870 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.883 ; 2.883 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.738 ; 2.738 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.736 ; 2.736 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.496 ; 2.496 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 2.570 ; 2.570 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.050 ; 3.050 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.459 ; 2.459 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.552 ; 2.552 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.526 ; 2.526 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.603 ; 2.603 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.456 ; 2.456 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.520 ; 2.520 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.714 ; 2.714 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.673 ; 2.673 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.677 ; 2.677 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.658 ; 2.658 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.404 ; 2.404 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.405 ; 2.405 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.417 ; 2.417 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.606 ; 2.606 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.862 ; 2.862 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.866 ; 2.866 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.870 ; 2.870 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.883 ; 2.883 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.738 ; 2.738 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.736 ; 2.736 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.496 ; 2.496 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 2.570 ; 2.570 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.181 ; 3.181 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.839 ; 2.839 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.181 ; 3.181 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.839 ; 2.839 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.857 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.023 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.033 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.579 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.559 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.857 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.847 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.023 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.033 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.579 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.559 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.554 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.622 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.788 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.798 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.584 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.594 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.584 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.574 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.622 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.612 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.788 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.798 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.584 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.594 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.584 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.574 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.569 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.857     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.023     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.033     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.579     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.559     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.857     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.847     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.023     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.033     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.579     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.559     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.554     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.622     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.788     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.584     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.594     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.584     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.574     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.622     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.612     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.788     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.584     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.594     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.584     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.574     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.569     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -4.609    ; 0.215 ; N/A      ; N/A     ; 5.000               ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -4.606    ; 0.215 ; N/A      ; N/A     ; 8.573               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -4.609    ; 0.215 ; N/A      ; N/A     ; 6.331               ;
;  inst2|altpll_component|pll|clk[1]   ; -1.235    ; 0.262 ; N/A      ; N/A     ; 22.038              ;
;  inst2|altpll_component|pll|clk[1]~1 ; -1.235    ; 0.262 ; N/A      ; N/A     ; 17.554              ;
; Design-wide TNS                      ; -7199.364 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -3591.056 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -3593.922 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]   ; -7.193    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]~1 ; -7.193    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 7.192  ; 7.192  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 6.801  ; 6.801  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.491  ; 7.491  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.365  ; 7.365  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.841  ; 7.841  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.480  ; 7.480  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.876  ; 7.876  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.896  ; 7.896  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 9.464  ; 9.464  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 12.008 ; 12.008 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.113 ; 10.113 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.904 ; 10.904 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 11.186 ; 11.186 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.717 ; 10.717 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 11.090 ; 11.090 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 11.014 ; 11.014 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.800 ; 10.800 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.970 ; 10.970 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 9.908  ; 9.908  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.417  ; 7.417  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.711 ; 11.711 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 7.724  ; 7.724  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 7.192  ; 7.192  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 6.801  ; 6.801  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.546  ; 7.546  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.491  ; 7.491  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.365  ; 7.365  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.841  ; 7.841  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.480  ; 7.480  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.876  ; 7.876  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.896  ; 7.896  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.950  ; 7.950  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 9.464  ; 9.464  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 12.008 ; 12.008 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.113 ; 10.113 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 11.724 ; 11.724 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.904 ; 10.904 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 11.186 ; 11.186 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.717 ; 10.717 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 11.090 ; 11.090 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 11.014 ; 11.014 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.800 ; 10.800 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.970 ; 10.970 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 9.908  ; 9.908  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.417  ; 7.417  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.711 ; 11.711 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.947  ; 8.947  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.947  ; 8.947  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.486 ; -3.486 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.700 ; -3.700 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.704 ; -3.704 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.767 ; -3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.659 ; -3.659 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.782 ; -3.782 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.803 ; -3.803 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.838 ; -3.838 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -3.930 ; -3.930 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.842 ; -3.842 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.793 ; -3.793 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.517 ; -4.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.414 ; -4.414 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.463 ; -4.463 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.429 ; -4.429 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.565 ; -4.565 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.537 ; -4.537 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.402 ; -4.402 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.560 ; -3.560 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.573 ; -3.573 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -4.140 ; -4.140 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.689 ; -3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.486 ; -3.486 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.355 ; -3.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.700 ; -3.700 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.704 ; -3.704 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.601 ; -3.601 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.767 ; -3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.659 ; -3.659 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.782 ; -3.782 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.803 ; -3.803 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.838 ; -3.838 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -3.930 ; -3.930 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.842 ; -3.842 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.793 ; -3.793 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.517 ; -4.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.414 ; -4.414 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.463 ; -4.463 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.429 ; -4.429 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.565 ; -4.565 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.537 ; -4.537 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.365 ; -4.365 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.402 ; -4.402 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.560 ; -3.560 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.573 ; -3.573 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -4.140 ; -4.140 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -4.170 ; -4.170 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -4.170 ; -4.170 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.199 ; 10.199 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 10.303 ; 10.303 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 10.288 ; 10.288 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 10.313 ; 10.313 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 10.291 ; 10.291 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 10.251 ; 10.251 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 10.261 ; 10.261 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 11.071 ; 11.071 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.667  ; 6.667  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.280  ; 6.280  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.818  ; 5.818  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 5.831  ; 5.831  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 5.839  ; 5.839  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.387  ; 6.387  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.398  ; 6.398  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 5.293  ; 5.293  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 4.869  ; 4.869  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.228  ; 5.228  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.237  ; 5.237  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.591  ; 5.591  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 6.360  ; 6.360  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 6.378  ; 6.378  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 6.352  ; 6.352  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 6.368  ; 6.368  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.961  ; 5.961  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.843  ; 5.843  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 7.390  ; 7.390  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 7.394  ; 7.394  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.741  ; 7.741  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 7.745  ; 7.745  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 7.742  ; 7.742  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 7.738  ; 7.738  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 7.727  ; 7.727  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.583  ; 6.583  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.580  ; 6.580  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 7.290  ; 7.290  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 7.291  ; 7.291  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 7.024  ; 7.024  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 7.034  ; 7.034  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 7.386  ; 7.386  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 7.391  ; 7.391  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.673  ; 7.673  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.515  ; 7.515  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.681  ; 7.681  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.666  ; 7.666  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 7.650  ; 7.650  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.308  ; 7.308  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 7.276  ; 7.276  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 6.887  ; 6.887  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 9.415  ; 9.415  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 9.450  ; 9.450  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.199 ; 10.199 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 10.303 ; 10.303 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 10.288 ; 10.288 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 10.313 ; 10.313 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 10.291 ; 10.291 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 10.251 ; 10.251 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 10.261 ; 10.261 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 11.072 ; 11.072 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 11.071 ; 11.071 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.667  ; 6.667  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.280  ; 6.280  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.539  ; 6.539  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.818  ; 5.818  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 5.831  ; 5.831  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 5.839  ; 5.839  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.387  ; 6.387  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.398  ; 6.398  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 5.293  ; 5.293  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 4.869  ; 4.869  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.228  ; 5.228  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.237  ; 5.237  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.591  ; 5.591  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.603  ; 5.603  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 6.360  ; 6.360  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 6.668  ; 6.668  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 6.458  ; 6.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 6.378  ; 6.378  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 6.352  ; 6.352  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 6.368  ; 6.368  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.961  ; 5.961  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.843  ; 5.843  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 7.390  ; 7.390  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 7.394  ; 7.394  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.741  ; 7.741  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 7.745  ; 7.745  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 7.748  ; 7.748  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 7.742  ; 7.742  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 7.738  ; 7.738  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 7.727  ; 7.727  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.583  ; 6.583  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.580  ; 6.580  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 7.290  ; 7.290  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 7.291  ; 7.291  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 7.024  ; 7.024  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 7.034  ; 7.034  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 7.386  ; 7.386  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 7.391  ; 7.391  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.673  ; 7.673  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.515  ; 7.515  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.681  ; 7.681  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.666  ; 7.666  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 7.650  ; 7.650  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.283  ; 7.283  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.308  ; 7.308  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 7.276  ; 7.276  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 6.887  ; 6.887  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 9.415  ; 9.415  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 9.450  ; 9.450  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.625  ; 8.625  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.302  ; 7.302  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.929  ; 8.929  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.606  ; 7.606  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.625  ; 8.625  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.302  ; 7.302  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.929  ; 8.929  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.606  ; 7.606  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.050 ; 3.050 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.459 ; 2.459 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.552 ; 2.552 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.526 ; 2.526 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.603 ; 2.603 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.456 ; 2.456 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.520 ; 2.520 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.714 ; 2.714 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.673 ; 2.673 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.677 ; 2.677 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.658 ; 2.658 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.404 ; 2.404 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.405 ; 2.405 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.417 ; 2.417 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.606 ; 2.606 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.862 ; 2.862 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.866 ; 2.866 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.870 ; 2.870 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.883 ; 2.883 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.738 ; 2.738 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.736 ; 2.736 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.496 ; 2.496 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 2.570 ; 2.570 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.050 ; 3.050 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.459 ; 2.459 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.552 ; 2.552 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.526 ; 2.526 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.590 ; 2.590 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.603 ; 2.603 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.456 ; 2.456 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.494 ; 2.494 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.600 ; 2.600 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.647 ; 2.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.326 ; 2.326 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.339 ; 2.339 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.575 ; 2.575 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.269 ; 2.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.117 ; 2.117 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.224 ; 2.224 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.230 ; 2.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.336 ; 2.336 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.346 ; 2.346 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.586 ; 2.586 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.632 ; 2.632 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.587 ; 2.587 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.571 ; 2.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.580 ; 2.580 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.448 ; 2.448 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.447 ; 2.447 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.520 ; 2.520 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.612 ; 2.612 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.714 ; 2.714 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.673 ; 2.673 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.677 ; 2.677 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.658 ; 2.658 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.531 ; 2.531 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.404 ; 2.404 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.405 ; 2.405 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.399 ; 2.399 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.417 ; 2.417 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.517 ; 2.517 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.606 ; 2.606 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.862 ; 2.862 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.850 ; 2.850 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.866 ; 2.866 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.870 ; 2.870 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.883 ; 2.883 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.738 ; 2.738 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.736 ; 2.736 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.572 ; 2.572 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.496 ; 2.496 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 2.570 ; 2.570 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.181 ; 3.181 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.839 ; 2.839 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.181 ; 3.181 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.839 ; 2.839 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.304 ; 3.304 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 2.962 ; 2.962 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 7777       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 7777       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 7777       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 7777       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2324       ; 1162     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 231   ; 231  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 07 18:30:26 2025
Info: Command: quartus_sta RP2C02G -c RP2C02G
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2C02G.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]~1} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]~1} {inst2|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]} {inst2|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.609     -3593.922 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -4.606     -3591.056 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.235        -7.193 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -1.235        -7.193 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.787         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.787         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     6.331         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     8.573         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.554         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.038         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.626     -1255.126 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -1.623     -1252.260 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -0.469        -2.702 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -0.469        -2.702 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.262         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.262         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     7.271         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     9.513         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.796         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.280         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file E:/RP2C02-7--main/RP2C02-7--main/Quartus/output_files/RP2C02G.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Tue Jan 07 18:30:27 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in E:/RP2C02-7--main/RP2C02-7--main/Quartus/output_files/RP2C02G.sta.smsg.


