<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1701754196">
  <File Type="BITSTR-BMM" Name="mcs_top_complete_bd.bmm"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="mcs_top_complete_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="mcs_top_complete_timing_summary_init.rpt"/>
  <File Type="ROUTE-PWR" Name="mcs_top_complete_power_routed.rpt"/>
  <File Type="PA-TCL" Name="mcs_top_complete.tcl"/>
  <File Type="OPT-TIMING" Name="mcs_top_complete_timing_summary_opted.rpt"/>
  <File Type="OPT-DCP" Name="mcs_top_complete_opt.dcp"/>
  <File Type="ROUTE-PWR-SUM" Name="mcs_top_complete_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="mcs_top_complete_reports.tcl"/>
  <File Type="OPT-DRC" Name="mcs_top_complete_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="mcs_top_complete.hwdef"/>
  <File Type="PWROPT-DCP" Name="mcs_top_complete_pwropt.dcp"/>
  <File Type="PWROPT-DRC" Name="mcs_top_complete_drc_pwropted.rpt"/>
  <File Type="PWROPT-TIMING" Name="mcs_top_complete_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="mcs_top_complete_placed.dcp"/>
  <File Type="PLACE-IO" Name="mcs_top_complete_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="mcs_top_complete_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="mcs_top_complete_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="mcs_top_complete_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="mcs_top_complete_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="mcs_top_complete_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="mcs_top_complete_incremental_reuse_pre_placed.rpt"/>
  <File Type="PLACE-TIMING" Name="mcs_top_complete_timing_summary_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="mcs_top_complete_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="mcs_top_complete.bin"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="mcs_top_complete_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="mcs_top_complete_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="mcs_top_complete_drc_physopted.rpt"/>
  <File Type="BITSTR-MSK" Name="mcs_top_complete.msk"/>
  <File Type="PHYSOPT-TIMING" Name="mcs_top_complete_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="mcs_top_complete_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="mcs_top_complete_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="mcs_top_complete_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="mcs_top_complete_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="mcs_top_complete_drc_routed.pb"/>
  <File Type="ROUTE-DRC-RPX" Name="mcs_top_complete_drc_routed.rpx"/>
  <File Type="BITSTR-MMI" Name="mcs_top_complete.mmi"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="mcs_top_complete_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="mcs_top_complete_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="mcs_top_complete_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="mcs_top_complete_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="mcs_top_complete_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="mcs_top_complete_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="mcs_top_complete_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="mcs_top_complete_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="mcs_top_complete_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="mcs_top_complete_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="mcs_top_complete_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="mcs_top_complete_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="mcs_top_complete_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="mcs_top_complete_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="mcs_top_complete_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="mcs_top_complete_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="mcs_top_complete_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="mcs_top_complete_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="mcs_top_complete_timing_summary_postroute_physopted.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW" Name="mcs_top_complete_bus_skew_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-PB" Name="mcs_top_complete_bus_skew_postroute_physopted.pb"/>
  <File Type="BG-BIT" Name="mcs_top_complete.bit"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-RPX" Name="mcs_top_complete_bus_skew_postroute_physopted.rpx"/>
  <File Type="BITSTR-RBT" Name="mcs_top_complete.rbt"/>
  <File Type="BITSTR-NKY" Name="mcs_top_complete.nky"/>
  <File Type="PDI-FILE" Name="mcs_top_complete.pdi"/>
  <File Type="RCFI_FILE" Name="mcs_top_complete.rcfi"/>
  <File Type="CFI_FILE" Name="mcs_top_complete.cfi"/>
  <File Type="RNPI_FILE" Name="mcs_top_complete.rnpi"/>
  <File Type="NPI_FILE" Name="mcs_top_complete.npi"/>
  <File Type="RBD_FILE" Name="mcs_top_complete.rbd"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="mcs_top_complete.ltx"/>
  <File Type="BITSTR-SYSDEF" Name="mcs_top_complete.sysdef"/>
  <File Type="BG-BGN" Name="mcs_top_complete.bgn"/>
  <File Type="BG-DRC" Name="mcs_top_complete.drc"/>
  <File Type="RDI-RDI" Name="mcs_top_complete.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/HDL/adsr.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/adsr.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/bar_src.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/bar_src.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/uart/baud_gen.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/uart/baud_gen.sv"/>
        <Attr Name="ImportTime" Val="1701288488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/bram_fifo_fpro.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/bram_fifo_fpro.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_adsr_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_adsr_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_ddfs_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_ddfs_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_debounce_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_debounce_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_frame_buffer_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_frame_buffer_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_gpi.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_gpi.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_gpo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_gpo.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_i2c_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_i2c_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_io_pwm_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_io_pwm_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_led_mux_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_led_mux_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/chu_mcs_bridge.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_mmio_controller.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_mmio_controller.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_ps2_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_ps2_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_rgb2gray_core .sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_rgb2gray_core .sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_spi_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_spi_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_timer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_timer.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/uart/chu_uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/uart/chu_uart.sv"/>
        <Attr Name="ImportTime" Val="1701288488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/chu_vag_hangman_core.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_bar_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_bar_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_dummy_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_dummy_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_osd_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_osd_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_sprite_ghost_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_sprite_ghost_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_sprite_mouse_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_sprite_mouse_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_vga_sync_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_vga_sync_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_video_controller.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_video_controller.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_xadc_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_xadc_core.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ddfs.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ddfs.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/debounce_counter.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/debounce_counter.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/debounce_fsm.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/debounce_fsm.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ds_1bit_dac.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ds_1bit_dac.sv"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/fifo/fifo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/fifo/fifo.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/fifo/fifo_ctrl.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/fifo/fifo_ctrl.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/font_rom.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/font_rom.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/frame_counter.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/frame_counter.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/frame_palette.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/frame_palette.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/frame_src.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/frame_src.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ghost_ram.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ghost_ram.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ghost_src.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ghost_src.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/hangman_ram.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/hangman_src.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/i2c_master.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/i2c_master.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/led_mux8.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/led_mux8.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/line_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/line_buffer.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/chu_io_map.svh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/chu_io_map.svh"/>
        <Attr Name="ImportTime" Val="1701288486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mmio_sys_sampler.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/moue_ram.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/moue_ram.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/mouse_src.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/mouse_src.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/osd_src.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/osd_src.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ps2_top.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ps2_top.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ps2rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ps2rx.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ps2tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ps2tx.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/ram320K.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/ram320K.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/fifo/reg_file.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/fifo/reg_file.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/rgb2gray.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/rgb2gray.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/sin_rom.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/sin_rom.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/spi.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/spi.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/sync_rw_port_ram.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/sync_rw_port_ram.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/uart/uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/uart/uart.sv"/>
        <Attr Name="ImportTime" Val="1701288488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/uart/uart_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/uart/uart_rx.sv"/>
        <Attr Name="ImportTime" Val="1701288488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/uart/uart_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/uart/uart_tx.sv"/>
        <Attr Name="ImportTime" Val="1701288488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/vga_sync.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/vga_sync.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/video_sys_daisy.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/HDL/xadc_fpro.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/xadc_fpro.sv"/>
        <Attr Name="ImportTime" Val="1701288487"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mcs_top_complete.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ghost_bitmap.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/mouse_pointer.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sin_table.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/font.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/txt_files/ghost_bitmap.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/txt_files/ghost_bitmap.txt"/>
        <Attr Name="ImportTime" Val="1701288487"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/txt_files/mouse_pointer.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/txt_files/mouse_pointer.txt"/>
        <Attr Name="ImportTime" Val="1701288488"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/txt_files/sin_table.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/txt_files/sin_table.txt"/>
        <Attr Name="ImportTime" Val="1701288488"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/txt_files/font.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/HDL/txt_files/font.txt"/>
        <Attr Name="ImportTime" Val="1701288488"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/hangman_bitmap.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/a.mem">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mcs_top_complete"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/M15 to M18 - Complete System/Nexys4_DDR_chu.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/yusop/Desktop/CPP/Verilog Lab/M15 to M18 - Complete System/Nexys4_DDR_chu.xdc"/>
        <Attr Name="ImportTime" Val="1701288485"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design" EnableStepBool="1"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="mmcm_fpro"/>
  <BlockFileSet Type="BlockSrcs" Name="cpu"/>
</GenRun>
