# ğŸ§  PWM Generator Controlled via UART

## ğŸ“˜ Project Overview
Este proyecto implementa un sistema digital que **genera una seÃ±al PWM (Pulse Width Modulation)** cuyo **ciclo Ãºtil (duty cycle)** y **frecuencia** pueden configurarse dinÃ¡micamente mediante comandos enviados a travÃ©s de una **interfaz UART**.  
El diseÃ±o estÃ¡ orientado a FPGA y cumple las especificaciones establecidas en la guÃ­a del curso de *DiseÃ±o y VerificaciÃ³n Digital*.

---

## âš™ï¸ Functional Description

### ğŸ”¹ PWM Core
- **Frecuencia base:** 50 MHz (input clock).  
- **Frecuencia PWM mÃ¡xima:** 50 kHz.  
- **Frecuencia PWM calculada como:**
  \[
  f_{PWM} = \frac{50~kHz}{(2^{POW2})\cdot(5^{POW5})}
  \]
- **Valores vÃ¡lidos:** `POW2` y `POW5` âˆˆ {0, 1, 2, 3}.  
- **Duty cycle:** 0% â€“ 99%, pasos de 1%.  
- **Pulsos centrados** (simetrÃ­a en el periodo).  
- Duty cycles superiores a 99% se consideran invÃ¡lidos y no alteran la salida.

---

### ğŸ”¹ UART Interface
- **Frecuencia del reloj:** 50 MHz  
- **ConfiguraciÃ³n:** 115200 baud, 1 start bit, 1 stop bit, sin paridad.  
- **Buffer RX:** 32 bytes de profundidad.  
  - Se detiene (stall) cuando estÃ¡ lleno.  
  - Se reinicia al recibir un carÃ¡cter de fin de cadena (`\n`).  
  - Se activa una bandera de â€œend of stringâ€ cuando se completa un comando.  

---

### ğŸ”¹ Command Parser (HMI)
Los comandos recibidos por UART permiten modificar parÃ¡metros y consultar el estado del sistema.

| Comando | DescripciÃ³n | Respuesta esperada |
|----------|--------------|--------------------|
| `HELP` | Muestra los comandos disponibles. | `HELP: DC## POW2# POW5# STATUS\n` |
| `STATUS` | Muestra el estado actual del PWM. | `DC=XX POW2=X POW5=X\n` |
| `DC##` | Cambia el duty cycle (0â€“99). | `OK` o `FAIL` |
| `POW2#` | Cambia el divisor base 2 (0â€“3). | `OK` o `FAIL` |
| `POW5#` | Cambia el divisor base 5 (0â€“3). | `OK` o `FAIL` |
| Otro texto | Comando invÃ¡lido. | `FAIL` |

---

## ğŸ§© System Architecture

â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ UART RX â”‚
â”‚ - 115200 bauds â”‚
â”‚ - Start/Stop detection â”‚
â”‚ - Buffer 32 bytes â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
â”‚
â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Command Parser â”‚
â”‚ - Interpreta comandos â”‚
â”‚ - Actualiza registros â”‚
â”‚ - Genera respuestas TX â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ â”‚
â–¼ â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ PWM Core â”‚ â”‚ UART TX â”‚
â”‚ - f_PWM calc. â”‚ â”‚ - FSM TX FSM â”‚
â”‚ - Duty cycle â”‚ â”‚ - 115200 bps â”‚
â”‚ - Pulsos centr â”‚ â”‚ - EnvÃ­a OK/FAILâ”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜


---

## ğŸ§± Project Structure

PWM_UART_Project/
â”‚
â”œâ”€â”€ rtl/ # MÃ³dulos sintetizables
â”‚ â”œâ”€â”€ pwm_generator.v # Generador de seÃ±al PWM configurable
â”‚ â”œâ”€â”€ uart_rx.v # Receptor UART (115200 bps)
â”‚ â”œâ”€â”€ uart_tx.v # Transmisor UART
â”‚ â”œâ”€â”€ command_parser.v # IntÃ©rprete de comandos UART
â”‚ â””â”€â”€ top_module.v # IntegraciÃ³n completa
â”‚
â”œâ”€â”€ tb/ # Bancos de prueba
â”‚ â””â”€â”€ tb_pwm_uart.v # Testbench del sistema completo
â”‚
â”œâ”€â”€ docs/
â”‚ â”œâ”€â”€ design_notes.md # DocumentaciÃ³n tÃ©cnica
â”‚ â””â”€â”€ diagram.png # Diagrama de bloques
â”‚
â”œâ”€â”€ README.md # Este archivo
â””â”€â”€ Makefile / scripts/ # Scripts de simulaciÃ³n (opcional)


---

## ğŸ§ª Verification & Validation

### ğŸ”¸ Testbench features
El testbench (`tb_pwm_uart.v`) modela:
- TransmisiÃ³n UART bit a bit con start/stop bits.  
- Secuencias dirigidas de comandos (`HELP`, `STATUS`, `DC50`, `POW23`, etc.).  
- VerificaciÃ³n automÃ¡tica de respuestas `"OK"`, `"FAIL"`, `"STATUS"`.  
- VisualizaciÃ³n de PWM actualizado en GTKWave.

### ğŸ”¸ Coverage
Se busca cubrir:
- Todos los valores vÃ¡lidos de `POW2` y `POW5` (0â€“3).  
- Duty cycle en 0%, 50%, 99%.  
- Comandos invÃ¡lidos y recuperaciÃ³n del sistema.  
- Comportamiento del buffer RX (overflow/restart).  

### ğŸ”¸ Exit criteria
- â‰¥95% de bins funcionales alcanzados.  
- No hay fallas en protocolos ni metastabilidad.  
- Resultados consistentes en simulaciÃ³n y revisiÃ³n de ondas.

---

## ğŸ§° Simulation Instructions (VS Code + Icarus Verilog)

### ğŸ”¹ Requisitos previos
Instala Icarus Verilog y GTKWave:
```bash
sudo apt install iverilog gtkwave
