{"patent_id": "10-2022-0031368", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0012964", "출원번호": "10-2022-0031368", "발명의 명칭": "시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법", "출원인": "한국과학기술원", "발명자": "양희준"}}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판; 및상기 기판 상의 복수의 단위 셀들을 포함하되,상기 단위 셀들 각각은 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전극을 포함하고,상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층의 일부를 노출시키는 갭 영역을 정의하고,상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함하는 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 채널층의 두께는 1 nm 내지 50 nm인 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 2차원 반도체 물질은 MoS2, MoSe2, MoTe2, WS2, WSe2, SnS, SnS2, 산화 그래핀(graphene oxide) 또는 흑린(Black phosphorous) 중 하나이고,상기 2차원 강유전 물질은 SnS, SnSe, SnTe, InSe 또는 In2Se3 중 하나인 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 갭 영역의 폭은 0.5 μm 내지 3 μm인 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 채널층은 상기 단위 셀들을 가로지르는 일체의 형상을 갖는 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 채널층은 복수로 제공되고,상기 채널층들 각각은 서로 이격되며, 그 사이로 상기 기판의 일부를 노출시키는 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2023-0012964-3-제 1 항에 있어서,상기 채널층은 반복되는 전기적 펄스 신호에 따라 전류가 감소하는 특성 및 반복되는 광학적 펄스 신호에 따라전류가 증가하는 특성을 갖는 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 채널층은 동일한 주기로 반복되는 동일한 크기의 펄스들에 대하여 비선형적으로 전류가 변화하는 특성을갖는 시냅스 소자."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "학습 대상 패턴에 대응되는 입력 신호를 생성하는 입력 신호 생성부;상기 입력 신호에 따른 결과를 측정하는 측정부; 및상기 측정부에서 측정된 값들을 통해 상기 학습 대상 패턴을 학습하는 학습부를 포함하되,상기 측정부는:기판; 및상기 기판 상의 복수의 단위 셀들을 포함하되,상기 단위 셀들 각각은 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전극을 포함하고,상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층의 일부를 노출시키는 갭 영역을 정의하고,상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함하는 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 학습 대상 패턴은 자모음, 음절, 단어, 문장, 비언어 기호, 그림 또는 도형인 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9 항에 있어서,상기 입력 신호는 시간에 따라 변하는 신호인 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 입력 신호는 전기적 펄스 신호 및 광학적 펄스 신호 중 적어도 어느 하나를 포함하는 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 9 항에 있어서,상기 측정부에서 측정되는 상기 입력 신호에 따른 결과는, 상기 입력 신호에 따라 변하는 상기 채널층의 전기공개특허 10-2023-0012964-4-전도도 값인 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 9 항에 있어서,상기 학습 대상 패턴은 복수의 행들로 표현되고,상기 복수의 행들 각각은 복수의 입력 신호들로 표현되는 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 9 항에 있어서,상기 학습부는 단층 퍼셉트론(single-layer perceptron), 다층 퍼셉트론(multi-layer perceptron), 랜덤 포레스트(random forest), 서포트 벡터 머신(support vector machine) 또는 로지스틱 회귀 분석(logisticregression)을 이용하는 축적 컴퓨팅 장치."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "학습 대상 패턴을 준비하는 것;상기 학습 대상 패턴을 펄스 신호들로 나타내는 것;상기 펄스 신호들 각각을 멤리스터에 입력하는 것; 및상기 멤리스터의 전도도 값들을 통해 상기 학습 대상 패턴을 학습시키는 것을 포함하되,상기 멤리스터는 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전극을 포함하고,상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층의 일부를 노출시키는 갭 영역을 정의하고,상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함하는 축적 컴퓨팅 방법."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 펄스 신호들 각각은 이진 펄스 신호인 축적 컴퓨팅 방법."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 학습 대상 패턴을 상기 펄스 신호들로 나타내는 것은:상기 학습 대상 패턴을 복수의 행들로 나타내는 것; 및상기 복수의 행들 각각을 상기 펄스 신호들로 나타내는 것을 포함하는 축적 컴퓨팅 방법."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 멤리스터의 전도도 값들을 통해 상기 학습 대상 패턴을 학습시키는 것은:공개특허 10-2023-0012964-5-상기 멤리스터의 전도도 그래프로부터 전도도 값들을 추출하는 것; 및상기 전도도 값들을 기계 학습 모델에 입력하는 것을 포함하는 축적 컴퓨팅 방법."}
{"patent_id": "10-2022-0031368", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항에 있어서,상기 펄스 신호들은 전기적 펄스 신호 및 광학적 펄스 신호 중 적어도 어느 하나를 포함하고,상기 전기적 펄스 신호는 상기 제1 전극 또는 상기 제2 전극을 통해 입력되고,상기 광학적 펄스 신호는 상기 갭 영역을 통해 입력되는 축적 컴퓨팅 방법."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 기판, 및 상기 기판 상의 복수의 단위 셀들을 포함하되, 상기 단위 셀들 각각은 채널층, 및 상기 채널 층과 교차하는 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층 의 일부를 노출시키는 갭 영역을 정의하고, 상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함하 는 시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법을 개시한다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법에 관한 것으로, 보 다 구체적으로 시냅스 가소성을 나타내며, 전기적 신호 및 광학적 신호에 대하여 반대되는 저항 변화 가소성을 갖는 2차원 물질을 포함하는 시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법에 관한 것이다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뇌 신경망은 신경 세포인 뉴런과 뉴런들 사이를 연결하는 시냅스 등으로 구성된다. 시냅스는 뉴런으로부터 입력 된 정보를 연산하고 학습한다. 특히, 시냅스는 정보 처리를 위해 약 1 pJ (10-12 J) 수준의 에너지를 사용할 뿐 이어서 다른 인공지능 하드웨어들보다 효율적으로 정보를 처리할 수 있다. 시냅스에서 이루어지는 정보 처리는 신경계에서 발현되는 스파이크(spike) 빈도가 높은 부위의 시냅스 연결은 강해지고, 그렇지 않은 부위의 연결은 약해지는 '시냅스 가소성(synaptic plasticity)'이라는 현상에 기인한다. 이에 따라, 사물 인터넷(internet of things; IoT), 에지 컴퓨팅(edge computing) 등 적은 소비 전력이 요구되 는 광범위한 분야에서, 시냅스 가소성을 이용하는 인간의 뇌의 정보 처리 과정을 모방하고자 하는 뉴로모픽 (neuromorphic) 기술에 대한 연구가 활발히 진행되고 있다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 기술적 과제는 시냅스 가소성을 나타내며, 전기적 신호 및 광학적 신호에 대하여 반대되는 저항 변화 가소성을 갖는 2차원 물질을 포함하는 시냅스 소자를 제공하는 데 있다. 본 발명의 다른 일 기술적 과제는 시간에 따라 변하는 신호를 적은 에너지 및 적은 비용으로 학습 및 분석할 수 있는 축적 컴퓨팅 장치 및 이를 이용한 축적 컴퓨팅 방법을 제공하는 데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 시냅스 소자는 기판, 및 상기 기판 상의 복수의 단위 셀들을 포함하되, 상기 단위 셀들 각각은 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전 극을 포함하고, 상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층의 일부를 노출시키는 갭 영역을 정의하고, 상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함할 수 있다. 상기 채널층의 두께는 1 nm 내지 50 nm일 수 있다. 상기 2차원 반도체 물질은 MoS2, MoSe2, MoTe2, WS2, WSe2, SnS, SnS2, 산화 그래핀(graphene oxide) 또는 흑린 (Black phosphorous) 중 하나이고, 상기 2차원 강유전 물질은 SnS, SnSe, SnTe, InSe 또는 In2Se3 중 하나일 수 있다. 상기 갭 영역의 폭은 0.5 μm 내지 3 μm일 수 있다. 상기 채널층은 상기 단위 셀들을 가로지르는 일체의 형상을 가질 수 있다. 상기 채널층은 복수로 제공되고, 상기 채널층들 각각은 서로 이격되며, 그 사이로 상기 기판의 일부를 노출시킬 수 있다. 상기 채널층은 반복되는 전기적 펄스 신호에 따라 전류가 감소하는 특성 및 반복되는 광학적 펄스 신호에 따라 전류가 증가하는 특성을 가질 수 있다. 상기 채널층은 동일한 주기로 반복되는 동일한 크기의 펄스들에 대하여 비선형적으로 전류가 변화하는 특성을 가질 수 있다. 또한, 상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 축적 컴퓨팅 장치는 학습 대상 패턴 에 대응되는 입력 신호를 생성하는 입력 신호 생성부, 상기 입력 신호에 따른 결과를 측정하는 측정부, 및 상기 측정부에서 측정된 값들을 통해 상기 학습 대상 패턴을 학습하는 학습부를 포함하되, 상기 측정부는 기판, 및 상기 기판 상의 복수의 단위 셀들을 포함하되, 상기 단위 셀들 각각은 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극은 서로 이격되며, 상기 채널층의 일부를 노출시 키는 갭 영역을 정의하고, 상기 채널층은 2차원 반도체 물질 또는 2차원 강유전 물질을 포함할 수 있다. 상기 학습 대상 패턴은 자모음, 음절, 단어, 문장, 비언어 기호, 그림 또는 도형일 수 있다. 상기 입력 신호는 시간에 따라 변하는 신호일 수 있다. 상기 입력 신호는 전기적 펄스 신호 및 광학적 펄스 신호 중 적어도 어느 하나를 포함할 수 있다. 상기 측정부에서 측정되는 상기 입력 신호에 따른 결과는, 상기 입력 신호에 따라 변하는 상기 채널층의 전기 전도도 값일 수 있다. 상기 학습 대상 패턴은 복수의 행들로 표현되고, 상기 복수의 행들 각각은 복수의 입력 신호들로 표현될 수 있 다. 상기 학습부는 단층 퍼셉트론(single-layer perceptron), 다층 퍼셉트론(multi-layer perceptron), 랜덤 포레 스트(random forest), 서포트 벡터 머신(support vector machine) 또는 로지스틱 회귀 분석(logistic regression)을 이용할 수 있다. 또한, 상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예들에 따른 축적 컴퓨팅 방법은 학습 대상 패턴 을 준비하는 것, 상기 학습 대상 패턴을 펄스 신호들로 나타내는 것, 상기 펄스 신호들 각각을 멤리스터에 입력 하는 것, 및 상기 멤리스터의 전도도 값들을 통해 상기 학습 대상 패턴을 학습시키는 것을 포함하되, 상기 멤리 스터는 채널층, 및 상기 채널층과 교차하는 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극 은 서로 이격되며, 상기 채널층의 일부를 노출시키는 갭 영역을 정의하고, 상기 채널층은 2차원 반도체 물질 또 는 2차원 강유전 물질을 포함할 수 있다. 상기 펄스 신호들 각각은 이진 펄스 신호일 수 있다. 상기 학습 대상 패턴을 상기 펄스 신호들로 나타내는 것은 상기 학습 대상 패턴을 복수의 행들로 나타내는 것, 및 상기 복수의 행들 각각을 상기 펄스 신호들로 나타내는 것을 포함할 수 있다. 상기 멤리스터의 전도도 값들을 통해 상기 학습 대상 패턴을 학습시키는 것은 상기 멤리스터의 전도도 그래프로 부터 전도도 값들을 추출하는 것, 및 상기 전도도 값들을 기계 학습 모델에 입력하는 것을 포함할 수 있다. 상기 펄스 신호들은 전기적 펄스 신호 및 광학적 펄스 신호 중 적어도 어느 하나를 포함하고, 상기 전기적 펄스 신호는 상기 제1 전극 또는 상기 제2 전극을 통해 입력되고, 상기 광학적 펄스 신호는 상기 갭 영역을 통해 입 력될 수 있다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 축적 컴퓨팅 방법에 따르면, 입출력 함수만 학습시키면 되기 때문에 학습시켜야 하는 네트워크가 최 소화될 수 있고, 이에 따라 시간에 따라 변하는 신호를 상대적으로 적은 에너지 및 적은 비용으로 학습 및 분석 할 수 있다."}
{"patent_id": "10-2022-0031368", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세 히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 수정 및 변경을 가할 수 있다. 단지, 본 실시예의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도 면에서 설명의 편의를 위하여 각 구성 요소의 비율은 과장되거나 축소될 수 있다. 본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 또한 본 명세서에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상 적으로 알려진 의미로 해석될 수 있다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한 다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상 의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다. 여기에 설명되고 예시되는 실시예 는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성 요소들을 나타낸다. 이하, 도면들을 참조하여 본 발명의 실시예들에 따른 시냅스 소자, 이를 포함하는 축적 컴퓨팅 장치 및 이를 이 용한 축적 컴퓨팅 방법에 대하여 상세히 설명한다. 도 1은 본 발명의 실시예에 따른 축적 컴퓨팅 장치를 설명하기 위한 개념도이다. 도 1을 참조하면, 본 발명에 따른 축적 컴퓨팅 장치는 입력 신호 생성부, 측정부 및 학습부를 포함할 수 있다. 입력 신호 생성부에서 생성되는 신호는 펄스 신호일 수 있다. 입력 신호 생성부에서 생성되는 신호는 전기적 신호이거나 광학적 신호일 수 있다. 측정부는 도 2a 또는 도 2b를 참조하여 후술하는 바와 같은 시냅스 소자를 포함할 수 있다. 시냅스 소자는 적어도 하나 이상의 멤리스터를 포함할 수 있다. 이때, 멤리스터란 과거에 얼마나 많은 양의 전류가 통과했는지 를 기억할 수 있는 수동 소자이다. 멤리스터는 과거에 흐른 전류의 양상을 기억하고 그에 따라 저항이 변화하는 특성을 갖는다. 학습부는 측정부에서 측정된 값들(예를 들어, 전도도 값들)을 통해 학습 대상 패턴들을 학습하는 기 계 학습 모델일 수 있다. 기계 학습 모델은, 예를 들어, 지도 학습 기법을 이용할 수 있다. 기계 학습 모델은, 예를 들어, 단층 퍼셉트론(single-layer perceptron), 다층 퍼셉트론(multi-layer perceptron), 랜덤 포레스트 (random forest), 서포트 벡터 머신(support vector machine) 또는 로지스틱 회귀 분석(logistic regression) 등의 기법을 이용할 수 있다. 도 2a는 본 발명의 실시예들에 따른 시냅스 소자를 설명하기 위한 사시도이다. 도 2a를 참조하면, 본 발명에 따른 시냅스 소자(즉, 측정부)는 기판(S) 및 기판(S) 상의 복수의 단위 셀들 (UC)을 포함할 수 있다. 기판(S)은, 예를 들어, 실리콘 기판과 같은 반도체 기판 또는 SOI 기판(silicon on insulator)일 수 있다. 기판(S)은 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D2)과 나란하고, 제3 방 향(D3)과 직교하는 상면을 가질 수 있다. 제1 내지 제3 방향들(D1, D2, D3)은, 예를 들어, 서로 직교하는 방향 들일 수 있다. 단위 셀들(UC) 각각은 제1 방향(D1)으로 연장되는 채널층(CL), 채널층(CL)과 교차하며 제2 방향(D2)으로 연장되 는 제1 및 제2 전극들(EL1, EL2)을 포함할 수 있다. 단위 셀들(UC) 각각은 하나의 멤리스터(memristor)일 수 있 다. 채널층(CL)은, 예를 들어, 복수의 단위 셀들(UC)을 가로지르며 제1 방향(D1)으로 연장되는 일체의 형상을 가질 수 있다. 채널층(CL)의 제3 방향(D3)으로의 두께는, 예를 들어, 1 nm 내지 50 nm일 수 있다. 이하에서, 두께는 제3 방향(D3)으로의 두께를 의미한다. 채널층(CL)은 2차원 반도체 물질(2-dimensional semiconductor material) 또는 2차원 강유전 물질(2-dimensional ferroelectric material)을 포함할 수 있다. 2차원 반도체 물질은, 예를 들어, MoS2, MoSe2, MoTe2, WS2, WSe2, SnS, SnS2, 산화 그래핀(graphene oxide) 또는 흑린(Black phosphorous) 등일 수 있다. 2차원 강유전 물질은, 예를 들어, SnS, SnSe, SnTe, InSe 또는 In2Se3 등일 수 있 다. 제1 및 제2 전극들(EL1, EL2) 각각은 채널층(CL)과 이격되는 제1 부분 및 제1 부분과 연결되고 채널층(CL)을 덮 으며 제2 방향(D2)으로 연장되는 제2 부분을 포함할 수 있다. 제1 전극(EL1)의 제1 부분은 제2 전극(EL2)의 제1 부분과 채널층(CL)을 사이에 두고 서로 이격될 수 있다. 제1 전극(EL1)의 제2 부분 및 제2 전극(EL2)의 제2 부 분은 제1 방향(D1)으로 서로 이격될 수 있다. 제1 전극(EL1)의 제2 부분 및 제2 전극(EL2)의 제2 부분에 의해 채널층(CL)의 적어도 일부를 노출시키는 갭 영역(G)이 정의될 수 있다. 갭 영역(G)의 제1 방향(D1)으로의 폭은 약 0.5 μm 내지 약 3 μm일 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각에서, 제2 부분의 두께는 제1 부분의 두께보다 작을 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각의 제2 부분의 일부는 기판(S)의 상면과 접촉할 수도 있다. 다만, 이는 예시적인 것일 뿐이고, 제1 및 제2 전극들(EL1, EL2) 각각은 채널층(CL)과 접촉하며 갭 영역 (G)을 정의하는 다양한 형상을 가질 수 있다. 제1 및 제2 전극들(EL1, EL2)은 금속 등의 도전 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극들(EL1, EL2)은 금(Au) 또는 크롬(Cr)을 포함할 수 있다. 단위 셀들(UC) 각각에 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 입력될 수 있다. 제1 입력 신호(IS1)는 제1 전극(EL1) 및 제2 전극(EL2) 중 하나를 통해 입력되는 전기적 펄스 신호일 수 있다. 제2 입력 신호(IS2)는 제1 전극(EL1) 및 제2 전극(EL2) 사이의 갭 영역(G)에 의해 노출되는 채널층(CL)의 일부를 통해 입력되는 광학적 펄 스 신호일 수 있다. 제2 입력 신호(IS2)는, 예를 들어, 약 400 nm 내지 약 850 nm의 파장 대역에서 선택된 파장을 가질 수 있다. 도 2b는 본 발명의 실시예들에 따른 시냅스 소자를 설명하기 위한 사시도이다. 이하에서, 설명의 편의를 위하여 도 2a를 참고하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고 차이점에 대하여 상세히 설명한 다. 도 2b를 참조하면, 기판(S) 상의 채널층(CL)은 복수로 제공될 수 있다. 채널층들(CL) 각각은 제1 전극(EL1) 및 제2 전극(EL2)과 교차할 수 있다. 채널층들(CL)은 서로 제1 방향(D1)으로 이격될 수 있다. 채널층들(CL)의 사이 로 기판(S)의 일부가 노출될 수 있다. 도 3a는 본 발명의 실시예들에 따른 시냅스 소자의 단위 셀을 설명하기 위한 개념도이다. 도 3b, 도 3c, 도 3d 및 도 3e는 본 발명의 실시예들에 따른 시냅스 소자의 특성을 설명하기 위한 그래프들이다. 도 3a를 참조하면, 본 발명에 따른 시냅스 소자의 단위 셀(UC)은 채널층(CL) 및 이에 연결되는 제1 및 제2 전극 들(EL1, EL2)을 포함할 수 있다. 제1 및 제2 전극들(EL1, EL2) 각각은 채널층(CL)의 일부를 덮을 수 있다. 도 3a 및 도 3b를 참조하면, 단위 셀(UC)의 제1 전극(EL1) 및 제2 전극(EL2) 사이에 인가되는 전압을 증가시켰 다가 감소시키는 시행을 복수 회 진행한 결과에 해당하는 전압-전류(V-I) 그래프가 도시된다. 이때, 전압의 단 위는 V(voltage)이고, 전류의 단위는 μA이다. 제1 내지 제8 시행들(T1-T8)의 결과 시행이 반복될수록 동일한 전압에 대한 전류가 감소하며, 이는 채널층(CL)이 시냅스 가소성(synaptic plasticity)(또는 멤리스터 특성)을 나타냄을 의미한다. 이하에서, 전류(또는 광전류)는 채널층(CL)에 흐르는 전류를 의미한고, 이는 제1 전극(EL1) 또는 제2 전극(EL2)에 의해 측정된다. 도 3c를 참조하면, 제1 입력 신호(IS1)가 입력되는 경우의 시간에 대한 전류 변화를 나타내는 그래프가 도시된 다. 이때, 시간의 단위는 s(second, 초)이고, 전압의 단위는 V(voltage)이며, 전류의 단위는 μA이다. 제1 입력 신호(IS1)는, 예를 들어, 펄스 전압이 약 4.5 V이고, 펄스 폭(pulse width)이 약 20 ms이며, 펄스 반복 주기 (pulse repetition interval; PRI)가 약 30 ms인 펄스 신호이다. 제1 입력 신호(IS1)를 약 0.75 s 동안 입력한 결과 시간이 지날수록 전류가 감소하며, 이는 도 3b와 일치하는 결과이다. 도 3d를 참조하면, 제2 입력 신호(IS2)가 입력되는 경우의 시간에 대한 전류 변화를 나타내는 그래프가 도시된 다. 이때, 시간의 단위는 s(second, 초)이고, 전류의 단위는 μA이다. 제2 입력 신호(IS2)는, 예를 들어, 파장 이 약 725 nm이고, 펄스 파워가 약 43 mW이며, 펄스 반복 주기가 약 3 s인 펄스 신호이다. 이때, 제2 입력 신호 (IS2)에 의해 유도되는 전류를 측정하기 위하여 제1 전극(EL1) 및 제2 전극(EL2) 사이에 약 0.5 V의 읽기 전압 (read voltage)이 인가될 수 있다. 제2 입력 신호(IS2)를 약 120 s 동안 입력한 결과 시간이 지날수록 전류가 증가하며, 이는 도 3b 및 도 3c와 반대되는 결과이다. 도 3c 및 도 3d를 참조하면, 제1 입력 신호(IS1) 또는 제2 입력 신호(IS2)에 따른 전류 변화는 비선형적 (nonlinear)일 수 있다. 다시 말하면, 동일한 크기의 펄스들이 동일한 주기로 반복되더라도 전류는 비선형적으 로 변화할 수 있다. 도 3e를 참조하면, 도 3d를 참조하여 설명한 제2 입력 신호(IS2)와 유사하되 파장이 서로 다른 펄스 트레인들이 입력되는 경우의 정규화된 광전류(normalized photocurrent)의 변화를 나타내는 그래프가 도시된다. 본 발명에 따른 시냅스 소자는 적어도 약 400 nm 내지 약 850 nm의 파장 대역에서 도 3d와 일치하는 결과를 나타낸다. 도 3f, 도 3g 및 도 3h는 본 발명의 실시예들에 따른 시냅스 소자의 채널층의 특성을 설명하기 위한 밴드 다이 어그램들이다. 이하에서, 도 3f, 도 3g 및 도 3h를 참조하여, 도 3b 및 도 3c와 도 3d가 서로 반대되는 경향성 을 나타내는 이유에 대하여 설명한다. 이때, 채널층(CL)은, 일 예로, p형(p-type) SnS를 포함한다. 도 3f를 참조하면, 평형 상태(equilibrium state)에 있는 채널층(CL)의 밴드 다이어그램이 도시된다. 이때, 제1 전극(EL1)과 제2 전극(EL2) 사이에 인가되는 바이어스 전압(Vd)은 문턱 전압(Vth)보다 작고, 수여자 상태 (acceptor state, Ea)는 전자들(electrons)로 채워질 수 있다. 도 3g를 참조하면, 제1 전극(EL1)과 제2 전극(EL2) 사이에 인가되는 바이어스 전압(Vd)이 문턱 전압(Vth)보다 큰 경우(즉, 제1 입력 신호(IS1)와 같은 전기적 펄스 신호가 인가되는 경우)의 채널층(CL)의 밴드 다이어그램이 도 시된다. 이때, 수여자 상태(Ea)에 트랩되어 있던 전자들 중 일부는 정공(hole)과 재결합(recombine)될 수 있고, 이에 따라 채널층(CL)의 전류가 감소할 수 있다.도 3h를 참조하면, 제1 전극(EL1)과 제2 전극(EL2) 사이에 인가되는 바이어스 전압(Vd)이 문턱 전압(Vth)보다 작 으나, 제2 입력 신호(IS2)와 같은 광학적 펄스 신호가 인가되는 경우의 채널층(CL)의 밴드 다이어그램이 도시된 다. 이때, 수여자 상태(Ea)의 전자들은 여기되어 공여자 상태(Ed)에 트랩될 수 있고, 원자가 전자대(valence band)로부터 정공들이 더 생성될 수 있으며, 이에 따라 채널층(CL)의 전도도가 증가할 수 있다. 이러한 현상은 포토 게이팅 효과(photo-gating effect)로 지칭된다. 도 4a 및 도 4b는 본 발명의 실시예들에 따른 시냅스 소자에 다양한 입력 신호들을 입력한 결과를 설명하기 위 한 그래프들이다. 도 2a 및 도 4a를 참조하면, 본 발명에 따른 시냅스 소자의 단위 셀(UC)에 제1 입력 신호들(IS1)이 입력되는 경 우의 시간에 대한 전류(read current) 변화를 나타내는 그래프가 도시된다. 이때, 시간의 단위는 s(second, 초)이고, 전류의 단위는 nA이다. 제1 입력 신호들(IS1) 각각은 순차적으로 입력되는 5번의 신호들을 포함할 수 있다. 이때, 5번의 신호들 각각은 '1' 또는 '0'을 의미한다. '1'을 의미하는 신호는, 예를 들어, 펄스 전압이 약 4 V이고, 펄스 폭이 약 50 ms인 전기적 펄스이다. 5번의 신호들의 주기는 약 100 ms 이하이다. 도 4a를 참조하면, 제1 입력 신호들(IS1)은 , , , , , 및 과 같은 이진 펄스 신호들(binary pulse signals)일 수 있다. 제1 입력 신호들(IS1) 각각에서, '1'을 의미하는 신호가 나타나면 전류가 감소한다. 이는 도 3g를 참조하여 설명한 바와 같이 수여자 상태(Ea)에 트랩되어 있던 전자들 중 일부가 정공과 재결합하여 디트랩되는 것(being detrapped)에 기인한다. 제1 입력 신호들(IS1) 각각에서, '0'을 의미하는 신호가 나타나면 전류가 다시 증가하기 시작한다. 이는 도 3f를 참조하여 설명한 바와 같이 전 자가 다시 수여자 상태(Ea)에 트랩되는 것에 기인한다. 도 3c를 참조하여 설명한 바와 같이, 제1 입력 신호들(IS1) 각각에 따른 전류 변화는 비선형적이므로, 제1 입력 신호들(IS1) 각각의 입력이 끝난 후의 최종 전류 값(final current amplitude)은 서로 다를 수 있다. 도 2a 및 도 4b를 참조하면, 본 발명에 따른 시냅스 소자의 단위 셀(UC)에 제2 입력 신호들(IS2)이 입력되는 경 우의 시간에 대한 전류(read current) 변화를 나타내는 그래프가 도시된다. 이때, 시간의 단위는 s(second, 초)이고, 전류의 단위는 nA이다. 제2 입력 신호들(IS2) 각각은 순차적으로 입력되는 5번의 신호들을 포함할 수 있다. 이때, 5번의 신호들 각각은 '1' 또는 '0'을 의미한다. '1'을 의미하는 신호는, 예를 들어, 파장이 약 725 nm이고, 펄스 파워가 약 42 mW이 며, 펄스 폭이 약 5 s인 광학적 펄스이다. 5번의 신호들의 주기는 약 3 s이다. 도 4b를 참조하면, 제2 입력 신호들(IS2)은 , , , , , 및 과 같은 이진 펄스 신호들일 수 있다. 제2 입력 신호들(IS2) 각각에서, '1'을 의미하는 신호가 나타나면 전류가 증가한 다. 이는 도 3h를 참조하여 설명한 바와 같이 수여자 상태(Ea)의 전자들이 여기되어 공여자 상태(Ed)에 트랩되고 원자가 전자대(valence band)로부터 정공들이 더 생성되는 포토 게이팅 효과에 기인한다. 제2 입력 신호들(IS2) 각각에서, '0'을 의미하는 신호가 나타나면 전류가 다시 감소하기 시작한다. 이는 도 3f를 참조하여 설명한 바 와 같이 전자가 다시 수여자 상태(Ea)에 트랩되는 것에 기인한다. 도 3d를 참조하여 설명한 바와 같이, 제2 입력 신호들(IS2) 각각에 따른 전류 변화는 비선형적이므로, 제2 입력 신호들(IS2) 각각의 입력이 끝난 후의 최종 전류 값은 서로 다를 수 있다. 도 5는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법을 설명하기 위한 흐름도이다. 도 5를 참조하면, 본 발명에 따른 축적 컴퓨팅 방법은 학습 대상 패턴들을 준비하는 것(S100), 학습 대상 패턴 들 각각을 전기적 펄스 신호들 및/또는 광학적 펄스 신호들로 나타내는 것(S200), 펄스 신호들 각각을 멤리스터 에 입력하는 것(S300) 및 멤리스터의 전도도 값들(또는 전류 값들)을 통해 학습 대상 패턴들 각각을 학습시키는 것(S400)을 포함할 수 있다. 이하에서, 도 6a 및 도 6b를 참조하여, 본 발명에 따른 축적 컴퓨팅 방법에 대하여 보다 자세히 설명한다. 이때, 축적 컴퓨팅(reservoir computing; RC)이란 시간에 따라 변하는 데이터를 학습하기 위한 학습 알고리즘 중 하나로, 단기 기억(short-term memory) 특성 및 비선형적 함수 특성을 갖는 저장소(reservoir)를 이용하여 시간에 따른 입력 신호의 정보를 고차원의 공간으로 투사(즉, 맵핑)하는 방식을 이용한다. 축적 컴퓨팅에서는입출력 함수만 학습시키면 되기 때문에 학습시켜야 하는 네트워크가 최소화될 수 있고, 이에 따라 시간에 따라 변하는 신호를 상대적으로 적은 에너지 및 적은 비용으로 학습 및 분석할 수 있다. 도 6a는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법을 설명하기 위한 개념도이다. 도 6b는 본 발명의 실시예 들에 따른 축적 컴퓨팅 방법 중 시냅스 소자의 전도도 값들을 추출하는 것을 설명하기 위한 개념도이다. 도 5a 및 도 6a를 참조하면, 학습 대상 패턴들(P)이 준비될 수 있다(S100). 학습 대상 패턴들(P)은, 예를 들어, 한글 자모음들일 수 있다. 다만, 이는 예시적인 것일 뿐이고, 학습 대상 패턴들(P)은 한국어의 음절, 단어 또는 문장일 수도 있고, 다른 언어의 알파벳, 단어 또는 문장, 비언어 기호, 그림 또는 도형일 수도 있다. 도 6a를 참조하여 복수의 학습 대상 패턴들(P) 중 한글 자음인 'ㅌ'자 패턴에 대한 학습 과정에 대하여 예시적으로 설명 한다. 이후, 학습 대상 패턴들(P) 각각은 전기적 펄스 신호들 및/또는 광학적 펄스 신호들로 표현될 수 있다(S200). 학습 대상 패턴들(P) 각각을 전기적 펄스 신호들 및/또는 광학적 펄스 신호들로 나타내는 것(S200)은 학습 대상 패턴들(P) 각각을 복수의 행들(rows)(또는 열들(columns))로 나타내는 것, 및 복수의 행들 각각을 전기적 펄스 신호 및/또는 광학적 펄스 신호로 나타내는 것을 포함할 수 있다. 실시예들에 따르면, 학습 대상 패턴들(P) 각 각은 하나의 행렬(matrix)로 표현될 수도 있다. 'ㅌ'자 패턴은, 예를 들어, 제1 내지 제5 행들(R1-R5)로 표현될 수 있다. 제1 내지 제5 행들(R1-R5)은 복수의 (예를 들어, 5개의) 입력 신호들(IS)로 표현될 수 있다. 입력 신호들(IS) 각각은 이진 펄스 신호일 수 있다. 입 력 신호들(IS) 각각은 전기적 신호 또는 광학적 신호일 수 있다. 'ㅌ'자 패턴의 제1 내지 제5 행들(R1-R5)은, 예를 들어, , , , 및 과 같은 입력 신호들(IS)로 표현될 수 있다. 이후, 입력 신호들(IS) 각각은 측정부의 멤리스터(M)에 입력될 수 있다(S300). 멤리스터(M)는 단기 기억 특성 및 비선형적 함수 특성을 갖는 저장소(reservoir)에 해당할 수 있다. 멤리스터(M)는 도 1 및 도 2a를 참조 하여 설명한 측정부의 단위 셀(UC)에 해당할 수 있다. 이후, 멤리스터(M)의 전도도 값들을 통해 학습 대상 패턴들(P) 각각을 학습시킬 수 있다(S400). 멤리스터(M)의 전도도 값들을 통해 학습 대상 패턴들(P) 각각을 학습시키는 것(S400)은 멤리스터(M)의 전도도 그래프(EC)로부 터 전도도 값들을 추출하는 것, 및 전도도 값들을 기계 학습 모델에 입력하는 것을 포함할 수 있다. 예를 들어, 'ㅌ'자 패턴의 입력 신호들(IS) 각각은 멤리스터(M)의 전기 전도도를 변화시킬 수 있고, 시간에 대한 멤리스터 의 전도도 그래프(EC)로부터 복수의 전도도 값들이 추출될 수 있다. 도 6a 및 도 6b를 참조하면, 입력 신호들(IS) 중 신호(즉, 'ㅌ'자 패턴의 제1 행(R1), 제3 행(R3) 및 제5 행(R5) 중 어느 하나에 대응되는 신호)에 따라 변화하는 전도도 그래프(EC)가 도시된다. 전도도 그래프(E C)로부터 복수의 전도도 값들이 추출될 수 있다. 복수의 전도도 값들은 초기 전도도 값(Ci), 및 신호에 따라 변화하는 제1 내지 제5 펄스 전도도 값들(C1-C5)을 포함할 수 있다. 제1 펄스 전도도 값(C1)은 초기 전도도 값(Ci)보다 클 수 있다. 제1 펄스 전도도 값(C1)으로부터 제5 펄스 전도도 값(C5)으로 갈수록 전도도 값들의 크 기는 감소할 수 있다. 기계 학습 모델은 도 1을 참조하여 설명한 학습부에 해당할 수 있다. 학습부는 복수의 레이어들을 포 함할 수 있다. 복수의 레이어들 각각은 복수의 노드들을 포함할 수 있고, 노드들은 가중치(weigt)를 갖고 서로 연결될 수 있다. 예를 들어, 학습부는 입력 레이어(IL) 및 출력 레이어(OL)를 포함할 수 있다. 학습부 는 입력 레이어(IL) 및 출력 레이어(OL) 사이의 적어도 하나 이상의 추가 레이어를 더 포함할 수 있다. 초 기 전도도 값(Ci), 및 제1 내지 제5 펄스 전도도 값들(C1-C5)은 학습부의 입력 레이어(IL)로 입력될 수 있 다. 도 7a 및 도 7b는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법의 결과를 설명하기 위한 그래프들이다. 도 6a 및 도 7a를 참조하면, 학습 대상 패턴들(P)을 나타내는 신호로, 전기적 펄스 신호인 제1 입력 신호(IS1) 를 이용하는 경우 및 광학적 펄스 신호인 제2 입력 신호(IS2)를 이용하는 경우에 에포크 수(epoch number)에 따 른 정확도(accuracy)를 나타내는 그래프가 도시된다. 이때, 에포크 수는 학습부에서 기계 학습을 반복한 횟수를 의미하고, 정확도는 학습 대상 패턴들(P)에 대한 분류 정확도(classification accuracy)를 의미한다. 제 1 입력 신호(IS1)를 이용하는 경우, 에포크 수가 약 50 이상이면 0.9(즉, 90%) 이상의 정확도를 얻을 수 있다. 제2 입력 신호(IS2)를 이용하는 경우, 에포크 수가 약 75 이상이면 0.9(즉, 90%) 이상의 정확도를 얻을 수있다. 도 6a 및 도 7b를 참조하면, 서로 다른 이진 펄스 신호들을 입력한 결과 측정된 전류를 나타내는 그래프가 도시 된다. 이때, 전류의 단위는 nA이다. 멤리스터(M)에 서로 다른 이진 펄스 신호들을 입력한 결과 측정된 전류는 서로 다르며, 이는 멤리스터(M)의 단기 기억 특성 및 비선형적 함수 특성에 기인한다. 이에 따라, 학습부 는 학습 대상 패턴들(P)과 같이 시간에 따라 변하는 신호를 상대적으로 적은 에너지 및 적은 비용으로 학습 및 분석할 수 있다. 도 8a는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법에 이용되는 학습 대상 패턴의 예를 설명하기 위한 개념도 이다. 도 8b 및 도 8c는 도 8a에 따른 학습 대상 패턴을 이용한 축적 컴퓨팅 방법의 결과를 설명하기 위한 그래 프들이다. 도 8a를 참조하면, 학습 대상 패턴들(P)은 '가자(Let's go)', '나가(Get out)', '사자(Let's buy)', '타자 (Let's ride)' 및 '차다(Kick)'와 같은 2음절 한글 단어들일 수 있다. 학습 대상 패턴들(P) 각각은, 예를 들어, 제1 내지 제5 행들(R1-R5)로 표현될 수 있다. 제1 내지 제5 행들(R1-R5)은 복수의(예를 들어, 5개의) 입력 신호 들(IS)로 표현될 수 있다. 입력 신호들(IS) 각각은 이진 펄스 신호일 수 있다. 도 8b를 참조하면, 본 발명에 따른 축적 컴퓨팅 방법으로 도 8a의 학습 대상 패턴들(P)을 학습하는 경우 에포크 수에 따른 정확도(accuracy)를 나타내는 그래프가 도시된다. 이때, 학습 대상 패턴들(P)을 나타내는 신호로 전 기적 펄스 신호가 이용되며, 에포크 수가 약 80 이상이면 0.9(즉, 90%) 이상의 정확도를 얻을 수 있다. 도 8c를 참조하면, 에포크 수에 따른 손실(loss)을 나타내는 그래프가 도시된다. 이때, 손실이란 기계 학습의 교차 엔트로피 손실(cross entropy loss)을 의미하며, 에포크 수가 증가함에 따라 손실은 감소한다. 이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다."}
{"patent_id": "10-2022-0031368", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시예에 따른 축적 컴퓨팅 장치를 설명하기 위한 개념도이다. 도 2a 및 도 2b는 본 발명의 실시예들에 따른 시냅스 소자를 설명하기 위한 사시도들이다. 도 3a는 본 발명의 실시예들에 따른 시냅스 소자의 단위 셀을 설명하기 위한 개념도이다. 도 3b, 도 3c, 도 3d 및 도 3e는 본 발명의 실시예들에 따른 시냅스 소자의 특성을 설명하기 위한 그래프들이다. 도 3f, 도 3g 및 도 3h는 본 발명의 실시예들에 따른 시냅스 소자의 채널층의 특성을 설명하기 위한 밴드 다이 어그램들이다. 도 4a 및 도 4b는 본 발명의 실시예들에 따른 시냅스 소자에 다양한 입력 신호들을 입력한 결과를 설명하기 위 한 그래프들이다. 도 5는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법을 설명하기 위한 흐름도이다. 도 6a는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법을 설명하기 위한 개념도이다. 도 6b는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법 중 시냅스 소자의 전도도 값들을 추출하는 것을 설명하기 위한 개념도이다. 도 7a 및 도 7b는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법의 결과를 설명하기 위한 그래프들이다. 도 8a는 본 발명의 실시예들에 따른 축적 컴퓨팅 방법에 이용되는 학습 대상 패턴의 예를 설명하기 위한 개념도 이다. 도 8b 및 도 8c는 도 8a에 따른 학습 대상 패턴을 이용한 축적 컴퓨팅 방법의 결과를 설명하기 위한 그래프들이 다."}
