{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "Mem1r1w": [
        "Mem1r1w",
        "J54Lv",
        "module",
        2
    ],
    "__simulation_def": [
        "__simulation_def",
        "U3bwm",
        "module",
        3
    ]
}