### 3.1 觸發器與鎖存器

觸發器（Flip-Flop）與鎖存器（Latch）是數位邏輯電路中常見的記憶元件，能夠根據控制信號來保存或改變其狀態。它們是順序邏輯電路的核心元件，並且是計算機系統中重要的記憶體單元。

#### 鎖存器（Latch）

鎖存器是一種組合邏輯元件，能夠根據控制信號來保持其當前狀態。鎖存器在時鐘信號未來臨之前，不會改變其輸出，並且在控制信號改變時立刻反映其狀態。常見的鎖存器有 **SR 鎖存器**（Set-Reset Latch）和 **D 鎖存器**（Data Latch）。

##### SR 鎖存器（Set-Reset Latch）

SR 鎖存器的操作基於兩個控制信號 S（設置）和 R（重設）。當 S 為 1 且 R 為 0 時，SR 鎖存器被設置為 1；當 S 為 0 且 R 為 1 時，SR 鎖存器被重設為 0。如果 S 和 R 同時為 1，則會導致不確定狀態。

##### Verilog 程式碼（SR 鎖存器）

```verilog
module SR_Latch (
    input wire S,       // 設置信號
    input wire R,       // 重設信號
    output reg Q,       // 輸出信號
    output reg Q_n      // 輸出反向信號
);
    always @ (S, R) begin
        if (S && !R) begin
            Q = 1;   // 設置為 1
            Q_n = 0;
        end else if (!S && R) begin
            Q = 0;   // 重設為 0
            Q_n = 1;
        end
    end
endmodule
```

### 程式碼解釋：
1. **`SR_Latch` 模組**：此模組實現了 SR 鎖存器。當 `S` 為 1 且 `R` 為 0 時，`Q` 被設置為 1，反向信號 `Q_n` 被設置為 0；當 `S` 為 0 且 `R` 為 1 時，`Q` 被重設為 0，`Q_n` 被設置為 1。

2. **控制邏輯**：使用 `always` 塊來監聽 `S` 和 `R` 的改變，並根據其值設置輸出 `Q` 和 `Q_n`。

#### 觸發器（Flip-Flop）

觸發器是一種基於時鐘信號的鎖存器，與鎖存器不同的是，觸發器只在時鐘信號的邊緣（上升邊或下降邊）改變其狀態。最常見的觸發器是 **D 觸發器**（Data Flip-Flop），它能夠在時鐘信號的上升或下降邊緣將輸入數據 D 記錄到其輸出 Q。

##### D 觸發器（D Flip-Flop）

D 觸發器有一個數據輸入 D，一個時鐘信號 C，以及兩個輸出 Q 和 Q_n。當時鐘信號的上升邊緣到來時，D 觸發器將輸入的數據 D 傳送到 Q 輸出端，並保持直到下一個時鐘邊緣到來。

##### Verilog 程式碼（D 觸發器）

```verilog
module D_FF (
    input wire D,       // 數據輸入
    input wire clk,     // 時鐘信號
    input wire reset,   // 重設信號
    output reg Q,       // 輸出信號
    output wire Q_n     // 輸出反向信號
);
    assign Q_n = ~Q;    // 輸出反向信號

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            Q <= 0;   // 重設為 0
        end else begin
            Q <= D;   // 傳送數據 D 到 Q
        end
    end
endmodule
```

### 程式碼解釋：
1. **`D_FF` 模組**：此模組實現了一個 D 觸發器。當 `clk` 發生上升邊緣時，輸入 `D` 的值會被鎖存並傳送到輸出 `Q`。如果 `reset` 信號為 1，則輸出 `Q` 被重設為 0。

2. **時鐘邏輯**：使用 `always @(posedge clk or posedge reset)` 來監控時鐘的上升邊緣和重設信號。如果時鐘有上升邊緣，則將 `D` 的值複製到 `Q`；如果 `reset` 被激活，則將 `Q` 重設為 0。

#### 設計意義與原理：

1. **鎖存器設計**：
   - 鎖存器是基於控制信號來記憶當前狀態的元件。它們通常用於同步控制，例如保存一個位元或信號在特定條件下的狀態。
   - SR 鎖存器最常用於設定和重設應用中，但它有不穩定狀態的問題（S 和 R 同時為 1 時），因此在設計中需要避免這種情況。

2. **觸發器設計**：
   - 觸發器基於時鐘信號進行狀態變化，它能夠保證同步行為，並在時鐘的邊緣更新輸出。D 觸發器常用於寄存器、計數器、移位寄存器等電路中。
   - 觸發器是同步邏輯電路的基礎，可以確保多個元件間的協同工作，減少異步錯誤。

### 結論：
觸發器與鎖存器是順序邏輯電路的核心元件，能夠實現狀態保存和轉換，並在計算機系統中發揮重要作用。理解它們的設計與工作原理，對於數位邏輯電路的設計至關重要，並且它們在各種應用中具有廣泛的應用價值。