`timescale 1ns / 1ps

module Camera_configure
    #(
    parameter CLK_FREQ=25000000
    )
    (
    input wire rst,       // ë³´ë“œ ë¦¬ì…‹ ë²„íŠ¼
    input wire clk, // ë³´ë“œ 50MHz í´ëŸ­ í•€
    input wire start,
    output wire sioc,
    inout wire siod,
    output wire done,
    output wire o_SCCB_ready
    );
    
    // ë‚´ë¶€ ì‹ í˜¸ ì„ ì–¸
    wire [7:0] rom_addr;
    wire [15:0] rom_dout;
    wire [7:0] SCCB_addr;
    wire SCCB_start;
    wire SCCB_ready;
    wire SCCB_SIOC_oe;
    wire SCCB_SIOD_oe;
    wire [7:0] SCCB_data;
    
    assign o_SCCB_ready = SCCB_ready;
    
    // Open-Drain ì¶œë ¥ ë²„í¼
    assign sioc = SCCB_SIOC_oe ? 1'b0 : 1'b1;
    assign siod = SCCB_SIOD_oe ? 1'b0 : 1'bz; 

    
    // 2. ROM ëª¨ë“ˆ (sys_rstì™€ clk_25Mhz ì‚¬ìš©)
    OV7670_config_rom rom1(
        .clk(clk), // ğŸš¨ ìˆ˜ì •ë¨: .ì›ë˜í¬íŠ¸ëª…(ì—°ê²°í• ì‹ í˜¸)
        .addr(rom_addr),
        .dout(rom_dout),
        .rst(rst)    // ğŸš¨ ìˆ˜ì •ë¨: ì•ˆì „í•œ ë¦¬ì…‹ ì‚¬ìš©
        );
        
    // 3. FSM ëª¨ë“ˆ (sys_rstì™€ clk_25Mhz ì‚¬ìš©)
    OV7670_config #(.CLK_FREQ(CLK_FREQ)) config_1(
        .clk(clk), // ğŸš¨ ìˆ˜ì •ë¨
        .SCCB_interface_ready(SCCB_ready),
        .rom_data(rom_dout),
        .start(start),
        .rom_addr(rom_addr),
        .done(done),
        .SCCB_interface_addr(SCCB_addr),
        .SCCB_interface_data(SCCB_data),
        .SCCB_interface_start(SCCB_start),
        .rst(rst)    // ğŸš¨ ìˆ˜ì •ë¨
        );
    
    // 4. SCCB ëª¨ë“ˆ (sys_rstì™€ clk_25Mhz ì‚¬ìš©)
    SCCB_interface #( .CLK_FREQ(CLK_FREQ)) SCCB1(
        .clk(clk), // ğŸš¨ ìˆ˜ì •ë¨
        .start(SCCB_start),
        .address(SCCB_addr),
        .data(SCCB_data),
        .ready(SCCB_ready),
        .SIOC_oe(SCCB_SIOC_oe),
        .SIOD_oe(SCCB_SIOD_oe),
        .rst(rst)    // ğŸš¨ ìˆ˜ì •ë¨
        );
    
endmodule
