xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -uc FPGA.ucf -p xc6slx9-tqg144-2 Div_Fre_Var.ngc Div_Fre_Var.ngd  
map -intstyle ise -p xc6slx9-tqg144-2 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o Div_Fre_Var_map.ncd Div_Fre_Var.ngd Div_Fre_Var.pcf 
par -w -intstyle ise -ol high -mt off Div_Fre_Var_map.ncd Div_Fre_Var.ncd Div_Fre_Var.pcf 
trce -intstyle ise -v 3 -s 2 -n 3 -fastpaths -xml Div_Fre_Var.twx Div_Fre_Var.ncd -o Div_Fre_Var.twr Div_Fre_Var.pcf -ucf FPGA.ucf 
bitgen -intstyle ise -f Div_Fre_Var.ut Div_Fre_Var.ncd 
bitgen -intstyle ise -f Div_Fre_Var.ut Div_Fre_Var.ncd 
bitgen -intstyle ise -f Div_Fre_Var.ut Div_Fre_Var.ncd 
xst -intstyle ise -ifn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.xst" -ofn "/home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.syr" 
vhdtdtfi -prj Div_Fre_Variable -o /home/pedro/Documents/ISE/Div_Fre_Variable/Div_Fre_Var.vhi -module Div_Fre_Var -template /opt/Xilinx/14.7/ISE_DS/ISE//data/vhdlinst.tft -deleteonerror -lib work Div_Fre_Var.vhd 
