# Trying to add instruction cache to the CPU

## Instruction Cache功能定义
IF_IM取址时会优先quury cache，如果命中则直接取出指令，否则向IM_MMU发起请求。

首先，我们定义`ICache不能发生写操作`，即只有读操作，不需要dirty位，这是下文的基础。

接下来我们定义ICache在如下情况下的行为：

### 请求的指令地址命中
直接由cache返回指令，不需要向IM_MMU发起请求。

### 请求的指令地址未命中
此时应按照LRU在cache中找到一个位置，将新指令的虚拟地址放入，向IM_MMU发起请求，等待IM_MMU返回指令，将指令写入cache。

### fence.i
清空所有的cache entry

对于ICache，应该只有如上的情况。

从上面情况不难看出，`ICache的插入位置介于IM_MMU和IF_IM之间`。

## ICache结构
### ICache entry
ICache的结构应该是一个`cache entry`数组，每个entry包含如下内容：
* tag: 30bit
* data: 32bit
* valid: 1bit

但在实现时我们实际上还可以继续节省空间，因为根据我们的分组逻辑，tag % N 的值已经确定了！
因此[log2(N)-1:0] 部分在分组信息中已经确定了，我们可以将其省略。
(例如分4组，这四组分别为mod4 结果为0,1,2,3的，因此其tag最后两位必然为:00,01,10,11)

因此在实现时，我们可以将tag的位数减少到(30 - log2(N))位。

### ICache分组
对于分组，我们的规定如下：

假定分为N路组相连，每路有M个entry，那么总共有N*M个entry，

对于一个给定的地址，我们首先将其mod N,获得其组号，然后在该组中寻找tag相同的entry，如果找到则命中，否则未命中。

### ICache维护：LRU
我们使用一个单独的队列结构来维护LRU

#### hit(由组合逻辑产生)
将命中的entry放到队列头

#### miss(由组合逻辑产生)
将队尾的entry替换为新的entry

### 具体的miss步骤
由组合逻辑产生miss信号，此时应该向IM_MMU传达取值请求，

从IM_MMU返回的指令应该写入cache中，实施LRU队首push操作，同时将返回信号传递给上层IF_IM。

## FENCE.I指令
资料可见于 riscv-spec-20191213 p. 32(其实pdf索引是50页), p. 131 (pdf索引是149页)

* opcode: 0001111
* funct3: 001

其余部分默认均为0

FENCE.I指令的作用是清空指令cache，即将所有entry的valid位清零。

我们现在对流水线做简单调整，`在IF阶段即识别出FENCE.I指令，然后将ICache的所有entry的valid位清零`。

这样的处理存在的问题是：IF阶段其实无法判断FENCE.I指令是否会被执行，因此这样可能会导致不该清空的情况下清空了cache。
但是，由于cache本身是一个副产品，不会对程序的正确性产生影响，因此这样的处理是可以接受的！

在代码上也极大地减轻了我们的工作量，只需要在hit阶段判断是否是FENCE.I指令，然后将所有entry的valid位清零即可。

## ICache状态机
### 状态
* IDLE：等待请求
* HIT：命中
* MISS：未命中,等待IM_MMU返回指令

### 状态转移
* IDLE -> HIT: stb为高 & hit信号为1(对应组找到tag)
* IDLE -> MISS: stb为高 & hit信号为0(对应组未找到tag)
* HIT -> IDLE: 立即发生
* MISS -> HIT: IM_MMU返回指令(mmu_ack为1)

### 状态动作
addr, we, sel信号默认穿透，不做处理
#### IDLE
##### 下一个状态为IDLE
向IM_MMU的请求置于平静状态
* stb, cyc: 0

向IF_IM的回复置于平静状态
* ack: 0

##### 下一个状态为MISS
向IM_MMU的请求置于活跃状态
* stb, cyc: 1

向IF_IM的回复置于平静状态
* ack: 0

##### 下一个状态为HIT
向IM_MMU的请求置于平静状态
* stb, cyc: 0

向IF_IM的回复置于活跃状态
* ack: 1

更改LRU队列，将命中的entry放到队首
* use_en: 1
* in_data: 命中的entry编号

#### HIT
向IM_MMU的请求置于平静状态
* stb, cyc: 0

向IF_IM的回复置低
* ack: 0

将use_en信号置为0

如果取出的指令是FENCE.I，则将所有entry的valid位清零

#### MISS
##### 下一个状态为MISS
向IM_MMU的请求置于活跃状态
* stb, cyc: 1

向IF_IM的回复置于平静状态
* ack: 0

##### 下一个状态为HIT
向IM_MMU的请求置于平静状态
* stb, cyc: 0

向IF_IM的回复置于活跃状态
* ack: 1

###### 如果err信号为0
更新entry条目，将新的entry写入cache

同时，设置队列信号:
* use_en: 1
* in_data: 新的entry编号

###### 如果err信号为1
什么都不做！

## ICache的实现
### 首先增加对fence.i的处理
ID阶段将其识别为一个`add zero zero zero`指令，即不做任何操作，不会触发任何异常。

### 头文件添加
新增头文件`cache_macros.svh`，定义了cache的一些宏定义。

### 代码结构
* queue.sv: LRU队列数据结构实现
* Inst_Cache.sv: ICache主要结构实现

### queue.sv
#### 输入
* `clk`: 时钟
* `rst`: 复位
* `use_en`: 是否使用
* `in_data`: 输入数据，即使用的entry`编号`(位数即为编号位数)

#### 输出
* `last`: 最后一个entry编号

### Inst_Cache.sv
#### 输入
* `clk`: 时钟
* `rst`: 复位

从IF_IM部分的输入
* `wbm_adr_i`: 请求地址
* `wbm_stb_i`: 请求stb
* `wbm_cyc_i`: 请求cyc
* `wbm_we_i`: 请求we
* `wbm_sel_i`: 请求sel
* `wbm_dat_i`: 请求数据(输入，不适用)

从IM_MMU部分的输入
* `mmu_ack_i`: MMU ack
* `mmu_err_i`: MMU err
* `mmu_dat_i`: MMU data

#### 输出
向IF_IM部分的输出
* `wbm_ack_o`: 回复ack
* `wbm_err_o`: 回复err
* `wbm_dat_o`: 回复数据

向IM_MMU部分的输出
* `mmu_stb_o`: MMU stb
* `mmu_cyc_o`: MMU cyc
* `mmu_adr_o`: MMU地址
* `mmu_we_o`: MMU we
* `mmu_sel_o`: MMU sel
* `mmu_dat_o`: MMU数据

## debug log
### 循环时使用线作为计数器:[Synth 8-3380] loop condition does not converge after 2000 iterations
`All loops in RTL must be unrollable (in software terms).  I.e. the limits (start, stop) must be static constants.`

vivado不支持循环时使用线作为计数器，因此需要想办法用静态常量来表示循环次数。

解决方案也比较简单：增加一个线数组，如果满足条件则操作，否则不操作。

### 循环生成模块：[Synth 8-196] conditional expression could not be resolved to a constant
疑似是宏定义中使用了由其他宏定义计算出来的值,导致vivado无法解析。可能是所有宏定义都需要是常量。

### 对wire不能在循环中赋值，需要改成logic

## 调试
首先尝试使用lab5的程序进行测试！

### 头文件奇奇怪怪的问题
vivado中头文件的问题报错似乎非常不准确，往往会在一个正确的文件里报错，而实际上问题发生在另一个文件中。

不过，如果有头文件报错，那么还是检查各个头文件路径是否正确、是否存在重复定义等问题，这些问题可能导致头文件报错。

### 理论分析
#### 没有cache的情况
我们考虑TLB命中的情况，从TLB取出PA需要一周期，然后从PA取出指令需要???个周期(加了arbiter后我不太确定了)。

但是至少需要1 + 2 + 1 = 4个周期(1个周期从IF_IM到IM_MMU，对controller来说至少要2个周期才能完成读，还没考虑arbiter等延迟，1个周期从IM_MMU到IF_IM)。

#### inst cache命中的情况
状态机直接由IDLE转到HIT，此时应该将命中的entry放到队首。

此时对于IF_IM来说，从指令发出到收到ack应该是一个周期。

故最大加速比为至少4倍

#### inst cache未命中的情况
状态机由IDLE转到MISS，此时应该向IM_MMU发出请求，时间至少为1+4+1=6个周期。

对于lab5的前6条指令，我们将经历取址的所有阶段，而对于其之后的循环，应该不超过2个周期。

查看波形符合预期。

#### 队列变化
由于这段代码的缓存情况相对简单，直到最后一项都没有占用完缓存，因此比较难反映缓存项能否正确更替！

接下来使用我自己写的一段无聊的测试代码测试cache性能，包含了10个"手动"循环，即将一段简单代码的8条指令重复了10次

(其实是9次，第一次出现时我们调用了fence.i指令，清空了cache，以测试fence.i指令的正确性)

我需要在测试中观察两点：
1. fence.i指令是否能够正确清空cache
2. cache的替换顺序是否符合LRU

检查结果：
1. 在执行fence.i时出现了意料之外的一次写入，但是由于valid位清空，这次写入不会对程序产生影响。
2. 其余指标正常