#include "ubenchmarks.i"
#include "profiler_macros.i"

.macro prefix_0_core
padding
.endm
make_ubench prefix_0, nop, prefix_0_core, nop

.macro prefix_1_core
/* 00 */             trn2_d v24, v20, v4
padding
.endm
make_ubench prefix_1, nop, prefix_1_core, nop

.macro prefix_2_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
padding
.endm
make_ubench prefix_2, nop, prefix_2_core, nop

.macro prefix_3_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
padding
.endm
make_ubench prefix_3, nop, prefix_3_core, nop

.macro prefix_4_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
padding
.endm
make_ubench prefix_4, nop, prefix_4_core, nop

.macro prefix_5_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
padding
.endm
make_ubench prefix_5, nop, prefix_5_core, nop

.macro prefix_6_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
padding
.endm
make_ubench prefix_6, nop, prefix_6_core, nop

.macro prefix_7_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
padding
.endm
make_ubench prefix_7, nop, prefix_7_core, nop

.macro prefix_8_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
padding
.endm
make_ubench prefix_8, nop, prefix_8_core, nop

.macro prefix_9_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
padding
.endm
make_ubench prefix_9, nop, prefix_9_core, nop

.macro prefix_10_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
padding
.endm
make_ubench prefix_10, nop, prefix_10_core, nop

.macro prefix_11_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
padding
.endm
make_ubench prefix_11, nop, prefix_11_core, nop

.macro prefix_12_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
padding
.endm
make_ubench prefix_12, nop, prefix_12_core, nop

.macro prefix_13_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
padding
.endm
make_ubench prefix_13, nop, prefix_13_core, nop

.macro prefix_14_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
padding
.endm
make_ubench prefix_14, nop, prefix_14_core, nop

.macro prefix_15_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
padding
.endm
make_ubench prefix_15, nop, prefix_15_core, nop

.macro prefix_16_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
padding
.endm
make_ubench prefix_16, nop, prefix_16_core, nop

.macro prefix_17_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
padding
.endm
make_ubench prefix_17, nop, prefix_17_core, nop

.macro prefix_18_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
padding
.endm
make_ubench prefix_18, nop, prefix_18_core, nop

.macro prefix_19_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
padding
.endm
make_ubench prefix_19, nop, prefix_19_core, nop

.macro prefix_20_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
padding
.endm
make_ubench prefix_20, nop, prefix_20_core, nop

.macro prefix_21_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
padding
.endm
make_ubench prefix_21, nop, prefix_21_core, nop

.macro prefix_22_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
padding
.endm
make_ubench prefix_22, nop, prefix_22_core, nop

.macro prefix_23_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
padding
.endm
make_ubench prefix_23, nop, prefix_23_core, nop

.macro prefix_24_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
padding
.endm
make_ubench prefix_24, nop, prefix_24_core, nop

.macro prefix_25_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
padding
.endm
make_ubench prefix_25, nop, prefix_25_core, nop

.macro prefix_26_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
padding
.endm
make_ubench prefix_26, nop, prefix_26_core, nop

.macro prefix_27_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
padding
.endm
make_ubench prefix_27, nop, prefix_27_core, nop

.macro prefix_28_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
padding
.endm
make_ubench prefix_28, nop, prefix_28_core, nop

.macro prefix_29_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
padding
.endm
make_ubench prefix_29, nop, prefix_29_core, nop

.macro prefix_30_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
padding
.endm
make_ubench prefix_30, nop, prefix_30_core, nop

.macro prefix_31_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
padding
.endm
make_ubench prefix_31, nop, prefix_31_core, nop

.macro prefix_32_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
padding
.endm
make_ubench prefix_32, nop, prefix_32_core, nop

.macro prefix_33_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
padding
.endm
make_ubench prefix_33, nop, prefix_33_core, nop

.macro prefix_34_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
padding
.endm
make_ubench prefix_34, nop, prefix_34_core, nop

.macro prefix_35_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
padding
.endm
make_ubench prefix_35, nop, prefix_35_core, nop

.macro prefix_36_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
padding
.endm
make_ubench prefix_36, nop, prefix_36_core, nop

.macro prefix_37_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
padding
.endm
make_ubench prefix_37, nop, prefix_37_core, nop

.macro prefix_38_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
padding
.endm
make_ubench prefix_38, nop, prefix_38_core, nop

.macro prefix_39_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
padding
.endm
make_ubench prefix_39, nop, prefix_39_core, nop

.macro prefix_40_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
padding
.endm
make_ubench prefix_40, nop, prefix_40_core, nop

.macro prefix_41_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
padding
.endm
make_ubench prefix_41, nop, prefix_41_core, nop

.macro prefix_42_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
padding
.endm
make_ubench prefix_42, nop, prefix_42_core, nop

.macro prefix_43_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
padding
.endm
make_ubench prefix_43, nop, prefix_43_core, nop

.macro prefix_44_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
padding
.endm
make_ubench prefix_44, nop, prefix_44_core, nop

.macro prefix_45_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
padding
.endm
make_ubench prefix_45, nop, prefix_45_core, nop

.macro prefix_46_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
padding
.endm
make_ubench prefix_46, nop, prefix_46_core, nop

.macro prefix_47_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
padding
.endm
make_ubench prefix_47, nop, prefix_47_core, nop

.macro prefix_48_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
padding
.endm
make_ubench prefix_48, nop, prefix_48_core, nop

.macro prefix_49_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
padding
.endm
make_ubench prefix_49, nop, prefix_49_core, nop

.macro prefix_50_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
padding
.endm
make_ubench prefix_50, nop, prefix_50_core, nop

.macro prefix_51_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
padding
.endm
make_ubench prefix_51, nop, prefix_51_core, nop

.macro prefix_52_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
padding
.endm
make_ubench prefix_52, nop, prefix_52_core, nop

.macro prefix_53_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
padding
.endm
make_ubench prefix_53, nop, prefix_53_core, nop

.macro prefix_54_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
padding
.endm
make_ubench prefix_54, nop, prefix_54_core, nop

.macro prefix_55_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
padding
.endm
make_ubench prefix_55, nop, prefix_55_core, nop

.macro prefix_56_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
padding
.endm
make_ubench prefix_56, nop, prefix_56_core, nop

.macro prefix_57_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
padding
.endm
make_ubench prefix_57, nop, prefix_57_core, nop

.macro prefix_58_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
padding
.endm
make_ubench prefix_58, nop, prefix_58_core, nop

.macro prefix_59_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
padding
.endm
make_ubench prefix_59, nop, prefix_59_core, nop

.macro prefix_60_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
padding
.endm
make_ubench prefix_60, nop, prefix_60_core, nop

.macro prefix_61_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
padding
.endm
make_ubench prefix_61, nop, prefix_61_core, nop

.macro prefix_62_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
padding
.endm
make_ubench prefix_62, nop, prefix_62_core, nop

.macro prefix_63_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
padding
.endm
make_ubench prefix_63, nop, prefix_63_core, nop

.macro prefix_64_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
padding
.endm
make_ubench prefix_64, nop, prefix_64_core, nop

.macro prefix_65_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
padding
.endm
make_ubench prefix_65, nop, prefix_65_core, nop

.macro prefix_66_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
padding
.endm
make_ubench prefix_66, nop, prefix_66_core, nop

.macro prefix_67_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
padding
.endm
make_ubench prefix_67, nop, prefix_67_core, nop

.macro prefix_68_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
padding
.endm
make_ubench prefix_68, nop, prefix_68_core, nop

.macro prefix_69_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
padding
.endm
make_ubench prefix_69, nop, prefix_69_core, nop

.macro prefix_70_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
padding
.endm
make_ubench prefix_70, nop, prefix_70_core, nop

.macro prefix_71_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
padding
.endm
make_ubench prefix_71, nop, prefix_71_core, nop

.macro prefix_72_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
padding
.endm
make_ubench prefix_72, nop, prefix_72_core, nop

.macro prefix_73_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
padding
.endm
make_ubench prefix_73, nop, prefix_73_core, nop

.macro prefix_74_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
padding
.endm
make_ubench prefix_74, nop, prefix_74_core, nop

.macro prefix_75_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
padding
.endm
make_ubench prefix_75, nop, prefix_75_core, nop

.macro prefix_76_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
padding
.endm
make_ubench prefix_76, nop, prefix_76_core, nop

.macro prefix_77_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
padding
.endm
make_ubench prefix_77, nop, prefix_77_core, nop

.macro prefix_78_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
padding
.endm
make_ubench prefix_78, nop, prefix_78_core, nop

.macro prefix_79_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
padding
.endm
make_ubench prefix_79, nop, prefix_79_core, nop

.macro prefix_80_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
padding
.endm
make_ubench prefix_80, nop, prefix_80_core, nop

.macro prefix_81_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
padding
.endm
make_ubench prefix_81, nop, prefix_81_core, nop

.macro prefix_82_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
padding
.endm
make_ubench prefix_82, nop, prefix_82_core, nop

.macro prefix_83_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
padding
.endm
make_ubench prefix_83, nop, prefix_83_core, nop

.macro prefix_84_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
padding
.endm
make_ubench prefix_84, nop, prefix_84_core, nop

.macro prefix_85_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
padding
.endm
make_ubench prefix_85, nop, prefix_85_core, nop

.macro prefix_86_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
padding
.endm
make_ubench prefix_86, nop, prefix_86_core, nop

.macro prefix_87_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
padding
.endm
make_ubench prefix_87, nop, prefix_87_core, nop

.macro prefix_88_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
padding
.endm
make_ubench prefix_88, nop, prefix_88_core, nop

.macro prefix_89_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
padding
.endm
make_ubench prefix_89, nop, prefix_89_core, nop

.macro prefix_90_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
padding
.endm
make_ubench prefix_90, nop, prefix_90_core, nop

.macro prefix_91_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
padding
.endm
make_ubench prefix_91, nop, prefix_91_core, nop

.macro prefix_92_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
padding
.endm
make_ubench prefix_92, nop, prefix_92_core, nop

.macro prefix_93_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
padding
.endm
make_ubench prefix_93, nop, prefix_93_core, nop

.macro prefix_94_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
padding
.endm
make_ubench prefix_94, nop, prefix_94_core, nop

.macro prefix_95_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
padding
.endm
make_ubench prefix_95, nop, prefix_95_core, nop

.macro prefix_96_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
padding
.endm
make_ubench prefix_96, nop, prefix_96_core, nop

.macro prefix_97_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
padding
.endm
make_ubench prefix_97, nop, prefix_97_core, nop

.macro prefix_98_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
padding
.endm
make_ubench prefix_98, nop, prefix_98_core, nop

.macro prefix_99_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
padding
.endm
make_ubench prefix_99, nop, prefix_99_core, nop

.macro prefix_100_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
padding
.endm
make_ubench prefix_100, nop, prefix_100_core, nop

.macro prefix_101_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
padding
.endm
make_ubench prefix_101, nop, prefix_101_core, nop

.macro prefix_102_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
padding
.endm
make_ubench prefix_102, nop, prefix_102_core, nop

.macro prefix_103_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
padding
.endm
make_ubench prefix_103, nop, prefix_103_core, nop

.macro prefix_104_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
padding
.endm
make_ubench prefix_104, nop, prefix_104_core, nop

.macro prefix_105_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
padding
.endm
make_ubench prefix_105, nop, prefix_105_core, nop

.macro prefix_106_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
padding
.endm
make_ubench prefix_106, nop, prefix_106_core, nop

.macro prefix_107_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
padding
.endm
make_ubench prefix_107, nop, prefix_107_core, nop

.macro prefix_108_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
padding
.endm
make_ubench prefix_108, nop, prefix_108_core, nop

.macro prefix_109_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
padding
.endm
make_ubench prefix_109, nop, prefix_109_core, nop

.macro prefix_110_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
padding
.endm
make_ubench prefix_110, nop, prefix_110_core, nop

.macro prefix_111_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
padding
.endm
make_ubench prefix_111, nop, prefix_111_core, nop

.macro prefix_112_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
padding
.endm
make_ubench prefix_112, nop, prefix_112_core, nop

.macro prefix_113_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
padding
.endm
make_ubench prefix_113, nop, prefix_113_core, nop

.macro prefix_114_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
padding
.endm
make_ubench prefix_114, nop, prefix_114_core, nop

.macro prefix_115_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
padding
.endm
make_ubench prefix_115, nop, prefix_115_core, nop

.macro prefix_116_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
padding
.endm
make_ubench prefix_116, nop, prefix_116_core, nop

.macro prefix_117_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
padding
.endm
make_ubench prefix_117, nop, prefix_117_core, nop

.macro prefix_118_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
padding
.endm
make_ubench prefix_118, nop, prefix_118_core, nop

.macro prefix_119_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
padding
.endm
make_ubench prefix_119, nop, prefix_119_core, nop

.macro prefix_120_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
padding
.endm
make_ubench prefix_120, nop, prefix_120_core, nop

.macro prefix_121_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
padding
.endm
make_ubench prefix_121, nop, prefix_121_core, nop

.macro prefix_122_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
padding
.endm
make_ubench prefix_122, nop, prefix_122_core, nop

.macro prefix_123_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
padding
.endm
make_ubench prefix_123, nop, prefix_123_core, nop

.macro prefix_124_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
padding
.endm
make_ubench prefix_124, nop, prefix_124_core, nop

.macro prefix_125_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
padding
.endm
make_ubench prefix_125, nop, prefix_125_core, nop

.macro prefix_126_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
padding
.endm
make_ubench prefix_126, nop, prefix_126_core, nop

.macro prefix_127_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
padding
.endm
make_ubench prefix_127, nop, prefix_127_core, nop

.macro prefix_128_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
padding
.endm
make_ubench prefix_128, nop, prefix_128_core, nop

.macro prefix_129_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
padding
.endm
make_ubench prefix_129, nop, prefix_129_core, nop

.macro prefix_130_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
padding
.endm
make_ubench prefix_130, nop, prefix_130_core, nop

.macro prefix_131_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
padding
.endm
make_ubench prefix_131, nop, prefix_131_core, nop

.macro prefix_132_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
padding
.endm
make_ubench prefix_132, nop, prefix_132_core, nop

.macro prefix_133_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
padding
.endm
make_ubench prefix_133, nop, prefix_133_core, nop

.macro prefix_134_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
padding
.endm
make_ubench prefix_134, nop, prefix_134_core, nop

.macro prefix_135_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
padding
.endm
make_ubench prefix_135, nop, prefix_135_core, nop

.macro prefix_136_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
padding
.endm
make_ubench prefix_136, nop, prefix_136_core, nop

.macro prefix_137_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
padding
.endm
make_ubench prefix_137, nop, prefix_137_core, nop

.macro prefix_138_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
padding
.endm
make_ubench prefix_138, nop, prefix_138_core, nop

.macro prefix_139_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
padding
.endm
make_ubench prefix_139, nop, prefix_139_core, nop

.macro prefix_140_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
padding
.endm
make_ubench prefix_140, nop, prefix_140_core, nop

.macro prefix_141_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
padding
.endm
make_ubench prefix_141, nop, prefix_141_core, nop

.macro prefix_142_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
padding
.endm
make_ubench prefix_142, nop, prefix_142_core, nop

.macro prefix_143_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
padding
.endm
make_ubench prefix_143, nop, prefix_143_core, nop

.macro prefix_144_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
padding
.endm
make_ubench prefix_144, nop, prefix_144_core, nop

.macro prefix_145_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
padding
.endm
make_ubench prefix_145, nop, prefix_145_core, nop

.macro prefix_146_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
padding
.endm
make_ubench prefix_146, nop, prefix_146_core, nop

.macro prefix_147_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
padding
.endm
make_ubench prefix_147, nop, prefix_147_core, nop

.macro prefix_148_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
padding
.endm
make_ubench prefix_148, nop, prefix_148_core, nop

.macro prefix_149_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
padding
.endm
make_ubench prefix_149, nop, prefix_149_core, nop

.macro prefix_150_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
padding
.endm
make_ubench prefix_150, nop, prefix_150_core, nop

.macro prefix_151_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
padding
.endm
make_ubench prefix_151, nop, prefix_151_core, nop

.macro prefix_152_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
padding
.endm
make_ubench prefix_152, nop, prefix_152_core, nop

.macro prefix_153_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
padding
.endm
make_ubench prefix_153, nop, prefix_153_core, nop

.macro prefix_154_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
padding
.endm
make_ubench prefix_154, nop, prefix_154_core, nop

.macro prefix_155_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
padding
.endm
make_ubench prefix_155, nop, prefix_155_core, nop

.macro prefix_156_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
padding
.endm
make_ubench prefix_156, nop, prefix_156_core, nop

.macro prefix_157_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
padding
.endm
make_ubench prefix_157, nop, prefix_157_core, nop

.macro prefix_158_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
padding
.endm
make_ubench prefix_158, nop, prefix_158_core, nop

.macro prefix_159_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
padding
.endm
make_ubench prefix_159, nop, prefix_159_core, nop

.macro prefix_160_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
padding
.endm
make_ubench prefix_160, nop, prefix_160_core, nop

.macro prefix_161_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
padding
.endm
make_ubench prefix_161, nop, prefix_161_core, nop

.macro prefix_162_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
padding
.endm
make_ubench prefix_162, nop, prefix_162_core, nop

.macro prefix_163_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
padding
.endm
make_ubench prefix_163, nop, prefix_163_core, nop

.macro prefix_164_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
padding
.endm
make_ubench prefix_164, nop, prefix_164_core, nop

.macro prefix_165_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
padding
.endm
make_ubench prefix_165, nop, prefix_165_core, nop

.macro prefix_166_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
padding
.endm
make_ubench prefix_166, nop, prefix_166_core, nop

.macro prefix_167_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
padding
.endm
make_ubench prefix_167, nop, prefix_167_core, nop

.macro prefix_168_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
padding
.endm
make_ubench prefix_168, nop, prefix_168_core, nop

.macro prefix_169_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
padding
.endm
make_ubench prefix_169, nop, prefix_169_core, nop

.macro prefix_170_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
padding
.endm
make_ubench prefix_170, nop, prefix_170_core, nop

.macro prefix_171_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
padding
.endm
make_ubench prefix_171, nop, prefix_171_core, nop

.macro prefix_172_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
padding
.endm
make_ubench prefix_172, nop, prefix_172_core, nop

.macro prefix_173_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
padding
.endm
make_ubench prefix_173, nop, prefix_173_core, nop

.macro prefix_174_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
padding
.endm
make_ubench prefix_174, nop, prefix_174_core, nop

.macro prefix_175_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
padding
.endm
make_ubench prefix_175, nop, prefix_175_core, nop

.macro prefix_176_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
padding
.endm
make_ubench prefix_176, nop, prefix_176_core, nop

.macro prefix_177_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
padding
.endm
make_ubench prefix_177, nop, prefix_177_core, nop

.macro prefix_178_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
padding
.endm
make_ubench prefix_178, nop, prefix_178_core, nop

.macro prefix_179_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
padding
.endm
make_ubench prefix_179, nop, prefix_179_core, nop

.macro prefix_180_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
padding
.endm
make_ubench prefix_180, nop, prefix_180_core, nop

.macro prefix_181_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
padding
.endm
make_ubench prefix_181, nop, prefix_181_core, nop

.macro prefix_182_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
padding
.endm
make_ubench prefix_182, nop, prefix_182_core, nop

.macro prefix_183_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
padding
.endm
make_ubench prefix_183, nop, prefix_183_core, nop

.macro prefix_184_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
padding
.endm
make_ubench prefix_184, nop, prefix_184_core, nop

.macro prefix_185_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
padding
.endm
make_ubench prefix_185, nop, prefix_185_core, nop

.macro prefix_186_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
padding
.endm
make_ubench prefix_186, nop, prefix_186_core, nop

.macro prefix_187_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
padding
.endm
make_ubench prefix_187, nop, prefix_187_core, nop

.macro prefix_188_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
padding
.endm
make_ubench prefix_188, nop, prefix_188_core, nop

.macro prefix_189_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
padding
.endm
make_ubench prefix_189, nop, prefix_189_core, nop

.macro prefix_190_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
padding
.endm
make_ubench prefix_190, nop, prefix_190_core, nop

.macro prefix_191_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
padding
.endm
make_ubench prefix_191, nop, prefix_191_core, nop

.macro prefix_192_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
padding
.endm
make_ubench prefix_192, nop, prefix_192_core, nop

.macro prefix_193_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
padding
.endm
make_ubench prefix_193, nop, prefix_193_core, nop

.macro prefix_194_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
padding
.endm
make_ubench prefix_194, nop, prefix_194_core, nop

.macro prefix_195_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
padding
.endm
make_ubench prefix_195, nop, prefix_195_core, nop

.macro prefix_196_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
padding
.endm
make_ubench prefix_196, nop, prefix_196_core, nop

.macro prefix_197_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
padding
.endm
make_ubench prefix_197, nop, prefix_197_core, nop

.macro prefix_198_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
padding
.endm
make_ubench prefix_198, nop, prefix_198_core, nop

.macro prefix_199_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
padding
.endm
make_ubench prefix_199, nop, prefix_199_core, nop

.macro prefix_200_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
padding
.endm
make_ubench prefix_200, nop, prefix_200_core, nop

.macro prefix_201_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
padding
.endm
make_ubench prefix_201, nop, prefix_201_core, nop

.macro prefix_202_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
padding
.endm
make_ubench prefix_202, nop, prefix_202_core, nop

.macro prefix_203_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
padding
.endm
make_ubench prefix_203, nop, prefix_203_core, nop

.macro prefix_204_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
padding
.endm
make_ubench prefix_204, nop, prefix_204_core, nop

.macro prefix_205_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
padding
.endm
make_ubench prefix_205, nop, prefix_205_core, nop

.macro prefix_206_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
padding
.endm
make_ubench prefix_206, nop, prefix_206_core, nop

.macro prefix_207_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
padding
.endm
make_ubench prefix_207, nop, prefix_207_core, nop

.macro prefix_208_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
padding
.endm
make_ubench prefix_208, nop, prefix_208_core, nop

.macro prefix_209_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
padding
.endm
make_ubench prefix_209, nop, prefix_209_core, nop

.macro prefix_210_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
padding
.endm
make_ubench prefix_210, nop, prefix_210_core, nop

.macro prefix_211_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
padding
.endm
make_ubench prefix_211, nop, prefix_211_core, nop

.macro prefix_212_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
padding
.endm
make_ubench prefix_212, nop, prefix_212_core, nop

.macro prefix_213_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
padding
.endm
make_ubench prefix_213, nop, prefix_213_core, nop

.macro prefix_214_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
padding
.endm
make_ubench prefix_214, nop, prefix_214_core, nop

.macro prefix_215_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
padding
.endm
make_ubench prefix_215, nop, prefix_215_core, nop

.macro prefix_216_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
padding
.endm
make_ubench prefix_216, nop, prefix_216_core, nop

.macro prefix_217_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
padding
.endm
make_ubench prefix_217, nop, prefix_217_core, nop

.macro prefix_218_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
padding
.endm
make_ubench prefix_218, nop, prefix_218_core, nop

.macro prefix_219_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
padding
.endm
make_ubench prefix_219, nop, prefix_219_core, nop

.macro prefix_220_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
padding
.endm
make_ubench prefix_220, nop, prefix_220_core, nop

.macro prefix_221_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
padding
.endm
make_ubench prefix_221, nop, prefix_221_core, nop

.macro prefix_222_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
padding
.endm
make_ubench prefix_222, nop, prefix_222_core, nop

.macro prefix_223_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
padding
.endm
make_ubench prefix_223, nop, prefix_223_core, nop

.macro prefix_224_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
padding
.endm
make_ubench prefix_224, nop, prefix_224_core, nop

.macro prefix_225_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
padding
.endm
make_ubench prefix_225, nop, prefix_225_core, nop

.macro prefix_226_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
padding
.endm
make_ubench prefix_226, nop, prefix_226_core, nop

.macro prefix_227_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
padding
.endm
make_ubench prefix_227, nop, prefix_227_core, nop

.macro prefix_228_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
padding
.endm
make_ubench prefix_228, nop, prefix_228_core, nop

.macro prefix_229_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
padding
.endm
make_ubench prefix_229, nop, prefix_229_core, nop

.macro prefix_230_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
padding
.endm
make_ubench prefix_230, nop, prefix_230_core, nop

.macro prefix_231_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
padding
.endm
make_ubench prefix_231, nop, prefix_231_core, nop

.macro prefix_232_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
padding
.endm
make_ubench prefix_232, nop, prefix_232_core, nop

.macro prefix_233_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
padding
.endm
make_ubench prefix_233, nop, prefix_233_core, nop

.macro prefix_234_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
padding
.endm
make_ubench prefix_234, nop, prefix_234_core, nop

.macro prefix_235_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
padding
.endm
make_ubench prefix_235, nop, prefix_235_core, nop

.macro prefix_236_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
padding
.endm
make_ubench prefix_236, nop, prefix_236_core, nop

.macro prefix_237_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
padding
.endm
make_ubench prefix_237, nop, prefix_237_core, nop

.macro prefix_238_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
padding
.endm
make_ubench prefix_238, nop, prefix_238_core, nop

.macro prefix_239_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
padding
.endm
make_ubench prefix_239, nop, prefix_239_core, nop

.macro prefix_240_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
padding
.endm
make_ubench prefix_240, nop, prefix_240_core, nop

.macro prefix_241_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
padding
.endm
make_ubench prefix_241, nop, prefix_241_core, nop

.macro prefix_242_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
padding
.endm
make_ubench prefix_242, nop, prefix_242_core, nop

.macro prefix_243_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
padding
.endm
make_ubench prefix_243, nop, prefix_243_core, nop

.macro prefix_244_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
padding
.endm
make_ubench prefix_244, nop, prefix_244_core, nop

.macro prefix_245_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
padding
.endm
make_ubench prefix_245, nop, prefix_245_core, nop

.macro prefix_246_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
padding
.endm
make_ubench prefix_246, nop, prefix_246_core, nop

.macro prefix_247_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
padding
.endm
make_ubench prefix_247, nop, prefix_247_core, nop

.macro prefix_248_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
padding
.endm
make_ubench prefix_248, nop, prefix_248_core, nop

.macro prefix_249_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
padding
.endm
make_ubench prefix_249, nop, prefix_249_core, nop

.macro prefix_250_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
padding
.endm
make_ubench prefix_250, nop, prefix_250_core, nop

.macro prefix_251_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
padding
.endm
make_ubench prefix_251, nop, prefix_251_core, nop

.macro prefix_252_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
padding
.endm
make_ubench prefix_252, nop, prefix_252_core, nop

.macro prefix_253_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
padding
.endm
make_ubench prefix_253, nop, prefix_253_core, nop

.macro prefix_254_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
padding
.endm
make_ubench prefix_254, nop, prefix_254_core, nop

.macro prefix_255_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
/* 254 */     nop
padding
.endm
make_ubench prefix_255, nop, prefix_255_core, nop

.macro prefix_256_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
/* 254 */     nop
/* 255 */     nop
padding
.endm
make_ubench prefix_256, nop, prefix_256_core, nop

.macro prefix_257_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
/* 254 */     nop
/* 255 */     nop
/* 256 */     nop
padding
.endm
make_ubench prefix_257, nop, prefix_257_core, nop

.macro prefix_258_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
/* 254 */     nop
/* 255 */     nop
/* 256 */     nop
/* 257 */             vins v19, x26, 1
padding
.endm
make_ubench prefix_258, nop, prefix_258_core, nop

.macro prefix_259_core
/* 00 */             trn2_d v24, v20, v4
/* 01 */             ldr x19, [x1, #112]
/* 02 */             vmul v25, v12, v2
/* 03 */             ldr x21, [x3]
/* 04 */             vmul v21, v24, v2
/* 05 */             ldr x7, [x1, #120]
/* 06 */             vqrdmulh v16, v12, v19
/* 07 */             ldr x9, [x3, #-8]
/* 08 */             vqrdmulh v30, v24, v19
/* 09 */             vins v29, x19, 0
/* 10 */             trn1_d v15, v3, v22
/* 11 */             vins v14, x21, 0
/* 12 */             trn1_d v1, v20, v4
/* 13 */             vins v29, x7, 1
/* 14 */             vmlsq v25, v16, v7, 0
/* 15 */             vins v14, x9, 1
/* 16 */             vmlsq v21, v30, v7, 0
/* 17 */             ldr x24, [x4, #-16]
/* 18 */             vmulq v0, v29, v14, 0
/* 19 */             vins v13, x10, 1
/* 20 */             vqrdmulhq v16, v29, v14, 1
/* 21 */             ldr x9, [x1, #80]
/* 22 */             vsub v22, v15, v25
/* 23 */             ldr x27, [x1, #88]
/* 24 */             vadd v18, v1, v21
/* 25 */             vins v6, x24, 0
/* 26 */             vsub v5, v1, v21
/* 27 */             ldr x24, [x1, #96]
/* 28 */             vmlsq v0, v16, v7, 0
/* 29 */             vins v23, x9, 0
/* 30 */             vqrdmulh v10, v18, v9
/* 31 */             ldr x9, [x1, #104]
/* 32 */             vmul v18, v18, v13
/* 33 */             vins v23, x27, 1
/* 34 */             vadd v12, v15, v25
/* 35 */             vins v3, x24, 0
/* 36 */             vadd v24, v23, v0
/* 37 */             ldr x16, [x4, #64]
/* 38 */             vsub v20, v23, v0
/* 39 */             vins v3, x9, 1
/* 40 */             vmlsq v18, v10, v7, 0
/* 41 */             ldr x10, [x4, #40]
/* 42 */             vqrdmulhq v23, v24, v14, 3
/* 43 */             ldr x24, [x4, #56]
/* 44 */             vmulq v27, v20, v14, 4
/* 45 */             ldr x9, [x4, #-8]
/* 46 */             vmulq v30, v3, v14, 0
/* 47 */             ldr x26, [x4, #24]
/* 48 */             vadd v10, v12, v18
/* 49 */             ldr x14, [x4]
/* 50 */             vmulq v8, v24, v14, 2
/* 51 */             ldr x7, [x1, #64]
/* 52 */             vqrdmulhq v19, v3, v14, 1
/* 53 */             vins v6, x9, 1
/* 54 */             vqrdmulhq v31, v20, v14, 5
/* 55 */             ldr x9, [x4, #-88]
/* 56 */             vqrdmulh v21, v5, v6
/* 57 */             ldr x12, [x1, #72]
/* 58 */             vmul v4, v5, v28
/* 59 */             vins v2, x14, 0
/* 60 */             vmlsq v30, v19, v7, 0
/* 61 */             vins v26, x7, 0
/* 62 */             vsub v11, v12, v18
/* 63 */             vins v2, x9, 1
/* 64 */             vmlsq v27, v31, v7, 0
/* 65 */             vins v26, x12, 1
/* 66 */             vmlsq v4, v21, v7, 0
/* 67 */     nop
/* 68 */             vsub v0, v26, v30
/* 69 */     nop
/* 70 */             vadd v5, v26, v30
/* 71 */     nop
/* 72 */             vqdmulhq v21, v10, v7, 1
/* 73 */     nop
/* 74 */             vsub v30, v0, v27
/* 75 */     nop
/* 76 */             vsub v13, v22, v4
/* 77 */     nop
/* 78 */             vadd v12, v22, v4
/* 79 */     nop
/* 80 */             srshr v21.8H, v21.8H, #11
/* 81 */     nop
/* 82 */             vqdmulhq v3, v11, v7, 1
/* 83 */     nop
/* 84 */             vqdmulhq v4, v12, v7, 1
/* 85 */     nop
/* 86 */             vmlsq v10, v21, v7, 0
/* 87 */     nop
/* 88 */             vqdmulhq v28, v13, v7, 1
/* 89 */     nop
/* 90 */             srshr v3.8H, v3.8H, #11
/* 91 */     nop
/* 92 */             srshr v4.8H, v4.8H, #11
/* 93 */     nop
/* 94 */             vmlsq v8, v23, v7, 0
/* 95 */     nop
/* 96 */             vmlsq v11, v3, v7, 0
/* 97 */     nop
/* 98 */             vmlsq v12, v4, v7, 0
/* 99 */             ldr x11, [x4, #-24]
/* 100 */             srshr v21.8H, v28.8H, #11
/* 101 */             ldr x9, [x4, #-80]
/* 102 */             vadd v31, v5, v8
/* 103 */             ldr x14, [x4, #-48]
/* 104 */             vsub v18, v5, v8
/* 105 */             vins v28, x16, 0
/* 106 */             vmlsq v13, v21, v7, 0
/* 107 */     nop
/* 108 */             vadd v8, v0, v27
/* 109 */             vins v19, x9, 0
/* 110 */             trn1_s v3, v31, v18
/* 111 */             vins v9, x14, 0
/* 112 */             trn2_s v20, v31, v18
/* 113 */             vins v28, x11, 1
/* 114 */             trn1_s v22, v8, v30
/* 115 */             vins v9, x24, 1
/* 116 */             trn2_s v4, v8, v30
/* 117 */             ldr x24, [x4, #-64]
/* 118 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 119 */     nop
/* 120 */     nop
/* 121 */     nop
/* 122 */     nop
/* 123 */     nop
/* 124 */     nop
/* 125 */     nop
/* 126 */     nop
/* 127 */             vins v19, x26, 1
/* 128 */             trn2_d v12, v3, v22
/* 129 */             vins v13, x24, 0
/* 130 */             trn2_d v24, v20, v4
/* 131 */             ldr x19, [x1, #112]
/* 132 */             vmul v25, v12, v2
/* 133 */             ldr x21, [x3]
/* 134 */             vmul v21, v24, v2
/* 135 */             ldr x7, [x1, #120]
/* 136 */             vqrdmulh v16, v12, v19
/* 137 */             ldr x9, [x3, #-8]
/* 138 */             vqrdmulh v30, v24, v19
/* 139 */             vins v29, x19, 0
/* 140 */             trn1_d v15, v3, v22
/* 141 */             vins v14, x21, 0
/* 142 */             trn1_d v1, v20, v4
/* 143 */             vins v29, x7, 1
/* 144 */             vmlsq v25, v16, v7, 0
/* 145 */             vins v14, x9, 1
/* 146 */             vmlsq v21, v30, v7, 0
/* 147 */             ldr x24, [x4, #-16]
/* 148 */             vmulq v0, v29, v14, 0
/* 149 */             vins v13, x10, 1
/* 150 */             vqrdmulhq v16, v29, v14, 1
/* 151 */             ldr x9, [x1, #80]
/* 152 */             vsub v22, v15, v25
/* 153 */             ldr x27, [x1, #88]
/* 154 */             vadd v18, v1, v21
/* 155 */             vins v6, x24, 0
/* 156 */             vsub v5, v1, v21
/* 157 */             ldr x24, [x1, #96]
/* 158 */             vmlsq v0, v16, v7, 0
/* 159 */             vins v23, x9, 0
/* 160 */             vqrdmulh v10, v18, v9
/* 161 */             ldr x9, [x1, #104]
/* 162 */             vmul v18, v18, v13
/* 163 */             vins v23, x27, 1
/* 164 */             vadd v12, v15, v25
/* 165 */             vins v3, x24, 0
/* 166 */             vadd v24, v23, v0
/* 167 */             ldr x16, [x4, #64]
/* 168 */             vsub v20, v23, v0
/* 169 */             vins v3, x9, 1
/* 170 */             vmlsq v18, v10, v7, 0
/* 171 */             ldr x10, [x4, #40]
/* 172 */             vqrdmulhq v23, v24, v14, 3
/* 173 */             ldr x24, [x4, #56]
/* 174 */             vmulq v27, v20, v14, 4
/* 175 */             ldr x9, [x4, #-8]
/* 176 */             vmulq v30, v3, v14, 0
/* 177 */             ldr x26, [x4, #24]
/* 178 */             vadd v10, v12, v18
/* 179 */             ldr x14, [x4]
/* 180 */             vmulq v8, v24, v14, 2
/* 181 */             ldr x7, [x1, #64]
/* 182 */             vqrdmulhq v19, v3, v14, 1
/* 183 */             vins v6, x9, 1
/* 184 */             vqrdmulhq v31, v20, v14, 5
/* 185 */             ldr x9, [x4, #-88]
/* 186 */             vqrdmulh v21, v5, v6
/* 187 */             ldr x12, [x1, #72]
/* 188 */             vmul v4, v5, v28
/* 189 */             vins v2, x14, 0
/* 190 */             vmlsq v30, v19, v7, 0
/* 191 */             vins v26, x7, 0
/* 192 */             vsub v11, v12, v18
/* 193 */             vins v2, x9, 1
/* 194 */             vmlsq v27, v31, v7, 0
/* 195 */             vins v26, x12, 1
/* 196 */             vmlsq v4, v21, v7, 0
/* 197 */     nop
/* 198 */             vsub v0, v26, v30
/* 199 */     nop
/* 200 */             vadd v5, v26, v30
/* 201 */     nop
/* 202 */             vqdmulhq v21, v10, v7, 1
/* 203 */     nop
/* 204 */             vsub v30, v0, v27
/* 205 */     nop
/* 206 */             vsub v13, v22, v4
/* 207 */     nop
/* 208 */             vadd v12, v22, v4
/* 209 */     nop
/* 210 */             srshr v21.8H, v21.8H, #11
/* 211 */     nop
/* 212 */             vqdmulhq v3, v11, v7, 1
/* 213 */     nop
/* 214 */             vqdmulhq v4, v12, v7, 1
/* 215 */     nop
/* 216 */             vmlsq v10, v21, v7, 0
/* 217 */     nop
/* 218 */             vqdmulhq v28, v13, v7, 1
/* 219 */     nop
/* 220 */             srshr v3.8H, v3.8H, #11
/* 221 */     nop
/* 222 */             srshr v4.8H, v4.8H, #11
/* 223 */     nop
/* 224 */             vmlsq v8, v23, v7, 0
/* 225 */     nop
/* 226 */             vmlsq v11, v3, v7, 0
/* 227 */     nop
/* 228 */             vmlsq v12, v4, v7, 0
/* 229 */             ldr x11, [x4, #-24]
/* 230 */             srshr v21.8H, v28.8H, #11
/* 231 */             ldr x9, [x4, #-80]
/* 232 */             vadd v31, v5, v8
/* 233 */             ldr x14, [x4, #-48]
/* 234 */             vsub v18, v5, v8
/* 235 */             vins v28, x16, 0
/* 236 */             vmlsq v13, v21, v7, 0
/* 237 */     nop
/* 238 */             vadd v8, v0, v27
/* 239 */             vins v19, x9, 0
/* 240 */             trn1_s v3, v31, v18
/* 241 */             vins v9, x14, 0
/* 242 */             trn2_s v20, v31, v18
/* 243 */             vins v28, x11, 1
/* 244 */             trn1_s v22, v8, v30
/* 245 */             vins v9, x24, 1
/* 246 */             trn2_s v4, v8, v30
/* 247 */             ldr x24, [x4, #-64]
/* 248 */             st4 {v10.4S,v11.4S,v12.4S,v13.4S}, [x1]
/* 249 */     nop
/* 250 */     nop
/* 251 */     nop
/* 252 */     nop
/* 253 */     nop
/* 254 */     nop
/* 255 */     nop
/* 256 */     nop
/* 257 */             vins v19, x26, 1
/* 258 */             trn2_d v12, v3, v22
padding
.endm
make_ubench prefix_259, nop, prefix_259_core, nop
