ADDIU_1:
addiu t2 t2 0x08	001001 00010 00010 0000000000001000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 8

ADDIU_2:
addiu t3 t3 0x08	001001 00010 00010 0000000000001000
addiu t3 t2 0x02	001001 00010 00010 0000000000000010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 10

ADDIU_3:
addiu t3 t3 0x06	001001 00010 00010 0000000000000110
addiu t3 t2 0x00	001001 00010 00010 0000000000000000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 6

ADDIU_4:
addiu t3 t3 0x00	001001 00010 00010 0000000000000000
addiu t3 t2 0x00	001001 00010 00010 0000000000000000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0 (obviously, if it's something else then something has gone very wrong)

ADDU_1:
addiu t5 t5 0x09	001001 00101 00101 0000000000001001
addu t2 t5 t5		000000 00101 00101 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 18

AND_1:
addiu t4 t4 0xC		001001 00100 00100 0000000000001100
addiu t5 t5 0xA 	001001 00101 00101 0000000000001010
and t2 t4 t5 		000000 00100 00101 00010 00000 100100
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 8

ANDI_1:
addiu t4 t4 0x3		001001 00100 00100 0000000000000011
andi t2, t4, 0x6	001100 00100 00010 0000000000000110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 2

DIVU_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
divu t5 t4 		000000 00101 00100 0000000000 011011
MFHI t6   		000000 0000000000 00110 00000 010000
MFLO t7   		000000 0000000000 00111 00000 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 7

DIVU_2:
addiu t4 t4 0x12	001001 00100 00100 0000000000010010
addiu t5 t5 0x4B 	001001 00101 00101 0000000001001011
divu t5 t4 		000000 00101 00100 000000000 011011
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = 7

DIVU_3:
addiu t4 t4 0x3E	001001 00100 00100 0000000000111110
addiu t5 t5 0x63 	001001 00101 00101 0000000001100011
divu t4 t5 		000000 00101 00100 0000000000 011011
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
LO = 0, HI = 62
Reg 2 = 62

DIVU_4:
addiu t4 t4 0x3E	001001 00100 00100 0000000000111110
divu t5 t4 		000000 00101 00100 000000000 011011
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
THIS SHOULD THROW UP A DIV0 ERROR, HOWEVER THESE CONDITIONS NEED TO BE CHECKED SEPERATELY AS IT ISN'T A PART OF THE CORE DIV OPERATION

MULTU_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
multu t5 t4		000000 00101 00100 0000000000 011001
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 847

MULTU_2:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
addiu t5 t5 0xFFFF 	001001 00101 00101 1111111111111111
multu t5 t4		000000 00101 00100 0000000000 011001
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = 4294836225

OR_1:
addiu t4 t4 0xC		001001 00100 00100 0000000000001100
addiu t5 t5 0xA 	001001 00101 00101 0000000000001010
or t2 t4 t5 		000000 00100 00101 00010 00000 100101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 14

ORI_1:
addiu t4 t4 0x3		001001 00100 00100 0000000000000011
ori t2, t4, 0x6		001101 00100 00010 0000000000000110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 7

SLL_1:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sll t2 t4 0x2		000000 00000 00100 00010 00010 000000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 98328

SLL_2:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sll t2 t4 0x12		000000 00000 00100 00010 10010 000000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 2149056512

SLL_3:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sll t2 t4 0x0		000000 00000 00100 00010 00000 000000
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 24582 (unchanged from addiu)

SLLV_1:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
addiu t5 t5 0x0002	001001 00101 00101 0000000000000010
sllv t2 t4 t5		000000 00101 00100 00010 00000 000100
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 98328

SLLV_2:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
addiu t5 t5 0x10	001001 00101 00101 0000000000010010
sllv t2 t4 t5		000000 00101 00100 00010 00000 000100
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 2149056512

SLLV_3:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sllv t2 t4 t5		000000 00101 00100 00010 00000 000100
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 24582 (unchanged from addiu)

SLT_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
slt t2 t4 t5		000000 00100 00101 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLT_2:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
slt t2 t5 t4		000000 00101 00100 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLT_3:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-B	001001 00100 00100 1111111111110101
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
slt t2 t4 t5		000000 00100 00101 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLT_4:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x	001001 00100 00100 1111111110110011
addiu t5 t5 0xB 	001001 00101 00101 0000000000001011
slt t2 t4 t5		000000 00100 00101 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLT_5:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0xlarge	001001 00100 00100 1111111111110101
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
slt t2 t5 t4		000000 00101 00100 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLT_6:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-4D	001001 00100 00100 1111111110110011
addiu t5 t5 0xB 	001001 00101 00101 0000000000001011
slt t2 t5 t4		000000 00101 00100 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLT_7:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-B	001001 00100 00100 1111111111110101
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0x-4D 	001001 00101 00101 1111111110110011
slt t2 t4 t5		000000 00100 00101 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLT_8:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-4D	001001 00100 00100 1111111110110011
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0x-B 	001001 00101 00101 1111111111110101
slt t2 t4 t5		000000 00100 00101 00010 00000 101010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTI_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
slti t2 t4 0x4D		001010 00100 00010 0000000001001101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTI_2:
addiu t4 t4 0x4D	001001 00100 00100 0000000001001101
slti t2 t4 0xB		001010 00100 00010 0000000000001011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLTI_3:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0xlarge	001001 00100 00100 1111111111110101
slti t2 t4 0x4D		001010 00100 00010 0000000001001101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLTI_4:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0xlarge	001001 00100 00100 1111111110110011
slti t2 t4 0xB		001010 00100 00010 0000000000001011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLTI_5:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
slti t2 t4 0xlarge	001010 00100 00010 1111111110110011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTI_6:
addiu t4 t4 0x4D	001001 00100 00100 0000000001001101
slti t2 t4 0xlarge		001010 00100 00010 1111111111110101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTI_7:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-B	001001 00100 00100 1111111111110101
slti t2 t4 0x-4D	001010 00100 00010 1111111110110011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLTI_8:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-4D	001001 00100 00100 1111111110110011
slti t2 t4 0x-B		001010 00100 00010 1111111111110101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTIU_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
sltiu t2 t4 0x4D	001011 00100 00010 0000000001001101
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTIU_2:
addiu t4 t4 0x4D	001001 00100 00100 0000000001001101
sltiu t2 t4 0xB		001011 00100 00010 0000000000001011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SLTU_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
sltu t2 t4 t5		000000 00100 00101 00010 00000 101011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1

SLTU_2:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
sltu t2 t5 t4		000000 00101 00100 00010 00000 101011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 0

SRL_1:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
srl t2 t4 0x2		000000 00000 00100 00010 00010 000010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 6145

SRL_2:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
srl t2 t4 0x0		000000 00000 00100 00010 00000 000010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 24582 (unchanged from addiu)

SRLV_1:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
addiu t5 t5 0x0002	001001 00101 00101 0000000000000010
srlv t2 t4 t5		000000 00101 00100 00010 00000 000110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 6145

SRLV_2:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
srlv t2 t4 t5		000000 00101 00100 00010 00000 000110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 24582 (unchanged from addiu)

SRA_1:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sra t2 t4 0x2		000000 00000 00100 00010 00010 000011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 6145

SRA_2:
addiu t4 t4 0xAAAA	001001 00100 00100 1010101010101010
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sra t2 t4 0x2		000000 00000 00100 00010 00010 000011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 3937048577

SRA_3:
addiu t4 t4 0x6006	001001 00100 00100 0110000000000110
sra t2 t4 0x0		000000 00000 00100 00010 00000 000011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 24582 (unchanged from addiu)

SUBU_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
subu t2 t5 t4 		000000 00101 00100 00010 00000 100011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 66

SUBU_2:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
subu t2 t4 t5 		000000 00100 00101 00010 00000 100011
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 4294967230 (it's minus the previous value, but in the instruction there should be NO exceptions for integer overflow "under any circumstances")

XOR_1:
addiu t4 t4 0xC		001001 00100 00100 0000000000001100
addiu t5 t5 0xA 	001001 00101 00101 0000000000001010
xor t2 t4 t5 		000000 00100 00101 00010 00000 100110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 6

XORI_1:
addiu t4 t4 0x3		001001 00100 00100 0000000000000011
xori t2, t4, 0x6	001110 00100 00010 0000000000000110
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 5

ADDU_2:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x09	001001 00100 00100 0000000000001001
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0xE		001001 00101 00101 0000000000001110
addu t2 t4 t5		000000 00100 00101 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 1 (like SUBU, there should be NO OVERFLOW CONDITIONS UNDER ANY CIRCUMSTANCE)

MULTU_3:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0xFFFF 	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00100 00100 10000 000000
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
multu t5 t4		000000 00101 00100 0000000000 011001
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 4289069991

MULT_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001101
mult t5 t4		000000 00101 00100 0000000000 011000
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 847

MULT_2:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-4D	001001 00100 00100 1111111110110011
addiu t5 t5 0xB 	001001 00101 00101 0000000000001011
mult t5 t4		000000 00101 00100 0000000000 011000
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 4294966448

MULT_3:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-4D	001001 00100 00100 1111111110110011
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0x-3 	001001 00101 00101 1111111111111101
mult t5 t4		000000 00101 00100 0000000000 011000
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 231

DIV_1:
addiu t4 t4 0xB		001001 00100 00100 0000000000001011
addiu t5 t5 0x4D 	001001 00101 00101 0000000001001100
div t5 t4 		000000 00101 00100 0000000000 011010
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
Reg 2 = 7

DIV_2:
addiu t4 t4 0x12	001001 00100 00100 0000000000010010
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0x-4B 	001001 00101 00101 1111111110110101
div t5 t4 		000000 00101 00100 000000000 011010
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = -7 or Reg 2 = 10 (first answer is preferred)

DIV_3:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-63	001001 00100 00100 1111111110011101
addiu t5 t5 0x3E 	001001 00101 00101 0000000000111110
div t5 t4 		000000 00101 00100 000000000 011010
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = 62 or -62 (first answer is preferred)

DIV_4:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-3E	001001 00100 00100 1111111111000010
addiu t5 t5 0xFFFF	001001 00101 00101 1111111111111111
sll t5 t5 0x10		000000 00000 00101 00101 10000 000000
addiu t5 t5 0x-63 	001001 00101 00101 1111111110011101
div t5 t4 		000000 00101 00100 000000000 011010
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = -36 or 38 (first answer is preferred)

DIV_5:
addiu t4 t4 0xFFFF	001001 00100 00100 1111111111111111
sll t4 t4 0x10		000000 00000 00100 00100 10000 000000
addiu t4 t4 0x-3E	001001 00100 00100 1111111111000010
addiu t5 t5 0x63 	001001 00101 00101 0000000001100011
div t5 t4 		000000 00101 00100 000000000 011010
MFHI t6   		00000 0000000000 00110 010000
MFLO t7   		00000 0000000000 00111 010010
addu t2 t6 t7		000000 00110 00111 00010 00000 100001
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
Reg 2 = 36 OR -38 OR -63 OR 61 (answers presented in decreasing levels of desirability)

DIV_6:
addiu t4 t4 0x3E	001001 00100 00100 0000000000111110
div t4 t5 		000000 00100 00101 000000000 011010
JR t0 			000000 00000 000000000000000 001000
addiu t0 t0 0x00  001001 00000 00000 0000000000000000
NOP
See previous
LIKE DIVU THIS SHOULD THROW BACK A DIVIDE BY ZERO ERROR
