#LyX 2.2 created this file. For more info see http://www.lyx.org/
\lyxformat 508
\begin_document
\begin_header
\save_transient_properties true
\origin unavailable
\textclass extarticle
\begin_preamble
\usepackage[numbered,framed]{matlab-prettifier}
\lstset{style=Matlab-editor}
\end_preamble
\use_default_options true
\begin_modules
tcolorbox
\end_modules
\maintain_unincluded_children false
\language spanish-mexico
\language_package default
\inputencoding auto
\fontencoding global
\font_roman "default" "default"
\font_sans "default" "default"
\font_typewriter "default" "default"
\font_math "auto" "auto"
\font_default_family default
\use_non_tex_fonts false
\font_sc false
\font_osf false
\font_sf_scale 100 100
\font_tt_scale 100 100
\graphics default
\default_output_format default
\output_sync 0
\bibtex_command default
\index_command default
\paperfontsize default
\spacing single
\use_hyperref false
\papersize default
\use_geometry true
\use_package amsmath 1
\use_package amssymb 1
\use_package cancel 1
\use_package esint 1
\use_package mathdots 1
\use_package mathtools 1
\use_package mhchem 1
\use_package stackrel 1
\use_package stmaryrd 1
\use_package undertilde 1
\cite_engine basic
\cite_engine_type default
\biblio_style plain
\use_bibtopic false
\use_indices false
\paperorientation portrait
\suppress_date false
\justification true
\use_refstyle 1
\index Index
\shortcut idx
\color #008000
\end_index
\leftmargin 1in
\topmargin 1in
\rightmargin 1.54in
\bottommargin 1in
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\paragraph_indentation default
\quotes_language french
\papercolumns 1
\papersides 1
\paperpagestyle default
\tracking_changes false
\output_changes false
\html_math_output 0
\html_css_as_file 0
\html_be_strict false
\end_header

\begin_body

\begin_layout Part
\start_of_appendix
Apéndices.
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
vspace*{
\backslash
fill}
\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
thispagestyle{empty}
\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Newpage pagebreak
\end_inset


\end_layout

\begin_layout Section
Conversión Analógico-Digital.
\end_layout

\begin_layout Standard
Los conversores de señal analógica a digital (ADC por sus siglas en Inglés),
 son dispositivos de señal mixta que se encargan de producir una salida
 que representa un valor digital en referencia al voltaje o corriente de
 entrada al mismo, generalmente en código binario convencional, aunque también
 se pueden encontrar algunos que generan código gray,
\end_layout

\begin_layout Standard
Un ADC tiene una tensión o corriente analógica de referencia utilizada para
 comparar la magnitud de la señal a convertir digitalmente.
 La salida digital del ADC representa el valor de la fracción del voltaje
 de referencia.
 Esto hace que los dispositivos ADC sean conocidos también como divisores.
 La conversión A/D utiliza la cuantización, muestreo y codificación binaria
 como parte del proceso de transformación.
 dichos procesos se ilustran en la sección 
\series bold
3 Procesamiento Digital de Señales.
\end_layout

\begin_layout Standard
En un ADC ideal, las transiciones entre valores son de exactamente 1 bit
 menos significativo (LSB por sus siglas en Inglés).
 Por lo tanto, para un ADC de N-bits, existen 2N asignaciones.
 El bit LSB equivale a la frecuencia de muestreo (
\begin_inset Formula $F_{s})$
\end_inset

 dividido por el número de asignaciones (2N).
 La Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Función-de-salida"

\end_inset

 ilustra dicha respuesta ideal.
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/quantization.png
	scale 30

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Función de salida de un ADC ideal.
 
\begin_inset CommandInset label
LatexCommand label
name "fig:Función-de-salida"

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
En otras palabras, todos los A/D trabajan bajo el mismo principio de encontrar
 la secuencia de bits bN-1, bN-2, ...
 b0, que representa el valor analógico de Vin, como se muestra en la Ecuación
 A.1.
\end_layout

\begin_layout Standard
\begin_inset Formula 
\begin{equation}
V_{in}=\sum_{n=0}^{N-1}b_{n}2^{n}\frac{V_{ref}}{2^{n}}
\end{equation}

\end_inset


\end_layout

\begin_layout Standard
El símbolo esquemático del ADC se ilustra en la Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:ADC_schem"

\end_inset

.
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/500px-ADC_Symbol.svg.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Símbolo esquemático del ADC.
 Imagen obtenida de 
\begin_inset Flex URL
status open

\begin_layout Plain Layout

https://commons.wikimedia.org/wiki/File:ADC_Symbol.svg
\end_layout

\end_inset

 
\begin_inset CommandInset label
LatexCommand label
name "fig:ADC_schem"

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\begin_layout Section
Conversión Digital-Analógico.
\end_layout

\begin_layout Standard
Para convertir una señal digital a una analógica después de que se ha procesado
 por el sistema DSP, se utiliza un convertidor D/A (o DAC, por sus siglas
 en inglés).
 Este proceso se lleva a cabo es interpolando los datos de las señales entre
 las muestras tomadas, es decir, aplicando una aproximación sucesiva al
 valor de dichas muestras.
\end_layout

\begin_layout Standard
La manera más sencilla de convertir una señal de analógico a digital, es
 tomando las muestras de dicha señal desde la memoria donde el DSP las almacena,
 y transformarlas en un tren de impulsos, como se muestra en la Figura
\series bold
 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Información-digital-convertida-1"

\end_inset


\series default
.

\series bold
 
\series default
Después, este mismo tren de pulsos, se hacer pasar por un filtro pasa bajas,
 con la frecuencia de corte igual a la mitad de la frecuencia de muestreo,
 cumpliendo el 
\emph on
Teorema de Nyquist
\emph default
.
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/impulse_train.png
	scale 80

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Información digital convertida en un tren de impulsos
\begin_inset CommandInset citation
LatexCommand cite
key "New1"

\end_inset

 
\begin_inset CommandInset label
LatexCommand label
name "fig:Información-digital-convertida-1"

\end_inset

.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
En otras palabras, la señal original y el tren de impulsos tendrán espectros
 de frecuencia idénticos, lo cual cumple con la 
\emph on
frecuencia de Nyquist
\emph default
 anteriormente descrita.
 En frecuencias más altas, el tren de impulsos contiene una duplicación
 de la señal, mientras que la señal analógica original no contiene ninguna
 información, suponiendo que el 
\emph on
aliasing
\begin_inset Foot
status collapsed

\begin_layout Plain Layout
Múltiples señales en tiempo continuo pueden producir series de muestras
 idénticas.
 A este fenómeno se le conoce como 
\emph on
Aliasing
\emph default
.
 Cuando esto ocurre, el DAC no es capáz de regenerar la señal de salida
 a menos que haya un filtro 
\emph on
anti-aliasing 
\emph default
de por medio, muestreando a una frecuencia mayor a la actual
\begin_inset CommandInset citation
LatexCommand cite
key "EECS_247"

\end_inset

.
\end_layout

\end_inset


\series bold
 
\series default
\emph default
no ocurrió.
\end_layout

\begin_layout Standard
Mientras que este método es matemáticamente correcto, es difícil generar
 esos trenes de pulsos tan estrechos entre si, utilizando componentes electrónic
os.
 Para poder manejar esta dificultad, la mayoría de los ADC operan manteniendo
 el último valor de entrada hasta que se recibe otra muestra proveniente
 del DSP.
 A esto se le conoce como 
\emph on
retención de orden cero
\emph default
, el equivalente del proceso de 
\emph on
muestra y retención
\series bold
\emph default
 
\series default
del DAC.
 La 
\emph on
retención de orden cero 
\emph default
produce una señal con apariencia de de escalera, como se muestra en la Figura
 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Representación-gráfica-de-1"

\end_inset


\begin_inset Foot
status collapsed

\begin_layout Plain Layout
Información obtenida de 
\begin_inset CommandInset citation
LatexCommand cite
key "chapter_3"

\end_inset

.
\end_layout

\end_inset

.
 
\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/staircase.png
	scale 60

\end_inset


\begin_inset Caption Standard

\begin_layout Plain Layout
Representación gráfica de una señal producida por el efecto de 
\emph on
retención de orden cero
\series bold
 
\series default
\emph default
en el proceso de transformación A/D 
\begin_inset CommandInset citation
LatexCommand cite
key "chapter_3"

\end_inset


\begin_inset CommandInset label
LatexCommand label
name "fig:Representación-gráfica-de-1"

\end_inset

.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
Hay diferentes formas de implementar estas conversiones D/A utilizando component
es electrónicos discretos y circuitos integrados, por ejemplo
\begin_inset Foot
status collapsed

\begin_layout Plain Layout
Para obtener más información sobre este tema, se puede referir a 
\begin_inset CommandInset citation
LatexCommand cite
key "binary_dacs_analogdev"

\end_inset

, de donde se extrajo información de esta sección.
\end_layout

\end_inset


\end_layout

\begin_layout Itemize

\series bold
Ponderación binaria: 
\series default
Este DAC basado en resistores en modo voltaje es usualmente la implementación
 más simple utilizada como referencia en los libros de texto (véase Figura
\series bold
 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Estructura-de-un-1"

\end_inset


\series default
).
 No es inherentemente monolítico y es muy difícil de fabricar de forma eficaz
 en grandes masas.
 Además, la salida del DAC utilizando el método de ponderación de voltaje
 binaria, cambia con el código de entrada.
 
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/binary_res.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:Estructura-de-un-1"

\end_inset

Estructura de un DAC resistivo de ponderación binaria.
 Imagen adaptada de: 
\begin_inset CommandInset citation
LatexCommand cite
key "ad_resistive_one"

\end_inset


\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Itemize

\series bold
Ponderación binaria capacitiva en aproximación sucesiva: 
\series default
El uso de una redistribución de carga capacitiva ofrece la ventaja de comportars
e como un circuito de muestreo y retención (SHA, por sus siglas en inglés),
 por lo cual, ningún circuito SHA externo o incluso, alguna construcción
 monolítica SHA dentro del circuito integrado, es requerido al utilizar
 esta estructura (véase Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:capacitivo_ponderacion_binaria-1"

\end_inset

).
 
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/capacitive_dac.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:capacitivo_ponderacion_binaria-1"

\end_inset

Estructura de un DAC capacitivo de ponderación binaria.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Itemize

\series bold
R-2R: 
\series default
Una de las estructuras más comunes de DACs es la muy conocida escalera R-2R,
 la cual consiste en una red de resistores de sólo dos diferentes valores,
 en una proporción de 2:1.
 Un DAC de N bits requiere 2N resistores.
 El voltaje de salida se mantiene siempre con la misma impedancia, (véase
 Figura
\series bold
 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:DAC-R-2R-red-1"

\end_inset


\series default
).
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/r2r.png
	scale 50

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:DAC-R-2R-red-1"

\end_inset

DAC R-2R red en escalera.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
El voltaje salida de un DAC ideal se muestra en la Figura
\series bold
 
\series default

\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Modelo-en-NGSpice-1"

\end_inset


\series bold
.
 
\series default
El símbolo esquemático se observa en la Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Símbolo-esquemático-del"

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/ideal_dac.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:Modelo-en-NGSpice-1"

\end_inset

Modelo en NGSpice de un DAC ideal de 4 bits.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/dac_symbol.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Símbolo esquemático del DAC.
 
\begin_inset CommandInset label
LatexCommand label
name "fig:Símbolo-esquemático-del"

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\begin_layout Section
Script interactivo para la convolución de dos vectores.
\end_layout

\begin_layout Standard
\begin_inset Float algorithm
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset CommandInset include
LatexCommand lstinputlisting
filename "src/convolve_example.m"
lstparams "style={Matlab-editor},basicstyle={\\mlttfamily\\scriptsize}"

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Ilustración interactiva de la convolución, usada en la subsección 
\series bold
3.2.1 Convolución
\series default
.
 
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\begin_layout Section
Creación de proyectos usando PlanAhead
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

.
\end_layout

\begin_layout Enumerate
Abrir PlanAhead
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

 y seleccionar 
\emph on
'Create New Project'.
\end_layout

\begin_layout Enumerate
Esto invocara al 
\emph on
'Project wizard', 
\emph default
en la primer ventana de bienvenida, dar clic en 
\emph on
'Next >'.
\end_layout

\begin_layout Enumerate
En la ventana 
\emph on
'Project name'
\emph default
, seleccionar el nombre del proyecto y la ruta donde se guardará, estos
 parámetros son a gusto del usuario.
\end_layout

\begin_layout Enumerate
En 
\emph on
'Project Type'
\emph default
, seleccionar 
\emph on
'RTL Project'
\emph default
 y marcar la casilla 
\emph on
'Do not specify sources at this time'.
\end_layout

\begin_layout Enumerate
Se abrirá una nueva ventana llamada 
\emph on
'Default Part'
\emph default
, donde se debe especificar la matrícula de la FPGA, en el caso del kit
 Atlys es 
\series bold
XC6SLX45CSG324-3
\series default
.
 Se puede poner esta matrícula en el apartado 
\emph on
'Search' 
\emph default
para que sea más sencillo y libre de errores dado que, si se selecciona
 cualquier otra parte distinta, el proyecto no funcionara en el kit.
\end_layout

\begin_layout Enumerate
Dar clic en 
\emph on
'Finish'
\emph default
, el proyecto está configurado en este punto.
\end_layout

\begin_layout Enumerate
\noindent
En la columna 
\emph on
'Project Manager'
\emph default
, seleccionar 
\emph on
'Add sources'
\emph default
 y después 
\emph on
'Add or Create DSP Sources' 
\emph default
como se muestra a continuación: 
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/planahead_project.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Selección del tipo de proyecto en PlanAhead
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

.
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Enumerate
Seleccionar la opción 
\emph on
'Create Sub-Design'
\emph default
 y definir el nombre del módulo principal, por ejemplo 
\series bold
lab1_sysgen.
\end_layout

\begin_layout Enumerate
La interfaz de Matlab
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

 se desplegará en la pantalla, con el toolbox de Sysgen añadido a las librerías
 de Simulink
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

.
 En este paso hay que esperar un par de minutos hasta que aparezca el workspace
 principal, como se muestra en la Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Modelo-de-ejemplo-1"

\end_inset

.
 
\begin_inset Float figure
placement H
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/lab1_sysgen.png
	lyxscale 40
	scale 60

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Modelo de ejemplo en Sysgen.
 
\begin_inset CommandInset label
LatexCommand label
name "fig:Modelo-de-ejemplo-1"

\end_inset


\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\begin_layout Section
Instalación del plugin de Sysgen para el kit Atlys.
\end_layout

\begin_layout Standard
El kit Atlys no es oficialmente soportado por Xilinx
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

 puesto que esta tarjeta es desarrollada por Digilent
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

.
 Sin embargo, existen los archivos necesarios para agregar esta tarjeta
 de desarrollo a la suite de ISE
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

 y poder utilizarla con Sysgen.
\end_layout

\begin_layout Standard
Los pasos para instalar este plugin se muestran a continuación:
\end_layout

\begin_layout Enumerate
Es necesario visitar la siguiente página para descargar los archivos necesarios:
 
\begin_inset Flex URL
status open

\begin_layout Plain Layout

https://www.xilinx.com/support/university/ise/ise-workshops/ise-dsp-design-flow.htm
l
\end_layout

\end_inset

.
\end_layout

\begin_layout Enumerate
En la parte inferior derecha, se encuentra la tabla 
\emph on
'14.x Workshop Material > Atlys Board'.
 
\emph default
Se debe descargar el archivo 
\emph on
'Lab Source Files'.
\end_layout

\begin_deeper
\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/appendix_atlys.png
	scale 30

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Página principal del programa universitario de Xilinx
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\end_deeper
\begin_layout Enumerate
\noindent
\align block
Descomprimir el archivo descargado, esto generará dos archivos más: 
\emph on
'labs.zip' 
\emph default
y 
\emph on
'atlys_board_plugin.zip'.
 
\emph default
Este último es el de nuestro interés, el cual se debe descomprimir, para
 sistemas Windows
\begin_inset ERT
status open

\begin_layout Plain Layout


\backslash
textregistered
\end_layout

\end_inset

, en la ruta: 
\begin_inset Flex URL
status open

\begin_layout Plain Layout

C:
\backslash
Xilinx
\backslash
ISE
\backslash
14.7
\backslash
ISE_DS
\backslash
ISE
\backslash
sysgen
\backslash
plugins
\backslash
compilation
\backslash
Hardware Co-Simulation.
\end_layout

\end_inset


\end_layout

\begin_deeper
\begin_layout Standard
\noindent
\align block
Para sistemas Unix, la ruta debe ser 
\begin_inset Flex URL
status open

\begin_layout Plain Layout

$ISE_ROOT/ISE_DS/ISE/sysgen/plugins/compilation/Hardware
\backslash
 Co-Simulation.
\end_layout

\end_inset


\end_layout

\end_deeper
\begin_layout Enumerate
Una vez realizado el paso anterior, el 
\emph on
'Sysgen Token' 
\emph default
tendrá la información necesaria del kit Atlys, para generar los archivos
 ejecutables por la FPGA, como se muestra en la Figura 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Actualización-del-'Sysgen"

\end_inset

.
\end_layout

\begin_deeper
\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename img/atlys_sysgen_token.png
	scale 40

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Actualización del 
\emph on
'Sysgen Token' 
\emph default
con la información necesaria del kit Atlys.
 
\begin_inset CommandInset label
LatexCommand label
name "fig:Actualización-del-'Sysgen"

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\end_deeper
\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\begin_layout Section
Código Verilog de la IP para el controlador del códec AC97.
\end_layout

\begin_layout Standard
\begin_inset Flex Color Box
status collapsed

\begin_layout Plain Layout
\begin_inset Argument 1
status open

\begin_layout Plain Layout
arc=0mm,colback=white, colframe=black, fonttitle=
\backslash
sffamily
\backslash
bfseries
\backslash
large, title=Instanciación de la IP de audio AC97
\end_layout

\end_inset


\begin_inset CommandInset include
LatexCommand lstinputlisting
filename "/home/diego/Documents/Finalized/examples/audio_ac97/AC97_IP/rt_audio_controller.v"
lstparams "language=Verilog,basicstyle={\\mlttfamily\\scriptsize},commentstyle={\\color{gray}},keepspaces=true,numberstyle={\\tiny\\color{black}},keywordstyle={\\mlttfamily\\color{blue}},tabsize=2,breaklines=true,breakatwhitespace=true,basewidth={.48em},columns=flexible,frame=none,linerange={1-33},xleftmargin=2em"

\end_inset


\end_layout

\end_inset

 
\end_layout

\begin_layout Standard
\begin_inset Flex Color Box
status collapsed

\begin_layout Plain Layout
\begin_inset Argument 1
status open

\begin_layout Plain Layout
arc=0mm,colback=white, colframe=black, fonttitle=
\backslash
sffamily
\backslash
bfseries
\backslash
large, title=Instanciación de la IP de audio AC97
\end_layout

\end_inset


\begin_inset CommandInset include
LatexCommand lstinputlisting
filename "/home/diego/Documents/Finalized/examples/audio_ac97/AC97_IP/rt_audio_controller.v"
lstparams "language=Verilog,basicstyle={\\mlttfamily\\scriptsize},commentstyle={\\color{gray}},keepspaces=true,numberstyle={\\tiny\\color{black}},keywordstyle={\\mlttfamily\\color{blue}},tabsize=2,breaklines=true,columns=flexible,frame=none,linerange={34-66},firstnumber=34,xleftmargin=2em"

\end_inset


\end_layout

\end_inset

 
\end_layout

\begin_layout Standard
\begin_inset Flex Color Box
status collapsed

\begin_layout Plain Layout
\begin_inset Argument 1
status open

\begin_layout Plain Layout
arc=0mm,colback=white, colframe=black, fonttitle=
\backslash
sffamily
\backslash
bfseries
\backslash
large, title=Instanciación de la IP de audio AC97
\end_layout

\end_inset


\begin_inset CommandInset include
LatexCommand lstinputlisting
filename "/home/diego/Documents/Finalized/examples/audio_ac97/AC97_IP/rt_audio_controller.v"
lstparams "language=Verilog,basicstyle={\\mlttfamily\\scriptsize},commentstyle={\\color{gray}},keepspaces=true,numberstyle={\\tiny\\color{black}},keywordstyle={\\mlttfamily\\color{blue}},tabsize=2,breaklines=true,columns=flexible,frame=none,linerange={67-79},firstnumber=34,xleftmargin=2em"

\end_inset


\end_layout

\end_inset

 
\end_layout

\begin_layout Standard
\begin_inset Newpage newpage
\end_inset


\end_layout

\end_body
\end_document
