============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:06:56 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
es_ordered_cas_mul_synth     1337       3954         0        3954    <none> (D) 
  TOP                        1337       3954         0        3954    <none> (D) 
    cas                       750       1700         0        1700    <none> (D) 
      genblk1.cas8            118        248         0         248    <none> (D) 
      genblk1.cas7             94        206         0         206    <none> (D) 
      genblk1.cas6             94        206         0         206    <none> (D) 
      genblk1.cas5             94        206         0         206    <none> (D) 
      genblk1.cas4             70        167         0         167    <none> (D) 
      genblk1.cas3             70        167         0         167    <none> (D) 
      genblk1.cas2             70        167         0         167    <none> (D) 
      genblk1.cas1             70        167         0         167    <none> (D) 
      genblk1.cas0             70        167         0         167    <none> (D) 
    stoch2bin                 204        920         0         920    <none> (D) 
      inc_add_23_27_1          40        188         0         188    <none> (D) 
    genblk1[4].genblk1.sng     76        266         0         266    <none> (D) 
      ctr                      43        194         0         194    <none> (D) 
    genblk1[3].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 
    genblk1[2].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 
    genblk1[1].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 
    genblk1[0].genblk1.sng     75        263         0         263    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 

 (D) = wireload is default in technology library
