## Verilog Course
### Задание 1.

#### 1) Написать и протестировать модуль, определяющий, четное ли число подано на вход

[Папка с решением](1task/even)

#### 2) Написать модуль «дешифратор 3->8»:
◦ на входе 3-битное число N
◦ на выходе вектор, в котором 1 выставлена в разряде N, остальные разряды нулевые

[Папка с решением](1task/decoder)

#### 3) Написать модуль «логарифм по основанию 2»:
◦ На входе 8-битное число «степень двойки» (1, или 2, или 4, или 8 ... или 128)
◦ На выходе значение логарифма входного числа, т.е. величина степени.

[Папка с решением](1task/log2)

#### 4) Написать модуль «приоритетный шифратор 8->3» (определяет номер старшей единицы в 8-битном векторе)

[Папка с решением](1task/coder)

#### *5) Написать модуль, определяющий делится ли входное число на 3

[Папка с решением](1task/division3)



### Задание 2.

Для всех заданий входы модулей: input clk, input reset

#### 1) Написать модуль-делитель тактового сигнала на 6 (генератор последовательности прямоугольных импульсов с частотой в 6 раз меньше синхросигнала)

[Папка с решением](2task/clkdiv6)

#### 2) Написать модуль-генератор однотактных импульсов (1 раз в 5 тактов модуль выдаёт единичный импульс, длительностью 1 такт)

[Папка с решением](2task/clk1div5)

### Задачи для прошивки на ПЛИС
[Файл с заданиями](projects/Task_FPGA_2024.pdf)


#### 1. Счетчик нажатий на кнопку со сбросом и с выводом на семисегментный индикатор.

[Папка с решением](projects/counter)

#### 2. Счетчик-столбик.

[Папка с решением](projects/counterled)

#### 3. Регистр сдвига влево.

[Папка с решением](projects/shift)
