# AITL Silicon Pathway  
エイトル・シリコン・パスウェイ  
AI × 制御 × デジタル回路 × 半導体教育プロジェクト

---

## 📘 概要 / Overview
**AITL Silicon Pathway** は、AITL（三層制御アーキテクチャ：PID × FSM × LLM）を  
Python → Verilog (RTL) → OpenLane → GDSII → SPICE（ngspice）  
という“シリコンへの道（Pathway）”として体系的に学ぶ教育プロジェクトです。

制御工学・デジタル回路・半導体物理設計・AIを  
一連のストーリーとして結びつけることを目標としています。

---

## 📚 章構成 / Chapters

### **第1章：AITL 制御アーキテクチャ（Python）**  
PID / FSM / LLM の三層構造を Python で実装し、制御モデルの基礎を学ぶ。

### **第2章：FSM の RTL 化（Verilog）**  
Python の FSM を Verilog RTL に翻訳し、ASIC 化の入り口を学ぶ。

### **第3章：RTL → ASIC（OpenLane）**  
OpenLane を用いて論理合成・配置配線・GDSII 生成を行う。

### **第4章：レイアウト抽出（Magic）**  
Magic による parasitic（RC）抽出、SPICE ネットリスト生成。

### **第5章：波形解析（ngspice）**  
実レイアウトに基づいた遅延・波形・電力挙動を可視化する。

---

## 🚀 目的 / Goals
- Python の制御モデルがシリコン上でどのように実現されるか理解する  
- デジタル・アナログ混在設計の基礎を体験する  
- AITL アーキテクチャをハードウェア観点から理解する  

---

## 📂 Progress  
- [x] リポジトリ作成  
- [ ] 第1章の教材反映  
- [ ] 第2章（FSM RTL化）  
- [ ] 第3章（OpenLane実行）  
- [ ] 第4章（Magic抽出）  
- [ ] 第5章（ngspice解析）

---

## 作者 / Author
Samizo-AITL  

