<html>
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=windows-1251">
  <title></title>
  <meta name="description" content="">
  <meta name="keywords" content="">
  <meta name="author" content="VAN">
  <meta name="generator" content="Quanta Plus">
</head>
<body>	

<a name="top"></a>

<a name="standard"><h1><div style="text-align: center">3.7. Стандартные</div></h1></a>

<a name="logic"></a>
<h4>3.7.1. Логика</h4>

<img src="images/elements/image126.png" width="181" height="264" alt="" border="0">

<p style="text-align: justify">Некоторое количество разных логических элементов. 
Есть версии с двумя, тремя и четырьмя входами
</p>

<a name="triggers-simple"></a>
<h4>3.7.2. Простые триггеры</h4>

<img src="images/elements/image128.png" width="68" height="165" alt="" border="0">

<p style="text-align: justify">Это простые одноступенчатые триггеры. D-триггер и JK-триггер – синхронные, 
для них нет входов асинхронного сброса или установки. Соответствующие 
триггеры из модуля «Память, триггеры, регистры» обладают большими возможностями.
</p>

<a name="counter12"></a>
<h4>3.7.3. Счетчик-делитель 2,6,12</h4>

<img src="images/elements/image130.png" width="122" height="104" alt="" border="0">

<p style="text-align: justify">Этот счетчик может считать до 12. При перепаде <b>H->L</b> на <b>C1</b>  
инвертируется младший разряд (<b>Q1</b>). При перепаде <b>H->L</b> на <b>C2</b> прибавляется единица 
к разряду <b>Q2</b> с распространением переноса к старшим разрядам. 
</p>

<p style="text-align: justify">Если на обоих входах <b>R1</b> и <b>R2</b> уровень единицы, счетчик сбрасывается.</p>

<a name="counter-load"></a>
<h4>3.7.4. Счетчик с параллельной загрузкой</h4>

<img src="images/elements/image132.png" width="107" height="158" alt="" border="0">

<p style="text-align: justify">Это полный реверсивный счетчик, может принимать значения от 0 до 15.</p>

<p style="text-align: justify">Когда на <b>R</b> активный уровень, счетчик сбрасывается. При этом он игнорирует другие сигналы;</p>

<p style="text-align: justify"><b>V</b> - сигнал параллельной загрузки. При 
активном уровне здесь данные со входов <b>D0-D3</b> записываются в счетчик;
</p>

<p style="text-align: justify"><b>C+</b> - вход для подсчитываемых импульсов. При фронте на этом 
входе значение счетчика увеличивается на единицу. Если счетчик содержит 
0Fh, то при <b>H->L</b> на <b>C1</b> на выход <b>P</b> (перенос) выдается низкий уровень, 
который снимается при следующем фронте <b>C1</b>.
</p>

<p style="text-align: justify"><b>C-</b> - другой вход для импульсов. При фронте 
на этом входе из значения счетчика вычитается единица. 
Если счетчик стал содержать ноль, то при <b>H->L</b> на <b>C2</b> на выход  
(заем) подается низкий уровень сигнала, который снимается при следующем фронте <b>C1</b>.
</p>

<a name="register_base"></a>
<h4>3.7.5. Регистр</h4>

<img src="images/elements/image141.png" width="100" height="189" alt="" border="0">

<p style="text-align: justify">Это сдвиговый регистр с поддержкой параллельной загрузки.</p>

<p style="text-align: justify">Вход <b>W</b> разрешает работу выходов <b>Q7-Q0</b>. 
Когда <b>W</b> активен (высокий уровень), 
выходы подключены и выдают содержимое регистра. Когда <b>W</b> пассивен, 
выходы переходят в Z-состояние.
</p>

<p style="text-align: justify">Вход <b>V</b> определяет тип загрузки. Если <b>V</b> активен, 
используется параллельная загрузка, и при перепаде <b>H->L</b> 
на <b>C</b> байт со входов <b>D7-D0</b> загружается в регистр. Если <b>V</b> пассивен, 
используется последовательная загрузка. По перепаду <b>H->L</b> на 
<b>C</b> регистр сдвигается на разряд в сторону старших разрядов, а младший 
разряд устанавливается в соответствии с входом <b>D</b>.
</p>

<a name="encoder_base"></a>
<h4>3.7.6. Шифратор</h4>

<img src="images/elements/image143.png" width="83" height="123" alt="" border="0">

<p style="text-align: justify">Приоритетный шифратор. При наличии на i-м входе 
высокого уровня на выход выводится двоичный код i. 
Входы с большим номером имеют более высокий приоритет.
</p>

<p style="text-align: justify">Если ни на одном из выходов нет высокого уровня, на выход выдается ноль.</p>

<a name="decoder_base"></a>
<h4>3.7.7. Дешифратор</h4>

<img src="images/elements/image145.png" width="61" height="98" alt="" border="0">

<p style="text-align: justify">Обычный восьмиразрядный дешифратор. Работа дешифратора 
заключается в том, что активный уровень сигнала присутствует всегда 
только на одном из выходов дешифратора, номер которого подан на его входы.
</p>

<a name="summator"></a>
<h4>3.7.8. Одноразрядный двоичный полный сумматор</h4>

<img src="images/elements/summ2.bmp" alt="" border="0">

<p style="text-align: justify">
Данный сумматор позволяет получить результат сложения трех одноразрядных двоичных чисел в виде
двухразрядного двоичного числа. Используя такого рода элементы, легко построить схему сумматора,
реализующего сложение чисел произвольной разрядности. Описание входов и выходов приведено
в таблице:
</p>

<table border="1">
 <tr>
  <td>P</td><td>Первый операнд. В схеме составного многоразрядного сумматора обычно играет
                бита переноса из предыдущего разряда</td>
 </tr>
 <tr>
  <td>A, B</td><td>Остальные операнды</td>
 </tr>
 <tr>
  <td>Сигма</td><td>Младший разряд результата</td>
 </tr>
 <tr>
  <td>C</td><td>Старший разряд результата (перенос в следующий разряд)</td>
 </tr>
</table>

<a href="#top">К началу</a>

</body>
</html>