{
  "paper_id": "M202172961",
  "title": "25 Gb/s 时钟数据恢复电路设计",
  "domain": "高速集成电路设计，聚焦于光通信中的时钟数据恢复（CDR）芯片",
  "problem": {
    "object": [
      {
        "name": "25 Gb/s 时钟数据恢复电路（CDR）",
        "evidence": {
          "section": "摘要",
          "quote": "本研究中的 CDR 电路选择采用基于无参考时钟锁相环的线性全速率时钟数据恢复电路结构，满足输入数据速率为 25 Gb/s 的需求"
        }
      }
    ],
    "scenario": [
      {
        "name": "5G 前传、50G PON 光接入网通信系统",
        "industry": "光通信、宽带接入",
        "evidence": {
          "section": "摘要",
          "quote": "根据实际的 5G 前传、50G PON 等应用场景需求，本研究中的 CDR 电路选择采用基于无参考时钟锁相环的线性全速率时钟数据恢复电路结构"
        }
      }
    ],
    "constraints": [
      {
        "constraint": "输入信号速率为 25 Gb/s，频率捕捉范围需大于 3 GHz",
        "type": "性能",
        "evidence": {
          "section": "1.3 主要工作内容",
          "quote": "输入信号频率来自于实际产品需要，为25 GHz。频率捕捉范围来自实际产品需要，大于3 GHz"
        }
      },
      {
        "constraint": "电源电压为 3.3 V，与光接入网通信设备其他芯片统一",
        "type": "电气",
        "evidence": {
          "section": "1.3 主要工作内容",
          "quote": "电源电压与光接入网通信设备的其他芯片的电源电压相统一，为3.3 V"
        }
      },
      {
        "constraint": "时钟和数据抖动需小于 4 ps（0.1 UI）",
        "type": "性能",
        "evidence": {
          "section": "1.3 主要工作内容",
          "quote": "抖动根据2.4.5节抖动容限规定，需要小于0.1 UI...时钟抖动小于 4 ps，数据抖动小于 4 ps"
        }
      },
      {
        "constraint": "采用 130nm SiGe BiCMOS 工艺实现，兼顾高速与稳定性",
        "type": "工艺",
        "evidence": {
          "section": "1.3 主要工作内容",
          "quote": "本论文主要研究内容是基于 0.13 μm SiGe BiCMOS 的工艺设计了一款输入数据速率为 25 Gb/s 的时钟数据恢复电路"
        }
      }
    ],
    "key_questions": [
      {
        "question": "如何在 25 Gb/s 高速信号下实现宽频率捕捉范围（>3 GHz）的同时保持低抖动（<4 ps）",
        "why_industry_matters": "5G 前传和 50G PON 场景中信号频率易偏移，需 CDR 具备宽捕捉范围以适应频率漂移，同时低抖动保障误码率达标",
        "evidence": {
          "section": "1.3 主要工作内容",
          "quote": "频率捕捉范围来自实际产品需要，大于3 GHz...抖动...需要小于0.1 UI"
        }
      },
      {
        "question": "如何补偿高速通信中器件的皮秒级时间延迟以协调鉴相与鉴频环路工作",
        "why_industry_matters": "在 25 Gb/s 信号下，器件延迟达数皮秒，若不补偿将导致环路失配，影响锁定性能与成品率",
        "evidence": {
          "section": "摘要",
          "quote": "为了应对高速通信中器件的时间延迟，本文提出了一种可调时延迟链设计，补偿时间延时并且协调各个环路工作"
        }
      },
      {
        "question": "如何在 130nm SiGe BiCMOS 工艺下平衡 MOS 与 BJT 器件的优缺点以实现高速低抖动",
        "why_industry_matters": "MOS 截止频率低，难以处理 25 Gb/s 信号；BJT 截止频率高但串扰大，需混合设计以兼顾速度与信号质量",
        "evidence": {
          "section": "3.1 时钟数据恢复电路系统设计",
          "quote": "采用 BiCMOS 工艺的优势在于 BJT 有比较大的截止频率...MOS 对于方波的高频分量有较大的衰减...因此要结合 MOS 和 BJT 的优点"
        }
      }
    ]
  },
  "method": {
    "technical_route": [
      {
        "step": "采用基于无参考时钟锁相环的线性全速率 CDR 架构，集成鉴频环路以扩展频率捕捉范围",
        "evidence": {
          "section": "2.2.2 CDR 电路结构的选择",
          "quote": "本次设计的 CDR 电路结构采用 MBPD 的无参考时钟 PLL 型全速率 CDR 电路结构，添加鉴频环路"
        }
      },
      {
        "step": "采用 MOS 与 BJT 混合设计，关键高速模块（鉴相器、鉴频器）使用 BJT 提升带宽，其他模块用 MOS 降低抖动",
        "evidence": {
          "section": "3.1 时钟数据恢复电路系统设计",
          "quote": "为了满足对于高速 25G 信号的处理，要结合 MOS 和 BJT 的优点...混合 MOS 和 BJT 设计电路"
        }
      },
      {
        "step": "设计可调时延迟链，通过控制电压调节延迟时间，补偿器件延迟并协调环路时序",
        "evidence": {
          "section": "摘要",
          "quote": "本文提出了一种可调时延迟链设计，补偿时间延时并且协调各个环路工作"
        }
      },
      {
        "step": "采用 LC 型压控振荡器（VCO）与二阶环路滤波器，优化相位噪声与抖动性能",
        "evidence": {
          "section": "2.2.2 CDR 电路结构的选择",
          "quote": "采用二阶环路滤波器和 LC 型压控振荡器，进一步降低抖动，增大工作范围"
        }
      }
    ],
    "innovations": [
      {
        "point": "提出一种可调时延迟链结构，通过电流控制与可变电容实现微调，补偿高速下器件延迟并提升成品率",
        "category": "新系统架构",
        "evidence": {
          "section": "3.2.7 可调时延迟链设计",
          "quote": "延迟链中可调延时单元可以通过四个控制端组成的控制信号调节输出电压的幅度...通过四个可调延时单元，能够改变 3 ps"
        }
      },
      {
        "point": "采用 BJT 与 MOS 混合设计的吉尔伯特混频器鉴相器，结合 BJT 高带宽与 MOS 低串扰优势",
        "category": "新系统架构",
        "evidence": {
          "section": "3.2.1 鉴相器设计",
          "quote": "采用混合 BJT 和 MOS 设计的混频器...BJT 具有较大的截止频率，寄生电容更小...尾电流采用 MOS 管作为电流源"
        }
      }
    ],
    "assumptions_or_dependencies": [
      {
        "item": "输入信号为非归零伪随机数据，且前段包含校准信号，无需应对突发传输",
        "evidence": {
          "section": "2.2.1 CDR 电路类型的比较和选择",
          "quote": "对于光接入网通信系统，在输入的数据信号之前，还会输入一段校准信号，因此不需要应对突发性数据传输场景"
        }
      },
      {
        "item": "工艺寄生参数可通过后仿真优化，版图设计经验不足可通过迭代改进",
        "evidence": {
          "section": "4.2 后仿真验证与分析",
          "quote": "由于版图设计缺少高速电路设计经验，在连线和布局方面还需要改进"
        }
      }
    ]
  },
  "results": {
    "items": [
      {
        "metric_name": "频率捕捉范围",
        "value": "23.8~27.5",
        "unit": "GHz",
        "delta": "+3.7 GHz 范围",
        "baseline_or_comparator": "设计指标 >3 GHz",
        "condition": "后仿真，PVT 全部情况",
        "significance": "",
        "evidence": {
          "section": "摘要",
          "quote": "CDR 电路频率捕捉范围 23.8~27.5 GHz，满足预期指标要求"
        }
      },
      {
        "metric_name": "输出时钟信号眼图抖动",
        "value": "1.35",
        "unit": "ps",
        "delta": "-降低至指标 34%",
        "baseline_or_comparator": "设计指标 <4 ps",
        "condition": "后仿真，tt 工艺角",
        "significance": "",
        "evidence": {
          "section": "摘要",
          "quote": "输出时钟信号眼图抖动约为 1.35 ps，恢复后数据的眼图抖动约为 1.54 ps，满足预期指标要求"
        }
      },
      {
        "metric_name": "恢复后数据眼图抖动",
        "value": "1.54",
        "unit": "ps",
        "delta": "-降低至指标 38.5%",
        "baseline_or_comparator": "设计指标 <4 ps",
        "condition": "后仿真，tt 工艺角",
        "significance": "",
        "evidence": {
          "section": "摘要",
          "quote": "输出时钟信号眼图抖动约为 1.35 ps，恢复后数据的眼图抖动约为 1.54 ps，满足预期指标要求"
        }
      },
      {
        "metric_name": "压控振荡器相位噪声",
        "value": "-100.1",
        "unit": "dBc/Hz@1MHz",
        "delta": "-优于前仿真 0.4 dB",
        "baseline_or_comparator": "前仿真 -99.7 dBc/Hz",
        "condition": "后仿真，tt 工艺角，控制电压 1.4 V",
        "significance": "",
        "evidence": {
          "section": "4.2 后仿真验证与分析",
          "quote": "对于 tt 工艺角，当控制电压设定为 1.4 V 时，偏离 1MHz 处的相位噪声达到了 -100.1dBc/Hz"
        }
      },
      {
        "metric_name": "锁定时间",
        "value": "1.25",
        "unit": "μs",
        "delta": "+212.5% 于前仿真",
        "baseline_or_comparator": "前仿真 400 ns",
        "condition": "后仿真，PVT 全部情况",
        "significance": "",
        "evidence": {
          "section": "摘要",
          "quote": "CDR 电路能够在各个 PVT 情况下实现环路锁定，锁定时间约为 1.25 μs"
        }
      },
      {
        "metric_name": "版图面积",
        "value": "1.79",
        "unit": "mm²",
        "delta": "",
        "baseline_or_comparator": "",
        "condition": "GF 130nm SiGe BiCMOS 工艺",
        "significance": "",
        "evidence": {
          "section": "摘要",
          "quote": "整体版图面积约为 1.79 mm²"
        }
      }
    ],
    "results_kv": {
      "频率捕捉范围@后仿真": "23.8~27.5 GHz；+3.7 GHz 范围；设计指标 >3 GHz",
      "输出时钟抖动@后仿真": "1.35 ps；-降低至指标 34%；设计指标 <4 ps",
      "恢复数据抖动@后仿真": "1.54 ps；-降低至指标 38.5%；设计指标 <4 ps",
      "VCO相位噪声@后仿真": "-100.1 dBc/Hz@1MHz；-优于前仿真 0.4 dB；前仿真 -99.7 dBc/Hz",
      "锁定时间@后仿真": "1.25 μs；+212.5% 于前仿真；前仿真 400 ns",
      "版图面积@工艺": "1.79 mm²；—；—"
    }
  },
  "application": {
    "near_term": [
      {
        "direction": "集成于 5G 前传光模块中，作为高速串行链路接收端核心 CDR 模块",
        "evidence": {
          "section": "摘要",
          "quote": "根据实际的 5G 前传、50G PON 等应用场景需求，本研究中的 CDR 电路选择采用...结构"
        }
      }
    ],
    "mid_term": [
      {
        "direction": "应用于 50G PON 接入网设备，支持下一代高速宽带接入系统",
        "evidence": {
          "section": "5.1 本文总结",
          "quote": "贴合5G前传、数据通信、50G PON等场景的应用需求，本论文选择采用...CDR电路结构"
        }
      }
    ],
    "long_term": [
      {
        "direction": "作为高速 SerDes 系统中的通用 CDR IP 核，推广至数据中心互连与高速背板通信",
        "evidence": {
          "section": "1.1 研究背景与意义",
          "quote": "SerDes 系统是主流的串行通信技术...在高速、宽频率捕捉范围、低抖动的 CDR 电路"
        }
      }
    ]
  },
  "trl": {
    "level_range": "L1-L3",
    "rationale": "研究处于电路设计与后仿真验证阶段，尚未流片测试，未进入原型验证或系统集成",
    "evidence": [
      {
        "section": "5.2 展望",
        "quote": "由于时间限制，本次设计的 CDR 电路流片还未返回，后续需完成此 CDR 芯片的测试，以验证其性能"
      }
    ],
    "uncertain": false
  }
}