../src/rtl/add.v
../src/rtl/add_input3.v
//../src/rtl/add_input3_bitup.v
../src/rtl/complex_signed_mult.v
../src/rtl/rd3bf.v

// testbench
../testbench/testbench.v
//../src/rtl/.v