Flow report for WS2812B_top
Sun Nov 05 15:29:14 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Sun Nov 05 15:29:14 2023           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; WS2812B_top                                     ;
; Top-level Entity Name              ; WS2812B_top                                     ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,864 / 6,272 ( 46 % )                          ;
;     Total combinational functions  ; 2,444 / 6,272 ( 39 % )                          ;
;     Dedicated logic registers      ; 1,226 / 6,272 ( 20 % )                          ;
; Total registers                    ; 1226                                            ;
; Total pins                         ; 6 / 180 ( 3 % )                                 ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 10,240 / 276,480 ( 4 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/05/2023 15:27:56 ;
; Main task         ; Compilation         ;
; Revision Name     ; WS2812B_top         ;
+-------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                       ;
+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                        ; Value                                                                                                                                        ; Default Value ; Entity Name ; Section Id       ;
+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID                  ; 963355660108.169916927632088                                                                                                                 ; --            ; --          ; --               ;
; EDA_DESIGN_INSTANCE_NAME               ; NA                                                                                                                                           ; --            ; --          ; tb_WS2812B_top   ;
; EDA_NATIVELINK_SIMULATION_SETUP_SCRIPT ; simulation/modelsim/wave.do                                                                                                                  ; --            ; --          ; eda_simulation   ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH   ; tb_WS2812B_top                                                                                                                               ; --            ; --          ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT                 ; Verilog Hdl                                                                                                                                  ; --            ; --          ; eda_simulation   ;
; EDA_SIMULATION_TOOL                    ; ModelSim (Verilog)                                                                                                                           ; <None>        ; --          ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS           ; TEST_BENCH_MODE                                                                                                                              ; --            ; --          ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                    ; ../tb/tb_WS2812B_top.v                                                                                                                       ; --            ; --          ; tb_WS2812B_top   ;
; EDA_TEST_BENCH_MODULE_NAME             ; tb_WS2812B_top                                                                                                                               ; --            ; --          ; tb_WS2812B_top   ;
; EDA_TEST_BENCH_NAME                    ; tb_WS2812B_top                                                                                                                               ; --            ; --          ; eda_simulation   ;
; EDA_TIME_SCALE                         ; 1 ps                                                                                                                                         ; --            ; --          ; eda_simulation   ;
; ENABLE_SIGNALTAP                       ; On                                                                                                                                           ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP                 ; 85                                                                                                                                           ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP                 ; 0                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/rom_24x64/rom_24x64_inst.v                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/rom_24x64/rom_24x64_bb.v                                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/shift_regist/ws2812_8x8_inst.v                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/shift_regist/ws2812_8x8_bb.v                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/START/start_inst.v                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/START/start_bb.v                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/win/win_inst.v                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/win/win_bb.v                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/lose/lose_inst.v                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/lose/lose_bb.v                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/model/model_inst.v                                                                                                                     ; --            ; --          ; --               ;
; MISC_FILE                              ; ../ip/model/model_bb.v                                                                                                                       ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS         ; Half Signal Swing                                                                                                                            ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS         ; Half Signal Swing                                                                                                                            ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS        ; Half Vccio                                                                                                                                   ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS        ; Half Vccio                                                                                                                                   ; --            ; --          ; --               ;
; PARTITION_COLOR                        ; -- (Not supported for targeted family)                                                                                                       ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL    ; -- (Not supported for targeted family)                                                                                                       ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE                 ; -- (Not supported for targeted family)                                                                                                       ; --            ; --          ; Top              ;
; POWER_BOARD_THERMAL_MODEL              ; None (CONSERVATIVE)                                                                                                                          ; --            ; --          ; --               ;
; POWER_PRESET_COOLING_SOLUTION          ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                        ; --            ; --          ; --               ;
; PROJECT_OUTPUT_DIRECTORY               ; output_files                                                                                                                                 ; --            ; --          ; --               ;
; SLD_FILE                               ; db/stp5_auto_stripped.stp                                                                                                                    ; --            ; --          ; --               ;
; SLD_NODE_CREATOR_ID                    ; 110                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                   ; sld_signaltap                                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_NODE_INFO=805334528                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_POWER_UP_TRIGGER=0                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STATE_BITS=11                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_BUFFER_FULL_STOP=1                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INCREMENTAL_ROUTING=1                                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_LEVEL=1                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_PIPELINE=0                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_RAM_PIPELINE=0                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_COUNTER_PIPELINE=0                                                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_SEGMENT_SIZE=256                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_SAMPLE_DEPTH=256                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_DATA_BITS=33                                                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_TRIGGER_BITS=33                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_STORAGE_QUALIFIER_BITS=33                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT          ; SLD_INVERSION_MASK_LENGTH=121                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; USE_SIGNALTAP_FILE                     ; output_files/stp5.stp                                                                                                                        ; --            ; --          ; --               ;
+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:47     ; 1.0                     ; 4896 MB             ; 00:01:09                           ;
; Fitter               ; 00:00:11     ; 1.3                     ; 6153 MB             ; 00:00:15                           ;
; Assembler            ; 00:00:02     ; 1.0                     ; 4680 MB             ; 00:00:02                           ;
; Timing Analyzer      ; 00:00:04     ; 1.4                     ; 4873 MB             ; 00:00:04                           ;
; EDA Netlist Writer   ; 00:00:07     ; 1.0                     ; 4671 MB             ; 00:00:07                           ;
; Total                ; 00:01:11     ; --                      ; --                  ; 00:01:37                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; LAPTOP-J6NPPLMI  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; LAPTOP-J6NPPLMI  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; LAPTOP-J6NPPLMI  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; LAPTOP-J6NPPLMI  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; LAPTOP-J6NPPLMI  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off WS2812B_top -c WS2812B_top
quartus_fit --read_settings_files=off --write_settings_files=off WS2812B_top -c WS2812B_top
quartus_asm --read_settings_files=off --write_settings_files=off WS2812B_top -c WS2812B_top
quartus_sta WS2812B_top -c WS2812B_top
quartus_eda --read_settings_files=off --write_settings_files=off WS2812B_top -c WS2812B_top



