<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:46.3546</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0149930</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 드라이버 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>GATE DRIVER AND DISPLAY DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2025.05.12</openDate><openNumber>10-2025-0064738</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 스테이지들을 포함하는 게이트 드라이버에 있어서, 복수의 스테이지들 각각은 제1 제어 노드의 전압, 제2 제어 노드의 전압, 및 반전 제어 노드의 전압을 제어하는 공용 회로 및 제1 제어 노드의 전압 및 반전 제어 노드의 전압에 응답하여 복수의 스캔 신호들을 출력하는 개별 회로를 포함한다. 개별 회로는 제1 제어 노드의 전압에 응답하여 복수의 스캔 신호들로서 복수의 스캔 클록 신호들을 출력하는 복수의 스캔 버퍼 트랜지스터들 및 반전 제어 노드의 전압에 응답하여 복수의 스캔 신호들을 제1 로우 전압으로 유지하는 스캔 홀드 트랜지스터를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지들을 포함하는 게이트 드라이버에 있어서, 상기 복수의 스테이지들 각각은, 제1 제어 노드의 전압, 제2 제어 노드의 전압, 및 반전 제어 노드의 전압을 제어하는 공용 회로; 및 상기 제1 제어 노드의 상기 전압 및 상기 반전 제어 노드의 상기 전압에 응답하여 복수의 스캔 신호들을 출력하는 개별 회로를 포함하고, 상기 개별 회로는, 상기 제1 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들로서 복수의 스캔 클록 신호들을 출력하는 복수의 스캔 버퍼 트랜지스터들; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들을 제1 로우 전압으로 유지하는 스캔 홀드 트랜지스터를 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 복수의 스캔 버퍼 트랜지스터들은, 상기 제1 제어 노드에 연결되는 게이트 전극, 제1 스캔 클록 신호를 수신하는 제1 전극, 및 제1 스캔 신호가 출력되는 제1 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제1 스캔 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제2 스캔 클록 신호를 수신하는 제1 전극, 및 제2 스캔 신호가 출력되는 제2 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제2 스캔 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제3 스캔 클록 신호를 수신하는 제1 전극, 및 제3 스캔 신호가 출력되는 제3 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제3 스캔 버퍼 트랜지스터; 및 상기 제1 제어 노드에 연결되는 게이트 전극, 제4 스캔 클록 신호를 수신하는 제1 전극, 및 제4 스캔 신호가 출력되는 제4 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제4 스캔 버퍼 트랜지스터를 포함하고, 상기 스캔 홀드 트랜지스터는 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 제1 로우 전압을 수신하는 제1 전극, 및 상기 제1 내지 제4 스캔 출력 노드들에 연결되는 제2 전극을 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 제1 제어 노드에 턴-온 전압 레벨의 전압이 인가되는 제1 구간에서, 상기 제1 내지 제4 스캔 출력 노드들로부터 상기 제1 내지 제4 스캔 클록 신호들에 대응하는 제1 내지 제4 펄스들이 순차적으로 출력되는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서, 상기 반전 제어 노드에 턴-온 전압 레벨의 전압이 인가되는 제2 구간에서, 상기 제1 내지 제4 스캔 출력 노드들로부터 상기 제1 로우 전압이 출력되는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 개별 회로는, 상기 제1 제어 노드의 상기 전압에 응답하여 복수의 센싱 신호들로서 복수의 센싱 클록 신호들을 출력하는 복수의 센싱 버퍼 트랜지스터들; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 복수의 센싱 신호들을 상기 제1 로우 전압으로 유지하는 센싱 홀드 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 복수의 센싱 버퍼 트랜지스터들은, 상기 제1 제어 노드에 연결되는 게이트 전극, 제1 센싱 클록 신호를 수신하는 제1 전극, 및 제1 센싱 신호가 출력되는 제1 센싱 출력 노드에 연결되는 제2 전극을 포함하는 제1 센싱 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제2 센싱 클록 신호를 수신하는 제1 전극, 및 제2 센싱 신호가 출력되는 제2 센싱 출력 노드에 연결되는 제2 전극을 포함하는 제2 센싱 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제3 센싱 클록 신호를 수신하는 제1 전극, 및 제3 센싱 신호가 출력되는 제3 센싱 출력 노드에 연결되는 제2 전극을 포함하는 제3 센싱 버퍼 트랜지스터; 및 상기 제1 제어 노드에 연결되는 게이트 전극, 제4 센싱 클록 신호를 수신하는 제1 전극, 및 제4 센싱 신호가 출력되는 제4 센싱 출력 노드에 연결되는 제2 전극을 포함하는 제4 센싱 버퍼 트랜지스터를 포함하고, 상기 센싱 홀드 트랜지스터는 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 제1 로우 전압을 수신하는 제1 전극, 및 상기 제1 내지 제4 센싱 출력 노드들에 연결되는 제2 전극을 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 공용 회로는, 상기 제2 제어 노드의 상기 전압에 응답하여 캐리 신호로서 캐리 클록 신호를 출력하는 캐리 버퍼 트랜지스터; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 캐리 신호를 제2 로우 전압으로 유지하는 캐리 홀드 트랜지스터를 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 공용 회로는, 이전 캐리 신호를 수신하는 게이트 전극, 상기 이전 캐리 신호를 수신하는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제4 트랜지스터; 및 상기 이전 캐리 신호를 수신하는 게이트 전극, 하이 전압을 수신하는 제1 전극, 및 상기 제2 제어 노드에 연결되는 제2 전극을 포함하는 제13 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서, 상기 제4 트랜지스터는 중간 노드를 사이에 두고 직렬로 연결되는 서브 트랜지스터들을 포함하고, 상기 공용 회로는, 상기 캐리 신호가 출력되는 캐리 출력 노드에 연결되는 게이트 전극, 상기 하이 전압을 수신하는 제1 전극, 및 상기 제4 트랜지스터의 상기 중간 노드에 연결되는 제2 전극을 포함하는 제10 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서, 상기 공용 회로는, 이후 캐리 신호를 수신하는 게이트 전극, 상기 하이 전압을 수신하는 제1 전극, 및 상기 반전 제어 노드에 연결되는 제2 전극을 포함하는 제8 트랜지스터; 및 상기 이후 캐리 신호를 수신하는 게이트 전극, 상기 제2 로우 전압을 수신하는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제9 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>11. 제7 항에 있어서, 상기 공용 회로는, 상기 제1 제어 노드에 연결되는 게이트 전극, 상기 제2 로우 전압을 수신하는 제1 전극, 및 상기 반전 제어 노드에 연결되는 제2 전극을 포함하는 제7 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 상기 제7 트랜지스터는 중간 노드를 사이에 두고 직렬로 연결되는 서브 트랜지스터들을 포함하고, 상기 공용 회로는, 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 하이 전압을 수신하는 제1 전극, 및 상기 제7 트랜지스터의 상기 중간 노드에 연결되는 제2 전극을 포함하는 제12 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>13. 제7 항에 있어서, 상기 공용 회로는, 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 제2 로우 전압을 수신하는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제11 트랜지스터; 및 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 제2 로우 전압을 수신하는 제1 전극, 및 상기 제2 제어 노드에 연결되는 제2 전극을 포함하는 제14 트랜지스터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>14. 복수의 화소들을 포함하는 표시 패널; 상기 표시 패널에 복수의 데이터 신호들을 제공하는 데이터 드라이버; 및 상기 표시 패널에 각각이 복수의 스캔 신호들을 제공하는 복수의 스테이지들을 포함하는 게이트 드라이버를 포함하고, 상기 복수의 스테이지들 각각은, 제1 제어 노드의 전압, 제2 제어 노드의 전압, 및 반전 제어 노드의 전압을 제어하는 공용 회로; 및 상기 제1 제어 노드의 상기 전압 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들을 출력하는 개별 회로를 포함하고, 상기 개별 회로는, 상기 제1 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들로서 복수의 스캔 클록 신호들을 출력하는 복수의 스캔 버퍼 트랜지스터들; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 복수의 스캔 신호들을 제1 로우 전압으로 유지하는 스캔 홀드 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 복수의 스캔 버퍼 트랜지스터들은, 상기 제1 제어 노드에 연결되는 게이트 전극, 제1 스캔 클록 신호를 수신하는 제1 전극, 및 제1 스캔 신호가 출력되는 제1 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제1 스캔 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제2 스캔 클록 신호를 수신하는 제1 전극, 및 제2 스캔 신호가 출력되는 제2 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제2 스캔 버퍼 트랜지스터; 상기 제1 제어 노드에 연결되는 게이트 전극, 제3 스캔 클록 신호를 수신하는 제1 전극, 및 제3 스캔 신호가 출력되는 제3 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제3 스캔 버퍼 트랜지스터; 및 상기 제1 제어 노드에 연결되는 게이트 전극, 제4 스캔 클록 신호를 수신하는 제1 전극, 및 제4 스캔 신호가 출력되는 제4 스캔 출력 노드에 연결되는 제2 전극을 포함하는 제4 스캔 버퍼 트랜지스터를 포함하고, 상기 스캔 홀드 트랜지스터는 상기 반전 제어 노드에 연결되는 게이트 전극, 상기 제1 로우 전압을 수신하는 제1 전극, 및 상기 제1 내지 제4 스캔 출력 노드들에 연결되는 제2 전극을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서, 상기 화소들 각각은, 제1 화소 노드에 연결되는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 화소 노드에 연결되는 제2 전극을 포함하는 제1 화소 트랜지스터; 상기 복수의 스캔 신호들 중 하나의 스캔 신호를 수신하는 게이트 전극, 상기 복수의 데이터 신호들 중 하나의 데이터 신호를 수신하는 제1 전극, 및 상기 제1 화소 노드에 연결되는 제2 전극을 포함하는 제2 화소 트랜지스터; 게이트 전극, 초기화 전압을 수신하는 제1 전극, 및 상기 제2 화소 노드에 연결되는 제2 전극을 포함하는 제3 화소 트랜지스터; 상기 제1 화소 노드에 연결되는 제1 전극 및 상기 제2 화소 노드에 연결되는 제2 전극을 포함하는 스토리지 커패시터; 및 상기 제2 화소 노드에 연결되는 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제3 화소 트랜지스터의 상기 게이트 전극은 상기 스캔 신호를 수신하는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서, 상기 개별 회로는, 상기 제1 제어 노드의 상기 전압에 응답하여 복수의 센싱 신호들로서 복수의 센싱 클록 신호들을 출력하는 복수의 센싱 버퍼 트랜지스터들; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 복수의 센싱 신호들을 상기 제1 로우 전압으로 유지하는 센싱 홀드 트랜지스터를 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제3 화소 트랜지스터의 상기 게이트 전극은 상기 복수의 센싱 신호들 중 하나의 센싱 신호를 수신하는, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제14 항에 있어서, 상기 공용 회로는, 상기 제2 제어 노드의 상기 전압에 응답하여 캐리 신호로서 캐리 클록 신호를 출력하는 캐리 버퍼 트랜지스터; 및 상기 반전 제어 노드의 상기 전압에 응답하여 상기 캐리 신호를 제2 로우 전압으로 유지하는 캐리 홀드 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Eok Su</engName><name>김억수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.02</receiptDate><receiptNumber>1-1-2023-1210930-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0836733-34</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230149930.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932afaf2c04485a7304cd650ec050711ae267afee2b3831ff9cfbec1789fccefb9b99cf98f841eb959faad5848a8c832fbf0ffbefa1dd80a31</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc2de108a3d661afd3ad8c7165fe4c223df12c0dded4b3ef1acd7cf4e7c9f03ed74a81aec5672e136de29f5e0eaae5ca0d22d16c9a0efb435</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2023.01.01 ~ 2023.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>산업기술혁신사업 / 전자부품산업핵심기술개발사업 / 전자부품산업핵심기술개발사업</rndProjectName><rndSpecialInstituteName>한국산업기술평가관리원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이기술개발</rndTaskName><rndTaskNumber>1415185391</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>