Timing Analyzer report for pratica9
Tue Mar 25 15:03:58 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:divisor|clk_out'
 14. Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|carry'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:divisor|clk_out'
 16. Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|carry'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'
 27. Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'
 28. Slow 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'
 29. Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'
 39. Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'
 40. Fast 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'
 41. Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pratica9                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; clock_divider:divisor|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:divisor|clk_out } ;
; contador_mod10:modd10|carry   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador_mod10:modd10|carry }   ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 211.15 MHz ; 211.15 MHz      ; clk                           ;                                                ;
; 753.01 MHz ; 437.64 MHz      ; clock_divider:divisor|clk_out ; limit due to minimum period restriction (tmin) ;
; 816.99 MHz ; 437.64 MHz      ; contador_mod10:modd10|carry   ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.736 ; -50.070       ;
; clock_divider:divisor|clk_out ; -0.328 ; -0.973        ;
; contador_mod10:modd10|carry   ; -0.224 ; -0.410        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clock_divider:divisor|clk_out ; 0.402 ; 0.000         ;
; contador_mod10:modd10|carry   ; 0.403 ; 0.000         ;
; clk                           ; 0.442 ; 0.000         ;
+-------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -37.695       ;
; clock_divider:divisor|clk_out ; -1.285 ; -6.425        ;
; contador_mod10:modd10|carry   ; -1.285 ; -3.855        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.736 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.661      ;
; -3.719 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.638      ;
; -3.667 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.592      ;
; -3.666 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.591      ;
; -3.586 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.505      ;
; -3.549 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.474      ;
; -3.543 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.468      ;
; -3.509 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.434      ;
; -3.506 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.425      ;
; -3.433 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.358      ;
; -3.393 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.318      ;
; -3.378 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.303      ;
; -3.376 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.295      ;
; -3.329 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.248      ;
; -3.324 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.242      ;
; -3.258 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.183      ;
; -3.250 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.168      ;
; -3.242 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.160      ;
; -3.237 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.162      ;
; -3.197 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.116      ;
; -3.192 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.111      ;
; -3.163 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.088      ;
; -3.130 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.049      ;
; -3.033 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 3.952      ;
; -3.033 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 3.952      ;
; -2.940 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 3.859      ;
; -2.570 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.570 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.501 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.419      ;
; -2.501 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.419      ;
; -2.473 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.391      ;
; -2.472 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.390      ;
; -2.416 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.335      ;
; -2.401 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.313      ;
; -2.383 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.301      ;
; -2.383 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.301      ;
; -2.365 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.277      ;
; -2.355 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.274      ;
; -2.350 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.268      ;
; -2.349 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.267      ;
; -2.343 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.261      ;
; -2.343 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.261      ;
; -2.305 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.217      ;
; -2.295 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.213      ;
; -2.294 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.206      ;
; -2.288 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.200      ;
; -2.281 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.200      ;
; -2.275 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.187      ;
; -2.266 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.178      ;
; -2.265 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.177      ;
; -2.260 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.172      ;
; -2.251 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.169      ;
; -2.251 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.169      ;
; -2.231 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.143      ;
; -2.226 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.144      ;
; -2.221 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.140      ;
; -2.216 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.128      ;
; -2.212 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.130      ;
; -2.212 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.130      ;
; -2.211 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.129      ;
; -2.211 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.129      ;
; -2.203 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.115      ;
; -2.201 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.119      ;
; -2.183 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.095      ;
; -2.182 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.094      ;
; -2.173 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.085      ;
; -2.170 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.082      ;
; -2.169 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.081      ;
; -2.162 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.074      ;
; -2.160 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.072      ;
; -2.154 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.073      ;
; -2.153 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.065      ;
; -2.143 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.055      ;
; -2.141 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.053      ;
; -2.139 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.051      ;
; -2.131 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.043      ;
; -2.126 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.038      ;
; -2.108 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.026      ;
; -2.107 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 3.018      ;
; -2.103 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.015      ;
; -2.097 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.015      ;
; -2.093 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.012      ;
; -2.085 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.003      ;
; -2.085 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.003      ;
; -2.078 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.996      ;
; -2.077 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.989      ;
; -2.071 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.989      ;
; -2.071 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.989      ;
; -2.071 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.983      ;
; -2.068 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.986      ;
; -2.059 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.984      ;
; -2.058 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.970      ;
; -2.057 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.087     ; 2.968      ;
; -2.056 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 2.967      ;
; -2.049 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.087     ; 2.960      ;
; -2.048 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.967      ;
; -2.048 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 2.959      ;
; -2.043 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.955      ;
; -2.043 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.955      ;
; -2.038 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.950      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.328 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.245      ;
; -0.250 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.167      ;
; -0.222 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.139      ;
; -0.210 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.127      ;
; -0.185 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.102      ;
; -0.159 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.076      ;
; -0.157 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.074      ;
; -0.072 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.989      ;
; 0.061  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.856      ;
; 0.062  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.855      ;
; 0.070  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.847      ;
; 0.083  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.834      ;
; 0.152  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|carry'                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.224 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.142      ;
; -0.186 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.104      ;
; 0.086  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.832      ;
; 0.086  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.832      ;
; 0.153  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.402 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.674      ;
; 0.450 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.717      ;
; 0.464 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.731      ;
; 0.465 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.732      ;
; 0.473 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.740      ;
; 0.582 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.849      ;
; 0.674 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.941      ;
; 0.676 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.943      ;
; 0.684 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.951      ;
; 0.693 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.960      ;
; 0.697 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.964      ;
; 0.698 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.965      ;
; 0.831 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 1.098      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|carry'                                                                                                              ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.403 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.674      ;
; 0.451 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.717      ;
; 0.691 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.957      ;
; 0.694 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.960      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.442 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.656 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.974 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.984 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.986 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.987 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.989 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.255      ;
; 0.995 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.261      ;
; 1.003 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.269      ;
; 1.010 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.276      ;
; 1.096 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.100 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.106 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.366      ;
; 1.111 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.113 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.115 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.376      ;
; 1.116 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.382      ;
; 1.116 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.382      ;
; 1.118 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.120 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.121 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.381      ;
; 1.121 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.387      ;
; 1.121 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.387      ;
; 1.129 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.134 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.192 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.079      ; 1.457      ;
; 1.199 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.079      ; 1.464      ;
; 1.215 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.481      ;
; 1.222 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.222 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.222 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.223 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.489      ;
; 1.227 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.487      ;
; 1.227 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.228 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.494      ;
; 1.232 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.492      ;
; 1.233 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.493      ;
; 1.239 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.240 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.507      ;
; 1.242 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.508      ;
; 1.242 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.508      ;
; 1.244 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.079      ; 1.509      ;
; 1.244 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.244 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.245 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.511      ;
; 1.247 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.513      ;
; 1.253 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.513      ;
; 1.254 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.520      ;
; 1.290 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.000        ; 3.043      ; 4.781      ;
; 1.323 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.589      ;
; 1.324 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[7]  ; clk                           ; clk         ; 0.000        ; 0.080      ; 1.590      ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 228.94 MHz ; 228.94 MHz      ; clk                           ;                                                ;
; 843.88 MHz ; 437.64 MHz      ; clock_divider:divisor|clk_out ; limit due to minimum period restriction (tmin) ;
; 914.08 MHz ; 437.64 MHz      ; contador_mod10:modd10|carry   ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.368 ; -42.492       ;
; clock_divider:divisor|clk_out ; -0.185 ; -0.470        ;
; contador_mod10:modd10|carry   ; -0.094 ; -0.159        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clock_divider:divisor|clk_out ; 0.353 ; 0.000         ;
; contador_mod10:modd10|carry   ; 0.355 ; 0.000         ;
; clk                           ; 0.401 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -37.695       ;
; clock_divider:divisor|clk_out ; -1.285 ; -6.425        ;
; contador_mod10:modd10|carry   ; -1.285 ; -3.855        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.368 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.303      ;
; -3.319 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.254      ;
; -3.317 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.246      ;
; -3.314 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.249      ;
; -3.238 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.167      ;
; -3.210 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.145      ;
; -3.176 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.111      ;
; -3.170 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.105      ;
; -3.156 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.085      ;
; -3.084 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.019      ;
; -3.054 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.989      ;
; -3.046 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.975      ;
; -3.044 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.979      ;
; -2.996 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.925      ;
; -2.958 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.886      ;
; -2.934 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.869      ;
; -2.928 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.863      ;
; -2.893 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.821      ;
; -2.888 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.816      ;
; -2.869 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.798      ;
; -2.851 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.780      ;
; -2.829 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.758      ;
; -2.815 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.750      ;
; -2.721 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.650      ;
; -2.720 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.649      ;
; -2.652 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.581      ;
; -2.265 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.193      ;
; -2.265 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.193      ;
; -2.216 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.144      ;
; -2.216 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.144      ;
; -2.211 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.139      ;
; -2.211 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.139      ;
; -2.107 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.035      ;
; -2.107 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.035      ;
; -2.096 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.025      ;
; -2.073 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.001      ;
; -2.073 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.001      ;
; -2.067 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.995      ;
; -2.067 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.995      ;
; -2.047 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.969      ;
; -2.017 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.945      ;
; -2.017 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.946      ;
; -1.984 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.906      ;
; -1.977 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.906      ;
; -1.971 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.899      ;
; -1.971 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.899      ;
; -1.968 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.896      ;
; -1.963 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.891      ;
; -1.951 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.879      ;
; -1.951 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.879      ;
; -1.946 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.868      ;
; -1.937 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.865      ;
; -1.937 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.865      ;
; -1.936 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.858      ;
; -1.929 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.851      ;
; -1.928 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.850      ;
; -1.927 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.849      ;
; -1.913 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.835      ;
; -1.903 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.825      ;
; -1.898 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.827      ;
; -1.898 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.820      ;
; -1.891 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.813      ;
; -1.890 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.812      ;
; -1.866 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.795      ;
; -1.865 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.787      ;
; -1.859 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.787      ;
; -1.848 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.770      ;
; -1.834 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.756      ;
; -1.831 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.759      ;
; -1.831 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.759      ;
; -1.830 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.752      ;
; -1.827 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.749      ;
; -1.825 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.753      ;
; -1.825 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.753      ;
; -1.825 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.753      ;
; -1.819 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.747      ;
; -1.817 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.739      ;
; -1.817 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.739      ;
; -1.811 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.733      ;
; -1.808 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.730      ;
; -1.805 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.727      ;
; -1.796 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.718      ;
; -1.796 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.718      ;
; -1.794 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.716      ;
; -1.787 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.716      ;
; -1.785 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.713      ;
; -1.782 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.704      ;
; -1.781 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.716      ;
; -1.779 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.701      ;
; -1.754 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.676      ;
; -1.752 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.673      ;
; -1.751 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.680      ;
; -1.750 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.679      ;
; -1.738 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.660      ;
; -1.738 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.659      ;
; -1.737 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.658      ;
; -1.733 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.654      ;
; -1.732 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.653      ;
; -1.732 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.654      ;
; -1.732 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.667      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.185 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.111      ;
; -0.123 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.049      ;
; -0.103 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.029      ;
; -0.092 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.018      ;
; -0.070 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.996      ;
; -0.045 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.971      ;
; -0.044 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.970      ;
; 0.035  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.891      ;
; 0.150  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.776      ;
; 0.151  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.775      ;
; 0.165  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.761      ;
; 0.170  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.756      ;
; 0.243  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.094 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 1.022      ;
; -0.065 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.993      ;
; 0.172  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.756      ;
; 0.173  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.755      ;
; 0.245  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.071     ; 0.683      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.353 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.608      ;
; 0.406 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.650      ;
; 0.419 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.663      ;
; 0.420 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.664      ;
; 0.435 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.679      ;
; 0.533 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.777      ;
; 0.616 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.860      ;
; 0.618 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.862      ;
; 0.625 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.869      ;
; 0.633 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.877      ;
; 0.634 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.878      ;
; 0.638 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.882      ;
; 0.770 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 1.014      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.355 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.608      ;
; 0.408 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.650      ;
; 0.408 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.650      ;
; 0.629 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.871      ;
; 0.634 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.071      ; 0.876      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.401 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.600 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.886 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.895 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.137      ;
; 0.895 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.137      ;
; 0.895 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.137      ;
; 0.900 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.142      ;
; 0.903 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.141      ;
; 0.905 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.906 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.148      ;
; 0.906 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.148      ;
; 0.921 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.163      ;
; 0.929 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.171      ;
; 0.986 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.229      ;
; 0.989 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.989 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.991 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.996 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.240      ;
; 0.999 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 1.000 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.000 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.002 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.245      ;
; 1.004 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.240      ;
; 1.004 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.005 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.241      ;
; 1.005 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.247      ;
; 1.005 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.247      ;
; 1.010 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.252      ;
; 1.010 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.252      ;
; 1.013 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.255      ;
; 1.015 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.251      ;
; 1.015 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.016 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.258      ;
; 1.016 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.258      ;
; 1.035 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.277      ;
; 1.040 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.282      ;
; 1.062 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.070      ; 1.303      ;
; 1.096 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.338      ;
; 1.099 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.341      ;
; 1.100 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.104 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.340      ;
; 1.106 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.070      ; 1.347      ;
; 1.107 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.349      ;
; 1.108 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.350      ;
; 1.110 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.352      ;
; 1.110 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.352      ;
; 1.110 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.070      ; 1.351      ;
; 1.112 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.354      ;
; 1.113 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.113 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.114 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.115 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.351      ;
; 1.115 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.357      ;
; 1.116 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.352      ;
; 1.120 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.362      ;
; 1.123 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.123 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.124 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.366      ;
; 1.126 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.368      ;
; 1.132 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.065      ; 1.368      ;
; 1.146 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.388      ;
; 1.199 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.441      ;
; 1.203 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.000        ; 2.758      ; 4.375      ;
; 1.205 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.071      ; 1.447      ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -1.393 ; -11.391       ;
; clock_divider:divisor|clk_out ; 0.340  ; 0.000         ;
; contador_mod10:modd10|carry   ; 0.397  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clock_divider:divisor|clk_out ; 0.181 ; 0.000         ;
; contador_mod10:modd10|carry   ; 0.182 ; 0.000         ;
; clk                           ; 0.201 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -3.000 ; -31.632       ;
; clock_divider:divisor|clk_out ; -1.000 ; -5.000        ;
; contador_mod10:modd10|carry   ; -1.000 ; -3.000        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.393 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.340      ;
; -1.384 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.338      ;
; -1.369 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.323      ;
; -1.343 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.297      ;
; -1.321 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.275      ;
; -1.284 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.238      ;
; -1.275 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.222      ;
; -1.259 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.213      ;
; -1.255 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.202      ;
; -1.215 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.169      ;
; -1.200 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.154      ;
; -1.199 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.146      ;
; -1.199 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.153      ;
; -1.185 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.132      ;
; -1.182 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.129      ;
; -1.155 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.102      ;
; -1.153 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.100      ;
; -1.142 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.096      ;
; -1.131 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.078      ;
; -1.126 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.080      ;
; -1.125 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.033     ; 2.079      ;
; -1.103 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.050      ;
; -1.089 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 2.036      ;
; -1.035 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.982      ;
; -1.029 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.976      ;
; -1.003 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.950      ;
; -0.762 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.709      ;
; -0.761 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.708      ;
; -0.747 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.694      ;
; -0.746 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.693      ;
; -0.721 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.668      ;
; -0.720 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.667      ;
; -0.699 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.646      ;
; -0.698 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.645      ;
; -0.682 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.622      ;
; -0.670 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.617      ;
; -0.668 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.608      ;
; -0.662 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.609      ;
; -0.661 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.608      ;
; -0.656 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.647 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.587      ;
; -0.643 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.583      ;
; -0.637 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.584      ;
; -0.636 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.583      ;
; -0.633 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.573      ;
; -0.623 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.570      ;
; -0.622 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.562      ;
; -0.615 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.555      ;
; -0.612 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.552      ;
; -0.610 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.550      ;
; -0.608 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.555      ;
; -0.608 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.548      ;
; -0.600 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.540      ;
; -0.598 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.545      ;
; -0.595 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.535      ;
; -0.593 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.540      ;
; -0.592 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.539      ;
; -0.588 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.535      ;
; -0.586 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.500        ; 1.550      ; 2.718      ;
; -0.582 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.529      ;
; -0.579 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.519      ;
; -0.578 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.525      ;
; -0.577 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.524      ;
; -0.577 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.524      ;
; -0.576 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.523      ;
; -0.575 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.515      ;
; -0.575 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.515      ;
; -0.571 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.511      ;
; -0.565 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.505      ;
; -0.565 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.505      ;
; -0.564 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.504      ;
; -0.560 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.500      ;
; -0.560 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.507      ;
; -0.559 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.499      ;
; -0.551 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.491      ;
; -0.550 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.490      ;
; -0.548 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.488      ;
; -0.540 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.480      ;
; -0.540 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.480      ;
; -0.539 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.486      ;
; -0.536 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.483      ;
; -0.533 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.473      ;
; -0.532 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.472      ;
; -0.532 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.472      ;
; -0.531 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.471      ;
; -0.530 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.470      ;
; -0.527 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.467      ;
; -0.526 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.466      ;
; -0.524 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.464      ;
; -0.523 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.470      ;
; -0.520 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.467      ;
; -0.520 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.467      ;
; -0.519 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.466      ;
; -0.516 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.456      ;
; -0.513 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.453      ;
; -0.512 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.452      ;
; -0.509 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.449      ;
; -0.507 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.447      ;
; -0.507 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.047     ; 1.447      ;
; -0.504 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 1.000        ; -0.040     ; 1.451      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.340 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.605      ;
; 0.387 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.558      ;
; 0.403 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.542      ;
; 0.405 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.540      ;
; 0.418 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.527      ;
; 0.438 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.507      ;
; 0.438 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.507      ;
; 0.480 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.465      ;
; 0.541 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.404      ;
; 0.543 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.402      ;
; 0.543 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.402      ;
; 0.553 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.392      ;
; 0.586 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'                                                                                                              ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.397 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.549      ;
; 0.421 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.525      ;
; 0.555 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.391      ;
; 0.555 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.391      ;
; 0.587 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.181 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.314      ;
; 0.205 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.331      ;
; 0.211 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.337      ;
; 0.211 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.337      ;
; 0.212 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.338      ;
; 0.263 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.389      ;
; 0.310 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.436      ;
; 0.312 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.439      ;
; 0.316 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.442      ;
; 0.317 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.443      ;
; 0.322 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.448      ;
; 0.372 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.498      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.182 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.314      ;
; 0.204 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.330      ;
; 0.314 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.439      ;
; 0.319 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.444      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.201 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.300 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.435 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.000        ; 1.610      ; 2.264      ;
; 0.449 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.451 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.451 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.576      ;
; 0.454 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.459 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.462 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.586      ;
; 0.462 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.463 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.589      ;
; 0.466 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.590      ;
; 0.468 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.585      ;
; 0.514 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.639      ;
; 0.515 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.639      ;
; 0.515 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.639      ;
; 0.516 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.516 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.517 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.518 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.642      ;
; 0.518 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.642      ;
; 0.523 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.640      ;
; 0.526 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.526 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.527 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.652      ;
; 0.529 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.529 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.648      ;
; 0.532 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.656      ;
; 0.532 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.656      ;
; 0.534 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.651      ;
; 0.543 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.667      ;
; 0.546 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.670      ;
; 0.557 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.681      ;
; 0.574 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.698      ;
; 0.574 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.698      ;
; 0.579 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.580 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.580 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.581 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.705      ;
; 0.582 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.706      ;
; 0.583 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.707      ;
; 0.583 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.707      ;
; 0.584 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.708      ;
; 0.586 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.703      ;
; 0.589 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[7]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.713      ;
; 0.589 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.706      ;
; 0.590 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.707      ;
; 0.592 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.716      ;
; 0.592 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.716      ;
; 0.593 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.717      ;
; 0.593 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.717      ;
; 0.595 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.595 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.595 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.595 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.596 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.720      ;
; 0.598 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.722      ;
; 0.605 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.033      ; 0.722      ;
; 0.606 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.040      ; 0.730      ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -3.736  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk                           ; -3.736  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:divisor|clk_out ; -0.328  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  contador_mod10:modd10|carry   ; -0.224  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                ; -51.453 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  clk                           ; -50.070 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  clock_divider:divisor|clk_out ; -0.973  ; 0.000 ; N/A      ; N/A     ; -6.425              ;
;  contador_mod10:modd10|carry   ; -0.410  ; 0.000 ; N/A      ; N/A     ; -3.855              ;
+--------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 611      ; 0        ; 0        ; 0        ;
; clock_divider:divisor|clk_out ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 16       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|carry   ; contador_mod10:modd10|carry   ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 611      ; 0        ; 0        ; 0        ;
; clock_divider:divisor|clk_out ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 16       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|carry   ; contador_mod10:modd10|carry   ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; clk                           ; clk                           ; Base ; Constrained ;
; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; Base ; Constrained ;
; contador_mod10:modd10|carry   ; contador_mod10:modd10|carry   ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Mar 25 15:03:54 2025
Info: Command: quartus_sta pratica9 -c pratica9
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica9.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:divisor|clk_out clock_divider:divisor|clk_out
    Info (332105): create_clock -period 1.000 -name contador_mod10:modd10|carry contador_mod10:modd10|carry
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.736
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.736             -50.070 clk 
    Info (332119):    -0.328              -0.973 clock_divider:divisor|clk_out 
    Info (332119):    -0.224              -0.410 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.403               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.442               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 clk 
    Info (332119):    -1.285              -6.425 clock_divider:divisor|clk_out 
    Info (332119):    -1.285              -3.855 contador_mod10:modd10|carry 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.368             -42.492 clk 
    Info (332119):    -0.185              -0.470 clock_divider:divisor|clk_out 
    Info (332119):    -0.094              -0.159 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.355               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 clk 
    Info (332119):    -1.285              -6.425 clock_divider:divisor|clk_out 
    Info (332119):    -1.285              -3.855 contador_mod10:modd10|carry 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.393             -11.391 clk 
    Info (332119):     0.340               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.397               0.000 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.182               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.201               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.632 clk 
    Info (332119):    -1.000              -5.000 clock_divider:divisor|clk_out 
    Info (332119):    -1.000              -3.000 contador_mod10:modd10|carry 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4914 megabytes
    Info: Processing ended: Tue Mar 25 15:03:58 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


