TimeQuest Timing Analyzer report for circuitoRegsULA
Thu Jun 28 20:31:25 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; circuitoRegsULA                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.03 MHz ; 105.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -8.521 ; -1373.045     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -211.815              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.521 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.544      ;
; -8.521 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.544      ;
; -8.472 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.024     ; 9.486      ;
; -8.472 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.024     ; 9.486      ;
; -8.468 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.024     ; 9.482      ;
; -8.467 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.495      ;
; -8.465 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.501      ;
; -8.464 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.500      ;
; -8.462 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.498      ;
; -8.444 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.015     ; 9.467      ;
; -8.389 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.417      ;
; -8.389 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.417      ;
; -8.370 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.397      ;
; -8.370 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.397      ;
; -8.351 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.380      ;
; -8.349 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.378      ;
; -8.349 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.378      ;
; -8.349 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.378      ;
; -8.340 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.359      ;
; -8.340 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.019     ; 9.359      ;
; -8.339 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.366      ;
; -8.339 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.011     ; 9.366      ;
; -8.338 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.367      ;
; -8.337 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.366      ;
; -8.336 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.355      ;
; -8.335 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.005     ; 9.368      ;
; -8.334 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.363      ;
; -8.333 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.003      ; 9.374      ;
; -8.332 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.003      ; 9.373      ;
; -8.330 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.003      ; 9.371      ;
; -8.321 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.020     ; 9.339      ;
; -8.321 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.020     ; 9.339      ;
; -8.317 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.020     ; 9.335      ;
; -8.316 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.348      ;
; -8.314 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 9.354      ;
; -8.313 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 9.353      ;
; -8.312 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.010     ; 9.340      ;
; -8.311 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 9.351      ;
; -8.294 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.323      ;
; -8.294 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; -0.014     ; 9.318      ;
; -8.294 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.323      ;
; -8.293 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.322      ;
; -8.293 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.011     ; 9.320      ;
; -8.292 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.321      ;
; -8.292 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.321      ;
; -8.290 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.319      ;
; -8.290 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.318      ;
; -8.289 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.312      ;
; -8.288 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.311      ;
; -8.285 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; -0.009     ; 9.314      ;
; -8.285 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.006     ; 9.317      ;
; -8.277 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.296      ;
; -8.270 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.293      ;
; -8.269 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.292      ;
; -8.269 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.292      ;
; -8.268 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.291      ;
; -8.267 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.295      ;
; -8.264 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.292      ;
; -8.264 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.287      ;
; -8.262 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.281      ;
; -8.262 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.281      ;
; -8.262 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 1.000        ; -0.010     ; 9.290      ;
; -8.262 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.298      ;
; -8.260 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.296      ;
; -8.251 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.280      ;
; -8.250 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.290      ;
; -8.250 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.290      ;
; -8.247 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.287      ;
; -8.247 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.276      ;
; -8.244 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 9.284      ;
; -8.242 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 1.000        ; -0.019     ; 9.261      ;
; -8.239 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 1.000        ; -0.019     ; 9.258      ;
; -8.232 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.260      ;
; -8.230 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.258      ;
; -8.229 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; clk          ; clk         ; 1.000        ; -0.015     ; 9.252      ;
; -8.227 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.255      ;
; -8.227 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.263      ;
; -8.227 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst34|inst2 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.255      ;
; -8.226 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst40|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.262      ;
; -8.225 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst56|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.261      ;
; -8.221 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 9.258      ;
; -8.221 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; clk          ; clk         ; 1.000        ; -0.001     ; 9.258      ;
; -8.220 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.024     ; 9.234      ;
; -8.220 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.024     ; 9.234      ;
; -8.220 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.254      ;
; -8.218 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.252      ;
; -8.218 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 1.000        ; -0.004     ; 9.252      ;
; -8.218 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.252      ;
; -8.216 ; reg4bitsNovo:inst1|inst3   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 1.000        ; -0.004     ; 9.250      ;
; -8.216 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.024     ; 9.230      ;
; -8.215 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.010     ; 9.243      ;
; -8.214 ; reg4bitsNovo:inst1|inst3   ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.248      ;
; -8.214 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; -0.014     ; 9.238      ;
; -8.213 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.249      ;
; -8.212 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst58|inst2 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.248      ;
; -8.212 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.248      ;
; -8.210 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; -0.002     ; 9.246      ;
; -8.206 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 1.000        ; -0.002     ; 9.242      ;
; -8.206 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.240      ;
; -8.205 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 9.239      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; reg4bitsNovo:inst1|inst3                  ; reg4bitsNovo:inst1|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst100|inst7                ; reg4bitsNovo:inst100|inst7                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst2                  ; reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst1                  ; reg4bitsNovo:inst1|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst                   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst7                  ; reg4bitsNovo:inst3|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst1|inst7                  ; reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst                   ; reg4bitsNovo:inst3|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst100|inst                 ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 11.130 ; 11.130 ; Rise       ; clk             ;
; PC[*]        ; clk        ; 10.068 ; 10.068 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 9.873  ; 9.873  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 10.068 ; 10.068 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 7.499  ; 7.499  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 8.350  ; 8.350  ; Rise       ; clk             ;
; R/W          ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
; clear        ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
; enA          ; clk        ; 5.897  ; 5.897  ; Rise       ; clk             ;
; enAc         ; clk        ; 1.005  ; 1.005  ; Rise       ; clk             ;
; enB          ; clk        ; 5.049  ; 5.049  ; Rise       ; clk             ;
; enF          ; clk        ; 6.870  ; 6.870  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 13.897 ; 13.897 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 12.976 ; 12.976 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 13.897 ; 13.897 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 13.531 ; 13.531 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 13.419 ; 13.419 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 13.156 ; 13.156 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 11.043 ; 11.043 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 11.268 ; 11.268 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 10.625 ; 10.625 ; Rise       ; clk             ;
; ldab         ; clk        ; 13.557 ; 13.557 ; Rise       ; clk             ;
; ldam         ; clk        ; 13.238 ; 13.238 ; Rise       ; clk             ;
; load_ULA     ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
; movAc        ; clk        ; 5.728  ; 5.728  ; Rise       ; clk             ;
; stac         ; clk        ; 13.097 ; 13.097 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 8.069  ; 8.069  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -4.557 ; -4.557 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -4.707 ; -4.707 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -5.059 ; -5.059 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -4.557 ; -4.557 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -6.413 ; -6.413 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -6.625 ; -6.625 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -7.795 ; -7.795 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -7.376 ; -7.376 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -6.413 ; -6.413 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -7.130 ; -7.130 ; Rise       ; clk             ;
; R/W          ; clk        ; -4.972 ; -4.972 ; Rise       ; clk             ;
; clear        ; clk        ; -3.990 ; -3.990 ; Rise       ; clk             ;
; enA          ; clk        ; -4.734 ; -4.734 ; Rise       ; clk             ;
; enAc         ; clk        ; -0.486 ; -0.486 ; Rise       ; clk             ;
; enB          ; clk        ; -4.521 ; -4.521 ; Rise       ; clk             ;
; enF          ; clk        ; -4.260 ; -4.260 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -5.687 ; -5.687 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -5.687 ; -5.687 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -7.139 ; -7.139 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -6.734 ; -6.734 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -5.884 ; -5.884 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -6.188 ; -6.188 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -6.604 ; -6.604 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -6.829 ; -6.829 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -6.186 ; -6.186 ; Rise       ; clk             ;
; ldab         ; clk        ; -5.306 ; -5.306 ; Rise       ; clk             ;
; ldam         ; clk        ; -6.689 ; -6.689 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -5.684 ; -5.684 ; Rise       ; clk             ;
; movAc        ; clk        ; -4.556 ; -4.556 ; Rise       ; clk             ;
; stac         ; clk        ; -6.227 ; -6.227 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -6.429 ; -6.429 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -6.859 ; -6.859 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -6.558 ; -6.558 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -6.429 ; -6.429 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -7.127 ; -7.127 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -6.479 ; -6.479 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 16.808 ; 16.808 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 16.682 ; 16.682 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 16.781 ; 16.781 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 16.808 ; 16.808 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 15.344 ; 15.344 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 15.893 ; 15.893 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 17.389 ; 17.389 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 17.389 ; 17.389 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 15.365 ; 15.365 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 16.551 ; 16.551 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 15.639 ; 15.639 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 16.898 ; 16.898 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 16.192 ; 16.192 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 16.192 ; 16.192 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 15.401 ; 15.401 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 15.873 ; 15.873 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 14.758 ; 14.758 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 14.927 ; 14.927 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 16.167 ; 16.167 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 16.167 ; 16.167 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 14.572 ; 14.572 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 15.148 ; 15.148 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 14.467 ; 14.467 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 14.782 ; 14.782 ; Rise       ; clk             ;
; Z          ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; result[*]  ; clk        ; 14.187 ; 14.187 ; Rise       ; clk             ;
;  result[0] ; clk        ; 11.983 ; 11.983 ; Rise       ; clk             ;
;  result[1] ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
;  result[2] ; clk        ; 12.271 ; 12.271 ; Rise       ; clk             ;
;  result[3] ; clk        ; 13.820 ; 13.820 ; Rise       ; clk             ;
;  result[4] ; clk        ; 14.187 ; 14.187 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 9.928  ; 9.928  ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 9.954  ; 9.954  ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 9.615  ; 9.615  ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 8.239  ; 8.239  ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 9.546  ; 9.546  ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 8.239  ; 8.239  ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 9.583  ; 9.583  ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 9.873  ; 9.873  ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 9.499  ; 9.499  ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 10.081 ; 10.081 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 10.720 ; 10.720 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 10.432 ; 10.432 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 10.552 ; 10.552 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 10.190 ; 10.190 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 10.081 ; 10.081 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 10.040 ; 10.040 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 10.724 ; 10.724 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 9.895  ; 9.895  ; Rise       ; clk             ;
; Z          ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; result[*]  ; clk        ; 8.751  ; 8.751  ; Rise       ; clk             ;
;  result[0] ; clk        ; 8.751  ; 8.751  ; Rise       ; clk             ;
;  result[1] ; clk        ; 8.836  ; 8.836  ; Rise       ; clk             ;
;  result[2] ; clk        ; 9.702  ; 9.702  ; Rise       ; clk             ;
;  result[3] ; clk        ; 10.782 ; 10.782 ; Rise       ; clk             ;
;  result[4] ; clk        ; 9.224  ; 9.224  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 16.996 ;        ;        ; 16.996 ;
; PC[0]      ; HEX4[0]     ; 13.831 ;        ;        ; 13.831 ;
; PC[0]      ; result[0]   ; 14.626 ; 14.626 ; 14.626 ; 14.626 ;
; PC[0]      ; result[1]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; PC[0]      ; result[2]   ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; PC[0]      ; result[3]   ; 16.656 ; 16.656 ; 16.656 ; 16.656 ;
; PC[0]      ; result[4]   ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; PC[1]      ; HEX2[1]     ; 14.927 ;        ;        ; 14.927 ;
; PC[1]      ; HEX4[1]     ; 13.822 ;        ;        ; 13.822 ;
; PC[1]      ; result[1]   ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; PC[1]      ; result[2]   ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; PC[1]      ; result[3]   ; 16.851 ; 16.851 ; 16.851 ; 16.851 ;
; PC[1]      ; result[4]   ; 17.218 ; 17.218 ; 17.218 ; 17.218 ;
; PC[2]      ; HEX2[2]     ; 15.306 ;        ;        ; 15.306 ;
; PC[2]      ; HEX4[2]     ; 13.482 ;        ;        ; 13.482 ;
; PC[2]      ; result[2]   ; 14.319 ; 14.319 ; 14.319 ; 14.319 ;
; PC[2]      ; result[3]   ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; PC[2]      ; result[4]   ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; PC[3]      ; HEX2[3]     ; 14.396 ;        ;        ; 14.396 ;
; PC[3]      ; HEX4[3]     ; 13.254 ;        ;        ; 13.254 ;
; PC[3]      ; result[3]   ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; PC[3]      ; result[4]   ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; PC[4]      ; HEX2[4]     ; 14.129 ;        ;        ; 14.129 ;
; PC[4]      ; HEX4[4]     ; 13.640 ;        ;        ; 13.640 ;
; PC[4]      ; result[4]   ; 15.500 ; 15.500 ; 15.500 ; 15.500 ;
; instr[0]   ; HEX1[0]     ; 14.930 ;        ;        ; 14.930 ;
; instr[0]   ; result[0]   ; 15.126 ; 15.126 ; 15.126 ; 15.126 ;
; instr[0]   ; result[1]   ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; instr[0]   ; result[2]   ; 15.607 ; 15.607 ; 15.607 ; 15.607 ;
; instr[0]   ; result[3]   ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; instr[0]   ; result[4]   ; 17.523 ; 17.523 ; 17.523 ; 17.523 ;
; instr[1]   ; HEX1[1]     ; 17.020 ;        ;        ; 17.020 ;
; instr[1]   ; result[0]   ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; instr[1]   ; result[1]   ; 15.825 ; 15.825 ; 15.825 ; 15.825 ;
; instr[1]   ; result[2]   ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; instr[1]   ; result[3]   ; 18.516 ; 18.516 ; 18.516 ; 18.516 ;
; instr[1]   ; result[4]   ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; instr[2]   ; HEX1[2]     ; 17.013 ;        ;        ; 17.013 ;
; instr[2]   ; result[0]   ; 16.028 ; 16.028 ; 16.028 ; 16.028 ;
; instr[2]   ; result[1]   ; 15.327 ; 15.327 ; 15.327 ; 15.327 ;
; instr[2]   ; result[2]   ; 16.464 ; 16.464 ; 16.464 ; 16.464 ;
; instr[2]   ; result[3]   ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; instr[2]   ; result[4]   ; 18.232 ; 18.232 ; 18.232 ; 18.232 ;
; instr[3]   ; HEX1[3]     ; 15.034 ;        ;        ; 15.034 ;
; instr[3]   ; result[0]   ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; instr[3]   ; result[1]   ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; instr[3]   ; result[2]   ; 15.038 ; 15.038 ; 15.038 ; 15.038 ;
; instr[3]   ; result[3]   ; 16.587 ; 16.587 ; 16.587 ; 16.587 ;
; instr[3]   ; result[4]   ; 16.954 ; 16.954 ; 16.954 ; 16.954 ;
; instr[4]   ; HEX1[4]     ; 14.245 ;        ;        ; 14.245 ;
; instr[4]   ; result[0]   ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; instr[4]   ; result[1]   ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; instr[4]   ; result[2]   ; 15.389 ; 15.389 ; 15.389 ; 15.389 ;
; instr[4]   ; result[3]   ; 16.938 ; 16.938 ; 16.938 ; 16.938 ;
; instr[4]   ; result[4]   ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; instr[5]   ; result[0]   ; 15.989 ; 15.989 ; 15.989 ; 15.989 ;
; instr[5]   ; result[1]   ; 15.288 ; 15.288 ; 15.288 ; 15.288 ;
; instr[5]   ; result[2]   ; 16.425 ; 16.425 ; 16.425 ; 16.425 ;
; instr[5]   ; result[3]   ; 17.979 ; 17.979 ; 17.979 ; 17.979 ;
; instr[5]   ; result[4]   ; 18.193 ; 18.193 ; 18.193 ; 18.193 ;
; instr[6]   ; result[0]   ; 16.214 ; 16.214 ; 16.214 ; 16.214 ;
; instr[6]   ; result[1]   ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; instr[6]   ; result[2]   ; 16.650 ; 16.650 ; 16.650 ; 16.650 ;
; instr[6]   ; result[3]   ; 18.204 ; 18.204 ; 18.204 ; 18.204 ;
; instr[6]   ; result[4]   ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; instr[7]   ; result[0]   ; 15.571 ; 15.571 ; 15.571 ; 15.571 ;
; instr[7]   ; result[1]   ; 14.870 ; 14.870 ; 14.870 ; 14.870 ;
; instr[7]   ; result[2]   ; 16.007 ; 16.007 ; 16.007 ; 16.007 ;
; instr[7]   ; result[3]   ; 17.561 ; 17.561 ; 17.561 ; 17.561 ;
; instr[7]   ; result[4]   ; 17.775 ; 17.775 ; 17.775 ; 17.775 ;
; load_ULA   ; HEX1[0]     ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; load_ULA   ; HEX1[1]     ; 16.350 ; 16.350 ; 16.350 ; 16.350 ;
; load_ULA   ; HEX1[2]     ; 16.279 ; 16.279 ; 16.279 ; 16.279 ;
; load_ULA   ; HEX1[3]     ; 15.222 ; 15.222 ; 15.222 ; 15.222 ;
; load_ULA   ; HEX1[4]     ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; load_ULA   ; HEX2[0]     ; 16.574 ; 16.574 ; 16.574 ; 16.574 ;
; load_ULA   ; HEX2[1]     ; 14.047 ; 14.047 ; 14.047 ; 14.047 ;
; load_ULA   ; HEX2[2]     ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; load_ULA   ; HEX2[3]     ; 14.726 ; 14.726 ; 14.726 ; 14.726 ;
; load_ULA   ; HEX2[4]     ; 14.261 ; 14.261 ; 14.261 ; 14.261 ;
; load_ULA   ; result[0]   ; 15.993 ; 15.993 ; 15.993 ; 15.993 ;
; load_ULA   ; result[1]   ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; load_ULA   ; result[2]   ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; load_ULA   ; result[3]   ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; load_ULA   ; result[4]   ; 18.197 ; 18.197 ; 18.197 ; 18.197 ;
; movAc      ; result[0]   ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; movAc      ; result[1]   ; 11.169 ; 11.169 ; 11.169 ; 11.169 ;
; movAc      ; result[2]   ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; movAc      ; result[3]   ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; movAc      ; result[4]   ; 12.340 ; 12.878 ; 12.878 ; 12.340 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 16.996 ;        ;        ; 16.996 ;
; PC[0]      ; HEX4[0]     ; 13.831 ;        ;        ; 13.831 ;
; PC[0]      ; result[0]   ; 13.997 ; 13.997 ; 13.997 ; 13.997 ;
; PC[0]      ; result[1]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; PC[0]      ; result[2]   ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; PC[0]      ; result[3]   ; 16.656 ; 16.656 ; 16.656 ; 16.656 ;
; PC[0]      ; result[4]   ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; PC[1]      ; HEX2[1]     ; 14.927 ;        ;        ; 14.927 ;
; PC[1]      ; HEX4[1]     ; 13.822 ;        ;        ; 13.822 ;
; PC[1]      ; result[1]   ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; PC[1]      ; result[2]   ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; PC[1]      ; result[3]   ; 16.851 ; 16.851 ; 16.851 ; 16.851 ;
; PC[1]      ; result[4]   ; 17.218 ; 17.218 ; 17.218 ; 17.218 ;
; PC[2]      ; HEX2[2]     ; 15.306 ;        ;        ; 15.306 ;
; PC[2]      ; HEX4[2]     ; 13.482 ;        ;        ; 13.482 ;
; PC[2]      ; result[2]   ; 14.319 ; 14.319 ; 14.319 ; 14.319 ;
; PC[2]      ; result[3]   ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; PC[2]      ; result[4]   ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; PC[3]      ; HEX2[3]     ; 14.396 ;        ;        ; 14.396 ;
; PC[3]      ; HEX4[3]     ; 13.254 ;        ;        ; 13.254 ;
; PC[3]      ; result[3]   ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; PC[3]      ; result[4]   ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; PC[4]      ; HEX2[4]     ; 14.129 ;        ;        ; 14.129 ;
; PC[4]      ; HEX4[4]     ; 13.640 ;        ;        ; 13.640 ;
; PC[4]      ; result[4]   ; 15.500 ; 15.500 ; 15.500 ; 15.500 ;
; instr[0]   ; HEX1[0]     ; 14.930 ;        ;        ; 14.930 ;
; instr[0]   ; result[0]   ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; instr[0]   ; result[1]   ; 12.894 ; 12.894 ; 12.894 ; 12.894 ;
; instr[0]   ; result[2]   ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; instr[0]   ; result[3]   ; 14.468 ; 14.468 ; 14.468 ; 14.468 ;
; instr[0]   ; result[4]   ; 14.196 ; 14.196 ; 14.196 ; 14.196 ;
; instr[1]   ; HEX1[1]     ; 17.020 ;        ;        ; 17.020 ;
; instr[1]   ; result[0]   ; 15.140 ; 15.140 ; 15.140 ; 15.140 ;
; instr[1]   ; result[1]   ; 13.776 ; 13.776 ; 13.776 ; 13.776 ;
; instr[1]   ; result[2]   ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; instr[1]   ; result[3]   ; 16.313 ; 16.313 ; 16.313 ; 16.313 ;
; instr[1]   ; result[4]   ; 16.066 ; 16.066 ; 16.066 ; 16.066 ;
; instr[2]   ; HEX1[2]     ; 17.013 ;        ;        ; 17.013 ;
; instr[2]   ; result[0]   ; 14.179 ; 14.179 ; 14.179 ; 14.179 ;
; instr[2]   ; result[1]   ; 13.729 ; 13.729 ; 13.729 ; 13.729 ;
; instr[2]   ; result[2]   ; 14.513 ; 14.513 ; 14.513 ; 14.513 ;
; instr[2]   ; result[3]   ; 15.327 ; 15.327 ; 15.327 ; 15.327 ;
; instr[2]   ; result[4]   ; 15.105 ; 15.105 ; 15.105 ; 15.105 ;
; instr[3]   ; HEX1[3]     ; 15.034 ;        ;        ; 15.034 ;
; instr[3]   ; result[0]   ; 13.652 ; 13.652 ; 13.652 ; 13.652 ;
; instr[3]   ; result[1]   ; 13.091 ; 13.091 ; 13.091 ; 13.091 ;
; instr[3]   ; result[2]   ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; instr[3]   ; result[3]   ; 14.665 ; 14.665 ; 14.665 ; 14.665 ;
; instr[3]   ; result[4]   ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; instr[4]   ; HEX1[4]     ; 14.245 ;        ;        ; 14.245 ;
; instr[4]   ; result[0]   ; 13.632 ; 13.632 ; 13.632 ; 13.632 ;
; instr[4]   ; result[1]   ; 13.667 ; 13.667 ; 13.667 ; 13.667 ;
; instr[4]   ; result[2]   ; 14.221 ; 14.221 ; 14.221 ; 14.221 ;
; instr[4]   ; result[3]   ; 15.035 ; 15.035 ; 15.035 ; 15.035 ;
; instr[4]   ; result[4]   ; 14.557 ; 14.557 ; 14.557 ; 14.557 ;
; instr[5]   ; result[0]   ; 14.605 ; 14.605 ; 14.605 ; 14.605 ;
; instr[5]   ; result[1]   ; 14.044 ; 14.044 ; 14.044 ; 14.044 ;
; instr[5]   ; result[2]   ; 14.296 ; 14.296 ; 14.296 ; 14.296 ;
; instr[5]   ; result[3]   ; 15.618 ; 15.618 ; 15.618 ; 15.618 ;
; instr[5]   ; result[4]   ; 15.346 ; 15.346 ; 15.346 ; 15.346 ;
; instr[6]   ; result[0]   ; 14.771 ; 14.771 ; 14.771 ; 14.771 ;
; instr[6]   ; result[1]   ; 14.210 ; 14.210 ; 14.210 ; 14.210 ;
; instr[6]   ; result[2]   ; 14.462 ; 14.462 ; 14.462 ; 14.462 ;
; instr[6]   ; result[3]   ; 15.784 ; 15.784 ; 15.784 ; 15.784 ;
; instr[6]   ; result[4]   ; 15.512 ; 15.512 ; 15.512 ; 15.512 ;
; instr[7]   ; result[0]   ; 14.180 ; 14.180 ; 14.180 ; 14.180 ;
; instr[7]   ; result[1]   ; 13.619 ; 13.619 ; 13.619 ; 13.619 ;
; instr[7]   ; result[2]   ; 13.871 ; 13.871 ; 13.871 ; 13.871 ;
; instr[7]   ; result[3]   ; 15.193 ; 15.193 ; 15.193 ; 15.193 ;
; instr[7]   ; result[4]   ; 14.921 ; 14.921 ; 14.921 ; 14.921 ;
; load_ULA   ; HEX1[0]     ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; load_ULA   ; HEX1[1]     ; 16.350 ; 16.350 ; 16.350 ; 16.350 ;
; load_ULA   ; HEX1[2]     ; 16.279 ; 16.279 ; 16.279 ; 16.279 ;
; load_ULA   ; HEX1[3]     ; 15.222 ; 15.222 ; 15.222 ; 15.222 ;
; load_ULA   ; HEX1[4]     ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; load_ULA   ; HEX2[0]     ; 16.574 ; 16.574 ; 16.574 ; 16.574 ;
; load_ULA   ; HEX2[1]     ; 14.047 ; 14.047 ; 14.047 ; 14.047 ;
; load_ULA   ; HEX2[2]     ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; load_ULA   ; HEX2[3]     ; 14.726 ; 14.726 ; 14.726 ; 14.726 ;
; load_ULA   ; HEX2[4]     ; 14.261 ; 14.261 ; 14.261 ; 14.261 ;
; load_ULA   ; result[0]   ; 13.452 ; 13.452 ; 13.452 ; 13.452 ;
; load_ULA   ; result[1]   ; 12.891 ; 12.891 ; 12.891 ; 12.891 ;
; load_ULA   ; result[2]   ; 13.143 ; 13.143 ; 13.143 ; 13.143 ;
; load_ULA   ; result[3]   ; 14.465 ; 14.465 ; 14.465 ; 14.465 ;
; load_ULA   ; result[4]   ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; movAc      ; result[0]   ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; movAc      ; result[1]   ; 11.169 ; 11.169 ; 11.169 ; 11.169 ;
; movAc      ; result[2]   ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; movAc      ; result[3]   ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; movAc      ; result[4]   ; 12.340 ; 12.878 ; 12.878 ; 12.340 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.624 ; -410.335      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -173.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                               ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.624 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.643      ;
; -2.624 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.643      ;
; -2.605 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.618      ;
; -2.604 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.019     ; 3.617      ;
; -2.601 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.614      ;
; -2.595 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.624      ;
; -2.593 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.622      ;
; -2.592 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.621      ;
; -2.585 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.013     ; 3.604      ;
; -2.585 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 3.608      ;
; -2.583 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.607      ;
; -2.583 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.607      ;
; -2.583 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.607      ;
; -2.582 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.606      ;
; -2.580 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 3.603      ;
; -2.580 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.009     ; 3.603      ;
; -2.579 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.603      ;
; -2.564 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.582      ;
; -2.563 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.581      ;
; -2.561 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.578      ;
; -2.560 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.015     ; 3.577      ;
; -2.560 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.578      ;
; -2.558 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.571      ;
; -2.557 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.574      ;
; -2.557 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.581      ;
; -2.557 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.581      ;
; -2.554 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.588      ;
; -2.552 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.586      ;
; -2.551 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.584      ;
; -2.551 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.585      ;
; -2.550 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.574      ;
; -2.550 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.569      ;
; -2.550 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.574      ;
; -2.549 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.573      ;
; -2.549 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.582      ;
; -2.548 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.572      ;
; -2.548 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.572      ;
; -2.548 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.581      ;
; -2.546 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.570      ;
; -2.544 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; -0.019     ; 3.557      ;
; -2.544 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.557      ;
; -2.544 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.568      ;
; -2.544 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 3.572      ;
; -2.542 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.566      ;
; -2.542 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.571      ;
; -2.541 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; -0.009     ; 3.564      ;
; -2.541 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.005     ; 3.568      ;
; -2.541 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.570      ;
; -2.539 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 3.567      ;
; -2.538 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 3.566      ;
; -2.538 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.567      ;
; -2.536 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.555      ;
; -2.536 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.555      ;
; -2.535 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 3.563      ;
; -2.534 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.558      ;
; -2.531 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.555      ;
; -2.531 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.555      ;
; -2.531 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.555      ;
; -2.531 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.555      ;
; -2.530 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.554      ;
; -2.526 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.539      ;
; -2.524 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.542      ;
; -2.523 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.541      ;
; -2.522 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 1.000        ; -0.019     ; 3.535      ;
; -2.522 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.551      ;
; -2.522 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.546      ;
; -2.522 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.551      ;
; -2.521 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.550      ;
; -2.520 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.554      ;
; -2.520 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.554      ;
; -2.520 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.538      ;
; -2.520 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.549      ;
; -2.520 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.549      ;
; -2.519 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.538      ;
; -2.518 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 1.000        ; -0.013     ; 3.537      ;
; -2.518 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; -0.004     ; 3.546      ;
; -2.518 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; -0.003     ; 3.547      ;
; -2.517 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.551      ;
; -2.517 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.530      ;
; -2.517 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.535      ;
; -2.516 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; -0.019     ; 3.529      ;
; -2.516 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.545      ;
; -2.516 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; -0.014     ; 3.534      ;
; -2.516 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.534      ;
; -2.515 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.544      ;
; -2.514 ; reg4bitsNovo:inst1|inst3   ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 1.000        ; 0.002      ; 3.548      ;
; -2.514 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.548      ;
; -2.514 ; reg4bitsNovo:inst100|inst2 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.531      ;
; -2.514 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.543      ;
; -2.513 ; reg4bitsNovo:inst100|inst3 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; -0.019     ; 3.526      ;
; -2.512 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.546      ;
; -2.512 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.541      ;
; -2.511 ; reg4bitsNovo:inst1|inst3   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 1.000        ; -0.005     ; 3.538      ;
; -2.511 ; reg4bitsNovo:inst100|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.002      ; 3.545      ;
; -2.511 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.540      ;
; -2.511 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; -0.008     ; 3.535      ;
; -2.511 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.540      ;
; -2.510 ; reg4bitsNovo:inst1|inst3   ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 1.000        ; -0.005     ; 3.537      ;
; -2.510 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.539      ;
; -2.509 ; reg4bitsNovo:inst100|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; -0.003     ; 3.538      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reg4bitsNovo:inst1|inst3                  ; reg4bitsNovo:inst1|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst100|inst7                ; reg4bitsNovo:inst100|inst7                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst2                  ; reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst1                  ; reg4bitsNovo:inst1|inst1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst                   ; reg4bitsNovo:inst1|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst7                  ; reg4bitsNovo:inst3|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst1|inst7                  ; reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; memoriaRAM:inst|reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; memoriaRAM:inst|reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; memoriaRAM:inst|reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; memoriaRAM:inst|reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; memoriaRAM:inst|reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; memoriaRAM:inst|reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; memoriaRAM:inst|reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; memoriaRAM:inst|reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; memoriaRAM:inst|reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; memoriaRAM:inst|reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; memoriaRAM:inst|reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; memoriaRAM:inst|reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; memoriaRAM:inst|reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; memoriaRAM:inst|reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; memoriaRAM:inst|reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst                   ; reg4bitsNovo:inst3|inst                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst100|inst                 ; reg4bitsNovo:inst100|inst                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; memoriaRAM:inst|reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; memoriaRAM:inst|reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 4.905  ; 4.905  ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 4.905  ; 4.905  ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 4.655  ; 4.655  ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 4.600  ; 4.600  ; Rise       ; clk             ;
; PC[*]        ; clk        ; 4.017  ; 4.017  ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 3.967  ; 3.967  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 4.017  ; 4.017  ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 3.612  ; 3.612  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 3.023  ; 3.023  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 3.456  ; 3.456  ; Rise       ; clk             ;
; R/W          ; clk        ; 4.993  ; 4.993  ; Rise       ; clk             ;
; clear        ; clk        ; 2.951  ; 2.951  ; Rise       ; clk             ;
; enA          ; clk        ; 2.598  ; 2.598  ; Rise       ; clk             ;
; enAc         ; clk        ; -0.067 ; -0.067 ; Rise       ; clk             ;
; enB          ; clk        ; 2.263  ; 2.263  ; Rise       ; clk             ;
; enF          ; clk        ; 2.866  ; 2.866  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 5.575  ; 5.575  ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 5.180  ; 5.180  ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 5.575  ; 5.575  ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 5.416  ; 5.416  ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 5.451  ; 5.451  ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 5.330  ; 5.330  ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 4.356  ; 4.356  ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 4.443  ; 4.443  ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 4.215  ; 4.215  ; Rise       ; clk             ;
; ldab         ; clk        ; 5.555  ; 5.555  ; Rise       ; clk             ;
; ldam         ; clk        ; 5.299  ; 5.299  ; Rise       ; clk             ;
; load_ULA     ; clk        ; 4.410  ; 4.410  ; Rise       ; clk             ;
; movAc        ; clk        ; 2.467  ; 2.467  ; Rise       ; clk             ;
; stac         ; clk        ; 5.250  ; 5.250  ; Rise       ; clk             ;
; switches[*]  ; clk        ; 3.350  ; 3.350  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 3.347  ; 3.347  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 3.125  ; 3.125  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 3.186  ; 3.186  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 3.350  ; 3.350  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 3.218  ; 3.218  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -2.155 ; -2.155 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -2.593 ; -2.593 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -2.763 ; -2.763 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -3.173 ; -3.173 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -2.962 ; -2.962 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -2.593 ; -2.593 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -2.972 ; -2.972 ; Rise       ; clk             ;
; R/W          ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
; clear        ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
; enA          ; clk        ; -2.119 ; -2.119 ; Rise       ; clk             ;
; enAc         ; clk        ; 0.337  ; 0.337  ; Rise       ; clk             ;
; enB          ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; enF          ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -2.975 ; -2.975 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -2.803 ; -2.803 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -2.584 ; -2.584 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -2.692 ; -2.692 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -2.551 ; -2.551 ; Rise       ; clk             ;
; ldab         ; clk        ; -2.347 ; -2.347 ; Rise       ; clk             ;
; ldam         ; clk        ; -2.767 ; -2.767 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -2.417 ; -2.417 ; Rise       ; clk             ;
; movAc        ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
; stac         ; clk        ; -2.627 ; -2.627 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.681 ; -2.681 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.823 ; -2.823 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.681 ; -2.681 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -2.943 ; -2.943 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.708 ; -2.708 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 7.544 ; 7.544 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 7.538 ; 7.538 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 7.020 ; 7.020 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 7.194 ; 7.194 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 7.037 ; 7.037 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 7.468 ; 7.468 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 7.057 ; 7.057 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 7.262 ; 7.262 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 6.658 ; 6.658 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 6.934 ; 6.934 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 6.800 ; 6.800 ; Rise       ; clk             ;
; Z          ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
; result[*]  ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
;  result[0] ; clk        ; 5.649 ; 5.649 ; Rise       ; clk             ;
;  result[1] ; clk        ; 5.400 ; 5.400 ; Rise       ; clk             ;
;  result[2] ; clk        ; 5.741 ; 5.741 ; Rise       ; clk             ;
;  result[3] ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  result[4] ; clk        ; 6.484 ; 6.484 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 5.238 ; 5.238 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 5.010 ; 5.010 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
; Z          ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
; result[*]  ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  result[0] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  result[1] ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.293 ; 5.293 ; Rise       ; clk             ;
;  result[4] ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 7.875 ;       ;       ; 7.875 ;
; PC[0]      ; HEX4[0]     ; 6.712 ;       ;       ; 6.712 ;
; PC[0]      ; result[0]   ; 6.948 ; 6.948 ; 6.948 ; 6.948 ;
; PC[0]      ; result[1]   ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; PC[0]      ; result[2]   ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; PC[0]      ; result[3]   ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; PC[0]      ; result[4]   ; 7.852 ; 7.852 ; 7.852 ; 7.852 ;
; PC[1]      ; HEX2[1]     ; 7.052 ;       ;       ; 7.052 ;
; PC[1]      ; HEX4[1]     ; 6.595 ;       ;       ; 6.595 ;
; PC[1]      ; result[1]   ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; PC[1]      ; result[2]   ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; PC[1]      ; result[3]   ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; PC[1]      ; result[4]   ; 7.902 ; 7.902 ; 7.902 ; 7.902 ;
; PC[2]      ; HEX2[2]     ; 7.182 ;       ;       ; 7.182 ;
; PC[2]      ; HEX4[2]     ; 6.509 ;       ;       ; 6.509 ;
; PC[2]      ; result[2]   ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; PC[2]      ; result[3]   ; 7.378 ; 7.378 ; 7.378 ; 7.378 ;
; PC[2]      ; result[4]   ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; PC[3]      ; HEX2[3]     ; 6.819 ;       ;       ; 6.819 ;
; PC[3]      ; HEX4[3]     ; 6.400 ;       ;       ; 6.400 ;
; PC[3]      ; result[3]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; PC[3]      ; result[4]   ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; PC[4]      ; HEX2[4]     ; 6.746 ;       ;       ; 6.746 ;
; PC[4]      ; HEX4[4]     ; 6.585 ;       ;       ; 6.585 ;
; PC[4]      ; result[4]   ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; instr[0]   ; HEX1[0]     ; 7.034 ;       ;       ; 7.034 ;
; instr[0]   ; result[0]   ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; instr[0]   ; result[1]   ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; instr[0]   ; result[2]   ; 7.231 ; 7.231 ; 7.231 ; 7.231 ;
; instr[0]   ; result[3]   ; 7.857 ; 7.857 ; 7.857 ; 7.857 ;
; instr[0]   ; result[4]   ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; instr[1]   ; HEX1[1]     ; 7.886 ;       ;       ; 7.886 ;
; instr[1]   ; result[0]   ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; instr[1]   ; result[1]   ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; instr[1]   ; result[2]   ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; instr[1]   ; result[3]   ; 8.426 ; 8.426 ; 8.426 ; 8.426 ;
; instr[1]   ; result[4]   ; 8.471 ; 8.471 ; 8.471 ; 8.471 ;
; instr[2]   ; HEX1[2]     ; 7.863 ;       ;       ; 7.863 ;
; instr[2]   ; result[0]   ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; instr[2]   ; result[1]   ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; instr[2]   ; result[2]   ; 7.619 ; 7.619 ; 7.619 ; 7.619 ;
; instr[2]   ; result[3]   ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; instr[2]   ; result[4]   ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; instr[3]   ; HEX1[3]     ; 7.041 ;       ;       ; 7.041 ;
; instr[3]   ; result[0]   ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; instr[3]   ; result[1]   ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; instr[3]   ; result[2]   ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; instr[3]   ; result[3]   ; 7.693 ; 7.693 ; 7.693 ; 7.693 ;
; instr[3]   ; result[4]   ; 7.787 ; 7.787 ; 7.787 ; 7.787 ;
; instr[4]   ; HEX1[4]     ; 6.763 ;       ;       ; 6.763 ;
; instr[4]   ; result[0]   ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; instr[4]   ; result[1]   ; 6.862 ; 6.862 ; 6.862 ; 6.862 ;
; instr[4]   ; result[2]   ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; instr[4]   ; result[3]   ; 7.829 ; 7.829 ; 7.829 ; 7.829 ;
; instr[4]   ; result[4]   ; 7.946 ; 7.946 ; 7.946 ; 7.946 ;
; instr[5]   ; result[0]   ; 7.387 ; 7.387 ; 7.387 ; 7.387 ;
; instr[5]   ; result[1]   ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; instr[5]   ; result[2]   ; 7.567 ; 7.567 ; 7.567 ; 7.567 ;
; instr[5]   ; result[3]   ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; instr[5]   ; result[4]   ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; instr[6]   ; result[0]   ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; instr[6]   ; result[1]   ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; instr[6]   ; result[2]   ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; instr[6]   ; result[3]   ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; instr[6]   ; result[4]   ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; instr[7]   ; result[0]   ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; instr[7]   ; result[1]   ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; instr[7]   ; result[2]   ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; instr[7]   ; result[3]   ; 8.055 ; 8.055 ; 8.055 ; 8.055 ;
; instr[7]   ; result[4]   ; 8.100 ; 8.100 ; 8.100 ; 8.100 ;
; load_ULA   ; HEX1[0]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; load_ULA   ; HEX1[1]     ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; load_ULA   ; HEX1[2]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; load_ULA   ; HEX1[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; load_ULA   ; HEX1[4]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; load_ULA   ; HEX2[0]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; load_ULA   ; HEX2[1]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; load_ULA   ; HEX2[2]     ; 7.335 ; 7.335 ; 7.335 ; 7.335 ;
; load_ULA   ; HEX2[3]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; load_ULA   ; HEX2[4]     ; 6.796 ; 6.796 ; 6.796 ; 6.796 ;
; load_ULA   ; result[0]   ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; load_ULA   ; result[1]   ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; load_ULA   ; result[2]   ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; load_ULA   ; result[3]   ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; load_ULA   ; result[4]   ; 8.295 ; 8.295 ; 8.295 ; 8.295 ;
; movAc      ; result[0]   ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; movAc      ; result[1]   ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; movAc      ; result[2]   ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; movAc      ; result[3]   ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; movAc      ; result[4]   ; 6.136 ; 6.352 ; 6.352 ; 6.136 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 7.875 ;       ;       ; 7.875 ;
; PC[0]      ; HEX4[0]     ; 6.712 ;       ;       ; 6.712 ;
; PC[0]      ; result[0]   ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; PC[0]      ; result[1]   ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; PC[0]      ; result[2]   ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; PC[0]      ; result[3]   ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; PC[0]      ; result[4]   ; 7.852 ; 7.852 ; 7.852 ; 7.852 ;
; PC[1]      ; HEX2[1]     ; 7.052 ;       ;       ; 7.052 ;
; PC[1]      ; HEX4[1]     ; 6.595 ;       ;       ; 6.595 ;
; PC[1]      ; result[1]   ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; PC[1]      ; result[2]   ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; PC[1]      ; result[3]   ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; PC[1]      ; result[4]   ; 7.902 ; 7.902 ; 7.902 ; 7.902 ;
; PC[2]      ; HEX2[2]     ; 7.182 ;       ;       ; 7.182 ;
; PC[2]      ; HEX4[2]     ; 6.509 ;       ;       ; 6.509 ;
; PC[2]      ; result[2]   ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; PC[2]      ; result[3]   ; 7.378 ; 7.378 ; 7.378 ; 7.378 ;
; PC[2]      ; result[4]   ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; PC[3]      ; HEX2[3]     ; 6.819 ;       ;       ; 6.819 ;
; PC[3]      ; HEX4[3]     ; 6.400 ;       ;       ; 6.400 ;
; PC[3]      ; result[3]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; PC[3]      ; result[4]   ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; PC[4]      ; HEX2[4]     ; 6.746 ;       ;       ; 6.746 ;
; PC[4]      ; HEX4[4]     ; 6.585 ;       ;       ; 6.585 ;
; PC[4]      ; result[4]   ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; instr[0]   ; HEX1[0]     ; 7.034 ;       ;       ; 7.034 ;
; instr[0]   ; result[0]   ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; instr[0]   ; result[1]   ; 6.269 ; 6.269 ; 6.269 ; 6.269 ;
; instr[0]   ; result[2]   ; 6.348 ; 6.348 ; 6.348 ; 6.348 ;
; instr[0]   ; result[3]   ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; instr[0]   ; result[4]   ; 6.785 ; 6.785 ; 6.785 ; 6.785 ;
; instr[1]   ; HEX1[1]     ; 7.886 ;       ;       ; 7.886 ;
; instr[1]   ; result[0]   ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; instr[1]   ; result[1]   ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; instr[1]   ; result[2]   ; 6.975 ; 6.975 ; 6.975 ; 6.975 ;
; instr[1]   ; result[3]   ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; instr[1]   ; result[4]   ; 7.516 ; 7.516 ; 7.516 ; 7.516 ;
; instr[2]   ; HEX1[2]     ; 7.863 ;       ;       ; 7.863 ;
; instr[2]   ; result[0]   ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; instr[2]   ; result[1]   ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; instr[2]   ; result[2]   ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; instr[2]   ; result[3]   ; 7.265 ; 7.265 ; 7.265 ; 7.265 ;
; instr[2]   ; result[4]   ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; instr[3]   ; HEX1[3]     ; 7.041 ;       ;       ; 7.041 ;
; instr[3]   ; result[0]   ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; instr[3]   ; result[1]   ; 6.351 ; 6.351 ; 6.351 ; 6.351 ;
; instr[3]   ; result[2]   ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; instr[3]   ; result[3]   ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; instr[3]   ; result[4]   ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; instr[4]   ; HEX1[4]     ; 6.763 ;       ;       ; 6.763 ;
; instr[4]   ; result[0]   ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; instr[4]   ; result[1]   ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; instr[4]   ; result[2]   ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; instr[4]   ; result[3]   ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; instr[4]   ; result[4]   ; 6.948 ; 6.948 ; 6.948 ; 6.948 ;
; instr[5]   ; result[0]   ; 6.877 ; 6.877 ; 6.877 ; 6.877 ;
; instr[5]   ; result[1]   ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; instr[5]   ; result[2]   ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; instr[5]   ; result[3]   ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; instr[5]   ; result[4]   ; 7.207 ; 7.207 ; 7.207 ; 7.207 ;
; instr[6]   ; result[0]   ; 6.964 ; 6.964 ; 6.964 ; 6.964 ;
; instr[6]   ; result[1]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; instr[6]   ; result[2]   ; 6.859 ; 6.859 ; 6.859 ; 6.859 ;
; instr[6]   ; result[3]   ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; instr[6]   ; result[4]   ; 7.296 ; 7.296 ; 7.296 ; 7.296 ;
; instr[7]   ; result[0]   ; 6.734 ; 6.734 ; 6.734 ; 6.734 ;
; instr[7]   ; result[1]   ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; instr[7]   ; result[2]   ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; instr[7]   ; result[3]   ; 7.167 ; 7.167 ; 7.167 ; 7.167 ;
; instr[7]   ; result[4]   ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; load_ULA   ; HEX1[0]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; load_ULA   ; HEX1[1]     ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; load_ULA   ; HEX1[2]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; load_ULA   ; HEX1[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; load_ULA   ; HEX1[4]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; load_ULA   ; HEX2[0]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; load_ULA   ; HEX2[1]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; load_ULA   ; HEX2[2]     ; 7.335 ; 7.335 ; 7.335 ; 7.335 ;
; load_ULA   ; HEX2[3]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; load_ULA   ; HEX2[4]     ; 6.796 ; 6.796 ; 6.796 ; 6.796 ;
; load_ULA   ; result[0]   ; 6.509 ; 6.509 ; 6.509 ; 6.509 ;
; load_ULA   ; result[1]   ; 6.317 ; 6.317 ; 6.317 ; 6.317 ;
; load_ULA   ; result[2]   ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; load_ULA   ; result[3]   ; 6.932 ; 6.932 ; 6.932 ; 6.932 ;
; load_ULA   ; result[4]   ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; movAc      ; result[0]   ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; movAc      ; result[1]   ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; movAc      ; result[2]   ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; movAc      ; result[3]   ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; movAc      ; result[4]   ; 6.136 ; 6.352 ; 6.352 ; 6.136 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.521    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -8.521    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -1373.045 ; 0.0   ; 0.0      ; 0.0     ; -211.815            ;
;  clk             ; -1373.045 ; 0.000 ; N/A      ; N/A     ; -211.815            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; 11.754 ; 11.754 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; 11.370 ; 11.370 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; 11.130 ; 11.130 ; Rise       ; clk             ;
; PC[*]        ; clk        ; 10.068 ; 10.068 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; 9.873  ; 9.873  ; Rise       ; clk             ;
;  PC[1]       ; clk        ; 10.068 ; 10.068 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  PC[3]       ; clk        ; 7.499  ; 7.499  ; Rise       ; clk             ;
;  PC[4]       ; clk        ; 8.350  ; 8.350  ; Rise       ; clk             ;
; R/W          ; clk        ; 12.158 ; 12.158 ; Rise       ; clk             ;
; clear        ; clk        ; 6.943  ; 6.943  ; Rise       ; clk             ;
; enA          ; clk        ; 5.897  ; 5.897  ; Rise       ; clk             ;
; enAc         ; clk        ; 1.005  ; 1.005  ; Rise       ; clk             ;
; enB          ; clk        ; 5.049  ; 5.049  ; Rise       ; clk             ;
; enF          ; clk        ; 6.870  ; 6.870  ; Rise       ; clk             ;
; instr[*]     ; clk        ; 13.897 ; 13.897 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; 12.976 ; 12.976 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; 13.897 ; 13.897 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; 13.531 ; 13.531 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; 13.419 ; 13.419 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; 13.156 ; 13.156 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; 11.043 ; 11.043 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; 11.268 ; 11.268 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; 10.625 ; 10.625 ; Rise       ; clk             ;
; ldab         ; clk        ; 13.557 ; 13.557 ; Rise       ; clk             ;
; ldam         ; clk        ; 13.238 ; 13.238 ; Rise       ; clk             ;
; load_ULA     ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
; movAc        ; clk        ; 5.728  ; 5.728  ; Rise       ; clk             ;
; stac         ; clk        ; 13.097 ; 13.097 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 8.093  ; 8.093  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 8.069  ; 8.069  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; DATA_BAR[*]  ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
;  DATA_BAR[0] ; clk        ; -2.155 ; -2.155 ; Rise       ; clk             ;
;  DATA_BAR[1] ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
;  DATA_BAR[2] ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
; PC[*]        ; clk        ; -2.593 ; -2.593 ; Rise       ; clk             ;
;  PC[0]       ; clk        ; -2.763 ; -2.763 ; Rise       ; clk             ;
;  PC[1]       ; clk        ; -3.173 ; -3.173 ; Rise       ; clk             ;
;  PC[2]       ; clk        ; -2.962 ; -2.962 ; Rise       ; clk             ;
;  PC[3]       ; clk        ; -2.593 ; -2.593 ; Rise       ; clk             ;
;  PC[4]       ; clk        ; -2.972 ; -2.972 ; Rise       ; clk             ;
; R/W          ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
; clear        ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
; enA          ; clk        ; -2.119 ; -2.119 ; Rise       ; clk             ;
; enAc         ; clk        ; 0.337  ; 0.337  ; Rise       ; clk             ;
; enB          ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
; enF          ; clk        ; -1.886 ; -1.886 ; Rise       ; clk             ;
; instr[*]     ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  instr[0]    ; clk        ; -2.369 ; -2.369 ; Rise       ; clk             ;
;  instr[1]    ; clk        ; -2.975 ; -2.975 ; Rise       ; clk             ;
;  instr[2]    ; clk        ; -2.803 ; -2.803 ; Rise       ; clk             ;
;  instr[3]    ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  instr[4]    ; clk        ; -2.584 ; -2.584 ; Rise       ; clk             ;
;  instr[5]    ; clk        ; -2.692 ; -2.692 ; Rise       ; clk             ;
;  instr[6]    ; clk        ; -2.779 ; -2.779 ; Rise       ; clk             ;
;  instr[7]    ; clk        ; -2.551 ; -2.551 ; Rise       ; clk             ;
; ldab         ; clk        ; -2.347 ; -2.347 ; Rise       ; clk             ;
; ldam         ; clk        ; -2.767 ; -2.767 ; Rise       ; clk             ;
; load_ULA     ; clk        ; -2.417 ; -2.417 ; Rise       ; clk             ;
; movAc        ; clk        ; -1.970 ; -1.970 ; Rise       ; clk             ;
; stac         ; clk        ; -2.627 ; -2.627 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.681 ; -2.681 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.823 ; -2.823 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.681 ; -2.681 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -2.943 ; -2.943 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.708 ; -2.708 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; HEX1[*]    ; clk        ; 16.808 ; 16.808 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 16.682 ; 16.682 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 16.781 ; 16.781 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 16.808 ; 16.808 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 15.344 ; 15.344 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 15.893 ; 15.893 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 17.389 ; 17.389 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 17.389 ; 17.389 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 15.365 ; 15.365 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 16.551 ; 16.551 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 15.639 ; 15.639 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 16.898 ; 16.898 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 16.192 ; 16.192 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 16.192 ; 16.192 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 15.401 ; 15.401 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 15.873 ; 15.873 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 14.758 ; 14.758 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 14.927 ; 14.927 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 16.167 ; 16.167 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 16.167 ; 16.167 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 14.572 ; 14.572 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 15.148 ; 15.148 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 14.467 ; 14.467 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 14.782 ; 14.782 ; Rise       ; clk             ;
; Z          ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
; result[*]  ; clk        ; 14.187 ; 14.187 ; Rise       ; clk             ;
;  result[0] ; clk        ; 11.983 ; 11.983 ; Rise       ; clk             ;
;  result[1] ; clk        ; 11.282 ; 11.282 ; Rise       ; clk             ;
;  result[2] ; clk        ; 12.271 ; 12.271 ; Rise       ; clk             ;
;  result[3] ; clk        ; 13.820 ; 13.820 ; Rise       ; clk             ;
;  result[4] ; clk        ; 14.187 ; 14.187 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX1[*]    ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  HEX1[0]   ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 4.983 ; 4.983 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  HEX1[4]   ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
; HEX2[*]    ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  HEX2[0]   ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  HEX2[1]   ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  HEX2[2]   ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  HEX2[3]   ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  HEX2[4]   ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
; HEX3[*]    ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
;  HEX3[0]   ; clk        ; 5.238 ; 5.238 ; Rise       ; clk             ;
;  HEX3[1]   ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  HEX3[2]   ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  HEX3[3]   ; clk        ; 5.010 ; 5.010 ; Rise       ; clk             ;
;  HEX3[4]   ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 4.683 ; 4.683 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
; Z          ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
; result[*]  ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  result[0] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  result[1] ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  result[2] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  result[3] ; clk        ; 5.293 ; 5.293 ; Rise       ; clk             ;
;  result[4] ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PC[0]      ; HEX2[0]     ; 16.996 ;        ;        ; 16.996 ;
; PC[0]      ; HEX4[0]     ; 13.831 ;        ;        ; 13.831 ;
; PC[0]      ; result[0]   ; 14.626 ; 14.626 ; 14.626 ; 14.626 ;
; PC[0]      ; result[1]   ; 14.118 ; 14.118 ; 14.118 ; 14.118 ;
; PC[0]      ; result[2]   ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; PC[0]      ; result[3]   ; 16.656 ; 16.656 ; 16.656 ; 16.656 ;
; PC[0]      ; result[4]   ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; PC[1]      ; HEX2[1]     ; 14.927 ;        ;        ; 14.927 ;
; PC[1]      ; HEX4[1]     ; 13.822 ;        ;        ; 13.822 ;
; PC[1]      ; result[1]   ; 14.314 ; 14.314 ; 14.314 ; 14.314 ;
; PC[1]      ; result[2]   ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; PC[1]      ; result[3]   ; 16.851 ; 16.851 ; 16.851 ; 16.851 ;
; PC[1]      ; result[4]   ; 17.218 ; 17.218 ; 17.218 ; 17.218 ;
; PC[2]      ; HEX2[2]     ; 15.306 ;        ;        ; 15.306 ;
; PC[2]      ; HEX4[2]     ; 13.482 ;        ;        ; 13.482 ;
; PC[2]      ; result[2]   ; 14.319 ; 14.319 ; 14.319 ; 14.319 ;
; PC[2]      ; result[3]   ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; PC[2]      ; result[4]   ; 16.235 ; 16.235 ; 16.235 ; 16.235 ;
; PC[3]      ; HEX2[3]     ; 14.396 ;        ;        ; 14.396 ;
; PC[3]      ; HEX4[3]     ; 13.254 ;        ;        ; 13.254 ;
; PC[3]      ; result[3]   ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; PC[3]      ; result[4]   ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; PC[4]      ; HEX2[4]     ; 14.129 ;        ;        ; 14.129 ;
; PC[4]      ; HEX4[4]     ; 13.640 ;        ;        ; 13.640 ;
; PC[4]      ; result[4]   ; 15.500 ; 15.500 ; 15.500 ; 15.500 ;
; instr[0]   ; HEX1[0]     ; 14.930 ;        ;        ; 14.930 ;
; instr[0]   ; result[0]   ; 15.126 ; 15.126 ; 15.126 ; 15.126 ;
; instr[0]   ; result[1]   ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; instr[0]   ; result[2]   ; 15.607 ; 15.607 ; 15.607 ; 15.607 ;
; instr[0]   ; result[3]   ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; instr[0]   ; result[4]   ; 17.523 ; 17.523 ; 17.523 ; 17.523 ;
; instr[1]   ; HEX1[1]     ; 17.020 ;        ;        ; 17.020 ;
; instr[1]   ; result[0]   ; 16.526 ; 16.526 ; 16.526 ; 16.526 ;
; instr[1]   ; result[1]   ; 15.825 ; 15.825 ; 15.825 ; 15.825 ;
; instr[1]   ; result[2]   ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; instr[1]   ; result[3]   ; 18.516 ; 18.516 ; 18.516 ; 18.516 ;
; instr[1]   ; result[4]   ; 18.730 ; 18.730 ; 18.730 ; 18.730 ;
; instr[2]   ; HEX1[2]     ; 17.013 ;        ;        ; 17.013 ;
; instr[2]   ; result[0]   ; 16.028 ; 16.028 ; 16.028 ; 16.028 ;
; instr[2]   ; result[1]   ; 15.327 ; 15.327 ; 15.327 ; 15.327 ;
; instr[2]   ; result[2]   ; 16.464 ; 16.464 ; 16.464 ; 16.464 ;
; instr[2]   ; result[3]   ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; instr[2]   ; result[4]   ; 18.232 ; 18.232 ; 18.232 ; 18.232 ;
; instr[3]   ; HEX1[3]     ; 15.034 ;        ;        ; 15.034 ;
; instr[3]   ; result[0]   ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; instr[3]   ; result[1]   ; 14.049 ; 14.049 ; 14.049 ; 14.049 ;
; instr[3]   ; result[2]   ; 15.038 ; 15.038 ; 15.038 ; 15.038 ;
; instr[3]   ; result[3]   ; 16.587 ; 16.587 ; 16.587 ; 16.587 ;
; instr[3]   ; result[4]   ; 16.954 ; 16.954 ; 16.954 ; 16.954 ;
; instr[4]   ; HEX1[4]     ; 14.245 ;        ;        ; 14.245 ;
; instr[4]   ; result[0]   ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; instr[4]   ; result[1]   ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; instr[4]   ; result[2]   ; 15.389 ; 15.389 ; 15.389 ; 15.389 ;
; instr[4]   ; result[3]   ; 16.938 ; 16.938 ; 16.938 ; 16.938 ;
; instr[4]   ; result[4]   ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; instr[5]   ; result[0]   ; 15.989 ; 15.989 ; 15.989 ; 15.989 ;
; instr[5]   ; result[1]   ; 15.288 ; 15.288 ; 15.288 ; 15.288 ;
; instr[5]   ; result[2]   ; 16.425 ; 16.425 ; 16.425 ; 16.425 ;
; instr[5]   ; result[3]   ; 17.979 ; 17.979 ; 17.979 ; 17.979 ;
; instr[5]   ; result[4]   ; 18.193 ; 18.193 ; 18.193 ; 18.193 ;
; instr[6]   ; result[0]   ; 16.214 ; 16.214 ; 16.214 ; 16.214 ;
; instr[6]   ; result[1]   ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; instr[6]   ; result[2]   ; 16.650 ; 16.650 ; 16.650 ; 16.650 ;
; instr[6]   ; result[3]   ; 18.204 ; 18.204 ; 18.204 ; 18.204 ;
; instr[6]   ; result[4]   ; 18.418 ; 18.418 ; 18.418 ; 18.418 ;
; instr[7]   ; result[0]   ; 15.571 ; 15.571 ; 15.571 ; 15.571 ;
; instr[7]   ; result[1]   ; 14.870 ; 14.870 ; 14.870 ; 14.870 ;
; instr[7]   ; result[2]   ; 16.007 ; 16.007 ; 16.007 ; 16.007 ;
; instr[7]   ; result[3]   ; 17.561 ; 17.561 ; 17.561 ; 17.561 ;
; instr[7]   ; result[4]   ; 17.775 ; 17.775 ; 17.775 ; 17.775 ;
; load_ULA   ; HEX1[0]     ; 15.066 ; 15.066 ; 15.066 ; 15.066 ;
; load_ULA   ; HEX1[1]     ; 16.350 ; 16.350 ; 16.350 ; 16.350 ;
; load_ULA   ; HEX1[2]     ; 16.279 ; 16.279 ; 16.279 ; 16.279 ;
; load_ULA   ; HEX1[3]     ; 15.222 ; 15.222 ; 15.222 ; 15.222 ;
; load_ULA   ; HEX1[4]     ; 14.772 ; 14.772 ; 14.772 ; 14.772 ;
; load_ULA   ; HEX2[0]     ; 16.574 ; 16.574 ; 16.574 ; 16.574 ;
; load_ULA   ; HEX2[1]     ; 14.047 ; 14.047 ; 14.047 ; 14.047 ;
; load_ULA   ; HEX2[2]     ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; load_ULA   ; HEX2[3]     ; 14.726 ; 14.726 ; 14.726 ; 14.726 ;
; load_ULA   ; HEX2[4]     ; 14.261 ; 14.261 ; 14.261 ; 14.261 ;
; load_ULA   ; result[0]   ; 15.993 ; 15.993 ; 15.993 ; 15.993 ;
; load_ULA   ; result[1]   ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; load_ULA   ; result[2]   ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; load_ULA   ; result[3]   ; 17.983 ; 17.983 ; 17.983 ; 17.983 ;
; load_ULA   ; result[4]   ; 18.197 ; 18.197 ; 18.197 ; 18.197 ;
; movAc      ; result[0]   ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; movAc      ; result[1]   ; 11.169 ; 11.169 ; 11.169 ; 11.169 ;
; movAc      ; result[2]   ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; movAc      ; result[3]   ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; movAc      ; result[4]   ; 12.340 ; 12.878 ; 12.878 ; 12.340 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PC[0]      ; HEX2[0]     ; 7.875 ;       ;       ; 7.875 ;
; PC[0]      ; HEX4[0]     ; 6.712 ;       ;       ; 6.712 ;
; PC[0]      ; result[0]   ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; PC[0]      ; result[1]   ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; PC[0]      ; result[2]   ; 7.109 ; 7.109 ; 7.109 ; 7.109 ;
; PC[0]      ; result[3]   ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; PC[0]      ; result[4]   ; 7.852 ; 7.852 ; 7.852 ; 7.852 ;
; PC[1]      ; HEX2[1]     ; 7.052 ;       ;       ; 7.052 ;
; PC[1]      ; HEX4[1]     ; 6.595 ;       ;       ; 6.595 ;
; PC[1]      ; result[1]   ; 6.816 ; 6.816 ; 6.816 ; 6.816 ;
; PC[1]      ; result[2]   ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; PC[1]      ; result[3]   ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; PC[1]      ; result[4]   ; 7.902 ; 7.902 ; 7.902 ; 7.902 ;
; PC[2]      ; HEX2[2]     ; 7.182 ;       ;       ; 7.182 ;
; PC[2]      ; HEX4[2]     ; 6.509 ;       ;       ; 6.509 ;
; PC[2]      ; result[2]   ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; PC[2]      ; result[3]   ; 7.378 ; 7.378 ; 7.378 ; 7.378 ;
; PC[2]      ; result[4]   ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; PC[3]      ; HEX2[3]     ; 6.819 ;       ;       ; 6.819 ;
; PC[3]      ; HEX4[3]     ; 6.400 ;       ;       ; 6.400 ;
; PC[3]      ; result[3]   ; 6.790 ; 6.790 ; 6.790 ; 6.790 ;
; PC[3]      ; result[4]   ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; PC[4]      ; HEX2[4]     ; 6.746 ;       ;       ; 6.746 ;
; PC[4]      ; HEX4[4]     ; 6.585 ;       ;       ; 6.585 ;
; PC[4]      ; result[4]   ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; instr[0]   ; HEX1[0]     ; 7.034 ;       ;       ; 7.034 ;
; instr[0]   ; result[0]   ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; instr[0]   ; result[1]   ; 6.269 ; 6.269 ; 6.269 ; 6.269 ;
; instr[0]   ; result[2]   ; 6.348 ; 6.348 ; 6.348 ; 6.348 ;
; instr[0]   ; result[3]   ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; instr[0]   ; result[4]   ; 6.785 ; 6.785 ; 6.785 ; 6.785 ;
; instr[1]   ; HEX1[1]     ; 7.886 ;       ;       ; 7.886 ;
; instr[1]   ; result[0]   ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; instr[1]   ; result[1]   ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; instr[1]   ; result[2]   ; 6.975 ; 6.975 ; 6.975 ; 6.975 ;
; instr[1]   ; result[3]   ; 7.601 ; 7.601 ; 7.601 ; 7.601 ;
; instr[1]   ; result[4]   ; 7.516 ; 7.516 ; 7.516 ; 7.516 ;
; instr[2]   ; HEX1[2]     ; 7.863 ;       ;       ; 7.863 ;
; instr[2]   ; result[0]   ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; instr[2]   ; result[1]   ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; instr[2]   ; result[2]   ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; instr[2]   ; result[3]   ; 7.265 ; 7.265 ; 7.265 ; 7.265 ;
; instr[2]   ; result[4]   ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; instr[3]   ; HEX1[3]     ; 7.041 ;       ;       ; 7.041 ;
; instr[3]   ; result[0]   ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; instr[3]   ; result[1]   ; 6.351 ; 6.351 ; 6.351 ; 6.351 ;
; instr[3]   ; result[2]   ; 6.430 ; 6.430 ; 6.430 ; 6.430 ;
; instr[3]   ; result[3]   ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; instr[3]   ; result[4]   ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; instr[4]   ; HEX1[4]     ; 6.763 ;       ;       ; 6.763 ;
; instr[4]   ; result[0]   ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; instr[4]   ; result[1]   ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; instr[4]   ; result[2]   ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; instr[4]   ; result[3]   ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; instr[4]   ; result[4]   ; 6.948 ; 6.948 ; 6.948 ; 6.948 ;
; instr[5]   ; result[0]   ; 6.877 ; 6.877 ; 6.877 ; 6.877 ;
; instr[5]   ; result[1]   ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; instr[5]   ; result[2]   ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; instr[5]   ; result[3]   ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; instr[5]   ; result[4]   ; 7.207 ; 7.207 ; 7.207 ; 7.207 ;
; instr[6]   ; result[0]   ; 6.964 ; 6.964 ; 6.964 ; 6.964 ;
; instr[6]   ; result[1]   ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; instr[6]   ; result[2]   ; 6.859 ; 6.859 ; 6.859 ; 6.859 ;
; instr[6]   ; result[3]   ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; instr[6]   ; result[4]   ; 7.296 ; 7.296 ; 7.296 ; 7.296 ;
; instr[7]   ; result[0]   ; 6.734 ; 6.734 ; 6.734 ; 6.734 ;
; instr[7]   ; result[1]   ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; instr[7]   ; result[2]   ; 6.621 ; 6.621 ; 6.621 ; 6.621 ;
; instr[7]   ; result[3]   ; 7.167 ; 7.167 ; 7.167 ; 7.167 ;
; instr[7]   ; result[4]   ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; load_ULA   ; HEX1[0]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; load_ULA   ; HEX1[1]     ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; load_ULA   ; HEX1[2]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; load_ULA   ; HEX1[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; load_ULA   ; HEX1[4]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; load_ULA   ; HEX2[0]     ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; load_ULA   ; HEX2[1]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; load_ULA   ; HEX2[2]     ; 7.335 ; 7.335 ; 7.335 ; 7.335 ;
; load_ULA   ; HEX2[3]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; load_ULA   ; HEX2[4]     ; 6.796 ; 6.796 ; 6.796 ; 6.796 ;
; load_ULA   ; result[0]   ; 6.509 ; 6.509 ; 6.509 ; 6.509 ;
; load_ULA   ; result[1]   ; 6.317 ; 6.317 ; 6.317 ; 6.317 ;
; load_ULA   ; result[2]   ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; load_ULA   ; result[3]   ; 6.932 ; 6.932 ; 6.932 ; 6.932 ;
; load_ULA   ; result[4]   ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; movAc      ; result[0]   ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; movAc      ; result[1]   ; 5.675 ; 5.675 ; 5.675 ; 5.675 ;
; movAc      ; result[2]   ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; movAc      ; result[3]   ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; movAc      ; result[4]   ; 6.136 ; 6.352 ; 6.352 ; 6.136 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 81175    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 81175    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 32    ; 32   ;
; Unconstrained Input Port Paths  ; 2517  ; 2517 ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 841   ; 841  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 20:31:15 2018
Info: Command: quartus_sta circuitoRegsULA -c circuitoRegsULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'circuitoRegsULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.521     -1373.045 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -211.815 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.624      -410.335 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -173.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 305 megabytes
    Info: Processing ended: Thu Jun 28 20:31:25 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:01


